JP6275674B2 - フォトダイオード - Google Patents

フォトダイオード Download PDF

Info

Publication number
JP6275674B2
JP6275674B2 JP2015177620A JP2015177620A JP6275674B2 JP 6275674 B2 JP6275674 B2 JP 6275674B2 JP 2015177620 A JP2015177620 A JP 2015177620A JP 2015177620 A JP2015177620 A JP 2015177620A JP 6275674 B2 JP6275674 B2 JP 6275674B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
photodiode
main surface
conductivity type
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015177620A
Other languages
English (en)
Other versions
JP2016028431A (ja
Inventor
藤井 義磨郎
義磨郎 藤井
山村 和久
和久 山村
明 坂本
坂本  明
輝昌 永野
輝昌 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2015177620A priority Critical patent/JP6275674B2/ja
Publication of JP2016028431A publication Critical patent/JP2016028431A/ja
Application granted granted Critical
Publication of JP6275674B2 publication Critical patent/JP6275674B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Light Receiving Elements (AREA)

Description

本発明は、フォトダイオードの製造方法及びフォトダイオードに関する。
近赤外の波長帯域に高い分光感度特性を有するフォトダイオードとして、化合物半導体を用いたフォトダイオードが知られている(例えば、特許文献1参照)。特許文献1に記載されたフォトダイオードでは、InGaAsN、InGaAsNSb、及びInGaAsNPのいずれかからなる第1受光層と、第1受光層の吸収端より長波長の吸収端を有し、量子井戸構造からなる第2受光層と、を備えている。
特開2008−153311号公報
しかしながら、このような化合物半導体を用いたフォトダイオードは、未だ高価であり、製造工程も複雑なものとなってしまう。このため、安価で且つ製造が容易なシリコンフォトダイオードであって、近赤外の波長帯域に十分な分光感度を有しているものの実用化が求められている。シリコンフォトダイオードは、一般に、分光感度特性の長波長側での限界は1100nm程度ではあるものの、1000nm以上の波長帯域における分光感度特性は十分なものではなかった。
本発明は、シリコンフォトダイオードであって、近赤外の波長帯域に十分な分光感度特性を有しているフォトダイオードの製造方法及びフォトダイオードを提供することを目的とする。
本発明に係るフォトダイオードの製造方法は、第1導電型の半導体からなり、互いに対向する第1主面及び第2主面を有すると共に第1主面側に第2導電型の半導体領域が形成されたシリコン基板を準備する工程と、シリコン基板の第2主面における少なくとも第2導電型の半導体領域に対向する領域に、パルスレーザ光を照射して、不規則な凹凸を形成する工程と、不規則な凹凸を形成する工程の後に、シリコン基板の第2主面側に、シリコン基板よりも高い不純物濃度を有する第1導電型のアキュムレーション層を形成する工程と、第1導電型のアキュムレーション層を形成する工程の後に、シリコン基板を熱処理する工程と、を備えることを特徴とする。
本発明に係るフォトダイオードの製造方法によれば、シリコン基板の第2主面における少なくとも第2導電型の半導体領域に対向する領域に不規則な凹凸が形成されているフォトダイオードを得ることができる。このフォトダイオードでは、第2主面における少なくとも第2導電型の半導体領域に対向する領域に不規則な凹凸が形成されているために、フォトダイオードに入射した光は当該領域にて反射、散乱、又は拡散されて、シリコン基板内を長い距離進む。これにより、フォトダイオードに入射した光は、その大部分がフォトダイオード(シリコン基板)を透過することなく、シリコン基板で吸収されることとなる。したがって、上記フォトダイオードでは、フォトダイオードに入射した光の走行距離が長くなり、光が吸収される距離も長くなるため、近赤外の波長帯域での分光感度特性が向上する。
本発明により得られたフォトダイオードでは、シリコン基板の第2主面側にシリコン基板よりも高い不純物濃度を有する第1導電型のアキュムレーション層が形成されている。このため、第2主面側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。また、第1導電型の上記アキュムレーション層は、シリコン基板の第2主面付近で光により発生したキャリアが該第2主面でトラップされるのを抑制する。このため、光により発生したキャリアは、第2導電型の半導体領域とシリコン基板とのpn接合部へ効率的に移動し、フォトダイオードの光検出感度を向上することができる。
ところで、パルスレーザ光の照射により、シリコン基板に結晶欠陥などのダメージを及ぼす懼れがあるが、本発明では、第1導電型のアキュムレーション層を形成する工程の後に、シリコン基板を熱処理しているので、シリコン基板の結晶性が回復し、暗電流の増加等の不具合を防ぐことができる。
好ましくは、不規則な凹凸を形成する工程の前に、シリコン基板における第2導電型の半導体領域に対応する部分を該部分の周辺部分を残して第2主面側より薄化する工程と、を更に備える。この場合、シリコン基板の第1主面及び第2主面側をそれぞれ光入射面としたフォトダイオードを得ることができる。
本発明に係るフォトダイオードの製造方法は、第1導電型の半導体からなり、互いに対向する第1主面及び第2主面を有すると共に第1主面側に第2導電型の半導体領域が形成されたシリコン基板を準備する工程と、シリコン基板の第2主面側に、シリコン基板よりも高い不純物濃度を有する第1導電型のアキュムレーション層を形成する工程と、第1導電型のアキュムレーション層を形成する工程の後に、シリコン基板の第2主面における少なくとも第2導電型の半導体領域に対向する領域に、パルスレーザ光を照射して、不規則な凹凸を形成する工程と、不規則な凹凸を形成する工程の後に、シリコン基板を熱処理する工程と、を備えることを特徴とする。
本発明に係るフォトダイオードの製造方法では、上述したように、フォトダイオードに入射した光の走行距離が長くなり、光が吸収される距離も長くなるため、近赤外の波長帯域での分光感度特性が向上する。また、シリコン基板の第2主面側に形成される第1導電型のアキュムレーション層により、暗電流を低減できると共に、フォトダイオードの光検出感度を向上することができる。更に、本発明では、不規則な凹凸を形成する工程の後に、シリコン基板を熱処理しているので、シリコン基板の結晶性が回復し、暗電流の増加等の不具合を防ぐことができる。
好ましくは、第1導電型のアキュムレーション層を形成する工程の前に、シリコン基板における第2導電型の半導体領域に対応する部分を該部分の周辺部分を残して第2主面側より薄化する工程と、を更に備える。この場合、シリコン基板の第1主面及び第2主面側をそれぞれ光入射面としたフォトダイオードを得ることができる。
好ましくは、第1導電型のアキュムレーション層の厚みを、不規則な凹凸の高低差よりも大きくする。この場合、第1導電型のアキュムレーション層を形成する工程の後に、パルスレーザ光を照射して、不規則な上記凹凸を形成しても、アキュムレーション層が残ることとなり、上述したアキュムレーション層による作用効果を確保することができる。
好ましくは、シリコン基板を準備する工程では、シリコン基板として、第1主面側にシリコン基板よりも高い不純物濃度を有する第1導電型の半導体領域が更に形成されたシリコン基板を準備し、シリコン基板を熱処理する工程の後に、第1導電型の半導体領域に電気的に接続される電極及び第2導電型の半導体領域に電気的に接続される電極を形成する工程を更に備える。この場合、電極に比較的融点の低い金属を用いる場合でも、熱処理の工程により電極が溶融するようなことはなく、熱処理の影響を受けることなく電極を適切に形成することができる。
好ましくは、不規則な上記凹凸を形成する工程では、パルスレーザ光としてピコ秒〜フェムト秒パルスレーザ光を照射する。この場合、不規則な凹凸を適切で且つ容易に形成することができる。
本発明に係るフォトダイオードは、第1導電型の半導体からなり、互いに対向する第1主面及び第2主面を有すると共に第1主面側に第2導電型の半導体領域が形成されたシリコン基板を備え、シリコン基板には、第2主面側にシリコン基板よりも高い不純物濃度を有する第1導電型のアキュムレーション層が形成されていると共に、第2主面における少なくとも第2導電型の半導体領域に対向する領域に不規則な凹凸が形成されており、シリコン基板の第2主面における第2導電型の半導体領域に対向する領域は、光学的に露出していることを特徴とする。
本発明に係るフォトダイオードでは、上述したように、フォトダイオードに入射した光の走行距離が長くなり、光が吸収される距離も長くなるため、近赤外の波長帯域での分光感度特性が向上する。また、シリコン基板の第2主面側に形成される第1導電型のアキュムレーション層により、暗電流を低減できると共に、フォトダイオードの光検出感度を向上することができる。
好ましくは、シリコン基板は、第2導電型の半導体領域に対応する部分が該部分の周辺部分を残して第2主面側より薄化されている。この場合、シリコン基板の第1主面及び第2主面側をそれぞれ光入射面としたフォトダイオードを得ることができる。
好ましくは、第1導電型のアキュムレーション層の厚みが、不規則な上記凹凸の高低差よりも大きい。この場合、上述したように、アキュムレーション層による作用効果を確保することができる。
好ましくは、シリコン基板は、第1導電型の半導体からなる第1半導体基板と、第1半導体基板に貼着され、第1導電型の半導体からなると共に第1半導体基板よりも高い不純物濃度を有する第2半導体基板と、からなり、第1半導体基板の第2半導体基板との貼着面に対向する面側に、第2導電型の半導体領域が形成され、第2半導体基板の第1半導体基板との貼着面に対向する面における少なくとも第2導電型の半導体領域に対向する領域に不規則な凹凸が形成されている。この場合、近赤外の波長帯域での分光感度特性が向上されたPINフォトダイオードを実現することができる。
好ましくは、シリコン基板は、第1導電型の半導体からなる第1半導体基板と、第1半導体基板に貼着され、第1導電型の半導体からなると共に第1半導体基板よりも高い不純物濃度を有する第2半導体基板と、からなり、第1半導体基板の第2半導体基板との貼着面に対向する面側に、第2導電型の半導体領域が形成され、第1半導体基板の貼着面における少なくとも第2導電型の半導体領域に対向する領域が露出し且つ不規則な凹凸が形成されている。この場合、近赤外の波長帯域での分光感度特性が向上されたPINフォトダイオードを実現することができる。
好ましくは、第1半導体基板の面方位は(111)であり、第2半導体基板の面方位は(100)である。この場合、シリコン基板(第1及び第2半導体基板)として貼り合わせウエハを用いることが可能となり、面方位によるエッチングレートの違いを利用して、精度良く、均一な厚みの第1半導体基板を得ることができる。さらに、第1半導体基板と第2半導体基板との境界面がエッチングストッパとして機能するため、エッチング工程における作業性に優れている。
本発明によれば、シリコンフォトダイオードであって、近赤外の波長帯域に十分な分光感度特性を有しているフォトダイオードの製造方法及びフォトダイオードを提供することができる。
第1実施形態に係るフォトダイオードの製造方法を説明するための図である。 第1実施形態に係るフォトダイオードの製造方法を説明するための図である。 第1実施形態に係るフォトダイオードの製造方法を説明するための図である。 第1実施形態に係るフォトダイオードの製造方法を説明するための図である。 第1実施形態に係るフォトダイオードの製造方法を説明するための図である。 第1実施形態に係るフォトダイオードの製造方法を説明するための図である。 第1実施形態に係るフォトダイオードの製造方法を説明するための図である。 第1実施形態に係るフォトダイオードの製造方法を説明するための図である。 第1実施形態に係るフォトダイオードの製造方法を説明するための図である。 第1実施形態に係るフォトダイオードの製造方法を説明するための図である。 第1実施形態に係るフォトダイオードの構成を示す図である。 実施例1及び比較例1における、波長に対する分光感度の変化を示す線図である。 実施例1及び比較例1における、波長に対する温度係数の変化を示す線図である。 第2実施形態に係るフォトダイオードの製造方法を説明するための図である。 第2実施形態に係るフォトダイオードの製造方法を説明するための図である。 第2実施形態に係るフォトダイオードの製造方法を説明するための図である。 第3実施形態に係るフォトダイオードの製造方法を説明するための図である。 第3実施形態に係るフォトダイオードの製造方法を説明するための図である。 第3実施形態に係るフォトダイオードの製造方法を説明するための図である。 第3実施形態に係るフォトダイオードの製造方法を説明するための図である。 第3実施形態に係るフォトダイオードの製造方法を説明するための図である。 第4実施形態に係るフォトダイオードの製造方法を説明するための図である。 第4実施形態に係るフォトダイオードの製造方法を説明するための図である。 第4実施形態に係るフォトダイオードの製造方法を説明するための図である。 第5実施形態に係るフォトダイオードの製造方法を説明するための図である。 第5実施形態に係るフォトダイオードの製造方法を説明するための図である。 第5実施形態に係るフォトダイオードの製造方法を説明するための図である。 第5実施形態に係るフォトダイオードの製造方法を説明するための図である。 第5実施形態に係るフォトダイオードの製造方法を説明するための図である。 第5実施形態に係るフォトダイオードの製造方法を説明するための図である。 第5実施形態に係るフォトダイオードの製造方法を説明するための図である。 第5実施形態に係るフォトダイオードの製造方法を説明するための図である。 第6実施形態に係るフォトダイオードの製造方法を説明するための図である。 第6実施形態に係るフォトダイオードの製造方法を説明するための図である。 第6実施形態に係るフォトダイオードの製造方法を説明するための図である。 第6実施形態に係るフォトダイオードの製造方法を説明するための図である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
図1〜図10を参照して、第1実施形態に係るフォトダイオードの製造方法について説明する。図1〜図10は、第1実施形態に係るフォトダイオードの製造方法を説明するための図である。
まず、シリコン(Si)結晶からなり、互いに対向する第1主面1a及び第2主面1bを有するn型半導体基板1を準備する(図1参照)。n型半導体基板1の厚みは300μm程度であり、比抵抗は1kΩ・cm程度である。本実施形態では、「高不純物濃度」とは例えば不純物濃度が1×1017cm−3程度以上のことであって、「+」を導電型に付けて示し、「低不純物濃度」とは不純物濃度が1×1015cm−3程度以下であって「−」を導電型に付けて示すものとする。n型不純物としてはアンチモン(Sb)、砒素(As)やリン(P)などがあり、p型不純物としては硼素(B)などがある。
次に、n型半導体基板1の第1主面1a側に、p型半導体領域3及びn型半導体領域5を形成する(図2参照)。p型半導体領域3は、中央部が開口したマスクなどを用い、n型半導体基板1内において第1主面1a側からp型不純物を高濃度に拡散させることにより形成する。n型半導体領域5は、周辺部領域が開口した別のマスクなどを用い、p型半導体領域3を囲むように、n型半導体基板1内において第1主面1a側からn型不純物をn型半導体基板1よりも高濃度に拡散させることにより形成する。p型半導体領域3の厚みは、例えば0.55μm程度であり、シート抵抗は、例えば44Ω/sq.である。n型半導体領域5の厚みは、例えば1.5μm程度であり、シート抵抗は、例えば12Ω/sq.である。
次に、n型半導体基板1の第1主面1a側に絶縁層7を形成する(図3参照)。絶縁層7は、SiO2からなり、n型半導体基板1を熱酸化することによって形成される。絶縁層7の厚みは、例えば0.1μm程度である。そして、p型半導体領域3上の絶縁層7にコンタクトホールH1を形成し、n型半導体領域5上の絶縁層7にコンタクトホールH2を形成する。絶縁層7の代わりに、SiNからなるアンチリフレクティブ(AR)層を形成してもよい。
次に、n型半導体基板1の第2主面1b上及び絶縁層7上に、パッシベーション層9を形成する(図4参照)。パッシベーション層9は、SiNからなり、例えばプラズマCVD法により形成される。パッシベーション層9の厚みは、例えば0.1μmである。そして、n型半導体基板1の厚みが所望の厚みとなるように、n型半導体基板1を第2主面1b側から研摩する(図5参照)。これにより、n型半導体基板1の第2主面1b上に形成されたパッシベーション層9は除去され、n型半導体基板1が露出することとなる。ここでは、研摩により露出した面も、第2主面1bとする。所望の厚みは、例えば270μmである。
次に、n型半導体基板1の第2主面1bにパルスレーザ光PLを照射して、不規則な凹凸10を形成する(図6参照)。ここでは、図7に示されるように、n型半導体基板1をチャンバC内に配置し、チャンバCの外側に配置されたパルスレーザ発生装置PLDからパルスレーザ光PLをn型半導体基板1に照射する。チャンバCはガス導入部GIN及びガス排出部GOUTを有しており、不活性ガス(例えば、窒素ガスやアルゴンガスなど)をガス導入部GINから導入してガス排出部GOUTから排出することにより、チャンバC内に不活性ガス流Gが形成されている。パルスレーザ光PLを照射した際に生じる塵などが不活性ガス流GによりチャンバC外に排出され、n型半導体基板1への加工屑や塵などの付着を防いでいる。
本実施形態では、パルスレーザ発生装置PLDとしてピコ秒〜フェムト秒パルスレーザ発生装置を用い、第2主面1bの全面にわたってピコ秒〜フェムト秒パルスレーザ光を照射している。第2主面1bはピコ秒〜フェムト秒パルスレーザ光に荒らされ、図8に示されるように、不規則な凹凸10が第2主面1bの全面に形成される。不規則な凹凸10は、第1主面1aに直交する方向に対して交差する面を有している。凹凸10の高低差は、例えば0.5〜10μm程度であり、凹凸10における凸部の間隔は0.5〜10μm程度である。ピコ秒〜フェムト秒パルスレーザ光のパルス時間幅は例えば50fs〜2ps程度であり、強度は例えば4〜16GW程度であり、パルスエネルギーは例えば200〜800μJ/pulse程度である。より一般的には、ピーク強度は、3×1011〜2.5×1013(W/cm)、フルエンスは、0.1〜1.3(J/cm)程度である。図8は、第2主面1bに形成された不規則な凹凸10を観察したSEM画像である。
次に、n型半導体基板1の第2主面1b側に、アキュムレーション層11を形成する(図9参照)。ここでは、n型半導体基板1内において第2主面1b側からn型不純物をn型半導体基板1よりも高い不純物濃度となるようにイオン注入又は拡散させることにより、アキュムレーション層11を形成する。アキュムレーション層11の厚みは、例えば1μm程度である。
次に、n型半導体基板1を熱処理(アニール)する。ここでは、n型半導体基板1を、Nガスといった雰囲気下で、800〜1000℃程度の範囲で、0.5〜1時間程度にわたって加熱する。
次に、絶縁層7上に形成されたパッシベーション層9を除去した後、電極13,15を形成する(図10参照)。電極13は、コンタクトホールH1内に形成され、電極15は、コンタクトホールH2内に形成される。電極13,15は、それぞれアルミニウム(Al)などからなり、厚みは例えば1μm程度である。これにより、フォトダイオードPD1が完成する。
フォトダイオードPD1は、図10に示されるように、n型半導体基板1を備えている。n型半導体基板1の第1主面1a側には、p型半導体領域3及びn型半導体領域5が形成されており、n型半導体基板1とp型半導体領域3との間にはpn接合が形成されている。電極13は、コンタクトホールH1を通して、p型半導体領域3に電気的に接触且つ接続されている。電極15は、コンタクトホールH2を通して、n型半導体領域5に電気的に接触且つ接続されている。
型半導体基板1の第2主面1bには、不規則な凹凸10が形成されている。n型半導体基板1の第2主面1b側には、アキュムレーション層11が形成されており、第2主面1bは光学的に露出している。第2主面1bが光学的に露出しているとは、第2主面1bが空気などの雰囲気ガスと接しているのみならず、第2主面1b上に光学的に透明な膜が形成されている場合も含む。
フォトダイオードPD1では、第2主面1bに不規則な凹凸10が形成されているために、図11に示されるように、フォトダイオードPD1に入射した光Lは凹凸10にて反射、散乱、又は拡散されて、n型半導体基板1内を長い距離進む。
通常、Siの屈折率n=3.5に対して、空気の屈折率n=1.0である。フォトダイオードでは、光入射面に垂直な方向から光が入射した場合、フォトダイオード(シリコン基板)内で吸収されなかった光は、光入射面の裏面にて反射する光成分とフォトダイオードを透過する光成分に分かれる。フォトダイオードを透過した光は、フォトダイオードの感度には寄与しない。光入射面の裏面にて反射した光成分は、フォトダイオード内で吸収されれば、光電流となり、吸収されなかった光成分は、光入射面において、光入射面の裏面に到達した光成分と同様に、反射又は透過する。
フォトダイオードPD1では、光入射面(第1主面1a)に垂直な方向から光Lが入射した場合、第2主面1bに形成された不規則な凹凸10に到達すると、凹凸10からの出射方向に対して16.6°以上の角度にて到達した光成分は、凹凸10にて全反射される。凹凸10は、不規則に形成されていることから、出射方向に対して様々な角度を有しており、全反射した光成分は様々な方向に拡散する。このため、全反射した光成分は、n型半導体基板1内部で吸収される光成分もあれば、第1主面1aや側面に到達する光成分もある。
第1主面1aや側面に到達する光成分は、凹凸10での拡散により様々な方向に進むため、第1主面1aや側面に到達した光成分が第1主面1aや側面にて全反射する可能性は極めて高い。第1主面1aや側面にて全反射した光成分は、異なる面での全反射を繰り返し、その走行距離が更に長くなる。このように、フォトダイオードPD1に入射した光Lは、n型半導体基板1の内部を長い距離進むうちに、n型半導体基板1で吸収され、光電流として検出されることとなる。
このように、フォトダイオードPD1に入射した光Lは、その大部分がフォトダイオードPD1を透過することなく、走行距離が長くされて、n型半導体基板1で吸収されることとなる。したがって、フォトダイオードPD1では、近赤外の波長帯域での分光感度特性が向上する。
第2主面1bに規則的な凹凸を形成した場合、第1主面1aや側面に到達する光成分は、凹凸にて拡散されているものの、一様な方向に進むため、第1主面1aや側面に到達した光成分が第1主面1aや側面にて全反射する可能性は低くなる。このため、第1主面1aや側面、更には第2主面1bにて透過する光成分が増加し、フォトダイオードに入射した光の走行距離は短くなってしまう。このため、近赤外の波長帯域での分光感度特性を向上することは困難となる。
ここで、第1実施形態による近赤外の波長帯域での分光感度特性の向上効果を確認するための実験を行なった。
上述した構成を備えたフォトダイオード(実施例1と称する)と、n型半導体基板の第2主面に不規則な凹凸を形成していないフォトダイオード(比較例1と称する)と、を作製し、それぞれの分光感度特性を調べた。実施例1と比較例1とは、パルスレーザ光の照射による不規則な凹凸の形成の点を除いて、同じ構成とされている。n型半導体基板1のサイズは、6.5mm×6.5mmに設定した。p型半導体領域3、すなわち光感応領域のサイズは、5.8mm×5.8mmに設定した。フォトダイオードに印加するバイアス電圧VRは、0Vに設定した。
結果を図12に示す。図12において、実施例1の分光感度特性はT1で示され、比較例1の分光感度特性は特性T2で示されている。また、図12において、縦軸は分光感度(mA/W)を示し、横軸は光の波長(nm)を示している。一点鎖線にて示されている特性は、量子効率(QE)が100%となる分光感度特性を示し、破線にて示されている特性は、量子効率が50%となる分光感度特性を示している。
図12から分かるように、例えば1064nmにおいて、比較例1では分光感度が0.2A/W(QE=25%)であるのに対して、実施例1では分光感度が0.6A/W(QE=72%)となっており、近赤外の波長帯域での分光感度が大幅に向上している。
また、実施例1及び比較例1における、分光感度の温度特性についても確認した。ここでは、雰囲気温度を25℃から60℃に上昇させて分光感度特性を調べ、25℃での分光感度に対する60℃での分光感度の割合(温度係数)を求めた。結果を図13に示す。図13において、実施例1の温度係数の特性はT3で示され、比較例1の温度係数の特性は特性T4で示されている。また、図13において、縦軸は温度係数(%/℃)を示し、横軸は光の波長(nm)を示している。
図13から分かるように、例えば1064nmにおいて、比較例1では温度係数が0.7%/℃であるのに対して、実施例1では温度係数が0.2%/℃となっており、温度依存性が低い。一般に、温度が上昇すると吸収係数の増大とバンドギャップエネルギーの減少により、分光感度が高くなる。実施例1では、室温の状態でも分光感度が十分に高いことから、温度上昇による分光感度の変化が比較例1に比して小さくなっている。
フォトダイオードPD1では、n型半導体基板1の第2主面1b側にアキュムレーション層11が形成されている。これにより、第2主面1b側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。また、アキュムレーション層11は、第2主面1b付近で光により発生したキャリアが当該第2主面1bでトラップされるのを抑制する。このため、光により発生したキャリアは、pn接合部へ効率的に移動し、フォトダイオードPD1の光検出感度を更に向上することができる。
第1実施形態では、アキュムレーション層11を形成した後に、n型半導体基板1を熱処理している。これにより、n型半導体基板1の結晶性が回復し、暗電流の増加等の不具合を防ぐことができる。
第1実施形態では、n型半導体基板1を熱処理した後に、電極13,15を形成している。これにより、電極13,15に比較的融点の低い金属を用いる場合でも、熱処理により電極13,15が溶融するようなことはなく、熱処理の影響を受けることなく電極13,15を適切に形成することができる。
第1実施形態では、ピコ秒〜フェムト秒パルスレーザ光を照射して、不規則な凹凸10を形成している。これにより、不規則な凹凸10を適切で且つ容易に形成することができる。
(第2実施形態)
図14〜図16を参照して、第2実施形態に係るフォトダイオードの製造方法について説明する。図14〜図16は、第2実施形態に係るフォトダイオードの製造方法を説明するための図である。
第2実施形態の製造方法は、n型半導体基板1を第2主面1b側から研摩するまでは、第1実施形態の製造方法と同じであり、それまでの工程の説明を省略する。n型半導体基板1を第2主面1b側から研摩して、n型半導体基板1を所望の厚みにした後、n型半導体基板1の第2主面1b側に、アキュムレーション層11を形成する(図14参照)。アキュムレーション層11の形成は、第1実施形態と同様にして行なう。アキュムレーション層11の厚みは、例えば1μm程度である。
次に、n型半導体基板1の第2主面1bにパルスレーザ光PLを照射して、不規則な凹凸10を形成する(図15参照)。不規則な凹凸10の形成は、第1実施形態と同様にして行なう。
次に、第1実施形態と同様に、n型半導体基板1を熱処理する。そして、絶縁層7上に形成されたパッシベーション層9を除去した後、電極13,15を形成する(図16参照)。これにより、フォトダイオードPD2が完成する。
第2実施形態においても、第1実施形態と同様に、フォトダイオードPD2に入射した光の走行距離が長くなり、光が吸収される距離も長くなるので、近赤外の波長帯域での分光感度特性を向上することができる。
第2実施形態では、アキュムレーション層11の厚みを、不規則な凹凸10の高低差よりも大きくしている。このため、アキュムレーション層11を形成した後に、パルスレーザ光を照射して、不規則な凹凸10を形成しても、アキュムレーション層11が確実に残ることとなる。したがって、アキュムレーション層11による作用効果を確保することができる。
(第3実施形態)
図17〜図21を参照して、第3実施形態に係るフォトダイオードの製造方法について説明する。図17〜図21は、第3実施形態に係るフォトダイオードの製造方法を説明するための図である。
第3実施形態の製造方法は、パッシベーション層9を形成するまでは、第1実施形態の製造方法と同じであり、それまでの工程の説明を省略する。パッシベーション層9を形成した後、n型半導体基板1におけるp型半導体領域3に対応する部分を当該部分の周辺部分を残して第2主面1b側より薄化する(図17参照)。n型半導体基板1の薄化は、例えば水酸化カリウム溶液やTMAH(水酸化テトラメチルアンモニウム溶液)などを用いたアルカリエッチングによる異方性エッチングにより行なわれる。n型半導体基板1の薄化された部分の厚みは、例えば100μm程度であり、周辺部分の厚みは、例えば300μm程度である。
次に、n型半導体基板1の周辺部分の厚みが所望の厚みとなるように、n型半導体基板1を第2主面1b側から研摩する(図18参照)。所望の厚みは、例えば270μmである。
次に、n型半導体基板1の第2主面1bにパルスレーザ光PLを照射して、不規則な凹凸10を形成する(図19参照)。不規則な凹凸10の形成は、第1実施形態と同様にして行なう。
次に、n型半導体基板1の薄化されている部分の第2主面1b側に、アキュムレーション層11を形成する(図20参照)。アキュムレーション層11の形成は、第1実施形態と同様にして行なう。アキュムレーション層11の厚みは、例えば3μm程度である。
次に、第1実施形態と同様に、n型半導体基板1を熱処理した後、絶縁層7上に形成されたパッシベーション層9を除去して、電極13,15を形成する(図21参照)。これにより、フォトダイオードPD3が完成する。
第3実施形態においても、第1及び第2実施形態と同様に、フォトダイオードPD3に入射した光の走行距離が長くなり、光が吸収される距離も長くなるので、近赤外の波長帯域での分光感度特性を向上することができる。
第3実施形態では、不規則な凹凸10を形成する前に、n型半導体基板1におけるp型半導体領域3に対応する部分を当該部分の周辺部分を残して第2主面1b側より薄化している。これにより、n型半導体基板1の第1主面1a及び第2主面1b側をそれぞれ光入射面としたフォトダイオードPD3を得ることができる。
(第4実施形態)
図22〜図24を参照して、第4実施形態に係るフォトダイオードの製造方法について説明する。図22〜図24は、第4実施形態に係るフォトダイオードの製造方法を説明するための図である。
第4実施形態の製造方法は、n型半導体基板1を薄化するまでは、第3実施形態の製造方法と同じであり、それまでの工程の説明を省略する。n型半導体基板1を第2主面1b側から研摩して、n型半導体基板1を所望の厚みにした後、n型半導体基板1の薄化されている部分の第2主面1b側に、アキュムレーション層11を形成する(図22参照)。アキュムレーション層11の形成は、第1実施形態と同様にして行なう。アキュムレーション層11の厚みは、例えば3μm程度である。
次に、n型半導体基板1の第2主面1bにパルスレーザ光PLを照射して、不規則な凹凸10を形成する(図23参照)。不規則な凹凸10の形成は、第1実施形態と同様にして行なう。
次に、第1実施形態と同様に、n型半導体基板1を熱処理する。そして、絶縁層7上に形成されたパッシベーション層9を除去した後、電極13,15を形成する(図24参照)。これにより、フォトダイオードPD4が完成する。
第4実施形態においても、第1〜第3実施形態と同様に、フォトダイオードPD4に入射した光の走行距離が長くなり、光が吸収される距離も長くなるので、近赤外の波長帯域での分光感度特性を向上することができる。
第4実施形態では、アキュムレーション層11を形成する前に、n型半導体基板1におけるp型半導体領域3に対応する部分を当該部分の周辺部分を残して第2主面1b側より薄化している。これにより、n型半導体基板1の第1主面1a及び第2主面1b側をそれぞれ光入射面としたフォトダイオードPD4を得ることができる。
(第5実施形態)
図25〜図32を参照して、第5実施形態に係るフォトダイオードの製造方法について説明する。図25〜図32は、第5実施形態に係るフォトダイオードの製造方法を説明するための図である。
まず、第1半導体基板21と、第2半導体基板23とを用意し、第1半導体基板21を第2半導体基板23の表面23bに直接貼着する(図25参照)。これにより、DBW(Direct Bonding Wafer)が構成される。第1半導体基板21及び第2半導体基板23は何れもn型を示すシリコン層からなる。すなわち、本実施形態では、第1半導体基板21と第2半導体基板23とでシリコン基板が構成されることとなる。
第2半導体基板23は、第1半導体基板21に比較してn型の不純物濃度が高く、このため第1半導体基板21よりも比抵抗が低い。第1半導体基板21の面方位は(111)面方位であり、第2半導体基板23の面方位は(100)面方位である。第1半導体基板21の比抵抗は、例えば300〜600Ωcm程度である。第2半導体基板23の比抵抗は、0.001〜0.004Ωcm程度である。第1半導体基板21の厚みは、例えば9μm程度である。第2半導体基板23の厚みは、例えば100μm程度である。第1半導体基板21と第2半導体基板23とを貼着した後、第1半導体基板21と第2半導体基板23とをそれぞれ研磨することにより、所望の厚みを得るようにしてもよい。
次に、第1半導体基板21の表面21a(DBWの第1主面)側に、p型半導体領域3及びn型半導体領域5を形成する(図26参照)。また、第1半導体基板21の表面21a側に絶縁層7を形成する(図26参照)。第1半導体基板21の表面21aは、第2半導体基板23との貼着面(表面21b)に対向する面である。p型半導体領域3、n型半導体領域5、及び絶縁層7は、第1実施形態と同様に形成することができる。本実施形態では、p型半導体領域3の厚みは、例えば0.55μm程度であり、シート抵抗は、例えば44Ω/sq.である。n型半導体領域5の厚みは、例えば1.5μm程度であり、シート抵抗は、例えば12Ω/sq.である。絶縁層7の厚みは、例えば0.1μm程度である。
次に、p型半導体領域3上の絶縁層7にコンタクトホールH1を形成し、n型半導体領域5上の絶縁層7にコンタクトホールH2を形成する(図27参照)。
次に、コンタクトホールH2を通して露出したn型半導体領域5に対応する位置に開口が形成されたマスクを絶縁層7に形成する。そして、開口において露出したn型半導体領域5の表面に対し、第2半導体基板23の表面23b(第1半導体基板21への貼着面)の一部が露出するまでドライエッチングを行う(図28参照)。このエッチング処理によって、第1半導体基板21に傾斜状部25が設けられる。
次に、傾斜状部25にイオン注入等によりn型不純物を添加する(図29参照)。これにより、n型半導体領域5は、傾斜状部25を含むように第1半導体基板21の表面21b(第2半導体基板23への貼着面)にまで拡張される。
次に、第2半導体基板23におけるp型半導体領域3に対応する部分を当該部分の周辺部分を残して第2半導体基板23の表面23a(DBWの第2主面)側より薄化する(図30参照)。第2半導体基板23の表面23aは、第1半導体基板21との貼着面(表面23b)に対向する面である。第2半導体基板23の薄化は、第3実施形態と同様に、アルカリエッチングによる異方性エッチングにより行なうことができる。第2半導体基板23の薄化された部分の厚みは、例えば3μm程度である。
次に、第2半導体基板23の表面23aにパルスレーザ光を照射して、不規則な凹凸10を形成する(図31参照)。不規則な凹凸10の形成は、第1実施形態と同様にして行なう。
次に、第1実施形態と同様に、DBW(第1半導体基板21及び第2半導体基板23)を熱処理した後、電極13,15を形成する(図32参照)。これにより、フォトダイオードPD5が完成する。電極15は、n型半導体領域5及び第2半導体基板23の表面23bを覆うように形成される。
第5実施形態においても、第1〜第4実施形態と同様に、フォトダイオードPD5に入射した光の走行距離が長くなり、光が吸収される距離も長くなるので、近赤外の波長帯域での分光感度特性を向上することができる。第5実施形態では、第2半導体基板23(薄化された部分)は、アキュムレーション層として機能する。
第5実施形態では、不規則な凹凸10を形成する前に、第2半導体基板23におけるp型半導体領域3に対応する部分を当該部分の周辺部分を残して第2半導体基板23の表面23a側より薄化している。これにより、第2半導体基板21の表面21a及び第2半導体基板23の表面23a側をそれぞれ光入射面としたフォトダイオードPD5を得ることができる。また、フォトダイオードPD5は、フリップチップ実装が可能である。
第5実施形態では、第2半導体基板23よりも高比抵抗である第1半導体基板21をI型と規定すると、p型半導体領域3、第1半導体基板21、及び第2半導体基板23により、フォトダイオードPD5はPINフォトダイオードを構成している。
(第6実施形態)
図33〜図36を参照して、第6実施形態に係るフォトダイオードの製造方法について説明する。図33〜図36は、第6実施形態に係るフォトダイオードの製造方法を説明するための図である。
第6実施形態の製造方法は、傾斜状部25にイオン注入等によりn型不純物を添加するまでは、第5実施形態の製造方法と同じであり、それまでの工程の説明を省略する。第2半導体基板23におけるp型半導体領域3に対応する部分を当該部分の周辺部分を残して第2半導体基板23の表面23a(DBWの第2主面)側より除去する(図33参照)。これにより、第1半導体基板21の表面21bにおけるp型半導体領域3に対応する領域が露出することとなる。
第2半導体基板23の除去は、第5実施形態と同様に、アルカリエッチングによる異方性エッチングにより行なうことができる。(100)面方位の第2半導体基板23はアルカリエッチングが容易に行える。その一方、(111)面方位の第1半導体基板21は、(100)面方位の第2半導体基板23に比較してアルカリエッチングの速度が略100分の1倍程度と遅い。このため、(111)面方位の第1半導体基板21がエッチングストッパとして機能することとなる。よって精度良いエッチング加工が可能となると共にエッチング工程での作業性が向上する。また、上述したDBWを用いることにより、面方位によるエッチングレートの違いを利用して、精度良く、均一な厚みの第1半導体基板21を得ることができる。
次に、第1半導体基板21の表面21bにおけるp型半導体領域3に対応する領域に、アキュムレーション層11を形成する(図34参照)。アキュムレーション層11の形成は、第1実施形態と同様にして行なう。アキュムレーション層11の厚みは、例えば3μm程度である。
次に、第1半導体基板21の表面21bにパルスレーザ光を照射して、不規則な凹凸10を形成する(図35参照)。不規則な凹凸10の形成は、第1実施形態と同様にして行なう。
次に、第1実施形態と同様に、DBW(第1半導体基板21及び第2半導体基板23)を熱処理した後、電極13,15を形成する(図36参照)。これにより、フォトダイオードPD6が完成する。電極15は、第5実施形態と同様に、n型半導体領域5及び第2半導体基板23の表面23bを覆うように形成される。
第6実施形態においても、第1〜第5実施形態と同様に、フォトダイオードPD6に入射した光の走行距離が長くなり、光が吸収される距離も長くなるので、近赤外の波長帯域での分光感度特性を向上することができる。フォトダイオードPD6は、フォトダイオードPD5と同様に、PINフォトダイオードを構成している。
第6実施形態では、不規則な凹凸10を形成する前に、第2半導体基板23におけるp型半導体領域3に対応する部分を当該部分の周辺部分を残して第2半導体基板23の表面23a側より除去している。これにより、第1半導体基板21の表面21a及び第2半導体基板23の表面23a側をそれぞれ光入射面としたフォトダイオードPD6を得ることができる。また、フォトダイオードPD61、フリップチップ実装が可能である。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
本実施形態では、第2主面1bの全面にわたって、パルスレーザ光を照射して、不規則な凹凸10を形成しているが、これに限られない。例えば、n型半導体基板1の第2主面1bにおけるp型半導体領域3に対向する領域のみに、パルスレーザ光を照射して、不規則な凹凸10を形成してもよい。第5実施形態では第2半導体基板23の表面23aにおけるp型半導体領域3に対向する領域のみに、また、第6実施形態では、第1半導体基板21の表面21bにおけるp型半導体領域3に対向する領域のみに、パルスレーザ光を照射して、不規則な凹凸10を形成してもよい。
本実施形態では、電極15をn型半導体基板1の第1主面1a側に形成されたn型半導体領域5に電気的に接触且つ接続しているが、これに限られない。例えば、電極15をn型半導体基板1の第2主面1b側に形成されたアキュムレーション層11に電気的に接触且つ接続してもよい。この場合、n型半導体基板1の第2主面1bにおけるp型半導体領域3に対向する領域外に、電極15を形成することが好ましい。n型半導体基板1の第2主面1bにおけるp型半導体領域3に対向する領域に電極15を形成すると、第2主面1bに形成されている不規則な凹凸10が電極15により塞がれ、近赤外の波長帯域における分光感度が低下するという事象が生じるためである。
本実施形態に係るフォトダイオードPD1〜PD6におけるp型及びn型の各導電型を上述したものとは逆になるよう入れ替えてもよい。
本発明は、半導体光検出素子及び光検出装置に利用できる。
1…n型半導体基板、1a…第1主面、1b…第2主面、3…p型半導体領域、5…n型半導体領域、10…不規則な凹凸、11…アキュムレーション層、13,15…電極、PL…パルスレーザ光、PD1〜PD6…フォトダイオード。

Claims (6)

  1. 第1導電型の半導体からなり、互いに対向する第1主面及び第2主面を有すると共に前記第1主面側内に第2導電型の半導体領域が形成されたシリコン基板を備え、
    前記シリコン基板には、前記第2主面側に前記シリコン基板よりも高い不純物濃度を有する第1導電型のアキュムレーション層が形成されていると共に、前記第2主面における少なくとも第2導電型の前記半導体領域に対向する領域に不規則な凹凸が形成されており、
    前記シリコン基板の前記第2主面における第2導電型の前記半導体領域に対向し、かつ、不規則な前記凹凸が形成された前記領域は、前記アキュムレーション層の表面に含まれていると共に、光学的に露出し、
    不規則な前記凹凸の高低差は0.5〜10μmであり、不規則な前記凹凸における凸部の間隔は0.5〜10μmであり、
    少なくとも第2導電型の前記半導体領域に対向する前記領域に不規則な凹凸が形成された前記第2主面が光入射面とされて、前記第2主面から入射した光が前記シリコン基板内で全反射を繰り返して前記シリコン基板内を進む、裏面入射型であることを特徴とするフォトダイオード。
  2. 前記シリコン基板は、第2導電型の前記半導体領域に対応する部分が該部分の周辺部分を残して前記第2主面側より薄化されていることを特徴とする請求項に記載のフォトダイオード。
  3. 第1導電型の前記アキュムレーション層の厚みが、不規則な前記凹凸の高低差よりも大きいことを特徴とする請求項又はに記載のフォトダイオード。
  4. 前記シリコン基板は、第1導電型の半導体からなる第1半導体基板と、前記第1半導体基板に貼着され、第1導電型の半導体からなると共に前記第1半導体基板よりも高い不純物濃度を有する第2半導体基板と、からなり、
    前記第1半導体基板の前記第2半導体基板との貼着面に対向する面側に、第2導電型の前記半導体領域が形成され、
    前記第2半導体基板の前記第1半導体基板との貼着面に対向する面における少なくとも第2導電型の前記半導体領域に対向する領域に不規則な凹凸が形成されており、
    第1導電型の前記第2半導体基板が、前記アキュムレーション層として機能することを特徴とする請求項に記載のフォトダイオード。
  5. 前記シリコン基板は、第1導電型の半導体からなる第1半導体基板と、前記第1半導体基板に貼着され、第1導電型の半導体からなると共に前記第1半導体基板よりも高い不純物濃度を有する第2半導体基板と、からなり、
    前記第1半導体基板の前記第2半導体基板との貼着面に対向する面側に、第2導電型の前記半導体領域が形成され、
    前記第1半導体基板の前記貼着面における少なくとも第2導電型の前記半導体領域に対向する領域が露出し且つ不規則な凹凸が形成されており、
    第1半導体基板の前記貼着面における第2導電型の前記半導体領域に対応する領域に、前記アキュムレーション層が形成されていることを特徴とする請求項に記載のフォトダイオード。
  6. 前記第1半導体基板の面方位は(111)であり、前記第2半導体基板の面方位は(100)であることを特徴とする請求項又はに記載のフォトダイオード。
JP2015177620A 2009-02-24 2015-09-09 フォトダイオード Active JP6275674B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015177620A JP6275674B2 (ja) 2009-02-24 2015-09-09 フォトダイオード

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009041078 2009-02-24
JP2009041078 2009-02-24
JP2009136416 2009-06-05
JP2009136416 2009-06-05
JP2015177620A JP6275674B2 (ja) 2009-02-24 2015-09-09 フォトダイオード

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013006069A Division JP2013065912A (ja) 2009-02-24 2013-01-17 フォトダイオードの製造方法及びフォトダイオード

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017029950A Division JP6303040B2 (ja) 2009-02-24 2017-02-21 フォトダイオードの製造方法

Publications (2)

Publication Number Publication Date
JP2016028431A JP2016028431A (ja) 2016-02-25
JP6275674B2 true JP6275674B2 (ja) 2018-02-07

Family

ID=48189054

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2013006069A Pending JP2013065912A (ja) 2009-02-24 2013-01-17 フォトダイオードの製造方法及びフォトダイオード
JP2015177620A Active JP6275674B2 (ja) 2009-02-24 2015-09-09 フォトダイオード
JP2017029950A Active JP6303040B2 (ja) 2009-02-24 2017-02-21 フォトダイオードの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013006069A Pending JP2013065912A (ja) 2009-02-24 2013-01-17 フォトダイオードの製造方法及びフォトダイオード

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017029950A Active JP6303040B2 (ja) 2009-02-24 2017-02-21 フォトダイオードの製造方法

Country Status (1)

Country Link
JP (3) JP2013065912A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021100058A (ja) * 2019-12-23 2021-07-01 浜松ホトニクス株式会社 半導体光検出素子
JP2021100057A (ja) * 2019-12-23 2021-07-01 浜松ホトニクス株式会社 半導体光検出素子

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4277793A (en) * 1979-07-16 1981-07-07 Rca Corporation Photodiode having enhanced long wavelength response
JPS62105485A (ja) * 1985-10-31 1987-05-15 Sharp Corp 半導体基体の製造方法
JPH027576A (ja) * 1988-06-27 1990-01-11 Matsushita Electric Works Ltd 薄膜型光電変換素子の製造方法
JP2810435B2 (ja) * 1989-08-31 1998-10-15 シャープ株式会社 レーザ加工方法
JP2002170981A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 化合物半導体結晶の不純物濃度制御方法及び光半導体装置
JP2002222975A (ja) * 2001-01-29 2002-08-09 Kyocera Corp 薄膜結晶質Si太陽電池およびその製造方法
US7390689B2 (en) * 2001-05-25 2008-06-24 President And Fellows Of Harvard College Systems and methods for light absorption and field emission using microstructured silicon
WO2003072500A1 (fr) * 2002-02-26 2003-09-04 Sharp Kabushiki Kaisha Procede de fabrication de silicium en forme de plaque, substrat pour la fabrication de silicium en forme de plaque, silicium en forme de plaque, cellule solaire utilisant du silicium en forme de plaque et module de cellules solaires
JP3963760B2 (ja) * 2002-04-03 2007-08-22 浜松ホトニクス株式会社 エネルギー線弁別器
JP2004349379A (ja) * 2003-05-21 2004-12-09 Hitachi Cable Ltd 凹凸基板の製造方法
JP2005045073A (ja) * 2003-07-23 2005-02-17 Hamamatsu Photonics Kk 裏面入射型光検出素子
EP1794804B1 (en) * 2004-09-24 2010-09-01 The President and Fellows of Harvard College Method for manufacturing of silicon-based detectors having laser-microstructured surface layers having electron-donating constituents
JP4674894B2 (ja) * 2004-12-28 2011-04-20 パナソニック株式会社 固体撮像装置及びその製造方法
JP2008066584A (ja) * 2006-09-08 2008-03-21 Asahi Kasei Electronics Co Ltd 光センサ
JP2008229701A (ja) * 2007-03-23 2008-10-02 Japan Steel Works Ltd:The 微細表面凹凸形状材の製造方法および電界放射型ディスプレイ
US8039396B2 (en) * 2007-07-31 2011-10-18 Mitsubishi Electric Corporation Method for manufacturing photovoltaic device

Also Published As

Publication number Publication date
JP2016028431A (ja) 2016-02-25
JP2017092502A (ja) 2017-05-25
JP2013065912A (ja) 2013-04-11
JP6303040B2 (ja) 2018-03-28

Similar Documents

Publication Publication Date Title
JP5185208B2 (ja) フォトダイオード及びフォトダイオードアレイ
JP5185206B2 (ja) 半導体光検出素子
JP5805680B2 (ja) フォトダイオード及びフォトダイオードアレイ
WO2010140621A1 (ja) 半導体光検出素子及び半導体光検出素子の製造方法
JP5185207B2 (ja) フォトダイオードアレイ
JP5185205B2 (ja) 半導体光検出素子
JP5185157B2 (ja) フォトダイオードの製造方法及びフォトダイオード
JP6303040B2 (ja) フォトダイオードの製造方法
JP5185236B2 (ja) フォトダイオードの製造方法及びフォトダイオード
JP5363222B2 (ja) 半導体光検出素子及び半導体光検出素子の製造方法
JP5261304B2 (ja) 半導体光検出素子及び半導体光検出素子の製造方法
JP5829223B2 (ja) フォトダイオードの製造方法及びフォトダイオード

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170228

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180110

R150 Certificate of patent or registration of utility model

Ref document number: 6275674

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250