JP6275182B2 - 電源装置及び除電装置 - Google Patents
電源装置及び除電装置 Download PDFInfo
- Publication number
- JP6275182B2 JP6275182B2 JP2016063452A JP2016063452A JP6275182B2 JP 6275182 B2 JP6275182 B2 JP 6275182B2 JP 2016063452 A JP2016063452 A JP 2016063452A JP 2016063452 A JP2016063452 A JP 2016063452A JP 6275182 B2 JP6275182 B2 JP 6275182B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- piezoelectric transformer
- unit
- power supply
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、単一の電極である出力極に正極性と負極性の出力を交互に発生させる電源装置、及びこれを用いた除電装置に関する。
この種の電源装置又は除電装置に関して、パルスAC方式除電器の一次昇圧回路をトランスで構成した除電器の先行技術が知られている(例えば、特許文献1参照)。この先行技術は、一次昇圧回路である2つの高電圧発生回路をそれぞれトランスで構成し、各トランスで昇圧させた出力電圧を二次昇圧及び整流させて共通の放電電極に交互に印加するものである。特に先行技術では、負極性の高電圧発生回路が正極性の高電圧発生回路の接地側に接続されることで、負極性の高電圧発生回路が生成した高電圧は、正極性の高電圧発生回路の出力線を通じて放電電極に印加される構成となっている。さらに、電源と正極性の高電圧発生回路及び負極性の高電圧発生回路は、それぞれメインスイッチ素子を介して接続されているため、各メインスイッチ素子を交互にON/OFF制御することで共通の放電電極に交互に正極性と負極性の高電圧を印加することができると考えられる。
しかし、上記の先行技術は、2つの高電圧発生回路に対する電源供給を直接ON/OFFすることから、ON/OFF切り換え時に回路内での電圧変動が大きく、応答性が悪くなるという問題がある。
そこで本発明は、応答性を向上できる技術の提供を課題とする。
上記の課題を解決するため、本発明は以下の解決手段を採用する。
本発明の電源装置は、正極性又は負極性の出力電圧を2つの圧電トランスで発生させる。各圧電トランスは入力電圧により駆動されるが、駆動(共振)に必要な発振信号を発振部で発生させ、この発振信号に同期させて入力電圧を各圧電トランスに印加して駆動する。各圧電トランスからの出力は昇圧整流されて直流で出力される。このとき、入力電圧の供給そのものをON/OFFするのではなく、2つの圧電トランスを駆動するタイミングを周期的に切り換える制御を行うことで、いずれか一方を駆動している周期では他方の駆動を休止させて2つの圧電トランスから交互に正極性と負極性の出力電圧を発生させる。また、交互に発生する出力電圧はインピーダンスによって分圧され、単一の出力極で交互に正極性と負極性の出力を発生させることができる。
本発明によれば、各圧電トランスに対する入力電圧(電源)そのものをON/OFFするのではなく、制御によって駆動タイミングを切り換えることから、回路内で大元の入力電圧がON/OFFするといった極端な電圧変動が生じない。また、インピーダンスとなる素子の応答性を高くすることで、出力電圧の応答波形を理想的に矩形に近づけることができる。
圧電トランスの駆動には、FET等のスイッチング素子が好適に用いられる。この場合、2つの圧電トランスの入力電極(一次側)にそれぞれFETが接続され、ゲート信号のON/OFFで各圧電トランスの駆動が行われる。したがって、2つのFETのゲートに対し、逆位相の矩形信号をそれぞれ供給することで、2つの圧電トランスの駆動を交互に切り換えることができる。
あるいは、回路内で発振信号の出力経路をON/OFFしてもよい。この場合、2つの発振信号の出力経路にそれぞれスイッチング回路(又は素子)を配置し、各スイッチング回路のON/OFFを制御によって切り換える。制御には逆位相の矩形信号を用いることができ、一方がHighのタイミングでは他方がLowとなるので、発振信号が出力される方で駆動が行われ、出力されない方では駆動が休止される。これにより、2つの圧電トランスの駆動を交互に切り換えることができる。
本発明は、上記の電源装置を用いた除電装置であってもよい。除電装置は、単一の出力極を放電電極とすることで、コロナ放電による除電効果を得ることができる。
本発明によれば、応答性を向上した電源装置及び除電装置を提供することができる。
以下、本発明の実施形態について図面を参照しながら説明する。
図1及び図2は、一実施形態の電源装置100の回路構成を具体的に示す回路図である。本実施形態では、図1に示される回路を正極性の電源回路(+電源回路110)、図2に示される回路を負極性の電源回路(−電源回路150)とする。
〔+電源回路〕
図1中(A)は、+電源回路110のうち、圧電トランス112(PZT1)から正極性の交流出力PZT1−Voを発生させる構成、及び最終的な負荷に対する出力Voutを検出する構成を示している。また、図1中(B)は、交流出力PZT1−Voを昇圧整流する構成、及び整流された出力にインピーダンスを与えて最終的な出力Voutとする構成の一部を示している。以下、それぞれについて説明する。
図1中(A)は、+電源回路110のうち、圧電トランス112(PZT1)から正極性の交流出力PZT1−Voを発生させる構成、及び最終的な負荷に対する出力Voutを検出する構成を示している。また、図1中(B)は、交流出力PZT1−Voを昇圧整流する構成、及び整流された出力にインピーダンスを与えて最終的な出力Voutとする構成の一部を示している。以下、それぞれについて説明する。
図1中(A):+電源回路110は、入力電圧+Vin(例えばDC+24V)により動作する。入力電圧+Vinは、オートトランスT1で昇圧された後に圧電トランス112の入力電極112aに印加されるが、実際には駆動部114によって入力電圧+VinのON/OFFが切り換えられている。駆動部114は、MOSFETQ4を主なスイッチング素子として作動し、そのゲート信号は2つのトランジスタQ3,Q6のトーテムポール(TTL)によってON/OFFされている。
+電源回路110の発振部116は、比較器IC3を用いた矩形波発生回路である。発振部116からの出力は、圧電トランス112の駆動に必要な周波数特性を有した(例えば共振周波数帯)矩形波の発振信号に設定されている。
出力電極TAB1は+電源回路110と−電源回路150とで共通であり、したがって出力電極TAB1からは、電源装置100の負荷に対する最終的な出力が得られる。+電源回路110は、出力電極TABからの正極性の出力を前段の検出部118で検出し、後段の検出部120で出力の調整を行っている。
後段の検出部120には調整電圧+Vo_Ajが供給されており、後段の検出部120は、前段の検出部118からの検出電圧と調整電圧+Vo_Ajとの比較により、MOSFETQ4のゲート信号をデューティ制御する。
また、+電源回路110は駆動部114に対して+PWM信号を供給する構成(図1には示されていない)を有しており、この+PWM信号はMOSFETQ4のゲートを周期的にON/OFFしている。
+電源回路110にはVref部170が形成されており、Vref部170は基準電圧Vrefを生成し、検出部120や発振部116に供給している。
図1中(B):+電源回路110は、昇圧整流回路122及びダミー負荷部124を有している。昇圧整流回路122は、圧電トランス112からの交流出力PZT1−Voを昇圧して整流し、正極性の直流出力とする。ダミー負荷部124はツェナーダイオードD8〜D29と抵抗R32を直列接続したものであり、ここでのインピーダンスに基づいて正極性の出力電圧が得られるものとなっている。
〔−電源回路〕
図2中(A)は、−電源回路150のうち、圧電トランス152(PZT101)から負極性の交流出力PZT2−Voを発生させる構成、及び最終的な負荷に対する出力Voutを検出する構成を示している。また、図2中(B)は、交流出力PZT2−Voを昇圧整流する構成、及び整流された出力にインピーダンスを与えて最終的な出力Voutとする構成の一部を示している。以下、それぞれについて説明する。
図2中(A)は、−電源回路150のうち、圧電トランス152(PZT101)から負極性の交流出力PZT2−Voを発生させる構成、及び最終的な負荷に対する出力Voutを検出する構成を示している。また、図2中(B)は、交流出力PZT2−Voを昇圧整流する構成、及び整流された出力にインピーダンスを与えて最終的な出力Voutとする構成の一部を示している。以下、それぞれについて説明する。
図2中(A):−電源回路150もまた、入力電圧+Vin(例えばDC+24V)により動作する。入力電圧+Vinは、オートトランスT101で昇圧された後に圧電トランス152の入力電極152aに印加されるが、実際には駆動部154によって入力電圧+VinのON/OFFが切り換えられている。駆動部154は、MOSFETQ103を主なスイッチング素子として作動し、そのゲート信号は2つのトランジスタQ101,Q102のトーテムポール(TTL)によってON/OFFされている。
−電源回路150の発振部156もまた、比較器IC101を用いた矩形波発生回路である。発振部156からの出力は、圧電トランス152の駆動に必要な周波数特性を有した矩形波の発振信号に設定されている。
−電源回路150は、出力電極TABからの負極性の出力を前段の検出部158で検出し、後段の検出部160で出力の調整を行っている。後段の検出部150は、前段の検出部158からの検出電圧と調整電圧−Vo_Ajとの比較により、MOSFETQ110のゲート信号をデューティ制御する。
また、−電源回路150は駆動部154に対して−PWM信号を供給する構成(図2には示されていない)を有しており、この−PWM信号はMOSFETQ103のゲートを周期的にON/OFFしている。
その他、上記のVref部170からは、基準電圧Vrefが検出部160や発振部156に供給されている。
図2中(B):−電源回路150は、昇圧整流回路162及びダミー負荷部164を有している。昇圧整流回路162は、圧電トランス152からの交流出力PZT2−Voを昇圧して整流し、負極性の直流出力とする。ダミー負荷部164はツェナーダイオードD109〜D130と抵抗R124を直列接続したものであり、ここでのインピーダンスに基づいて負極性の出力電圧が得られるものとなっている。
〔ブロック構成〕
図3は、電源装置100の全体的な回路構成を概略的に示すブロック図である。
上記のように、電源装置100は+電源回路110及び−電源回路150を含む構成であるが、これらがダミー負荷部124,164を共有することで、単一の出力電極TAB1から交互に正極性と負極性の出力を発生させるものである。電源装置100は、例えば除電装置(除電器)の高電圧発生装置として好適に利用することができ、この場合、イオン雰囲気化する対象範囲が負荷となる。
図3は、電源装置100の全体的な回路構成を概略的に示すブロック図である。
上記のように、電源装置100は+電源回路110及び−電源回路150を含む構成であるが、これらがダミー負荷部124,164を共有することで、単一の出力電極TAB1から交互に正極性と負極性の出力を発生させるものである。電源装置100は、例えば除電装置(除電器)の高電圧発生装置として好適に利用することができ、この場合、イオン雰囲気化する対象範囲が負荷となる。
また、電源装置100は制御部200の構成を有しており、上記の+PWM信号及び−PWM信号は制御部200により供給されている。なお、図1,図2で+PWM信号、−PWM信号としていたものは、それぞれ図3中で「+矩形信号」「−矩形信号」と示されている。また、図1,2で入力電圧+Vinとしていたものは、図3中「入力電圧」と示されている。また、調整電圧+Vo_Aj,−Vo_Ajとしていたものは「+Vo調整」、「−Vo調整」と示されている。以下、制御部200による制御例について説明する。
〔第1制御例〕
第1制御例では、制御部200は+電源回路110の駆動部114に対して+矩形信号(+PWM信号)を供給し、−電源回路150の駆動部154に対して−矩形信号(−PWM信号)を供給する。このとき、+電源回路110では、図1中の駆動部114が有するMOSFETQ4のゲート信号を+矩形信号でON/OFFすることにより、+矩形信号がHighのタイミングで出力電極TAB1に正極性の出力を発生させることができる。
第1制御例では、制御部200は+電源回路110の駆動部114に対して+矩形信号(+PWM信号)を供給し、−電源回路150の駆動部154に対して−矩形信号(−PWM信号)を供給する。このとき、+電源回路110では、図1中の駆動部114が有するMOSFETQ4のゲート信号を+矩形信号でON/OFFすることにより、+矩形信号がHighのタイミングで出力電極TAB1に正極性の出力を発生させることができる。
一方、−電源回路150では、図2中の駆動部154が有するMOSFETQ103のゲート信号を−矩形信号でON/OFFすることにより、−矩形信号がHighのタイミングで出力電極TAB1に負極性の出力を発生させることができる。
〔第2制御例〕
第2制御例では、図3中の破線で示される矢印のように、制御部200は+電源回路110の発振部116に対して+矩形信号(+PWM信号)を供給し、−電源回路150の発振部156に対して−矩形信号(−PWM信号)を供給する。このとき、各発振部116,156には、例えば発振信号の出力経路上にMOSFET等のスイッチング回路(素子)116a,156aをそれぞれ設けることができる。このうち、+電源回路110のスイッチング回路116aは+PWM信号のHigh/LowによってON/OFFされ、−電源回路150のスイッチング回路156aは−PWM信号のHigh/LowによってON/OFFされる。
第2制御例では、図3中の破線で示される矢印のように、制御部200は+電源回路110の発振部116に対して+矩形信号(+PWM信号)を供給し、−電源回路150の発振部156に対して−矩形信号(−PWM信号)を供給する。このとき、各発振部116,156には、例えば発振信号の出力経路上にMOSFET等のスイッチング回路(素子)116a,156aをそれぞれ設けることができる。このうち、+電源回路110のスイッチング回路116aは+PWM信号のHigh/LowによってON/OFFされ、−電源回路150のスイッチング回路156aは−PWM信号のHigh/LowによってON/OFFされる。
また、各駆動部114,154は定常動作(例えば常時駆動)を行っているが、+電源回路110では、発振部116のスイッチング回路116aがONになるタイミングだけ発振信号が出力され、OFFのタイミングでは発振信号が出力されない。同様に、−電源回路150では、発振部156のスイッチング回路156aがONになるタイミングだけ発振信号が出力され、OFFのタイミングでは発振信号が出力されない。
したがって、+電源回路110では、+矩形信号がHighのタイミングで出力電極TAB1に正極性の出力を発生させることができ、−電源回路150では、−矩形信号がHighのタイミングで出力電極TAB1に負極性の出力を発生させることができる。
〔矩形化機能の説明〕
図4は、制御により電源装置100の出力電圧を正極性と負極性に交互に切り換えて矩形化した様子を示している。
図4は、制御により電源装置100の出力電圧を正極性と負極性に交互に切り換えて矩形化した様子を示している。
図4中(A):上述した第1制御例及び第2制御例のいずれについても、制御部200は、+矩形信号と−矩形信号の位相を相互に反転させて+電源回路110と−電源回路150にそれぞれ供給する。なお、±矩形信号の周波数は、負荷の要求に応じて適宜に調整可能である。
いずれにしても、上記のように+矩形信号がHighのタイミングで正極性の出力が行われ、−矩形信号がHighのタイミングで負極性の出力が行われるとともに、互いの出力タイミングが1/2周期ずれているため、1周期内で正極性の出力と負極性の出力を交互に発生させることができる。
図4中(B):その結果、出力電極TAB1の出力電圧は、正極性(+Vo)と負極性(−Vo)とが交互に切り替わる出力波形に矩形化されることになる。このような矩形化された出力は、除電装置の作動に好適に用いることができる。
〔ダミー負荷部による応答性向上〕
ここで、図1,図2に示されているように、本実施形態では、ダミー負荷部124,164にツェナーダイオードを用いる構成としている。この場合、ダミー負荷124,164を抵抗だけで構成した場合と比較して、出力電圧の応答性に優れることがわかっている。
ここで、図1,図2に示されているように、本実施形態では、ダミー負荷部124,164にツェナーダイオードを用いる構成としている。この場合、ダミー負荷124,164を抵抗だけで構成した場合と比較して、出力電圧の応答性に優れることがわかっている。
〔実施形態〕
図5は、ダミー負荷124,164をツェナーダイオードで構成した場合の波形を示している。ここでは、例えばターンON/OFF時間を数msとし、出力周波数を複数に変化させた場合の観測結果を挙げた。
図5は、ダミー負荷124,164をツェナーダイオードで構成した場合の波形を示している。ここでは、例えばターンON/OFF時間を数msとし、出力周波数を複数に変化させた場合の観測結果を挙げた。
〔矩形周波数F=10Hz〕
図5中(A):例えば、矩形化出力の周波数を10Hzとした場合、極めて良好な立ち上がりエッジ及び立ち下がりエッジが観測された。
図5中(A):例えば、矩形化出力の周波数を10Hzとした場合、極めて良好な立ち上がりエッジ及び立ち下がりエッジが観測された。
〔矩形周波数F=20Hz〕
図5中(B):例えば、矩形化出力の周波数を20Hzとした場合、10Hzと比較すると僅かばかり応答性に劣るものの、やはり良好な立ち上がりエッジ及び立ち下がりエッジを観測することができた。
図5中(B):例えば、矩形化出力の周波数を20Hzとした場合、10Hzと比較すると僅かばかり応答性に劣るものの、やはり良好な立ち上がりエッジ及び立ち下がりエッジを観測することができた。
〔矩形周波数F=60Hz〕
図5中(C):次に、矩形化出力の周波数を60Hzとした場合、立ち上がり時及び立ち下がり時の時定数成分がある程度顕著となり、応答性が低下する。ただし、実用上は十分に良好な矩形化出力を得ることができている。
図5中(C):次に、矩形化出力の周波数を60Hzとした場合、立ち上がり時及び立ち下がり時の時定数成分がある程度顕著となり、応答性が低下する。ただし、実用上は十分に良好な矩形化出力を得ることができている。
〔矩形周波数F=100Hz〕
図5中(D):矩形化出力の周波数を100Hzとした場合、立ち上がり時及び立ち下がり時の時定数成分がかなり顕著となり、応答性が低下している。
図5中(D):矩形化出力の周波数を100Hzとした場合、立ち上がり時及び立ち下がり時の時定数成分がかなり顕著となり、応答性が低下している。
〔比較例〕
図6は、ダミー負荷部124,164を抵抗で構成した場合の波形を比較例として示した図である。ここでは、本実施形態で特に応答性に優れている周波数(10Hz,20Hz)との対比により本実施形態の優位性を検証する。
図6は、ダミー負荷部124,164を抵抗で構成した場合の波形を比較例として示した図である。ここでは、本実施形態で特に応答性に優れている周波数(10Hz,20Hz)との対比により本実施形態の優位性を検証する。
〔矩形周波数F=10Hz〕
図6中(A):周波数を10Hzとした場合であるが、抵抗方式では立ち上がりエッジ及び立ち下がりエッジともに、抵抗の時定数成分による応答性の低下が現れる。
図6中(A):周波数を10Hzとした場合であるが、抵抗方式では立ち上がりエッジ及び立ち下がりエッジともに、抵抗の時定数成分による応答性の低下が現れる。
〔矩形周波数F=20Hz〕
図6中(B):周波数を20Hzとした場合、抵抗方式では特に波形の劣化が顕著となる。本実施形態(図5中(B))と比較して明らかに応答性に劣っており、もはや矩形化出力を良好に得られていないレベルであることがわかる。
図6中(B):周波数を20Hzとした場合、抵抗方式では特に波形の劣化が顕著となる。本実施形態(図5中(B))と比較して明らかに応答性に劣っており、もはや矩形化出力を良好に得られていないレベルであることがわかる。
上述した実施形態によれば、以下の有用性が顕著である。
(1)圧電トランス112,152を用いた電源装置100において、正極性と負極性の出力を交互に発生させた良好な矩形化出力を得ることができる。
(2)+電源回路110の圧電トランス112と−電源回路150の圧電トランス152は、大元の入力電圧+VinのON/OFFにより出力タイミングを制御されるのではなく、±矩形信号を用いて駆動部114,154又は発振部116,156により制御されるため、回路内で極端に大きな電圧変動が生じることがなく、駆動の開始/終了時の応答性に優れている。
(3)また、ダミー負荷部124,164を用いて正極性と負極性の出力にインピーダンスを与えて出力電圧±Voutを取り出すので、+電源回路110及び−電源回路150それぞれの接地を強化することができる。
(4)さらに、ダミー負荷部124,164には応答性の高い構成を採用することで、出力波形を好適に矩形化することができる。
(1)圧電トランス112,152を用いた電源装置100において、正極性と負極性の出力を交互に発生させた良好な矩形化出力を得ることができる。
(2)+電源回路110の圧電トランス112と−電源回路150の圧電トランス152は、大元の入力電圧+VinのON/OFFにより出力タイミングを制御されるのではなく、±矩形信号を用いて駆動部114,154又は発振部116,156により制御されるため、回路内で極端に大きな電圧変動が生じることがなく、駆動の開始/終了時の応答性に優れている。
(3)また、ダミー負荷部124,164を用いて正極性と負極性の出力にインピーダンスを与えて出力電圧±Voutを取り出すので、+電源回路110及び−電源回路150それぞれの接地を強化することができる。
(4)さらに、ダミー負荷部124,164には応答性の高い構成を採用することで、出力波形を好適に矩形化することができる。
本発明は、上述した一実施形態に制約されることなく、種々に変形して実施可能である。例えば、図1,図2に示す回路構成はあくまで一例であり、図3のブロック図に示される概念において回路構成を適宜に変更することができる。
また、図5に挙げた矩形周波数別の応答波形は、あくまで本実施形態で用いる条件において観測されるものであり、条件(出力電圧±Vout、立ち上がり/立ち下がり時間等)の違いによって異なる波形が観測されることはいうまでもない。
100 電源装置
110 +電源回路
112 圧電トランス(第1の圧電トランス)
114 駆動部(第1の駆動部)
116 発振部(第1の発振部)
122 昇圧整流回路(第1の整流部)
124 ダミー負荷部(負荷部)
150 −電源回路
152 圧電トランス(第2の圧電トランス)
154 駆動部(第2の駆動部)
156 発振部(第2の発振部)
162 昇圧整流回路(第2の整流部)
164 ダミー負荷部(負荷部)
200 制御部
110 +電源回路
112 圧電トランス(第1の圧電トランス)
114 駆動部(第1の駆動部)
116 発振部(第1の発振部)
122 昇圧整流回路(第1の整流部)
124 ダミー負荷部(負荷部)
150 −電源回路
152 圧電トランス(第2の圧電トランス)
154 駆動部(第2の駆動部)
156 発振部(第2の発振部)
162 昇圧整流回路(第2の整流部)
164 ダミー負荷部(負荷部)
200 制御部
Claims (4)
- 入力電圧により駆動されて正極性の出力電圧を発生させる第1の圧電トランスと、
前記入力電圧により駆動されて負極性の出力電圧を発生させる第2の圧電トランスと、
前記第1の圧電トランスの駆動に必要な発振信号を出力する第1の発振部と、
前記第2の圧電トランスの駆動に必要な発振信号を出力する第2の発振部と、
前記入力電圧を前記第1の発振部からの発振信号に同期させて前記第1の圧電トランスに印加し、前記第1の圧電トランスを駆動する第1の駆動部と、
前記入力電圧を前記第2の発振部からの発振信号に同期させて前記第2の圧電トランスに印加し、前記第2の圧電トランスを駆動する第2の駆動部と、
駆動された前記第1の圧電トランスからの出力を昇圧して整流し、直流で出力させる第1の整流部と、
駆動された前記第2の圧電トランスからの出力を昇圧して整流し、直流で出力させる第2の整流部と、
前記第1の駆動部と前記第2の駆動部とを周期的に交互に作動させ、いずれか一方の作動周期では他方の作動を休止させて前記第1の圧電トランスと前記第2の圧電トランスから周期的に正極性と負極性の出力電圧を交互に発生させる制御部と、
前記第1の整流部及び前記第2の整流部からの各出力にインピーダンスを与え、前記第1の駆動部の作動周期では前記第1の圧電トランスからの出力を分圧して単一の出力極に正極性の出力を発生させ、前記第2の駆動部の作動周期では前記第2の圧電トランスからの出力を分圧して前記出力極に負極性の出力を発生させる負荷部と
を備えた電源装置。 - 請求項1に記載の電源装置において、
前記第1の駆動部は、
前記第1の圧電トランスの入力電極に接続された第1のFETを含み、
前記第2の駆動部は、
前記第2の圧電トランスの入力電極に接続された第2のFETを含み、
前記制御部は、
前記第1のFETのゲートと前記第2のFETのゲートに対し、互いに逆位相の矩形信号をそれぞれ供給することで前記第1の駆動部と前記第2の駆動部とを周期的に交互に作動させることを特徴とする電源装置。 - 請求項1又は2に記載の電源装置において、
前記第1の発振部は、
前記第1の駆動部に対する発振信号の出力経路を開閉する第1のスイッチング回路を含み、
前記第2の発振部は、
前記第2の駆動部に対する発振信号の出力経路を開閉する第2のスイッチング回路を含み、
前記制御部は、
前記第1のスイッチング回路と前記第2のスイッチング回路に対し、互いに逆位相の矩形信号を供給することで前記第1の駆動部に対する発振信号の出力タイミングと前記第2の駆動部に対する発振信号の出力タイミングとを周期的に切り換え、前記第1の駆動部と前記第2の駆動部とを周期的に交互に作動させることを特徴とする電源装置。 - 請求項1から3のいずれかの電源装置を放電用の高圧電源に用いた除電装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016063452A JP6275182B2 (ja) | 2016-03-28 | 2016-03-28 | 電源装置及び除電装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016063452A JP6275182B2 (ja) | 2016-03-28 | 2016-03-28 | 電源装置及び除電装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017184305A JP2017184305A (ja) | 2017-10-05 |
JP6275182B2 true JP6275182B2 (ja) | 2018-02-07 |
Family
ID=60007755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016063452A Active JP6275182B2 (ja) | 2016-03-28 | 2016-03-28 | 電源装置及び除電装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6275182B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4519333B2 (ja) * | 2001-01-19 | 2010-08-04 | 株式会社キーエンス | パルスac式除電装置 |
JP5022775B2 (ja) * | 2007-05-18 | 2012-09-12 | ミドリ安全株式会社 | 除電装置 |
JP5351024B2 (ja) * | 2007-08-10 | 2013-11-27 | 太平洋セメント株式会社 | 直流高電圧電源装置 |
JP5508302B2 (ja) * | 2011-01-21 | 2014-05-28 | 株式会社キーエンス | 除電器 |
-
2016
- 2016-03-28 JP JP2016063452A patent/JP6275182B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017184305A (ja) | 2017-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5941669B2 (ja) | インパルス電圧発生装置 | |
US9787204B2 (en) | Switching power supply device | |
TWI554146B (zh) | 半導體光源裝置及半導體光源裝置控制方法 | |
JP2011223800A (ja) | スイッチング電源回路 | |
KR101751114B1 (ko) | 동기 정류기 및 이의 제어 회로 | |
US9923557B2 (en) | Switching circuit and power conversion circuit | |
Kushino et al. | Piezoelectric energy harvesting circuit using full-wave voltage doubler rectifier and switched inductor | |
KR101937755B1 (ko) | 이오나이저 | |
JP2019080433A (ja) | 同期整流回路及びスイッチング電源装置 | |
JP5002842B2 (ja) | イオンバランスの調整方法 | |
JP6275182B2 (ja) | 電源装置及び除電装置 | |
US20170257036A1 (en) | High voltage generation circuit | |
JP5002843B2 (ja) | 高圧電源およびイオン生成装置 | |
JP6555562B2 (ja) | プラズマ放電装置及び空気清浄機 | |
JP6694408B2 (ja) | Led電源装置及びled照明装置 | |
JP2011009168A (ja) | 除電器用パルスコントロール電源装置 | |
JP2016116261A (ja) | スイッチング電源回路 | |
JP2011009167A (ja) | 除電器用パルスコントロール電源装置 | |
JP5885544B2 (ja) | 圧電トランスの駆動回路、電源装置および圧電トランスの駆動方法 | |
JP6640570B2 (ja) | パルス電圧の発生方法及びこれを用いたイオン発生装置 | |
JP2001170522A (ja) | 静電応用機器用パルス重畳型高電圧発生装置 | |
JP2012090418A (ja) | 高電圧発生回路、イオン発生装置及び静電霧化装置 | |
JP2019060005A5 (ja) | ||
JP2010097805A (ja) | イオン発生器 | |
JP2012089327A (ja) | 高電圧発生回路、イオン発生装置及び静電霧化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6275182 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |