JP6263834B2 - 積層コンデンサ - Google Patents

積層コンデンサ Download PDF

Info

Publication number
JP6263834B2
JP6263834B2 JP2012270443A JP2012270443A JP6263834B2 JP 6263834 B2 JP6263834 B2 JP 6263834B2 JP 2012270443 A JP2012270443 A JP 2012270443A JP 2012270443 A JP2012270443 A JP 2012270443A JP 6263834 B2 JP6263834 B2 JP 6263834B2
Authority
JP
Japan
Prior art keywords
electrode
electrode layer
main
element body
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012270443A
Other languages
English (en)
Other versions
JP2014116502A (ja
Inventor
岳史 大沼
岳史 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2012270443A priority Critical patent/JP6263834B2/ja
Publication of JP2014116502A publication Critical patent/JP2014116502A/ja
Application granted granted Critical
Publication of JP6263834B2 publication Critical patent/JP6263834B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層コンデンサに関する。
従来の積層コンデンサとしては、例えば特許文献1に記載されたものが知られている。特許文献1に記載の積層コンデンサは、素体と、素体内に配置された内部電極と、素体の両端部に配置され且つ内部電極が接続される端子電極と、を備えている。この積層コンデンサでは、端子電極は、導電性ペーストを焼き付けて形成されている。
特開2010−129737号公報
上記の積層コンデンサのように、導電性ペーストを焼き付けて端子電極を形成する構成では、端子電極と素体との密着性を確保するために、端子電極にガラス成分を多く含ませることがある。この場合、積層コンデンサでは、素体と端子電極との密着性は向上するが、内部電極と端子電極との接続性が低下するおそれがある。
本発明は、上記課題を解決するためになされたものであり、端子電極と内部電極との接続性を維持しつつ、端子電極の密着性の向上を図れる積層コンデンサを提供することを目的とする。
本発明に係る積層コンデンサは、互いに対向する一対の端面と、一対の端面間を連結するように伸び且つ互いに対向する一対の主面と、一対の主面間を連結するように伸び且つ互いに対向する一対の側面とを有し、一対の主面の間の寸法が一対の端面の間の寸法、及び一対の側面の間の寸法よりも小さい素体と、素体の両端部に位置し、主面と端面及び側面の少なくとも一方とにわたって連続して配置される第1及び第2の端子電極と、第1及び第2の端子電極のうち対応する端子電極に接続され、一対の主面が対向する方向で互いに対向するように素体内に配置される第1及び第2の内部電極と、を備え、第1及び第2の内部電極は、互いに対向する主電極部と、主電極部から素体の端面又は側面に引き出されて対応する端子電極に接続される引き出し部と、をそれぞれ有し、第1及び第2の端子電極は、少なくとも引き出し部を覆って配置され且つ導電性ペーストを焼付けて形成された第1焼付電極層と、少なくとも第1焼付電極層上に配置され且つガラス成分を含む導電性ペーストを焼付けて形成された第2焼付電極層と、をそれぞれ有することを特徴とする。
この積層コンデンサでは、第1焼付電極層は、ガラス成分を含まない、あるいはガラス成分の含有量が少なくてもよい。これにより、積層コンデンサでは、第1焼付電極層の金属の含有率を比較的高くできるため、第1及び第2の端子電極と第1及び第2の内部電極との接続性を維持できる。また、積層コンデンサでは、第2焼付電極層がガラス成分を含んでいるため、素体や第1焼付電極層との密着性が確保される。したがって、第1及び第2の端子電極の密着性の向上が図れる。
第1焼付電極層は、ガラス成分を含む導電性ペーストを焼付けて形成されており、第1焼付電極層のガラス成分の含有比率は、第2焼付電極層のガラス成分の含有比率よりも低いことが好ましい。このように、積層コンデンサでは、第1焼付電極層がガラス成分を多少含むことにより、第1焼付電極層と第2焼付電極層との密着性の向上がより一層図れる。
また、積層コンデンサでは、素体は、一対の主面の間の寸法が一対の端面の間の寸法、及び一対の側面の間の寸法よりも小さい。このように、いわゆる低背型の積層コンデンサとして構成し、第1及び第2の端子電極を少なくとも主面に配置することにより、回路基板への内蔵やLSI(Large Scale Integration)への埋め込み実装が可能となる。また、積層コンデンサを埋め込む構造では、主面の端子電極とビア導体が接続される。このような実装構造では、端子電極の電流ループ距離が短くなるため、等価直列インダクタンス(ESL)を低くできる。
第1焼付電極層は、素体の主面と引き出し部が引き出された素体の端面又は側面とにわたって連続して配置され、第2焼付電極層は、第1焼付電極層が配置された素体の端面側又は側面側に配置されていてもよい。このような構成により、積層コンデンサでは、主面に第1焼付電極層が配置されるため、第1及び第2の端子電極の主面側の平滑性を確保できる。また、積層コンデンサでは、素体の主面に第2焼付電極層がほとんど配置されないため、第1及び第2の端子電極の主面側の厚みを小さくできる。
第1焼付電極層は、引き出し部が引き出された素体の端面又は側面に配置され、第2焼付電極層は、素体の主面と第1焼付電極層が配置された素体の端面側又は側面側とにわたって連続して配置されていてもよい。このような構成により、積層コンデンサでは、素体の主面に第1焼付電極層がほとんど配置されないため、第1及び第2の端子電極の主面側の厚みを小さくできる。また、積層コンデンサでは、ガラス成分の含有比率が比較的高い第2焼付電極層が素体の主面に配置されるため、第1及び第2の端子電極の主面側(ビア導体とのコンタクト部分)において第1及び第2の端子電極と素体との密着性を確保できる。
引き出し部は、側面に引き出されていることが好ましい。このような構成により、積層コンデンサでは、第1及び第2の端子電極の引き出し部の間の距離を小さくすることができるので、低ESLとすることができる。
主面に配置される第1及び第2端子電極の一対の側面の対向方向での幅は、第1端子電極と第2端子電極との離間距離よりも大きいことが好ましい。このような構成により、積層コンデンサでは、端子電極の主面側の面積が大きくなるため、回路基板に内蔵実装する際に、ビア導体との接続をより確実に行うことができる。
主面に配置される第1及び第2端子電極の一対の端面の対向方向での幅は、第1端子電極と第2端子電極との離間距離よりも大きいことが好ましい。このような構成により、積層コンデンサでは、端子電極の主面側の面積が大きくなるため、回路基板に内蔵実装する際に、ビア導体との接続をより確実に行うことができる。
第1及び第2の内部電極のうち一方の主面に最も近い内部電極と一方の主面との間の寸法、及び、第1及び第2の内部電極のうち他方の主面に最も近い内部電極と他方の主面との間の寸法は、一方の主面に最も近い内部電極と他方の主面に最も近い内部電極との間の寸法と略同等であることが好ましい。このような構成により、積層コンデンサでは、外層厚みと内層厚みの両方を厚くできるので、応力緩和しつつ静電容量を大きくできる。
第1及び第2焼付電極層上にめっき層が配置されていることが好ましい。このような構成により、積層コンデンサでは、回路基板に実装する際、ビア導体とめっき層とが接続されるため、ビア導体と端子電極との接続強度を確保できる。
第1及び第2焼付電極層の少なくとも一方と回路基板のビア導体とが直接接続される構成とすることができる。このような構成によれば、めっき層の形成が不要となる。
本発明に係る積層コンデンサは、互いに対向する一対の端面と、一対の端面間を連結するように伸び且つ互いに対向する一対の主面と、一対の主面間を連結するように伸び且つ互いに対向する一対の側面とを有し、一対の主面の間の寸法が一対の端面の間の寸法、及び前記一対の側面の間の寸法よりも小さい素体と、素体の両端部に位置し、主面と端面及び側面の少なくとも一方とにわたって連続して配置される第1及び第2の端子電極と、第1及び第2の端子電極のうち対応する端子電極に接続され、一対の主面が対向する方向で互いに対向するように素体内に配置される第1及び第2の内部電極と、を備え、第1及び第2の内部電極は、互いに対向する主電極部と、主電極部から素体の端面又は側面に引き出され対応する端子電極に接続される引き出し部と、をそれぞれ有し、第1及び第2の端子電極は、引き出し部との接合領域に配置される第1の領域と、ガラス成分を含み且つ第1及び第2の端子電極の外表面側に配置される第2の領域と、をそれぞれ有することを特徴とする。
この積層コンデンサでは、引き出し部との接合領域に配置される第1領域は、ガラス成分を含まない、あるいはガラス成分の含有量が少なくてもよい。これにより、積層コンデンサでは、第1領域の金属の含有率を比較的高くできるため、第1及び第2の端子電極と第1及び第2の内部電極との接続性を維持できる。また、積層コンデンサでは、第2領域がガラス成分を含んでいるため、素体や第1領域との密着性が確保される。したがって、第1及び第2の端子電極の密着性の向上が図れる。
本発明によれば、端子電極と内部電極との接続性を維持しつつ、端子電極の密着性の向上を図れる。
第1実施形態に係る積層コンデンサを示す斜視図である。 図1に示す積層コンデンサのII−II線での断面構成を示す図である。 図1に示す積層コンデンサのIII−III線での断面構成を示す図である。 図1に示す積層コンデンサの素体の分解斜視図である。 図1に示す積層コンデンサの実装構造の断面構成を示す図である。 積層コンデンサの変形例の断面構成を示す図である。 図6に示す積層コンデンサの実装構造の断面構成を示す図である。 第2実施形態に係る積層コンデンサの断面構成を示す図である。 図8に示す積層コンデンサの実装構造の断面構成を示す図である。 第3実施形態に係る積層コンデンサの断面構成を示す図である。 (a)は図10に示す積層コンデンサのa−a線での断面構成を示す図であり、(b)は図10に示す積層コンデンサのb−b線での断面構成を示す図である。 図10に示す積層コンデンサの素体の分解斜視図である。 第4実施形態に係る積層コンデンサの断面構成を示す図である。 (a)は図13に示す積層コンデンサのa−a線での断面構成を示す図であり、(b)は図13に示す積層コンデンサのb−b線での断面構成を示す図である。 図13に示す積層コンデンサの素体の分解斜視図である。 第5実施形態に係る積層コンデンサの断面構成を示す図である。 (a)は図16に示す積層コンデンサのa−a線での断面構成を示す図であり、(b)は図16に示す積層コンデンサのb−b線での断面構成を示す図である。 第6実施形態に係る積層コンデンサの断面構成を示す図である。 (a)は図18に示す積層コンデンサのa−a線での断面構成を示す図であり、(b)は図18に示す積層コンデンサのb−b線での断面構成を示す図である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。
[第1実施形態]
図1は、第1実施形態に係る積層コンデンサを示す斜視図である。図2は、図1に示す積層コンデンサのII−II線での断面構成を示す図である。図3は、図1に示す積層コンデンサのIII−III線での断面構成を示す図である。図4は、図1に示す積層コンデンサの素体の分解斜視図である。
図1に示すように、積層コンデンサ1は、略直方体形状に構成された素体2と、素体2内に配置された第1及び第2内部電極3,4と、素体2の両端部側に配置された第1及び第2端子電極5,6と、を備えている。積層コンデンサ1は、例えば、長さLが0.4mm〜1.6mm程度に設定され、幅Wが0.2mm〜0.8mm程度に設定され、高さHが0.10mm〜035mm程度に設定されている。積層コンデンサ1は、いわゆる低背型コンデンサとして構成されている。
素体2は、素体2の長手方向に向かい合って互いに平行をなす一対の第1及び第2端面2a,2bと、第1及び第2端面2a,2b間を連結するように伸び且つ互いに対向する一対の第1及び第2主面2c,2dと、第1及び第2主面2c,2dを連結するように伸び且つ互いに対向する一対の第1及び第2側面2e,2fと、を有する。素体2は、第1及び第2主面2c,2dの間の寸法が、第1及び第2端面2a,2bの間の寸法、及び、第1及び第2側面2e,2fの間の寸法よりも小さい。
素体2は、図4に示すように、複数の長方形板状の誘電体層7と、複数(ここではそれぞれ3つ)の第1内部電極3及び第2内部電極4とが積層された積層体として構成されている。第1内部電極3と第2内部電極4とは、素体2内において誘電体層7の積層方向、すなわち素体2の第1主面2cと第2主面2dとが対向する方向に沿ってそれぞれ一層ずつ配置されている。第1内部電極3と第2内部電極4とは、少なくとも一層の誘電体層7を挟むように対向配置されている。実際の積層コンデンサ1では、複数の誘電体層7は、互いの間の境界が視認できない程度に一体化されている。
第1内部電極3は、主電極部3aと、引き出し部3bと、を有している。主電極部3aは、第2内部電極4(主電極部4a)と対向配置されている。主電極部3aは、略矩形形状を呈している。引き出し部3bは、主電極部3aから第1端子電極5の配置された素体2の第1端面2aに伸び、第1端面2aに露出して第1端子電極5(第1焼付電極層5a)と直接的に接続されている。これにより、第1内部電極3と第1端子電極5とは、電気的に接続されることとなる。引き出し部3bは、主電極部3aと同等の幅を有している。これにより、第1内部電極3は、全体として略矩形形状を呈している。
第2内部電極4は、主電極部4aと、引き出し部4bと、を有している。主電極部4aは、第1内部電極3(主電極部3a)と対向配置されている。主電極部4aは、略矩形形状を呈している。引き出し部4bは、主電極部4aから第2端子電極6の配置された素体2の第2端面2bに伸び、第2端面2bに露出して第2端子電極6(第1焼付電極層6a)と直接的に接続されている。これにより、第2内部電極4と第2端子電極6とは、電気的に接続されることとなる。引き出し部4bは、主電極部4aと同等の幅を有している。これにより、第2内部電極4は、全体として略矩形形状を呈している。
図2に示すように、積層コンデンサ1の素体2において、最上部(第1主面2cに最も近い位置)に配置された第1内部電極3と、最下部(第2主面2dに最も近い位置)に配置された第1内部電極3との間の内層寸法を「D1」とする。また、素体2において、素体2の第1主面2cを構成する誘電体層7の最上層(保護層)と、最上部に配置された第1内部電極3との間の外層寸法を「D2」とする。素体2における外層寸法D2の部分は、複数の誘電体層7が積層されて構成されている。素体2の主面2dを構成する誘電体層7の最下層と、最下部に配置された第1内部電極3との間の外層寸法を「D3」とする。素体2における外層寸法D3の部分は、複数の誘電体層7が積層されて構成されている。
積層コンデンサ1の素体2では、内層寸法D1と外層寸法D2及び外層寸法D3とが以下の関係を満たしている。
D1≒D2,D3
すなわち、内層寸法D1と外層寸法D2,D3とは略同等であり、内層の厚みと、それを挟む一対の外層の厚みとは略同等である。なお、ここで言う略同等とは、例えば5μm程度の誤差を含む。
第1端子電極5は、第1端面2a、第2主面2c,2d、及び、第1及び第2側面2e,2fを覆うように配置されている。第1端子電極5は、第1端面2a、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fにわたって連続して配置されている。第1端子電極5は、第1焼付電極層5aと、第2焼付電極層5bと、めっき層5cと、を有している。
第1焼付電極層5aは、内部電極3の引き出し部3bが引き出される素体2の第1端面2aと、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fとに配置されている。第2主面2c,2d、及び、第1及び第2側面2e,2fに配置された第1焼付電極層5aは、第2端面2b側に延在している。第1焼付電極層5aは、金属(例えば、Cu,Ni,Ag、Pd、Au、又はPtなど)を含有する導電性ペースト、あるいは金属とガラス成分(例えば、ホウケイ酸ガラスなど)とを含有する導電性ペーストを例えばディップ工法により素体2に付与し、その導電性ペーストを所定の温度で焼き付けて形成されている。第1焼付電極層5aのガラス成分の含有比率は、例えば0〜5%、好ましくは1〜5%である。
第2焼付電極層5bは、第1焼付電極層5a上に配置されている。第2焼付電極層5bは、第1焼付電極層5a上において、素体2の第1端面2aに対応する位置と、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに対応する位置の縁部とに配置されている。第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに配置された第2焼付電極層5bの長さ寸法は、第1焼付電極層5aの長さ寸法よりも小さい。
第2焼付電極層5bは、金属とガラス成分とを含有する導電性ペーストを例えばディップ工法により第1焼付電極層5a上に付与し、その導電性ペーストを所定の温度で焼き付けて形成されている。第2焼付電極層5bのガラス成分の含有比率は、例えば5〜10%である。すなわち、第1焼付電極層5aのガラス成分の含有比率は、第2焼付電極層5bのガラス成分の含有比率よりも低い。
めっき層5cは、第1焼付電極層5a及び第2焼付電極層5bの全体を覆って配置されている。めっき層5cは、例えば、Cuめっき、Niめっき、Snめっきなどの単層構造又はこれらを組み合わせた多層構造である。また、最外層は、Snめっき、もしくは、Cuめっきであることが好ましい。
第2端子電極6は、第2端面2b、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fを覆うように配置されている。第2端子電極6は、第2端面2b、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fにわたって連続して配置されている。図2に示す第1端子電極5と第2端子電極6との離間距離Gは、図2に示す第1及び第2端子電極5,6の第1及び第2端面2a,2bの対向方向の長さ(幅)H1、及び、図3に示す第1及び第2端子電極5,6の第1及び第2側面2e,2fの対向方向の長さ(幅)H2よりも小さい。
第2端子電極6は、第1焼付電極層6aと、第2焼付電極層6bと、めっき層6cと、を有している。第1焼付電極層6aは、内部電極4の引き出し部4bが引き出される素体2の第1端面2bと、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fとに配置されている。第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに配置された第1焼付電極層6aは、第2端面2a側に延在している。第1焼付電極層6aは、第1焼付電極層5aと同様に形成されている。
第2焼付電極層6bは、第1焼付電極層6a上に配置されている。第2焼付電極層6bは、第1焼付電極層6a上において、素体2の第1端面2bに対応する位置と、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに対応する位置の縁部とに配置されている。第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに配置された第2焼付電極層6bの長さ寸法は、第1焼付電極層6aの長さ寸法よりも小さい。第2焼付電極層6bは、第1焼付電極層6bと同様に形成されている。第1焼付電極層6aのガラス成分の含有比率は、第2焼付電極層6bのガラス成分の含有比率よりも低い。
めっき層6cは、第1焼付電極層6a及び第2焼付電極層6bの全体を覆って配置されている。めっき層6cは、例えば、Cuめっき、Niめっき、Snめっきなどの単層構造又はこれらを組み合わせた多層構造である。
図5は、図1に示す積層コンデンサの実装構造の断面構成を示す図である。図5に示すように、積層コンデンサ1は、基板(回路基板)10に埋め込まれて実装される。基板10は、絶縁性の複数の樹脂シート11が積層されて構成されている。積層コンデンサ1は、基板10の表面に形成された電極13,14とビア導体15,16により電気的に接続されている。
積層コンデンサ1の実装構造では、基板10に積層コンデンサ1を埋め込んだ後、レーザでビアホールHを形成し、そのビアホールHに無電解めっきでビア導体15,16が形成される。積層コンデンサ1の実装構造では、ビア導体15,16が形成された後、ビア導体15,16と物理的且つ電気的に接続されるように基板10上に電極13,14が形成される。
第1端子電極5には、ビア導体15が物理的且つ電気的に接続されている。このとき、第1端子電極5が素体2の主面2cに配置されているため、第1端子電極5とビア導体15との接続を確実に行うことができる。これにより、第1端子電極5と電極13とが電気的に接続されている。第2端子電極6には、ビア導体16が物理的且つ電気的に接続されている。このとき、第2端子電極6が素体2の主面2cに配置されているため、第2端子電極6とビア導体16との接続を確実に行うことができる。これにより、第2端子電極6と電極14とが電気的に接続されている。
以上説明したように、本実施形態の積層コンデンサ1では、第1焼付電極層5a,6aのガラス成分の含有比率は、第2焼付電極層5b,6bのガラス成分の含有比率よりも低い。これにより、積層コンデンサ1では、第1焼付電極層5a,5bの金属の含有比率が比較的高いため、第1及び第2端子電極5,6と第1及び第2内部電極3,4との接続性を維持できる。また、積層コンデンサ1では、第2焼付電極層5b,6bのガラス成分の含有比率が比較的高いため、素体2や第1焼付電極層5a,6aとの密着性が確保される。したがって、第1及び第2端子電極5,6の密着性の向上が図れる。
本実施形態の積層コンデンサ1では、第1焼付電極層5a,6aは、素体2の第1、第2端面2a,2b、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに配置されており、第2焼付電極層5b,6bは、素体2の第1、第2端面2a,2b側の縁部に配置されている。このような構成により、積層コンデンサ1では、第1及び第2主面2c,2dに第1焼付電極層5a,5bが配置されるため、第1及び第2端子電極5,6の第1及び第2主面2c,2d側の平滑性を確保できる。また、積層コンデンサ1では、素体2の第1及び第2主面2c,2dに第2焼付電極層5b,6bがほとんど配置されないため、第1及び第2端子電極5,6の第1及び第2主面2c,2d側の厚みを小さくできる。
本実施形態の積層コンデンサ1では、第1及び第2主面2c,2dに配置される第1及び第2端子電極5,6の幅H1,H2は,第1端子電極5と第2端子電極6との離間距離Gよりも大きい。これにより、積層コンデンサ1では、第1及び第2端子電極5,6の面積が確保されている。そのため、積層コンデンサ1では、基板10に実装する際に、ビア導体15,16との接触領域を大きくできるため、ビア導体15,16との接続をより確実に行うことができる。
本実施形態の積層コンデンサ1では、D1≒D2,D3の関係を満たしている。これにより、積層コンデンサ1では、第1内部電極3と第1及び第2主面2c,2dとの間の厚みを比較的大きくしているため、この厚み部分が保護層として機能し、積層コンデンサ1において構造欠陥を抑制できる。また、この構成の積層コンデンサ1では、静電容量を確保できる。
上記実施形態では、第1端子電極5及び第2端子電極6がめっき層5c,6cをそれぞれ有している構成を一例に説明したが、めっき層5c,6cは設けられなくてもよい。図6は、積層コンデンサの変形例の断面構成を示す図である。図6に示すように、積層コンデンサ1Aは、素体2と、第1及び第2内部電極3,4と、第1及び第2端子電極5A,6Aと、を備えている。
第1端子電極5Aは、第1焼付電極層5Aaと、第2焼付電極層5Abと、を有している。第2端子電極6Aは、第1焼付電極層6Aaと、第2焼付電極層6Abと、を有している。
図7は、積層コンデンサの実装構造の断面構成を示す図である。図7に示すように、第1端子電極5Aの第1焼付電極層5Aaには、ビア導体15が物理的且つ電気的に直接接続されている。このとき、第1焼付電極層5Aaは、ガラス成分の含有比率が比較的低い(金属の含有量が多い)ため、ビア導体15と確実にめっき等で接続される。第2端子電極6Aの第1焼付電極層6Aaには、ビア導体16が物理的且つ電気的に直接接続されている。このとき、第1焼付電極層6Aaは、ガラス成分の含有比率が比較的低いため、ビア導体16と確実にめっき等で接続される。これにより、第2端子電極6Aと電極14とが電気的に接続されている。
[第2実施形態]
続いて、第2実施形態について説明する。図8は、第2実施形態に係る積層コンデンサの断面構成を示す図である。図8に示すように、積層コンデンサ20は、略直方体形状に構成された素体2と、素体2内に配置された第1及び第2内部電極3,4と、素体2の両端部側に配置された第1及び第2端子電極21,22と、を備えている。
第1端子電極21は、第1焼付電極層21aと、第2焼付電極層21bと、めっき層21cと、を有している。第1焼付電極層21aは、第1内部電極3の引き出し部3bが引き出される第1端面2aと、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fの縁部とを覆うように配置されている。第1焼付電極層21aは、第1端面2a、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fにわたって連続して配置されている。
第1焼付電極層21aは、金属を含有する導電性ペースト、あるいは金属とガラス成分とを含有する導電性ペーストを例えばディップ工法により素体2に付与し、その導電性ペーストを所定の温度で焼き付けて形成されている。第1焼付電極層21aのガラス成分の含有比率は、例えば0〜5%、好ましくは1〜5%である。
第2焼付電極層21bは、第1焼付電極層21a上に配置されていると共に、素体2の第1及び第2主面2c,2d、及び、第1及び第2側面2e,2f上に配置されている。第2焼付電極層21bは、第1焼付電極層21aを覆うと共に、第2主面2c,2d、及び、第1及び第2側面2e,2fにおいて、第2端面2b側に延在している。第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに配置された第2焼付電極層21bの長さ寸法は、第1焼付電極層21aの長さ寸法よりも大きい。
第2焼付電極層21bは、金属とガラス成分とを含有する導電性ペーストを例えばディップ工法により第1焼付電極層21a上及び素体2の第1及び第2主面2c,2d、及び、第1及び第2側面2e,2f上に付与し、その導電性ペーストを所定の温度で焼き付けて形成されている。第2焼付電極層21bのガラス成分の含有比率は、例えば5〜10%である。すなわち、第1焼付電極層21aのガラス成分の含有比率は、第2焼付電極層21bのガラス成分の含有比率よりも低い。
めっき層21cは、第2焼付電極層21bの全体を覆って配置されている。めっき層21cは、例えば、Cuめっき、Niめっき、Snめっきなどの単層構造又はこれらを組み合わせた多層構造である。
第2端子電極22は、第1焼付電極層22aと、第2焼付電極層22bと、めっき層22cと、を有している。第1焼付電極層22aは、第2内部電極4の引き出し部4bが引き出される第1端面2bと、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fの縁部とを覆うように配置されている。第1焼付電極層22aは、第1焼付電極層22bと同様に形成されている。
第2焼付電極層22bは、第1焼付電極層21a上に配置されていると共に、素体2の第1及び第2主面2c,2d、及び、第1及び第2側面2e,2f上に配置されている。第2焼付電極層22bは、第1焼付電極層22aを覆うと共に、第2主面2c,2d、及び、第1及び第2側面2e,2fにおいて、第1端面2a側に延在している。第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに配置された第2焼付電極層22bの長さ寸法は、第1焼付電極層22aの長さ寸法よりも大きい。第2焼付電極層22bは、第2焼付電極層21bと同様に形成されている。第1焼付電極層22aのガラス成分の含有比率は、第2焼付電極層22bのガラス成分の含有比率よりも低い。
めっき層22cは、第2焼付電極層22bの全体を覆って配置されている。めっき層21cは、例えば、Cuめっき、Niめっき、Snめっきなどの単層構造又はこれらを組み合わせた多層構造である。
図9は、図8に示す積層コンデンサの実装構造の断面構成を示す図である。図9に示すように、積層コンデンサ20は、基板10に埋め込まれて実装される。第1端子電極21には、ビア導体15が物理的且つ電気的に接続されている。このとき、第1端子電極21が素体2の主面2cに配置されているため、第1端子電極21とビア導体15との接続を確実に行うことができる。これにより、第1端子電極21と電極13とが電気的に接続されている。第2端子電極22には、ビア導体16が物理的且つ電気的に接続されている。このとき、第2端子電極22が素体2の主面2cに配置されているため、第2端子電極22とビア導体16との接続を確実に行うことができる。これにより、第2端子電極22と電極14とが電気的に接続されている。
本実施形態の積層コンデンサ20では、第1焼付電極層21a,22aは、素体2の第1、第2端面2a,2b側の縁部に配置されており、第2焼付電極層21b,22bは、第1焼付電極層21a,22a上と、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fとに配置されている。このように、積層コンデンサ20では、素体2の第1及び第2主面2c,2dに第1焼付電極層21a,22aがほとんど配置されないため、第1及び第2端子電極21,22の第1及び第2主面2c,2d側の厚みを小さくできる。また、積層コンデンサ20では、ガラス成分の含有比率が比較的高い第2焼付電極層21b,22bが素体2の第1及び第2主面2c,2dに配置されるため、第1及び第2端子電極21,22の第1及び第2主面2c,2d側(ビア導体15,16とのコンタクト部分)において第1及び第2端子電極21,22と素体2との密着性を確保できる。
[第3実施形態]
続いて、第3実施形態について説明する。図10は、第3実施形態に係る積層コンデンサの断面構成を示す図である。図11(a)は、図10に示す積層コンデンサのa−a線での断面構成を示す図であり、図11(b)は、図10に示す積層コンデンサのb−b線での断面構成を示す図である。図12は、図10に示す積層コンデンサの素体の分解斜視図である。
図10に示すように、積層コンデンサ30は、略直方体形状に構成された素体2と、素体2内に配置された第1及び第2内部電極33,34と、素体2の両端部側に配置された第1及び第2端子電極31,32と、を備えている。
図12に示すように、第1内部電極33は、主電極部33aと、引き出し部33bと、を有している。主電極部33aは、第2内部電極34(主電極部34a)と対向配置されている。主電極部33aは、略矩形形状を呈している。引き出し部33bは、主電極部33aから第1端子電極31の配置された素体2の第1及び第2側面2e,2fのそれぞれに伸び、第1及び第2側面2e,2fに露出して第1端子電極31(第1焼付電極層31a)と直接的に接続されている。これにより、第1内部電極33と第1端子電極31とは、電気的に接続されることとなる。
第2内部電極34は、主電極部34aと、引き出し部34bと、を有している。主電極部34aは、第1内部電極33(主電極部33a)と対向配置されている。主電極部34aは、略矩形形状を呈している。引き出し部34bは、主電極部34aから第2端子電極32の配置された素体2の第1及び第2側面2e,2fのそれぞれに伸び、第1及び第2側面2e,2fに露出して第2端子電極32(第1焼付電極層32a)と直接的に接続されている。これにより、第2内部電極34と第2端子電極32とは、電気的に接続されることとなる。
図10及び図11に示すように、第1端子電極31は、第1端面2a、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fを覆うように配置されている。第1端子電極31は、第1端面2a、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fにわたって連続して配置されている。第1端子電極31は、第1焼付電極層31aと、第2焼付電極層31bと、めっき層31cと、を有している。
第1焼付電極層31aは、素体2の第1端面2aと、第1及び第2主面2c,2d、及び、第1内部電極33の引き出し部33bが引き出される第1及び第2側面2e,2fとに配置されている。第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに配置された第1焼付電極層31aは、第2端面2b側に延在している。第1焼付電極層31aは、金属を含有する導電性ペースト、あるいは金属とガラス成分とを含有する導電性ペーストを例えばディップ工法により素体2に付与し、その導電性ペーストを所定の温度で焼き付けて形成されている。第1焼付電極層31aのガラス成分の含有比率は、例えば0〜5%、好ましくは1〜5%である。
第2焼付電極層31bは、第1焼付電極層31a上に配置されている。第2焼付電極層31bは、第1焼付電極層31a上において、素体2の第1及び第2側面2e,2fに対応する位置に配置されている。なお、第2焼付電極層31bは、素体2の第1主面2cの縁部と第2主面2dの縁部に跨っていてもよい。
第2焼付電極層31bは、金属とガラス成分とを含有する導電性ペーストを例えば転写により第1焼付電極層31a上に付与し、その導電性ペーストを所定の温度で焼き付けて形成されている。第2焼付電極層31bのガラス成分の含有比率は、例えば5〜10%である。すなわち、第1焼付電極層31aのガラス成分の含有比率は、第2焼付電極層31bのガラス成分の含有比率よりも低い。
めっき層31cは、第1焼付電極層31a及び第2焼付電極層31bの全体を覆って配置されている。めっき層31cは、例えば、Cuめっき、Niめっき、Snめっきなどの単層構造又はこれらを組み合わせた多層構造である。
第2端子電極32は、第2端面2b、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fを覆うように配置されている。第2端子電極32は、第2端面2b、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fにわたって連続して配置されている。第2端子電極32は、第1焼付電極層32aと、第2焼付電極層32bと、めっき層32cと、を有している。
第1焼付電極層32aは、素体2の第2端面2bと、第1及び第2主面2c,2d、及び、第2内部電極34の引き出し部34bが引き出される第1及び第2側面2e,2fとに配置されている。第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに配置された第1焼付電極層32aは、第1端面2a側に延在している。第1焼付電極層32aは、第1焼付電極層31aと同様に形成されている。
第2焼付電極層32bは、第1焼付電極層32a上に配置されている。第2焼付電極層32bは、第1焼付電極層32a上において、素体2の第1及び第2側面2e,2fに対応する位置に配置されている。なお、第2焼付電極層31bは、素体2の第1主面2cの縁部と第2主面2dの縁部に跨っていてもよい。第2焼付電極層32bは、第2焼付電極層31bと同様に形成されている。第1焼付電極層32aのガラス成分の含有比率は、第2焼付電極層32bのガラス成分の含有比率よりも低い。
めっき層32cは、第1焼付電極層32a及び第2焼付電極層32bの全体を覆って配置されている。めっき層32cは、例えば、Cuめっき、Niめっき、Snめっきなどの単層構造又はこれらを組み合わせた多層構造である。
以上説明したように、本実施形態に係る積層コンデンサ30では、第1及び第2内部電極33,34の引き出し部33b,34bが素体2の第1及び第2側面2e,2fに引き出されている。これにより、積層コンデンサ30では、引き出し部33bと引き出し部34bとの間の距離を小さくすることができるので、低ESLとすることができる。
なお、積層コンデンサ30では、第1及び第2端子電極31,32が素体2の第1、第2端面2a,2b、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fを覆うように配置されているが、端子電極は、第1、第2端面2a,2bには形成されなくてもよいし、第1及び第2主面2c,2dのいずれか一方の主面だけに形成されてもよい。この場合、例えば印刷工法などで端子電極を形成すればよい。
[第4実施形態]
続いて、第4実施形態について説明する。図13は、第4実施形態に係る積層コンデンサの断面構成を示す図である。図14(a)は、図13に示す積層コンデンサのa−a線での断面構成を示す図であり、図14(b)は、図13に示す積層コンデンサのb−b線での断面構成を示す図である。図15は、図15に示す積層コンデンサの素体の分解斜視図である。
図13に示すように、積層コンデンサ40は、略直方体形状に構成された素体2と、素体2内に配置された第1及び第2内部電極43,44と、素体2の両端部側に配置された第1及び第2端子電極41,42と、を備えている。
図15に示すように、第1内部電極43は、主電極部43aと、引き出し部43bと、を有している。主電極部43aは、第2内部電極44(主電極部44a)と対向配置されている。主電極部43aは、略矩形形状を呈している。引き出し部43bは、主電極部43aから第1端子電極41の配置された素体2の第2側面2fに伸び、第2側面2fに露出して第1端子電極41(第1焼付電極層41a)と直接的に接続されている。これにより、第1内部電極43と第1端子電極41とは、電気的に接続されることとなる。
第2内部電極44は、主電極部44aと、引き出し部44bと、を有している。主電極部44aは、第1内部電極43(主電極部43a)と対向配置されている。主電極部44aは、略矩形形状を呈している。引き出し部44bは、主電極部44aから第2端子電極42の配置された素体2の第2側面2fに伸び、第2側面2fに露出して第2端子電極42(第1焼付電極層42a)と直接的に接続されている。これにより、第2内部電極44と第2端子電極42とは、電気的に接続されることとなる。
図13及び図14に示すように、第1端子電極41は、第1端面2a、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fを覆うように配置されている。第1端子電極41は、第1端面2a、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fにわたって連続して配置されている。第1端子電極41は、第1焼付電極層41aと、第2焼付電極層41bと、めっき層41cと、を有している。
第1焼付電極層41aは、素体2の第1端面2aと、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fとに配置されている。第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに配置された第1焼付電極層41aは、第2端面2b側に延在している。第1焼付電極層41aは、金属を含有する導電性ペースト、あるいは金属とガラス成分とを含有する導電性ペーストを例えばディップ工法により素体2に付与し、その導電性ペーストを所定の温度で焼き付けて形成されている。第1焼付電極層41aのガラス成分の含有比率は、例えば0〜5%、好ましくは1〜5%である。
第2焼付電極層41bは、第1焼付電極層41a上に配置されている。第2焼付電極層41bは、第1焼付電極層41a上において、素体2の第2側面2fに対応する位置に配置されている。
第2焼付電極層41bは、金属とガラス成分とを含有する導電性ペーストを例えば転写により第1焼付電極層41a上に付与し、その導電性ペーストを所定の温度で焼き付けて形成されている。第2焼付電極層41bのガラス含有比率は、例えば5〜10%である。すなわち、第1焼付電極層41aのガラス成分の含有比率は、第2焼付電極層41bのガラス成分の含有比率よりも低い。
めっき層41cは、第1焼付電極層41a及び第2焼付電極層41bの全体を覆って配置されている。めっき層41cは、例えば、Cuめっき、Niめっき、Snめっきなどの単層構造又はこれらを組み合わせた多層構造である。
第2端子電極42は、第2端面2b、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fを覆うように配置されている。第2端子電極42は、第2端面2b、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fにわたって連続して配置されている。第2端子電極42は、第1焼付電極層42aと、第2焼付電極層42bと、めっき層42cと、を有している。
第1焼付電極層42aは、素体2の第2端面2bと、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fとに配置されている。第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに配置された第1焼付電極層42aは、第1端面2a側に延在している。第1焼付電極層42aは、第1焼付電極層41aと同様に形成されている。
第2焼付電極層42bは、第1焼付電極層42a上に配置されている。第2焼付電極層42bは、第1焼付電極層41a上において、素体2の第2側面2fに対応する位置に配置されている。第2焼付電極層42bは、第2焼付電極層41bと同様に形成されている。第1焼付電極層42aのガラス成分の含有比率は、第2焼付電極層42bのガラス成分の含有比率よりも低い。
めっき層42cは、第1焼付電極層42a及び第2焼付電極層42bの全体を覆って配置されている。めっき層42cは、例えば、Cuめっき、Niめっき、Snめっきなどの単層構造又はこれらを組み合わせた多層構造である。
以上説明したように、本実施形態に係る積層コンデンサ40では、第1及び第2内部電極43,44の引き出し部43b,44bが素体2の第2側面2fに引き出されている。これにより、積層コンデンサ30では、引き出し部43bと引き出し部44bとの間の距離を小さくすることができるので、低ESLとすることができる。
なお、積層コンデンサ40では、第1及び第2端子電極41,42が素体2の第1、第2端面2a,2b、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fを覆うように配置されているが、端子電極は、第1、第2端面2a,2bには形成されなくてもよいし、第1及び第2主面2c,2dのいずれか一方の主面だけに形成されてもよい。この場合、例えば印刷工法などで端子電極を形成すればよい。
[第5実施形態]
続いて、第5実施形態について説明する。図16は、第5実施形態に係る積層コンデンサの断面構成を示す図である。図17(a)は、図16に示す積層コンデンサのa−a線での断面構成を示す図であり、図17(b)は、図16に示す積層コンデンサのb−b線での断面構成を示す図である。
図16に示すように、積層コンデンサ50は、略直方体形状に構成された素体2と、素体2内に配置された第1及び第2内部電極33,34と、素体2の両端部側に配置された第1及び第2端子電極51,52と、を備えている。
図16及び図17に示すように、第1端子電極51は、第1端面2a、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fを覆うように配置されている。第1端子電極51は、第1端面2a、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fにわたって連続して配置されている。第1端子電極51は、第1焼付電極層51aと、第2焼付電極層51bと、めっき層51cと、を有している。
第1焼付電極層51aは、第1内部電極33の引き出し部33bが引き出される素体2の第1及び第2側面2e,2fに配置されている。なお、第1焼付電極層51aは、素体2の第1主面2cの縁部と第2主面2dの縁部に跨っていてもよい。第1焼付電極層51aは、金属を含有する導電性ペースト、あるいは金属とガラス成分とを含有する導電性ペーストを例えば転写により第1及び第2側面2e,2fに付与し、その導電性ペーストを所定の温度で焼き付けて形成されている。第1焼付電極層51aのガラス成分の含有比率は、例えば0〜5%、好ましくは1〜5%である。
第2焼付電極層51bは、素体2の第1端面2a、及び、第1及び第2主面2c,2dと、第1焼付電極層51a上(第1及び第2側面2e,2fに対応する位置)に配置されている。第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに配置された第2焼付電極層51bは、第2端面2b側に延在している。第2焼付電極層51bは、金属とガラス成分とを含有する導電性ペーストを例えばディップ工法により素体2及び第1焼付電極層51a上に付与し、その導電性ペーストを所定の温度で焼き付けて形成されている。第2焼付電極層51bのガラス成分の含有比率は、例えば5〜10%である。すなわち、第1焼付電極層51aのガラス成分の含有比率は、第2焼付電極層51bのガラス成分の含有比率よりも低い。
めっき層51cは、第2焼付電極層51bの全体を覆って配置されている。めっき層51cは、例えば、Cuめっき、Niめっき、Snめっきなどの単層構造又はこれらを組み合わせた多層構造である。
第2端子電極52は、第2端面2b、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fを覆うように配置されている。第2端子電極52は、第2端面2b、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fにわたって連続して配置されている。第2端子電極52は、第1焼付電極層52aと、第2焼付電極層52bと、めっき層52cと、を有している。
第1焼付電極層52aは、第1内部電極34の引き出し部34bが引き出される素体2の第1及び第2側面2e,2fに配置されている。なお、第1焼付電極層52aは、素体2の第1主面2cの縁部と第2主面2dの縁部に跨っていてもよい。第1焼付電極層52aは、第1焼付電極層51aと同様に形成されている。
第2焼付電極層52bは、素体2の第1端面2b、及び、第1及び第2主面2c,2dと、第1焼付電極層52a上(第1及び第2側面2e,2fに対応する位置)に配置されている。第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに配置された第2焼付電極層52bは、第2端面2a側に延在している。第2焼付電極層52bは、第2焼付電極層51bと同様に形成されている。第1焼付電極層52aのガラス成分の含有比率は、第2焼付電極層52bのガラス成分の含有比率よりも低い。
めっき層52cは、第2焼付電極層52bの全体を覆って配置されている。めっき層52cは、例えば、Cuめっき、Niめっき、Snめっきなどの単層構造又はこれらを組み合わせた多層構造である。
以上説明したように、本実施形態に係る積層コンデンサ50では、第1及び第2内部電極33,34の引き出し部33b,34bが素体2の第1及び第2側面2e,2fに引き出されている。これにより、積層コンデンサ50では、引き出し部33bと引き出し部34bとの間の距離を小さくすることができるので、低ESLとすることができる。
なお、積層コンデンサ50では、第1及び第2端子電極51,52が素体2の第1、第2端面2a,2b、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fを覆うように配置されているが、端子電極は、第2、第2端面2a,2bには形成されなくてもよいし、第1及び第2主面2c,2dのいずれか一方の主面だけに形成されてもよい。この場合、例えば印刷工法などで端子電極を形成すればよい。
[第6実施形態]
続いて、第6実施形態について説明する。図18は、第6実施形態に係る積層コンデンサの断面構成を示す図である。図19(a)は、図18に示す積層コンデンサのa−a線での断面構成を示す図であり、図19(b)は、図18に示す積層コンデンサのb−b線での断面構成を示す図である。
図18に示すように、積層コンデンサ60は、略直方体形状に構成された素体2と、素体2内に配置された第1及び第2内部電極43,44と、素体2の両端部側に配置された第1及び第2端子電極61,62と、を備えている。
図18及び図19に示すように、第1端子電極61は、第1端面2a、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fを覆うように配置されている。第1端子電極61は、第1端面2a、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fにわたって連続して配置されている。第1端子電極61は、第1焼付電極層61aと、第2焼付電極層61bと、めっき層61cと、を有している。
第1焼付電極層61aは、第1内部電極43の引き出し部43bが引き出される素体2の第2側面2fに配置されている。なお、第1焼付電極層61aは、素体2の第1主面2cの縁部と第2主面2dの縁部に跨っていてもよい。第1焼付電極層61aは、金属を含有する導電性ペースト、あるいは金属とガラス成分とを含有する導電性ペーストを例えば転写により第2側面2fに付与し、その導電性ペーストを所定の温度で焼き付けて形成されている。第1焼付電極層61aのガラス成分の含有比率は、例えば0〜5%、好ましくは1〜5%である。
第2焼付電極層61bは、素体2の第1端面2a、第1及び第2主面2c,2d、及び第1側面2eと、第1焼付電極層61a上(第2側面2fに対応する位置)に配置されている。第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに配置された第2焼付電極層61bは、第2端面2b側に延在している。第2焼付電極層61bは、金属とガラス成分とを含有する導電性ペーストを例えばディップ工法により素体2及び第1焼付電極層61a上に付与し、その導電性ペーストを所定の温度で焼き付けて形成されている。第2焼付電極層61bのガラス成分の含有比率は、例えば5〜10%である。すなわち、第1焼付電極層61aのガラス成分の含有比率は、第2焼付電極層61bのガラス成分の含有比率よりも低い。
めっき層61cは、第2焼付電極層61bの全体を覆って配置されている。めっき層61cは、例えば、Cuめっき、Niめっき、Snめっきなどの単層構造又はこれらを組み合わせた多層構造である。
第2端子電極62は、第2端面2b、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fを覆うように配置されている。第2端子電極62は、第2端面2b、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fにわたって連続して配置されている。第2端子電極62は、第1焼付電極層62aと、第2焼付電極層62bと、めっき層62cと、を有している。
第1焼付電極層62aは、第1内部電極44の引き出し部44bが引き出される素体2の第2側面2fに配置されている。なお、第1焼付電極層62aは、素体2の第1主面2cの縁部と第2主面2dの縁部に跨っていてもよい。第1焼付電極層62aは、第1焼付電極層61aと同様に形成されている。
第2焼付電極層62bは、素体2の第1端面2b、第1及び第2主面2c,2d、及び第2側面2eと、第1焼付電極層62a上(第2側面2fに対応する位置)に配置されている。第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fに配置された第2焼付電極層62bは、第2端面2a側に延在している。第2焼付電極層62bは、第2焼付電極層61bと同様に形成されている。第1焼付電極層62aのガラス成分の含有比率は、第2焼付電極層62bのガラス成分の含有比率よりも低い。
めっき層62cは、第2焼付電極層62bの全体を覆って配置されている。めっき層62cは、例えば、Cuめっき、Niめっき、Snめっきなどの単層構造又はこれらを組み合わせた多層構造である。
以上説明したように、本実施形態に係る積層コンデンサ60では、第1及び第2内部電極43,44の引き出し部43b,44bが素体2の第2側面2fに引き出されている。これにより、積層コンデンサ60では、引き出し部43bと引き出し部44bとの間の距離を小さくすることができるので、低ESLとすることができる。
なお、積層コンデンサ60では、第1及び第2端子電極61,62が素体2の第1、第2端面2a,2b、第1及び第2主面2c,2d、及び、第1及び第2側面2e,2fを覆うように配置されているが、端子電極は、第1、第2端面2a,2bには形成されなくてもよいし、第1及び第2主面2c,2dのいずれか一方の主面だけに形成されてもよい。この場合、例えば印刷工法などで端子電極を形成すればよい。
本発明は、上記実施形態に限定されるものではない。例えば、第1実施形態では、第1及び第2端子電極5,6が第1焼付電極層5a,6aと第2焼付電極層5b,6bとをそれぞれ有し、第1焼付電極層5a,6aのガラス含有比率が第2焼付電極層5b,6bのガラス含有比率よりも低い構成を一例に説明したが、第1及び第2端子電極5,6が、ガラス成分の含有量の少ない第1の領域と、ガラス成分の含有量の多い第2の領域とを有する構成であってもよい。この構成の場合、第1の領域は、引き出し部との接合領域(接合部分)に配置されており、第2の領域は、第1及び第2の端子電極の外表面側に配置される。第2,3,4,5,6実施形態についても同様である。
1,1A,20,30,40,50,60…積層コンデンサ、2…素体、2a,2b…第1、第2端面、2c,2d…第1、第2主面、2e,2f…第1、第2側面、3,4,33,34,43,44…内部電極、3a,4a,33a,34a,43a,44a…主電極部、3b,4b,33b,34b,43b,43b…引き出し部、5,6,21,22,31,32,41,42,51,52,61,62…第1、第2端子電極、5a,6a,5Aa,6Aa,21a,22a,31a,32a,41a,42a,51a,52a,61a,62a…第1焼付電極層、5b,6b,5Ab,6Ab,21b,22b,31b,32b,41b,42b,51b,52b,61b,62b…第2焼付電極層、5c,6c,21c,22c,31c,32c,41c,42c,51c,52c,61c,62c…めっき層、10…基板(回路基板)、15,16…ビア導体。

Claims (8)

  1. 互いに対向する一対の端面と、前記一対の端面間を連結するように伸び且つ互いに対向する一対の主面と、前記一対の主面間を連結するように伸び且つ互いに対向する一対の側面とを有し、前記一対の主面の間の寸法が前記一対の端面の間の寸法、及び前記一対の側面の間の寸法よりも小さい素体と、
    前記素体の両端部に位置し、前記主面と前記端面及び前記側面の少なくとも一方とにわたって連続して配置される第1及び第2の端子電極と、
    前記第1及び第2の端子電極のうち対応する端子電極に接続され、前記一対の主面が対向する方向で互いに対向するように前記素体内に配置される第1及び第2の内部電極と、を備え、
    前記第1及び第2の内部電極は、互いに対向する主電極部と、前記主電極部から前記素体の前記端面又は前記側面に引き出されて前記対応する端子電極に接続される引き出し部と、をそれぞれ有し、
    前記第1及び第2の端子電極は、少なくとも前記引き出し部を覆って配置され且つ導電性ペーストを焼付けて形成された第1焼付電極層と、少なくとも前記第1焼付電極層上に配置され且つガラス成分を含む導電性ペーストを焼付けて形成された第2焼付電極層と、をそれぞれ有し、
    前記第1焼付電極層は、前記素体の前記主面と前記引き出し部が引き出された前記素体の前記端面又は前記側面とにわたって連続して配置されていると共に、前記ガラス成分を含んでいない、又は、前記第2焼付電極層よりも前記ガラス成分の含有比率が低く、
    前記第2焼付電極層は、前記第1焼付電極層が配置された前記素体の前記端面側又は前記側面側に配置されている、又は、前記第1焼付電極層が配置された前記素体の主面と前記端面側又は前記側面側とに配置されていると共に前記主面における一対の前記端面の対向方向又は一対の前記側面の対向方向での長さ寸法が前記第1焼付電極層よりも小さく、
    前記第1及び第2の内部電極のうち一方の前記主面に最も近い内部電極と一方の前記主面との間の寸法、及び、前記第1及び第2の内部電極のうち他方の前記主面に最も近い内部電極と他方の前記主面との間の寸法は、前記一方の前記主面に最も近い内部電極と前記他方の前記主面に最も近い内部電極との間の寸法と略同等であることを特徴とする積層コンデンサ。
  2. 互いに対向する一対の端面と、前記一対の端面間を連結するように伸び且つ互いに対向する一対の主面と、前記一対の主面間を連結するように伸び且つ互いに対向する一対の側面とを有し、前記一対の主面の間の寸法が前記一対の端面の間の寸法、及び前記一対の側面の間の寸法よりも小さい素体と、
    前記素体の両端部に位置し、前記主面と前記端面及び前記側面の少なくとも一方とにわたって連続して配置される第1及び第2の端子電極と、
    前記第1及び第2の端子電極のうち対応する端子電極に接続され、前記一対の主面が対向する方向で互いに対向するように前記素体内に配置される第1及び第2の内部電極と、を備え、
    前記第1及び第2の内部電極は、互いに対向する主電極部と、前記主電極部から前記素体の前記側面に引き出されて前記対応する端子電極に接続される引き出し部と、をそれぞれ有し、
    前記第1及び第2の端子電極は、少なくとも前記引き出し部を覆って配置され且つ導電性ペーストを焼付けて形成された第1焼付電極層と、少なくとも前記第1焼付電極層上に配置され且つガラス成分を含む導電性ペーストを焼付けて形成された第2焼付電極層と、をそれぞれ有し、
    前記第1焼付電極層は、前記素体の前記主面と前記引き出し部が引き出された前記素体の前記側面とにわたって連続して配置されていると共に、前記ガラス成分を含んでいない、又は、前記第2焼付電極層よりも前記ガラス成分の含有比率が低く、
    前記第2焼付電極層は、前記第1焼付電極層が配置された前記素体の前記側面のみに配置されていることを特徴とする積層コンデンサ。
  3. 前記引き出し部は、前記側面に引き出されていることを特徴とする請求項1記載の積層コンデンサ。
  4. 前記主面に配置される前記第1及び第2端子電極の前記一対の側面の対向方向での幅は、前記第1端子電極と前記第2端子電極との離間距離よりも大きいことを特徴とする請求項1〜のいずれか一項記載の積層コンデンサ。
  5. 前記主面に配置される前記第1及び第2端子電極の前記一対の端面の対向方向での幅は、前記第1端子電極と前記第2端子電極との離間距離よりも大きいことを特徴とする請求項1〜のいずれか一項記載の積層コンデンサ。
  6. 前記第1及び第2の内部電極のうち一方の前記主面に最も近い内部電極と一方の前記主面との間の寸法、及び、前記第1及び第2の内部電極のうち他方の前記主面に最も近い内部電極と他方の前記主面との間の寸法は、前記一方の前記主面に最も近い内部電極と前記他方の前記主面に最も近い内部電極との間の寸法と略同等であることを特徴とする請求項2記載の積層コンデンサ。
  7. 前記第1及び第2焼付電極層上にめっき層が配置されていることを特徴とする請求項1〜のいずれか一項記載の積層コンデンサ。
  8. 前記第1及び第2焼付電極層の少なくとも一方と回路基板のビア導体とが直接接続されることを特徴とする請求項1〜のいずれか一項記載の積層コンデンサ。
JP2012270443A 2012-12-11 2012-12-11 積層コンデンサ Active JP6263834B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012270443A JP6263834B2 (ja) 2012-12-11 2012-12-11 積層コンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012270443A JP6263834B2 (ja) 2012-12-11 2012-12-11 積層コンデンサ

Publications (2)

Publication Number Publication Date
JP2014116502A JP2014116502A (ja) 2014-06-26
JP6263834B2 true JP6263834B2 (ja) 2018-01-24

Family

ID=51172193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012270443A Active JP6263834B2 (ja) 2012-12-11 2012-12-11 積層コンデンサ

Country Status (1)

Country Link
JP (1) JP6263834B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6409765B2 (ja) * 2015-12-28 2018-10-24 株式会社村田製作所 表面実装インダクタ
JP2018060875A (ja) * 2016-10-04 2018-04-12 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP7056077B2 (ja) * 2017-10-25 2022-04-19 Tdk株式会社 電子部品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022161A (ja) * 1996-07-04 1998-01-23 Murata Mfg Co Ltd 積層セラミック電子部品
JP2007073882A (ja) * 2005-09-09 2007-03-22 Rohm Co Ltd チップ型電子部品
JP4752901B2 (ja) * 2008-11-27 2011-08-17 株式会社村田製作所 電子部品及び電子部品内蔵基板
JP2012009556A (ja) * 2010-06-23 2012-01-12 Tdk Corp セラミック電子部品及びその製造方法
KR101525643B1 (ko) * 2011-05-20 2015-06-03 삼성전기주식회사 적층형 세라믹 전자부품

Also Published As

Publication number Publication date
JP2014116502A (ja) 2014-06-26

Similar Documents

Publication Publication Date Title
US8659871B2 (en) Multilayer capacitor having reduced equivalent series inductance
US8493710B2 (en) Multilayer capacitor with improved adhesiveness between the layers
US20190237259A1 (en) Electronic component
JP6107080B2 (ja) 積層コンデンサ
WO2018056319A1 (ja) 電子部品及び電子部品装置
KR102121723B1 (ko) 전자 부품
US20190164696A1 (en) Electronic component
JP2019083254A (ja) 電子部品
JP6244621B2 (ja) 積層コンデンサ
JP6263834B2 (ja) 積層コンデンサ
JP4924698B2 (ja) 電子部品実装構造
JP6201477B2 (ja) 積層コンデンサ
JP5170066B2 (ja) 積層コンデンサ
JP5251834B2 (ja) 積層コンデンサ
JP6136507B2 (ja) 積層コンデンサアレイ
JP5131263B2 (ja) 積層コンデンサ
JP2018049999A (ja) 電子部品及び電子部品装置
JP6232836B2 (ja) コンデンサ素子
JP2016136561A (ja) 積層コンデンサ
JP6115276B2 (ja) 積層コンデンサ
WO2015151810A1 (ja) チップ型電子部品
JP5131264B2 (ja) 積層コンデンサ
JP2020021754A (ja) 積層電子部品
JP6142651B2 (ja) 積層コンデンサ
JP6142652B2 (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170830

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171204

R150 Certificate of patent or registration of utility model

Ref document number: 6263834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150