KR102121723B1 - 전자 부품 - Google Patents

전자 부품 Download PDF

Info

Publication number
KR102121723B1
KR102121723B1 KR1020180128431A KR20180128431A KR102121723B1 KR 102121723 B1 KR102121723 B1 KR 102121723B1 KR 1020180128431 A KR1020180128431 A KR 1020180128431A KR 20180128431 A KR20180128431 A KR 20180128431A KR 102121723 B1 KR102121723 B1 KR 102121723B1
Authority
KR
South Korea
Prior art keywords
electrode layer
layer
pair
main surface
electrode
Prior art date
Application number
KR1020180128431A
Other languages
English (en)
Other versions
KR20190049497A (ko
Inventor
신야 오노데라
다케히사 다무라
아츠시 다케다
켄 모리타
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20190049497A publication Critical patent/KR20190049497A/ko
Application granted granted Critical
Publication of KR102121723B1 publication Critical patent/KR102121723B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

직방체 형상을 나타내고 있는 소체는, 실장면이 되는 제1 주면과, 제1 방향에서 상기 제1 주면과 대향하고 있는 제2 주면과, 제2 방향에서 서로 대향하고 있는 한쌍의 측면과, 제3 방향에서 서로 대향하고 있는 한쌍의 단면을 가지고 있다. 외부 전극은, 제3 방향에서의 소체의 단부에 배치되어 있다. 외부 전극은, 도금층을 가지고 있다. 도금층은, 제1 주면을 피복하고 있는 제1 부분과, 한쌍의 측면을 피복하고 있는 한쌍의 제2 부분을 가지고 있다. 제1 부분의 두께는, 한쌍의 제2 부분의 각 두께보다 작다.

Description

전자 부품{ELECTRONIC COMPONENT}
본 발명은 전자 부품에 관한 것이다.
알려져 있는 전자 부품은, 직방체 형상을 나타내고 있는 소체와, 복수의 외부 전극을 구비하고 있다(예를 들면, 일본 공개특허공보 제2002-203736호 참조). 소체는, 서로 대향하고 있는 한쌍의 주면과, 서로 대향하고 있는 한쌍의 단면과, 서로 대향하고 있는 한쌍의 측면을 가지고 있다. 복수의 외부 전극은, 한쌍의 단면이 대향하고 있는 방향에서의 소체의 양 단부에 각각 배치되어 있다. 외부 전극은 도금층을 가지고 있다.
전자 부품이 전자 기기에 땜납 실장되는 경우, 외부 전극과 전자 기기가 땜납에 의해 접합된다. 전자 기기는, 예를 들면, 회로 기판 또는 전자 부품을 포함한다. 도금층은, 땜납에 의한 접합 강도를 확보한다. 그러나, 외부 전극이 도금층을 가지고 있는 경우, 이하의 문제점이 발생할 우려가 있다. 도금층이 형성될 때에 발생하는 응력이, 도금층의 내부에 잔류 응력으로서 남는 경우가 있다. 잔류 응력이 소체에 작용하는 경우, 소체에 크랙이 발생할 우려가 있다.
본 발명의 하나의 형태의 목적은, 땜납에 의한 접합 강도를 확보하는 동시에 크랙이 소체에 발생하는 것을 억제하는 전자 부품을 제공하는 것이다.
하나의 형태에 따르는 전자 부품은, 직방체 형상을 나타내고 있는 소체와, 복수의 외부 전극을 구비하고 있다. 소체는, 실장면이 되는 제1 주면과, 제1 방향에서 제1 주면과 대향하고 있는 제2 주면과, 제2 방향에서 서로 대향하고 있는 한쌍의 측면과, 제3 방향에서 서로 대향하고 있는 한쌍의 단면을 가지고 있다. 복수의 외부 전극은, 제3 방향에서의 소체의 양 단부에 각각 배치되어 있다. 복수의 외부 전극은, 제1 주면을 피복하고 있는 제1 부분과 한쌍의 측면을 피복하고 있는 한쌍의 제2 부분을 가지고 있는 도금층을 각각 가지고 있다. 제1 부분의 두께는, 한쌍의 제2 부분의 각 두께보다 작다.
상기 하나의 형태에서는, 도금층의 두께는, 각 제2 부분에서보다도 제1 부분에서 작기 때문에, 제1 부분의 잔류 응력이 작다. 따라서, 상기 하나의 형태는, 제1 주면에 잔류 응력이 작용하는 것에 의한 크랙의 발생을 억제한다. 도금층의 두께는, 제1 부분에서보다도 각 제2 부분에서 크기 때문에, 외부 전극을 전자 기기에 땜납 접합하는 경우, 땜납이, 각 제2 부분 위로 돌아 들어가기 쉽다. 따라서, 상기 하나의 형태는, 외부 전극과 전자 기기의 땜납에 의한 접합 강도를 확보한다. 이러한 결과, 상기 하나의 형태는, 땜납에 의한 접합 강도를 확보하는 동시에 크랙이 소체에 발생하는 것을 억제한다.
어떤 요소가 다른 요소를 피복한다고 기술되어 있는 경우, 어떤 요소는, 다른 요소를 직접적으로 피복하고 있어도 좋고, 다른 요소를 간접적으로 피복하고 있어도 좋다.
상기 하나의 형태에서는, 한쌍의 제2 부분의 각 면적은, 제1 부분의 면적보다 작아도 좋다. 도금층의 두께가, 제1 부분에서보다도 각 제2 부분에서 큰 경우, 각 제2 부분에서 잔류 응력이 증가할 우려가 있다. 각 제2 부분의 면적이, 제1 부분의 면적보다 작은 구성은, 각 제2 부분에서의 잔류 응력의 증가를 억제한다. 따라서, 본 구성은, 각 측면에 잔류 응력이 작용하는 것에 의한 크랙의 발생을 억제한다.
상기 하나의 형태에서는, 한쌍의 제2 부분은, 한쌍의 측면 중 대응하는 측면에 있어서의 제1 주면 가까운 영역에 각각 배치되어 있어도 좋다. 본 구성에서는, 각 제2 부분이 제1 주면과 제2 주면 사이를 연신하도록 배치되어 있는 구성에 비해, 각 제2 부분의 면적이 작다. 따라서, 제2 부분의 두께가 큰 것에 의해 제2 부분에서 잔류 응력이 증가하는 경우라도, 본 구성은, 제2 부분에서의 잔류 응력의 증가를 억제한다. 이 결과, 본 구성은, 각 측면에 잔류 응력이 작용하는 것에 의한 크랙의 발생을 억제한다.
상기 하나의 형태에서는, 복수의 외부 전극은, 제1 주면의 일부와 한쌍의 측면의 각 일부를 피복하고 있는 도전성 수지층을 각각 가지고 있어도 좋다. 도금층은, 도전성 수지층 위에 배치되어 있어도 좋다. 이 경우, 도전성 수지층은, 제1 주면 및 한쌍의 측면과, 도금층 사이에 위치한다. 따라서, 도금층의 잔류 응력이 소체에 작용하기 어렵다. 이 결과, 본 구성은, 크랙이 소체에 발생하는 것을 확실하게 억제한다.
상기의 하나의 형태에서는, 복수의 외부 전극은, 한쌍의 단면 중 대응하는 단면에 각각 형성되어 있어도 좋다. 도전성 수지층은, 대응하는 단면의 일부를 피복하고 있어도 좋다.
소체와 도전성 수지층 사이의 영역은, 수분이 침입하는 경로가 될 우려가 있다. 소체와 도전성 수지층 사이의 영역에서 수분이 침입하면, 전자 부품이 내구성이 저하된다. 본 구성에서는, 도전성 수지층이 단면의 전체를 피복하고 있는 구성에 비해, 수분이 침입하는 경로가 적다. 따라서, 본 구성은 향상된 내습신뢰성을 가진다.
전자 부품이 전자 기기에 땜납 실장되어 있는 경우, 전자 기기로부터 전자 부품에 작용하는 외력이, 소체에 응력으로서 작용하는 경우가 있다. 전자 기기는, 예를 들면, 회로 기판 또는 전자 부품을 포함한다. 외력은, 땜납 실장시에 형성된 땜납 필렛으로부터 외부 전극을 통해 소체에 작용한다. 이 경우, 소체에 크랙이 발생할 우려가 있다. 외력은, 소체에 있어서의 제1 주면의 일부와 한쌍의 측면의 각 일부와 단면의 일부에서 획성되는 영역에 작용하는 경향이 있다. 도전성 수지층이, 제1 주면의 일부와 한쌍의 측면의 각 일부와 단면의 일부를 피복하고 있는 경우, 전자 기기로부터 전자 부품에 작용하는 외력이 소체에 작용하기 어렵다. 따라서, 본 구성은, 크랙이 소체에 발생하는 것을 억제한다.
상기 하나의 형태는, 한쌍의 단면 중 대응하는 단면에 노출되는 내부 도체를 구비하고 있어도 좋다. 복수의 외부 전극은, 내부 도체와 접속되도록 적어도 단면에 형성되어 있는 소결 금속층을 각각 가지고 있어도 좋다. 본 구성에서는, 외부 전극은, 소결 금속층에 의해, 내부 도체와 양호하게 콘택트한다. 따라서, 서로 대응하는 외부 전극과 내부 도체가, 확실하게 전기적으로 접속된다.
상기 하나의 형태에서는, 소결 금속층은, 도전성 수지층으로 피복되어 있는 제1 영역과, 도전성 수지층으로부터 노출되어 있는 제2 영역을 가지고 있어도 좋다. 도전성 수지층은 도전성 재료와 수지를 함유한다. 도전성 재료는, 예를 들면, 금속 분말을 함유한다. 수지는, 예를 들면, 열경화성 수지를 함유한다. 도전성 수지층의 전기 저항은, 소결 금속층의 전기 저항에 비해 크다. 소결 금속층이 제2 영역을 가지고 있는 경우, 제2 영역은, 도전성 수지층을 개재하지 않고, 전자 기기와 전기적으로 접속된다. 따라서, 본 구성은, 외부 전극이 도전성 수지층을 갖는 경우라도, ESR(등가 직렬 저항)의 증대를 억제한다.
상기 하나의 형태에서는, 소결 금속층은, 제1 주면과 단면 사이에 위치하는 제1 능선부에도 형성되어 있어도 좋다. 도전성 수지층은, 소결 금속층에 있어서의, 제1 능선부에 형성되어 있는 부분의 전체를 피복하고 있어도 좋다. 도전성 수지층과 소체의 접합 강도는, 도전성 수지층과 소결 금속층의 접합 강도보다도 작다. 따라서, 도전성 수지층이, 소체로부터 박리될 우려가 있다. 본 구성에서는, 소결 금속층이 제1 능선부에 형성되어 있다. 따라서, 도전성 수지층이 소체로부터 박리되는 경우라도, 도전성 수지층의 박리가, 제1 능선부에 대응하는 위치를 넘어, 단면에 대응하는 위치까지 진행되기 어렵다.
상기 하나의 형태에서는, 소결 금속층은, 측면과 단면 사이에 위치하는 제2 능선부에도 형성되어 있어도 좋다. 도전성 수지층은, 소결 금속층에 있어서의, 제2 능선부에 형성되어 있는 부분의 일부를 피복하고 있어도 좋다. 본 구성에서는, 소결 금속층이 제2 능선부에 형성되어 있다. 따라서, 도전성 수지층이 소체로부터 박리되는 경우라도, 도전성 수지층의 박리가, 제2 능선부에 대응하는 위치를 넘어, 단면에 대응하는 위치까지 진행되기 어렵다. 본 구성에서는, 도전성 수지층이, 제2 능선부의 일부를 피복하고 있다. 본 구성에서는, 도전성 수지층이 제2 능선부 전체를 피복하고 있는 구성에 비해, 수분이 침입할 경로가 적다. 따라서, 본 구성은, 향상된 내습신뢰성을 가진다.
상기 하나의 형태에서는, 도금층은, 최외층과, 최외층보다 내측에 위치하고 있는 동시에 Ni 도금층인 중간층을 포함하고 있어도 좋다. 본 구성은 내땜납 침식성을 향상시킨다.
상기 하나의 형태에서는, 도금층은, Sn 도금층인 최외층을 포함하고 있어도 좋다. 본 구성은 땜납 접합 강도를 향상시킨다.
본 발명은 이하에 제공된 상세한 설명 및 단지 예시로서 제공되어서, 본 발명을 제한하는 것으로 고려되지 않는 첨부하는 도면들로부터 더 완전히 이해될 것이다.
본 발명의 적용 가능한 다른 범위는 이하에 제공된 상세한 설명으로부터 명백해질 것이다. 그러나, 본 발명의 바람직한 실시예들을 나타내는, 상세한 설명 및 특정 예들은, 본 발명의 정신 및 범위 내에 다양한 변경들 및 변형들이 본 상세한 설명으로부터 당업자에게 명백해질 것이기 때문에, 단지 예로서 제공된다는 것이 이해되어야 한다.
도 1은 제1 실시형태에 따르는 적층 콘덴서의 사시도.
도 2는 제1 실시형태에 따르는 적층 콘덴서의 측면도.
도 3은 제1 실시형태에 따르는 적층 콘덴서의 단면 구성을 도시하는 도면.
도 4는 제1 실시형태에 따르는 적층 콘덴서의 단면 구성을 도시하는 도면.
도 5는 제1 실시형태에 따르는 적층 콘덴서의 단면 구성을 도시하는 도면.
도 6은 소체, 제1 전극층, 및 제2 전극층을 도시하는 평면도.
도 7은 소체, 제1 전극층, 및 제2 전극층을 도시하는 측면도.
도 8은 소체, 제1 전극층, 및 제2 전극층을 도시하는 단면도.
도 9는 도 2에 있어서의 IX-IX선을 따르는, 적층 콘덴서의 단면 구성을 도시하는 도면.
도 10은 소체, 제1 전극층, 제2 전극층, 및 도금층을 도시하는 평면도.
도 11은 소체, 제1 전극층, 제2 전극층, 및 도금층을 도시하는 측면도.
도 12는 제1 실시형태에 따르는 적층 콘덴서의 실장 구조를 도시하는 도면.
도 13은 제2 실시형태에 따르는 적층 콘덴서의 사시도.
도 14는 도 13에 있어서의 XIV-XIV선을 따르는, 적층 콘덴서의 단면 구성을 도시하는 도면.
도 15는 도 13에 있어서의 XV-XV선을 따르는, 적층 콘덴서의 단면 구성을 도시하는 도면.
이하에, 본 발명의 실시예들은 첨부하는 도면들을 참조하여 상세히 설명될 것이다. 다음 설명에서, 동일한 요소들 또는 동일한 기능들을 갖는 동일한 요소들은 동일한 참조 번호들로 표시되고 중복된 설명은 생략된다.
(제1 실시형태)
도 1 내지 도 8을 참조하여, 제1 실시형태에 따르는 적층 콘덴서(C1)의 구성을 설명한다. 도 1은, 제1 실시형태에 따르는 적층 콘덴서의 사시도이다. 도 2는, 제1 실시형태에 따르는 적층 콘덴서의 측면도이다. 도 3 내지 도 5는, 제1 실시형태에 따르는 적층 콘덴서의 단면 구성을 도시하는 도면이다. 도 6은, 소체, 제1 전극층, 및 제2 전극층을 도시하는 평면도이다. 도 7은, 소체, 제1 전극층, 및 제2 전극층을 도시하는 측면도이다. 도 8은, 소체, 제1 전극층, 및 제2 전극층을 도시하는 단면도이다. 제1 실시형태에서는, 전자 부품은, 예를 들면, 적층 콘덴서(C1)이다.
적층 콘덴서(C1)는, 도 1에 도시되는 바와 같이, 직방체 형상을 나타내고 있는 소체(3)와, 복수의 외부 전극(5)을 구비하고 있다. 본 실시형태에서는, 적층 콘덴서(C1)는, 한쌍의 외부 전극(5)을 구비하고 있다. 한쌍의 외부 전극(5)은, 소체(3)의 외표면에 배치되어 있다. 한쌍의 외부 전극(5)은, 서로 이간되어 있다. 직방체 형상은, 모서리부 및 능선부가 모서리 깍기되어 있는 직방체의 형상, 및 모서리부 및 능선부가 둥글어져 있는 직방체의 형상을 포함한다.
소체(3)는, 서로 대향하고 있는 한쌍의 주면(3a, 3b)과, 서로 대향하고 있는 한쌍의 측면(3c)과, 서로 대향하고 있는 한쌍의 단면(3e)을 가지고 있다. 한쌍의 주면(3a, 3b)과 한쌍의 측면(3c)은, 장방 형상을 나타내고 있다. 한쌍의 주면(3a, 3b)이 대향하고 있는 방향이 제1 방향(D1)이다. 한쌍의 측면(3c)이 대향하고 있는 방향이, 제2 방향(D2)이다. 한쌍의 단면(3e)이 대향하고 있는 방향이, 제3 방향(D3)이다. 적층 콘덴서(C1)는, 전자 기기에 땜납 실장된다. 전자 기기는, 예를 들면, 회로 기판 또는 전자 부품을 포함한다. 적층 콘덴서(C1)에서는, 주면(3a)이, 전자 기기와 대향하고 있다. 주면(3a)은 실장면을 구성하도록 배치되어 있다. 주면(3a)은 실장면이다.
제1 방향(D1)은, 각 주면(3a, 3b)에 직교하는 방향이며, 제2 방향(D2)과 직교하고 있다. 제3 방향(D3)은, 각 주면(3a, 3b)과 각 측면(3c)에 평행한 방향이며, 제1 방향(D1)과 제2 방향(D2)에 직교하고 있다. 제2 방향(D2)은, 각 측면(3c)에 직교하는 방향이며, 제3 방향(D3)은, 각 단면(3e)에 직교하는 방향이다. 본 실시형태에서는, 소체(3)의 제3 방향(D3)에서의 길이는, 소체(3)의 제1 방향(D1)에서의 길이보다 크며, 또한, 소체(3)의 제2 방향(D2)에서의 길이보다 크다. 제3 방향(D3)이 소체(3)의 긴 방향이다. 소체(3)의 제2 방향(D2)에서의 길이는, 소체(3)의 제1 방향(D1)에서의 길이와 대략 동일하다.
한쌍의 측면(3c)은, 한쌍의 주면(3a, 3b)을 연결하도록 제1 방향(D1)으로 연신되어 있다. 한쌍의 측면(3c)은, 제3 방향(D3)으로도 연신되어 있다. 한쌍의 단면(3e)은, 한쌍의 주면(3a, 3b)을 연결하도록 제1 방향(D1)으로 연신되어 있다. 한쌍의 단면(3e)은, 제2 방향(D2)으로도 연신되어 있다.
소체(3)는, 한쌍의 능선부(3g)와, 한쌍의 능선부(3h)와, 4개의 능선부(3i)와, 한쌍의 능선부(3j)와, 한쌍의 능선부(3k)를 가지고 있다. 능선부(3g)는, 단면(3e)과 주면(3a) 사이에 위치하고 있다. 능선부(3h)는, 단면(3e)과 주면(3b) 사이에 위치하고 있다. 능선부(3i)는, 단면(3e)과 측면(3c) 사이에 위치하고 있다. 능선부(3j)는, 주면(3a)과 측면(3c) 사이에 위치하고 있다. 능선부(3k)는, 주면(3b)과 측면(3c) 사이에 위치하고 있다. 본 실시형태에서는, 각 능선부(3g, 3h, 3i, 3j, 3k)는, 완곡하도록 둥글어져 있다. 소체(3)에는, 소위 R 모서리 깍기 가공이 가해져 있다.
단면(3e)과 주면(3a)은, 능선부(3g)를 개재하여, 간접적으로 이웃하고 있다. 단면(3e)과 주면(3b)은, 능선부(3h)를 개재하여, 간접적으로 이웃하고 있다. 단면(3e)과 측면(3c)은, 능선부(3i)를 개재하여, 간접적으로 이웃하고 있다. 주면(3a)과 측면(3c)은, 능선부(3j)를 개재하여, 간접적으로 이웃하고 있다. 주면(3b)과 측면(3c)은, 능선부(3k)를 개재하여, 간접적으로 이웃하고 있다.
소체(3)는, 제2 방향(D2)으로 복수의 유전체층이 적층되어 구성되어 있다. 소체(3)는, 적층되어 있는 복수의 유전체층을 가지고 있다. 소체(3)에서는, 복수의 유전체층의 적층 방향이 제2 방향(D2)과 일치한다. 각 유전체층은, 예를 들면, 유전체 재료를 함유하는 세라믹 그린 시트의 소결체로 구성되어 있다. 유전체 재료는, 예를 들면, BaTiO3계, Ba(Ti, Zr)O3계, 또는 (Ba, Ca)TiO3계 등의 유전체 세라믹을 함유한다. 실제 소체(3)에서는, 각 유전체층은, 각 유전체층 사이의 경계를 시인할 수 없을 정도로 일체화되어 있다. 소체(3)에서는, 복수의 유전체층의 적층 방향이 제1 방향(D1)과 일치하고 있어도 좋다.
적층 콘덴서(C1)는, 도 3, 도 4, 및 도 5에 도시되는 바와 같이, 복수의 내부 전극(7)과 복수의 내부 전극(9)을 구비하고 있다. 각 내부 전극(7, 9)은, 소체(3) 내에 배치되어 있는 내부 도체이다. 각 내부 전극(7, 9)은, 적층형 전자 부품의 내부 전극으로서 통상 사용되는 도전성 재료로 이루어진다. 도전성 재료는, 예를 들면, 비금속을 함유한다. 도전성 재료는, 예를 들면, Ni 또는 Cu를 함유한다. 내부 전극(7, 9)은, 상기 도전성 재료를 함유하는 도전성 페이스트의 소결체로서 구성되어 있다. 본 실시형태에서는, 내부 전극(7, 9)은 Ni로 이루어진다.
내부 전극(7)과 내부 전극(9)은, 제2 방향(D2)에 있어서 상이한 위치(층)에 배치되어 있다. 내부 전극(7)과 내부 전극(9)은, 소체(3) 내에 있어서, 제2 방향(D2)으로 간격을 가지고 대향하도록 교대로 배치되어 있다. 내부 전극(7)과 내부 전극(9)은, 서로 극성이 상이하다. 복수의 유전체층의 적층 방향이 제1 방향(D1)인 경우, 내부 전극(7)과 내부 전극(9)은, 제1 방향(D1)에 있어서 상이한 위치(층)에 배치된다. 내부 전극(7, 9)의 일단은, 대응하는 단면(3e)에 노출되어 있다. 내부 전극(7, 9)은, 대응하는 단면(3e)에 노출되어 있는 일단을 가지고 있다. 복수의 내부 전극(7)과 복수의 내부 전극(9)은, 제2 방향(D2)에서 교대로 나열되어 있다. 각 내부 전극(7, 9)은, 각 주면(3a, 3b)과 대략 직교하고 있는 면 내에 위치하고 있다. 내부 전극(7)과 내부 전극(9)은, 제2 방향(D2)에서 서로 대향하고 있다. 내부 전극(7)과 내부 전극(9)이 대향하고 있는 방향(제2 방향(D2))은, 각 주면(3a, 3b)에 직교하고 있는 방향(제1 방향(D1))과 직교하고 있다.
외부 전극(5)은, 도 2에 도시되는 바와 같이, 소체(3)의 제3 방향(D3)에서의 양 단부에 각각 배치되어 있다. 각 외부 전극(5)은, 소체(3)에 있어서의, 대응하는 단면(3e)측에 배치되어 있다. 외부 전극(5)은, 도 3, 도 4, 및 도 5에 도시되는 바와 같이, 복수의 전극부(5a, 5b, 5c, 5e)를 가지고 있다. 전극부(5a)는, 주면(3a) 위 및 능선부(3g) 위에 배치되어 있다. 전극부(5b)는, 능선부(3h) 위에 배치되어 있다. 전극부(5c)는, 각 측면(3c) 위 및 각 능선부(3i) 위에 배치되어 있다. 전극부(5e)는, 대응하는 단면(3e) 위에 배치되어 있다. 외부 전극(5)은 능선부(3j) 위에 배치되어 있는 전극부도 가지고 있다.
외부 전극(5)은, 하나의 주면(3a), 하나의 단면(3e), 및 한쌍의 측면(3c)의 4개의 면, 및 능선부(3g, 3h, 3i, 3j)에 형성되어 있다. 서로 이웃하는 전극부(5a, 5b, 5c, 5e)끼리는, 접속되어 있으며, 전기적으로 접속되어 있다. 본 실시형태에서는, 외부 전극(5)은, 주면(3b) 위에 의도적으로 형성되어 있지 않다. 전극부(5e)는, 대응하는 내부 전극(7, 9)의 일단을 모두 피복하고 있다. 내부 전극(7, 9)은, 대응하는 전극부(5e)에 직접적으로 접속되어 있다. 내부 전극(7, 9)은, 대응하는 외부 전극(5)에 전기적으로 접속되어 있다.
외부 전극(5)은, 도 3, 도 4, 및 도 5에 도시되는 바와 같이, 제1 전극층(E1), 제2 전극층(E2), 제3 전극층(E3), 및 제4 전극층(E4)을 가지고 있다. 제4 전극층(E4)은, 외부 전극(5)의 최외층을 구성하고 있다. 각 전극부(5a, 5c, 5e)는, 제1 전극층(E1), 제2 전극층(E2), 제3 전극층(E3), 및 제4 전극층(E4)을 가지고 있다. 전극부(5b)는, 제1 전극층(E1), 제3 전극층(E3), 및 제4 전극층(E4)을 가지고 있다.
전극부(5a)는 능선부(3g) 위에서는 4층 구조를 가지고 있으며, 주면(3a) 위에서는 3층 구조를 가지고 있다. 전극부(5a)는, 능선부(3g) 위에서는, 제1 전극층(E1), 제2 전극층(E2), 제3 전극층(E3), 및 제4 전극층(E4)을 포함하며, 주면(3a) 위에서는, 제2 전극층(E2), 제3 전극층(E3), 및 제4 전극층(E4)을 포함하고 있다. 전극부(5a)의 제1 전극층(E1)은, 능선부(3g) 위에 배치되어 있으며, 주면(3a) 위에는 배치되어 있지 않다. 전극부(5a)의 제1 전극층(E1)은, 능선부(3g) 전체와 접하고 있다. 능선부(3g) 전체가, 제1 전극층(E1)으로 피복되어 있다. 주면(3a)은, 제1 전극층(E1)으로 피복되어 있지 않으며, 제1 전극층(E1)으로부터 노출되어 있다. 제1 전극층(E1) 전체가, 제2 전극층(E2)으로 피복되어 있다. 전극부(5a)에서는, 제2 전극층(E2)은, 주면(3a)의 일부와 제1 전극층(E1) 전체에 접하고 있다.
상기한 바와 같이, 어떤 요소가 다른 요소를 피복한다고 기술되어 있는 경우, 어떤 요소는, 다른 요소를 직접 피복하고 있어도 좋고, 다른 요소를 간접적으로 피복하고 있어도 좋다. 어떤 요소가 다른 요소를 간접적으로 피복한다고 기술되어 있는 경우, 개재 요소가, 어떤 요소와 다른 요소 사이에 존재하고 있다. 어떤 요소가 다른 요소를 직접 피복한다고 기술되어 있는 경우, 개재 요소는 어떤 요소와 다른 요소 사이에 존재하지 않는다.
전극부(5a)의 제2 전극층(E2)은, 제1 전극층(E1) 위 및 주면(3a) 위에 배치되어 있다. 전극부(5a)의 제2 전극층(E2)은, 능선부(3g) 전체와 주면(3a)의 일부를 피복하도록 형성되어 있다. 주면(3a)의 일부는, 예를 들면, 주면(3a)에 있어서의 단면(3e) 가까이의 일부 영역이다. 전극부(5a)의 제2 전극층(E2)은, 제1 전극층(E1)이 제2 전극층(E2)과 능선부(3g) 사이에 위치하도록, 능선부(3g) 전체를 간접적으로 피복하고 있다. 전극부(5a)의 제2 전극층(E2)은, 주면(3a)의 일부를 직접 피복하고 있다. 전극부(5a)의 제2 전극층(E2)은, 제1 전극층(E1)에 있어서의 능선부(3g)에 형성되어 있는 부분의 전체를 직접 피복하고 있다.
전극부(5a)의 제3 전극층(E3)은, 제2 전극층(E2) 위에 배치되어 있다. 전극부(5a)의 제3 전극층(E3)은, 능선부(3g) 전체와 주면(3a)의 일부를 피복하도록 형성되어 있다. 주면(3a)의 일부는, 예를 들면, 주면(3a)에 있어서의 단면(3e) 가까이의 일부 영역이다. 전극부(5a)의 제3 전극층(E3)은, 제1 전극층(E1) 및 제2 전극층(E2)이 제3 전극층(E3)과 능선부(3g) 사이에 위치하도록, 능선부(3g) 전체를 간접적으로 피복하고 있다. 전극부(5a)의 제3 전극층(E3)은, 제2 전극층(E2)이 제3 전극층(E3)과 주면(3a) 사이에 위치하도록, 주면(3a)의 일부를 간접적으로 피복하고 있다. 전극부(5a)의 제3 전극층(E3)은, 제2 전극층(E2)에 있어서의 능선부(3g)를 간접적으로 피복하고 있는 부분의 전체를 직접 피복하고 있다. 전극부(5a)의 제3 전극층(E3)은, 제2 전극층(E2)에 있어서의 주면(3a)에 형성되어 있는 부분의 전체를 직접 피복하고 있다.
전극부(5a)의 제4 전극층(E4)은, 제3 전극층(E3) 위에 배치되어 있다. 전극부(5a)의 제4 전극층(E4)은, 능선부(3g) 전체와 주면(3a)의 일부를 피복하도록 형성되어 있다. 주면(3a)의 일부는, 예를 들면, 주면(3a)에 있어서의 단면(3e) 가까이의 일부 영역이다. 전극부(5a)의 제4 전극층(E4)은, 제1 전극층(E1), 제2 전극층(E2), 및 제3 전극층(E3)이 제4 전극층(E4)과 능선부(3g) 사이에 위치하도록, 능선부(3g) 전체를 간접적으로 피복하고 있다. 전극부(5a)의 제4 전극층(E4)은, 제2 전극층(E2) 및 제3 전극층(E3)이 제4 전극층(E4)과 주면(3a) 사이에 위치하도록, 주면(3a)의 일부를 간접적으로 피복하고 있다. 전극부(5a)의 제4 전극층(E4)은, 제3 전극층(E3)에 있어서의 능선부(3g)를 간접적으로 피복하고 있는 부분의 전체를 직접 피복하고 있다. 전극부(5a)의 제4 전극층(E4)은, 제3 전극층(E3)에 있어서의 주면(3a)을 간접적으로 피복하고 있는 부분의 전체를 직접 피복하고 있다.
전극부(5b)는 3층 구조를 가지고 있다. 전극부(5b)의 제1 전극층(E1)은, 능선부(3h) 위에 배치되어 있으며, 주면(3b) 위에는 배치되어 있지 않다. 전극부(5b)의 제1 전극층(E1)은, 능선부(3h) 전체와 접하고 있다. 능선부(3h) 전체가, 제1 전극층(E1)으로 피복되어 있다. 주면(3b)은, 제1 전극층(E1)으로 피복되어 있지 않으며, 제1 전극층(E1)으로부터 노출되어 있다. 전극부(5b)는, 제2 전극층(E2)을 가지고 있지 않다. 주면(3b)은, 제2 전극층(E2)으로 피복되어 있지 않으며, 제2 전극층(E2)으로부터 노출되어 있다. 제2 전극층(E2)은, 주면(3b)에 형성되어 있지 않다.
전극부(5b)의 제3 전극층(E3)은, 제1 전극층(E1) 위에 배치되어 있다. 전극부(5b)의 제3 전극층(E3)은, 능선부(3h) 전체를 피복하도록 형성되어 있다. 전극부(5b)의 제3 전극층(E3)은, 제1 전극층(E1)이 제3 전극층(E3)과 능선부(3h) 사이에 위치하도록, 능선부(3h) 전체를 간접적으로 피복하고 있다. 전극부(5b)의 제3 전극층(E3)은, 제1 전극층(E1)에 있어서의 능선부(3h)에 형성되어 있는 부분의 전체를 직접 피복하고 있다. 주면(3b)은 제3 전극층(E3)으로 피복되어 있지 않으며, 제3 전극층(E3)으로부터 노출되어 있다. 제3 전극층(E3)은 주면(3b)에 형성되어 있지 않다.
전극부(5b)의 제4 전극층(E4)은, 제3 전극층(E3) 위에 배치되어 있다. 전극부(5b)의 제4 전극층(E4)은, 능선부(3h) 전체를 피복하도록 형성되어 있다. 전극부(5b)의 제4 전극층(E4)은, 제1 전극층(E1) 및 제3 전극층(E3)이 제4 전극층(E4)과 능선부(3h) 사이에 위치하도록, 능선부(3h) 전체를 간접적으로 피복하고 있다. 전극부(5b)의 제4 전극층(E4)은, 제3 전극층(E3)에 있어서의 능선부(3h)를 간접적으로 피복하고 있는 부분의 전체를 직접 피복하고 있다. 주면(3b)은, 제4 전극층(E4)으로 피복되어 있지 않으며, 제4 전극층(E4)으로부터 노출되어 있다. 제4 전극층(E4)은 주면(3b)에 형성되어 있지 않다.
전극부(5c)는, 복수의 영역(5c1, 5c2)을 가지고 있다. 영역(5c2)은, 영역(5c1)보다도 주면(3a) 가까이에 위치하고 있다. 본 실시형태에서는, 전극부(5c)는, 2개의 영역(5c1, 5c2)만을 가지고 있다. 영역(5c1)은 제1 전극층(E1), 제3 전극층(E3), 및 제4 전극층(E4)을 가지고 있다. 영역(5c1)은 제2 전극층(E2)을 가지고 있지 않다. 영역(5c1)은 3층 구조이다. 영역(5c2)은, 제1 전극층(E1), 제2 전극층(E2), 제3 전극층(E3), 및 제4 전극층(E4)을 가지고 있다. 영역(5c2)은 능선부(3i) 위에서는 4층 구조를 가지고 있으며, 측면(3c) 위에서는 3층 구조를 가지고 있다. 영역(5c1)은 제1 전극층(E1)이 제2 전극층(E2)으로부터 노출되어 있는 영역이다. 영역(5c2)은 제1 전극층(E1)이 제2 전극층(E2)으로 피복되어 있는 영역이다.
전극부(5c)의 제1 전극층(E1)은, 능선부(3i) 위에 배치되어 있으며, 측면(3c) 위에는 배치되어 있지 않다. 전극부(5c)의 제1 전극층(E1)은, 능선부(3i) 전체와 접하고 있다. 능선부(3i) 전체가, 제1 전극층(E1)으로 피복되어 있다. 측면(3c)은 제1 전극층(E1)으로 피복되어 있지 않으며, 제1 전극층(E1)으로부터 노출되어 있다.
전극부(5c)의 제2 전극층(E2)은, 제1 전극층(E1) 위 및 측면(3c) 위에 배치되어 있다. 전극부(5c)의 제2 전극층(E2)은, 능선부(3i)의 일부와 측면(3c)의 일부를 피복하도록 형성되어 있다. 능선부(3i)의 일부는, 예를 들면, 능선부(3i)에 있어서의 주면(3a) 가까이의 일부 영역이다. 측면(3c)의 일부는, 예를 들면, 측면(3c)에 있어서의 주면(3a) 및 단면(3e) 가까이의 모서리 영역이다. 전극부(5c)의 제2 전극층(E2)은, 제1 전극층(E1)이 제2 전극층(E2)과 능선부(3i) 사이에 위치하도록, 능선부(3i)의 일부를 간접적으로 피복하고 있다. 전극부(5c)의 제2 전극층(E2)은, 측면(3c)의 일부를 직접 피복하고 있다. 전극부(5c)의 제2 전극층(E2)은, 제1 전극층(E1)에 있어서의 능선부(3i)에 형성되어 있는 부분의 일부를 직접 피복하고 있다. 전극부(5c)에서는, 제1 전극층(E1)의 일부가, 제2 전극층(E2)으로 피복되어 있다. 전극부(5c)에서는, 제2 전극층(E2)은, 측면(3c)의 일부와 제1 전극층(E1)의 일부에 접하고 있다.
영역(5c1)의 제3 전극층(E3)은, 제1 전극층(E1) 위에 배치되어 있다. 영역(5c1)의 제3 전극층(E3)은, 능선부(3i)의 일부를 피복하도록 형성되어 있다. 능선부(3i)의 일부는, 예를 들면, 능선부(3i)에 있어서의 주면(3b) 가까이의 일부 영역이다. 영역(5c1)의 제3 전극층(E3)은, 제1 전극층(E1)이 제3 전극층(E3)과 능선부(3i) 사이에 위치하도록, 능선부(3i)의 일부를 간접적으로 피복하고 있다. 영역(5c1)의 제3 전극층(E3)은, 제1 전극층(E1)에 있어서의 능선부(3i)에 형성되어 있는 부분의 일부를 직접 피복하고 있다.
영역(5c1)의 제4 전극층(E4)은, 제3 전극층(E3) 위에 배치되어 있다. 영역(5c1)의 제4 전극층(E4)은, 능선부(3i)의 일부를 피복하도록 형성되어 있다. 능선부(3i)의 일부는, 예를 들면, 능선부(3i)에 있어서의 주면(3b) 가까이의 일부 영역이다. 영역(5c1)의 제4 전극층(E4)은, 제1 전극층(E1) 및 제3 전극층(E3)이 제4 전극층(E4)과 능선부(3i) 사이에 위치하도록, 능선부(3i)의 일부를 간접적으로 피복하고 있다. 영역(5c1)의 제4 전극층(E4)은, 제3 전극층(E3)에 있어서의 능선부(3i)를 간접적으로 피복하고 있는 부분의 일부를 직접 피복하고 있다.
영역(5c2)의 제3 전극층(E3)은, 제2 전극층(E2) 위에 배치되어 있다. 영역(5c2)의 제3 전극층(E3)은, 능선부(3i)의 일부와 측면(3c)의 일부를 피복하도록 형성되어 있다. 능선부(3i)의 일부는, 예를 들면, 능선부(3i)에 있어서의 주면(3b) 가까이의 일부 영역이다. 측면(3c)의 일부는, 예를 들면, 측면(3c)에 있어서의 주면(3a) 및 단면(3e) 가까이의 모서리 영역이다. 영역(5c2)의 제3 전극층(E3)은, 제1 전극층(E1) 및 제2 전극층(E2)이 제3 전극층(E3)과 능선부(3i) 사이에 위치하도록, 능선부(3i)의 일부를 간접적으로 피복하고 있다. 영역(5c2)의 제3 전극층(E3)은, 제2 전극층(E2)이 제3 전극층(E3)과 측면(3c) 사이에 위치하도록, 측면(3c)의 일부를 간접적으로 피복하고 있다. 영역(5c2)의 제3 전극층(E3)은, 능선부(3i)에 형성되어 있는 제2 전극층(E2) 전체를 직접 피복하고 있다. 영역(5c2)의 제3 전극층(E3)은, 제2 전극층(E2)에 있어서의 능선부(3i)를 간적접으로 피복하고 있는 부분의 전체와, 제2 전극층(E2)에 있어서의 측면(3c)에 형성되어 있는 부분의 전체를 직접 피복하고 있다.
영역(5c2)에 있어서의 제4 전극층(E4)은, 제3 전극층(E3) 위에 배치되어 있다. 영역(5c2)의 제4 전극층(E4)은, 능선부(3i)의 일부와 측면(3c)의 일부를 피복하도록 형성되어 있다. 능선부(3i)의 일부는, 예를 들면, 능선부(3i)에 있어서의 주면(3a) 가까이의 일부 영역이다. 측면(3c)의 일부는, 예를 들면, 측면(3c)에 있어서의 주면(3a) 및 단면(3e) 가까이의 모서리 영역이다. 영역(5c2)의 제4 전극층(E4)은, 제1 전극층(E1), 제2 전극층(E2) 및 제3 전극층(E3)이 제4 전극층(E4)과 능선부(3i) 사이에 위치하도록, 능선부(3i)의 일부를 간접적으로 피복하고 있다. 영역(5c2)의 제4 전극층(E4)은, 제2 전극층(E2)이 제3 전극층(E3)이 제4 전극층(E4)과 측면(3c) 사이에 위치하도록, 측면(3c)의 일부를 간접적으로 피복하고 있다. 영역(5c2)의 제4 전극층(E4)은, 제3 전극층(E3)에 있어서의 능선부(3i)를 간적접으로 피복하고 있는 부분의 전체와, 제3 전극층(E3)에 있어서의 측면(3c)을 간접적으로 피복하고 있는 부분의 전체를 직접 피복하고 있다.
전극부(5e)는, 복수의 영역(5e1, 5e2)을 가지고 있다. 영역(5e2)은, 영역(5e1)보다도 주면(3a) 가까이에 위치하고 있다. 본 실시형태에서는, 전극부(5e)는 2개의 영역(5e1, 5e2)만을 가지고 있다. 영역(5e1)은 제1 전극층(E1), 제3 전극층(E3), 및 제4 전극층(E4)을 가지고 있다. 영역(5e1)은 제2 전극층(E2)을 가지고 있지 않다. 영역(5e1)은 3층 구조이다. 영역(5e2)은, 제1 전극층(E1), 제2 전극층(E2), 제3 전극층(E3), 및 제4 전극층(E4)을 가지고 있다. 영역(5e2)은 4층 구조이다. 영역(5e1)은 제1 전극층(E1)이 제2 전극층(E2)으로부터 노출되어 있는 영역이다. 영역(5e2)은 제1 전극층(E1)이 제2 전극층(E2)으로 피복되어 있는 영역이다.
전극부(5e)의 제1 전극층(E1)은, 단면(3e) 위에 배치되어 있다. 단면(3e) 전체가, 제1 전극층(E1)으로 피복되어 있다. 전극부(5e)의 제1 전극층(E1)은, 단면(3e) 전체와 접하고 있다. 전극부(5e)에서는, 제1 전극층(E1)은, 대응하는 내부 전극(7, 9)의 일단과 접속되도록 단면(3e)에 형성되어 있다.
전극부(5e)의 제2 전극층(E2)은, 제1 전극층(E1) 위에 배치되어 있다. 전극부(5e)의 제2 전극층(E2)은, 단면(3e)의 일부를 피복하도록 형성되어 있다. 단면(3e)의 일부는, 예를 들면, 단면(3e)에 있어서의 주면(3a) 가까이의 일부 영역이다. 전극부(5e)의 제2 전극층(E2)은, 제1 전극층(E1)이 제2 전극층(E2)과 단면(3e) 사이에 위치하도록, 단면(3e)의 일부를 간접적으로 피복하고 있다. 전극부(5e)의 제2 전극층(E2)은, 제1 전극층(E1)에 있어서의 단면(3e)에 형성되어 있는 부분의 일부를 직접 피복하고 있다. 제1 전극층(E1)의 일부가, 제2 전극층(E2)으로 피복되어 있다. 제2 전극층(E2)는 제1 전극층(E1)의 일부와 접하고 있다.
영역(5e1)의 제3 전극층(E3)은, 제1 전극층(E1) 위에 배치되어 있다. 영역(5e1)의 제3 전극층(E3)은, 단면(3e)의 일부를 피복하도록 형성되어 있다. 단면(3e)의 일부는, 예를 들면, 단면(3e)에 있어서의 주면(3b) 가까이의 일부 영역이다. 영역(5e1)의 제3 전극층(E3)은, 제1 전극층(E1)이 제3 전극층(E3)과 단면(3e) 사이에 위치하도록, 단면(3e)의 일부를 간접적으로 피복하고 있다. 영역(5e1)의 제3 전극층(E3)은, 제1 전극층(E1)에 있어서의 단면(3e)에 형성되어 있는 부분의 일부를 직접 피복하고 있다.
영역(5e1)의 제4 전극층(E4)은, 제3 전극층(E3) 위에 배치되어 있다. 영역(5e1)의 제4 전극층(E4)은, 단면(3e)의 일부를 피복하도록 형성되어 있다. 단면(3e)의 일부는, 예를 들면, 단면(3e)에 있어서의 주면(3b) 가까이의 일부 영역이다. 영역(5e1)의 제4 전극층(E4)은, 제1 전극층(E1) 및 제3 전극층(E3)이 제4 전극층(E4)과 단면(3e) 사이에 위치하도록, 단면(3e)의 일부를 간접적으로 피복하고 있다. 영역(5e1)의 제4 전극층(E4)은, 제3 전극층(E3)에 있어서의 단면(3e)을 간접적으로 피복하고 있는 부분의 일부를 직접 피복하고 있다.
영역(5e2)의 제3 전극층(E3)은, 제2 전극층(E2) 위에 배치되어 있다. 영역(5e2)에 있어서의 제3 전극층(E3)은, 단면(3e)의 일부를 피복하도록 형성되어 있다. 단면(3e)의 일부는, 예를 들면, 단면(3e)에 있어서의 주면(3a) 가까이의 일부 영역이다. 영역(5e2)의 제3 전극층(E3)은, 제1 전극층(E1) 및 제2 전극층(E2)이 제3 전극층(E3)과 단면(3e) 사이에 위치하도록, 단면(3e)의 일부를 간접적으로 피복하고 있다. 영역(5e2)의 제3 전극층(E3)은, 제2 전극층(E2)에 있어서의 단면(3e)을 간접적으로 피복하고 있는 부분의 전체를 직접 피복하고 있다.
영역(5e2)의 제4 전극층(E4)은, 제3 전극층(E3) 위에 배치되어 있다. 영역(5e2)의 제4 전극층(E4)은, 단면(3e)의 일부를 피복하도록 형성되어 있다. 단면(3e)의 일부는, 예를 들면, 단면(3e)에 있어서의 주면(3a) 가까이의 일부 영역이다. 영역(5e2)의 제4 전극층(E4)은, 제1 전극층(E1) 및 제2 전극층(E2) 및 제3 전극층(E3)이 제4 전극층(E4)과 단면(3e) 사이에 위치하도록, 단면(3e)의 일부를 간접적으로 피복하고 있다. 영역(5e2)의 제4 전극층(E4)은, 제3 전극층(E3)에 있어서의 단면(3e)을 간적접으로 피복하고 있는 부분의 전체를 직접 피복하고 있다.
제1 전극층(E1)은, 소체(3)의 표면에 부여된 도전성 페이스트를 소결함으로써 형성되어 있다. 제1 전극층(E1)은, 단면(3e) 및 능선부(3g, 3h, 3i)를 피복하도록 형성되어 있다. 제1 전극층(E1)은, 도전성 페이스트에 포함되는 금속 성분(금속 분말)이 소결함으로써 형성되어 있다. 제1 전극층(E1)은 소결 금속층이다. 제1 전극층(E1)은, 소체(3)에 형성된 소결 금속층이다. 제1 전극층(E1)은, 한쌍의 주면(3a, 3b) 및 한쌍의 측면(3c)에 의도적으로 형성되어 있지 않다. 예를 들면 제조 오차 등에 의해, 제1 전극층(E1)이 의도하지 않게 주면(3a, 3b) 및 측면(3c)에 형성되어 있어도 좋다.
본 실시형태에서는, 제1 전극층(E1)은, Cu로 이루어지는 소결 금속층이다. 제1 전극층(E1)은, Ni로 이루어지는 소결 금속층이라도 좋다. 제1 전극층(E1)은, 비금속을 함유하고 있다. 도전성 페이스트는, 예를 들면, Cu 또는 Ni로 이루어지는 분말, 유리 성분, 유기 바인더, 및 유기 용제를 함유하고 있다.
제2 금속층(E2)은, 제1 전극층(E1) 위, 주면(3a) 위, 및 한쌍의 측면(3c) 위에 부여된 도전성 수지를 경화시킴으로써 형성되어 있다. 제2 전극층(E2)은, 제1 전극층(E1) 위와 소체(3) 위에 걸쳐 형성되어 있다. 본 실시형태에서는, 제2 전극층(E2)은 제1 전극층(E1)의 일부 영역을 피복하고 있다. 제2 전극층(E2)은, 제1 전극층(E1)에 있어서의, 전극부(5a), 전극부(5c)의 영역(5c2) 및 전극부(5e)의 영역(5e2)에 대응하는 영역을 피복하고 있다. 제2 전극층(E2)은, 능선부(3j)의 일부를 직접 피복하고 있다. 제2 전극층(E2)은, 능선부(3j)의 일부와 접하고 있다. 제1 전극층(E1)은, 제2 전극층(E2)을 형성하기 위한 하지 금속층이다. 제2 금속층(E2)은, 제1 전극층(E1) 위에 형성된 도전성 수지층이다.
도전성 수지는, 예를 들면, 수지, 도전성 재료, 및 유기 용매를 함유하고 있다. 수지는, 예를 들면, 열경화성 수지이다. 도전성 재료는, 예를 들면, 금속 분말이다. 금속 분말은, 예를 들면, Ag 분말 또는 Cu 분말이다. 열경화성 수지는, 예를 들면, 페놀 수지, 아크릴 수지, 실리콘 수지, 에폭시 수지, 또는 폴리이미드 수지이다. 제2 전극층(E2)의 전기 저항은, 제1 전극층(E1)의 전기 저항에 비해 크다.
제3 전극층(E3)은, 제2 전극층(E2) 위와, 제1 전극층(E1) 위에 도금법에 의해 형성되어 있다. 제3 전극층(E3)은, 제1 전극층(E1)의, 제2 전극층(E2)으로부터 노출되어 있는 부분에 형성되어 있다. 제3 전극층(E3)은, 제2 전극층(E2)과 제1 전극층(E1)의 제2 전극층(E2)으로부터 노출되어 있는 부분을, 직접 피복하고 있다. 본 실시형태에서는, 제3 전극층(E3)은, 제1 전극층(E1) 위 및 제2 전극층(E2) 위에 Ni 도금에 의해 형성되어 있다. 제3 전극층(E3)은 Ni 도금층이다. 제3 전극층(E3)은 Sn 도금층, Cu 도금층, 또는 Au 도금층이라도 좋다. 제3 전극층(E3)은 Ni, Sn, Cu, 또는 Au를 함유하고 있다.
제4 전극층(E4)은, 제3 전극층(E3) 위에 도금법에 의해 형성되어 있다. 제4 전극층(E4)은, 제3 전극층(E3)이 제4 전극층(E4)과 제2 전극층(E2) 및 제1 전극층(E1)의 제2 전극층(E2)으로부터 노출되어 있는 부분 사이에 위치하도록, 제2 전극층(E2) 및 제1 전극층(E1)의 제2 전극층(E2)으로부터 노출되어 있는 부분을 간접적으로 피복하고 있다. 본 실시형태에서는, 제4 전극층(E4)은, 제3 전극층(E3) 위에 Sn 도금에 의해 형성되어 있다. 제4 전극층(E4)은 Sn 도금층이다. 제4 전극층(E4)은 Cu 도금층 또는 Au 도금층이라도 좋다. 제4 전극층(E4)은 Sn, Cu, 또는 Au를 함유하고 있다.
제3 전극층(E3)과 제4 전극층(E4)은, 제2 전극층(E2)에 형성되는 도금층(Em)을 구성하고 있다. 외부 전극(5)은 제3 전극층(E3) 및 제4 전극층(E4)을 가지고 있는 도금층(Em)을 포함하고 있다. 본 실시형태에서는, 도금층(Em)은 2층 구조를 가지고 있다. 제3 전극층(E3)은 최외층을 구성하도록 배치되어 있는 제4 전극층(E4)보다도 내측에 위치하고 있다. 제3 전극층(E3)은 최외층과 하지층 사이에 위치하고 있는 중간층이다. 본 실시형태에서는, 도금층(Em)은 최외층을 구성하도록 배치되어 있는 Sn 도금층과, 중간층을 구성하도록 배치되어 있는 Ni 도금층을 포함하고 있다.
각 전극부(5a, 5b, 5c, 5e)가 가지고 있는 제1 전극층(E1)은, 일체적으로 형성되어 있다. 각 전극부(5a, 5b, 5c, 5e)가 가지고 있는 제2 전극층(E2)은, 일체적으로 형성되어 있다. 각 전극부(5a, 5b, 5c, 5e)가 가지고 있는 제3 전극층(E3)은, 일체적으로 형성되어 있다. 각 전극부(5a, 5b, 5c, 5e)가 가지고 있는 제4 전극층(E4)은 일체적으로 형성되어 있다.
제1 전극층(E1)(전극부(5e)의 제1 전극층(E1))은, 대응하는 내부 전극(7, 9)과 접속되도록, 단면(3e)에 형성되어 있다. 제1 전극층(E1)은, 단면(3e)의 전체, 능선부(3g)의 전체, 능선부(3h)의 전체, 및 능선부(3i)의 전체를 피복하고 있다. 제2 전극층(E2)(전극부(5a, 5c, 5e)의 제2 전극층(E2))은, 주면(3a)의 일부, 단면(3e)의 일부, 및 한쌍의 측면(3c)의 각 일부를 연속하여 피복하고 있다. 제2 전극층(E2)은, 주면(3a)에 있어서의 단면(3e) 가까이의 영역과, 단면(3e)에 있어서의 주면(3a) 가까이의 영역과, 측면(3c)에 있어서의 주면(3a) 가까이의 영역을 일체적으로 피복하고 있다. 제2 전극층(E2)은, 주면(3a)에 형성되어 있는 동시에, 주면(3b)에는 형성되어 있지 않다. 제2 전극층(E2)은 주면(3b)을 피복하고 있지 않다.
제2 전극층(E2)(전극부(5a, 5b, 5c)의 제2 전극층(E2))은, 능선부(3g)의 전체, 능선부(3i)의 일부, 및 능선부(3j)의 일부를 피복하고 있다. 제2 전극층(E2)은, 제1 전극층(E1)이 능선부(3g), 능선부(3i), 및 능선부(3j)와 제2 전극층(E2) 사이에 위치하도록, 능선부(3g)의 전체, 능선부(3i)의 일부, 및 능선부(3j)의 일부를 피복하고 있다. 제2 전극층(E2)은 제1 전극층(E1)에 있어서의, 능선부(3g)에 형성되어 있는 부분의 전체, 능선부(3i)에 형성되어 있는 부분의 일부, 능선부(3j)에 형성되어 있는 부분의 일부를 직접 피복하고 있다. 제2 전극층(E2)은 주면(3a)의 일부, 단면(3e)의 일부, 한쌍의 측면(3c)의 각 일부, 능선부(3g)의 전체, 능선부(3i)의 일부, 및 능선부(3j)의 일부에 각각 대응하는 복수의 부분을 가지고 있다.
제1 전극층(E1)(전극부(5a, 5b, 5c, 5e)의 제1 전극층(E1))은, 제2 전극층(E2)(전극부(5a, 5c, 5e)의 제2 전극층(E2))으로 피복되어 있는 영역과, 제2 전극층(E2)(전극부(5a, 5c, 5e)의 제2 전극층(E2))으로 피복되어 있지 않은 영역을 가지고 있다. 제2 전극층(E2)으로 피복되어 있지 않은 영역은, 제2 전극층(E2)으로부터 노출되어 있는 영역이다. 제3 전극층(E3) 및 제4 전극층(E4)은, 제1 전극층(E1)의 제2 전극층(E2)으로 피복되어 있지 않은 영역과, 제2 전극층(E2)을 피복하고 있다. 제1 전극층(E1)(전극부(5e)의 제1 전극층(E1))은, 대응하는 내부 전극(7, 9)과 직접적으로 접속되어 있다.
도 6에 도시되는 바와 같이, 제1 방향(D1)에서 봤을 때, 제1 전극층(E1)(전극부(5a)의 제1 전극층(E1)) 전체가 제2 전극층(E2)으로 피복되어 있다. 제1 방향(D1)에서 봤을 때, 제1 전극층(E1)(전극부(5a)의 제1 전극층(E1))은, 제2 전극층(E2)으로부터 노출되어 있지 않다.
도 7에 도시되는 바와 같이, 제2 방향(D2)에서 봤을 때, 제1 전극층(E1)의 주면(3a) 가까이의 말단 영역이, 제2 전극층(E2)으로 피복되어 있다. 제1 전극층(E1)의 주면(3a) 가까이의 말단 영역은, 영역(5c2)이 갖는 제1 전극층(E1)을 포함하고 있다. 제2 방향(D2)에서 봤을 때, 제2 전극층(E2)의 가장자리(端緣)(E2e)가, 제1 전극층(E1)의 가장자리(E1e)와 교차하고 있다. 제2 방향(D2)에서 봤을 때, 제1 전극층(E1)의 주면(3b) 가까이의 말단 영역은, 제2 전극층(E2)으로부터 노출되어 있다. 제1 전극층(E1)의 주면(3b) 가까이의 말단 영역은, 영역(5c1)이 갖는 제1 전극층(E1)을 포함하고 있다. 측면(3c) 및 능선부(3i) 위에 위치하고 있는 제2 전극층(E2)의 면적은, 능선부(3i) 위에 위치하고 있는 제1 전극층(E1)의 면적보다도 크다.
도 8에 도시되는 바와 같이, 제3 방향(D3)에서 봤을 때, 제1 전극층(E1)의 주면(3a) 가까이의 말단 영역이, 제2 전극층(E2)으로 피복되어 있다. 제1 전극층(E1)의 주면(3a) 가까이의 말단 영역은, 영역(5e2)이 갖는 제1 전극층(E1)을 포함하고 있다. 제3 방향(D3)에서 봤을 때, 제2 전극층(E2)의 가장자리(E2e)가, 제1 전극층(E1) 위에 위치하고 있다. 제3 방향(D3)에서 봤을 때, 제1 전극층(E1)의 주면(3b) 가까이의 말단 영역은, 제2 전극층(E2)으로부터 노출되어 있다. 제1 전극층(E1)의 주면(3b) 가까이의 말단 영역은, 영역(5e1)이 갖는 제1 전극층(E1)을 포함하고 있다. 단면(3e) 및 능선부(3g) 위에 위치하고 있는 제2 전극층(E2)의 면적은, 단면(3e) 및 능선부(3g) 위에 위치하고 있는 제1 전극층(E1)의 면적보다도 작다.
본 실시형태에서는, 제2 전극층(E2)은, 주면(3a)의 일부만, 단면(3e)의 일부만, 및 한쌍의 측면(3c)의 각 일부만을 연속하여 피복하고 있다. 제2 전극층(E2)은, 능선부(3g)의 전체, 능선부(3i)의 일부만, 및 능선부(3j)의 일부만을 피복하고 있다. 제1 전극층(E1)의, 능선부(3i)를 피복하고 있는 부분의 일부는, 제2 전극층(E2)으로부터 노출되어 있다. 예를 들면, 영역(5c1)이 갖는 제1 전극층(1)은, 제2 전극층(E2)으로부터 노출되어 있다.
제3 방향(D3)에서의 영역(5c2)의 폭은, 도 2에 도시되는 바와 같이, 주면(3a)으로부터 멀어짐에 따라 작아지고 있다. 제3 방향(D3)에서의 영역(5c2)의 폭은, 전극부(5a)로부터 멀어짐에 따라 작아지고 있다. 제1 방향(D1)에서의 영역(5c2)의 폭은, 단면(3e)으로부터 멀어짐에 따라 작아지고 있다. 제1 방향(D1)에서의 영역(5c2)의 폭은, 전극부(5e)로부터 멀어짐에 따라 작아지고 있다. 본 실시형태에서는, 제2 방향(D2)에서 봤을 때, 영역(5c2)의 가장자리는, 대략 원호상이다. 제2 방향(D2)에서 봤을 때, 영역(5c2)은, 대략 부채 형상을 나타내고 있다. 본 실시형태에서는, 도 7에 도시되는 바와 같이, 제2 방향(D2)에서 봤을 때의 제2 전극층(E2)의 폭이, 주면(3a)으로부터 멀어짐에 따라 작아지고 있다. 제2 전극층(E2)의 가장자리(E2e)는, 대략 원호상이다.
다음에, 도 9 내지 도 11을 참조하여, 도금층(Em)의 두께 및 면적을 설명한다. 도 9는, 도 2에 있어서의 IX-IX선을 따르는, 적층 콘덴서의 단면 구성을 도시하는 도면이다. 도 10은, 소체, 제1 전극층, 제2 전극층, 및 도금층을 도시하는 평면도이다. 도 11은, 소체, 제1 전극층, 제2 전극층, 및 도금층을 도시하는 측면도이다. 도 10 및 도 11에서는, 도금층(Em)은 2점 쇄선으로 나타내고 있다.
도 9에 도시되는 바와 같이, 도금층(Em)은, 주면(3a)의 일부와, 한쌍의 측면(3c)의 각 일부를 피복하고 있다. 주면(3a)의 일부는, 예를 들면, 주면(3a)에 있어서의 단면(3e) 가까이의 일부 영역이다. 한쌍의 측면(3c)의 각 일부는, 예를 들면, 각 측면(3c)에 있어서의 주면(3a) 및 단면(3e) 가까이의 모서리 영역이다. 각 도금층(Em)은, 주면(3a)을 피복하고 있는 부분(Em1)과, 한쌍의 측면(3c)의 각 일부를 피복하고 있는 한쌍의 부분(Em2)을 가지고 있다. 도금층(Em)의 부분(Em1)은, 주면(3a)에 있어서의 단면(3e) 가까이의 일부 영역에 배치되어 있다. 도금층(Em)의 부분(Em2)은, 측면(3c)에 있어서의 주면(3a) 및 단면(3e) 가까이의 모서리 영역에 배치되어 있다. 적층 콘덴서(C1)는, 한쌍의 외부 전극(5)을 가지고 있기 때문에, 적층 콘덴서(C1)는, 2개의 부분(Em1)과, 4개의 부분(Em2)을 가지고 있다.
도금층(Em)의 부분(Em1)의 두께(M1)는, 도금층(Em)의 각 부분(Em2)의 두께(M2)보다 작다. 본 실시형태에서는, 도금층(Em)의 부분(Em1)은, 제1 방향(D1)에서 볼 때, 도금층(Em)에 있어서의 주면(3a) 위에만 위치하고 있는 부분이다. 도금층(Em)의 각 부분(Em2)은, 제2 방향(D2)에서 볼 때, 도금층(Em)에 있어서의 각 측면(3c) 위에만 위치하고 있는 부분이다. 도금층(Em)의 부분(Em1)은, 제1 방향(D1)에서 볼 때, 도금층(Em)에 있어서의 주면(3a) 위에 위치하고 있는 부분에 더하여, 도금층(Em)에 있어서의 각 능선부(3g, 3i, 3j) 위에 위치하고 있는 부분을 포함하고 있어도 좋다. 도금층(Em)의 각 부분(Em2)은, 제2 방향(D2)에서 볼 때, 도금층(Em)에 있어서의 각 측면(3c) 위에 위치하고 있는 부분에 더하여, 각 능선부(3g, 3i, 3j) 위에 위치하고 있는 부분을 포함하고 있어도 좋다. 두께(M1)는 주면(3a)에 직교하는 방향(제1 방향(D1))에서의 두께이다. 두께(M2)는 측면(3c)에 직교하는 방향(제2 방향(D2))에서의 두께이다.
두께(M1)는, 예를 들면, 제1 방향(D1)에서 볼 때, 도금층(Em)의 부분(Em1)의 대략 중심 위치에서 측정된다. 「대략 중심 위치」는, 중심뿐만 아니라, 제조 오차 또는 측정 오차 등에 의해 중심에서 떨어진 위치도 포함한다. 「대략 중심 위치」는, 중심에서 미리 설정된 미소한 길이 떨어진 위치도 포함한다. 본 실시형태에서는, 도 10에 도시되는 바와 같이, 두께(M1)는, 제1 방향(D1)에서 볼 때, 도금층(Em)의 부분(Em1)의 중심 위치(G1)에서 측정된다. 두께(M1)는, 제1 방향(D1)에서 볼 때, 도금층(Em)에 있어서의 주면(3a) 위와 각 능선부(3g, 3i, 3j) 위에 위치하고 있는 부분의 중심 위치에서 측정되어도 좋다.
두께(M2)는, 예를 들면, 제2 방향(D2)에서 볼 때, 도금층(Em)의 부분(Em2)의 대략 중앙 위치에서 측정된다. 본 실시형태에서는, 도 11에 도시되는 바와 같이, 두께(M2)는, 제2 방향(D2)에서 볼 때, 도금층(Em)의 부분(Em2)의 중심 위치(G2)에서 측정된다. 두께(M2)는, 제2 방향(D2)에서 볼 때, 도금층(Em)에 있어서의 측면(3c) 위와 능선부(3g, 3i, 3j) 위에 위치하고 있는 부분의 중심 위치에서 측정되어도 좋다. 각 두께(M1, M2)는, 1개소에서 측정된 두께라도 좋고, 복수 개소에서 측정된 각 두께의 평균값이라도 좋다.
제3 전극층(E3)의 두께(A1) 및 제4 전극층(E4)의 두께(B1)는, 두께(M1)와 같이, 주면(3a)에 직교하는 방향에서의 두께이다. 각 두께(A1, B1)는, 두께(M1)와 같이 측정된다. 제3 전극층(E3)의 두께(A2) 및 제4 전극층(E4)의 두께(B2)는, 두께(M2)와 같이, 측면(3c)에 직교하는 방향에서의 두께이다. 각 두께(A2, B2)는, 두께(M2)와 같이 측정된다.
두께(A1)는, 제3 전극층(E3)에 있어서의 주면(3a)을 피복하고 있는 부분의 두께이다. 두께(A2)는, 제3 전극층(E3)에 있어서의 한쌍의 측면(3c)을 피복하고 있는 각 부분의 두께이다. 두께(A1)는 두께(A2)보다 작다. 두께(B1)는, 제4 전극층(E4)에 있어서의 주면(3a)을 피복하고 있는 부분의 두께이다. 두께(B2)는, 제4 전극층(E4)에 있어서의 한쌍의 측면(3c)을 피복하고 있는 각 부분의 두께이다. 두께(B1)는 두께(B2)보다 작다. 두께(A1)와 두께(B1)의 합은, 두께(A2)와 두께(B2)의 합보다 작다. 두께(A1)와 두께(B1)의 합은, 두께(M1)에 상당한다. 두께(A2)와 두께(B2)의 합은, 두께(M2)에 상당한다.
도 10에 도시되는 바와 같이, 제1 방향(D1)에서 봤을 때, 도금층(Em)은, 주면(3a)의 제2 방향(D2)에서의 양단 사이를 연신하듯이, 주면(3a)을 피복하고 있다. 이것에 대해, 도 11에 도시되는 바와 같이, 제2 방향(D2)에서 봤을 때, 도금층(Em)은, 측면(3c)의 일부만을 피복하고 있다. 도금층(Em)은, 측면(3c)에 있어서의 주면(3a) 가까이의 일부 영역만을 피복하고 있다. 제2 방향(D2)에서 봤을 때의, 도금층(Em)의 각 부분(Em2)의 면적은, 제1 방향(D1)에서 봤을 때의, 도금층(Em)의 부분(Em1)의 면적보다 작다. 도금층(Em)이 측면(3c)을 피복하고 있는 영역의 면적은, 도금층(Em)이 주면(3a)을 피복하고 있는 영역의 면적보다 작다.
계속해서, 도 12를 참조하여, 적층 콘덴서(C1)의 실장 구조를 설명한다. 도 12는, 제1 실시형태에 따르는 적층 콘덴서의 실장 구조를 도시하는 도면이다.
도 12에 도시되는 바와 같이, 전자 부품 장치(ECD1)는, 적층 콘덴서(C1)와, 전자 기기(ED)를 구비하고 있다. 전자 기기(ED)는, 예를 들면, 회로 기판 또는 전자 부품이다.
적층 콘덴서(C1)는 전자 기기(ED)에 땜납 실장되어 있다. 전자 기기(ED)는, 주면(EDa)과, 복수의 패드 전극(PE1, PE2)을 가지고 있다. 본 실시형태에서는, 전자 기기(ED)는, 2개의 패드 전극(PE1, PE2)을 가지고 있다. 각 패드 전극(PE1, PE2)은, 주면(EDa)에 배치되어 있다. 2개의 패드 전극(PE1, PE2)은, 서로 이간되어 있다. 적층 콘덴서(C1)는, 주면(3a)과 주면(EDa)이 대향하도록, 전자 기기(ED)에 배치되어 있다. 주면(3a)은, 상기한 바와 같이, 실장면을 구성하고 있다.
적층 콘덴서(C1)가 땜납 실장되는 경우, 용융된 땜납이 외부 전극(5)(제4 전극층(E4))을 습윤시킨다. 습윤된 땜납이 고화됨으로서, 외부 전극(5)에 땜납 필렛(SF)이 형성된다. 서로 대응하는 외부 전극(5)과 패드 전극(PE1, PE2)은, 땜납 필렛(SF)을 개재하여 연결되어 있다.
땜납 필렛(SF)은, 전극부(5e)의 영역(5e1)과 영역(5e2)에 형성되어 있다. 영역(5e2)뿐만 아니라, 제2 전극층(E2)을 가지고 있지 않은 영역(5e1)이, 땜납 필렛(SF)을 개재하여 패드 전극(PE1, PE2)과 연결되어 있다. 도시는 생략하지만, 땜납 필렛(SF)은, 전극부(5c)의 영역(5c1)과 영역(5c2)에도 형성되어 있다. 제3 방향(D3)에서 봤을 때, 땜납 필렛(SF)은 전극부(5e)의 영역(5e1)과 중첩되어 있다. 제3 방향(E1)에서 봤을 때, 땜납 필렛(SF)은, 영역(5e1)이 갖는 제1 전극층(E1)과 중첩되어 있다. 땜납 필렛(SF)의 제1 방향(D1)에서의 높이는, 제2 전극층(E2)의 제1 방향(D1)에서의 높이보다 크다. 땜납 필렛(SF)은, 제1 방향(D1)에서 제2 전극층(E21)의 가장자리(E2e)보다도 주면(3b) 가까이로 연신되어 있다.
이상과 같이, 제1 실시형태에서는, 도금층(Em)의 부분(Em1)의 두께(M1)는, 도금층(Em)의 각 부분(Em2)의 두께(M2)보다 작다. 도금층(Em)의 두께는, 각 부분(Em2)에서보다도 부분(Em1)에서 작기 때문에, 도금층(Em)의 부분(Em1)의 잔류 응력이 작다. 따라서, 적층 콘덴서(C1)는, 주면(3a)에 잔류 응력이 작용하는 것에 의한 크랙의 발생을 억제한다. 도금층(Em)의 두께는, 부분(Em1)보다도 각 부분(Em2)에서 크기 때문에, 외부 전극(5)을 전자 기기(ED)에 땜납 접합하는 경우, 땜납이, 각 부분(Em2) 위로 돌아 들어가기 쉽다. 따라서, 적층 콘덴서(C1)는, 외부 전극(5)과 전자 기기(ED)의 땜납에 의한 접합 강도를 확보한다. 이러한 결과, 적층 콘덴서(C1)는, 땜납에 의한 접합 강도를 확보하는 동시에 크랙이 소체(3)에 발생하는 것을 억제한다.
도금층(Em)의 두께가, 부분(Em1)에서보다도 각 부분(Em2)에서 큰 경우, 각 부분(Em2)에서 잔류 응력이 증가할 우려가 있다. 적층 콘덴서(C1)는, 한쌍의 부분(Em2)의 각 면적은, 부분(Em1)의 면적보다 작다. 한쌍의 부분(Em2)의 각 면적이 부분(Em1)의 면적보다 작은 구성은, 각 부분(Em2)에서의 잔류 응력의 증가를 억제한다. 따라서, 적층 콘덴서(C1)는, 각 측면(3c)에 잔류 응력이 작용하는 것에 의한 크랙의 발생을 억제한다.
적층 콘덴서(C1)에서는, 각 부분(Em2)은, 한쌍의 측면(3c) 중 대응하는 측면(3c)에 있어서의 주면(3a) 가까이의 영역에 배치되어 있다. 적층 콘덴서(C1)에서는, 각 부분(Em2)이 주면(3a)과 주면(3b) 사이를 연신하도록 배치되어 있는 구성에 비해, 각 부분(Em2)의 면적이 작다. 따라서, 부분(Em2)의 두께가 큼으로써 부분(Em2)에서 잔류 응력이 증가하는 경우라도, 적층 콘덴서(C1)는, 부분(Em2)에서의 잔류 응력의 증가를 억제한다. 이 결과, 적층 콘덴서(C1)는, 각 측면(3c)에 잔류 응력이 작용하는 것에 의한 크랙의 발생을 억제한다.
적층 콘덴서(C1)에서는, 각 외부 전극(5)은 제2 전극층(E2)을 가지고 있다. 제2 전극층(E2)은, 주면(3a)의 일부와 한쌍의 측면(3c)의 각 일부를 피복하고 있다. 도금층(Em)은 제2 전극층(E2)위에 배치되어 있다. 제2 전극층(E2)은, 주면(3a) 및 한쌍의 측면(3c)과, 도금층(Em) 사이에 위치한다. 따라서, 도금층(Em)의 잔류 응력이 소체(3)에 작용하기 어렵다. 이 결과, 적층 콘덴서(C1)는 크랙이 소체(3)에 발생하는 것을 확실하게 억제한다.
소체(3)와 제2 전극층(E2) 사이의 영역은, 수분이 침입하는 경로가 될 우려가 있다. 소체(3)와 제2 전극층(E2) 사이의 영역에서 수분이 침입하면, 적층 콘덴서(C1)의 내구성이 저하된다. 적층 콘덴서(C1)에서는, 제2 전극층(E2)이, 단면(3e)의 일부를 피복하고 있다. 따라서, 적층 콘덴서(C1)에서는, 제2 전극층(E2)이 단면(3e)의 전체를 피복하고 있는 구성에 비해, 수분이 침입하는 경로가 적다. 이 결과, 적층 콘덴서(C1)는 향상된 내습신뢰성을 가진다.
적층 콘덴서(C1)가 전자 기기(ED)에 땜납 실장되어 있는 경우, 전자 기기(ED)로부터 적층 콘덴서(C1)에 작용하는 외력이, 소체(3)에 응력으로서 작용하는 경우가 있다. 외력은, 땜납 실장시에 형성된 땜납 필렛(SF)으로부터 외부 전극(5)을 통해 소체(3)에 작용한다. 이 경우, 크랙이 소체(3)에 발생할 우려가 있다. 외력은, 소체(3)에 있어서의 주면(3a)의 일부와 한쌍의 측면(3c)의 각 일부와 단면(3e)의 일부에서 획성되는 영역에 작용하는 경향이 있다. 적층 콘덴서(C1)에서는, 제2 전극층(E2)이, 주면(3a)의 일부와 한쌍의 측면(3c)의 각 일부와 단면(3e)의 일부를 피복하고 있기 때문에, 전자 기기(ED)로부터 적층 콘덴서(C1)에 작용하는 외력이 소체(3)에 작용하기 어렵다. 따라서, 적층 콘덴서(C1)는 크랙이 소체(3)에 발생하는 것을 억제한다.
적층 콘덴서(C1)에서는, 각 외부 전극(5)은, 대응하는 내부 전극(7, 9)과 접속되도록 단면(3e)에 형성되어 있는 제1 전극층(E1)을 가지고 있다. 따라서, 외부 전극(5)은, 제1 전극층(E1)에 의해, 대응하는 내부 전극(7, 9)과 양호하게 콘택트한다. 이 결과, 서로 대응하는 외부 전극(5)과 내부 전극(7, 9)이, 확실하게 전기적으로 접속된다.
제2 전극층(E2)의 전기 저항은, 제1 전극층(E1)의 전기 저항에 비해 크다. 제1 전극층(E1)이, 제2 전극층(E2)으로부터 노출되어 있는 영역을 가지고 있는 경우, 제1 전극층(E1)의, 제2 전극층(E2)으로부터 노출되어 있는 영역은, 제2 전극층(E2)을 개재하지 않고, 전자 기기(ED)와 전기적으로 접속된다. 따라서, 적층 콘덴서(C1)는, 외부 전극(5)이 제2 전극층(E2)을 갖는 경우라도, ESR의 증대를 억제한다.
제2 전극층(E2)과 소체(3)의 접합 강도는, 제2 전극층(E2)과 제1 전극층(E1)의 접합 강도보다도 작다. 따라서, 제2 전극층(E2)이, 소체(3)로부터 박리될 우려가 있다. 적층 콘덴서(C1)에서는, 제1 전극층(E1)이 능선부(3g)에 형성되어 있다. 따라서, 제2 전극층(E2)이 소체(3)로부터 박리되는 경우라도, 제2 전극층(E2)의 박리가, 능선부(3g)에 대응하는 위치를 넘어, 단면(3e)에 대응하는 위치까지 진행되기 어렵다.
적층 콘덴서(C1)에서는, 제1 전극층(E1)이 능선부(3i)에 형성되어 있다. 따라서, 제2 전극층(E2)이 소체(3)로부터 박리되는 경우라도, 제2 전극층(E2)의 박리가, 능선부(3i)에 대응하는 위치를 넘어, 단면(3e)에 대응하는 위치까지 진행되기 어렵다. 적층 콘덴서(C1)에서는, 제2 전극층(E2)이, 능선부(3i)의 일부를 피복하고 있다. 적층 콘덴서(C1)에서는, 제2 전극층(E2)이, 능선부(3i) 전체를 피복하고 있는 구성에 비해, 수분이 침입하는 경로가 적다. 따라서, 적층 콘덴서(C1)는 향상된 내습신뢰성을 가진다.
적층 콘덴서(C1)에서는, 도금층(Em)이, 중간층(제3 전극층(E3))을 포함하고 있다. 중간층은, 최외층(제4 전극층(E4))보다 내측에 위치하고 있는 동시에, Ni 도금층이다. 따라서, 적층 콘덴서(C1)는 내땜납 침식성을 향상시킨다.
적층 콘덴서(C1)에서는, 도금층(Em)이, Sn 도금층인 최외층을 포함하고 있다. 따라서, 적층 콘덴서(C1)는 땜납 접합 강도를 향상시킨다.
(제2 실시형태)
도 13 내지 도 15를 참조하여, 제2 실시형태에 따르는 적층 콘덴서(C2)의 구성을 설명한다. 도 13은, 제2 실시형태에 따르는 적층 콘덴서의 사시도이다. 도 14는, 도 13에 있어서의 XIV-XIV선을 따르는, 적층 콘덴서의 단면 구성을 도시하는 도면이다. 도 15는, 도 13에 있어서의 XV-XV선을 따르는, 적층 콘덴서의 단면 구성을 도시하는 도면이다. 도 15에서는, 내부 전극(7, 9)의 도시가 생략되어 있다. 제2 실시형태에서는, 전자 부품은, 예를 들면, 적층 콘덴서(C2)이다. 이하, 적층 콘덴서(C1)와 적층 콘덴서(C2)의 차이점을 주로 설명한다.
도 13에 도시되는 바와 같이, 적층 콘덴서(C2)는, 소체(3)와, 한쌍의 외부 전극(5)을 가지고 있다. 소체(3)의 제2 방향(D2)에서의 길이가, 소체(3)의 제1 방향(D1)에서의 길이보다 크다. 적층 콘덴서(C2)는 저배(低背)의 적층 콘덴서이다.
도 14에 도시되는 바와 같이, 적층 콘덴서(C2)는, 복수의 내부 전극(7)과, 복수의 내부 전극(9)을 가지고 있다. 내부 전극(7)과 내부 전극(9)은, 제1 방향(D1)에 있어서 상이한 위치(층)에 배치되어 있다. 내부 전극(7)과 내부 전극(9)은, 소체(3) 내에 있어서, 제1 방향(D1)으로 간격을 가지고 대향하도록 교대로 배치되어 있다. 내부 전극(7)과 내부 전극(9)은, 제1 방향(D1)에서 서로 대향하고 있다.
적층 콘덴서(C2)에서는, 전극부(5b)는, 능선부(3h) 위 및 주면(3b) 위에 배치되어 있다. 외부 전극(5)은 주면(3b) 위에도 형성되어 있다. 외부 전극(5)은, 한쌍의 주면(3a, 3b), 하나의 단면(3e), 및 한쌍의 측면(3c)의 5개의 면, 및 능선부(3g, 3h, 3i, 3j)에 형성되어 있다.
외부 전극(5)은, 제1 전극층(E1), 제3 전극층(E3), 및 제4 전극층(E4)을 가지고 있으며, 또한, 제2 전극층(E2)을 가지고 있지 않다. 제1 전극층(E1)은, 단면(3e) 및 능선부(3g, 3h, 3i)에 더하여, 한쌍의 주면(3a, 3b)의 각 일부 및 한쌍의 측면(3c)의 각 일부도 피복하고 있다. 제3 전극층(E3)은 제1 전극층(E1) 위에 배치되어 있다. 제4 전극층(E4)은 제3 전극층(E3) 위에 배치되어 있다. 각 전극부(5a, 5b, 5c, 5e)는, 제1 전극층(E1), 제3 전극층(E3), 및 제4 전극층(E4)을 가지고 있다. 각 전극부(5a, 5b, 5c, 5e)는 3층 구조를 가지고 있다.
전극부(5a)의 제1 전극층(E1)은, 능선부(3g) 위와, 주면(3a) 위에 배치되어 있다. 전극부(5a)의 제1 전극층(E1)은, 주면(3a)의 일부를 피복하고 있다. 주면(3a)의 일부는, 예를 들면, 주면(3a)에 있어서의 단면(3e) 가까이의 일부 영역이다. 전극부(5a)의 제3 전극층(E3)은, 제1 전극층(E1)이 제3 전극층(E3)과 능선부(3g) 및 주면(3a) 사이에 위치하도록, 능선부(3g)의 전체와 주면(3a)의 일부를 간접적으로 피복하고 있다. 전극부(5a)의 제3 전극층(E3)은, 제1 전극층(E1)에 있어서의 능선부(3g)에 형성되어 있는 부분의 전체를 직접 피복하고 있다. 전극부(5a)의 제3 전극층(E3)은, 제1 전극층(E1)에 있어서의 주면(3a)에 형성되어 있는 부분의 전체를 직접 피복하고 있다.
전극부(5a)의 제4 전극층(E4)은, 제1 전극층(E1) 및 제3 전극층(E3)이 제4 전극층(E4)과 능선부(3g) 및 주면(3a) 사이에 위치하도록, 능선부(3g) 전체와 주면(3a)의 일부를 간접적으로 피복하고 있다. 전극부(5a)의 제4 전극층(E4)은, 제3 전극층(E3)에 있어서의 능선부(3g)를 간접적으로 피복하고 있는 부분의 전체를 직접 피복하고 있다. 전극부(5a)의 제4 전극층(E4)은, 제3 전극층(E3)에 있어서의 주면(3a)을 간접적으로 피복하고 있는 부분의 전체를 직접 피복하고 있다.
전극부(5b)의 제1 전극층(E1)은, 능선부(3h) 위와, 주면(3b) 위에 배치되어 있다. 전극부(5b)의 제1 전극층(E1)은, 주면(3b)의 일부를 피복하고 있다. 주면(3b)의 일부는, 예를 들면, 주면(3b)에 있어서의 단면(3e) 가까이의 일부 영역이다. 전극부(5b)의 제3 전극층(E3)은, 제1 전극층(E1)이 제3 전극층(E3)과 능선부(3h) 및 주면(3b) 사이에 위치하도록, 능선부(3h)의 전체와 주면(3b)의 일부를 간접적으로 피복하고 있다. 전극부(5b)의 제3 전극층(E3)은, 제1 전극층(E1)에 있어서의 능선부(3h)에 형성되어 있는 부분의 전체를 직접 피복하고 있다. 전극부(5b)의 제3 전극층(E3)은, 제1 전극층(E1)에 있어서의 주면(3b)에 형성되어 있는 부분의 전체를 직접 피복하고 있다.
전극부(5b)의 제4 전극층(E4)은, 제1 전극층(E1) 및 제3 전극층(E3)이, 제4 전극층(E4)과 능선부(3h) 및 주면(3b) 사이에 위치하도록, 능선부(3h)의 전체와 주면(3b)의 일부를 간접적으로 피복하고 있다. 전극부(5b)의 제4 전극층(E4)은, 제3 전극층(E3)에 있어서의 능선부(3h)를 간접적으로 피복하고 있는 부분의 전체를 직접 피복하고 있다. 전극부(5b)의 제4 전극층(E4)은, 제3 전극층(E3)에 있어서의 주면(3b)을 간접적으로 피복하고 있는 부분의 전체를 직접 피복하고 있다.
전극부(5c)의 제1 전극층(E1)은, 능선부(3i) 위와, 측면(3c) 위에 배치되어 있다. 전극부(5c)는, 능선부(3i) 위와 측면(3c) 위 중 어느 위치에 있어서도, 3층 구조를 가지고 있다. 전극부(5c)의 제1 전극층(E1)은, 측면(3c)의 일부를 피복하고 있다. 측면(3c)의 일부는, 예를 들면, 측면(3c)에 있어서의 단면(3e) 가까이의 일부 영역이다. 전극부(5c)의 제3 전극층(E3)은, 제1 전극층(E1)이 제3 전극층(E3)과 능선부(3i) 및 측면(3c) 사이에 위치하도록, 능선부(3i)의 전체와 측면(3c)의 일부를 간접적으로 피복하고 있다. 전극부(5c)의 제3 전극층(E3)은, 제1 전극층(E1)에 있어서의 능선부(3i)에 형성되어 있는 부분의 전체를 직접 피복하고 있다. 전극부(5c)의 제3 전극층(E3)은, 제1 전극층(E1)에 있어서의 측면(3c)에 형성되어 있는 부분의 전체를 직접 피복하고 있다.
전극부(5c)의 제4 전극체층(E4)은, 제1 전극층(E1) 및 제3 전극층(E3)이 제4 전극층(E4)과 능선부(3i) 및 측면(3c) 사이에 위치하도록, 능선부(3i) 전체와 측면(3c)의 일부를 간접적으로 피복하고 있다. 전극부(5c)의 제4 전극층(E4)은, 제3 전극층(E3)에 있어서의 능선부(3i)를 간접적으로 피복하고 있는 부분의 전체를 직접 피복하고 있다. 전극부(5c)의 제4 전극층(E4)은, 제3 전극층(E3)에 있어서의 제1 전극층(E1)을 개재하여 측면(3c)에 형성되어 있는 부분의 전체를 직접 피복하고 있다.
전극부(5e)의 제1 전극층(E1)은, 단면(3e) 위에 배치되어 있다. 전극부(5e)의 제1 전극층(E1)은, 단면(3e)의 전체를 피복하고 있다. 전극부(5e)는, 단면(3e) 위의 전 영역에 있어서, 3층 구조를 가지고 있다. 전극부(5e)의 제3 전극층(E3)은, 제1 전극층(E1)이 제3 전극층(E3)과 단면(3e) 사이에 위치하도록, 단면(3e)의 전체를 간접적으로 피복하고 있다. 전극부(5e)의 제3 전극층(E3)은, 제1 전극층(E1)에 있어서의 단면(3e)에 형성되어 있는 부분의 전체를 직접 피복하고 있다.
전극부(5e)의 제4 전극층(E4)은, 제1 전극층(E1) 및 제3 전극층(E3)이 제4 전극층(E4)과 단면(3e) 사이에 위치하도록, 단면(3e)의 전체를 간접적으로 피복하고 있다. 전극부(5e)의 제4 전극층(E4)은, 제3 전극층(E3)에 있어서의 단면(3e)을 간접적으로 피복하고 있는 부분의 전체를 직접 피복하고 있다.
도 15에 도시되는 바와 같이, 도금층(Em)은, 주면(3a)을 피복하고 있는 부분(Em1)과, 한쌍의 측면(3c)의 각 일부를 피복하고 있는 한쌍의 부분(Em2)과, 주면(3b)을 피복하고 있는 부분(Em3)을 가지고 있다. 적층 콘덴서(C2)에 있어서도, 적층 콘덴서(C1)와 같이, 도금층(Em)의 부분(Em1)의 두께(M1)는, 도금층(Em)의 각 부분(Em2)의 두께(M2)보다 작다. 적층 콘덴서(C2)에 있어서, 도금층(Em)의 부분(Em3)의 두께는, 두께(M1)와 동등하며, 두께(M2)보다도 작다. 적층 콘덴서(C2)는 저배이기 때문에, 적층 콘덴서(C1)와 같이, 제2 방향(D2)에서 봤을 때의, 도금층(Em)의 각 부분(Em2)의 면적은, 제1 방향(D1)에서 봤을 때의, 도금층(Em)의 부분(Em1)의 면적보다 작다.
이상과 같이, 제2 실시형태에서는, 제1 실시형태와 같이, 도금층(Em)의 두께는, 각 부분(Em2)에서보다도 부분(Em1)에서 작다. 따라서, 적층 콘덴서(C2)는, 땜납에 의한 접합 강도를 확보하는 동시에 크랙이 소체(3)에 발생하는 것을 억제한다.
적층 콘덴서(C2)에서는, 한쌍의 부분(Em2)의 각 면적은, 부분(Em1)의 면적보다 작다. 따라서, 적층 콘덴서(C2)는, 적층 콘덴서(C1)와 같이, 각 측면(3c)에 잔류 응력이 작용하는 것에 의한 크랙의 발생을 억제한다.
본 발명의 실시예들 및 변형이 상기에 설명되지만, 본 발명은 상기 실시예들 및 변형들로 반드시 한정되는 것이 아니고, 실시예는 본 발명을 벗어나지 않고 다양하게 변경될 수 있다.
제1 전극층(E1)은, 단면(3e)으로부터 능선부(3g)의 전체 또는 일부를 넘도록, 주면(3a) 위에 형성되어 있어도 좋다. 제1 전극층(E1)은, 단면(3e)으로부터 능선부(3h)의 전체 또는 일부를 넘도록, 주면(3b) 위에 형성되어 있어도 좋다. 제1 전극층(E1)은, 단면(3e)으로부터 능선부(3i)의 전체 또는 일부를 넘도록, 측면(3c) 위에 형성되어 있어도 좋다.
제2 전극층(E2)은, 단면(3e)의 일부, 즉, 단면(3e)에 있어서의 주면(3a) 가까이의 일부 영역뿐만 아니라, 단면(3e)의 전체를 피복하고 있어도 좋다. 제2 전극층(E2)은, 능선부(3h)의 전체 또는 일부를 넘도록 주면(3b)의 일부를 피복하고 있어도 좋다. 제2 전극층(E2)은, 단면(3e)으로부터 능선부(3i)의 전체를 넘도록 측면(3c)의 일부를 피복하고 있어도 좋다.
적층 콘덴서(C1)에 있어서, 도금층(Em)에 있어서의 능선부(3h)를 피복하고 있는 부분의 두께는, 두께(M2)보다 커도 좋다. 도금층(Em)의 두께는, 능선부(3h)를 피복하고 있는 부분에 있어서, 가장 커도 좋다. 도금층(Em)은, 능선부(3h)의 전체 또는 일부를 넘어 주면(3b)을 피복하도록 형성되어 있어도 좋다. 이 경우, 도금층(Em)에 있어서의 주면(3b)을 피복하고 있는 부분의 두께는, 두께(M2)보다 커도 좋다. 도금층(Em)의 두께는, 부분(Em2)에 있어서, 가장 커도 좋다.
제1 실시형태에서는, 외부 전극(5)이, 하나의 주면(3a), 하나의 단면(3e), 및 한쌍의 측면(3c)의 4개의 면, 및 능선부(3g, 3h, 3i, 3j)에 형성되어 있지만, 외부 전극(5)의 구성은, 이것으로 한정되지 않는다. 외부 전극(5)은, 적어도 주면(3a)과 측면(3c)에 형성되어 있으면 좋다.
제1 및 제2 실시형태의 전자 부품은, 적층 콘덴서(C1, C2)이다. 적용 가능한 전자 부품은, 적층 콘덴서로 한정되지 않는다. 적용 가능한 전자 부품은, 예를 들면, 적층 관통 콘덴서, 적층 인덕터, 적층 배리스터, 적층 전압 액추에이터, 적층 서미스터, 또는 적층 복합 부품 등의 적층 전자 부품, 또는 적층 전자 부품 이외의 전자 부품이다.

Claims (17)

  1. 전자 부품으로서,
    직방체 형상을 나타내고 있으며, 실장면이 되는 제1 주면과, 제1 방향에서 상기 제1 주면과 대향하고 있는 제2 주면과, 제2 방향에서 서로 대향하고 있는 한쌍의 측면과, 제3 방향에서 서로 대향하고 있는 한쌍의 단면을 가지고 있는 소체와,
    상기 제3 방향에서의 상기 소체의 양 단부에 각각 배치되어 있는 복수의 외부 전극을 구비하고,
    상기 복수의 외부 전극은 도금층을 각각 가지고 있고, 상기 도금층은 상기 제1 주면을 피복하고 있는 제1 부분과 상기 한쌍의 측면을 피복하고 있는 한쌍의 제2 부분을 가지고 있고,
    상기 제1 부분의 두께는, 상기 한쌍의 제2 부분의 각 두께보다 작은, 전자 부품.
  2. 제1항에 있어서,
    상기 한쌍의 제2 부분의 각 면적은 상기 제1 부분의 면적보다 작은, 전자 부품.
  3. 제1항에 있어서,
    상기 한쌍의 제2 부분은, 상기 한쌍의 측면 중 대응하는 측면에 있어서의 상기 제1 주면 가까이의 영역에 각각 배치되어 있는, 전자 부품.
  4. 제2항에 있어서,
    상기 한쌍의 제2 부분은, 상기 한쌍의 측면 중 대응하는 측면에 있어서의 상기 제1 주면 가까이의 영역에 각각 배치되어 있는, 전자 부품.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 복수의 외부 전극은, 상기 제1 주면의 일부와 상기 한쌍의 측면의 각 일부를 피복하고 있는 도전성 수지층을 각각 가지고 있고,
    상기 도금층은, 상기 도전성 수지층 위에 배치되어 있는, 전자 부품.
  6. 제5항에 있어서,
    상기 복수의 외부 전극은, 상기 한쌍의 단면 중 대응하는 단면에 각각 형성되어 있고,
    상기 도전성 수지층은, 상기 대응하는 단면의 일부를 추가로 피복하고 있는, 전자 부품.
  7. 제6항에 있어서,
    상기 한쌍의 단면 중 대응하는 단면에 노출되는 내부 도체를 추가로 구비하고,
    상기 복수의 외부 전극은, 상기 내부 도체와 접속되도록 적어도 상기 단면에 형성되어 있는 소결 금속층을 추가로 각각 가지고 있는, 전자 부품.
  8. 제7항에 있어서,
    상기 소결 금속층은, 상기 도전성 수지층으로 피복되어 있는 제1 영역과, 상기 도전성 수지층으로부터 노출되어 있는 제2 영역을 가지고 있는, 전자 부품.
  9. 제7항에 있어서,
    상기 소결 금속층은, 상기 제1 주면과 상기 단면 사이에 위치하는 제1 능선부에도 형성되어 있고,
    상기 도전성 수지층은, 상기 소결 금속층에 있어, 상기 제1 능선부에 형성되어 있는 부분의 전체를 피복하고 있는, 전자 부품.
  10. 제8항에 있어서,
    상기 소결 금속층은, 상기 제1 주면과 상기 단면 사이에 위치하는 제1 능선부에도 형성되어 있고,
    상기 도전성 수지층은, 상기 소결 금속층에 있어, 상기 제1 능선부에 형성되어 있는 부분의 전체를 피복하고 있는, 전자 부품.
  11. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 복수의 외부 전극은, 상기 제1 주면의 일부와 상기 한쌍의 측면의 각 일부를 피복하고 있는 도전성 수지층을 각각 가지고 있고,
    상기 도금층은, 상기 도전성 수지층 위에 배치되어 있고,
    상기 복수의 외부 전극은, 상기 한쌍의 단면 중 대응하는 단면에 각각 형성되어 있고,
    상기 도전성 수지층은, 상기 대응하는 단면의 일부를 추가로 피복하고 있고,
    상기 한쌍의 단면 중 대응하는 단면에 노출되는 내부 도체를 추가로 구비하고,
    상기 복수의 외부 전극은, 상기 내부 도체와 접속되도록 적어도 상기 단면에 형성되어 있는 소결 금속층을 추가로 각각 가지고 있고,
    상기 소결 금속층은, 상기 측면과 상기 단면 사이에 위치하는 제2 능선부에도 형성되어 있고,
    상기 도전성 수지층은, 상기 소결 금속층에 있어, 상기 제2 능선부에 형성되어 있는 부분의 일부를 피복하고 있는, 전자 부품.
  12. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 복수의 외부 전극은, 상기 제1 주면의 일부와 상기 한쌍의 측면의 각 일부를 피복하고 있는 도전성 수지층을 각각 가지고 있고,
    상기 도금층은, 상기 도전성 수지층 위에 배치되어 있고,
    상기 복수의 외부 전극은, 상기 한쌍의 단면 중 대응하는 단면에 각각 형성되어 있고,
    상기 도전성 수지층은, 상기 대응하는 단면의 일부를 추가로 피복하고 있고,
    상기 한쌍의 단면 중 대응하는 단면에 노출되는 내부 도체를 추가로 구비하고,
    상기 복수의 외부 전극은, 상기 내부 도체와 접속되도록 적어도 상기 단면에 형성되어 있는 소결 금속층을 추가로 각각 가지고 있고,
    상기 소결 금속층은, 상기 도전성 수지층으로 피복되어 있는 제1 영역과, 상기 도전성 수지층으로부터 노출되어 있는 제2 영역을 가지고 있고,
    상기 소결 금속층은, 상기 측면과 상기 단면 사이에 위치하는 제2 능선부에도 형성되어 있고,
    상기 도전성 수지층은, 상기 소결 금속층에 있어, 상기 제2 능선부에 형성되어 있는 부분의 일부를 피복하고 있는, 전자 부품.
  13. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 복수의 외부 전극은, 상기 제1 주면의 일부와 상기 한쌍의 측면의 각 일부를 피복하고 있는 도전성 수지층을 각각 가지고 있고,
    상기 도금층은, 상기 도전성 수지층 위에 배치되어 있고,
    상기 복수의 외부 전극은, 상기 한쌍의 단면 중 대응하는 단면에 각각 형성되어 있고,
    상기 도전성 수지층은, 상기 대응하는 단면의 일부를 추가로 피복하고 있고,
    상기 한쌍의 단면 중 대응하는 단면에 노출되는 내부 도체를 추가로 구비하고,
    상기 복수의 외부 전극은, 상기 내부 도체와 접속되도록 적어도 상기 단면에 형성되어 있는 소결 금속층을 추가로 각각 가지고 있고,
    상기 소결 금속층은, 상기 제1 주면과 상기 단면 사이에 위치하는 제1 능선부에도 형성되어 있고,
    상기 도전성 수지층은, 상기 소결 금속층에 있어, 상기 제1 능선부에 형성되어 있는 부분의 전체를 피복하고 있고,
    상기 소결 금속층은, 상기 측면과 상기 단면 사이에 위치하는 제2 능선부에도 형성되어 있고,
    상기 도전성 수지층은, 상기 소결 금속층에 있어, 상기 제2 능선부에 형성되어 있는 부분의 일부를 피복하고 있는, 전자 부품.
  14. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 복수의 외부 전극은, 상기 제1 주면의 일부와 상기 한쌍의 측면의 각 일부를 피복하고 있는 도전성 수지층을 각각 가지고 있고,
    상기 도금층은, 상기 도전성 수지층 위에 배치되어 있고,
    상기 복수의 외부 전극은, 상기 한쌍의 단면 중 대응하는 단면에 각각 형성되어 있고,
    상기 도전성 수지층은, 상기 대응하는 단면의 일부를 추가로 피복하고 있고,
    상기 한쌍의 단면 중 대응하는 단면에 노출되는 내부 도체를 추가로 구비하고,
    상기 복수의 외부 전극은, 상기 내부 도체와 접속되도록 적어도 상기 단면에 형성되어 있는 소결 금속층을 추가로 각각 가지고 있고,
    상기 소결 금속층은, 상기 도전성 수지층으로 피복되어 있는 제1 영역과, 상기 도전성 수지층으로부터 노출되어 있는 제2 영역을 가지고 있고,
    상기 소결 금속층은, 상기 제1 주면과 상기 단면 사이에 위치하는 제1 능선부에도 형성되어 있고,
    상기 도전성 수지층은, 상기 소결 금속층에 있어, 상기 제1 능선부에 형성되어 있는 부분의 전체를 피복하고 있고,
    상기 소결 금속층은, 상기 측면과 상기 단면 사이에 위치하는 제2 능선부에도 형성되어 있고,
    상기 도전성 수지층은, 상기 소결 금속층에 있어, 상기 제2 능선부에 형성되어 있는 부분의 일부를 피복하고 있는, 전자 부품.
  15. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 도금층은, 최외층과, 상기 최외층보다 내측에 위치하고 있는 동시에 Ni 도금층인 중간층을 포함하고 있는, 전자 부품.
  16. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 도금층은 Sn 도금층인 최외층을 포함하고 있는, 전자 부품.
  17. 전자 부품으로서,
    직방체 형상을 나타내고 있고, 실장면이 되는 제1 주면과, 제1 방향에서 상기 제1 주면과 대향하고 있는 제2 주면과, 제2 방향에서 서로 대향하고 있는 한쌍의 측면과, 제3 방향에서 서로 대향하고 있는 한쌍의 단면을 가지고 있는 소체와,
    상기 제3 방향에서의 상기 소체의 단부에 배치되어 있는 외부 전극을 구비하고,
    상기 외부 전극은 도금층을 가지고 있고, 상기 도금층은 상기 제1 주면을 피복하고 있는 제1 부분과 상기 한쌍의 측면을 피복하고 있는 한쌍의 제2 부분을 가지고 있고,
    상기 제1 부분의 두께는 상기 한쌍의 제2 부분의 각 두께보다 작은, 전자 부품.
KR1020180128431A 2017-10-30 2018-10-25 전자 부품 KR102121723B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-209365 2017-10-30
JP2017209365A JP6933090B2 (ja) 2017-10-30 2017-10-30 電子部品

Publications (2)

Publication Number Publication Date
KR20190049497A KR20190049497A (ko) 2019-05-09
KR102121723B1 true KR102121723B1 (ko) 2020-06-11

Family

ID=66244299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180128431A KR102121723B1 (ko) 2017-10-30 2018-10-25 전자 부품

Country Status (4)

Country Link
US (1) US10600570B2 (ko)
JP (1) JP6933090B2 (ko)
KR (1) KR102121723B1 (ko)
CN (1) CN109727769B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109791839B (zh) 2016-09-23 2021-08-24 Tdk株式会社 电子部件和电子部件装置
JP2019083254A (ja) * 2017-10-30 2019-05-30 Tdk株式会社 電子部品
KR20190116145A (ko) 2019-08-02 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
CN114424308A (zh) 2019-09-11 2022-04-29 株式会社村田制作所 电解电容器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203736A (ja) 2000-12-28 2002-07-19 Nec Tokin Corp 積層セラミックコンデンサの製造方法
JP2008181956A (ja) * 2007-01-23 2008-08-07 Tdk Corp セラミック電子部品
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
CN104604344B (zh) * 2012-09-07 2019-04-16 三菱电机株式会社 功率半导体装置
KR20140041022A (ko) * 2012-09-27 2014-04-04 삼성전기주식회사 칩 소자 및 그 제조 방법
KR101434107B1 (ko) * 2013-07-17 2014-08-25 삼성전기주식회사 기판 내장용 적층 세라믹 커패시터, 그 제조 방법 및 임베디드 기판의 제조 방법
KR102076145B1 (ko) * 2013-08-09 2020-02-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
KR102004776B1 (ko) * 2013-12-05 2019-07-29 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
JP2016004659A (ja) * 2014-06-16 2016-01-12 株式会社村田製作所 導電性樹脂ペーストおよびセラミック電子部品
KR101659153B1 (ko) * 2014-07-07 2016-09-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조방법 및 적층 세라믹 커패시터의 실장 기판
JP2015053495A (ja) * 2014-10-07 2015-03-19 株式会社村田製作所 セラミック電子部品およびその製造方法
WO2016103870A1 (ja) * 2014-12-22 2016-06-30 株式会社村田製作所 コンデンサ回路、コンデンサモジュールおよび電力変換システム
KR101701022B1 (ko) * 2015-01-20 2017-01-31 삼성전기주식회사 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판
JP6540069B2 (ja) * 2015-02-12 2019-07-10 Tdk株式会社 積層貫通コンデンサ
JP6524734B2 (ja) * 2015-03-19 2019-06-05 株式会社村田製作所 電子部品およびこれを備えた電子部品連
JP6520610B2 (ja) * 2015-09-25 2019-05-29 Tdk株式会社 電子部品
CN205177617U (zh) * 2015-12-17 2016-04-20 厦门华信安电子科技有限公司 一种抗弯曲开路模式多层片式电容器
US10650974B2 (en) * 2017-03-14 2020-05-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP6988122B2 (ja) * 2017-03-23 2022-01-05 Tdk株式会社 セラミック電子部品

Also Published As

Publication number Publication date
KR20190049497A (ko) 2019-05-09
JP2019083252A (ja) 2019-05-30
US10600570B2 (en) 2020-03-24
CN109727769A (zh) 2019-05-07
JP6933090B2 (ja) 2021-09-08
CN109727769B (zh) 2021-02-12
US20190131070A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
US10964479B2 (en) Electronic component
US11094465B2 (en) Electronic component with external electrodes including conductive resin layer
US10707020B2 (en) Electronic component
CN110098049B (zh) 电子部件
KR102121723B1 (ko) 전자 부품
US11264172B2 (en) Electronic component and electronic component device
US20190080845A1 (en) Electronic component and electronic component device
US10937596B2 (en) Electronic component
US10763042B2 (en) Electronic component
US10755859B2 (en) Electronic component
KR102420683B1 (ko) 전자 부품
US10622150B2 (en) Electronic component and electronic component device
US20200211775A1 (en) Electronic component
JP6933062B2 (ja) 電子部品及び電子部品装置
JP6915324B2 (ja) 電子部品
JP6958168B2 (ja) 電子部品及び電子部品装置
JP6933061B2 (ja) 電子部品及び電子部品装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right