JP6255884B2 - 光半導体装置、光半導体装置用リードフレーム、及びそれらの製造方法 - Google Patents
光半導体装置、光半導体装置用リードフレーム、及びそれらの製造方法 Download PDFInfo
- Publication number
- JP6255884B2 JP6255884B2 JP2013215609A JP2013215609A JP6255884B2 JP 6255884 B2 JP6255884 B2 JP 6255884B2 JP 2013215609 A JP2013215609 A JP 2013215609A JP 2013215609 A JP2013215609 A JP 2013215609A JP 6255884 B2 JP6255884 B2 JP 6255884B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal portion
- optical semiconductor
- semiconductor device
- thin film
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Description
一面側に素子載置部を有する第1の端子部と、
前記第1の端子部から離間して位置する第2の端子部と、
前記第1の端子部の前記一面上に前記素子載置部を囲むように設けられ、絶縁体である壁部と該壁部の前記素子載置部側の面である反射面に設けられた金属薄膜層とを有するリフレクタ部と、
前記素子載置部上に配置され、前記金属薄膜層及び前記第2の端子部に電気的に接続された発光素子と、
前記発光素子及び前記金属薄膜層を覆うように設けられた封止樹脂と、を有し、
前記第2の端子部側の壁部が前記第1の端子部と前記第2の端子部との間の隙間を跨ぐように設けられていることにより、前記第1の端子部と前記第2の端子部とが接続され、
前記金属薄膜層は、前記素子載置部と前記反射面との界面を覆うように設けられていることを特徴とする、光半導体装置に関する。
一面側に素子載置部を有する第1の端子部と、
前記第1の端子部から離間して位置する第2の端子部と、
前記第1の端子部の前記一面上に前記素子載置部を囲むように設けられ、絶縁体である壁部と該壁部の前記素子載置部側の面である反射面に設けられた金属薄膜層とを有するリフレクタ部と、を有し、
前記第2の端子部側の壁部が前記第1の端子部と前記第2の端子部との間の隙間を跨ぐように設けられていることにより、前記第1の端子部と前記第2の端子部とが接続され、
前記金属薄膜層は、前記素子載置部と前記反射面との界面を覆うように設けられていることを特徴とする、光半導体装置用リードフレームに関する。
光半導体装置の製造方法は、
金属層と該金属層の一面上に積層された絶縁層とを有する積層体を準備する第1の工程と、
前記絶縁層上にマスクを設けて前記絶縁層のエッチング処理を行うことにより、前記一面に素子載置部を囲むように設けられた壁部を形成する第2の工程と、
前記素子載置部及び前記壁部に対してめっき処理を行って、前記素子載置部と前記壁部の前記素子載置部側の面である反射面との界面を覆う金属薄膜層を形成することにより、前記壁部と前記金属薄膜層とを有するリフレクタ部を形成する第3の工程と、
前記金属層上にマスクを設けて前記金属層のエッチング処理を行うことにより、第1の端子部と、前記第1の端子部から離間して位置し、前記壁部によって前記第1の端子部と接続された第2の端子部とを形成する第4の工程と、
前記素子載置部に発光素子を実装する第5の工程と、
前記素子載置部に樹脂を充填して、前記発光素子と前記金属薄膜層を封止する第6の工程と、
を有することを特徴とする。
金属層と該金属層の一面上に積層された絶縁層とを有する積層体を準備する第1の工程と、
前記絶縁層上にマスクを設けて前記絶縁層のエッチング処理を行うことにより、前記一面に素子載置部を囲むように設けられた壁部を形成する第2の工程と、
前記素子載置部及び前記壁部に対してめっき処理を行って、前記素子載置部と前記壁部の前記素子載置部側の面である反射面との界面を覆う金属薄膜層を形成することにより、前記壁部と前記金属薄膜層とを有するリフレクタ部を形成する第3の工程と、
前記金属層上にマスクを設けて前記金属層のエッチング処理を行うことにより、第1の端子部と、前記第1の端子部から離間して位置し、前記壁部によって前記第1の端子部と接続された第2の端子部とを形成する第4の工程と、
を有することを特徴とする。
図1は、本実施形態における光半導体装置用リードフレームの概略構成を示す断面図であり、図2は、上記光半導体装置用リードフレームの概略構成を示す上平面図であり、図3は、上記光半導体装置用リードフレームの概略構成を示す下平面図である。
図4は、本実施形態における光半導体装置リードフレームの概略構成を示す断面図であり、図5は、上記光半導体装置の概略構成を示す上平面図であり、図6は、上記光半導体装置の概略構成を示す下平面図である。
図7は、本実施形態における光半導体装置の概略構成を示す断面図であり、図8は、上記光半導体装置の概略構成を示す上平面図であり、図9は、上記光半導体装置の概略構成を示す下平面図である。
図10は、本実施形態における光半導体装置の概略構成を示す断面図であり、図11は、上記光半導体装置の概略構成を示す上平面図であり、図12は、上記光半導体装置の概略構成を示す下平面図である。
図13〜図20は、本実施形態における光半導体装置用リードフレームの製造方法及び光半導体装置の製造方法の工程を示す断面図である。
第1の実施形態から第5の実施形態においては、光半導体装置及び光半導体装置用リードフレームが個片単体で得られる場合について説明したが、本実施形態では、光半導体装置用リードフレームがマルチチップ化された構成を有する場合について説明する。
第1の実施形態から第5の実施形態においては、光半導体装置及び光半導体装置用リードフレームが個片単体で得られる場合について説明したが、本実施形態では、光半導体装置がマルチチップ化された構成を有する場合について説明する。
図27は、本実施形態における光半導体装置用リードフレームの概略構成を示す断面図であり、図28は、上記光半導体装置用リードフレームの概略構成を示す上平面図であり、図29は、上記光半導体装置用リードフレームの概略構成を示す下平面図である。また、図30は、本実施形態における光半導体装置の概略構成を示す断面図であり、図31は、上記光半導体装置の概略構成を示す上平面図であり、図32は、上記光半導体装置の概略構成を示す下平面図である。
図33〜図37は、本実施形態における光半導体装置用リードフレームの製造方法及び光半導体装置の製造方法の工程を示す断面図である。
図38は、本実施形態における光半導体装置用リードフレームの概略構成を示す上平面図であり、図39は、上記光半導体装置用リードフレームの概略構成を示す下平面図であり、図40は、上記光半導体装置用リードフレームの概略構成を示すIII−III線に沿った断面図である。
図41は、本実施形態における光半導体装置の概略構成を示す上平面図であり、図42は、上記光半導体装置用リードフレームの概略構成を示す下平面図であり、図43は、上記光半導体装置用リードフレームの概略構成を示すIV−IV線に沿った断面図である。
図44は、本実施形態における光半導体装置の概略構成を示す断面図であり、図45は、上記光半導体装置の概略構成を示す上平面図であり、図46は、上記光半導体装置の概略構成を示す下平面図である。
図47は、本実施形態における光半導体装置の概略構成を示す断面図であり、図48は、上記光半導体装置の概略構成を示す上平面図であり、図49は、上記光半導体装置の概略構成を示す下平面図である。
上述した実施形態においては、光半導体装置及び光半導体装置用リードフレームが個片単体で得られる場合について説明したが、本実施形態では、光半導体装置用リードフレームが多面製造型の構成を有する場合について説明する。
本実施形態は、図7〜図9に関する第3の実施形態の変形例に相当するものである。
図52は、本実施形態における光半導体装置の概略構成を示す断面図であり、図53は、上記光半導体装置の概略構成を示す上平面図であり、図54は、上記光半導体装置の概略構成を示す下平面図である。なお、図1〜図12に示す構成要素と類似あるいは同一の構成要素については同一の符号を用いている。
11 第1の端子部
11A 素子載置部
12 第2の端子部
13 リフレクタ部
131 第1の壁部
131A 反射面
132 第2の壁部
132A 反射面
133 金属薄膜層
133−1 銅薄膜層
133−2 銀薄膜層
16 第3の壁部
17 第2の金属薄膜層
30,40,60,70,80,100 光半導体装置
36 発光素子
37,38 ワイヤ
39 封止樹脂
110,210 マルチチップ化された光半導体装置用リードフレーム
130,230 マルチチップ化された光半導体装置
90 多面製造型の光半導体装置用リードフレーム
Claims (13)
- 一面側に素子載置部を有する第1の端子部と、
前記第1の端子部から離間して位置する第2の端子部と、
前記第1の端子部の前記一面上に前記素子載置部を囲むように設けられ、絶縁体である壁部と該壁部の前記素子載置部側の面である反射面に設けられた金属薄膜層とを有するリフレクタ部と、
前記素子載置部上に配置され、前記金属薄膜層及び前記第2の端子部に電気的に接続された発光素子と、
前記発光素子及び前記金属薄膜層を覆うように設けられた封止樹脂と、を有し、
前記第2の端子部側の壁部が前記第1の端子部と前記第2の端子部との間の隙間を跨ぐように設けられていることにより、前記第1の端子部と前記第2の端子部とが接続され、
前記金属薄膜層は、前記素子載置部と前記反射面との界面を覆うように設けられており、
前記壁部は、前記第2の端子部側の全体の高さが、前記第2の端子部側ではない側の高さよりも低いことを特徴とする、光半導体装置。 - 前記第2の端子部から前記壁部の前記反射面ではない面に至るまで第2の金属薄膜層が設けられ、
前記発光素子と前記第2の端子部とは、前記第2の金属薄膜層を介して電気的に接続されていることを特徴とする、請求項1に記載の光半導体装置。 - 前記発光素子が、前記壁部の上面において、前記第2の金属薄膜層と電気的に接続されていることを特徴とする、請求項2に記載の光半導体装置。
- 前記第1の端子部は前記一面側に銅面を有し、
前記金属薄膜層は前記反射面側より順に積層された銅薄膜層と銀薄膜層を有することを特徴とする、請求項1〜3のいずれか一に記載の光半導体装置。 - 前記金属薄膜層は、前記反射面の全面に設けられていることを特徴とする、請求項1〜4のいずれか一に記載の光半導体装置。
- 前記第1の端子部の前記第2の端子部側ではない側において、前記第1の端子部から離間して位置する第3の端子部を有し、
前記第3の端子部側の壁部が前記第1の端子部と前記第3の端子部の間の隙間を跨ぐように設けられていることにより、前記第1の端子部と前記第3の端子部とが接続され、
前記発光素子は、前記金属薄膜層に電気的に接続するのに代えて、前記第3の端子部に電気的に接続されていることを特徴とする、請求項1〜5のいずれか一に記載の光半導体装置。 - 一面側に素子載置部を有する第1の端子部と、
前記第1の端子部から離間して位置する第2の端子部と、
前記第1の端子部の前記一面上に前記素子載置部を囲むように設けられ、絶縁体である壁部と該壁部の前記素子載置部側の面である反射面に設けられた金属薄膜層とを有するリフレクタ部と、を有し、
前記第2の端子部側の壁部が前記第1の端子部と前記第2の端子部との間の隙間を跨ぐように設けられていることにより、前記第1の端子部と前記第2の端子部とが接続され、
前記金属薄膜層は、前記素子載置部と前記反射面との界面を覆うように設けられており、
前記壁部は、前記第2の端子部側の全体の高さが、前記第2の端子部側ではない側の高さよりも低いことを特徴とする、光半導体装置用リードフレーム。 - 前記第2の端子部から前記壁部の前記反射面ではない面に至るまで第2の金属薄膜層が設けられていることを特徴とする、請求項7に記載の光半導体装置用リードフレーム。
- 前記第1の端子部は前記一面側に銅面を有し、
前記金属薄膜層は前記反射面側より順に積層された銅薄膜層と銀薄膜層を有することを特徴とする、請求項7又は8に記載の光半導体装置用リードフレーム。 - 前記金属薄膜層は、前記反射面の全面に設けられていることを特徴とする、請求項7〜9のいずれか一に記載の光半導体装置用リードフレーム。
- 前記第1の端子部の前記第2の端子部側ではない側において、前記第1の端子部から離
間して位置する第3の端子部を有し、
前記第3の端子部側の壁部が前記第1の端子部と前記第3の端子部との間の隙間を跨ぐように設けられていることにより、前記第1の端子部と前記第3の端子部とが接続されていることを特徴とする、請求項7〜10のいずれか一に記載の光半導体装置用リードフレーム。 - 金属層と該金属層の一面上に積層された絶縁層とを有する積層体を準備する第1の工程と、
前記絶縁層上にマスクを設けて前記絶縁層のエッチング処理を行うことにより、前記一面に素子載置部を囲むように設けられた壁部を形成する第2の工程と、
前記素子載置部及び前記壁部に対してめっき処理を行って、前記素子載置部と前記壁部の前記素子載置部側の面である反射面との界面を覆う金属薄膜層を形成することにより、前記壁部と前記金属薄膜層とを有するリフレクタ部を形成する第3の工程と、
前記金属層上にマスクを設けて前記金属層のエッチング処理を行うことにより、第1の
端子部と、前記第1の端子部から離間して位置し、前記壁部によって前記第1の端子部と接続された第2の端子部とを形成する第4の工程と、
前記素子載置部に発光素子を実装する第5の工程と、
前記素子載置部に樹脂を充填して、前記発光素子と前記金属薄膜層を封止する第6の工程と、を有し、
前記壁部は、前記第2の端子部側の全体の高さが、前記第2の端子部側ではない側の高さよりも低いことを特徴とする、光半導体装置の製造方法。 - 金属層と該金属層の一面上に積層された絶縁層とを有する積層体を準備する第1の工程と、
前記絶縁層上にマスクを設けて前記絶縁層のエッチング処理を行うことにより、前記一面に素子載置部を囲むように設けられた壁部を形成する第2の工程と、
前記素子載置部及び前記壁部に対してめっき処理を行って、前記素子載置部と前記壁部の前記素子載置部側の面である反射面との界面を覆う金属薄膜層を形成することにより、
前記壁部と前記金属薄膜層とを有するリフレクタ部を形成する第3の工程と、
前記金属層上にマスクを設けて前記金属層のエッチング処理を行うことにより、第1の端子部と、前記第1の端子部から離間して位置し、前記壁部によって前記第1の端子部と接続された第2の端子部とを形成する第4の工程と、を有し、
前記壁部は、前記第2の端子部側の全体の高さが、前記第2の端子部側ではない側の高さよりも低いことを特徴とする、光半導体装置用リードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013215609A JP6255884B2 (ja) | 2013-10-16 | 2013-10-16 | 光半導体装置、光半導体装置用リードフレーム、及びそれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013215609A JP6255884B2 (ja) | 2013-10-16 | 2013-10-16 | 光半導体装置、光半導体装置用リードフレーム、及びそれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015079835A JP2015079835A (ja) | 2015-04-23 |
JP6255884B2 true JP6255884B2 (ja) | 2018-01-10 |
Family
ID=53011039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013215609A Expired - Fee Related JP6255884B2 (ja) | 2013-10-16 | 2013-10-16 | 光半導体装置、光半導体装置用リードフレーム、及びそれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6255884B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017157684A (ja) * | 2016-03-02 | 2017-09-07 | ローム株式会社 | 発光装置およびその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3137823B2 (ja) * | 1994-02-25 | 2001-02-26 | シャープ株式会社 | チップ部品型led及びその製造方法 |
DE10020465A1 (de) * | 2000-04-26 | 2001-11-08 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement mit Lumineszenzkonversionselement |
US6949771B2 (en) * | 2001-04-25 | 2005-09-27 | Agilent Technologies, Inc. | Light source |
TW594950B (en) * | 2003-03-18 | 2004-06-21 | United Epitaxy Co Ltd | Light emitting diode and package scheme and method thereof |
JP4572312B2 (ja) * | 2004-02-23 | 2010-11-04 | スタンレー電気株式会社 | Led及びその製造方法 |
JP4922555B2 (ja) * | 2004-09-24 | 2012-04-25 | スタンレー電気株式会社 | Led装置 |
JP2008108835A (ja) * | 2006-10-24 | 2008-05-08 | Harison Toshiba Lighting Corp | 半導体発光装置及びその製造方法 |
JP2009021426A (ja) * | 2007-07-12 | 2009-01-29 | Sharp Corp | チップ部品型led及びその製造方法 |
WO2011077900A1 (ja) * | 2009-12-22 | 2011-06-30 | シャープ株式会社 | 発光ダイオード素子、光源装置、面光源照明装置、及び液晶表示装置 |
JP2011233645A (ja) * | 2010-04-26 | 2011-11-17 | Panasonic Corp | 半導体装置及びその製造方法 |
KR101114197B1 (ko) * | 2010-08-09 | 2012-02-22 | 엘지이노텍 주식회사 | 발광 소자 및 이를 구비한 조명 시스템 |
-
2013
- 2013-10-16 JP JP2013215609A patent/JP6255884B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015079835A (ja) | 2015-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7100275B2 (ja) | リードフレーム及び半導体装置 | |
JP5573176B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
TWI628815B (zh) | 半導體裝置 | |
JP5743184B2 (ja) | 半導体装置およびその製造方法ならびに照明装置 | |
JP6070188B2 (ja) | 発光装置 | |
JP2006093672A (ja) | 半導体発光装置 | |
US9553245B2 (en) | Light emitting device | |
JP6447580B2 (ja) | 発光装置 | |
JP6255884B2 (ja) | 光半導体装置、光半導体装置用リードフレーム、及びそれらの製造方法 | |
JP6019988B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP6551210B2 (ja) | 発光装置 | |
US10186649B2 (en) | Light emitting device | |
JP6066544B2 (ja) | 発光装置 | |
JP5939474B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2013062490A (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、および光半導体装置 | |
JP6398541B2 (ja) | リードフレーム及び発光装置 | |
JP6252023B2 (ja) | 発光装置 | |
JP6115058B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP6155584B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP5227116B2 (ja) | 発光モジュール | |
JP5867261B2 (ja) | 光半導体装置用リードフレーム、光半導体装置、および、それらの製造方法 | |
JP2015056425A (ja) | 光半導体装置、光半導体装置用リードフレーム、及びそれらの製造方法 | |
JP5998609B2 (ja) | 光半導体装置 | |
JP2019033300A (ja) | 発光装置 | |
JP2019012854A (ja) | 半導体装置およびその製造方法ならびに照明装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6255884 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |