JP6238922B2

JP6238922B2 - 電力用半導体装置

Info

Publication number: JP6238922B2
Application number: JP2015027150A
Authority: JP
Inventors: 松田　哲也; 哲也松田; 真一井浦; 哲男本宮
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2015-02-16
Filing date: 2015-02-16
Publication date: 2017-11-29
Anticipated expiration: 2035-02-16
Also published as: JP2016152238A

Description

この発明は、導電体の基板上に配置された多数の電力用半導体素子に並列に大電流を流すよう構成された電力用半導体装置のオン時の渦電流損失低減に関するものである。

電力用半導体素子は、電流を制御する様々な分野で用いられている。１個の電力用半導体素子で制御できない大電流を制御するためには、電力用半導体素子が並列接続されたモジュールが用いられる。非常に電流が大きい電流を制御するために、銅などの導電体の２枚の基板の間に多数の電力用半導体素子を配置したモジュールを用いて、配置された多数の電力用半導体素子を同時にオンオフすることにより２枚の導電体基板の間に流れる大電流をスイッチング制御することが行われている。

このような構成においては、多数の電力用半導体素子の電流分担が均一になるようにすることが課題とされ、多数の電力用半導体素子をできるだけ同時にスイッチングする方法が提案されている。例えば特許文献１では、各半導体スイッチへの制御配線の長さを等しくしたり、外周に近い方にターンオン時間の短い半導体スイッチチップを配したりする構成が提案されている。

一方、特許文献２では、一つの電力用半導体素子により電流をスイッチング制御する場合、素子の周辺部に電流が偏って流れる、いわゆる表皮効果の対策が必要であることが記載されている。

特開２０００−０８２７７３号公報特開２００３−０１７５１２号公報

特許文献１に記載される、各半導体スイッチへの制御配線の長さを等しくしたり、外周に近い方にターンオン時間の短い半導体スイッチチップを配したりする構成によれば、通常のスイッチング回路の知識では、電流分担が均一になると考えられる。しかし、後述の、本発明者らが見出した要因に基づけば、電流オン時の電流分担はより不均一となり、周辺部に配置された半導体スイッチと中央部に配置された半導体スイッチの電流オン時の発熱がより不均一となる。

また、特許文献２に記載されている、一つの電力用半導体素子において発生するとされる表皮効果が、多数の電力用半導体素子を並列に動作させる構成の電力用半導体装置においても発生するのかどうか、対策が必要かどうかは、少なくとも特許文献２からは明らかではない。しかしながら、後述するように、本発明者らの考察により、多数の電力用半導体素子を並列に動作させる構成の電力用半導体装置においても表皮効果が発生し、この原因による電力用半導体素子間の発熱の不均一を緩和する対策が必要となる場合があることが明らかとなった。

この発明は、上記のような問題点を解決するためになされたものであり、特にターンオン時の電力用半導体素子間の発熱の不均一を緩和できる電力用半導体装置を得ることを目的としている。

本発明は、対向する２枚の導電体基板にそれぞれ主電極が電気的に接合された電力用半導体素子が導電体基板の中央部から周辺部に亘って複数配置され、一方の導電体基板から他方の導電体基板に流れる電流を、複数配置された電力用半導体素子の制御電極に制御信号を印加することによりスイッチング制御する電力用半導体装置において、周辺部に配置された電力用半導体素子を、中央部に配置された電力用半導体素子よりもターンオン時間が長い半導体とした。

この発明によれば、周辺部に配置された電力用半導体素子の発熱が抑制され、各電力用半導体素子の発熱の不均一が緩和された電力用半導体装置を提供できる。

本発明の実施の形態１による電力用半導体装置の概略構成を示す上面図である。本発明を適用する電力用半導体装置の上面図および側面図である。本発明の実施の形態１による電力用半導体装置の動作を示す線図である。比較例としての従来の電力用半導体装置の動作を説明する線図である。本発明の実施の形態１による電力用半導体装置の動作を説明する線図である。本発明の実施の形態１による電力用半導体装置の別の動作を説明する図である。比較例としての従来の電力用半導体装置の状態を説明する線図である。本発明の実施の形態１による電力用半導体装置の効果を図７と対比して説明する図である。本発明の実施の形態１による電力用半導体装置の別の概略構成を示す上面図である。本発明の実施の形態１による電力用半導体装置のさらに別の概略構成を示す上面図である。本発明の実施の形態１による電力用半導体装置のさらに別の概略構成を示す上面図である。本発明の実施の形態１による電力用半導体装置のさらに別の概略構成を示す上面図および側面図である。本発明の実施の形態３による電力用半導体装置の概略構成を示す上面図である。本発明の実施の形態３による電力用半導体装置の別の概略構成を示す上面図である。本発明の実施の形態３による電力用半導体装置のさらに別の概略構成を示す上面図である。

実施の形態１．
図２は本発明を適用する電力用半導体装置１を示す図である。図２（ａ）は後述の導電体基板５１を取り除いて示す上面図であり、図２（ｂ）は側面図である。図２に示すように、電力用半導体装置１は、対向する導電体基板５１、および導電体基板５２の２枚の導電体基板の間に複数の電力用半導体素子３が配置されている。電力用半導体素子３の主電流が流れる２つの主電極（例えばＩＧＢＴであればエミッタとコレクタ、ＭＯＳＦＥＴであればドレインとソース）がそれぞれ、導電体基板５１および導電体基板５２に接合されている。それぞれの電力用半導体素子３は制御電極（例えばＩＧＢＴやＭＯＳＦＥＴのゲート）を備えており、制御電極にオンオフの制御信号を印加することにより電力用半導体素子３がオンオフする。電力用半導体素子３がオンのときに導電体基板５１と導電体基板５２の間に電流が流れる。

電力用半導体素子がオフからオンとなる、すなわちターンオンするときの電流立ち上がり時間は１μｓ程度と高速であり、立ち上がり時には電流に高周波成分が多く含まれる。このように、電力用半導体素子のターンオン時には高周波成分が多く含まれるため、電流が導体の表皮に集中して流れる、いわゆる表皮効果が生じる。電流立ち上がり時間１μｓ程度に相当する銅の表皮厚は0.1mm程度である。電力用半導体素子は銅より高抵抗で、表皮厚は厚くなり、数10mm程度である。一方、図２に示す、本発明を適用する大電流を通電する電力用半導体装置の幅（導電体基板の幅）は数百ｍｍである。高周波の電流が断面積の大きなブスバー等に流れる場合、ブスバーの導体の表面に集中することは良く知られている。同様に、電力用半導体装置は幅広の大きな導電体基板上に多数の素子を並べた構造であり、導電体基板の幅が、上記表皮厚より十分大きい場合、導電体基板の面に対して直交する方向に電流が流れるため、図２（ｂ）の矢印で示す電流６のように導電体基板の周辺部に配置された電力用半導体素子に電流が集中して流れる。

この電流の立ち上がり時に生じる、周辺部への電流の集中による複数の電力用半導体素子の発熱の不均一を緩和させるために本発明が考案された。図１は、本発明の実施の形態１による電力用半導体装置１の動作を説明する図である。図１（ａ）は、入力された制御信号がオンとなった直後の、ステップ１の動作状態を示す図である。図において、白抜きの素子１０はオフ状態の素子で、ここでは周辺部電力用半導体素子１０と呼ぶ。斜線で示した素子１２はオン状態の素子を表し、ここでは中央部電力用半導体素子１２と呼ぶ。図１（ｂ）は、制御信号がオンとなった時刻から少し時間が経過したステップ２の動作状態を示す図である。図２（ｂ）に示す様にステップ２においてはすべての電力用半導体素子３がＯＮしている。以上のように、電力用半導体素子３のうち周辺部に配置されている一部の電力用半導体素子３を周辺部電力用半導体素子１０として、それ以外の電力用半導体素子３である中央部電力用半導体素子１２よりも遅れてオン状態とする。周辺部電力用半導体素子１０の数は限定しないが、電力用半導体素子３のうち、少なくとも周辺に配置されている一部の電力用半導体素子３を周辺部電力用半導体素子１０として、それ以外の電力用半導体素子である中央部電力用半導体素子１２よりも遅れてターンオンするように構成すればよい。また、中央部電力用半導体素子１２が中央部の極一部、極端な場合一つの素子であり、それ以外を周辺部電力用半導体素子１０として、中央部電力用半導体素子１２よりも遅れてターンオンするように構成してもよい。

図３は電力用半導体素子がオンするタイミングを示す図である。図３（ａ）は中央部電力用半導体素子１２の動作を示す図である。図３（ｂ）は、周辺部電力用半導体素子１０の動作を示す図である。本発明による電力用半導体装置では、電力用半導体素子がターンオンするとき、中央部電力用半導体素子１２が周辺部電力用半導体素子１０よりも先にターンオンし、中央部電力用半導体素子１２のターンオンから時間差Δｔ後に周辺部電力用半導体素子１０がターンオンするように構成されている。このような状態を実現する具体的な構成は、実施の形態２以降で説明する。この時間差で電力用半導体素子がターンオンする効果を説明する前に、全素子が同時にオンとなる従来の場合の問題点について考察する。

図４は、全素子が同時にオンとなる従来の場合の発熱の時間依存性を説明する図である。図４（ａ）は電力用半導体装置の通電パターンで、ある電流値のオンとオフが繰り返される。図４（ｂ）は図４（ａ）の楕円で囲った部分、即ち通電パターンの立ち上がり部を時間を拡大して示す図である。図４（ｂ）に示すように、電力用半導体装置、即ち導電体基板に急激に立ち上がる電流が流れるため高周波成分を多く含む電流が流れ、電流はその後一定になり低周波成分が増える。図４（ｃ）は、図４（ｂ）の電流を与えた場合の電力用半導体装置１内の周辺部と中央部の電力用半導体素子の発熱の時間依存性を示す図である。曲線２０が周辺部に配置された電力用半導体素子の発熱の時間依存性を、曲線２２が中央部に配置された電力用半導体素子の発熱の時間依存性を示す。

高周波成分を多く含む急激に立ち上がる電流を与えた場合、上述のように、まず周辺部の電力用半導体素子に集中して電流が流れ、中央部にはほとんど電流が流れない。この場合、周辺部の電力用半導体素子は定常時の電流よりも多くの電流が流れる。特に、発熱はＲＩ²に比例するので、発熱はより大きくなる。更に、周辺部は電流が早く立ち上がり、ｄｉ／ｄｔが大きくなりため、磁束密度Ｂも大きく変化し、渦電流も流れる。これにより、周辺部の電力用半導体素子の発熱は図４（ｃ）の曲線２０で示すように、より増大する。その後電流が一定になると、中央部の電力用半導体素子にも電流が流れ始めるため、電流は全体の電力用半導体素子に分散され周辺部の電力用半導体素子の発熱は低減する。また、渦電流も低減するため、発熱は低減し、最終的には抵抗と電流値のみで決まる発熱になる。

電流が一定になると、高周波成分は減少し低周波成分が主になる。表皮厚は周波数に逆比例であるので、低周波になれば、表皮厚は増大する。中央部は周辺からの距離が遠いため、表皮厚が厚いことに相当する。即ち、中央部には低周波の電流しか流れず、立ち上がりが遅い電流が流れる。このため、中央部の電力用半導体素子では、徐々に電流が増加し、発熱も図４（ｃ）の曲線２２に示すように徐々に増大し、ある時間になると発熱は一定値になる。中央部の電力用半導体素子の発熱は十分時間経過後の発熱を超えることはない。

従来は、電力用半導体素子の数が少なく導電体基板が小さく、また素子自体の抵抗が大きかったため、表皮厚が大きいことから、表皮厚対導電体基板（モジュール)の大きさの比は表皮厚の方が大きいかほぼ同じで、以上で説明したような表皮効果による発熱の不均一はほとんど生じず、問題にならなかなった。

近年、電力用半導体素子の数が非常に多い大規模構成のパワーモジュールも開発されつつある。また、ＳｉＣなど低抵抗素子も実用化段階にある。低抵抗になると、表皮厚は抵抗率の平方根に比例するため、抵抗率が下がると表皮厚は小さくなる。これらより、今後ますます導電体基板の上の素子の、表皮厚効果による発熱の不均一が問題となる。発明者らは、この新しい課題に気づき、本願により発熱の不均一を緩和する方法を提案するものである。

図５は、本発明による電力用半導体装置の動作および効果を説明する図である。図５（ａ）は、従来の状態を示す図４（ｂ）と同じく、導電体基板に流れるトータルの電流の時間依存性を示す図である。図において、直線３０で示す部分は電流が立ち上がりはじめ一定になるまでの遷移状態の導電体基板電流であり、直線３２で示す部分は一定になった後の導電体基板電流である。図５（ｂ）と図５（ｃ）は、図３（ａ）と図３（ｂ）と同じ図であり、それぞれ中央部電力用半導体素子１２と周辺部電力用半導体素子１０のオンオフ状態を示す図である。図５（ｄ）は本発明の電力用半導体素子の発熱を示す図であり、曲線２４が周辺部電力用半導体素子１０の発熱、曲線２６が中央部電力用半導体素子１２の発熱を示している。

本発明では、まず、中央部電力用半導体素子１２が先にターンオンし、中央部電力用半導体素子１２には電流が流れ始める。この場合、周辺部電力用半導体素子１０はオフ状態のため電流は流れていない。表皮厚は周波数の平方根に反比例する。即ち、表皮厚の値が小さいほど周波数が高く、表皮厚の値が大きいほど周波数は低い。中央部は周辺からの距離が遠いため、中央部電力用半導体素子１２には、表皮厚の値が大きい低周波の電流しか流れない。従って、中央部電力用半導体素子１２には表皮効果でゆっくりと電流が増大する。ただし、周辺部電力用半導体素子１０はオフ状態であるので、中央部電力用半導体素子１２においては、全素子が同時にターンオンした場合の中央部電力用半導体素子に比べ電流は速く立ち上がる。

遅れて周辺部電力用半導体素子１０がターンオンする。周辺部電力用半導体素子１０の位置では、表皮厚の値が小さい高周波成分が流れやすい。即ち、周辺部電力用半導体素子１０に急激に電流が流れる。但し、中央部電力用半導体素子１２には既に電流が流れているため、全素子を同時にオンする場合に比べ、周辺部電力用半導体素子１０の電流増加は小さい。少なくとも、全素子を同時にオンする場合に比べ、電流ピークは小さく発熱は小さくなり、ｄｉ／ｄｔも小さく渦電流も小さくなる。したがって、図５（ｄ）の曲線２４で示すように、周辺部電力用半導体素子１０のピークの発熱は、従来の周辺部の電力用半導体素子の発熱を示す図４（ｃ）の曲線２０のピーク発熱に比べ小さくなる。

なお、周辺部電力用半導体素子１０をオンせずオフ状態のままの場合、オンしている素子が少ない分、電流が定常状態に達しても１個当たりの素子の発熱が高くなる。この様に、周辺部電力用半導体素子１０がターンオンするタイミングは導電体基板に流れるトータルの電流値が立ち上がり始める時点と、立ち上がり一定になった時点の間の時点が良い。即ち、周辺部電力用半導体素子１０は、図５（ａ）に示す、導電体基板の電流が一定になるまでの遷移状態３０の間でターンオンするのが良い。周辺部電力用半導体素子１０がオフ状態のまま電流が一定になると中央部電力用半導体素子１２のみで全電流を分担することになるため、中央部電力用半導体素子１２の電流が増加してしまう。以上を考慮すると、周辺部電力用半導体素子１０として、最初にオフしておく素子の数と、ターンオンのタイミングを調整することでピークの発熱を最小化可能である。

上記では、単純化のために全電力用半導体素子３を２段階でターンオンする例について説明した。２段階でターンオンするのに限らず、中央部から周辺部に向けてオンする電力用半導体素子を順次増加させるように順次ターンオンしてもよい。特に、ＳｉＣ等の低抵抗の電力用半導体素子を採用した場合や、基板が大きくなると、周辺部への電流集中効果が顕著になり、オンする電力用半導体素子を中央部から周辺部に向けて順次増加させることが有効になる。この例を図６に示す。図６（ａ）はステップ１で中央部の電力用半導体素子４個のみオン、図６（ｂ）はステップ２で中央部の電力用半導体素子１２個のみオン、図６（ｃ）はステップ３で中央部の電力用半導体素子２４個オン、図６（ｄ）はステップ４で全電力用半導体素子３６個オンと、オンする電力用半導体素子を中央から周辺に向けて順次増加させる。なお、図６では４段階でオンする電力用半導体素子を増加させたが、４段階に限らず、n段階（ｎは２以上の整数）で中央部から周辺部に向けて順次ターンオンするようにすればよい。

図７と図８に、三次元有限要素法にて電力用半導体素子と導電体基板をモデル化し、図５（ａ）に示す様な立ち上がりが速くその後一定となるパルス電流を与えて渦電流計算した場合の、電力用半導体素子の発熱の時間依存性を示す。

図では多数ある電力用半導体素子の内の、中央部真ん中と周辺の電力用半導体素子の発熱のみを示した。図７と図８において、２８、２９はそれぞれピークの発熱の位置を示す。図７は全電力用半導体素子を同時にオンした従来の場合の発熱を示す図である。初期では周辺の電力用半導体素子に発熱が集中しピークの発熱２８をつけた後、徐々に一定値に発熱が低減する様子が示されている。一方、曲線２２で示す中央部の電力用半導体素子の発熱は徐々に増加し、一定値に近づき両者は同じ発熱に近づいていく様子が示されている。図８は、本発明による、周辺部電力用半導体素子が中央部電力用半導体素子よりも遅れてターンオンした場合の発熱を示す図である。曲線２６が中央部の電力用半導体素子の発熱、曲線２４が周辺部の電力用半導体素子の発熱を示している。周辺部電力用半導体素子が中央部電力用半導体素子よりも遅れて、図５（ａ）の電流が一定になる時点の前にターンオンした場合で、周辺部電力用半導体素子がターンオンする時間をある程度最適化した計算結果を示している。図８に示す本発明による周辺部の電力用半導体素子のピーク発熱２９は、図７の従来の周辺部の電力用半導体素子のピーク発熱２８に比べ約１／２まで低減し、ピーク発熱が緩和されていることが解る。

上記では、導電体基板が正方形の場合について述べた。電力用半導体装置１として、導電体基板が正方形以外、即ち電力用半導体素子の配置が細長、丸、長方形など種々の形状が考えられる。以下では正方形以外の種々の形状の導電体基板の電力用半導体装置１について説明する。いずれのパターンにおいても、正方形の素子のパターン同様、中央部に配置された電力用半導体素子が先にターンオンし、遅れて周辺部に配置された電力用半導体素子がターンオンする、２ステップでオンする素子を変化させる場合について述べるが、n段階でオンする電力用半導体素子を増加させても良いのは言うまでもない。以下の図ではステップ１においてオンする電力用半導体素子、すなわち中央部電力用半導体素子１２を斜線で示し、オンしない電力用半導体素子、すなわち周辺部電力用半導体素子１０を白抜きで示す。

図９の例では導電体基板が細長く素子の配置も細長い場合である。この場合、少なくとも両端に配置された周辺部電力用半導体素子１０を中央部に配置された中央部電力用半導体素子１２よりも遅れてターンオンする。

図１０の例では導電体基板が丸い場合の配置である。この場合、周辺１周の周辺部電力用半導体素子１０が、それ以外の素子である中央部電力用半導体素子１２よりも遅れてターンオンする。周辺部電力用半導体素子１０は、必ずしも周辺１周の電力用半導体素子に限らず、さらに多くの電力用半導体素子を周辺部電力用半導体素子１０とし、中央部に配置された電力用半導体素子よりも遅れてターンオンするようにしても良い。

図１１の例では導電体基板が長方形の場合である。この場合、長方形の長辺両端の素子を多く周辺部電力用半導体素子１０として、それ以外の中央部電力用半導体素子１２よりも遅れてターンオンする。この様な場合には、図に示す様に、周辺部電力用半導体素子１０を長手方向（図ではＸ方向）に多くする必要がある。

以上の例では電流は紙面に垂直に入る場合を仮定し、オンする電力用半導体素子を対称に配置する場合を示した。オンする素子を非対称にした方が良い場合がある。図１２ではこの例を示す。例えば、水平方向であるＸ方向から導電体基板５１へ電流が流入する場合、インダクタンスの大きさがＸ方向左右の素子で異なり、電流経路のインダクタンスに差が生じ、インダクタンスが小さい方の電流の立ち上がりが速くなり、電力用半導体素子の電流が左右Ｘ方向に偏る場合がある。オフしている素子はなるべく少なくしたい。この場合、片側をより多くオフしておく方が良い。即ち、ステップ１でターンオンする素子をＸ方向で非対称とし偏りを持たせた場合が有効である場合もある。

いずれの場合も、周辺部電力用半導体素子１０の数は限定しないが、電力用半導体素子３のうち、少なくとも周辺に配置されている一部の電力用半導体素子３を周辺部電力用半導体素子１０として、それ以外の電力用半導体素子である中央部電力用半導体素子１２よりも遅れてターンオンするように構成すればよい。この構成により、周辺部電力用半導体素子１０のターンオン時の発熱が緩和される。

実施の形態２．
実施の形態２以降では、周辺部電力用半導体素子よりも中央部電力用半導体素子を先にターンオンさせる具体的な構成について説明する。実際の電力用半導体素子では、制御電極にオンの制御信号を印加してからオンするまで、すなわち主電極間の電流が立ち上がるまでの時間であるターンオン時間が長い素子と短い素子とがあり、ターンオン時間がばらついている。導電体基板に接合する前に、それぞれの電力用半導体素子のターンオン時間を測定し、ターンオン時間が短い素子を中央部に配置し、ターンオン時間が長い素子を周辺部に配置する。すなわち、実施の形態１で説明した周辺部電力用半導体素子１０を、中央部電力用半導体素子１２のターンオン時間よりも長いターンオン時間の素子とする。このようにターンオン時間が異なる特性の素子を選択して配置することで、全電力用半導体素子に対する制御信号が同時にオンとなるようにしても実施の形態１で説明した動作を実現することができる。この方法では電力用半導体素子がターンオンするタイミングを調整する回路などが不要であり、構成が簡単になる。

なお、特許文献１には、ターンオン時間が短い素子を周辺部に配置し、ターンオン時間が長い素子を中央部に配置する構成が開示されている。この構成では、周辺部にターンオン時間が短い素子を配置するため、ターンオン時に周辺部に電流が流れ込み、周辺部の電流が増加してしまい、周辺素子の発熱が増大してしまう。即ち、特許文献１では、発熱がより不均一となる。また、立ち上がりが速い素子はＬＲ回路と考えると、電流立ち上がりの時定数はＬ／ＲなのでＲが大きいことに相当し、かえって損失は増大する。

これに対し、本発明の実施の形態２による電力用半導体装置では、ターンオン時間が短い電力用半導体素子を中央部に配置し、ターンオン時間が長い電力用半導体素子を周辺部に配置したので、実施の形態１において説明したように、周辺部の電力用半導体素子のターンオン時の発熱を緩和できる。

実施の形態３．
実施の形態３では、周辺部電力用半導体素子のオンのタイミングを積極的に遅らせる構成について説明する。説明を簡単にするため、電力用半導体装置１に配置される全電力用半導体素子の数を１６として説明するが、電力用半導体素子が中央部から周辺部に亘って複数配置されていれば、全電力用半導体素子の数に制限はない。図１３は、本発明の実施の形態３による電力用半導体装置の構成を示す概略図である。制御信号の入力点２０２から、各電力用半導体素子の制御電極への配線２００を介して、各電力用半導体素子の制御電極へ制御信号を印加する構成としている。図１３の構成では、オンのタイミングを遅くする周辺部電力用半導体素子１０の制御電極への配線が、中央部電力用半導体素子１２の制御電極への配線よりも長くなるように構成している。このように構成すると、周辺部電力用半導体素子１０の制御電極への配線のインダクタンスが大きくなる効果を有する。配線のインダクタンスが大きいため、周辺部電力用半導体素子１０の制御信号の電圧の上昇が遅くなり周辺部電力用半導体素子１０のターンオンを、中央部電力用半導体素子１２のターンオンよりも遅らせることができる。

図１４は、本発明の実施の形態３による電力用半導体装置の別の構成を示す概略図である。図１４に示す構成では、周辺部電力用半導体素子１０の制御電極への配線の途中に、制御信号を遅延させる遅延部材２１０を挿入している。遅延部材２１０としては、抵抗やインダクタンスがある。さらには、遅延部材２１０として抵抗とコンデンサで遅延回路を構成しても良い。このように、挿入する遅延部材２１０としては、制御信号を遅らせる素子や回路であればどのようなものでも構わない。周辺部電力用半導体素子１０の制御電極への配線に遅延部材２１０を挿入することで、周辺部電力用半導体素子１０の制御電極に印加される制御信号が、中央部電力用半導体素子１２の制御電極に印加される制御信号よりも遅れるため、周辺部電力用半導体素子１０のターンオンを、中央部電力用半導体素子１２のターンオンよりも遅らせることができる。

図１５は、本発明の実施の形態３による電力用半導体装置のさらに別の構成を示す概略図である。図１５に示す構成では、中央部電力用半導体素子１２の制御電極には入力点２０３から中央部電力用半導体素子用の制御信号が入力されて印加されるように構成され、周辺部電力用半導体素子１０の制御電極には入力点２０４から周辺部電力用半導体素子用の制御信号が入力されて印加されるように構成されている。周辺部電力用半導体素子用の制御信号は、中央部電力用半導体素子用の制御信号よりも遅れてオンとなる制御信号とする。このように、中央部電力用半導体素子１２の制御電極に印加される制御信号と、周辺部電力用半導体素子１０の制御電極に印加される制御信号とを別の制御信号として、中央部電力用半導体素子１２が先にターンオンし、遅れて周辺部電力用半導体素子１０がターンオンするように構成できる。

以上のように、実施の形態３では、中央部電力用半導体素子１２の制御電極に印加される制御信号のオンのタイミングよりも、周辺部電力用半導体素子１０の制御電極に印加される制御信号のオンのタイミングが遅れるように構成したため、実施の形態１で説明したように、周辺部電力用半導体素子１０が中央部電力用半導体素子１２よりも遅れてターンオンし、周辺部電力用半導体素子１０の発熱を緩和することができる。

なお、ワイドバンドギャップ半導体材料である炭化珪素（ＳｉＣ）等を用いた電力用半導体素子は低抵抗素子であり、ワイドバンドギャップ半導体により形成された電力用半導体素子を実装する電力用半導体装置では、表皮厚の値がより小さくなるため、本発明を適用すると特に効果がある。ワイドバンドギャップ半導体材料としては、他に、窒化ガリウム系材料、ダイアモンドなどがある。

１電力用半導体装置、３電力用半導体素子、１０周辺部電力用半導体素子、１２中央部電力用半導体素子、５１、５２導電体基板、２００制御電極への配線、２１０遅延部材

Claims

対向する２枚の導電体基板にそれぞれ主電極が電気的に接合された電力用半導体素子が前記導電体基板の中央部から周辺部に亘って複数配置され、一方の導電体基板から他方の導電体基板に流れる電流を、前記複数配置された電力用半導体素子の制御電極に制御信号を印加することによりスイッチング制御する電力用半導体装置において、
前記周辺部に配置された前記電力用半導体素子である周辺部電力用半導体素子は、前記中央部に配置された前記電力用半導体素子である中央部電力用半導体素子よりもターンオン時間が長い電力用半導体素子であることを特徴とする電力用半導体装置。
前記電力用半導体素子はワイドバンドギャップ半導体により形成されていることを特徴とする請求項１に記載の電力用半導体装置。
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイアモンドの半導体であることを特徴とする請求項２に記載の電力用半導体装置。