JP6238226B2

JP6238226B2 - 半導体レーザ装置

Info

Publication number: JP6238226B2
Application number: JP2013205137A
Authority: JP
Inventors: 靖夫山崎; 岡田　亘正; 亘正岡田
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2013-09-30
Filing date: 2013-09-30
Publication date: 2017-11-29
Anticipated expiration: 2033-09-30
Also published as: JP2015070200A; US9397473B2; US20150092803A1

Description

本発明は、半導体レーザ装置に関する。

光通信における信号光源として、半導体レーザチップを搭載した半導体レーザ装置が用いられている（例えば、特許文献１参照）。半導体レーザチップは、活性層をｎ型半導体層とｐ型半導体層とで挟んだ構造を有する。

特開２０１３−８０９００号公報

ｎ型半導体層に電気的に接続される電極パッドとｐ型半導体層に電気的に接続される電極パッドとを共に、基板の上面側に配置する場合がある。この場合、活性層に共振器方向（光出射端面に垂直な方向）に均一の電流が注入されることを考慮して、各電極パッドを共振器方向に対して中央部に配置することが考えられる。しかしながら、この構成では、半導体レーザチップを駆動させる駆動用ＩＣチップと電極パッドとの間に接続されるワイヤが長くなり、高周波特性が劣化してしまう。

本発明は、上記課題に鑑みなされたものであり、高周波特性の劣化を抑制することが可能な半導体レーザ装置を提供することを目的とする。

本発明は、基板上に順に配置された第１導電型の半導体層、活性層、第２導電型の半導体層を有する光閉じ込め構造と、光出力側に向けて配置される第１端面と、前記第１端面と対向した第２端面と、前記第１端面と前記第２端面とが対向する方向における中央が、前記第１端面と前記第２端面との距離の半分よりも前記第２端面に近い位置に配置され、前記第１導電型の半導体層あるいは前記第２導電型の半導体層の何れか一方と接続された第１電極パッドと、前記第１電極パッドよりも前記第１端面と前記第２端面とが対向する方向において長く延在し、前記第１導電型の半導体層あるいは前記第２導電型の半導体層の何れか他方と接続された第２電極パッドと、を備えることを特徴とする半導体レーザチップである。本発明によれば、高周波特性の劣化を抑制することができる。

上記構成において、前記第１電極パッドと前記第１導電型の半導体層あるいは前記第２導電型の半導体層の何れか一方とを接続する配線は、前記第１端面と前記第２端面とが対向する方向と交差する方向に延在した後、前記第２端面側に屈曲して前記第１電極パッドに接続されている構成とすることができる。

上記構成において、前記第１電極パッドと前記第１端面との間に、識別用パターンが設けられている構成とすることができる。

上記構成において、前記第２電極パッドには、直流電圧と変調器信号とが印加される構成とすることができる。

本発明は、上記いずれかに記載の半導体レーザチップと、前記半導体レーザチップの前記第２端面の後方に配置された駆動用ＩＣチップと、前記第２電極パッドの前記第２端面側の領域と前記駆動用ＩＣチップの変調器信号端子とを接続する第１ワイヤと、前記第１電極パッドと前記駆動用ＩＣチップの基準電位端子とを接続する第２ワイヤと、前記第２電極パッドの前記第１端面側の領域と前記駆動用ＩＣチップの直流端子とを接続する第３ワイヤと、を備えることを特徴とする半導体レーザ装置である。

上記構成において、前記基準電位端子から前記第１電極パッドに入力される信号は、前記第２電極パッドに入力される変調信号と逆相の変調信号である構成とすることができる。

上記構成において、前記半導体レーザチップが搭載された搭載部を備え、前記第３ワイヤは、前記第１電極パッドと前記搭載部に設けられた接続用パッドとの間に接続されたワイヤと、前記接続用パッドと前記直流端子との間に接続されたワイヤと、によって構成されている構成とすることができる。

上記構成において、前記接続用パッドは、前記第１ワイヤと重ならない位置に設けられている構成とすることができる。

本発明によれば、高周波特性の劣化を抑制することができる。

図１（ａ）は、実施例１に係る半導体レーザチップを示す上面図、図１（ｂ）は、図１（ａ）のＡ−Ａ間の断面図、図１（ｃ）は、図１（ｂ）の領域Ｂの拡大図である。図２は、比較例１に係る半導体レーザチップを示す上面図である。図３（ａ）は、実施例２に係る半導体レーザ装置を示す斜視図、図３（ｂ）は、図３（ａ）におけるキャリアを拡大した斜視図である。図４は、半導体レーザチップと駆動用ＩＣチップとが搭載された領域を拡大した上面図である。図５（ａ）は、実施例２の変形例１に係る半導体レーザ装置を示す斜視図、図５（ｂ）は、図５（ａ）におけるキャリアを拡大した斜視図である。図６は、半導体レーザチップと駆動用ＩＣチップとが搭載された領域を拡大した上面図である。

以下、図面を参照して、本発明の実施例について説明する。

図１（ａ）は、実施例１に係る半導体レーザチップを示す上面図、図１（ｂ）は、図１（ａ）のＡ−Ａ間の断面図、図１（ｃ）は、図１（ｂ）の領域Ｂの拡大図である。図１（ａ）から図１（ｃ）のように、実施例１の半導体レーザチップ１００は、基板１０に凹部１２ａ、１２ｂが設けられ、凹部１２ａと１２ｂとの間に凸部１４が設けられている。

凸部１４は、基板１０上に設けられたメサ形状をした光閉じ込め構造４０と、光閉じ込め構造４０の両側に設けられた第１埋込層３４と、第１埋込層３４上に設けられた第２埋込層３６と、光閉じ込め構造４０及び第２埋込層３６上に設けられた第３埋込層３８と、を含む。光閉じ込め構造４０は、基板１０側から順に積層された下部クラッド層４２（第１導電型の半導体層）、活性層４４、及び上部クラッド層４６（第２導電型の半導体層）を含む。凹部１２ａ、１２ｂと凸部１４と基板１０とを覆って絶縁膜１６が設けられている。

基板１０は、例えばｎ型ＩｎＰ基板である。下部クラッド層４２は、基板１０と同じ導電型を有する半導体層であり、例えば厚さ０．５μｍのｎ型ＩｎＰ層である。活性層４４は、例えばＩｎＧａＡｓＰ系の多重量子井戸構造を有する。上部クラッド層４６は、下部クラッド層４２と反対の導電型を有する半導体層であり、例えば厚さ０．２μｍのｐ型ＩｎＰ層である。第１埋込層３４は、例えばｐ型半導体層であり、厚さ１．３μｍのｐ型ＩｎＰ層を用いることができる。第２埋込層３６は、例えばｎ型半導体層であり、厚さ０．２μｍのｎ型ＩｎＰ層を用いることができる。第３埋込層３８は、上部クラッド層４６と同じ導電型及び材料からなり、クラッド層としての役割を果たす。第３埋込層３８は、例えば厚さ２．０μｍのｐ型ＩｎＰ層である。絶縁膜１６は、例えば窒化シリコン膜を用いることができる。

半導体レーザチップ１００は、矩形形状をしており、活性層４４からの光が出射される端面であり、光出力側に向けて配置された第１端面１８と、第１端面１８に対して反対側の端面である第２端面２０と、を有する。凸部１４は、第１端面１８と第２端面２０との間を延在して（即ち、共振器方向に延在して）設けられている。つまり、光閉じ込め構造４０は、第１端面１８と第２端面２０との間を延在して設けられている。凸部１４が延在する方向（即ち、第１端面１８と第２端面２０とが対向する方向）を第１方向、第１方向に交差する方向を第２方向とする。

凸部１４の一方の側方にある凹部１２ａでは、絶縁膜１６の一部が除去されて、基板１０が露出している。基板１０の露出した部分上に、オーミック電極であるＮ電極２２が設けられている。Ｎ電極２２は、例えばＡｕ（金）とＧｅ（ゲルマニウム）の合金とＮｉ（ニッケル）とＡｕとの積層体からなる。Ｎ電極２２は、第１方向に延在して設けられている。Ｎ電極２２には第１配線２４の一端が接続され、第１配線２４の他端にはＮ電極パッド２６が接続されている。第１配線２４は、第１方向におけるＮ電極２２の中央部から引き出されてＮ電極パッド２６に接続されている。例えば、第１配線２４は、Ｎ電極２２から第２方向に延在した後、第２端面２０側に屈曲してＮ電極パッド２６に接続されている。第１配線２４は、例えば厚さ３μｍのＡｕからなる。Ｎ電極パッド２６は、例えば厚さ６μｍのＡｕめっきからなる。Ｎ電極パッド２６は、第１配線２４、Ｎ電極２２、及び基板１０を介して、下部クラッド層４２に電気的に接続されている。

Ｎ電極パッド２６と第２端面２０との間隔（最短距離）は、Ｎ電極パッド２６と第１端面１８との間隔（最短距離）よりも短くなっている。このように、光閉じ込め構造４０の一方の側方に設けられ、Ｎ電極２２（第１導電型電極）を介して下部クラッド層４２（第１導電型の半導体層）に電気的に接続されたＮ電極パッド２６（第１電極パッド）は、第１端面１８よりも第２端面２０側に寄って設けられている。即ち、Ｎ電極パッド２６は、第１方向における中央が第１端面１８と第２端面２０の距離の半分よりも第２端面２０に近い位置に配置されている。なお、図１（ａ）では、Ｎ電極パッド２６は円形形状をしている場合を例に図示しているが、矩形形状等、その他の形状をしていてもよい。

凸部１４上では、絶縁膜１６の一部が除去されて、第３埋込層３８が露出している。第３埋込層３８の露出した部分上に、オーミック電極であるＰ電極２８が設けられている。Ｐ電極２８は、例えばＴｉ（チタン）とＰｔ（白金）とＡｕ（金）との積層体からなる。Ｐ電極２８は、第１方向に延在して設けられている。Ｐ電極２８には第２配線３０の一端が接続され、第２配線３０の他端にはＰ電極パッド３２が接続されている。第２配線３０は、第１方向におけるＰ電極２８の中央部から引き出されてＰ電極パッド３２に接続されている。例えば、第２配線３０は、Ｐ電極２８から第２方向に延在してＰ電極パッド３２に接続されている。第２配線３０は、例えば厚さ３μｍのＡｕからなる。Ｐ電極パッド３２は、例えば厚さ６μｍのＡｕめっきからなる。Ｐ電極パッド３２は、Ｎ電極パッド２６とは凸部１４に対して反対側に設けられている。Ｐ電極パッド３２は、第２配線３０、Ｐ電極２８、及び第３埋込層３８を介して、上部クラッド層４６に電気的に接続されている。

Ｐ電極パッド３２は、第１端面１８と第２端面２０との間の中央部に設けられ、第１方向においてＮ電極パッド２６よりも長い形状をしている。即ち、Ｐ電極パッド３２と第１端面１８との間隔（最短距離）と、Ｐ電極パッド３２と第２端面２０との間隔（最短距離）とは、同程度になっている。このように、光閉じ込め構造４０の他方の側方に設けられ、Ｐ電極２８（第２導電型電極）を介して上部クラッド層４６（第２導電型の半導体層）に電気的に接続されたＰ電極パッド３２（第２電極パッド）は、第１方向においてＮ電極パッド２６よりも長く延在して設けられている。なお、図１（ａ）では、Ｐ電極パッド３２が楕円形状をしている場合を例に図示したが、矩形形状等、その他の形状をしていてもよい。

実施例１の半導体レーザチップ１００は、直接変調型レーザであり、入力される電流には高周波の変調がかけられる。したがって、Ｐ電極パッド３２には、直流電圧と高周波の交流電圧とが印加されることになる。言い換えると、Ｐ電極パッド３２には、直流電圧と変調器信号とが印加されることになる。Ｎ電極パッド２６は、基準電位（例えばグランド電位）に接続される。なお、一般的な直接変調型レーザは、基板の上面側に直流電圧と変調器信号とが印加される電極パッドが設けられ、基準電位に接続される電極パッドは基板の下面側に設けられるが、容量及びマッチングの点から、実施例１では、両電極パッドを基板の上面側に設けている。

このように、Ｐ電極パッド３２には、直流電圧と変調器信号とが印加されることから、それぞれを印加するためのワイヤが接続されるため、第１方向において長い形状をしている。一方、Ｎ電極パッド２６は、基準電位に接続するためのワイヤが１本接続されるだけであるため、Ｐ電極パッド３２よりも小さい形状をしている。

ここで、実施例１の半導体レーザチップの効果を説明するために、比較例１の半導体レーザチップについて説明する。図２は、比較例１に係る半導体レーザチップを示す上面図である。図２のように、比較例１の半導体レーザチップは、Ｐ電極パッド３２だけでなく、Ｎ電極パッド２６も、第１端面１８と第２端面２０との間の中央部に設けられている。即ち、Ｎ電極パッド２６と第１端面１８との間隔（最短距離）と、Ｎ電極パッド２６と第２端面２０との間隔（最短距離）とは、同程度になっている。Ｎ電極パッド２６とＰ電極パッド３２とを、第１端面１８と第２端面２０との間の中央部に設けているのは、活性層４４に第１方向において電流が均一に注入されることを考慮したものである。

半導体レーザチップを駆動させるための駆動用ＩＣ（Integrated Circuit）チップは、活性層４４からの光が第１端面１８から出射されることを踏まえ、第２端面２０の後方に配置されることになる。駆動用ＩＣチップの各端子と、Ｎ電極パッド２６及びＰ電極パッド３２とは、ワイヤによって接続される。この際、Ｎ電極パッド２６はＰ電極パッド３２よりも小さな形状をしているため、比較例１のように、Ｎ電極パッド２６とＰ電極パッド３２とが共に第１端面１８と第２端面２０との間の中央部に設けられると、Ｎ電極パッド２６に接続されるワイヤが長くなってしまう。これにより、高周波特性の劣化を招いてしまう。

一方、実施例１によれば、図１（ａ）のように、Ｎ電極パッド２６は、第１方向における中央が第１端面１８と第２端面２０の距離の半分よりも第２端面２０に近い位置に配置されている。即ち、Ｎ電極パッド２６は、第１端面１８よりも第２端面２０側に寄って設けられている。これにより、Ｎ電極パッド２６に接続されるワイヤを短くすることができる。よって、高周波特性の劣化を抑制することができる。

また、Ｎ電極パッド２６の第１方向における中央を、第１端面１８と第２端面２０の距離の半分よりも第２端面２０に近い位置に配置することで、Ｎ電極パッド２６と第１端面１８との間の領域が広くなる。このため、図１（ａ）のように、Ｎ電極パッド２６と第１端面１８との間に、識別用パターン４８を設けることが可能となる。識別用パターン４８とは、半導体レーザチップ１００を識別するためのパターンであり、例えば図１（ａ）のように、数字が記載される。また、識別用パターン４８は、Ｎ電極パッド２６及びＰ電極パッド３２と同じ材料、即ちＡｕめっきで形成されることができる。

活性層４４に注入される電流の第１方向における均一性を考慮すると、図１（ａ）のように、第１配線２４は、第１方向におけるＮ電極２２の中央部から引き出されていることが好ましく、第２配線３０は、第１方向におけるＰ電極２８の中央部から引き出されていることが好ましい。また、Ｎ電極パッド２６とＰ電極パッド３２とに接続されるワイヤ長を同程度とするために、Ｎ電極パッド２６と第２端面２０との間隔（最短距離）と、Ｐ電極パッド３２と第２端面２０との間隔（最短距離）とは、同程度であることが好ましい。

実施例１では、Ｎ電極パッド２６が、第１方向における中央が第１端面１８と第２端面２０の距離の半分よりも第２端面２０に近い位置に配置され、Ｐ電極パッド３２が、第１方向においてＮ電極パッド２６よりも長く延在している場合を例に示したが、逆の場合でもよい。即ち、Ｐ電極パッド３２が、第１方向における中央が第１端面１８と第２端面２０の距離の半分よりも第２端面２０に近い位置に配置され、Ｎ電極パッド２６が、第１方向においてＰ電極パッドよりも長く延在している場合でもよい。したがって、光閉じ込め構造４０に含まれる下部クラッド層４２（第１導電型の半導体層）あるいは上部クラッド層４６（第２導電型の半導体層）のいずれか一方と接続される第１電極パッドが、第１方向における中央が第１端面１８と第２端面２０の距離の半分よりも第２端面２０に近い位置に配置され、下部クラッド層４２（第１導電型の半導体層）あるいは上部クラッド層４６（第２導電型の半導体層）のいずれか他方と接続される第２電極パッドが、第１電極パッドよりも第１方向において長く延在している場合であればよい。

また、実施例１では、第１導電型がｎ型で、第２導電型がｐ型である場合を例に示したが、第１導電型がｐ型で、第２導電型がｎ型である場合でもよい。さらに、下部クラッド層４２が露出するまで掘り込まれた光閉じ込め構造４０を有し、光閉じ込め構造４０の周囲が埋込層で埋め込まれた埋込型の半導体レーザチップの場合を例に示したが、上部クラッド層まで掘り込まれた光閉じ込め構造を有するリッジ型の半導体レーザチップの場合でもよい。

図３（ａ）は、実施例２に係る半導体レーザ装置を示す斜視図、図３（ｂ）は、図３（ａ）におけるキャリアを拡大した斜視図である。図３（ａ）及び図３（ｂ）のように、実施例２の半導体レーザ装置２００は、例えば箱型の矩形形状をしたパッケージ５０にスリーブ５２が結合され、パッケージ５０の内部には、キャリア５４が収納されている。スリーブ５２は、光ファイバを結合保持するためのものである。なお、図３（ａ）においては、パッケージ５０内への部品の実装状態を示すために、上部が開放された状態を図示しているが、実際は、上部の開口には蓋が設けられ、パッケージ５０内部は密閉状態となっている。

キャリア５４上には、実施例１の半導体レーザチップ１００と駆動用ＩＣチップ５６とが搭載されたサブマウント５８、第１のレンズ部品６０、第２のレンズ部品６２、及び光合波器６４が実装されている。サブマウント５８上に搭載された半導体レーザチップ１００は複数個あり、各半導体レーザチップ１００に対応して駆動用ＩＣチップ５６と第１のレンズ部品６０とが配置されている。複数の半導体レーザチップ１００それぞれから出射される信号光の中心波長は異なっている。半導体レーザチップ１００と駆動用ＩＣチップ５６とは、ワイヤによって電気的に接続されているが、ワイヤについては、図４で説明することとし、図３（ａ）及び図３（ｂ）では図の明瞭化のために図示を省略している。

駆動用ＩＣチップ５６の制御によって各半導体レーザチップ１００から出射された信号光は、第１のレンズ部品６０によって集光されて、光合波器６４に入射する。光合波器６４には光導波路６６が形成されている。各半導体レーザチップ１００から出射された信号光は、光導波路６６を導波して合波される。光合波器６４で合波された信号光は、光合波器６４か出射された後、第２のレンズ部品６２で集光されて、スリーブ５２に結合保持された光ファイバに入射する。

このように、実施例２の半導体レーザ装置２００は、中心波長が異なる半導体レーザチップ１００を複数個搭載し、光合波器６４を用いて１本の光ファイバに光結合させるもので、波長の異なる複数の信号光を伝搬できるため、伝送速度の高速化を実現することができるものである。

図４は、半導体レーザチップと駆動用ＩＣチップとが搭載された領域を拡大した上面図である。図４のように、半導体レーザチップ１００の光出射面である第１端面１８に対向する第２端面２０の後方に、駆動用ＩＣチップ５６が配置されている。半導体レーザチップ１００のＰ電極パッド３２の第２端面２０側の領域には、第１ワイヤ７４の一端が接続されている。第１ワイヤ７４の他端は、駆動用ＩＣチップ５６の変調器信号端子６８に接続されている。Ｐ電極パッド３２の第１端面１８側の領域には、第３ワイヤ７８の一端が接続され、第３ワイヤ７８の他端は、駆動用ＩＣチップ５６の直流端子７２に接続されている。なお、Ｐ電極パッド３２の第２端面２０側の領域とは、第１方向（図１（ａ）参照）におけるＰ電極パッド３２の中央よりも第２端面２０側の領域をいう。同様に、Ｐ電極パッド３２の第１端面１８側の領域とは、第１方向におけるＰ電極パッド３２の中央よりも第１端面１８側の領域をいう。

Ｎ電極パッド２６には、第２ワイヤ７６の一端が接続され、第２ワイヤ７６の他端は、駆動用ＩＣチップ５６の基準電位端子７０に接続されている。第１ワイヤ７４から第３ワイヤ７８は、例えば金又はアルミニウム等の金属からなる。Ｐ電極パッド３２が、第１ワイヤ７４及び第３ワイヤ７８によって、変調器信号端子６８及び直流端子７２に接続されているのは、実施例１で説明したように、半導体レーザチップ１００は、直接変調型レーザであるためである。また、例えば、基準電位端子７０からＮ電極パッド２６に、Ｐ電極パッド３２に入力される変調信号と逆相の変調信号が入力されてもよい。これにより、半導体レーザチップ１００に正相・逆相の差動信号を入力することができる。

実施例２によれば、実施例１の半導体レーザチップ１００と、半導体レーザチップ１００の第２端面２０の後方に配置された駆動用ＩＣチップ５６と、を備える。半導体レーザチップ１００は、実施例１で説明したように、Ｐ電極パッド３２よりも小さい形状をしたＮ電極パッド２６が、第１方向における中央が第１端面１８と第２端面２０の距離の半分よりも第２端面２０に近い位置に配置されている。これにより、Ｎ電極パッド２６と駆動用ＩＣチップ５６の基準電位端子７０とを接続する第２ワイヤ７６を短くすることができる。よって、高周波特性の劣化を抑制することができる。

次に、実施例２の変形例１に係る半導体レーザ装置について説明する。図５（ａ）は、実施例２の変形例１に係る半導体レーザ装置を示す斜視図、図５（ｂ）は、図５（ａ）におけるキャリアを拡大した斜視図である。なお、図５（ａ）及び図５（ｂ）においても、半導体レーザチップ１００と駆動用ＩＣチップ５６とを電気的に接続させるワイヤについては図示を省略している。図５（ａ）及び図５（ｂ）のように、実施例２の変形例１の半導体レーザ装置３００は、サブマウント５８上に接続用パッド８０が設けられている。接続用パッド８０は、例えばＡｕめっきからなる。そして、接続用パッド８０を介して、半導体レーザチップ１００のＰ電極パッド３２と駆動用ＩＣチップ５６の直流端子７２とがワイヤによって接続されているが、この点については、図６で説明する。その他の構成は、実施例２の図３（ａ）及び図３（ｂ）と同じであるため説明を省略する。

図６は、半導体レーザチップと駆動用ＩＣチップとが搭載された領域を拡大した上面図である。図６のように、半導体レーザチップ１００のＰ電極パッド３２の第１端面１８側の領域と駆動用ＩＣチップ５６の直流端子７２とを接続させる第３ワイヤ７８は、Ｐ電極パッド３２と接続用パッド８０との間に接続されたワイヤ８２と、接続用パッド８０と直流端子７２との間に接続されたワイヤ８４と、で構成されている。第１ワイヤ７４及び第２ワイヤ７６に関しては、実施例２の図４と同じであるため説明を省略する。

実施例２の変形例１によれば、半導体レーザチップ１００が搭載されたサブマウント５８（搭載部）上に、接続用パッド８０が設けられている。そして、Ｐ電極パッド３２と直流端子７２とを接続する第３ワイヤ７８は、Ｐ電極パッド３２と接続用パッド８０との間に接続されたワイヤ８２と、接続用パッド８０と直流端子７２との間に接続されたワイヤ８４と、によって構成されている。このような構成とすることで、第１ワイヤ７４と第３ワイヤ７８とが接触することを抑制できる。

第１ワイヤ７４と第３ワイヤ７８とが接触することを抑制する観点から、図６のように、接続用パッド８０は、第１ワイヤ７４と重ならない位置に設けられていることが好ましい。即ち、接続用パッド８０は、接続用パッド８０上を第１ワイヤ７４が跨らない位置に設けられていることが好ましい。例えば、接続用パッド８０は、図６のように、半導体レーザチップ１００の第１端面１８及び第２端面２０に交差する端面の側方に設けられていることが好ましい。

実施例２では、複数の半導体レーザチップ１００を有する半導体レーザ装置を例に示したが、半導体レーザチップ１００を１つ有する半導体レーザ装置の場合でも勿論よい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０基板
１８第１端面
２０第２端面
２２Ｎ電極
２４第１配線
２６Ｎ電極パッド
２８Ｐ電極
３０第２配線
３２Ｐ電極パッド
４０光閉じ込め構造
４２下部クラッド層
４４活性層
４６上部クラッド層
４８識別用パターン
５６駆動用ＩＣチップ
５８サブマウント
６８変調器信号端子
７０基準電位端子
７２直流端子
７４第１ワイヤ
７６第２ワイヤ
７８第３ワイヤ
８０接続用パッド
８２、８４ワイヤ
１００半導体レーザチップ
２００、３００半導体レーザ装置

Claims

基板上に順に配置された第１導電型の半導体層、活性層、第２導電型の半導体層を有する光閉じ込め構造と、光出力側に向けて配置される第１端面と、前記第１端面と対向した第２端面と、前記第１端面と前記第２端面とが対向する方向における中央が、前記第１端面と前記第２端面の距離の半分よりも前記第２端面に近い位置に配置され、前記第１導電型の半導体層あるいは前記第２導電型の半導体層の何れか一方と接続された第１電極パッドと、前記第１電極パッドよりも前記第１端面と前記第２端面とが対向する方向において長く延在し、前記第１導電型の半導体層あるいは前記第２導電型の半導体層の何れか他方と接続された第２電極パッドと、を備える半導体レーザチップと、
前記半導体レーザチップの前記第２端面の後方に配置された駆動用ＩＣチップと、
前記第２電極パッドの前記第２端面側の領域と前記駆動用ＩＣチップの変調器信号端子とを接続する第１ワイヤと、
前記第１電極パッドと前記駆動用ＩＣチップの基準電位端子とを接続する第２ワイヤと、
前記第２電極パッドの前記第１端面側の領域と前記駆動用ＩＣチップの直流端子とを接続する第３ワイヤと、を備えることを特徴とする半導体レーザ装置。
前記基準電位端子から前記第１電極パッドに入力される信号は、前記第２電極パッドに入力される変調信号と逆相の変調信号であることを特徴とする請求項１記載の半導体レーザ装置。
前記半導体レーザチップが搭載された搭載部を備え、
前記第３ワイヤは、前記第２電極パッドと前記搭載部に設けられた接続用パッドとの間に接続されたワイヤと、前記接続用パッドと前記直流端子との間に接続されたワイヤと、によって構成されていることを特徴とする請求項１または２記載の半導体レーザ装置。