JP2002261372A - 搭載基板及び光モジュール - Google Patents
搭載基板及び光モジュールInfo
- Publication number
- JP2002261372A JP2002261372A JP2001052676A JP2001052676A JP2002261372A JP 2002261372 A JP2002261372 A JP 2002261372A JP 2001052676 A JP2001052676 A JP 2001052676A JP 2001052676 A JP2001052676 A JP 2001052676A JP 2002261372 A JP2002261372 A JP 2002261372A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- wiring
- optical
- wirings
- mounting area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 発光デバイスの電気的クロストークを低減で
きる搭載基板及びそれを備えた光モジュールを提供す
る。 【解決手段】 この搭載基板２０は、デバイス搭載領域
２０１と、ｎ個の第１の配線２０２と、ｎ個の第２の配
線２０３とを備え、ｎ個の第１及び第２の配線は交互に
配置されていることを特徴とする。第１の配線は、発光
デバイスのｎ個の発光素子を駆動するための駆動素子と
電気的に接続されるように設けられた一端部２０２ａ、
及びデバイス搭載領域内に配置された他端部２０２ｂを
有している。第２の配線は、発光デバイスのｎ個の発光
素子を駆動するための駆動素子と電気的に接続されるよ
うに設けられた一端部２０３ａ、及びデバイス搭載領域
に対面する他端部２０３ｂを有している。これにより電
気的クロストークが低減される。
きる搭載基板及びそれを備えた光モジュールを提供す
る。 【解決手段】 この搭載基板２０は、デバイス搭載領域
２０１と、ｎ個の第１の配線２０２と、ｎ個の第２の配
線２０３とを備え、ｎ個の第１及び第２の配線は交互に
配置されていることを特徴とする。第１の配線は、発光
デバイスのｎ個の発光素子を駆動するための駆動素子と
電気的に接続されるように設けられた一端部２０２ａ、
及びデバイス搭載領域内に配置された他端部２０２ｂを
有している。第２の配線は、発光デバイスのｎ個の発光
素子を駆動するための駆動素子と電気的に接続されるよ
うに設けられた一端部２０３ａ、及びデバイス搭載領域
に対面する他端部２０３ｂを有している。これにより電
気的クロストークが低減される。
Description
【０００１】
【発明の属する技術分野】本発明は、発光デバイスの搭
載基板及びこれを用いた光モジュールに関するものであ
る。
載基板及びこれを用いた光モジュールに関するものであ
る。
【０００２】
【従来の技術】光通信技術の進歩に伴い、発光素子と、
発光素子を駆動する駆動回路をハウジング内に収容して
一体化した発光モジュールが広く用いられるようになっ
てきている。
発光素子を駆動する駆動回路をハウジング内に収容して
一体化した発光モジュールが広く用いられるようになっ
てきている。
【０００３】
【発明が解決しようとする課題】しかし、近年の光通信
の高速化、大容量化に伴い、光並列伝送のニーズが高ま
ってきており、その実現のためには、発光モジュールに
発光素子を複数備える必要がある。そこで本発明者ら
は、複数の発光素子を備えた発光モジュールの種々の態
様について検討を重ねた。
の高速化、大容量化に伴い、光並列伝送のニーズが高ま
ってきており、その実現のためには、発光モジュールに
発光素子を複数備える必要がある。そこで本発明者ら
は、複数の発光素子を備えた発光モジュールの種々の態
様について検討を重ねた。
【０００４】図８は、本発明者らが検討した発光モジュ
ール８における配線の配置を示した模式図である。発光
モジュール８は、発光デバイス８０と、駆動デバイス９
０と、配線部１００とを含んでいる。発光デバイス８０
は、１２個の発光素子８０１〜８１２を有している。発
光素子８０１〜８１２は共通のカソード電極８５を介し
てグランドに接続されている。また、発光素子８０１〜
８１２は、発光素子ごとに別個に設けられたアノード電
極８０１ａ〜８１２ａを有する。
ール８における配線の配置を示した模式図である。発光
モジュール８は、発光デバイス８０と、駆動デバイス９
０と、配線部１００とを含んでいる。発光デバイス８０
は、１２個の発光素子８０１〜８１２を有している。発
光素子８０１〜８１２は共通のカソード電極８５を介し
てグランドに接続されている。また、発光素子８０１〜
８１２は、発光素子ごとに別個に設けられたアノード電
極８０１ａ〜８１２ａを有する。
【０００５】駆動デバイス９０は、１２個の駆動回路９
０１〜９１２を有している。配線部１００は、１２個の
配線１０１〜１１２を有している。発光素子８０１〜８
１２は、駆動回路９０１〜９１２と配線１０１〜１１２
を介して電気的に接続されている。
０１〜９１２を有している。配線部１００は、１２個の
配線１０１〜１１２を有している。発光素子８０１〜８
１２は、駆動回路９０１〜９１２と配線１０１〜１１２
を介して電気的に接続されている。
【０００６】本発明者らは、開発中の発光モジュール８
の伝送特性を測定してみると、予想される値よりもクロ
ストークが大きいことを見出した。この原因について検
討した結果、配線１０１〜１１２が互いに近接した構成
となるために、配線部１００において電気的クロストー
クが発生してしまうということが考えられる。また、発
光素子８０１〜８１２が共通のカソード電極８５を介し
てグランドに接続されているので、発光素子は共通のイ
ンピーダンスを有することとなり素子間に干渉が発生す
る。この干渉が、配線部１００において電気的クロスト
ークとして現れるということが考えられる。
の伝送特性を測定してみると、予想される値よりもクロ
ストークが大きいことを見出した。この原因について検
討した結果、配線１０１〜１１２が互いに近接した構成
となるために、配線部１００において電気的クロストー
クが発生してしまうということが考えられる。また、発
光素子８０１〜８１２が共通のカソード電極８５を介し
てグランドに接続されているので、発光素子は共通のイ
ンピーダンスを有することとなり素子間に干渉が発生す
る。この干渉が、配線部１００において電気的クロスト
ークとして現れるということが考えられる。
【０００７】そこで、本発明の目的は、発光デバイスに
おける電気的クロストークを低減できる搭載基板及びそ
れを備えた発光モジュールを提供することである。
おける電気的クロストークを低減できる搭載基板及びそ
れを備えた発光モジュールを提供することである。
【０００８】
【課題を解決するための手段】第１の発明に係る搭載基
板は、デバイス搭載領域と、ｎ個の第１の配線と、ｎ個
の第２の配線とを備え、ｎ個の第１及び第２の配線は交
互に配置されていることを特徴とする。デバイス搭載領
域は、搭載基板の一主面上に設けられ、光信号を発生す
るためのｎ個の発光素子を配列してなる発光デバイスを
搭載するための領域である。第１の配線は、搭載基板の
一主面上に設けられ、発光デバイスのｎ個の発光素子を
駆動するための駆動デバイスと電気的に接続されるよう
に設けられた一端部、及び発光デバイスに接続されるよ
うにデバイス搭載領域内に配置された他端部を有してい
る。第２の配線は、搭載基板の一主面上に設けられ、発
光デバイスのｎ個の発光素子を駆動するための駆動デバ
イスと電気的に接続されるように設けられた一端部、及
び発光デバイスに接続されるようにデバイス搭載領域に
対面するように設けられた他端部を有している。
板は、デバイス搭載領域と、ｎ個の第１の配線と、ｎ個
の第２の配線とを備え、ｎ個の第１及び第２の配線は交
互に配置されていることを特徴とする。デバイス搭載領
域は、搭載基板の一主面上に設けられ、光信号を発生す
るためのｎ個の発光素子を配列してなる発光デバイスを
搭載するための領域である。第１の配線は、搭載基板の
一主面上に設けられ、発光デバイスのｎ個の発光素子を
駆動するための駆動デバイスと電気的に接続されるよう
に設けられた一端部、及び発光デバイスに接続されるよ
うにデバイス搭載領域内に配置された他端部を有してい
る。第２の配線は、搭載基板の一主面上に設けられ、発
光デバイスのｎ個の発光素子を駆動するための駆動デバ
イスと電気的に接続されるように設けられた一端部、及
び発光デバイスに接続されるようにデバイス搭載領域に
対面するように設けられた他端部を有している。
【０００９】本発明によれば、ｎ個の第１、第２の配線
をそれぞれ交互に配置しているので、第１の配線間の電
気的クロストーク及び第２の配線間の電気的クロストー
クが低減される。また、ｎ個の第１、第２の配線をそれ
ぞれ別個に設けるようにしたので、各発光素子は共通の
インピーダンスを持たなくなる。このため、第１の配線
間の電気的クロストーク及び第２の配線間の電気的クロ
ストークが低減される。故に発光素子間の干渉が低減さ
れる。
をそれぞれ交互に配置しているので、第１の配線間の電
気的クロストーク及び第２の配線間の電気的クロストー
クが低減される。また、ｎ個の第１、第２の配線をそれ
ぞれ別個に設けるようにしたので、各発光素子は共通の
インピーダンスを持たなくなる。このため、第１の配線
間の電気的クロストーク及び第２の配線間の電気的クロ
ストークが低減される。故に発光素子間の干渉が低減さ
れる。
【００１０】本発明の搭載基板においては、ｎ個の第１
の配線それぞれの一端部及びｎ個の第２の配線それぞれ
の一端部のいずれかに接続された第３の配線を、一主面
上に更に備えてもよい。第３の配線を基準電位線に接続
することによって第３の配線が接続された配線のインピ
ーダンスを低減できるので、第３の配線が接続された配
線間の電気的クロストークが低減される。
の配線それぞれの一端部及びｎ個の第２の配線それぞれ
の一端部のいずれかに接続された第３の配線を、一主面
上に更に備えてもよい。第３の配線を基準電位線に接続
することによって第３の配線が接続された配線のインピ
ーダンスを低減できるので、第３の配線が接続された配
線間の電気的クロストークが低減される。
【００１１】本発明の搭載基板においては、第１の配線
は、一端部及び他端部を結ぶ配線部を有し、第２の配線
は、一端部及び他端部を結ぶ配線部を有し、第１の配線
の配線部及び第２の配線の配線部を覆う絶縁層を前記一
主面上に更に備えてもよい。絶縁層を設けることによ
り、一端部と駆動デバイス及び他端部と発光デバイスと
を電気的に接続する際に、一端部及び他端部以外の部分
において、思わぬ短絡が発生することを防止できる。
は、一端部及び他端部を結ぶ配線部を有し、第２の配線
は、一端部及び他端部を結ぶ配線部を有し、第１の配線
の配線部及び第２の配線の配線部を覆う絶縁層を前記一
主面上に更に備えてもよい。絶縁層を設けることによ
り、一端部と駆動デバイス及び他端部と発光デバイスと
を電気的に接続する際に、一端部及び他端部以外の部分
において、思わぬ短絡が発生することを防止できる。
【００１２】本発明の搭載基板においては、デバイス搭
載領域に隣接するように設けられると共に所定の方向に
沿って伸びる光ファイバ収容部を備えてもよい。光ファ
イバ収容部は、発光素子デバイス内のｎ個の発光素子の
各々と光学的に結合されるｎ本の光ファイバを収容でき
る。また、本発明の搭載基板においては、光ファイバ収
容部を挟み、所定の方向に沿って設けられた一対のガイ
ドピン収容部を更に備えてもよい。
載領域に隣接するように設けられると共に所定の方向に
沿って伸びる光ファイバ収容部を備えてもよい。光ファ
イバ収容部は、発光素子デバイス内のｎ個の発光素子の
各々と光学的に結合されるｎ本の光ファイバを収容でき
る。また、本発明の搭載基板においては、光ファイバ収
容部を挟み、所定の方向に沿って設けられた一対のガイ
ドピン収容部を更に備えてもよい。
【００１３】第２の発明に係る光モジュールは、搭載基
板と、ｎ本の光ファイバと、光信号を発生するためのｎ
個の発光素子を配列してなる発光デバイスとを備えるこ
とを特徴とする。搭載基板は、デバイス搭載領域と、ｎ
個の第１の配線と、ｎ個の第２の配線とを備え、ｎ個の
第１及び第２の配線は交互に配置されていることを特徴
とする。デバイス搭載領域は、搭載基板の一主面上に設
けられ、光信号を発生するためのｎ個の発光素子を配列
してなる発光デバイスを搭載するための領域である。第
１の配線は、搭載基板の一主面上に設けられ、発光デバ
イスのｎ個の発光素子を駆動するための駆動デバイスと
電気的に接続されるように設けられた一端部、及び発光
デバイスに接続されるようにデバイス搭載領域内に配置
された他端部を有している。第２の配線は、搭載基板の
一主面上に設けられ、発光デバイスのｎ個の発光素子を
駆動するための駆動デバイスと電気的に接続されるよう
に設けられた一端部、及び発光デバイスに接続されるよ
うにデバイス搭載領域に対面するように設けられた他端
部を有している。
板と、ｎ本の光ファイバと、光信号を発生するためのｎ
個の発光素子を配列してなる発光デバイスとを備えるこ
とを特徴とする。搭載基板は、デバイス搭載領域と、ｎ
個の第１の配線と、ｎ個の第２の配線とを備え、ｎ個の
第１及び第２の配線は交互に配置されていることを特徴
とする。デバイス搭載領域は、搭載基板の一主面上に設
けられ、光信号を発生するためのｎ個の発光素子を配列
してなる発光デバイスを搭載するための領域である。第
１の配線は、搭載基板の一主面上に設けられ、発光デバ
イスのｎ個の発光素子を駆動するための駆動デバイスと
電気的に接続されるように設けられた一端部、及び発光
デバイスに接続されるようにデバイス搭載領域内に配置
された他端部を有している。第２の配線は、搭載基板の
一主面上に設けられ、発光デバイスのｎ個の発光素子を
駆動するための駆動デバイスと電気的に接続されるよう
に設けられた一端部、及び発光デバイスに接続されるよ
うにデバイス搭載領域に対面するように設けられた他端
部を有している。
【００１４】本発明の光モジュールは、ｎ個の第１、第
２の配線をそれぞれ交互に配置しているので、第１の配
線間の電気的クロストーク及び第２の配線間の電気的ク
ロストークが低減される。また、ｎ個の第１、第２の配
線をそれぞれ別個に設けるようにしたので、各発光素子
は共通のインピーダンスを持たなくなる。これによって
異なる発光素子のための配線間の電気的クロストークが
低減される。従って、本発明によれば、発光素子へ電気
的クロストークが低減された電気信号が伝達されるの
で、各発光素子が発生する光信号間のクロストークが低
減される。
２の配線をそれぞれ交互に配置しているので、第１の配
線間の電気的クロストーク及び第２の配線間の電気的ク
ロストークが低減される。また、ｎ個の第１、第２の配
線をそれぞれ別個に設けるようにしたので、各発光素子
は共通のインピーダンスを持たなくなる。これによって
異なる発光素子のための配線間の電気的クロストークが
低減される。従って、本発明によれば、発光素子へ電気
的クロストークが低減された電気信号が伝達されるの
で、各発光素子が発生する光信号間のクロストークが低
減される。
【００１５】また、本発明の光モジュールにおいては、
ｎ個の第１の配線それぞれの一端部又はｎ個の第２の配
線それぞれの一端部のいずれかに接続された第３の配線
を、一主面上に更に備えた搭載基板を用いてもよい。
ｎ個の第１の配線それぞれの一端部又はｎ個の第２の配
線それぞれの一端部のいずれかに接続された第３の配線
を、一主面上に更に備えた搭載基板を用いてもよい。
【００１６】また、本発明の光モジュールにおいては、
第１の配線は、一端部及び他端部を結ぶ配線部を有し、
第２の配線は、一端部及び他端部を結ぶ配線部を有し、
第１の配線の配線部及び第２の配線の配線部を覆う絶縁
層を、一主面上に更に備えた搭載基板を用いてもよい。
第１の配線は、一端部及び他端部を結ぶ配線部を有し、
第２の配線は、一端部及び他端部を結ぶ配線部を有し、
第１の配線の配線部及び第２の配線の配線部を覆う絶縁
層を、一主面上に更に備えた搭載基板を用いてもよい。
【００１７】また、本発明の光モジュールにおいては、
搭載基板は、デバイス搭載領域に搭載された発光素子デ
バイス内のｎ個の発光素子の各々と光学的に結合される
ｎ本の光ファイバを一主面上において所定の方向に沿っ
て伸びる光ファイバ収容部に収容するようにしてもよ
い。このようにすれば、発光素子が発生する光信号を光
ファイバに伝達することができる。従って、光ファイバ
には、クロストークが低減された光信号を提供できる。
搭載基板は、デバイス搭載領域に搭載された発光素子デ
バイス内のｎ個の発光素子の各々と光学的に結合される
ｎ本の光ファイバを一主面上において所定の方向に沿っ
て伸びる光ファイバ収容部に収容するようにしてもよ
い。このようにすれば、発光素子が発生する光信号を光
ファイバに伝達することができる。従って、光ファイバ
には、クロストークが低減された光信号を提供できる。
【００１８】また、本発明の光モジュールにおいては、
一対のガイドピンを更に備え、搭載基板は、光ファイバ
収容部を挟み、所定の方向に沿って設けられた一対のガ
イドピン収容部を更に備えてもよく、このようにすれ
ば、ｎ個の発光素子に対応するｎ本の光ファイバの位置
決めを容易かつ正確にすることができる。
一対のガイドピンを更に備え、搭載基板は、光ファイバ
収容部を挟み、所定の方向に沿って設けられた一対のガ
イドピン収容部を更に備えてもよく、このようにすれ
ば、ｎ個の発光素子に対応するｎ本の光ファイバの位置
決めを容易かつ正確にすることができる。
【００１９】
【発明の実施の形態】本発明の実施の形態を図面を参照
しながら説明する。可能な場合には、同一の部分には同
一の符号を付して重複する説明を省略する。
しながら説明する。可能な場合には、同一の部分には同
一の符号を付して重複する説明を省略する。
【００２０】図１は本発明の第１実施形態に係る光モジ
ュール１を示した図である。光モジュール１は、放熱部
材２、ベース部材４、光ファイバ保持部材６、配線部材
８、電子半導体チップ１０といった駆動デバイス、光半
導体チップ１２といった発光デバイス、複数の光ファイ
バ１４、及び蓋部材１６を含んでいる。
ュール１を示した図である。光モジュール１は、放熱部
材２、ベース部材４、光ファイバ保持部材６、配線部材
８、電子半導体チップ１０といった駆動デバイス、光半
導体チップ１２といった発光デバイス、複数の光ファイ
バ１４、及び蓋部材１６を含んでいる。
【００２１】放熱部材２は、放熱用突起２ａ、搭載面２
ｂを有しており、光モジュール１の電子部品で発生され
る熱を放出するために、熱伝導性の高い材料で形成され
ている。
ｂを有しており、光モジュール１の電子部品で発生され
る熱を放出するために、熱伝導性の高い材料で形成され
ている。
【００２２】ベース部材４は、所定の軸に沿って設けら
れた保持部材搭載領域４ａ、電子半導体チップ搭載領域
４ｂ、及び配線部材搭載領域４ｃを有している。保持部
材搭載領域４ａには光ファイバ保持部材６が搭載され、
電子半導体チップ搭載領域４ｂには電子半導体チップ１
０が搭載され、配線部材搭載領域４ｃには配線部材８が
搭載される。
れた保持部材搭載領域４ａ、電子半導体チップ搭載領域
４ｂ、及び配線部材搭載領域４ｃを有している。保持部
材搭載領域４ａには光ファイバ保持部材６が搭載され、
電子半導体チップ搭載領域４ｂには電子半導体チップ１
０が搭載され、配線部材搭載領域４ｃには配線部材８が
搭載される。
【００２３】電子半導体チップ搭載領域４ｂは、保持部
材搭載領域４ａと配線部材搭載領域４ｃとの間に配置さ
れている。この配置によって、光ファイバ保持部材６に
搭載される光半導体チップ１２及び配線部材８と電子半
導体チップ１０との電気的な接続距離が短縮される。ま
た、電子半導体チップ１０は、光半導体チップ１２を駆
動する複数の駆動回路を内蔵している。駆動回路からの
駆動信号に応じて、光半導体チップ１２では各発光素子
の発光が個々に制御される。
材搭載領域４ａと配線部材搭載領域４ｃとの間に配置さ
れている。この配置によって、光ファイバ保持部材６に
搭載される光半導体チップ１２及び配線部材８と電子半
導体チップ１０との電気的な接続距離が短縮される。ま
た、電子半導体チップ１０は、光半導体チップ１２を駆
動する複数の駆動回路を内蔵している。駆動回路からの
駆動信号に応じて、光半導体チップ１２では各発光素子
の発光が個々に制御される。
【００２４】配線部材８の実装面８ａ上には、能動部品
及び受動部品が配置されている。受動部品としては例え
ば、可変抵抗器、キャパシタがある。能動部品としては
例えば、トランジスタがある。実装面８ａに対向する配
線面８ｆには、複数のリード端子８ｂ、８ｃ、８ｄと電
子半導体チップ１０とを電気的に接続するための配線層
８ｅが設けられている。
及び受動部品が配置されている。受動部品としては例え
ば、可変抵抗器、キャパシタがある。能動部品としては
例えば、トランジスタがある。実装面８ａに対向する配
線面８ｆには、複数のリード端子８ｂ、８ｃ、８ｄと電
子半導体チップ１０とを電気的に接続するための配線層
８ｅが設けられている。
【００２５】蓋部材１６は、ベース部材４上に配置され
た光ファイバ保持部材６を覆うように配置される。光フ
ァイバ保持部材６は、ベース部材４と蓋部材１６との間
に挟まれることにより保護されている。
た光ファイバ保持部材６を覆うように配置される。光フ
ァイバ保持部材６は、ベース部材４と蓋部材１６との間
に挟まれることにより保護されている。
【００２６】光ファイバ保持部材６は、搭載基板２０と
光ファイバアレイ部材１８とを有している。光ファイバ
アレイ部材１８上には、１２本の光ファイバ１４が平行
に、また等間隔に配列されている。更に、１２本の光フ
ァイバ１４を挟むように、２つのガイドピン２２が光フ
ァイバ１４に沿って配置されている。より詳細には、光
ファイバアレイ部材１８上には、１２本の光ファイバ挿
入用Ｖ溝が平行かつ等間隔に形成されており、光ファイ
バ挿入用Ｖ溝は、光ファイバアレイ部材１８の一方の側
面からそれに対向する他方の側面に延びる。１２本の光
ファイバ１４は、光ファイバ挿入用Ｖ溝の長さと等しい
長さを有し、それぞれの光ファイバ挿入用Ｖ溝に配置さ
れると共に固定されている。光ファイバ１４は、その両
端部が光ファイバアレイ部材１８の両側面に揃うように
配置されている。また、光ファイバアレイ部材１８上に
は、光ファイバ挿入用Ｖ溝を挟むように２つのガイドピ
ン挿入用溝が形成されており、２つのガイドピン２２そ
れぞれはこのガイドピン挿入用溝に配置されている。ま
た、ガイドピン２２は、一方の端部が光ファイバアレイ
部材１８の側面から突出するように配置されている。
光ファイバアレイ部材１８とを有している。光ファイバ
アレイ部材１８上には、１２本の光ファイバ１４が平行
に、また等間隔に配列されている。更に、１２本の光フ
ァイバ１４を挟むように、２つのガイドピン２２が光フ
ァイバ１４に沿って配置されている。より詳細には、光
ファイバアレイ部材１８上には、１２本の光ファイバ挿
入用Ｖ溝が平行かつ等間隔に形成されており、光ファイ
バ挿入用Ｖ溝は、光ファイバアレイ部材１８の一方の側
面からそれに対向する他方の側面に延びる。１２本の光
ファイバ１４は、光ファイバ挿入用Ｖ溝の長さと等しい
長さを有し、それぞれの光ファイバ挿入用Ｖ溝に配置さ
れると共に固定されている。光ファイバ１４は、その両
端部が光ファイバアレイ部材１８の両側面に揃うように
配置されている。また、光ファイバアレイ部材１８上に
は、光ファイバ挿入用Ｖ溝を挟むように２つのガイドピ
ン挿入用溝が形成されており、２つのガイドピン２２そ
れぞれはこのガイドピン挿入用溝に配置されている。ま
た、ガイドピン２２は、一方の端部が光ファイバアレイ
部材１８の側面から突出するように配置されている。
【００２７】搭載基板２０は、アルミナセラミクスとい
った絶縁性セラミクスからなり、ほぼ平板形状を有して
いる。搭載基板２０の主面には、光ファイバアレイ部材
１８が搭載される光ファイバアレイ搭載部２０ｄと、光
半導体チップ１２が搭載され配線が形成される配線形成
部２０ａとが配置されている。光ファイバアレイ搭載部
２０ｅと配線形成部２０ａとの間には溝部２０ｅが設け
られている。
った絶縁性セラミクスからなり、ほぼ平板形状を有して
いる。搭載基板２０の主面には、光ファイバアレイ部材
１８が搭載される光ファイバアレイ搭載部２０ｄと、光
半導体チップ１２が搭載され配線が形成される配線形成
部２０ａとが配置されている。光ファイバアレイ搭載部
２０ｅと配線形成部２０ａとの間には溝部２０ｅが設け
られている。
【００２８】光ファイバアレイ搭載部２０ｄは、光ファ
イバ１４が収容される光ファイバ収容部２０ｂと、ガイ
ドピン２２が収容されるガイドピン収容部２０ｃとを備
える。光ファイバ収容部２０ｂは、溝部２０ｅに達す
る。ガイドピン収容部２０ｃは、溝部２０ｅに達する。
従って、搭載基板２０上には、光ファイバ１４が光ファ
イバ収容部２０ｂに配置されると共に、ガイドピン２２
がガイドピン収容部２０ｃに配置された状態で、光ファ
イバアレイ部材１８が搭載される。また、光半導体チッ
プ１２は、溝部２０ｅのエッジに沿って出射面が配置さ
れるように配置される。この配置によって光半導体チッ
プ１２の１２個の信号用発光素子それぞれから出射する
光は、１２本の光ファイバ１４それぞれの一端から入射
され、他端から出射される。つまり、光半導体チップ１
２の各信号用発光素子は、光ファイバ１４と光学的に結
合される。
イバ１４が収容される光ファイバ収容部２０ｂと、ガイ
ドピン２２が収容されるガイドピン収容部２０ｃとを備
える。光ファイバ収容部２０ｂは、溝部２０ｅに達す
る。ガイドピン収容部２０ｃは、溝部２０ｅに達する。
従って、搭載基板２０上には、光ファイバ１４が光ファ
イバ収容部２０ｂに配置されると共に、ガイドピン２２
がガイドピン収容部２０ｃに配置された状態で、光ファ
イバアレイ部材１８が搭載される。また、光半導体チッ
プ１２は、溝部２０ｅのエッジに沿って出射面が配置さ
れるように配置される。この配置によって光半導体チッ
プ１２の１２個の信号用発光素子それぞれから出射する
光は、１２本の光ファイバ１４それぞれの一端から入射
され、他端から出射される。つまり、光半導体チップ１
２の各信号用発光素子は、光ファイバ１４と光学的に結
合される。
【００２９】図２は、光半導体チップ１２を示した斜視
図である。引き続いて、図２を用いて光半導体チップ１
２について説明する。光半導体チップ１２には、複数の
発光素子１３ａ〜１３ｃが間隔をおいて配列されてい
る。光半導体チップ１２は、光反射面１２ａ及び光放出
面１２ｂを有する。光反射面１２ａは、光放出面１２ｂ
の反射率より大きな反射率を有する。これによって、発
光素子１３は、光反射面１２ａ及び光放出面１２ｂから
形成される光共振器を備える。発光素子１３は、光信号
を発生するための１２個の信号用発光素子１３ａ、モニ
タ用発光素子１３ｂ、及びこれらの発光素子１３ａ、１
３ｂを挟むように配置される一対のダミー用発光素子１
３ｃを備えている。
図である。引き続いて、図２を用いて光半導体チップ１
２について説明する。光半導体チップ１２には、複数の
発光素子１３ａ〜１３ｃが間隔をおいて配列されてい
る。光半導体チップ１２は、光反射面１２ａ及び光放出
面１２ｂを有する。光反射面１２ａは、光放出面１２ｂ
の反射率より大きな反射率を有する。これによって、発
光素子１３は、光反射面１２ａ及び光放出面１２ｂから
形成される光共振器を備える。発光素子１３は、光信号
を発生するための１２個の信号用発光素子１３ａ、モニ
タ用発光素子１３ｂ、及びこれらの発光素子１３ａ、１
３ｂを挟むように配置される一対のダミー用発光素子１
３ｃを備えている。
【００３０】光半導体チップ１２は、ｎ型ＩｎＰ基板１
２ｃ上に形成されたｎ型ＩｎＰ半導体クラッド層１２
ｄ、ｐ型ＩｎＰ半導体クラッド層１２ｅ、アンドープＧ
ａＩｎＡｓＰ半導体活性層１２ｆ、カソード電極１２
ｇ、及びアノード電極１２ｈを備える。アンドープＧａ
ＩｎＡｓＰ半導体活性層１２ｆは、ｎ型ＩｎＰ半導体ク
ラッド層１２ｄ及びｐ型ＩｎＰ半導体クラッド層１２ｅ
に挟まれている。アノード電極１２ｈは、それぞれの発
光素子１３毎に設けられている。信号用発光素子１３ａ
は、別個のカソード電極１２ｇを有するけれども、モニ
タ用発光素子１３ｂと、ダミー用発光素子１３ｃとは共
通のカソード電極１２ｉ、１２ｊを有する。光半導体チ
ップ１２は素子ごとに分割されたカソード電極を備える
ので、長期的な使用によって仮にｎ型ＩｎＰ基板１２ｃ
にクラックが発生した場合でも断線を防止できる。
２ｃ上に形成されたｎ型ＩｎＰ半導体クラッド層１２
ｄ、ｐ型ＩｎＰ半導体クラッド層１２ｅ、アンドープＧ
ａＩｎＡｓＰ半導体活性層１２ｆ、カソード電極１２
ｇ、及びアノード電極１２ｈを備える。アンドープＧａ
ＩｎＡｓＰ半導体活性層１２ｆは、ｎ型ＩｎＰ半導体ク
ラッド層１２ｄ及びｐ型ＩｎＰ半導体クラッド層１２ｅ
に挟まれている。アノード電極１２ｈは、それぞれの発
光素子１３毎に設けられている。信号用発光素子１３ａ
は、別個のカソード電極１２ｇを有するけれども、モニ
タ用発光素子１３ｂと、ダミー用発光素子１３ｃとは共
通のカソード電極１２ｉ、１２ｊを有する。光半導体チ
ップ１２は素子ごとに分割されたカソード電極を備える
ので、長期的な使用によって仮にｎ型ＩｎＰ基板１２ｃ
にクラックが発生した場合でも断線を防止できる。
【００３１】アノード電極１２ｈは、光反射面１２ａか
ら光放出面１２ｂに向けて伸びている。アンドープＧａ
ＩｎＡｓＰ半導体活性層１２ｆには、アノード電極１２
ｈに沿って電流の狭窄が実現されるようにキャリアが注
入される。これによりアンドープＧａＩｎＡｓＰ半導体
活性層１２ｆから光が放出される。光信号を生成するた
めには、それぞれの発光素子１３（１３ａ〜１３ｃ）に
加えられる電流を変調する。個々の発光素子１３は、こ
の変調に応じた光を放出する。
ら光放出面１２ｂに向けて伸びている。アンドープＧａ
ＩｎＡｓＰ半導体活性層１２ｆには、アノード電極１２
ｈに沿って電流の狭窄が実現されるようにキャリアが注
入される。これによりアンドープＧａＩｎＡｓＰ半導体
活性層１２ｆから光が放出される。光信号を生成するた
めには、それぞれの発光素子１３（１３ａ〜１３ｃ）に
加えられる電流を変調する。個々の発光素子１３は、こ
の変調に応じた光を放出する。
【００３２】図３は、搭載基板２０の配線形成部２０ａ
の詳細を示した図である。引き続いて、図３を用いて配
線形成部２０ａについて説明する。配線形成部２０ａ
は、光半導体チップ搭載領域２０１と、第１の配線２０
２及び第２の配線２０３とを有している。光半導体チッ
プ搭載領域２０１は、光半導体チップ１２を搭載するよ
うに溝部（図１の２０ｅ）に面する位置に設けられてい
る。第１の配線２０２及び第２の配線２０３は、信号用
発光素子１３ａの数に合わせて、それぞれ１２個設けら
れている。第２の配線２０３は、第１の配線２０２と交
互に配置されている。
の詳細を示した図である。引き続いて、図３を用いて配
線形成部２０ａについて説明する。配線形成部２０ａ
は、光半導体チップ搭載領域２０１と、第１の配線２０
２及び第２の配線２０３とを有している。光半導体チッ
プ搭載領域２０１は、光半導体チップ１２を搭載するよ
うに溝部（図１の２０ｅ）に面する位置に設けられてい
る。第１の配線２０２及び第２の配線２０３は、信号用
発光素子１３ａの数に合わせて、それぞれ１２個設けら
れている。第２の配線２０３は、第１の配線２０２と交
互に配置されている。
【００３３】第１の配線２０２は、一端部２０２ａと、
他端部２０２ｂと、端部２０２ａ、２０２ｂを結ぶ配線
部２０２ｃとを有している。一端部２０２ａは、電子半
導体チップ１０に対向する辺に沿って配置されている。
他端部２０２ｂは、光半導体チップ搭載領域２０１内に
配置されている。
他端部２０２ｂと、端部２０２ａ、２０２ｂを結ぶ配線
部２０２ｃとを有している。一端部２０２ａは、電子半
導体チップ１０に対向する辺に沿って配置されている。
他端部２０２ｂは、光半導体チップ搭載領域２０１内に
配置されている。
【００３４】第２の配線２０３は、一端部２０３ａと、
他端部２０３ｂと、端部２０３ａ、２０３ｂを結ぶ配線
部２０３ｃとを有している。配線部２０３ｃと配線部２
０２ｃとは交互に配置されている。一端部２０３ａは、
電子半導体チップ１０に対向する辺に沿って配置されて
いる。他端部２０３ｂは、光半導体チップ搭載領域２０
１に対面する位置に配置されている。第２の配線の一端
部２０３ａは、第１の配線の一端部２０２ａよりも電子
半導体チップ１０に対面する辺に近接して設けられてい
る。これは、配線ピッチを広げずに、電子半導体チップ
１０にボンディングワイヤを介して接続するためのパッ
ドを一端部２０２ａ、２０３ａに設けるためである。こ
れとは逆に、第１の配線の一端部２０２ａを第２の配線
の一端部２０３ａよりも電子半導体チップ１０に対面す
る辺に近接するように設けてもよい。
他端部２０３ｂと、端部２０３ａ、２０３ｂを結ぶ配線
部２０３ｃとを有している。配線部２０３ｃと配線部２
０２ｃとは交互に配置されている。一端部２０３ａは、
電子半導体チップ１０に対向する辺に沿って配置されて
いる。他端部２０３ｂは、光半導体チップ搭載領域２０
１に対面する位置に配置されている。第２の配線の一端
部２０３ａは、第１の配線の一端部２０２ａよりも電子
半導体チップ１０に対面する辺に近接して設けられてい
る。これは、配線ピッチを広げずに、電子半導体チップ
１０にボンディングワイヤを介して接続するためのパッ
ドを一端部２０２ａ、２０３ａに設けるためである。こ
れとは逆に、第１の配線の一端部２０２ａを第２の配線
の一端部２０３ａよりも電子半導体チップ１０に対面す
る辺に近接するように設けてもよい。
【００３５】図４は、搭載基板２０と、光半導体チップ
１２と、電子半導体チップ１０とを示した図である。図
４及び図２を参照しながら、搭載基板２０と、光半導体
チップ１２と、電子半導体チップ１０との相互関係につ
いて説明する。
１２と、電子半導体チップ１０とを示した図である。図
４及び図２を参照しながら、搭載基板２０と、光半導体
チップ１２と、電子半導体チップ１０との相互関係につ
いて説明する。
【００３６】光半導体チップ１２は、信号用発光素子１
３ａのアノード電極１２ｈが、搭載基板２０の第１の配
線２０２の他端部２０２ｂと接するように配置されてい
る。アノード電極１２ｈ（図２参照）は、半田のような
導電性の接着部材を介して他端部２０２ｂと接続され
る。半田の材料としては、ＡｕＳｎ合金が例示される。
３ａのアノード電極１２ｈが、搭載基板２０の第１の配
線２０２の他端部２０２ｂと接するように配置されてい
る。アノード電極１２ｈ（図２参照）は、半田のような
導電性の接着部材を介して他端部２０２ｂと接続され
る。半田の材料としては、ＡｕＳｎ合金が例示される。
【００３７】信号用発光素子１３ａ（図３）のカソード
電極１２ｇは、それぞれ別個に第２の配線２０３の他端
部２０３ｂとボンディングワイヤを介して接続される。
電極１２ｇは、それぞれ別個に第２の配線２０３の他端
部２０３ｂとボンディングワイヤを介して接続される。
【００３８】第１の配線２０２の一端部２０２ａ及び第
２の配線２０３の一端部２０３ａは、それぞれ電子半導
体チップ１０上の所定のパッド端子にボンディングワイ
ヤを介して接続され、電子半導体チップ１０内部の駆動
素子と電気的に接続されている。
２の配線２０３の一端部２０３ａは、それぞれ電子半導
体チップ１０上の所定のパッド端子にボンディングワイ
ヤを介して接続され、電子半導体チップ１０内部の駆動
素子と電気的に接続されている。
【００３９】図５は、光半導体チップ１２及び電子半導
体チップ１０における電気的な接続形態を示した模式図
である。図５の接続の形態を参照すると、電子半導体チ
ップ１０は、信号用発光素子１３ａを駆動するための１
２個の駆動回路１０１〜１１２を有している。駆動回路
１０１〜１１２は、それぞれ増幅回路とＦＥＴとを有し
ている。ＦＥＴのゲートは増幅回路と接続されていて、
増幅回路を介して信号が入力される。ＦＥＴのソースは
第１の配線２０２を介して信号用発光素子１３ａのアノ
ード電極と接続されている。ＦＥＴのドレインは外部電
源と接続されており、電圧が印可される。信号用発光素
子１３ａのカソード電極は基準電位線と接続されてい
る。図８と比較すると、図５では、第１の配線２０２と
第２の配線２０３とが交互に配置されているため、第１
の配線２０２間の電気的クロストークの発生が低減され
ることが分かる。また、第１の配線２０２及び第２の配
線２０３が各信号用発光素子１３ａごとに別個に設けら
れているために、各信号用発光素子１３ａは共通のイン
ピーダンスを持たない。これにより第１の配線２０２間
の電気的クロストークの発生が低減される。故に、発光
素子間の干渉が低減される。
体チップ１０における電気的な接続形態を示した模式図
である。図５の接続の形態を参照すると、電子半導体チ
ップ１０は、信号用発光素子１３ａを駆動するための１
２個の駆動回路１０１〜１１２を有している。駆動回路
１０１〜１１２は、それぞれ増幅回路とＦＥＴとを有し
ている。ＦＥＴのゲートは増幅回路と接続されていて、
増幅回路を介して信号が入力される。ＦＥＴのソースは
第１の配線２０２を介して信号用発光素子１３ａのアノ
ード電極と接続されている。ＦＥＴのドレインは外部電
源と接続されており、電圧が印可される。信号用発光素
子１３ａのカソード電極は基準電位線と接続されてい
る。図８と比較すると、図５では、第１の配線２０２と
第２の配線２０３とが交互に配置されているため、第１
の配線２０２間の電気的クロストークの発生が低減され
ることが分かる。また、第１の配線２０２及び第２の配
線２０３が各信号用発光素子１３ａごとに別個に設けら
れているために、各信号用発光素子１３ａは共通のイン
ピーダンスを持たない。これにより第１の配線２０２間
の電気的クロストークの発生が低減される。故に、発光
素子間の干渉が低減される。
【００４０】配線形成部２０ａには絶縁層２０５を設け
てもよい。図９は、配線形成部２０ａに絶縁層２０５を
設けた状態を示した図である。絶縁層２０５は、配線部
２０２ｃ及び配線部２０３ｃを覆うように形成されてい
る。絶縁層２０５は、ポリイミドといった絶縁性の樹脂
材料で形成される。図９の例示では、絶縁層２０５は、
一端部２０２ａ、２０３ａに設けられたパッド上に個別
に形成された開口部を有する。これにより、一端部２０
２ａのパッドへの配線が、配線部２０３ｃに接触してし
まうことを防止できる。また、一端部２０３ａのパッド
への配線も同様である。
てもよい。図９は、配線形成部２０ａに絶縁層２０５を
設けた状態を示した図である。絶縁層２０５は、配線部
２０２ｃ及び配線部２０３ｃを覆うように形成されてい
る。絶縁層２０５は、ポリイミドといった絶縁性の樹脂
材料で形成される。図９の例示では、絶縁層２０５は、
一端部２０２ａ、２０３ａに設けられたパッド上に個別
に形成された開口部を有する。これにより、一端部２０
２ａのパッドへの配線が、配線部２０３ｃに接触してし
まうことを防止できる。また、一端部２０３ａのパッド
への配線も同様である。
【００４１】次に本発明の第２実施形態について説明す
る。尚、第２実施形態では、搭載基板の配線形成部の形
態が第１実施形態と異なる。このため、配線形成部につ
いて説明する。
る。尚、第２実施形態では、搭載基板の配線形成部の形
態が第１実施形態と異なる。このため、配線形成部につ
いて説明する。
【００４２】図６は、第２実施形態に係る搭載基板２０
の配線形成部４０ａの詳細を示した図である。引き続い
て、図６を用いて配線形成部４０ａについて説明する。
配線形成部４０ａは、光半導体チップ搭載領域４０１
と、第１の配線４０２と、第２の配線４０３とを有して
いる。光半導体チップ搭載領域４０１は、溝部（図１の
２０ｅ）に面する位置に設けられている。この光半導体
チップ搭載領域４０１には、光半導体チップ１２が搭載
される。第１の配線４０２及び第２の配線４０３は、信
号用発光素子１３ａごとに設けられている。
の配線形成部４０ａの詳細を示した図である。引き続い
て、図６を用いて配線形成部４０ａについて説明する。
配線形成部４０ａは、光半導体チップ搭載領域４０１
と、第１の配線４０２と、第２の配線４０３とを有して
いる。光半導体チップ搭載領域４０１は、溝部（図１の
２０ｅ）に面する位置に設けられている。この光半導体
チップ搭載領域４０１には、光半導体チップ１２が搭載
される。第１の配線４０２及び第２の配線４０３は、信
号用発光素子１３ａごとに設けられている。
【００４３】第１の配線４０２は、一端部４０２ａと、
他端部４０２ｂと、端部４０２ａ、４０２ｂを結ぶ配線
部４０２ｃとを有している。一端部４０２ａは、電子半
導体チップ１０に対面する辺に沿って配置されている。
他端部４０２ｂは、光半導体チップ搭載領域４０１内に
配置されている。
他端部４０２ｂと、端部４０２ａ、４０２ｂを結ぶ配線
部４０２ｃとを有している。一端部４０２ａは、電子半
導体チップ１０に対面する辺に沿って配置されている。
他端部４０２ｂは、光半導体チップ搭載領域４０１内に
配置されている。
【００４４】第２の配線４０３は、一端部４０３ａと、
他端部４０３ｂと、端部４０３ａ、４０３ｂを結ぶ配線
部４０３ｃとを有している。配線部４０３ｃは配線部４
０２ｃと交互に配置されている。他端部４０３ｂは、光
半導体チップ搭載領域４０１に対面する位置に配置され
ている。一端部４０３ａは、電子半導体チップ１０に対
面する辺に沿って配置されている。更に、一端部４０３
ａは、第３の配線４０４によって電気的に連結されてい
る。第３の配線４０４は、一端部４０３ａを連結するよ
うに、電子半導体チップ１０に対面する辺に沿って伸び
ると共に、一端部４０３ａとは絶縁されている。
他端部４０３ｂと、端部４０３ａ、４０３ｂを結ぶ配線
部４０３ｃとを有している。配線部４０３ｃは配線部４
０２ｃと交互に配置されている。他端部４０３ｂは、光
半導体チップ搭載領域４０１に対面する位置に配置され
ている。一端部４０３ａは、電子半導体チップ１０に対
面する辺に沿って配置されている。更に、一端部４０３
ａは、第３の配線４０４によって電気的に連結されてい
る。第３の配線４０４は、一端部４０３ａを連結するよ
うに、電子半導体チップ１０に対面する辺に沿って伸び
ると共に、一端部４０３ａとは絶縁されている。
【００４５】図７は、光半導体チップ１２及び電子半導
体チップ１０における電気的な接続形態を示した模式図
である。図７の接続の形態を参照すると、電子半導体チ
ップ１０は、信号用発光素子１３ａを駆動するための１
２個の駆動回路１０１〜１１２を有している。駆動回路
１０１〜１１２は、それぞれ増幅回路とＦＥＴとを有し
ている。ＦＥＴのゲートは増幅回路と接続されていて、
増幅回路を介して信号が入力される。ＦＥＴのソースは
第１の配線２０２を介して信号用発光素子１３ａのアノ
ード電極と接続されている。ＦＥＴのドレインは外部電
源と接続されており、電圧が印可される。信号用発光素
子１３ａのカソード電極は基準電位線と接続されてい
る。図８と比較すると、図７では、第１の配線４０２と
第２の配線４０３とが交互に配置されているため、アノ
ードのための第１の配線４０２間の電気的クロストーク
の発生が低減されることが分かる。また、第２の配線４
０３は第３の配線４０４によって電気的に接続されてい
て、第３の配線４０４はグランドに接続されているた
め、第２の配線４０３のグランドが強化されて第１の配
線４０２間の電気的クロストークの発生が低減されるこ
とが分かる。更に、第１の配線４０２及び第２の配線４
０３が各信号用発光素子１３ａごとに別個に設けられて
いるために、各信号用発光素子１３ａは共通のインピー
ダンスを持たなくなる。このため、第１の配線４０２間
の電気的クロストークの発生が低減される。故に、発光
素子間の干渉が低減される。
体チップ１０における電気的な接続形態を示した模式図
である。図７の接続の形態を参照すると、電子半導体チ
ップ１０は、信号用発光素子１３ａを駆動するための１
２個の駆動回路１０１〜１１２を有している。駆動回路
１０１〜１１２は、それぞれ増幅回路とＦＥＴとを有し
ている。ＦＥＴのゲートは増幅回路と接続されていて、
増幅回路を介して信号が入力される。ＦＥＴのソースは
第１の配線２０２を介して信号用発光素子１３ａのアノ
ード電極と接続されている。ＦＥＴのドレインは外部電
源と接続されており、電圧が印可される。信号用発光素
子１３ａのカソード電極は基準電位線と接続されてい
る。図８と比較すると、図７では、第１の配線４０２と
第２の配線４０３とが交互に配置されているため、アノ
ードのための第１の配線４０２間の電気的クロストーク
の発生が低減されることが分かる。また、第２の配線４
０３は第３の配線４０４によって電気的に接続されてい
て、第３の配線４０４はグランドに接続されているた
め、第２の配線４０３のグランドが強化されて第１の配
線４０２間の電気的クロストークの発生が低減されるこ
とが分かる。更に、第１の配線４０２及び第２の配線４
０３が各信号用発光素子１３ａごとに別個に設けられて
いるために、各信号用発光素子１３ａは共通のインピー
ダンスを持たなくなる。このため、第１の配線４０２間
の電気的クロストークの発生が低減される。故に、発光
素子間の干渉が低減される。
【００４６】配線形成部４０ａには絶縁層４０５を設け
てもよい。図１０は、配線形成部４０ａに絶縁層４０５
を設けた状態を示した図である。絶縁層４０５は、配線
部４０２ｃ及び配線部４０３ｃ及び第３の配線４０４を
覆うように形成されている。絶縁層４０５は、ポリイミ
ドといった絶縁性の樹脂材料で形成される。図１０の例
示では、絶縁層４０５は、一端部４０２ａ、４０３ａに
設けられたパッド上に個別に形成された開口部を有す
る。これにより、一端部４０２ａのパッドへの配線が、
配線部４０３ｃに接触してしまうことを防止できる。ま
た、一端部４０３ａのパッドへの配線も同様である。
てもよい。図１０は、配線形成部４０ａに絶縁層４０５
を設けた状態を示した図である。絶縁層４０５は、配線
部４０２ｃ及び配線部４０３ｃ及び第３の配線４０４を
覆うように形成されている。絶縁層４０５は、ポリイミ
ドといった絶縁性の樹脂材料で形成される。図１０の例
示では、絶縁層４０５は、一端部４０２ａ、４０３ａに
設けられたパッド上に個別に形成された開口部を有す
る。これにより、一端部４０２ａのパッドへの配線が、
配線部４０３ｃに接触してしまうことを防止できる。ま
た、一端部４０３ａのパッドへの配線も同様である。
【００４７】
【発明の効果】本発明によれば、ｎ個の第１、第２の配
線をそれぞれ交互に配置しているので、第１の配線間の
電気的クロストーク及び第２の配線間の電気的クロスト
ークが低減される。また、ｎ個の第１、第２の配線を発
光素子ごとにそれぞれ別個に設けるようにしたので、各
発光素子は共通のインピーダンスを持たなくなる。光モ
ジュールにおける電気的クロストークが低減される。こ
れにより、発光デバイスの電気的クロストークを低減で
きる搭載基板及びそれを備えた発光モジュールを提供す
ることができる。
線をそれぞれ交互に配置しているので、第１の配線間の
電気的クロストーク及び第２の配線間の電気的クロスト
ークが低減される。また、ｎ個の第１、第２の配線を発
光素子ごとにそれぞれ別個に設けるようにしたので、各
発光素子は共通のインピーダンスを持たなくなる。光モ
ジュールにおける電気的クロストークが低減される。こ
れにより、発光デバイスの電気的クロストークを低減で
きる搭載基板及びそれを備えた発光モジュールを提供す
ることができる。
【図１】本発明の第１実施形態の光モジュールを示す図
である。
である。
【図２】図１に示された光モジュールに搭載される光半
導体チップを示す図である。
導体チップを示す図である。
【図３】図１に示された光モジュールに搭載される搭載
基板の配線形成部を示す図である。
基板の配線形成部を示す図である。
【図４】図１に示された光モジュールに搭載される搭載
基板と、光半導体チップと、電子半導体チップとを示す
図である。
基板と、光半導体チップと、電子半導体チップとを示す
図である。
【図５】本発明の第１実施形態の光モジュールの電気的
な接続を示した模式図である。
な接続を示した模式図である。
【図６】本発明の第２実施形態に係る搭載基板の配線形
成部を示す図である。
成部を示す図である。
【図７】本発明の第２実施形態の光モジュールの電気的
な接続を示した模式図である。
な接続を示した模式図である。
【図８】本発明との比較のための光モジュールの電気的
な接続を示した模式図である。
な接続を示した模式図である。
【図９】図３に示された配線形成部に絶縁層を設けた状
態を示す図である。
態を示す図である。
【図１０】図６に示された配線形成部に絶縁層を設けた
状態を示す図である。
状態を示す図である。
２…放熱部材、４…ベース部材、６…光ファイバ保持部
材、８…配線部材、１０…電子半導体チップ、１２…光
半導体チップ、１４…光ファイバ、１６…蓋部材、２０
２…第１の配線、２０３…第２の配線。
材、８…配線部材、１０…電子半導体チップ、１２…光
半導体チップ、１４…光ファイバ、１６…蓋部材、２０
２…第１の配線、２０３…第２の配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉島 宏実 神奈川県横浜市栄区田谷町１番地 住友電 気工業株式会社横浜製作所内 (72)発明者 津村 英志 神奈川県横浜市栄区田谷町１番地 住友電 気工業株式会社横浜製作所内 (72)発明者 佐藤 信夫 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 Ｆターム(参考） 2H037 AA01 BA04 BA05 BA13 BA14 DA03 DA04 DA11 DA31 DA38 5F073 AB04 AB28 BA01 CA12 CB02 EA27 FA01 FA15 FA23 FA27 GA01
Claims (10)
- 【請求項１】 一主面上に設けられ、光信号を発生する
ためのｎ個の発光素子を配列してなる発光デバイスを搭
載するためのデバイス搭載領域と、 前記発光デバイスのｎ個の発光素子を駆動するための駆
動デバイスと電気的に接続されるように設けられた一端
部、及び前記発光デバイスと接続されるように前記デバ
イス搭載領域内に配置された他端部を有し、前記一主面
上に設けられたｎ個の第１の配線と、 前記発光デバイスのｎ個の発光素子を駆動するための駆
動デバイスと電気的に接続されるように設けられた一端
部、及び前記発光デバイスに接続されるように前記デバ
イス搭載領域に対面するように設けられた他端部を有
し、前記一主面上に設けられたｎ個の第２の配線とを備
え、 前記ｎ個の第１及び第２の配線は、交互に配置されてい
る、搭載基板。 - 【請求項２】 前記一主面上に設けられ、前記ｎ個の第
１の配線それぞれの一端部及び前記ｎ個の第２の配線そ
れぞれの一端部のいずれかに接続された第３の配線を更
に備える請求項１記載の搭載基板。 - 【請求項３】 前記第１の配線は、一端部及び他端部を
結ぶ配線部を有し、 前記第２の配線は、一端部及び他端部を結ぶ配線部を有
し、 前記一主面上に設けられ、前記第１の配線の配線部及び
前記第２の配線の配線部を覆う絶縁層を更に備える請求
項１又は２記載の搭載基板。 - 【請求項４】 前記デバイス搭載領域に隣接して設けら
れ、前記デバイス搭載領域に搭載される前記発光デバイ
ス内のｎ個の発光素子の各々と光学的に結合されるｎ本
の光ファイバを収容するための、所定の方向に沿って伸
びる光ファイバ収容部を更に備える請求項１乃至３のい
ずれか１項記載の搭載基板。 - 【請求項５】 前記光ファイバ収容部を挟み、前記所定
の方向に沿って設けられた一対のガイドピン収容部を更
に備える請求項４記載の搭載基板。 - 【請求項６】 搭載基板と、ｎ本の光ファイバと、光信
号を発生するためのｎ個の発光素子を配列してなる発光
デバイスとを備え、 前記搭載基板は、 一主面上に設けられ、前記発光デバイスが配置されたデ
バイス搭載領域と、 前記発光デバイスのｎ個の発光素子を駆動するための駆
動デバイスと電気的に接続されるように設けられた一端
部、及び前記発光デバイスに接続されるように前記デバ
イス搭載領域内に配置された他端部を有し、前記一主面
上に設けられたｎ個の第１の配線と、 前記発光デバイスのｎ個の発光素子を駆動するための駆
動デバイスと電気的に接続されるように設けられた一端
部、及び前記発光デバイスに接続されるように前記デバ
イス搭載領域に対面する他端部を有し、前記一主面上に
設けられたｎ個の第２の配線と、 前記一主面上に設けられ、前記発光デバイスのｎ個の発
光素子の各々と光学的に結合される前記ｎ本の光ファイ
バを収容しており、所定の方向に沿って伸びる光ファイ
バ収容部とを備え、 前記ｎ個の第１及び第２の配線は、交互に配置されてい
る、光モジュール。 - 【請求項７】 前記一主面上に設けられ、前記ｎ個の第
１の配線それぞれの一端部及び前記ｎ個の第２の配線そ
れぞれの一端部のいずれかに接続された第３の配線を更
に備える請求項６記載の光モジュール。 - 【請求項８】 前記第１の配線は、一端部及び他端部を
結ぶ配線部を有し、 前記第２の配線は、一端部及び他端部を結ぶ配線部を有
し、 前記一主面上に設けられ、前記第１の配線の配線部及び
前記第２の配線の配線部を覆う絶縁層を更に備える請求
項６又は７記載の光モジュール。 - 【請求項９】 前記デバイス搭載領域に隣接して設けら
れ、前記デバイス搭載領域に搭載される前記発光デバイ
ス内のｎ個の発光素子の各々と光学的に結合されるｎ本
の光ファイバを収容するための、所定の方向に沿って伸
びる光ファイバ収容部を更に備える請求項６乃至８のい
ずれか１項記載の光モジュール。 - 【請求項１０】 一対のガイドピンを更に備え、 前記搭載基板は、前記光ファイバ収容部を挟むと共に前
記所定の方向に沿って設けられた一対のガイドピン収容
部を更に備える、請求項６乃至９のいずれか１項記載の
光モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052676A JP3672831B2 (ja) | 2001-02-27 | 2001-02-27 | 搭載基板及び光モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052676A JP3672831B2 (ja) | 2001-02-27 | 2001-02-27 | 搭載基板及び光モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002261372A true JP2002261372A (ja) | 2002-09-13 |
| JP3672831B2 JP3672831B2 (ja) | 2005-07-20 |
Family
ID=18913274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001052676A Expired - Fee Related JP3672831B2 (ja) | 2001-02-27 | 2001-02-27 | 搭載基板及び光モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3672831B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005195699A (ja) * | 2003-12-26 | 2005-07-21 | Toshiba Corp | 光伝送路保持部材 |
| JP2007535278A (ja) * | 2004-04-29 | 2007-11-29 | インターデイジタル テクノロジー コーポレーション | ダウンリンクシグナリングチャネルの受信を選択的に有効にするための方法および装置 |
| WO2009090988A1 (ja) | 2008-01-16 | 2009-07-23 | The Furukawa Electric Co., Ltd. | 光モジュール |
| US8366325B2 (en) | 2008-01-16 | 2013-02-05 | The Furukawa Electric Co., Ltd. | Optical module and method of manufacturing thereof |
| JP2014036100A (ja) * | 2012-08-08 | 2014-02-24 | Furukawa Electric Co Ltd:The | 光モジュール |
| US9729242B2 (en) | 2015-01-23 | 2017-08-08 | Furukawa Electric Co., Ltd. | Optical module for reducing crosstalk |
-
2001
- 2001-02-27 JP JP2001052676A patent/JP3672831B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100381846C (zh) * | 2003-12-26 | 2008-04-16 | 株式会社东芝 | 光传输线和多芯光波导的保持器 |
| US7198412B2 (en) | 2003-12-26 | 2007-04-03 | Kabushiki Kaisha Toshiba | Holder of optical transmission lines and multi-core optical wave-guide |
| JP2005195699A (ja) * | 2003-12-26 | 2005-07-21 | Toshiba Corp | 光伝送路保持部材 |
| JP4658209B2 (ja) * | 2004-04-29 | 2011-03-23 | インターデイジタル テクノロジー コーポレーション | ダウンリンクシグナリングチャネルの受信を選択的に有効にするための方法および装置 |
| US9867228B2 (en) | 2004-04-29 | 2018-01-09 | Interdigital Technology Corporation | Method and apparatus for selectively enabling reception of downlink signaling channels |
| US11026287B2 (en) | 2004-04-29 | 2021-06-01 | Interdigital Technology Corporation | Method and apparatus for selectively enabling reception of downlink signaling channels |
| JP2009273141A (ja) * | 2004-04-29 | 2009-11-19 | Interdigital Technol Corp | ダウンリンクシグナリングチャネルの受信を選択的に有効にするための方法および装置 |
| JP4658120B2 (ja) * | 2004-04-29 | 2011-03-23 | インターデイジタル テクノロジー コーポレーション | ダウンリンクシグナリングチャネルの受信を選択的に有効にするための方法および装置 |
| JP2007535278A (ja) * | 2004-04-29 | 2007-11-29 | インターデイジタル テクノロジー コーポレーション | ダウンリンクシグナリングチャネルの受信を選択的に有効にするための方法および装置 |
| JP4658101B2 (ja) * | 2004-04-29 | 2011-03-23 | インターデイジタル テクノロジー コーポレーション | ダウンリンクシグナリングチャネルの受信を選択的に有効にするための方法および装置 |
| JP2008005549A (ja) * | 2004-04-29 | 2008-01-10 | Interdigital Technol Corp | ダウンリンクシグナリングチャネルの受信を選択的に有効にするための方法および装置 |
| US10368389B2 (en) | 2004-04-29 | 2019-07-30 | Interdigital Technology Corporation | Method and apparatus for selectively enabling reception of downlink signaling channels |
| US8570952B2 (en) | 2004-04-29 | 2013-10-29 | Interdigital Technology Corporation | Method and apparatus for selectively enabling reception of downlink signaling channels |
| JPWO2009090988A1 (ja) * | 2008-01-16 | 2011-05-26 | 古河電気工業株式会社 | 光モジュール |
| CN101911405B (zh) * | 2008-01-16 | 2013-12-04 | 古河电气工业株式会社 | 光模块 |
| US8366325B2 (en) | 2008-01-16 | 2013-02-05 | The Furukawa Electric Co., Ltd. | Optical module and method of manufacturing thereof |
| WO2009090988A1 (ja) | 2008-01-16 | 2009-07-23 | The Furukawa Electric Co., Ltd. | 光モジュール |
| JP2014036100A (ja) * | 2012-08-08 | 2014-02-24 | Furukawa Electric Co Ltd:The | 光モジュール |
| US9729242B2 (en) | 2015-01-23 | 2017-08-08 | Furukawa Electric Co., Ltd. | Optical module for reducing crosstalk |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3672831B2 (ja) | 2005-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7488119B2 (en) | Photoelectric composite connector and substrate using the same | |
| CN107306009B (zh) | 在承载体上提供共面线的光发射器 | |
| EP1022822B1 (en) | Optical module | |
| US6977423B2 (en) | Light-receiving assembly | |
| CN113327990B (zh) | 光学模块 | |
| CN112993055B (zh) | 光模块 | |
| JP2002252407A (ja) | 発光モジュール | |
| CN114815093A (zh) | 光模块 | |
| US20190182949A1 (en) | Flexible printed circuit board and optical module | |
| JP3672831B2 (ja) | 搭載基板及び光モジュール | |
| JP2004093606A (ja) | 光モジュール及び光伝送装置 | |
| US20040028095A1 (en) | Optical device, method of manufacturing the same, optical module, optical transmission system | |
| JP3483102B2 (ja) | 光素子実装体 | |
| US6492698B2 (en) | Flexible circuit with two stiffeners for optical module packaging | |
| KR101246137B1 (ko) | 발광 소자 및 광결합 모듈 | |
| JP7020590B1 (ja) | レーザ光源装置 | |
| JP6260167B2 (ja) | 光電融合モジュール | |
| US6922344B2 (en) | Device for connecting the terminal pins of a package for an optical transmitting and/or receiving device to a printed circuit board and conductor arrangement for such a device | |
| JP2000156510A (ja) | 光半導体素子および光半導体素子の製造方法ならびに光電子装置 | |
| KR20090124771A (ko) | 광전변환모듈 | |
| JP4951691B2 (ja) | 光伝送モジュールおよびこれを用いた光通信装置 | |
| JP3775369B2 (ja) | レーザモジュール | |
| JP2000164970A (ja) | 光素子モジュール | |
| JP7495359B2 (ja) | 光モジュール | |
| JP3923355B2 (ja) | 光変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |