JP6223064B2 - フレキシブル半導体素子及び製造方法 - Google Patents

フレキシブル半導体素子及び製造方法 Download PDF

Info

Publication number
JP6223064B2
JP6223064B2 JP2013175727A JP2013175727A JP6223064B2 JP 6223064 B2 JP6223064 B2 JP 6223064B2 JP 2013175727 A JP2013175727 A JP 2013175727A JP 2013175727 A JP2013175727 A JP 2013175727A JP 6223064 B2 JP6223064 B2 JP 6223064B2
Authority
JP
Japan
Prior art keywords
semiconductor element
flexible
layer
material layer
flexible material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013175727A
Other languages
English (en)
Other versions
JP2014045197A (ja
Inventor
濱 熙 崔
濱 熙 崔
秉 龍 崔
秉 龍 崔
泰 豪 金
泰 豪 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2014045197A publication Critical patent/JP2014045197A/ja
Application granted granted Critical
Publication of JP6223064B2 publication Critical patent/JP6223064B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1246—III-V nitrides, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/10—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising photovoltaic cells in arrays in a single semiconductor substrate, the photovoltaic cells having vertical junctions or V-groove junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1272—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP
    • H10F71/1274—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP comprising nitrides, e.g. InGaN or InGaAlN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1278—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising nitrides, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/139—Manufacture or treatment of devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/143—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies comprising quantum structures
    • H10F77/1433—Quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/146—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/148—Shapes of potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は一般に半導体素子及びその製造方法に関し、特にフレキシブル半導体素子及び製造方法等に関する。
多様な半導体素子のうち、半導体物質の光電気的特性を利用する光電素子がある。光電素子は、電気的エネルギーを、光学的エネルギーに変換する素子と、光学的エネルギーを、電気的エネルギーに変換する素子とを含む。電気的エネルギーを、光学的エネルギーに変換する素子としては、発光ダイオード(Light Emitting Diode：LED)や、レーザダイオード(Laser Diode：LD)のような発光素子がある。光学的エネルギーを、電気的エネルギーに変換する素子としては、太陽電池、フォトダイオードのような光発電素子がある。
無機物半導体に基づく光電素子、特に、窒化物半導体に基づく発光素子は、高効率、高輝度、長寿命などの多様な長所がある。しかし、窒化物半導体に基づく発光素子を製造するためには、サファイア基板やシリコン基板上に、単結晶窒化物層をエピタキシャル成長させなければならない。したがって、多様な形態的変形が可能な素子を具現することが困難である。また、製造コストが高く、大面積化が困難であるという問題がある。
本発明の目的は、多様な形態的変形が可能な半導体素子及びその製造方法を提供することである。
実施の形態によるフレキシブル半導体素子は、
フレキシブル物質層と、
前記フレキシブル物質層内に少なくとも部分的に組み込まれた少なくとも一つの垂直型半導体要素と、
前記フレキシブル物質層の第１面上に設けられ、前記垂直型半導体要素の第１領域に電気的に連結された第１電極と、
前記フレキシブル物質層の第２面上に設けられ、前記垂直型半導体要素の第２領域に電気的に連結された第２電極と、を備えることを特徴とするフレキシブル半導体素子である。
本発明によれば、多様な形態的変形が可能なフレキシブル半導体素子を具現することができる。
本発明の実施形態によるフレキシブル半導体素子を示す断面図である。 本発明の実施形態によるフレキシブル半導体素子を示す断面図である。 本発明の実施形態によるフレキシブル半導体素子を示す断面図である。 本発明の実施形態によるフレキシブル半導体素子を示す断面図である。 本発明の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明の他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明のさらに他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明のさらに他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明のさらに他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明のさらに他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明のさらに他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明のさらに他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明のさらに他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 本発明のさらに他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。 図５Ｆのステップに対応する構造物を示すＳＥＭ(Scanning Electron Microscope)写真である。 本発明の実施形態によって製造したフレキシブル半導体素子（発光素子）が発光する様子を示す顕微鏡写真である。
＜概要＞
実施の形態の課題は、多様な形態的変形が可能な半導体素子及びその製造方法を提供することである。
実施の形態の他の課題は、低コスト化及び大面積化に有利な半導体素子及びその製造方法を提供することである。
実施の形態のさらに他の課題は、優秀な光電気的特性（発光特性または光発電特性）を有する半導体素子及びその製造方法を提供することである。
実施の形態のさらに他の課題は、比較的簡単な方法で容易に製造することが可能な半導体素子を提供することである。
本発明の一側面によれば、フレキシブル物質層と、前記フレキシブル物質層内に少なくとも部分的に組み込まれた少なくとも一つの垂直型半導体要素と、前記フレキシブル物質層の第１面上に備えられ、前記垂直型半導体要素の第１領域と電気的に連結された第１電極と、前記フレキシブル物質層の第２面上に備えられ、前記垂直型半導体要素の第２領域と電気的に連結された第２電極と、を備えるフレキシブル半導体素子が提供される。
前記垂直型半導体要素は、III−V族系の半導体を含んでもよい。前記垂直型半導体要素は、例えば、ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ及びＡｌＩｎＧａＮのうち少なくとも一つを含む。
前記垂直型半導体要素は、ピラミッド状またはロッド状を有してもよい。前記垂直型半導体要素は、コア・シェル構造を有してもよい。前記垂直型半導体要素は、第１導電型半導体及び第２導電型半導体を含んでもよい。前記第１導電型半導体は、前記第１電極に連結され、前記第２導電型半導体は、前記第２電極に連結される。
前記垂直型半導体要素は、前記第１導電型半導体と前記第２導電型半導体との間に備えられた活性層をさらに備えてもよい。前記垂直型半導体要素の一部は、前記フレキシブル物質層の外部に突出してもよい。前記垂直型半導体要素の下面に、バッファ層がさらに備えられてもよい。その場合、前記第１電極は、前記バッファ層を通じて、前記垂直型半導体要素に電気的に連結されてもよい。
前記バッファ層は、III−V族系の半導体を含んでもよい。前記バッファ層は、例えば、ＬＴ(low temperature)−ＧａＮまたはＬＴ−ＡｌＮを含む。前記バッファ層は、前記第１電極と前記フレキシブル物質層との間に延びた構造を有し、前記バッファ層と前記フレキシブル物質層との間に、前記バッファ層の一部を露出させる少なくとも一つの開口領域を有するマスク層が備えられ、前記垂直型半導体要素は、前記開口領域を通じて露出された前記バッファ層の領域上に備えられてもよい。前記バッファ層は、少なくとも一つのバッファ部を備えるパターン化された構造を有し、前記バッファ部は、前記垂直型半導体要素に一対一に対応して備えられてもよい。
前記フレキシブル物質層は、弾性重合体を含んでもよい。前記第１電極及び第２電極のうち少なくとも一つは、波形表面を有してもよい。前記第２電極上に、支持膜がさらに備えられてもよい。前記支持膜は、弾性重合体を含んでもよい。
前記フレキシブル半導体素子は、光電素子であってもよい。前記垂直型半導体要素は、発光要素であり、前記フレキシブル半導体素子は、発光素子であってもよい。前記垂直型半導体要素は、光発電要素であり、前記フレキシブル半導体素子は、光発電素子であってもよい。
本発明の他の側面によれば、基板上に、第１熱膨脹係数を有する下地層と、第２熱膨脹係数を有するバッファ層とが順次に積層された構造を含む積層膜を形成するステップと、前記バッファ層の少なくとも一つの単位領域上に、少なくとも一つの垂直型半導体要素を形成するステップと、前記下地層と前記バッファ層との熱膨脹係数差による応力を誘発して、それら間の接着力を弱化させるステップと、前記基板上にフレキシブル物質層を形成して、前記フレキシブル物質層内に、前記垂直型半導体要素の少なくとも一部を組み込むステップと、前記垂直型半導体要素が組み込まれた前記フレキシブル物質層を、前記バッファ層と共に、前記下地層から分離するステップと、を含むフレキシブル半導体素子の製造方法が提供される。
前記下地層の第１熱膨脹係数と、前記バッファ層の第２熱膨脹係数との差は、１．５倍以上であってもよい。前記下地層は、金属を含んでもよい。前記下地層は、例えば、Ｔｉ，Ｈｆ，Ｚｒ及びＡｌのうち少なくとも一つを含む。
前記バッファ層は、III−V族系の半導体を含んでもよい。前記バッファ層は、約４５０ないし６５０℃の低温で形成してもよい。前記バッファ層は、例えば、ＬＴ−ＧａＮまたはＬＴ−ＡｌＮを含む。前記バッファ層上にマスク層を形成して、前記バッファ層の前記少なくとも一つの単位領域を定義するステップをさらに含んでもよい。ここで、前記マスク層に少なくとも一つの開口領域が形成され、前記少なくとも一つの開口領域は、前記バッファ層の前記少なくとも一つの単位領域を露出させてもよい。
前記積層膜を、前記少なくとも一つの単位領域にパターニングして、前記バッファ層の前記少なくとも一つの単位領域を定義するステップをさらに含んでもよい。
前記垂直型半導体要素は、III−V族系の半導体を含んでもよい。前記垂直型半導体要素の少なくとも一部は、約９００ないし１１００℃の高温で形成してもよい。前記垂直型半導体要素は、例えば、ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ及びＡｌＩｎＧａＮのうち少なくとも一つを含む。
前記垂直型半導体要素は、コア・シェル構造を有してもよい。前記垂直型半導体要素は、第１導電型半導体及び第２導電型半導体を含むか、または第１導電型半導体と、第２導電型半導体と、それらの間に備えられた活性層とを含んでもよい。
前記下地層と前記バッファ層の接着力を弱化させるステップは、前記下地層と前記バッファ層とを加熱するステップと、前記下地層と前記バッファ層とを冷却するステップと、を含んでもよい。
前記下地層と前記バッファ層の冷却は、例えば、約５℃／ｍｉｎ以上または約１０℃／ｍｉｎ以上の速度で行ってもよい。
前記下地層と前記バッファ層の冷却は、例えば、約５ないし３０℃／ｍｉｎまたは約１０ないし３０℃／ｍｉｎの速度で行ってもよい。前記下地層と前記バッファ層の接着力を弱化させるステップにおいて、前記下地層と前記バッファ層との間に、間隙が形成されてもよい。
前記フレキシブル物質層は、前記間隙の少なくとも一部を満たすように形成される。
前記製造方法は、前記フレキシブル物質層の一部をエッチングして、前記垂直型半導体要素の一部を露出させるステップをさらに含んでもよい。前記製造方法は、前記フレキシブル物質層の上面側に、前記垂直型半導体要素に電気的に連結された上部電極を形成するステップと、前記フレキシブル物質層の下面側に、前記垂直型半導体要素に電気的に連結された下部電極を形成するステップと、をさらに含んでもよい。
前記下部電極及び上部電極のうち少なくとも一つは、波形表面を有するように形成してもよい。前記下部電極及び上部電極のうち少なくとも一つは、前記フレキシブル物質層を両側に引っ張って延伸した状態で形成してもよい。
前記製造方法は、前記フレキシブル物質層を形成するステップ後、前記フレキシブル物質層上に、支持膜を付着するステップをさらに含んでもよい。その場合、前記支持膜が前記フレキシブル物質層に付着した状態で、前記フレキシブル物質層を、前記下地層から分離してもよい。
前記製造方法は、前記フレキシブル物質層を形成するステップ後、前記フレキシブル物質層上に、上部電極を形成するステップと、前記上部電極上に、支持膜を形成するステップと、をさらに含んでもよい。その場合、前記上部電極と前記支持膜とが前記フレキシブル物質層に付着した状態で、前記フレキシブル物質層を、前記下地層から分離してもよい。
前記基板は、非晶質基板であってもよい。前記基板は、例えば、ガラス基板である。
前記フレキシブル半導体素子は、光電素子であってもよい。前記垂直型半導体要素は、発光要素であり、前記フレキシブル半導体素子は、発光素子であってもよい。
前記垂直型半導体要素は、光発電要素であり、前記フレキシブル半導体素子は、光発電素子であってもよい。
本発明のさらに他の側面によれば、基板上に、少なくとも一つの垂直型半導体要素を形成するステップと、前記基板上にフレキシブル物質層を形成して、前記フレキシブル物質層内に、前記垂直型半導体要素の少なくとも一部を組み込むステップと、前記垂直型半導体要素が組み込まれた前記フレキシブル物質層を、前記基板から分離するステップと、前記垂直型半導体要素と電気的に連結された電極要素を形成するステップと、を含むフレキシブル半導体素子の製造方法が提供される。
前記基板は、非晶質基板であってもよい。前記基板は、例えば、ガラス基板である。
前記製造方法は、前記基板上に、第１熱膨脹係数を有する第１物質層を形成するステップと、前記第１物質層上に、前記第１熱膨脹係数と異なる第２熱膨脹係数を有する第２物質層を形成するステップと、をさらに含んでもよい。その場合、前記垂直型半導体要素は、前記第２物質層上に形成してもよい。
前記フレキシブル物質層を、前記基板から分離するステップは、前記第１物質層と前記第２物質層との熱膨脹係数差による応力を誘発して、前記第１物質層と前記第２物質層の接着力を弱化させるステップと、前記フレキシブル物質層を、前記第２物質層と共に、前記第１物質層から分離するステップと、を含んでもよい。
前記第１物質層と前記第２物質層の接着力を弱化させるステップは、前記第１物質層と前記第２物質層とを加熱するステップと、前記第１物質層と前記第２物質層とを冷却するステップと、を含んでもよい。
前記垂直型半導体要素は、III−V族系の半導体を含んでもよい。前記垂直型半導体要素は、コア・シェル構造を有してもよい。前記フレキシブル半導体素子は、光電素子であってもよい。
実施の形態によれば、多様な形態的変形が可能なフレキシブル半導体素子を具現することができる。また、低コストで大面積のフレキシブル半導体素子を容易に具現することができる。さらに、優秀な光電気的特性（発光特性または光発電特性）を有するフレキシブル半導体素子を具現することができる。フレキシブル半導体素子を比較的簡単な方法で容易に製造することもできる。
＜実施の形態の詳細な説明＞
以下、本発明の実施形態によるフレキシブル半導体素子及びその製造方法を、添付された図面を参照して詳細に説明する。添付された図面に示した層や領域の幅及び厚さは、明細書の明確性のために多少誇張されて示されたものである。詳細な説明の全体にわたって、同じ参照番号は、同じ構成要素を表す。
図１は、本発明の実施形態によるフレキシブル半導体素子を示す断面図である。図１を参照すれば、本実施形態によるフレキシブル半導体素子は、フレキシブル物質層Ｆ１０と、フレキシブル物質層Ｆ１０内に組み込まれた又は埋め込まれた少なくとも一つの垂直型半導体要素Ｓ１０とを含む。フレキシブル物質層Ｆ１０内に、互いに離隔された複数の垂直型半導体要素Ｓ１０が備えられる。フレキシブル物質層Ｆ１０は、弾性重合体を含む。弾性重合体は、弾性ポリマーである。例えば、弾性重合体は、ポリジメチルシロキサン（ＰＤＭＳ）、ポリウレタン、ポリエステル及びそれらの混合物のうち少なくとも一つを含む。フレキシブル物質層Ｆ１０は透明である。
垂直型半導体要素Ｓ１０は、ピラミッド状か、それと類似した形状を有する。または、垂直型半導体要素Ｓ１０は、ロッド状か、それと類似した形状を有する。垂直型半導体要素Ｓ１０の形状は、ピラミッド状またはロッド状に限定されず、多様に変形可能である。垂直型半導体要素Ｓ１０は、コア・シェル構造を有する。例えば、垂直型半導体要素Ｓ１０は、第１導電型半導体Ｌ１０と、これを取り囲む第２導電型半導体Ｌ３０とを含む。第１導電型半導体Ｌ１０は、コア部といい、第２導電型半導体Ｌ３０は、シェル部という。垂直型半導体要素Ｓ１０は、第１導電型半導体Ｌ１０と第２導電型半導体Ｌ３０との間に備えられた活性層Ｌ２０をさらに含む。活性層Ｌ２０は、第１導電型半導体Ｌ１０を取り囲む形態を有する。かかる点で、活性層Ｌ２０は、中間シェル部という。
垂直型半導体要素Ｓ１０は、無機半導体を含む。例えば、垂直型半導体要素Ｓ１０は、III−V族系の化合物半導体を含む。垂直型半導体要素Ｓ１０は、ＧａＮ系の半導体、例えば、ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ及びＡｌＩｎＧａＮのうち少なくとも一つを含む。具体的な例として、第１導電型半導体Ｌ１０は、ｎ型ＧａＮを含み、第２導電型半導体Ｌ３０は、ｐ型ＧａＮを含む。または、第１導電型半導体Ｌ１０は、ｐ型ＧａＮを含み、第２導電型半導体Ｌ３０は、ｎ型ＧａＮを含む。活性層Ｌ２０は、量子ウェル層と障壁層とが一回以上交互に積層された構造を有する。この時、活性層Ｌ２０は、単一量子ウェル(Single Quantum Well: SQW)構造、または多重量子ウェル(Multi-Quantum Well: MQW)構造を有する。具体的な例として、活性層Ｌ２０は、ＩｎＧａＮ層（量子ウェル層）とＧａＮ層（障壁層）とが交互に反復積層された多重量子ウェル構造を有する。しかし、これは例示的なものであり、活性層Ｌ２０の構成は多様に変化可能である。また、図示していないが、垂直型半導体要素Ｓ１０は、所定の超格子構造層をさらに備えてもよい。超格子構造層については公知であるところ、これについての詳細な説明は省略する。場合によっては、活性層Ｌ２０が備えられていなくてもよい。活性層Ｌ２０が備えられていない場合、垂直型半導体要素Ｓ１０は、ＰＮ構造を有する。
垂直型半導体要素Ｓ１０の一部は、フレキシブル物質層Ｆ１０の外部に突出している。例えば、垂直型半導体要素Ｓ１０の上部の一部は、フレキシブル物質層Ｆ１０の上面の上方に突出する。垂直型半導体要素Ｓ１０の約１／５ないし１／２が、フレキシブル物質層Ｆ１０の外部に突出する。したがって、垂直型半導体要素Ｓ１０の中央部は、フレキシブル物質層Ｆ１０内に存在する。
フレキシブル物質層Ｆ１０の一側（上面側）に、垂直型半導体要素Ｓ１０に電気的に連結された上部電極Ｅ１０が備えられる。フレキシブル物質層Ｆ１０の他側（下面側）に、垂直型半導体要素Ｓ１０に電気的に連結された下部電極Ｅ２０が備えられる。上部電極Ｅ１０は、垂直型半導体要素Ｓ１０の第１領域に電気的に連結され、下部電極Ｅ２０は、垂直型半導体要素Ｓ１０の第２領域に電気的に連結される。上部電極Ｅ１０は、垂直型半導体要素Ｓ１０の第２導電型半導体Ｌ３０に電気的に連結され、下部電極Ｅ２０は、垂直型半導体要素Ｓ１０の第１導電型半導体Ｌ１０に電気的に連結される。上部電極Ｅ１０及び下部電極Ｅ２０のうちいずれか一方は第１電極とし、他方は第２電極とする。
下部電極Ｅ２０とフレキシブル物質層Ｆ１０との間に、バッファ層Ｂ１０がさらに備えられる。バッファ層Ｂ１０は、フレキシブル物質層Ｆ１０と下部電極Ｅ２０との間に延びた構造を有する。バッファ層Ｂ１０は、垂直型半導体要素Ｓ１０を成長させるためのシード層の役割を行う。バッファ層Ｂ１０により、垂直型半導体要素Ｓ１０は、優秀な結晶性を有するように形成される。バッファ層Ｂ１０は、III−V族系の化合物半導体を含む。例えば、バッファ層Ｂ１０は、ＧａＮ，ＡｌＮ，ＩｎＧａＮ，ＡｌＧａＮ及びＡｌＩｎＧａＮのうち少なくとも一つを含むように形成する。具体的な例として、バッファ層Ｂ１０は、ＧａＮ系の半導体またはＡｌＮ系の半導体を含む。その場合、バッファ層Ｂ１０は、ＬＴ(low temperature)−ＧａＮまたはこれに基づく物質を含むか、またはＬＴ−ＡｌＮまたはこれに基づく物質を含む。ＬＴ−ＧａＮ及びＬＴ−ＡｌＮは、例えば、約４５０ないし６５０℃の比較的低温で形成された物質である。
バッファ層Ｂ１０とフレキシブル物質層Ｆ１０との間に、マスク層Ｍ１０がさらに備えられる。マスク層Ｍ１０は、バッファ層Ｂ１０の一部を露出させる少なくとも一つの開口領域Ｈ１０を含む。開口領域Ｈ１０は、ホール形態を有する。開口領域Ｈ１０により露出されたバッファ層Ｂ１０の領域上に、垂直型半導体要素Ｓ１０が備えられる。マスク層Ｍ１０は、例えば、シリコン酸化物やシリコン窒化物で形成される。マスク層Ｍ１０の厚さは、約１０ないし５００ｎｍ、例えば、約１０ないし２００ｎｍである。
開口領域Ｈ１０により露出されたバッファ層Ｂ１０上に形成された垂直型半導体要素Ｓ１０の少なくとも一部は、ＨＴ(high temperature)−ＧａＮまたはこれに基づく物質を含む。ＨＴ−ＧａＮは、例えば、約９００ないし１１００℃の比較的高温で形成されたＧａＮである。垂直型半導体要素Ｓ１０において、第１導電型半導体Ｌ１０及び第２導電型半導体Ｌ３０は、約９００ないし１１００℃の比較的高温で形成される。活性層Ｌ２０の形成温度は、第１及び第２導電型半導体Ｌ１０，Ｌ３０の形成温度よりも多少低い。例えば、活性層Ｌ２０を、ＩｎＧａＮ層（量子ウェル層）とＧａＮ層（障壁層）とが交互に反復積層された多重量子ウェル構造で形成する場合、ＩｎＧａＮ層（量子ウェル層）の形成温度は、約６００ないし８５０℃であり、ＧａＮ層（障壁層）の形成温度は、約７００ないし９００℃である。このように、活性層Ｌ２０を多少低い温度（例えば、６００ないし９００℃）で形成すれば、活性層Ｌ２０は、マスク層Ｍ１０の上面を覆うように形成される。その場合、マスク層Ｍ１０の上面を覆う活性層Ｌ２０の全面上に、第２導電型半導体Ｌ３０が形成される。言い換えれば、活性層Ｌ２０及び第２導電型半導体Ｌ３０は、マスク層Ｍ１０とフレキシブル物質層Ｆ１０との間に延びた構造を有する。
上部電極Ｅ１０と下部電極Ｅ２０のうち少なくとも一つは、透明電極である。上部電極Ｅ１０と下部電極Ｅ２０は、いずれも透明電極であってもよい。透明電極は、例えば、グラフェンで形成されるか、またはＩＴＯ(Indium Tin Oxide)のような透明導電性酸化物(Transparent Conductive Oxide: TCO)で形成される。上部電極Ｅ１０と下部電極Ｅ２０のうち一方は透明電極であり、他方は不透明電極である。不透明電極は、例えば、Ａｕ，Ｐｄ，Ａｌ，Ｐｔ，Ａｇ，Ｔｉ及びそれらの混合物などで形成される。しかし、前述した上下部電極Ｅ１０，Ｅ２０の具体的な物質は、例示的なものであり、その他に多様な導電物質が上下部電極Ｅ１０，Ｅ２０の物質に適用可能である。
図１の構造は、多様に変形可能である。例えば、図１においては、バッファ層Ｂ１０上に、開口領域Ｈ１０を有するマスク層Ｍ１０を形成して、垂直型半導体要素Ｓ１０が形成される領域を限定したが、他の実施形態においては、マスク層Ｍ１０を使用せずにバッファ層Ｂ１０をパターニングすることによって、垂直型半導体要素Ｓ１０が形成される領域を限定する。かかる場合が図２に示されている。図２は、本発明の他の実施形態によるフレキシブル半導体素子を示す。
図２を参照すれば、垂直型半導体要素Ｓ１１の下面に、バッファ層Ｂ１１が備えられる。バッファ層Ｂ１１は、垂直型半導体要素Ｓ１１に一対一に対応してパターン化された構造を有する。その場合、下部電極Ｅ２１は、フレキシブル物質層Ｆ１１の下面に、バッファ層Ｂ１１と接触するように備えられる。下部電極Ｅ２１は、バッファ層Ｂ１１を通じて、垂直型半導体要素Ｓ１１に電気的に連結される。上部電極Ｅ１１は、フレキシブル物質層Ｆ１１の上面に、垂直型半導体要素Ｓ１１と電気的に連結されるように備えられる。垂直型半導体要素Ｓ１１は、第１導電型半導体Ｌ１１及び第２導電型半導体Ｌ３１を含み、それらの間に活性層Ｌ２１が備えられる。場合によっては、活性層Ｌ２１が備えられていなくてもよい。垂直型半導体要素Ｓ１１の具体的な物質／構造／特性は、図１で説明した垂直型半導体要素Ｓ１０と同一または類似している。フレキシブル物質層Ｆ１１、上部電極Ｅ１１及び下部電極Ｅ２１の物質／構造／特性などは、それぞれ図１のフレキシブル物質層Ｆ１０、上部電極Ｅ１０及び下部電極Ｅ２０のそれと同一または類似している。
図３は、本発明の他の実施形態によるフレキシブル半導体素子を示す断面図である。本実施形態は、図１の変形例である。
図３を参照すれば、上部電極Ｅ１０上に、支持膜Ｆ２０がさらに備えられる。支持膜Ｆ２０は、弾性重合体を含む。弾性重合体は、弾性ポリマーである。例えば、弾性重合体は、ＰＤＭＳ、ポリウレタン、ポリエステル及びそれらの混合物のうち少なくとも一つを含む。支持膜Ｆ２０は、フレキシブル物質層Ｆ１０と同様に、フレキシブル特性を有する。かかる点で、支持膜Ｆ２０は、第２フレキシブル物質層という。支持膜Ｆ２０は、フレキシブル物質層Ｆ１０よりも厚く形成される。上部電極Ｅ１０の一部領域は、支持膜Ｆ２０によってカバーされずに露出される。支持膜Ｆ２０によってカバーされずに露出された上部電極Ｅ１０の領域は、コンタクト領域である。本実施形態のように、支持膜Ｆ２０によって、フレキシブル物質層Ｆ１０及び垂直型半導体要素Ｓ１０などが支持される場合、フレキシブル半導体素子は、さらに安定した構造を有する。
図３においては、支持膜Ｆ２０が図１の構造に適用された場合を示したが、図３の支持膜Ｆ２０は、図２の構造にも適用可能である。また、場合によっては、上部電極Ｅ１０，Ｅ１１の上でない下部電極Ｅ２０，Ｅ２１の下に支持膜Ｆ２０を適用することも可能である。または、上部電極Ｅ１０，Ｅ１１の上面に第１支持膜を適用し、下部電極Ｅ２０，Ｅ２１の下面に第２支持膜を適用することも可能である。
図１ないし図３において、上部電極Ｅ１０，Ｅ１１と下部電極Ｅ２０，Ｅ２１のうち少なくとも一つは、バックル構造を有する。バックル構造は、表面に波形を有する構造を意味する。すなわち、上部電極Ｅ１０，Ｅ１１と下部電極Ｅ２０，Ｅ２１のうち少なくとも一つは、波形の表面又は波形表面を有する。バックル構造が適用されたフレキシブル半導体素子の一例が図４に示されている。図４は、図１の上部電極Ｅ１０及び下部電極Ｅ２０がバックル構造を有する場合を示す。
図４を参照すれば、上部電極Ｅ１５及び下部電極Ｅ２５は、バックル構造を有する。言い換えれば、上部電極Ｅ１５及び下部電極Ｅ２５は、表面に波形(波形の表面)を有する。このように、上部電極Ｅ１５及び下部電極Ｅ２５がバックル構造を有する場合、フレキシブル半導体素子が曲げられたり、引っ張られたりする（延びる）時、上部電極Ｅ１５及び下部電極Ｅ２５が柔軟に変形される。
しかし、図１ないし図３の上部電極Ｅ１０，Ｅ１１と下部電極Ｅ２０，Ｅ２１とが、必ずしも図４のようなバックル構造を有する必要はない。上部電極Ｅ１０，Ｅ１１と下部電極Ｅ２０，Ｅ２１の物質自体が優秀な伸縮性及び柔軟性を有する場合、バックル構造でなくとしても、素子の変形によって、柔軟に変形される。
図１ないし図４で説明した本発明の実施形態によるフレキシブル半導体素子は、光電素子である。この時、垂直型半導体要素Ｓ１０，Ｓ１１は、発光要素、または光発電要素である。垂直型半導体要素Ｓ１０，Ｓ１１が発光要素である場合、これを含む半導体素子は、発光素子である。垂直型半導体要素Ｓ１０，Ｓ１１が光発電要素である場合、これを含む半導体素子は、光発電素子である。フレキシブル半導体素子が発光素子である時、垂直型半導体要素Ｓ１０，Ｓ１１の物質構成と、フレキシブル半導体素子が光発電素子である時、垂直型半導体要素Ｓ１０，Ｓ１１の物質構成とについては公知であるので、これについての詳細な説明は排除する。
図５Ａないし図５Ｊは、本発明の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。
図５Ａを参照すれば、基板１００上に、下地層２００を形成する。基板１００は、非晶質基板である。例えば、基板１００は、ガラス基板である。しかし、基板１００の物質は、ガラスに限定されず、多様に変化可能である。下地層２００は、第１熱膨脹係数を有する。下地層２００の熱膨脹係数（第１熱膨脹係数）と、その上に形成されるバッファ層３００の熱膨脹係数（第２熱膨脹係数）との差は、比較的大きい。下地層２００は、金属層である。例えば、下地層２００は、Ｔｉ，Ｈｆ，Ｚｒ及びＡｌのうち少なくとも一つを含む。下地層２００がＴｉ層である場合、下地層２００の熱膨脹係数は、約８．６×１０−６／Ｋである。下地層２００は、ＨＣＰ(Hexagonal Close Packed)またはＦＣＣ(Face Centered Cubic)の結晶構造を有する。下地層２００は、その表面と垂直な方向（すなわち、ｃ軸方向）に優先配向性を有する。下地層２００は、後で形成する垂直型半導体要素５００（図５Ｃ）との格子定数差（すなわち、格子不整合）が小さい物質層である。例えば、下地層２００と、後で形成する垂直型半導体要素５００（図５Ｃ）との格子定数差は、約２０％以内である。
下地層２００上に、バッファ層３００を形成する。バッファ層３００は、III−V族系の化合物半導体で形成する。例えば、バッファ層３００は、ＧａＮ系の半導体で形成する。具体的な例として、バッファ層３００は、ＧａＮ，ＡｌＮ，ＩｎＧａＮ，ＡｌＧａＮ及びＡｌＩｎＧａＮのうち少なくとも一つを含むように形成する。例えば、バッファ層３００は、ＧａＮ系の半導体またはＡｌＮ系の半導体を含むように形成する。バッファ層３００は、前記の材料で形成された単一層であってもよいし、二重層及び三重層のような多重層であってもよい。バッファ層３００は、約４５０ないし６５０℃の低温で形成する。バッファ層３００を前述の低温でＧａＮで形成する場合、バッファ層３００は、ＬＴ−ＧａＮ層という。バッファ層３００を前述の低温でＡｌＮで形成する場合、バッファ層３００は、ＬＴ−ＡｌＮ層という。バッファ層３００は、その下部に設けられた下地層２００の優先配向性によって、その表面と垂直な方向（すなわち、ｃ軸方向）に優先配向性を有する。
バッファ層３００は、第２熱膨脹係数を有する。前述したように、バッファ層３００の熱膨脹係数（第２熱膨脹係数）と、下地層２００の熱膨脹係数（第１熱膨脹係数）との差は、比較的大きい。例えば、下地層２００の第１熱膨脹係数と、バッファ層３００の第２熱膨脹係数との差は、約１．５倍以上である。下地層２００の第１熱膨脹係数が、バッファ層３００の第２熱膨脹係数よりも約１．５倍以上大きい。バッファ層３００がＧａＮ層である場合、バッファ層３００のｃ軸に垂直な方向への熱膨脹係数は、約３．１×１０−６ないし３．７×１０−６／Ｋであり、バッファ層３００のｃ軸方向への熱膨脹係数は、約２．８×１０−６ないし５．６×１０−６／Ｋである。このように、熱膨脹係数差の大きい下地層２００とバッファ層３００とを使用するので、後で所定の方法によって、下地層２００とバッファ層３００との間に熱応力を誘発し、下地層２００とバッファ層３００との界面接着力を弱化させて、それらを分離する。
図５Ｂを参照すれば、バッファ層３００上に、マスク層４００を形成する。マスク層４００は、バッファ層３００を露出させる少なくとも一つの開口領域Ｈ１を有する。開口領域Ｈ１は、ホール形態を有する。開口領域Ｈ１の直径は、例えば、数ｎｍないし数μmである。マスク層４００は、シリコン酸化物またはシリコン窒化物で形成するか、またはシリコン酸化物とシリコン窒化物とが混合された構造で形成する。マスク層４００は、単層構造または多層構造を有する。マスク層４００の厚さは、約１０ないし５００ｎｍ、例えば、約１０ないし２００ｎｍである。
図５Ｃを参照すれば、開口領域Ｈ１により露出されたバッファ層３００の領域上に、垂直型半導体要素５００を成長させる。垂直型半導体要素５００は、ピラミッド状か、それと類似した形状を有する。または、垂直型半導体要素５００は、ロッド状か、それと類似した形状を有する。垂直型半導体要素５００の形状は、ピラミッド状またはロッド状に限定されず、多様に変形可能である。垂直型半導体要素５００は、コア・シェル構造を有する。例えば、垂直型半導体要素５００は、第１導電型半導体１０と、これを取り囲む第２導電型半導体３０とを含む。第１導電型半導体１０は、コア部といい、第２導電型半導体３０は、シェル部という。垂直型半導体要素５００は、第１導電型半導体１０と第２導電型半導体３０との間に備えられた活性層２０をさらに含む。活性層２０は、第１導電型半導体１０を取り囲む形態を有する。垂直型半導体要素５００は、III−V族系の化合物半導体を含む。垂直型半導体要素５００は、ＧａＮ系の半導体、例えば、ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ及びＡｌＩｎＧａＮのうち少なくとも一つを含む。具体的な例として、第１導電型半導体１０は、ｎ型ＧａＮを含み、第２導電型半導体３０は、ｐ型ＧａＮを含む。または、第１導電型半導体１０は、ｐ型ＧａＮを含み、第２導電型半導体３０は、ｎ型ＧａＮを含む。活性層２０は、量子ウェル層と障壁層とが一回以上交互に積層された構造を有する。この時、活性層２０は、単一量子ウェル構造または多重量子ウェル構造を有する。具体的な例として、活性層２０は、ＩｎＧａＮ層（量子ウェル層）とＧａＮ層（障壁層）とが交互に反復積層された多重量子ウェル構造を有する。しかし、これは例示的なものであり、活性層２０の構成は、多様に変化可能である。また、図示していないが、垂直型半導体要素５００は、所定の超格子構造層をさらに備えてもよい。超格子構造層については公知であるところ、これについての詳細な説明は省略する。場合によっては、活性層２０を形成していなくてもよい。活性層２０を形成していない場合、垂直型半導体要素５００は、ＰＮ構造を有する。
垂直型半導体要素５００の少なくとも一部は、約９００ないし１１００℃の高温で形成する。垂直型半導体要素５００の一部を前述の高温でＧａＮで形成する場合、かかるＧａＮは、ＨＴ(high temperature)−ＧａＮという。垂直型半導体要素５００の少なくとも一部は、ＨＴ−ＧａＮまたはこれに基づく物質を含む。垂直型半導体要素５００において、第１導電型半導体１０及び第２導電型半導体３０は、約９００ないし１１００℃の高温で形成する。活性層２０は、第１及び第２導電型半導体１０，３０よりも低い温度で形成する。例えば、活性層２０を、ＩｎＧａＮ層（量子ウェル層）とＧａＮ層（障壁層）とが交互に反復積層された多重量子ウェル構造で形成する場合、ＩｎＧａＮ層（量子ウェル層）の形成温度は、約６００ないし８５０℃であり、ＧａＮ層（障壁層）の形成温度は、約７００ないし９００℃である。このように、活性層２０を多少低い温度（例えば、６００ないし９００℃）で形成すれば、活性層２０は、マスク層４００の上面を覆うように形成される。その場合、マスク層４００の上面を覆う活性層２０の全面上に、第２導電型半導体３０が形成される。言い換えれば、活性層２０及び第２導電型半導体３０は、マスク層４００の上面の全体を覆うように形成される。垂直型半導体要素５００は、下部に設けられたバッファ層３００によって、ｃ軸方向に優先配向性を有する。垂直型半導体要素５００は、優秀な結晶性を有する。
図５Ｄを参照すれば、所定の方法を通じて、下地層２００とバッファ層３００の接着力を弱める。下地層２００とバッファ層３００とが、所定の温度以上に加熱された状態で、それらを適切な条件で冷却すれば、熱膨脹係数差による応力が誘発されつつ、下地層２００とバッファ層３００の接着力が弱化する。具体的な例として、下地層２００とバッファ層３００とが、約７００℃または約９００℃以上に加熱された状態で、それらを約５ないし３０℃／ｍｉｎまたは約１０ないし３０℃／ｍｉｎの速度で冷却すれば、熱膨脹係数差による応力が、界面接着力よりも大きくなりつつ、それらが分離される。その結果、下地層２００とバッファ層３００との間に、間隙Ｇ１０が形成される。この時、下地層２００とバッファ層３００は完全に分離されず、部分的に（不完全に）分離された状態である。前述の冷却速度が遅すぎれば、下地層２００とバッファ層３００との間に、熱応力がほとんど発生せず、間隙Ｇ１０が形成されない。したがって、下地層２００とバッファ層３００の冷却速度は、約５℃／ｍｉｎ以上または約１０℃／ｍｉｎ以上と速いことが望ましい。再び説明すれば、下地層２００とバッファ層３００とを所定の温度以上に加熱した後、それらを比較的速い速度で冷却すれば、熱膨脹係数差に起因した熱応力が大きくなりつつ、下地層２００とバッファ層３００の接着力が大きく弱化する。したがって、下地層２００とバッファ層３００とを物理的に分離するのに適当な状態となる。
マスク層４００が適切な熱膨脹係数を有し、かつ適当な厚さを有する場合、マスク層４００が下地層２００とバッファ層３００との界面応力に影響を与えるので、下地層２００とバッファ層３００の分離（部分的分離）がさらに容易になる。マスク層４００がシリコン酸化物（ＳｉＯ２）で形成された場合、マスク層４００の厚さが約２００ｎｍ以下である時、マスク層４００によって、下地層２００とバッファ層３００の分離（部分的分離）が容易になる。ここで、シリコン酸化物（ＳｉＯ２）の熱膨脹係数は、約０．５×１０−６／Ｋである。したがって、マスク層４００がシリコン酸化物（ＳｉＯ２）で形成された場合、マスク層４００は、約２００ｎｍ以下の厚さに形成することが望ましい。しかし、マスク層４００の物質が変われば、マスク層４００の適正厚さ範囲は変わる。場合によっては、下地層２００とバッファ層３００の接着力を弱化させるステップにおいて、バッファ層３００とマスク層４００の接着力も弱化する。
活性層２０及び第２導電型半導体３０が、マスク層４００の上面の全体を覆うように形成された場合、活性層２０及び第２導電型半導体３０も、下地層２００とバッファ層３００との界面応力に影響を与えるので、下地層２００とバッファ層３００の分離（部分的分離）が容易になる。かかる点で、活性層２０と第２導電型半導体３０とを、マスク層４００の上面の全体を覆うように形成することが望ましい。
図５Ｅを参照すれば、基板１００上に、フレキシブル物質層６００を形成する。フレキシブル物質層６００は、弾性重合体を含むように形成する。弾性重合体は、弾性ポリマーである。具体的な例として、弾性重合体は、ＰＤＭＳ、ポリウレタン、ポリエステル及びそれらの混合物のうち少なくとも一つを含む。フレキシブル物質層６００は、所定の粘度を有するポリマー溶液をスピンコーティングした後、それを硬化することによって形成する。フレキシブル物質層６００は、垂直型半導体要素５００を覆いつつ、それら間の空間を満たすように形成される。したがって、垂直型半導体要素５００は、フレキシブル物質層６００内に組み込まれる。また、フレキシブル物質層６００は、下地層２００とバッファ層３００との間に存在する間隙Ｇ１０の少なくとも一部を満たすように形成される。フレキシブル物質層６００は透明である。
図５Ｆを参照すれば、フレキシブル物質層６００の一部をエッチングして、垂直型半導体要素５００の一部を露出させる。フレキシブル物質層６００のエッチングには、例えば、ＣＦ４及びＯ２を含むエッチングガスを使用する。かかる工程を通じて、垂直型半導体要素５００の一部は、フレキシブル物質層６００の外部に突出する。垂直型半導体要素５００の上部の一部は、フレキシブル物質層１５０の上面の上方に突出する。例えば、垂直型半導体要素５００の約１／５ないし１／２が、フレキシブル物質層６００の外部に突出する。図５Ｆのように、フレキシブル物質層６００の一部をエッチングして、垂直型半導体要素５００の一部を露出させた結果の状態は、図９に示した通りである。図９を参照すれば、ピラミッド構造を有する複数の垂直型半導体要素が規則的に配列されており、それらの上端部の一部がフレキシブル物質層上に露出されている。
図５Ｇを参照すれば、垂直型半導体要素５００が組み込まれたフレキシブル物質層６００を、バッファ層３００と共に、下地層２００から分離する。バッファ層３００と下地層２００は、部分的に（あるいは、ほとんど）分離された状態であり、それら間の間隙Ｇ１０をフレキシブル物質層６００が満たしているので、また、フレキシブル物質層６００と下地層２００の接着力は比較的弱いので、フレキシブル物質層６００を、下地層２００から容易に分離することができる。この時、必要な場合、フレキシブル物質層６００上に、所定の支持膜６１０を加えた後、支持膜６１０を利用して、フレキシブル物質層６００を分離する。支持膜６１０は、フレキシブルフィルムである。一例として、支持膜６１０は、接着フィルム（または、接着テープ）である。支持膜６１０を、フレキシブル物質層６００の一部（例えば、端部）に付着した後、支持膜６１０を利用して、フレキシブル物質層６００を引っ張ることによって、フレキシブル物質層６００を、下地層２００から分離する。このように、支持膜６１０を利用する場合、分離工程が容易である。
図５Ｇの工程によって、フレキシブル物質層６００を、下地層２００から分離した結果の状態が、図５Ｈに示されている。図５Ｈを参照すれば、バッファ層３００の下面に、フレキシブル物質層６００の一部が残留している。バッファ層３００の下面に残留したフレキシブル物質層６００を除去して、バッファ層３００の下面を露出させる。その結果の状態が、図５Ｉに示されている。バッファ層３００の下面に残留したフレキシブル物質層６００を除去する工程は、垂直型半導体要素５００が組み込まれたフレキシブル物質層６００を上下にひっくり返した状態で行う。
図５Ｊを参照すれば、フレキシブル物質層６００の上面側に、垂直型半導体要素５００に電気的に連結された上部電極７００を形成する。フレキシブル物質層６００の下面側に、垂直型半導体要素５００に電気的に連結された下部電極８００を形成する。下部電極８００は、バッファ層３００の下面に形成する。下部電極８００は、バッファ層３００を通じて、垂直型半導体要素５００に電気的に連結される。上部電極７００と下部電極８００のうち少なくとも一つは、透明電極である。上部電極７００と下部電極８００は、いずれも透明電極であってもよい。透明電極は、例えば、グラフェンで形成されるか、またはＩＴＯのような透明導電性酸化物で形成される。上部電極７００と下部電極８００のうち一方は透明電極であり、他方は不透明電極である。不透明電極は、例えば、Ａｕ，Ｐｄ，Ａｌ，Ｐｔ，Ａｇ，Ｔｉ及びそれらの混合物などで形成される。しかし、上部電極７００及び下部電極８００の物質は、前述したところに限定されず、多様に変化可能である。また、上部電極７００及び下部電極８００のうち少なくとも一つは、バックル構造を有するように形成する。バックル構造は、図４を参照して説明したところと同様である。
図６Ａないし図６Ｉは、本発明の他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。
図６Ａを参照すれば、基板１０１上に、下地層２０１を形成し、下地層２０１上に、バッファ層３０１を形成する。基板１０１、下地層２０１及びバッファ層３０１の物質は、それぞれ図５Ａの基板１００、下地層２００及びバッファ層３００と同一または類似している。下地層２０１とバッファ層３０１とが積層された構造は、“積層膜”という。
図６Ｂを参照すれば、バッファ層３０１と下地層２０１とをパターニングして、少なくとも一つの積層パターンＰ１を形成する。所定の間隔ほど離隔した複数の積層パターンＰ１を形成する。パターニングされた下地層２０１及びパターニングされたバッファ層３０１は、それぞれ２０１ａ及び３０１ａで表示する。このように積層パターンＰ１を形成する工程は、後で垂直型半導体要素５０１（図６Ｃ）を形成するための単位領域を定義する工程である。
図６Ｃを参照すれば、それぞれの積層パターンＰ１上に、垂直型半導体要素５０１を成長させる。垂直型半導体要素５０１は、第１導電型半導体１１と、第２導電型半導体３１と、それらの間に備えられた活性層２１とを含む。場合によっては、活性層２１を形成していなくてもよい。垂直型半導体要素５０１は、図５Ｃの垂直型半導体要素５００と類似した物質／構造を有し、類似した方法で形成するので、これについての反復説明は省略する。
図６Ｄを参照すれば、所定の方法を利用して、下地層２０１ａとバッファ層３０１ａの接着力を弱める。下地層２０１ａとバッファ層３０１ａとが所定の温度以上に加熱された状態で、それらを適切な条件で冷却すれば、熱膨脹係数差による応力が誘発されつつ、下地層２０１ａとバッファ層３０１ａの接着力が弱化する。具体的な例として、下地層２０１ａとバッファ層３０１ａとが、約７００℃または約９００℃以上に加熱された状態で、それらを約５ないし３０℃／ｍｉｎまたは約１０ないし３０℃／ｍｉｎの冷却速度で冷却すれば、熱膨脹係数差による応力が、界面接着力よりも大きくなりつつ、それらが分離される。その結果、下地層２０１ａとバッファ層３０１ａとの間に、間隙Ｇ１１が形成される。これは、図５Ｄにおいて、下地層２００とバッファ層３００の接着力を弱化させる工程と類似している。
図６Ｅを参照すれば、基板１０１上に、フレキシブル物質層６０１を形成する。フレキシブル物質層６０１は、垂直型半導体要素５０１を覆いつつ、それら間の空間を満たすように形成される。したがって、垂直型半導体要素５０１は、フレキシブル物質層６０１内に組み込まれる。また、フレキシブル物質層６０１は、下地層２０１ａとバッファ層３０１ａとの間隙Ｇ１１を、少なくとも部分的に満たすように形成される。言い換えれば、フレキシブル物質層６０１は、間隙Ｇ１１の少なくとも一部を満たすように形成される。フレキシブル物質層６０１の物質構成は、図５Ｅのフレキシブル物質層６００と同一または類似している。
図６Ｆを参照すれば、フレキシブル物質層６０１の一部をエッチングして、垂直型半導体要素５０１の一部を露出させる。フレキシブル物質層６０１の一部をエッチングする方法は、図５Ｆを参照して説明したところと同一または類似している。
図６Ｇを参照すれば、垂直型半導体要素５０１が組み込まれたフレキシブル物質層６０１を、バッファ層３０１ａと共に、基板１０１及び下地層２０１ａから分離する。バッファ層３０１ａと下地層２０１ａは、部分的に（あるいは、ほとんど）分離された状態であり、フレキシブル物質層６０１と基板１０１の接着力、及びフレキシブル物質層６０１と下地層２０１ａの接着力は比較的弱いので、フレキシブル物質層６０１を、基板１０１及び下地層２０１ａから容易に分離することができる。この時、必要な場合、フレキシブル物質層６０１上に、所定の支持膜６１１を加えた後、支持膜６１１を利用して、フレキシブル物質層６０１を分離する。支持膜６１１は、図５Ｇの支持膜６１０と同一または類似している。
図６Ｇの工程によって、フレキシブル物質層６０１を、下地層２０１ａから分離した結果の状態が、図６Ｈに示されている。図６Ｈに示していないが、下地層２０１ａの下面に、フレキシブル物質層６０１の一部が残留しているが、その場合、これを除去する工程をさらに行う。また、図６Ｈにおいて、フレキシブル物質層６０１の下面部を全体的にエッチングする工程を行うことも可能である。すなわち、バッファ層３０１ａの周囲のフレキシブル物質層６０１の一部をエッチングすることによって、フレキシブル物質層６０１の下面部を平坦化できる。これによって、フレキシブル物質層６０１の下面レベルと、バッファ層３０１ａの下面レベルとをほぼ同じく合わせることができる。
図６Ｉを参照すれば、フレキシブル物質層６０１の上面に、垂直型半導体要素５０１に電気的に連結された上部電極７０１を形成する。フレキシブル物質層６０１の下面に、垂直型半導体要素５０１に電気的に連結された下部電極８０１を形成する。上部電極７０１及び下部電極８０１の詳細な構成は、図５Ｊの上部電極７００及び下部電極８００と同一または類似している。
図７Ａないし図７Ｆは、本発明の他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。
図７Ａを参照すれば、図５Ｆのような構造を形成する。すなわち、基板１００上に、下地層２００及びバッファ層３００などを形成した後、その上に少なくとも一つの垂直型半導体要素５００を形成し、下地層２００とバッファ層３００の接着力を弱化させて、それらの間に間隙Ｇ１０を形成する。次いで、垂直型半導体要素５００の少なくとも一部を覆うフレキシブル物質層６００を形成する。垂直型半導体要素５００は、フレキシブル物質層６００内に組み込まれる。
図７Ｂを参照すれば、フレキシブル物質層６００上に、垂直型半導体要素５００の露出部を覆う上部電極７００を形成する。上部電極７００の物質は、図１を参照して説明した上部電極Ｅ１０と同様である。その後、上部電極７００上に、支持膜６５０を形成する。支持膜６５０は、弾性重合体を含む。弾性重合体は、弾性ポリマーである。例えば、弾性重合体は、ＰＤＭＳ、ポリウレタン、ポリエステル及びそれらの混合物のうち少なくとも一つを含む。支持膜６５０は、フレキシブル物質層６００と同様に、フレキシブル特性を有する。かかる点で、支持膜６５０は、第２フレキシブル物質層という。支持膜６５０は、フレキシブル物質層６００よりも厚く形成される。かかる支持膜６５０によって、上部電極７００及び垂直型半導体要素５００が保護される。上部電極７００の一部の領域は、支持膜６５０によってカバーされずに露出される。支持膜６５０によってカバーされずに露出された上部電極６００の領域は、“コンタクト領域”である。
図７Ｃを参照すれば、支持膜６５０が付着したフレキシブル物質層６００を、基板１００から分離する。この時、下地層２００とバッファ層３００とが分離される。下地層２００とバッファ層３００の分離は、図５Ｇを参照して説明したところと類似しているので、これについての反復説明は省略する。支持膜６５０が付着した状態で、フレキシブル物質層６００を分離する場合、分離工程が容易になる。
図７Ｃの工程によって、フレキシブル物質層６００及び支持膜６５０を、下地層２００から分離した結果の状態が、図７Ｄに示されている。図７Ｄを参照すれば、バッファ層３００の下面に、フレキシブル物質層６００の一部が残留している。バッファ層３００の下面に残留したフレキシブル物質層６００を除去して、バッファ層３００の下面を露出させる。その結果の状態が図７Ｅに示されている。
図７Ｆを参照すれば、フレキシブル物質層６００の下面側に、垂直型半導体要素５００に電気的に連結された下部電極８００を形成する。下部電極８００は、バッファ層３００の下面に形成する。下部電極８００は、バッファ層３００を通じて、垂直型半導体要素５００に電気的に連結される。下部電極８００の物質は、図１を参照して説明した下部電極Ｅ２０と同様である。図７Ｆのように、上部電極７００上に支持膜６５０が備えられた場合、フレキシブル半導体素子は、さらに安定した構造を有する。
図７Ａないし図７Ｆを参照して説明した方法、すなわち、フレキシブル物質層６００上に、上部電極７００と支持膜６５０とを形成した状態で、フレキシブル物質層６００を基板１００から分離する方法は、図６Ｆの構造にも同様に適用される。
図８Ａ及び図８Ｂは、本発明の他の実施形態によるフレキシブル半導体素子の製造方法を示す断面図である。
図８Ａを参照すれば、図６Ｈの構造を形成した後、フレキシブル物質層６０１を、少なくとも両側を引っ張って長さを延ばす。すなわち、フレキシブル物質層６０１を延伸する。フレキシブル物質層６０１は、優秀な弾性及び伸縮性を有するので、延伸工程は容易に行われる。フレキシブル物質層６０１の長さが延びるにつれて、複数の垂直型半導体要素５０１間の間隔も増加する。
図８Ｂを参照すれば、フレキシブル物質層６０１を延伸した状態で、上部電極７５１及び下部電極８５１を形成する。上部電極７５１及び下部電極８５１を形成した後、フレキシブル物質層６０１を延伸する力を除去すれば、フレキシブル物質層６０１が収縮しつつ、上部電極７５１及び下部電極８５１に波形構造（例えば、バックル構造）が形成されるか、またはそれと類似した効果が表れる。したがって、フレキシブル物質層６０１が曲げられたり、延びたりする状況に対して、上部電極７５１と下部電極８５１は、より柔軟に対処できる。
図８Ａ及び図８Ｂを参照して説明した方法、すなわち、フレキシブル物質層６０１を延伸した状態で、上部電極７５１及び下部電極８５１を形成する方法は、図５Ｉのような構造にも同様に適用される。しかし、上部電極と下部電極とを、必ずしも図８Ａ及び図８Ｂのような方法で形成する必要はない。上部電極と下部電極の物質自体が、優秀な伸縮性及び柔軟性を有する場合、フレキシブル物質層を延伸しない状態で、上下部電極を形成するとしても、素子の変形によって、柔軟に変形可能である。また、場合によっては、上下部電極のうち一つのみを、図８Ａ及び図８Ｂのような方法で形成してもよい。
図６Ａないし図８Ｂの方法で製造した多様なフレキシブル半導体素子は、光電素子である。この時、垂直型半導体要素５００，５０１は、発光要素、または光発電要素である。垂直型半導体要素５００，５０１が発光要素である場合、これを含む半導体素子は、発光素子である。垂直型半導体要素５００，５０１が光発電要素である場合、これを含む半導体素子は、光発電素子である。
本発明の実施形態によるフレキシブル半導体素子は、非晶質基板１００，１０１をベースとして使用して製造するので、低コスト化及び大面積化に有利である。従来の窒化物半導体に基づく半導体素子を製造するためには、サファイア基板やシリコン基板上に、単結晶窒化物層をエピタキシャル成長させなければならない。したがって、多様な形態的変形が可能な素子を具現することが困難である。また、製造コストが高く、大面積化が困難であるという問題がある。しかし、本発明の実施形態によれば、安価な非晶質基板１００，１０１を使用し、その上に、フレキシブル物質層６００，６０１をコーティング方式により塗布するので、低コストで大面積のフレキシブル半導体素子を容易に製造することができる。
また、本発明の実施形態によれば、下地層２００，２０１ａとバッファ層３００，３０１ａとの熱膨脹係数差に起因した応力を誘発して、下地層２００，２０１ａとバッファ層３００，３０１ａの接着力を弱化させた後、フレキシブル物質層６００，６０１を、基板１００，１０１から分離するので、フレキシブル物質層６００，６０１の分離工程が容易に行われる。かかる分離工程は、基板１００，１０１の面積が広くても、容易に行われる。したがって、本発明の実施形態によれば、大面積のフレキシブル半導体素子を容易に製造することができる。
また、本発明の実施形態によるフレキシブル半導体素子は、垂直型半導体要素５００，５０１を使用するので、平面形メサ構造を有する発光素子で表れる非発光再結合問題を防止または抑制できる。したがって、優秀な光電気的特性（発光特性または光発電特性）及び高い効率を有するフレキシブル半導体素子を具現することができる。
加えて、上下部電極７００，８００の形成において、誤整列のような問題が発生することなく、全般的な製造工程が複雑でなく、比較的単純であるという利点がある。
図１０は、本発明の実施形態によって製造したフレキシブル半導体素子（発光素子）が発光する様子を示す顕微鏡写真である。図１０を見れば、複数の垂直型半導体要素（発光要素）から、比較的均一なカラーの光が発光されるということが分かる。これによって、本発明の実施形態によって製造されたフレキシブル半導体素子（発光素子）は、優秀な光電気的特性を有するということが分かる。
上記の説明で多くの事項が具体的に記載されているが、それらは、本発明の範囲を限定するとするより、具体的な実施形態の例示として解釈されなければならない。例えば、当業者ならば、図１ないし図４の素子構造は、多様に変形可能であることが分かるであろう。一例として、垂直型半導体要素Ｓ１０，Ｓ１１の形態／構造、及びその下部の層の構造は、多様に変形可能であることが分かるであろう。また、図５Ａないし図８Ｂを参照して説明した製造方法も、多様に変形可能であることが分かるであろう。一例として、図５Ａないし図５Ｊにおいては、バッファ層３００よりも熱膨脹係数の大きい下地層２００を使用する場合について主に説明したが、バッファ層３００よりも熱膨脹係数の小さい下地層２００を使用することも可能である。すなわち、バッファ層３００よりも熱膨脹係数の小さい下地層２００を使用するとしても、その差が約１．５倍以上と大きければ、熱膨脹係数差を利用して、下地層２００とバッファ層３００の接着力を弱化させ、フレキシブル半導体素子を製造することができる。加えて、本発明の思想は、光電素子だけでなく、その他の半導体素子にも適用されることが分かるであろう。したがって、本発明の範囲は、前述した実施形態によって決まるものではなく、特許請求の範囲に記載された技術的思想により決まらなければならない。
本発明は、例えば、フレキシブル電子機器関連の技術分野に適用可能である。
Ｂ１０，Ｂ１１ バッファ層
Ｅ１０，Ｅ１１，Ｅ１５ 上部電極
Ｅ２０，Ｅ２１，Ｅ２５ 下部電極
Ｆ１０，Ｆ１１ フレキシブル物質層
Ｈ１０ 開口領域
Ｌ１０，Ｌ１１ 第１導電型半導体
Ｌ２０，Ｌ２１ 活性層
Ｌ３０，Ｌ３１ 第２導電型半導体
Ｍ１０ マスク層
Ｓ１０，Ｓ１１ 垂直型半導体要素

Claims (34)

  1. フレキシブル物質層と、
    前記フレキシブル物質層内に少なくとも部分的に組み込まれた少なくとも一つの垂直型半導体要素と、
    前記フレキシブル物質層の第１面上に設けられ、前記垂直型半導体要素の第１領域に電気的に連結された第１電極と、
    前記フレキシブル物質層の第２面上に設けられ、前記垂直型半導体要素の第２領域に電気的に連結された第２電極と、
    を備え、前記第２領域のうち前記フレキシブル物質層の外部に突出した部分が前記第２電極に接触していることを特徴とするフレキシブル半導体素子。
  2. 前記垂直型半導体要素は、III−V族系の半導体を含むことを特徴とする請求項１に記載のフレキシブル半導体素子。
  3. 前記垂直型半導体要素は、ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ及びＡｌＩｎＧａＮのうち少なくとも一つを含むことを特徴とする請求項１または２に記載のフレキシブル半導体素子。
  4. 前記垂直型半導体要素は、コア・シェル構造を有することを特徴とする請求項１ないし３のうちいずれか一項に記載のフレキシブル半導体素子。
  5. 前記垂直型半導体要素は、第１導電型半導体及び第２導電型半導体を含み、前記第１導電型半導体は、前記第１電極に連結され、前記第２導電型半導体は、前記第２電極に連結されることを特徴とする請求項１ないし４のうちいずれか一項に記載のフレキシブル半導体素子。
  6. 前記垂直型半導体要素は、前記第１導電型半導体と前記第２導電型半導体との間に備えられた活性層をさらに備えることを特徴とする請求項５に記載のフレキシブル半導体素子。
  7. 前記垂直型半導体要素の下面に備えられたバッファ層をさらに備え、
    前記第１電極は、前記バッファ層を通じて、前記垂直型半導体要素に電気的に連結され、
    前記バッファ層は、III−V族系の半導体を含むことを特徴とする請求項１ないし６のうちいずれか一項に記載のフレキシブル半導体素子。
  8. 前記バッファ層は、前記第１電極と前記フレキシブル物質層との間に延びた構造を有し、
    前記バッファ層と前記フレキシブル物質層との間に、前記バッファ層の一部を露出させる少なくとも一つの開口領域を有するマスク層がさらに備えられ、
    前記垂直型半導体要素は、前記開口領域を通じて露出された前記バッファ層の領域上に備えられたことを特徴とする請求項７に記載のフレキシブル半導体素子。
  9. 前記バッファ層は、少なくとも一つのバッファ部を備えるパターン化された構造を有し、前記バッファ部は、前記垂直型半導体要素に一対一に対応して備えられたことを特徴とする請求項７に記載のフレキシブル半導体素子。
  10. 前記第１電極及び第２電極のうち少なくとも一つは、波形表面を有することを特徴とする請求項１ないし９のうちいずれか一項に記載のフレキシブル半導体素子。
  11. 前記第２電極上に備えられた支持膜をさらに備えることを特徴とする請求項１ないし１０のうちいずれか一項に記載のフレキシブル半導体素子。
  12. 前記フレキシブル半導体素子は、光電素子であることを特徴とする請求項１ないし１１のうちいずれか一項に記載のフレキシブル半導体素子。
  13. 基板上に、第１熱膨脹係数を有する下地層と、第２熱膨脹係数を有するバッファ層とが順次に積層された構造を含む積層膜を形成するステップと、
    前記バッファ層の少なくとも一つの単位領域上に、少なくとも一つの垂直型半導体要素を形成するステップと、
    前記下地層と前記バッファ層との熱膨脹係数差による応力を誘発して、それら間の接着力を弱化させるステップと、
    前記基板上にフレキシブル物質層を形成して、前記フレキシブル物質層内に、前記垂直型半導体要素の少なくとも一部を組み込むステップと、
    前記垂直型半導体要素が組み込まれた前記フレキシブル物質層を、前記バッファ層と共に、前記下地層から分離するステップと、を含むことを特徴とするフレキシブル半導体素子の製造方法。
  14. 前記下地層の第１熱膨脹係数と、前記バッファ層の第２熱膨脹係数との差は、１．５倍以上であることを特徴とする請求項１３に記載のフレキシブル半導体素子の製造方法。
  15. 前記下地層は、金属を含むことを特徴とする請求項１３または１４に記載のフレキシブル半導体素子の製造方法。
  16. 前記バッファ層は、III−V族系の半導体を含むことを特徴とする請求項１３ないし１５のうちいずれか一項に記載のフレキシブル半導体素子の製造方法。
  17. 前記バッファ層は、４５０ないし６５０℃の低温で形成することを特徴とする請求項１３ないし１６のうちいずれか一項に記載のフレキシブル半導体素子の製造方法。
  18. 前記バッファ層上にマスク層を形成して、前記バッファ層の前記少なくとも一つの単位領域を定義するステップをさらに含み、
    前記マスク層に少なくとも一つの開口領域が形成され、前記少なくとも一つの開口領域は、前記バッファ層の前記少なくとも一つの単位領域を露出させることを特徴とする請求項１３ないし１７のうちいずれか一項に記載のフレキシブル半導体素子の製造方法。
  19. 前記積層膜を、前記少なくとも一つの単位領域にパターニングして、前記バッファ層の前記少なくとも一つの単位領域を定義するステップをさらに含むことを特徴とする請求項１３ないし１７のうちいずれか一項に記載のフレキシブル半導体素子の製造方法。
  20. 前記垂直型半導体要素は、III−V族系の半導体を含むことを特徴とする請求項１３ないし１９のうちいずれか一項に記載のフレキシブル半導体素子の製造方法。
  21. 前記垂直型半導体要素の少なくとも一部は、９００ないし１１００℃の高温で形成することを特徴とする請求項１３ないし２０のうちいずれか一項に記載のフレキシブル半導体素子の製造方法。
  22. 前記垂直型半導体要素は、コア・シェル構造を有することを特徴とする請求項１３ないし２１のうちいずれか一項に記載のフレキシブル半導体素子の製造方法。
  23. 前記下地層と前記バッファ層の接着力を弱化させるステップは、
    前記下地層と前記バッファ層とを加熱するステップと、
    前記下地層と前記バッファ層とを冷却するステップと、を含むことを特徴とする請求項１３ないし２２のうちいずれか一項に記載のフレキシブル半導体素子の製造方法。
  24. 前記下地層と前記バッファ層の接着力を弱化させるステップにおいて、前記下地層と前記バッファ層との間に、間隙が形成されることを特徴とする請求項１３ないし２３のうちいずれか一項に記載のフレキシブル半導体素子の製造方法。
  25. 前記フレキシブル物質層の一部をエッチングして、前記垂直型半導体要素の一部を露出させるステップをさらに含むことを特徴とする請求項１３ないし２４のうちいずれか一項に記載のフレキシブル半導体素子の製造方法。
  26. 前記フレキシブル物質層の上面側に、前記垂直型半導体要素に電気的に連結された上部電極を形成するステップと、
    前記フレキシブル物質層の下面側に、前記垂直型半導体要素に電気的に連結された下部電極を形成するステップと、をさらに含むことを特徴とする請求項１３ないし２５のうちいずれか一項に記載のフレキシブル半導体素子の製造方法。
  27. 前記下部電極及び上部電極のうち少なくとも一つは、波形表面を有するように形成し、その場合、前記下部電極及び上部電極のうち少なくとも一つは、前記フレキシブル物質層を両側に引っ張って延伸した状態で形成することを特徴とする請求項２６に記載のフレキシブル半導体素子の製造方法。
  28. 前記フレキシブル物質層を形成するステップ後、前記フレキシブル物質層上に、支持膜を付着するステップをさらに含み、
    前記支持膜が前記フレキシブル物質層に付着した状態で、前記フレキシブル物質層を、前記下地層から分離することを特徴とする請求項１３ないし２７のうちいずれか一項に記載のフレキシブル半導体素子の製造方法。
  29. 前記基板は、ガラス基板であることを特徴とする請求項１３ないし２８のうちいずれか一項に記載のフレキシブル半導体素子の製造方法。
  30. 基板上に、少なくとも一つの垂直型半導体要素を形成するステップと、
    前記基板上にフレキシブル物質層を形成して、前記フレキシブル物質層内に、前記垂直型半導体要素の少なくとも一部を組み込むステップと、
    前記垂直型半導体要素が組み込まれた前記フレキシブル物質層を、前記基板から分離するステップと、
    前記垂直型半導体要素と電気的に連結された電極要素を形成するステップと、を含むことを特徴とするフレキシブル半導体素子の製造方法。
  31. 前記基板上に、第１熱膨脹係数を有する第１物質層を形成するステップと、
    前記第１物質層上に、前記第１熱膨脹係数と異なる第２熱膨脹係数を有する第２物質層を形成するステップと、をさらに含み、
    前記垂直型半導体要素は、前記第２物質層上に形成することを特徴とする請求項３０に記載のフレキシブル半導体素子の製造方法。
  32. 前記フレキシブル物質層を、前記基板から分離するステップは、
    前記第１物質層と前記第２物質層との熱膨脹係数差による応力を誘発して、前記第１物質層と前記第２物質層の接着力を弱化させるステップと、
    前記フレキシブル物質層を、前記第２物質層と共に、前記第１物質層から分離するステップと、を含むことを特徴とする請求項３１に記載のフレキシブル半導体素子の製造方法。
  33. 前記垂直型半導体要素は、III−V族系の半導体を含むことを特徴とする請求項３０ないし３２のうちいずれか一項に記載のフレキシブル半導体素子の製造方法。
  34. 前記垂直型半導体要素は、コア・シェル構造を有することを特徴とする請求項３０ないし３３のうちいずれか一項に記載のフレキシブル半導体素子の製造方法。
JP2013175727A 2012-08-27 2013-08-27 フレキシブル半導体素子及び製造方法 Active JP6223064B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0093884 2012-08-27
KR1020120093884A KR101922118B1 (ko) 2012-08-27 2012-08-27 플렉서블 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2014045197A JP2014045197A (ja) 2014-03-13
JP6223064B2 true JP6223064B2 (ja) 2017-11-01

Family

ID=48986015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013175727A Active JP6223064B2 (ja) 2012-08-27 2013-08-27 フレキシブル半導体素子及び製造方法

Country Status (4)

Country Link
US (1) US9385251B2 (ja)
EP (1) EP2704216B1 (ja)
JP (1) JP6223064B2 (ja)
KR (1) KR101922118B1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015179320A1 (en) 2014-05-19 2015-11-26 The Regents Of The University Of California Flexible sensor apparatus
US11207002B2 (en) 2014-05-19 2021-12-28 The Regents Of The University Of California Fetal health monitor
US10308841B2 (en) * 2014-05-30 2019-06-04 Henkel Ag & Co. Kgaa Process and apparatus for detaching a display module bonded by a liquid optically clear adhesive
FR3023410A1 (fr) * 2014-07-02 2016-01-08 Aledia Dispositif optoelectronique a elements semiconducteurs et son procede de fabrication
US9544994B2 (en) * 2014-08-30 2017-01-10 Lg Display Co., Ltd. Flexible display device with side crack protection structure and manufacturing method for the same
EP3203531B1 (en) * 2014-09-29 2018-10-24 Panasonic Intellectual Property Management Co., Ltd. Solar battery module
KR20170010680A (ko) 2015-07-20 2017-02-01 한국기계연구원 신축성 향상을 위한 메타 계면 구조물 및 그 제작방법
FR3041609B1 (fr) * 2015-09-30 2017-09-08 Airbus Defence & Space Sas Dispositif de separation controlee entre deux pieces et application d'un tel dispositif
US10780688B2 (en) 2016-02-17 2020-09-22 The Regents Of The University Of California Highly wrinkled metal thin films using lift-off layers
KR101718652B1 (ko) * 2016-03-11 2017-03-22 한국과학기술원 무전사 플렉서블 수직형 발광다이오드 및 이의 제작 방법
US11839453B2 (en) 2016-03-31 2023-12-12 The Regents Of The University Of California Soft capacitive pressure sensors
US10898084B2 (en) 2016-03-31 2021-01-26 The Regents Of The University Of California Vital signs monitor
KR101801545B1 (ko) 2016-05-18 2017-12-20 주식회사 테스 발광소자의 보호막 증착방법
KR101897194B1 (ko) * 2017-08-09 2018-10-18 세종대학교산학협력단 유연한 발광 소자 및 그 제조 방법
KR102013283B1 (ko) * 2017-12-05 2019-08-22 재단법인 오송첨단의료산업진흥재단 열팽창 계수를 이용한 박막전극 분리 방법
KR102620159B1 (ko) 2018-10-08 2024-01-02 삼성전자주식회사 반도체 발광 소자
WO2020255347A1 (ja) * 2019-06-20 2020-12-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020255348A1 (ja) * 2019-06-20 2020-12-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
CN113497076A (zh) * 2020-04-01 2021-10-12 深圳市柔宇科技有限公司 显示面板及电子设备
CN111463347A (zh) * 2020-04-08 2020-07-28 电子科技大学 一种制备高性能忆阻器的方法
KR102610342B1 (ko) 2020-08-13 2023-12-07 한국과학기술연구원 플렉서블 초음파 트랜스듀서 및 이의 제조방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683783A (en) * 1993-11-10 1997-11-04 Southeastern Universities Research Ass., Inc. Ultra high vacuum broad band high power microwave window
JP3843142B2 (ja) * 1995-08-07 2006-11-08 シャープ株式会社 フレキシブル発光表示体
JP3688843B2 (ja) * 1996-09-06 2005-08-31 株式会社東芝 窒化物系半導体素子の製造方法
US6562648B1 (en) 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
JP3659201B2 (ja) * 2001-07-11 2005-06-15 ソニー株式会社 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法
JP2003068109A (ja) * 2001-08-23 2003-03-07 Sony Corp 照明装置及び投影装置
JP4078830B2 (ja) * 2001-11-29 2008-04-23 ソニー株式会社 表示装置及び表示装置の製造方法
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
JP2005142415A (ja) * 2003-11-07 2005-06-02 Sony Corp ＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法
EP1736035A4 (en) * 2004-03-29 2009-01-07 Articulated Technologies Llc LIGHT SHEET OBTAINED BY CONTINUOUS ROLLED ROLL DEPOSITION AND ENCAPSULATED SEMICONDUCTOR CIRCUIT DEVICES
ATE537249T1 (de) 2005-04-18 2011-12-15 Actx Inc Wiedergewinnung von gewebefunktion nach verabreichung von b-zellen an verletztes gewebe
US7521705B2 (en) * 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
US7523547B2 (en) 2005-08-31 2009-04-28 International Business Machines Corporation Method for attaching a flexible structure to a device and a device having a flexible structure
KR101156531B1 (ko) 2005-12-07 2012-06-20 삼성에스디아이 주식회사 플렉서블 반도체 전극의 제조방법 및 그에 의해 제조된반도체 전극, 이를 이용한 태양전지
CN104637954B (zh) * 2007-01-17 2018-02-16 伊利诺伊大学评议会 制造半导体基光学系统的方法
US8343822B2 (en) * 2008-08-04 2013-01-01 Panasonic Corporation Flexible semiconductor device and method for manufacturing same
JP5406189B2 (ja) * 2008-08-04 2014-02-05 パナソニック株式会社 フレキシブル半導体装置の製造方法
JP2010087453A (ja) * 2008-10-03 2010-04-15 Panasonic Corp 発光装置およびその製造方法
KR20110084368A (ko) 2008-11-18 2011-07-22 파나소닉 주식회사 플렉시블 반도체 장치 및 그 제조 방법
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
KR101082990B1 (ko) 2009-07-27 2011-11-11 한국광기술원 플렉시블 ｌｅｄ 조명용 모듈 및 평판 디스플레이 장치
US20120286264A1 (en) * 2010-05-14 2012-11-15 Takeshi Suzuki Flexible semiconductor device, method for manufacturing the same and image display device
JP2012084667A (ja) * 2010-10-08 2012-04-26 Showa Denko Kk 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
KR20120100296A (ko) 2011-03-03 2012-09-12 삼성전자주식회사 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법
US8847229B2 (en) * 2011-03-24 2014-09-30 Panasonic Corporation Flexible semiconductor device, method for manufacturing the same, image display device using the same and method for manufacturing the image display device
KR101761309B1 (ko) 2011-04-19 2017-07-25 삼성전자주식회사 ＧａＮ 박막 구조물, 그의 제조 방법, 및 그를 포함하는 반도체 소자
KR102077742B1 (ko) * 2013-02-27 2020-02-14 삼성전자주식회사 반도체 요소 전사 방법

Also Published As

Publication number Publication date
KR20140027811A (ko) 2014-03-07
EP2704216B1 (en) 2018-06-13
US9385251B2 (en) 2016-07-05
EP2704216A2 (en) 2014-03-05
EP2704216A3 (en) 2015-12-16
US20140054599A1 (en) 2014-02-27
KR101922118B1 (ko) 2018-11-26
JP2014045197A (ja) 2014-03-13

Similar Documents

Publication Publication Date Title
JP6223064B2 (ja) フレキシブル半導体素子及び製造方法
JP4927042B2 (ja) 光子結晶発光素子及びその製造方法
JP5908558B2 (ja) 光電素子及びその製造方法
US7763881B2 (en) Photonic crystal light emitting device
EP2410582B1 (en) Nano rod type light emitting diode and method for fabricating a nano rod type light emitting diode
JP2011216882A (ja) 高効率発光ダイオード及びその製造方法
CN101656286B (zh) 发光二极管与其制造方法
US7772600B2 (en) Light emitting device having zener diode therein and method of fabricating the same
CN112864288A (zh) 发光二极管器件、制造其的方法和包括其的显示装置
KR101731862B1 (ko) 반도체 광전자 소자 및 그 제조방법
CN104300054A (zh) 发光器件及发光器件封装
CN120224869A (zh) 半导体元件
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR101264159B1 (ko) 질화갈륨계 나노와이어 ｌｅｄ 소자 어레이 및 그의 제조방법
CN100552988C (zh) 具有多个发光单元的发光装置及其制造方法
JP2013125816A (ja) 半導体発光素子
KR101251340B1 (ko) 반도체 발광 소자 및 그 제조 방법
KR102073791B1 (ko) 가요성 전자 소자 및 그 제조 방법
JP2006295057A (ja) 半導体発光素子およびその製法
KR100801618B1 (ko) 발광 소자 및 그 제조방법
CN116404083A (zh) 发光二极管及发光装置
TWI420696B (zh) 發光元件及其製造方法
TW201248922A (en) Horizontal type light emitting diode device and the manufacturing method thereof
TWI327380B (en) Method for fabricating solid-state lighting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171003

R150 Certificate of patent or registration of utility model

Ref document number: 6223064

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250