JP6219286B2 - 光電検出器のための評価回路、および蛍光イベントを記録する方法 - Google Patents

Description

本発明は、とりわけ光パルスによる励起の下で蛍光イベントを記録する際に、光電検出器の電気信号を評価するための評価回路に関するものであり、この評価回路は、前記検出器の出力端に接続するための入力端とデジタル値を出力するための出力端とを備えるアナログ／デジタル変換器（ＡＤＣ）を有する。並びに本発明は、とりわけ顕微鏡において光電検出器によって蛍光イベントを記録する方法にも関するものであり、ここでは光パルスが光源から試料に照射され、検出器によって試料からの光が記録され、電気信号に変換され、アナログ／デジタル変換器に供給される。光パルスは、照明サイクルの連続である。

ここで概念「光」は、本発明の意義では可視的（ヒトの眼により知覚可能）な電磁光線だけでなく、光学的手段（とりわけ屈折、回折、偏光および散乱）によって操作することができる任意の電磁光線、すなわちたとえば赤外線および紫外線も含むものである。

高感度の蛍光測定のためには、散乱光がいずれの形態でも障害となり、これは、（スペクトル分離にもかかわらず）検出チャネルに達する直接的な励起光であるか、光学コンポーネントの種々の散乱光であるか、表面で反射された励起光であるか、または試料から散乱した光（とりわけレイリー散乱光およびラマン散乱光）であるかを問わない。ラマン散乱は、被検試料に含まれる溶媒で行われ、試料励起が行われない場合には阻止することができる。水性の生物学的試料では、ラマン散乱によって発生する散乱光がスペクトル的に典型的には蛍光放射の波長領域内にあり、精確な測定に対する障害となり、この散乱光は標準的に使用されるスペクトルフィルタによっては除去することができない。反対に蛍光は、典型的には試料内に存在する分子を決定するために行われるラマンスペクトル測定に対して障害となる。なぜなら蛍光をスペクトル的にラマンスペクトルからフィルタリング除去することができないからである。

従来技術では、パルス状に励起された蛍光をアナログ／デジタル変換器により測定するための評価回路が特許文献１から公知である。しかしながら、そこに記載された評価回路は、アナログデジタル変換器と光パルスとの同期を必要とし、そのため蛍光光しか記録できないか、または蛍光光と散乱光とを、とりわけ後から区別することができない。

米国出願公開第２００１／００１５４１１号

本発明の基礎とする課題は、冒頭に述べた形式の評価回路を、低コストで高感度の検出が可能となるように改善することである。

この課題は、請求項１に記載された特徴を有する評価回路、および請求項１２に記載された特徴を有する方法によって解決される。
本発明の有利な構成は、従属請求項に記載されている。

本発明によれば、評価回路が、少なくとも１つの（シリアル）データ入力端と、１つのクロック入力端と、複数のレジスタ段と、少なくとも１つの（シリアルまたはパラレル）データ出力端とを備えるシフトレジスタを有し、アナログデジタル変換器の出力端は（直接または間接的に）前記シフトレジスタのデータ入力端に接続されている。シフトレジスタはたとえば２進論理回路において複数のビット幅にすることができる。すなわち各段において１つまたは複数のビットを並列に記録することができる。シフトレジスタが複数のビット幅であれば、同時に検出される複数の蛍光イベントを同じレジスタ段に記憶することができる。合目的的にはこの目的のために、アナログデジタル変換器には基準値が設定され、この基準値は、量子化段の数に一致する数の蛍光イベントが時間的に同時に検出されることに相当する。この場合、ＡＤＣから出力されるデジタル値は１超である。

本発明によれば、検出器により記録された光強度の区別すべき時点を、アナログデジタル変換器（Ａ／Ｄ変換器）によって出力されたデジタル値の形で、相互に依存せずシフトレジスタの（複数）段に記憶することができる。これにより、検出された蛍光イベントを後から時間的に分解して分析することが可能となり、検出中に各イベントに対するタイムスタンプを、手間を掛けて記憶する必要がなくなる。各デジタル値の記憶は、合目的的には、通常は第１のレジスタ段であるシフトレジスタのそれぞれの入力段で行われる。ここで、シフトレジスタにおける記憶の概念は、デジタル値をシフトレジスタ（入力段）のデータ入力端に、たとえばビットを表す電圧の形で印加すること、およびレジスタ段の内容をそれぞれ次の段にシフトすることを含む。

蛍光検出では、このようにして作り出された時間的な区別可能性によって、手間の掛かるタイムスタンプおよびそれらの統計的分析無しで、弾性レイリー散乱および励起光のラマン散乱を完全に除去することができる。さらに、時間相間単一光子計数法（英語：「ｔｉｍｅ−ｃｏｒｒｅｌａｔｅｄ ｓｉｎｇｌｅ−ｐｈｏｔｏｎ ｃｏｕｎｔｉｎｇ」、ＴＣＳＰＣ）の公知の形式とは異なり、検出器により記録される全ての発生蛍光光子を処理することができる。

とりわけ有利な実施形態では、シフトレジスタの内容が、ゼロとは異なるデジタル値の発生時に１つの段だけシフトされる。このために好ましくは、アナログデジタル変換器の出力端がシフトレジスタのクロック入力端にも接続されている。このようにして蛍光イベントの発生しない時間インターバルは、シフトレジスタ内でメモリスペースを必要としない。好ましくは、シフトは、ゼロとは異なるデジタル値の発生時にだけ行われる。

択一的に、シフトレジスタの内容が、とりわけクロック発生器により、所定の時間の経過後に繰り返し１つの段だけシフトされる実施形態も可能である。このために評価回路は、好ましくは所定のまたはあらかじめ設定可能なクロック周波数を備えるクロック発生器を有し、このクロック発生器はシフトレジスタのクロック入力端と接続されている。この実施形態では、蛍光イベントの無い時間インターバルもシフトレジスタに記憶される。クロックが一定であれば、各レジスタ段は、同じ持続時間の複数の時間インターバルの１つに対応する。したがって、レジスタ内での位置に基づいて、すなわちそれぞれのレジスタ段の連続番号に基づいて、個々の蛍光イベントの時点を後からでも、タイムスタンプ無しで復元することができる。このことは、従来技術と比較して必要な伝送帯域幅の減少を可能にする。復元の精度はもっぱらクロック期間に依存する。伝送すべきデータ量を低減するためには、イベントの発生していないインターバルを伝送しないか、または記憶しないことが必要である。択一的にそのようなインターバルは、帯域幅を節約するために圧縮することができる。たとえばＮ個のゼロ値の代わりに、１個のゼロ値および数Ｎを伝送または記憶することができる。

好ましくは、励起光パルス（とりわけそれらの開始）と同期する信号を識別し、所定のまたはあらかじめ設定可能な時間だけ経過した後、マーキング値をデジタル値と共に、またはデジタル値の代わりに入力段に記憶する。この目的のために評価回路は、可変に調整可能な時間的遅延を行う遅延回路を有し、この遅延回路は、（光パルス、とりわけその開始を指示する）信号に対する入力端と、（目下の）調整された遅延の後に信号を出力する出力端とを有する。ここで遅延回路の出力端は、遅延された信号が出力されることにより、デジタル値の他に、またはデジタル値の代わりにマーキング値が、とりわけゼロ値がデータ入力端に印加されるようにシフトレジスタの該データ入力端に接続されている。それぞれ次の段へのレジスタ段の内容のシフトは、たとえばゼロとは異なるデジタル値の発生の際と、遅延された信号の出力の際にだけ行われる。たとえばシフトレジスタが複数のビット幅を有する場合、各レジスタ段にはマーキング値に対して個々のビットを予約することができ、一方、残りの１ビット、または３ビットまたはそれ以上の総ビット幅の場合は残りのビット（複数）がデジタル値の記録のために使用される。

マーキング値は、その前と後でシフトレジスタに存在する蛍光イベントに対して遅延された信号の発生時点を指示し、したがって各照明サイクル内で２つの時間窓を規定する。これにより散乱光と蛍光光とを時間的に分離することができる。なぜなら蛍光光は、励起時点から（ナノ秒範囲の）時間的遅延をもって検出され、これに対して散乱プロセスは、これを（全ての実際的な目的のために）励起時点と同時であると見なすことができる程、時間的に急速に生じるからである。測定の目的に応じて、（たとえば蛍光顕微鏡のために）検出された蛍光強度も、（たとえばラマンスペクトルグラフまたはラマン顕微鏡のために）検出された散乱光強度も、さらなる分析および画像形成のために使用することができる。シフトクロックがＡ／Ｄ変換器の出力によって決められる実施形態では、遅延調整における機器技術的な不精度が散乱光と蛍光光との間の分解能を規定する。この場合、シフトレジスタのシフト周波数に相当する期間を遅延よりも格段に長くすることができ、それでも評価の精度は損なわれない。これに対してシフトクロックが一定の場合、クロック期間が散乱光と蛍光光との間の分解能を規定する。

パルス状の光励起を時間的にマーキングされた検出と組み合わせることにより、蛍光光信号と散乱光信号とを低コストで時間的に分離することができる。このようにして、上に述べた全ての散乱光形態を完全に抑圧することができ、したがって時間的に後で求められた蛍光光から効率的に分離される。ラマン散乱により発生した光も、この方法によって完全に抑圧される。ラマン散乱光は、試料に使用される溶媒に依存しないで抑圧される。これにより、（非常に少数の蛍光分子の）強度の低い蛍光放射を高感度に検査することができる。このような高感度の検査は、これまではラマン散乱光が圧倒的であるため不可能であり、そのため、これまでは高感度の純粋に分光学的な道具だけが使用可能であった。ラマンスペクトルの測定も同様に、実際上は試料励起と同時に検出される検出光だけがスペクトル分析される場合には、ここに述べた方法から恩恵を受ける。強度成分の時間的分離は、対応する使用目的のためにＳ／Ｎ比の改善された信号を提供し、これにより、検出感度の向上を可能にするフィルタ過程として理解することができる。

光パルスの開始として、たとえば最大光パルス強度の所定の割合（たとえば１０％または５０％）を（上昇パルスエッジにおいて）上回ることを利用することができる。光パルスの開始を指示する信号は、たとえば光パルスの光電的変換の後、相応のトリガによって形成することができる。

マーキング値の前にシフトレジスタに記憶されたデジタル値およびマーキング値のうちの少なくとも一方の後にシフトレジスタに記憶されたデジタル値を、とりわけデータバスを介して和を制御計算機に伝送する前に加算すると有利である。好ましくは評価回路は、この目的のために、トリガ信号に対する入力端と、シフトレジスタのデータ出力端に接続された少なくとも１つのデータ入力端と、少なくとも１つの和出力端とを備える読み出し回路を有することができ、ここで前記読み出し回路は、トリガ信号が印加されると、レジスタ段を読み出し、マーキング値の前に記憶されたデジタル信号を加算すること、およびマーキング値の後に記憶されたデジタル値を加算することのうちの少なくとも一方を行い、和出力端に出力する。伝送前に加算することにより、必要な帯域幅を低減することができ、これにより高い励起周波数を使用することができる。

たとえばトリガ信号を提供するために、読み出し回路の入力端を遅延回路の入力端と接続することができる。この場合、加算は次の光パルスにより開始される。択一的に、光パルスを指示する信号を回路で別個に遅延し、次いで読み出し回路の入力端に出力することができる。合目的的にはこの遅延は、トリガ信号がそれぞれ次の光パルスの前に出力されるように行われ、したがって読み出し過程は、遅くともこの次の光パルスと共に終了する。

加算の代わりに、レジスタ内容、すなわち生データを記憶および伝送することのうちの少なくとも一方を行うことができる。
照明サイクルごとに２以上のマーキング値をシフトレジスタに記憶することができる。このために評価回路は、たとえば遅延の対応の数を（明示的にこの目的のために）受け取ることができ、または付加的な遅延を（ちょうど）１つの所定の遅延から自立的に求めることができる。評価回路は、次いで、光パルスを指示する各信号を、これら各遅延ごとにたとえば相応の数の遅延回路によって遅延して出力する。この種のＺの遅延によって、たとえばＺのマーキング値をシフトレジスタに記憶することができる。これによりＺ＋１の時間窓が規定される。これにより、これら時間窓の和を相対的相互に評価することができる。それには関係なく、評価回路は、検出の終了を（次の照明サイクルの開始前に）指示する遅延を受け取ることができる。

評価回路が少なくとも１つの付加的なシフトレジスタと切替回路とを有し、この切替回路が（複数の順次連続する光パルスに対して）複数のシフトレジスタを交互に、Ａ／Ｄ変換器と、とりわけ遅延回路とにも接続すると有利である。これにより一方のシフトレジスタを記憶のために用いることができ、他方は読み出される。たとえば切替回路の入力端は、遅延回路の入力端と接続することができる。択一的に、光パルスを指示する信号を回路内で別個に遅延し、それから切替回路の入力端に出力することができる。

本発明はまた、パルス駆動に適した光源と、光パルスを放射するよう光源を制御するためのパルス発生器または形成された光パルスを監視するためのパルスモニタと、光電検出器と、上記構成の１つである評価回路とを有する顕微鏡、とりわけ共焦点ラスタ顕微鏡を含むものであり、Ａ／Ｄ変換器の入力端は、前記検出器の出力端と接続されているか、またはスイッチにより接続可能である。パルスモニタはたとえばフォトダイオードとすることができ、このフォトダイオードには放射された光強度の一成分が偏向される。

ここで好ましくは評価回路は、所定のまたはあらかじめ設定可能な遅延を備える遅延回路を有し、遅延回路の信号入力端はパルス発生器またはパルスモニタと接続されている。ここで顕微鏡は、好ましくは遅延回路の遅延を調節するための操作装置を有し、とりわけ制御ユニットのグラフィカルユーザインタフェースにあるとりわけスライダを操作装置として有する。これにより、マーキング値の記憶のために光パルスを指示する信号の遅延を較正することができ、したがってマーキング値は各励起光パルスの終了時点でシフトレジスタに（開始時点に対して相対的に）記憶される。この遅延はパルス制御される光源に対して固有であり、したがって各パルス制御される光源に対して較正は一度だけ必要である。したがって有利には遅延回路は、光パルスの持続時間に対応する遅延を有することができ、この遅延はたとえば工場側で設定することができる。遅延の調節は、好ましくはユーザによって（も）行うことができ、したがってユーザは適用に応じて励起光抑圧を調節することができる。光パルスを指示する信号が遅延されて光パルスの終了（直）後に出力されるよう第１の遅延を調節することによる良好なＳ／Ｎ比は高感度の測定に適する。または光パルスを指示する信号が遅延されて光パルス中に、しかし光パルスの終了前に出力されるよう第１の遅延を調節することによる劣悪なＳ／Ｎ比は高速の測定に適する。

たとえば最大光パルス強度の所定の割合（たとえば１０％または５０％）を（下降パルスエッジにおいて）下回ることを光パルスの終了と見なすことができる。
評価回路が上記の読み出し回路を有し、検出された蛍光イベントの伝送のためにデータバスを介して制御ユニットと接続されており、前記読み出し回路がデータバスの前に配置されている顕微鏡構成が有利である。伝送前に加算することにより、必要な帯域幅を低減することができ、これにより高い励起周波数を使用することができる。

パルス駆動に適した光源と、光パルスを放射するよう光源を制御するためのパルス発生器または形成された光パルスを監視するためのパルスモニタと、光電検出器と、光パルスを指示する信号のための遅延回路とを有する顕微鏡、とりわけ共焦点ラスタ顕微鏡が、検出器の電圧、とりわけダイノード電圧をとりわけ制御することにより、前記検出器を一時的に少なくとも部分的に非作動にする回路を有すると特に有利である。この回路は、前記検出器が遅延された信号の出力によって、とりわけ検出器が当該検出器に入射する光を増幅しないように非作動にされるよう前記遅延回路の出力端と接続されている。検出器の電圧を制御するための回路として、たとえば米国特許出願公開第２０１１／１４９３８８号による回路を使用することができ、その開示内容はここにおいて全てを引用する。

連続的に作動する検出器においてデータ検出を時間的に分離する代わりに、またはそれに加えて、検出器自体をこのようにして周期的にだけ作動することができ、たとえば各励起光パルス後の時点ｔ_ＡＵＳで増幅がスイッチオンされ、一方、たとえばデータ記録はシフトレジスタまたは他のメモリへ連続的に転送される。検出器が後続の蛍光と比較して励起中に典型的には高い光強度に曝される場合、蛍光検出の時に検出器の「フェードアウト」および過励振が生じ得ないと有利である。時点ｔ_ＡＮがこの目的のために設定され、この時点は実質的に励起パルスの終了後であるか、または終了と一致する。この目的のために、遅延回路は光パルスを指示する信号をたとえば期間Δｔ_ＡＮだけ遅延する。第２の遅延回路は、信号を期間Δｔ_ＡＵＳだけ遅延して出力することができ、これに基づいて検出器電圧は、増幅が遮断されるように再び切り替えられる。択一的にこの切り替えを、光パルスを指示する信号の発生時に行うことができる（Δｔ_ＡＵＳ＝０に相当する）。

シフトレジスタの代わりに、同等の作用を有するカウンタを配置および使用することができる。このカウンタは選択的に、
・遅延回路により遅延された、光パルス指示信号の出力から第２の遅延された信号まで、または次の（遅延されない）光パルス指示信号まで、蛍光イベントを計数するために、Ａ／Ｄ変換器から出力されたデジタル値だけ増分されるか、または
・（遅延されない）光パルス指示信号から遅延回路により遅延された光パルス指示信号の出力まで、散乱光イベントを計数するために、Ａ／Ｄ変換器から出力されたデジタル値だけ増分される。２つのカウンタが配置されており、そのうちの一方が、遅延回路により遅延された光パルス指示信号の出力から第２の遅延信号まで、または次の（遅延されない）光パルス指示信号まで、Ａ／Ｄ変換器から出力されたデジタル値だけ増分され、他方が、（遅延されない）光パルス指示信号から遅延回路により遅延された光パルス指示信号の出力まで、Ａ／Ｄ変換器から出力されたデジタル値だけ増分されることも可能である。

蛍光光と散乱光の時間的分離に加えて、スペクトル分離を行うことができる。とりわけ散乱光は、空間スペクトル分解の後、検出器の前方でスペクトル選択的に、たとえば励起ラインおよびラマン散乱のラインのうちの少なくとも一方に相当する幅を有する光を当てることによってブロックすることができる。

以下本発明を、実施例に基づき詳細に説明する。

評価回路を有する顕微鏡の概略図。 １つのシフトレジスタを有する第１の評価回路の概略図。 第１の評価回路における蛍光イベントとレジスタ段との割り当てを明らかにするための線図。 ２つのシフトレジスタを有する第２の評価回路の概略図。 １つのシフトレジスタを有する第３の評価回路の概略図。 第２の評価回路における蛍光イベントとレジスタ段との割り当てを明らかにするための線図。

全ての図面において一致する部分は同じ参照符号を有する。
図１には、レーザ走査顕微鏡１０（ＬＳＭ）内にある評価回路１が概略的に示されている。ＬＳＭ１０は、光源２３としてパルス制御されるレーザを備える照明モジュールＬと、走査モジュールＳ（英語：「ｓｃａｎｎｉｎｇ ｍｏｄｕｌｅ」）と、検出モジュールＤと、顕微鏡対物レンズ２１を備える顕微鏡ユニットＭとからモジュール構成されている。

レーザ２３の光は、この光がファイバカプラ２６、光導体ファイバ２９およびカプラ光学系２０を介して走査ユニットＳに供給される前に、光蓋部２４と減衰器２５、たとえば音響光学的に調整可能なフィルタ（英語：「ａｃｏｕｓｔｏ−ｏｐｔｉｃ ｔｕｎａｂｌｅ ｆｉｌｔｅｒ」、ＡＯＴＦ）とによって制御ユニット３４から制御することができる。光は、主ビームスプリッタ３３と、たとえば２つのガルバノメータミラー（図示せず）を有するＸ−Ｙ走査ユニット３０（英語：「Ｓｃａｎｎｅｒ」）とを介し、顕微鏡対物レンズ２１を通って試料２２に達し、ここで焦点体積（図示せず）を照明する。パルス制御される光源２３は、各光パルスと共に、光パルスの開始を指示する信号Ｐを、たとえばモニタダイオードに接続されたトリガによって出力し、これにより照明強度の上昇エッジを指示する。

別の実施形態（図示せず）では、光導体ファイバへの入力結合部およびとりわけ光導体ファイバを省略することができる。
試料２２内で散乱する光と放射される蛍光光は、主対物レンズ２１を通り、さらに走査ユニット３０を介し主ビームスプリッタ３３を通って検出モジュールＤに達する。主ビームスプリッタ３３は、励起光を可及的に十分に検出モジュールＤから遠ざけておくために、たとえばダイクロイックカラースプリッタとして構成することができる。検出モジュールＤは、たとえばホール絞り３１と、フィルタ２８と、検出器３２、たとえば光電子倍増管（ＰＭＴ）とを備える検出チャネルを有する。検出器３２には、たとえば米国特許出願公開第２００１／００１５４１１号による駆動回路が装備されている。ホール絞り３１の代わりに、たとえばライン形状の照明の場合には、スリット絞り（図示せず）を使用することもできる。共焦点ホール絞り３１は、焦点体積から発生しない試料光を弁別するために用いられる。したがって、検出器３２は、焦点体積からの光だけを検出する。検出器は評価回路１に接続されている。別の実施形態（図示せず）では、評価回路１を検出器３２に組み込むことができ、択一的に評価回路は検出モジュールＤの外部に配置することができる。

共焦点に照明され、記録される焦点体積は、画像をピクセルごとに記録するために走査ユニット３０によってラスタに沿って試料２２を通して運動させることができる。このことは、走査ユニット３０のガルバノメータミラーを所期のように回転することによって行われる。ガルバノメータミラーの運動も、光蓋部２４または減衰器２５による照明の切り替えも、評価回路１も、制御ユニット３４により１つまたは複数の対応のインタフェースを介して制御される。とりわけ制御ユニット３４は評価回路１に対し、第１の遅延Δｔ_１と、任意で第２の遅延Δｔ_２を設定することができる。制御ユニットには、ユーザが遅延Δｔ_１、Δｔ_２を調整することができるようにするため、遅延Δｔ_１、Δｔ_２を調整するためのそれぞれ１つのスライダを装備することができる。この種のスライダは、たとえばグラフィカルユーザインタフェースによって、制御ユニット３４の表示装置における操作エレメントして準備することができ、ここでユーザは操作エレメントを、マウスまたは接触感度のある媒体によって操作することができる。

とりわけ評価回路１は光源２３と接続されており、この光源はたとえばトリガが後置接続されていて光線路に結合されたモニタダイオード（図示せず）によって評価回路１に対し、各光パルスの開始と共に光パルスを指示する信号Ｐ（トリガ信号）を出力する。検出器３２は自分の強度信号Ａを、ＰＭＴの場合はアナログアノード信号を評価回路１に出力し、評価回路はそこからデジタル強度値Ｑを求める。ＰＭＴの駆動回路は、たとえば自分の増幅機能を高速に遮断するための切替信号Ｘを評価回路１から受け取る。この駆動回路と切替信号Ｘを伝送するための手段は、別の実施形態では省略することができる。

検出器３２の評価回路１による強度値Ｑのデータ記録は、制御ユニット３４によって行われる。評価ユニット／制御ユニット３４は、たとえば市販の電子計算機（英語：「Ｃｏｍｐｕｔｅｒ」）とすることができる。データＦとΔｔ_{（１，２）}を伝送するために制御ユニット３４は評価回路１と、たとえばＬＶＤＳベースのデータバスを介して接続されている。

図２は、たとえば図１の顕微鏡１０で使用することのできる第１の評価回路１を概略的に示す。評価回路は、フィールドプログラム可能な論理ゲートアレイ（英語：「ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ」、ＦＰＧＡ）によって実現することができる。評価回路は、アナログ／デジタル変換器２、シフトレジスタ３（ＳＲＧ）、論理結合ゲート４、第１の遅延回路５、第２の遅延回路６および読み出し回路７を有する。ＡＤＣ２はたとえば３つの量子化段を有し、したがって最大で７つの光子を計数し、その数をデジタル値ａとして出力することができる。７つの光子の強度曲線は、時間的に重なっている。この目的のためにＡＤＣ２はたとえば基準電圧に接続されており、この基準信号は時間的に重なる７つの蛍光イベントの強度信号Ａに相当する。ＳＲＧ３は４ビット幅であり、したがってデジタル値ａを記憶するのに必要であるよりも１ビット広く、Ｎビット長、たとえばＮ＝６４である。内部は、たとえばそれぞれ１ビットの幅とそれぞれＮ＝６４の長さの４つのシフトレジスタ３．０、３．１、３．２および３．３から構成されている。

評価回路１はたとえば差し込みモジュールとして構成することができ、これにより僅かな労力で別の評価回路と交換することができる。この目的のために、検出器信号Ａ、光パルスの開始を指示する信号Ｐ、および遅延Δｔ_１とΔｔ_２を受け取るための差し込み接点、並びに強度値Ｑと任意で切替信号Ｘを出力するための差し込み接点を設けることができる。２つの遅延は、照明する光パルスの持続時間だけに依存するから、受け取る代わりに、第１の遅延Δｔ_１を変数として固定的に設定することができる。

ＳＲＧ３のデータ入力端の３つのビットは、ＡＤＣ２の出力端と、ＡＤＣ２から目下出力されるデジタル値ａがＳＲＧ３の入力段に印加されるように接続されている。ＳＲＧ３のデータ入力端の第４のビットは、第１の遅延回路５の出力端と接続されており、これにより、目下の照明サイクルにおいて調整された第１の遅延Ａの経過に対するマーキング値としてマーキングビットを記憶するために用いられる。

ＳＲＧ３のクロック入力端は、ＯＲ論理結合ゲート４を介して同様にＡＤＣ２の出力端と接続されている。同じゲート４を介してクロック入力端は、評価回路１と第１の遅延回路５にも接続されている。ＯＲゲート４は、この論理結合ゲート４の入力端の少なくとも１つがセットされる時に、レジスタ段の内容がそれぞれ次のレジスタ段にシフトされるように作用する。たとえばＡＤＣ２での強度信号Ａの変換によって、データビットａ_０、ａ_１、ａ_２の少なくとも１つがセットされると直ちに、これらのビットからなるデータ値ａがＳＲＧ３に記憶される。記憶は、第１の遅延回路５が光パルスを指示する信号Ｐの到着後、持続期間Δｔ１だけ遅延された信号Ｐ’を出力する場合にも行われる。そして目下のデジタル値ａが、マーキングビットと共にＳＲＧ３に記憶される。

ＯＲゲート４をＡＤＣ２の出力端と直接接続する代わりに、（図示しない）択一的な実施形態では、デジタルコンパレータをＡＤＣ２とＯＲゲート４の間に接続することができる。このデジタルコンパレータは、印加されるデジタル値ａを第１のレジスタ段に記憶された値と比較し、その出力端は、記憶された値が目下のデジタル値ａと異なっている場合だけセットされる。このようにして減少する（ゼロとは異なる）強度値Ａの連続を記憶することができる。

第２の遅延Δｔ_２の経過後、第２の遅延回路６は第２の遅延信号Ｐ”を出力し、これにより目下の照明サイクルにおける記録の終了を指示する。合目的的には第２の遅延Δｔ_２は、第２の遅延信号Ｐ”から光パルスの開始を指示する次の信号Ｐまでの残り時間が、シフトレジスタを読み出すのに十分であるように設定される。所要の残り時間はＳＲＧ３の長さと、その最大クロック周波数にだけ依存するから、制御ユニットから受け取る代わりに第２の遅延Δｔ_２を変数として固定的に設定することができる。

各照明サイクルの間に読み出し回路７は、ＳＲＧ３に並列にそのクロック信号を受け取り、これにより、充たされたレジスタ段の数Ｗを計数する。読み出し回路７が第２の遅延信号Ｐ”を受信すると直ちに、読み出し回路はシフトレジスタをＮ−Ｗの未使用段だけシフトし、ＳＲＧ３の最終段をそれぞれシリアルに読み出し、読み出し回路がＯＲゲート４の入力段をセットし、再びリセットすることによりＳＲＧ３の内容を１段だけシフトする。シリアル読み出しの代わりに読み出し回路７は、複数のまたは全ての段をパラレルに読み出すことができるようにＳＲＧ３と接続することもできる。

読み出し回路は、ＳＲＧ３から読み出された３ビットデジタル値ａを第１のカウンタで、この読み出し回路がレジスタ段の第４のビットにマーキングビットを識別するまで加算する。そして読み出し回路は、残りの３ビットデジタル値ａを第２のカウンタで加算する。両カウンタは、最後のデジタル値ａの後にデジタル強度値Ｑとして出力することができ、そして初期化される。択一的に両カウンタは、複数の照明サイクルに亘って継続して計数し、それから初めて出力する。散乱強度だけを測定すべき場合、第１のカウンタでの計数と出力だけに限定することができる。対応して、蛍光イベントだけを測定すべき場合、第２のカウンタでの計数と出力だけに限定することができる。このような実施形態では、読み出し回路７は１つのカウンタしか必要としない。

光パルスを指示する信号Ｐは評価回路１から、たとえば操作処理無しで切替信号Ｘとして検出器２へ通過される。検出器はこれに基づいて、その動作電圧、たとえば第１のダイノード電圧を遮断し、または切り替え、または少なくとも低減し、高い光強度による幻惑から保護する。光パルスを指示する信号Ｐを切替信号Ｘとして単純に転送する代わりに、評価回路１または別個の回路（図示せず）が切替信号ｘのリセットを、たとえばサンプル＆ホールド素子（英語：「ｓａｍｐｌｅ ａｎｄ ｈｏｌｄ ｃｉｒｓｕｉｔ」）によって遅延することができる。

蛍光イベントに加えて、またはその代わりにラマン散乱を記録できるようにするためには、検出器を照明光パルスの間に非作動にしてはならない。したがって読み出し回路１は切替信号Ｘを、択一的実施形態では完全に抑圧する。好ましくは評価回路１は制御ユニット３４からさらなる信号を受け取り、この信号に基づいて評価回路は、切替信号Ｘを形成するか、またはこれを抑圧すべきか識別する。

図３には、図２の評価回路が使用される場合において、蛍光イベントのシーケンスと、それに基づき生じるシフトレジスタ３への書き込みが図示されている。ＳＲＧ３のシフトは図中、左に向かって行われる。照明サイクルには照明する光パルスの経過が、蛍光の指数減衰曲線の横に示されている。検出された光子は太い実線によって示されている。第１の照明サイクル［ｔ_１，ｔ_３］では検出器２により、たとえばまず６つの散乱光子が検出され、その後に１つの個別蛍光イベントが検出される。第２の照明サイクル［ｔ_３，ｔ_５］では、たとえばまず４つの散乱光子が検出され、その後に同時に発生する２つの蛍光イベントが、そしてその後で１つの個別蛍光イベントが検出される。

ＳＲＧ３の状態が５つの異なる時点で図示されている。各照明サイクル（ｔ１，３，．．．）の開始時に、これは空である。比較的後の時点では、セットされたビットが黒のフィールドによってマークされている。新たなデジタル値ａが求められると、すでに記憶されたデジタル値ａは保持されたまま左にシフトされることが分かる。ＳＲＧ３は必要な場合だけ、すなわち光子が実際に検出される場合だけシフトされるから、遅延された信号Ｐ’の発生のためのマーキングビットは、照明サイクルの終了時に常に同じレジスタ段にある訳ではない。

図４は、たとえば図１で使用することのできる第２の評価回路１を概略的に示す。図２に示した評価回路１との相違は、これが論理結合ゲートではなくクロック発生器８を有しており、このクロック発生器がシフトレジスタ３のクロック入力端に固定のクロックを印加し、これにより連続的にシフトすることである。読み出し回路７はクロック発生器８をオンオフすることができる。さらなる実施形態では、読み出し回路がクロック周波数を、たとえば制御ユニット３４から受け取るさらなる信号Ｆ（図示せず）にしたがって調整することもできる。

図５には、図４の評価回路が使用される場合において、蛍光イベントのシーケンスと、それに基づき生じるシフトレジスタ３への書き込みが図示されている。遅延された信号Ｐ’に対するマーキングビットは、クロックが固定であるので、各照明サイクルにおける光子の検出には依存せずに同じ段にあることが分かる。

図６は、たとえば図１で使用することのできる第３の評価回路１を概略的に示す。図２に示した評価回路１に加えて、この評価回路は第２のシフトレジスタ３を有する。２つのシフトレジスタ３は、スイッチ９を切り替えることにより、記憶のために交互に使用される。光パルスが奇数の場合、該当する測定インターバルで発生する蛍光イベントは第１のシフトレジスタ３に記憶され、光パルスが偶数の場合、該当する測定インターバルで発生する蛍光イベントは第２のシフトレジスタ３に記憶される。一方のシフトレジスタ３に記憶する間に、他方を読み出すことができる。

これにより読み出し回路７が遅延されない信号Ｐを受け取り、このような信号Ｐを検出すると直ちにスイッチ９を切り替える場合、たとえば第２の遅延回路６を省略することができる。この場合読み出し回路は、ゲート４に接続されていないそれぞれのＳＲＧ３を、別個のクロック線路（分かりやすくするため図示せず）によってシリアルに、または択一的にパラレルに読み出すことができる。

図２の実施形態でも、２つ（またはそれ以上の）シフトレジスタ３を、記憶と読み出しのために交互に切り替えることができる。
全ての実施形態において、アナログ／デジタル変換器の代わりに単純なトリガを使用することができる。この場合、時間的に重なる複数の蛍光イベントはただ１つのイベントとして計数される。確かに検出された光子は失われるが、シフトレジスタはデジタル値のために１ビットだけ有していれば良い。その他、マーキング値に対しては別のビットを設けることができ、したがってシフトレジスタは、たとえば２ビットの幅だけを有する。

１ 評価回路
２ アナログ／デジタル変換器
３ シフトレジスタ
４ ＯＲ論理結合ゲート
５ 第１の遅延回路
６ 第２の遅延回路
７ 読み出し回路
８ クロック発生器
９ スイッチ
１０ レーザ走査顕微鏡
２０ 視準光学系
２１ 顕微鏡対物レンズ
２２ 試料
２３ レーザ
２４ 光蓋部
２５ 減衰器
２６ ファイバカプラ
２７ 鏡筒レンズ
２８ フィルタ
２９ ダイクロイックビームスプリッタ
３０ 走査ユニット
３１ ホール絞り
３２ 光電子倍増管
３３ 主ビームスプリッタ
３４ 制御ユニット
３５ 光源

Claims (15)

1. とりわけ光パルスによる励起の下で蛍光イベントを記録する際、光電検出器（３２）の電気信号（Ａ）を評価するための評価回路（１）であって、該光電検出器（３２）の出力端に接続するための入力端とデジタル値（ａ）を出力するための出力端とを備えるアナログ／デジタル変換器（２）を有する評価回路（１）において、
   シフトレジスタ（３）が、少なくとも１つのデータ入力端と、１つのクロック入力端と、複数のレジスタ段と、少なくとも１つのデータ出力端とを有し、該アナログ／デジタル変換器（２）の出力端は該シフトレジスタ（３）の該データ入力端と接続されているとともに、該シフトレジスタ（３）の前記クロック入力端にも接続されており、前記シフトレジスタ（３）の内容が、ゼロとは異なるデジタル値（ａ）の発生時に１つの段だけシフトされることを特徴とする評価回路（１）。
2. 所定のまたはあらかじめ設定可能なクロック周波数を備えるクロック発生器（８）を有し、該クロック発生器は、前記シフトレジスタ（３）のクロック入力端と接続されている、請求項１に記載の評価回路（１）。
3. 可変に調整可能な時間的遅延（Δｔ１）を行う遅延回路（５）を有し、該遅延回路は、（光パルスを指示する）信号（Ｐ）に対する入力端と、（目下の）調整された遅延の後に信号を出力する出力端とを有し、
   該遅延回路（５）の出力端は、遅延された信号（Ｐ’）が出力されることにより、前記デジタル値（ａ）の他に、または該デジタル値（ａ）の代わりにマーキング値、とりわけゼロ値が前記データ出力端に印加されるように前記シフトレジスタ（３）の該データ入力端と接続されている、請求項１または２に記載の評価回路（１）。
4. トリガ信号に対する入力端と、前記シフトレジスタ（３）のデータ出力端に接続された少なくとも１つのデータ入力端と、少なくとも１つの和出力端とを備える読み出し回路（７）を有し、
   該読み出し回路（７）は、該トリガ信号が印加されると前記レジスタ段を読み出し、前記マーキング値の前に記憶されたデジタル値（ａ）を加算すること、およびマーキング値の後に記憶されたデジタル値（ａ）を加算することのうちの少なくとも一方を行い、加算出力を出力端に出力する、請求項３に記載の評価回路（１）。
5. 少なくとも１つの付加的なシフトレジスタ（３）と切替回路（９）とを有し、該切替回路は（複数の順次連続する光パルスに対して）該（複数）シフトレジスタ（３）を交互に、前記アナログ／デジタル変換器（２）と、とりわけ遅延回路（５）とにも接続する、請求項１乃至４のいずれか１項に記載の評価回路（１）。
6. パルス駆動に適した光源（２３）と、光パルスを放射するよう該光源を制御するためのパルス発生器または形成された光パルスを監視するためのパルスモニタと、光電検出器（３２）と、請求項１乃至５のいずれか１項に記載の評価回路（１）とを備える顕微鏡（１０）、とりわけ共焦点ラスタ顕微鏡であって、
   前記アナログ／デジタル変換器（２）の入力端は前記光電検出器（３２）の出力端と接続されているか、またはスイッチにより接続可能である、顕微鏡（１０）。
7. 前記評価回路（１）が、可変に調整可能な時間的遅延（Δｔ１）を行う遅延回路（５）を有し、該遅延回路は、信号（Ｐ）に対する入力端と、調整された遅延の後に信号を出力する出力端とを有し、
   該遅延回路（５）の出力端が、遅延された信号（Ｐ’）が出力されることにより、前記デジタル値（ａ）の他に、または該デジタル値（ａ）の代わりにマーキング値、とりわけゼロ値が前記データ出力端に印加されるように前記シフトレジスタ（３）の該データ入力端と接続されている場合、
   該遅延回路の信号入力端はパルス発生器またはパルスモニタに接続されている、請求項６に記載の顕微鏡（１０）。
8. 前記遅延回路（５）は、前記光パルスの持続時間に相当する遅延時間を有する、請求項７に記載の顕微鏡（１０）。
9. 前記遅延回路の遅延を調整するための操作装置を有し、とりわけ制御ユニット（３４）のグラフィカルユーザインタフェースにあるスライダを操作装置として有する、請求項７または８に記載の顕微鏡（１０）。
10. 前記評価回路（１）が、トリガ信号に対する入力端と、前記シフトレジスタ（３）のデータ出力端に接続された少なくとも１つのデータ入力端と、少なくとも１つの和出力端とを備える読み出し回路（７）を有し、
    該読み出し回路（７）が、該トリガ信号が印加されると前記レジスタ段を読み出し、マーキング値の前に記憶されたデジタル値（ａ）を加算すること、およびマーキング値の後に記憶されたデジタル値（ａ）を加算することのうちの少なくとも一方を行い、加算出力を出力端に出力する場合、
    前記評価回路（１）は、検出された蛍光イベントの伝送のためにデータバスを介して制御ユニット（３４）と接続されており、該読み出し回路（７）は該データバスの前に配置されている、請求項６乃至９のいずれか１項に記載の顕微鏡（１０）。
11. パルス駆動に適した光源（２３）と、光パルスを放射するよう該光源を制御するためのパルス発生器または形成された光パルスを監視するためのパルスモニタと、光電検出器（３２）と、請求項１乃至５のいずれか１項に記載の評価回路（１）とを備える顕微鏡（１０）、とりわけ共焦点ラスタ顕微鏡であって、前記評価回路が、可変に調整可能な時間的遅延（Δｔ１）を行う遅延回路（５）を含み、
    該遅延回路が、前記パルス発生器または前記パルスモニタに接続されている、信号（Ｐ）に対する入力端と、調整された遅延の後に信号を出力する出力端とを有し、
    該遅延回路（５）の出力端が、遅延された信号（Ｐ’）が出力されることにより、前記デジタル値（ａ）の他に、または該デジタル値（ａ）の代わりにマーキング値、とりわけゼロ値が前記データ出力端に印加されるように前記シフトレジスタ（３）の該データ入力端と接続されている場合、
    該検出器（３２）の電圧、とりわけダイノード電圧をとりわけ制御することにより、該検出器（３２）を一時的に少なくとも部分的に非作動にする回路を有し、
    該回路は、該検出器（３２）が遅延された信号の出力によって非作動にされるよう該遅延回路の出力端と接続されている、顕微鏡（１０）。
12. とりわけ顕微鏡（１０）において光電検出器（３２）によって蛍光イベントを記録するための方法であって、光パルスが光源（２３）によって試料（２２）に照射され、該光電検出器（３２）によって該試料（２２）からの光が記録され、電気信号に変換され、アナログ／デジタル変換器（２）に供給される方法において、
    該アナログ／デジタル変換器（２）から出力されるデジタル値（ａ）がシフトレジスタ（３）の入力段に記憶され、
    前記シフトレジスタ（３）の内容が、ゼロとは異なるデジタル値（ａ）の発生時に１つの段だけシフトされることを特徴とする方法。
13. 前記シフトレジスタ（３）の内容が、クロック発生器（３）によって所定の時間の経過後に繰り返し１つの段だけシフトされる、請求項１２に記載の方法。
14. 前記光パルスと同期する信号（Ｐ）が識別され、所定のまたはあらかじめ設定可能な時間だけ経過した後、マーキング値がデジタル値（ａ）と共に、またはデジタル値（ａ）の代わりに前記入力段に記憶される、請求項１２または１３に記載の方法。
15. マーキング値の前に前記シフトレジスタ（３）に記憶されたデジタル値（ａ）および前記マーキング値の後に前記シフトレジスタ（３）に記憶されたデジタル値（ａ）のうちの少なくとも一方が、とりわけデータバスを介して和を制御計算機（３４）に伝送する前に加算される、請求項１２乃至１４のいずれか１項に記載の方法。

Images