JP4364609B2 - 容量検出回路及びそれを用いた指紋センサ - Google Patents

Description

本発明は、微小容量を検出する容量検出回路および検出方法並びにそれを用いた指紋センサに関する。

従来、バイオメトリクス（生体認証技術）の中で最も有望とされる指紋センサとして、所定の間隔で列配線と行配線を２枚のフィルムの表面にそれぞれ形成し、このフィルムを絶縁膜等を介して所定の間隔をおいて対向して配置した感圧式容量センサが開発されている。この感圧式容量センサでは、指を置いたときに指紋の凹凸に対応してフィルム形状が変形し、列配線と行配線の間隔が場所によって変化して、指紋の形状が列配線および行配線の交差部の容量として検出される。この感圧式容量センサにおいて、数百ｆＦ（フェムトファラッド）に満たない容量を検出するのに応用できる従来技術としては、容量をスイッチドキャパシタ回路により、電気信号に変換する検出回路が挙げられる。これは、第１のセンサ駆動信号で駆動され、検出対象の容量を検出するセンサ容量素子と、第２のセンサ駆動信号で駆動され検出回路基準容量となる参照容量素子とが共通のスイッチドキャパシタ回路に接続され、交互に動作する第１および第２のサンプルホールド部がそれぞれの出力信号をサンプリングした後に、サンプリング結果の差を求めることにより、検出信号を得るものである。

この検出回路は、共通のスイッチドキャパシタ回路において、検出対象となる容量値Ｃsに比例し帰還容量Ｃfに反比例した信号を、安定して検出することができ、且つ、スイッチドキャパシタ回路のリセットスイッチ（帰還制御スイッチ）のゲート電極と他電極間の寄生容量に蓄積された電荷Ｑdが他の電極に漏れ出る影響（フィードスルー）が相殺される。また、スイッチドキャパシタ回路の基準電位のオフセット成分や入力信号などに含まれる低周波のノイズに対しては、２つのサンプリング結果の差を求めることによりある程度除去できる効果も期待される（例えば、特許文献１）。
特開平８−１４５７１７号公報（段落００１８−００５２、図１〜図４）

しかしながら、指紋センサ等の容量検出回路は、容量変化が微小であるために、高感度であることが要求されるが、人体から伝達されるノイズ（高周波ノイズを含む）や回路系のノイズに対しての耐性を有している必要がある。
また、容量変化を検出するため、列配線間や行配線間などにおいて、隣接する線などからのクロストークノイズの影響が無いことなどの要求がある。

上述した要求に対応して、列配線の立ち上がりの時点に、交差部の容量に充電される電荷に対応する充電電圧を検出し、次に、列配線の立ち下がりの時点に、交差部の容量から放電される電荷に対応する放電電圧を検出し、この充電電圧及び放電電圧を用いて、容量変化を検出する容量検出回路も考えられる。
すなわち、この容量検出回路は、充電電圧から放電電圧を、差し引いた差電圧を求めて、この差電圧を容量変化に対応した電圧とすることで、同一極性で生じる、増幅回路のフィードスルーの影響による電圧オフセットやその他の回路で生じるオフセット成分を除去し、サンプリング周波数に比較して十分に低い周波数のノイズを除去することが可能である。

上述した容量検出回路を含めて通常の検出回路は、容量センサの各センサ素子の容量変化を検出するとき、単一の列配線のみを駆動して、検出ラインとなる複数の行配線との交差部（センサ素子）の容量値Ｃsの変化を検出する構成となっている。
しかしながら、すでに述べたように、センサ素子一つ（１つの交差部）当たりの容量変化は、数百ｆＦ程度のごく僅かな値である。

このため、従来の容量検出回路は、増幅回路を含んだ回路におけるオフセット成分を除去したとしても、もともと容量センサに重畳されるノイズの影響を受けることとなる。
すなわち、上記容量検出回路は、電源ノイズや人体を介して容量センサに伝達される伝導ノイズが、列配線及び行配線の信号に重畳されることにより、このような外乱ノイズの影響により正確な容量変化の検出が行えなくなる欠点を有している。

特に、最近の蛍光灯の主流であるインバータ蛍光灯は、半導体によって、高周波を発生させて蛍光ランプを点灯させるため、数十ＫＨｚレベルの基本周波数のノイズ源となっている。
しかしながら、上記容量検出回路においては、充電電圧及び放電電圧の差分を求めるときの、容量変化のサンプリング周波数と、上記ノイズ源の基本周波数とが近い周期となる。

このため、この容量検出回路においては、充電電圧及び放電電圧の差分を求めたとしても、周波数差に起因するうなり成分、すなわち、周波数がわずかに異なる２つの波を重ね合わせた場合に、その周波数の差に等しい「うなり（ビート周波数）」が残り、外乱のノイズ成分を完全に除去することができない。
したがって、利用者が指紋センサなどを用いようとするとき、この利用者の人体の近傍に容量検出回路のサンプリング周波数に近い周波数のノイズ源を有する機器、例えば、上述したインバータ蛍光灯の近傍で用いられる場合や、液晶表示素子のバックライトに用いられるインバータ回路を有する機器などにセンサを接続して利用する場合に、上記うなりに起因する外乱ノイズを完全に除去することができず、容量変化を検出する信号のＳ／Ｎ比が低下して、正確に利用者の指紋を読みとることができない。

本発明は、上記事情を考慮してなされたもので、その目的は、外乱ノイズの影響を低下させることで、Ｓ／Ｎ比を向上させて、列配線と行配線とが交差する交差部（センサ素子）の微少な容量値Ｃs及びこの容量値Ｃsの容量変化値ΔＣsを十分な感度で検出することができる容量検出回路および検出方法並びに指紋センサを提供することにある。

本発明の容量検出回路は、複数の行配線に対して列配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出回路であり、時系列に直交性を有する符号を発生する符号発生手段と、前記符号に基づき、前記複数の列配線を第１の配線群と第２の配線群とに振り分けて駆動する列配線駆動手段と、前記行配線に接続され、駆動された列配線との複数の交差部の容量に生じる電流の総和を電圧信号に変換して出力する容量検出手段と、前記列配線群毎に、前記測定電圧と前記符号とにより積和演算を行い、各交差部の容量に対応する電圧値を求める復号演算手段とを有し、前記列配線駆動手段が、前記容量検出の期間において、前記符号またはこの符号の反転情報により、時系列に、第１の列配線群及び第２の列配線群の一方を第１の電圧、他方を第２の電圧により駆動する。

この構成により、本発明の容量検出回路は、直交性のある符号（ＰＮ符号やウォルシュ直交符号）により、行配線に対して交差している複数の列配線を同時に駆動し、すなわち、符号のビットの値に基づいて、列配線グループ毎に相補的に列配線を駆動することにより、行配線単位に複数のセンサ素子を同時に駆動させ、検出対象の容量値Ｃs及び容量変化値ΔＣsを多重化し、容量値Ｎ・Ｃs及び容量変化値Ｎ・ΔＣsとして増加させて（Ｎは同時に駆動される列配線の数、すなわち多重化される交差部の数）、容量／電圧変換を行って検出信号とすることで、実質的に大きな容量値及び容量変化の測定を行うことになり、相対的にうなり等の外乱ノイズを低下させて、Ｓ／Ｎ比を向上させ、直交性のある符号（疑似ランダム符号であり、自己相関性に優れるＭ系列ＰＮ符号、またはウォルシュ符号）を用いることにより、列配線間のクロストークの影響を排除することが可能となる。
また、本発明の容量検出回路は、復号演算部が時系列に検出される多重化された検出信号を、多重化に用いた直交符号と同一の直交符号により、積和演算（所定の演算）を用いて、多重化された検出値を、行配線に対応するセンサ素子各々の容量値Ｃs及び容量変化値ΔＣsとして復号するため、１本の列配線を駆動した場合と同様の分解能で検出結果を得ることができる。

本発明の容量検出回路は、前記複数の列配線に対して、複数の前記行配線をマトリクス状に配設したエリア型の容量センサの前記交差部の容量を検出する構成の場合にも、適用することができ、指紋センサなどに用いることで、上述した効果により高い精度の判定結果が得られ、操作性に優れたセンサを提供することができる。

本発明の容量検出回路は、前記複数の列配線に対して、１本の前記行配線が対応して形成されたライン型の容量センサの前記交差部の容量を検出する構成の場合にも、適用することができ、表面の凹凸の有無または粗さを検出するセンサなどに用いることで、上述した効果により高い精度で、表面の状態を検出することができ、かつ１行の行配線のみで済むため、小型でローコストなセンサを提供することができる。

本発明の容量検出回路は、前記列配線駆動手段が、前記容量検出の期間を、第１及び第２の容量検出の期間に分割し、第１の容量検出期間において、前記第１の配線群が第１の電圧から第２の電圧に立ち上がり、前記第２の配線群が第２の電圧から第１の電圧に立ち下がり、第２の容量検出の期間において、前記第１の配線群が第２の電圧から第１の電圧に立ち下がり、前記第２の配線群が第１の電圧から第２の電圧に立ち上がるように駆動する。
この構成により、本発明の容量検出回路は、列配線に対する列駆動信号の立ち上がり及び立ち下がり時における検出信号の差分データを求めることにより、差動増幅回路におけるオフセット成分を除去できるため、より精度を向上させた容量の測定を行うことができる。

本発明の容量検出回路は、前記複数の列配線が所定の数の列配線からなる複数の列配線グループに分割されており、前記列配線駆動手段が、前記複数の列配線グループから検出対象となる列配線グループを、所定期間毎に時系列に切り替えて選択し、選択された列配線グループにおいて、前記符号に基づき前記第１の配線群と前記第２の配線群とに振り分けて駆動し、選択されない列配線グループの列配線の駆動を行わない。
このため、本発明の容量検出回路は、積和演算の対象となる列配線の本数を、任意に設定して、演算処理の負荷を調整することができるため、使用するシステムの演算能力に対応させた処理を行うことが可能となる。
また、本発明の容量検出回路は、駆動する列配線数を任意に設定することが可能であり、駆動可能な列配線数の列配線グループを構成することができ、装置の使用可能な消費電力に合わせて動作を行わせることが可能となる。

本発明の容量検出回路は、前記符号発生手段が、自己相関性を有するＰＮ符号を発生し、このＰＮ符号のビット配列を順次シフトさせ、時系列に位相の異なるＰＮ符号として、前記符号を出力する。
すなわち、前記ＰＮ符号発生手段が自己相関性の良い符号をＰＮ符号、例えばＭ系列を発生し、この自己相関性のよいＭ系列のＰＮ符号をずらしつつ、交差部の容量変化を多重化していき、復号時において、同一のＰＮ符号の位相を対応させて復号するため、列配線間のクロストークの発生を抑えることが可能となり、高い精度で交差部の容量変化を検出することができる。

本発明の容量検出回路は、前記符号発生手段が、時系列に、異なるビット配列のウォルシュ直交符号を生成して、前記符号として出力する。
これにより、本発明の容量検出回路は、各列配線の駆動される回数が、検出回数に対して半分となり、列配線間のクロストークの影響を抑えることになり、各交差部の容量の検出がより正確に行うことができる。

本発明の容量検出回路は、前記列配線グループが、符号のビット数より少ない数の列配線で構成されており、前記復号演算手段が、前記列配線グループの各列配線を、符号のビット列における所定の位置のビットに対応させ、かつ、この符号において余るビットを架空の列配線に対応させて積和演算を行い、前記交差部の容量に対応する電圧値の復号処理を行う。
この構成により、本発明の容量検出回路は、架空の配線の検出値、すなわち基準値を用いて測定データの補正が行えるため、列配線グループ毎の測定において、相補的な駆動で消失したＤＣ成分の情報を補完して、列配線グループ毎の測定データのばらつきを調整して、マトリクス全体の交差部における一様性を確保することができる。

本発明の指紋センサは、上記容量検出回路を用いて、交差部（センサ素子）の容量変化を検出することが可能なため、高い精度で指紋を採取することができる。

また、本発明の容量検出回路は、上述した構成において、列配線を複数の列配線グループに分割して用いる場合、前記列配線駆動手段が、前記符号で振り分けられる前記第１の列配線群と第２の列配線群とに含まれる複数の列配線のうち、少なくとも１つの列配線に相当する線を交差部を設けず未結線として駆動させず、前記復号演算手段により交差部各々に対応して分割された電圧信号を、未結線の交差部に対応する電圧信号を所定の基準値とする補正値を算出し、結線された交差部の電圧信号を補正して出力する。
ここで、前記列配線グループが前記符号のビット列のビットの数に対して１本少なく構成されており、ビット列の余ったビットを実際には未結線のダミーの列配線に対応させ、復号の演算にのみ用いて、前記列配線駆動手段はこのダミーの列配線に対して実際の駆動動作を行ない。

以上説明したように、本発明の容量検出回路によれば、直交性を有する符号により駆動する列配線を多重化して、一度に複数の列配線を駆動し、複数の交差部の容量変化が加算された容量値を検出するこにより、行配線等に重畳される外乱ノイズの影響を相対的に低下させ、検出感度を向上させるとともに、多重化に用いたＰＮ符号を用いて復号化し、各交差部ごとの容量変化値を求めるため、各交差部の容量変化値を、実質的に単一の列配線を駆動して検出した場合と変わらない分解能で検出することができるという効果が得られる。

本発明の容量検出回路は、複数の行配線に対して列配線がマトリクス状に交差され、列配線と行配線との交差部により構成される容量素子の容量（または容量変化）を電圧値として検出する容量検出回路であり、符号発生手段が時系列に直交性を有する符号を順次発生し、列配線駆動手段（列配線駆動部）がこの発生された符号に基づいて、複数の列配線を第１の配線群と第２の配線群とに振り分けて駆動し、容量検出手段（チャージアンプ回路，サンプルホールド回路，Ａ／Ｄ変換器）が行配線に接続され、駆動された列配線との複数の交差部の容量に生じる電流の総和を電圧信号に変換して出力し、復号演算手段（復号演算回路）が列配線群毎に、測定電圧と符号とにより積和演算を行い、各交差部の容量に対応する電圧値を求め、上記列配線駆動手段が、容量検出の期間において、時系列に、符号またはこの符号の反転情報により、第１の列配線群と第２の列配線群とを相補的な電圧により駆動するものである。

本発明の第１の実施形態による容量検出回路を図１を参照して説明する。図１は、第１の実施形態による容量検出回路の一構成例を示すブロック図である。
符号発生部１は、センサ部４の列配線群２の各列配線を駆動する列駆動信号の生成に用いるＰＮ符号を生成する。このＰＮ符号は、自己相関性の高いＭ系列のＰＮ符号が用いられる。センサ部４は、列配線群２の列配線と行配線群３の行配線とがマトリクス状に交差し、各々の交差部がセンサ素子（図４のセンサ素子５５）を形成している。
図２（ａ）は、センサ部４の平面図、図２（ｂ）は断面図である。図２（ａ）に示すように、例えば、５０μｍピッチで配列された列配線群２の各列配線と、行配線群３の各行配線とが、交差している。図２（ｂ）に示すように、基板５０の上に複数の行配線よりなる行配線群３が配置され、その表面上に絶縁膜５１が積層され、絶縁膜５１の表面上に空隙５２だけ間隔がおかれてフィルム５４が配置され、フィルム５４の下面に複数の列配線からなる列配線群２が取付けられている。この行配線群３の行配線と列配線群２の列配線との交差部において、空隙５２と絶縁膜５１を介在して所定の容量を有する容量素子としてセンサ素子が形成される。

上述したセンサ部４の上に指５６を当てると、図３に示すように、指５６の凹凸によって、フィルム５４と列配線群２の列配線が変形し、空隙５２が変化し、それにより、列配線群２と行配線群３との交差部に形成されるセンサ素子５５の容量が変化する。
また、図４は、センサ部４の列配線および行配線間の容量素子（センサ素子）のマトリクスを示す概念図である。センサ部４は、マトリクス状のセンサ素子５５，５５・・・から構成され、列配線駆動部５と容量検出回路１００とが接続される。列配線駆動部５は、上記ＰＮ符号のビット配列に対応して、列配線群２に対して駆動パルス列を出力し、すなわちセンサ部４の列配線群２の列配線に対して並列に、各々に所定の駆動パルス（駆動信号）を出力する。この駆動パルス列における駆動パルスのパターン（駆動するしないのパターン）は、上記ＰＮ符号に基づいて生成され、ＰＮ符号のビット列のデータに対応して、列配線群２の複数の列配線を駆動し（活性化し）、駆動された列配線各々の行配線で形成される（各行配線に対応する）各交差部（センサ素子）の容量変化値を多重化する。

図１に戻り、容量検出回路１００は、チャージアンプ回路６，サンプルホールド回路７，セレクタ回路８，Ａ／Ｄ変換器９，復号演算回路１０，及びタイミング制御回路１１を有している。
チャージアンプ回路６は、センサ部４の行配線群３における行配線各々に設けられており、交差部（センサ素子）の容量に応じて出入りする（充放電電流に基づいた）微小な電荷（容量変化量に対応する電流）を検出し、この電流を増幅して電圧に変換して検出信号（測定電圧）として出力する。

サンプルホールド回路７は、上記チャージアンプ回路６ごとに設けられ、上記検出信号の測定電圧を、サンプリングホールド信号の入力によりサンプリングして、電圧情報として一時的に保持する。セレクタ回路８は、上記サンプルホールド回路７の各々に保持される電圧情報を、順次、例えば行配列の並び順に切り替えて、各行配線単位にＡ／Ｄ変換器９へ出力する。
Ａ／Ｄ変換器９は、時系列に入力される、アナログの上記電圧情報である測定電圧を、復号演算回路１０から入力されるＡ／Ｄクロックのタイミングにより、デジタル値の測定データに変換して復号演算回路１０へ出力する。
また、高速に処理する場合などに、サンプルホールド回路７を設けずに、各々のチャージアンプ回路６にＡ／Ｄ変換器９をそれぞれ設けて、アナログの測定電圧をデジタル値の測定データに変換する様にしてもよい。

復号演算回路１０は、デジタル化された測定データにおいて、交差部のセンサ素子に対する充電時における測定データと、放電時における測定データとの差分演算により、フィードスルーによるオフセット成分を除去する演算処理、およびＰＮ符号により符号多重化された信号を、符号化を行ったＰＮ符号と同一のＰＮ符号とを用いた積和演算により復号して、センサ素子ごとの容量値を示す電圧データ成分に分離する演算処理などを行う。
タイミング制御回路１１は、復号演算回路１０から、容量検出を開始することを示す開始信号が入力されると、符号発生部１，列配線駆動部５，チャージアンプ回路６，サンプルホールド回路７，及びセレクタ回路８等へ、クロック及び制御信号を出力し、容量検出回路１００全体の動作タイミングの制御を行う。

また、列配線駆動部５は、符号発生部１の時系列に出力するＰＮ符号が入力されると、各ＰＮ符号を用いた測定期間毎に、第１の容量検出期間及び第２の容量検出期間を時系列に設け、第１の容量検出期間において、このＰＮ符号の各ビットのデータに対応した列配線駆動信号を、ＰＮ符号のビット配列のビット位置に対応する列配線に出力し、次に第２の容量期間において、このＰＮ符号の各ビットのデータを反転させたデータに対応した列配線駆動信号を、ＰＮ符号のビット配列のビット位置に対応する列配線に出力する。

例えば、列配線駆動部５は、第１の容量検出期間において、ＰＮ符号のビットのデータが「１」の場合、「０」（第１の電圧）から「１」（第２の電圧）に遷移、すなわち立ち上がるように列配線を駆動させ、データが「０」の場合、「１」（第２の電圧）から「０」（第１の電圧）に遷移、すなわち立ち下がるように列配線を駆動させる。
一方、列配線駆動部５は、第２の容量検出期間において、ＰＮ符号のデータを反転させて制御を行うため、元々のＰＮ符号のビットのデータが「１」の場合、「１」から「０」に遷移、すなわち立ち下がるように列配線を駆動させ、データが「０」の場合、「０」から「１」に遷移、すなわち立ち上がるように列配線を駆動させる。

次に、図５を参照してチャージアンプ回路６の構成を説明する。図５はチャージアンプ回路６の構成例を示す概念図である、この図に示すように、チャージアンプ回路６はオペアンプ１２１と、オペアンプ１２１の反転入力端子と出力端子の間に接続された帰還容量Ｃfと、帰還容量Ｃfの電荷を放電するためのアナログスイッチ１２４とから構成されている。そして、オペアンプ１２１の非反転入力端子が基準電位に接続されている。なお、図において、Ｃｐはオペアンプ１２１等の寄生容量、Ｃｓは前述した交差部におけるセンサ素子の容量（多重化されているセンサ素子の総和）、Ｃｙは検出対象外の列配線に対するセンサ素子の容量の総和である。

次に、上記構成からなる、本発明の第１の実施形態に係る容量検出回路の動作例を、図１を参照して説明する。ここでは、説明を簡略化するため、後述するＰＮ符号発生回路２０から生成される１５ビット長のＰＮ符号を例として説明する。
復号演算回路１０が外部から容量検出の開始、すなわち指紋センサ（センサ部４）での指紋の採取を行う信号が入力されたとする。
これにより、復号演算回路１０は、タイミング制御回路１１に対して、検出開始を指示する開始信号を出力する。次に、タイミング制御回路１１は、ＰＮ符号発生部１へクロック信号及びリセット信号を出力する。
そして、符号発生部１は、上記リセット信号により、内部の４段のＬＦＳＲ（線形帰還シフトレジスタ）を初期化して、上記クロック信号に同期させて、Ｍ系列のＰＮ符号を生成し、順次出力する。

ここで、符号発生部１は、ＰＮ符号発生を行い、例えば、図６（ａ）に示すＰＮ符号発生回路２０を有しており、クロックに同期してＭ系列のＰＮ符号を出力する。
すなわち、上記ＰＮ符号発生回路２０（ＬＦＳＲと呼ばれる）は、Ｍ系列の１５ビットのＰＮ符号を発生するものであり、４ビットのシフトレジスタ２１とイクスクルーシブオア（以下、ＥＸＯＲ）２２とから構成されいる。このＥＸＯＲ２２は、このシフトレジスタ２１のタップ１（シフトレジスタ２１の１ビット目の出力）と、タップ４（シフトレジスタ２１の４ビット目の出力）との出力に接続され、入力される数値の排他的論理和の演算を行い、この演算結果をシフトレジスタ２１の入力に出力する。

そして、ＰＮ符号発生回路２０は、シフトレジスタ２１の各ビットのデータをクロック信号に同期してシフトさせることにより、ＰＮ符号のビット列のデータをクロック信号に同期して、時系列に順次生成する。そして、ＰＮ符号発生回路２０は、図６（ｂ）に示すように、このビット列のデータをクロック信号に同期して、｛１（ＬＳＢ），１，１，１，０，１，０，１，１，０，０，１，０，０，０（ＭＳＢ）｝の順に（図６（ｂ）において、左から右へ時刻が進んでいる）、内部の格納用シフトレジスタ（後に示す格納用シフトレジスタ２３）に時系列に書き込む。ここで、ＰＮ符号発生回路２０は、ＬＳＢのビットからＭＳＢのビットの順に、ＰＮ符号を時系列に出力する。

また、図７（ａ）に示すように、１５ビットシフトする一周期毎、すなわちＰＮ符号のビット列を１５ビットとすると、１ビットずつシフトされて、同一のビット配列となる（位相があう）周期毎に、自己相関のビット数が最大（＋１５）となり、周期の途中では自己相関のビット数が最低（−１）となる。図７（ａ）において、縦軸は自己相関（一致ビット数）であり、横軸はシフトのビット数（１５ビットシフトで１周期）である。位相のシフトとは、ＰＮ符号における初期のビット配列に対して、ビットのデータの並びは変えずに、ビットシフトのみを行うことを示している。

そして、図７（ｂ）に示すように、ＰＮ符号の性質としては、ＰＮ符号のビット列と、このＰＮ符号と同一のビット列を有するＰＮ符号のビット列を巡回させた結果のビット列と、を比較したとき、位相が同期した場合、符号が一致するため、積和演算の結果は最大（＋１５）となるが、位相が異なる場合、符号が一致するビット数が一致しないビット数より１ビット少なくなり、積和演算の結果においてほぼ平均化され最小（−１）となるため、復号時に多重化された情報を、積和演算を用いることにより分離することができる（携帯電話のＣＤＭＡ(Code Division Multiple Access)方式における多重化及び分離の原理に近い）。

次に、上記交差部の容量の測定について説明する。
図８に示すように、列配線駆動部５は、符号発生部１から入力されるＰＮ符号が入力されると、各時刻ｔ1から時刻ｔ15の各時刻の間の測定期間、すなわち所定の位相のＰＮ符号毎の測定期間において、第１の容量検出期間の直前のリセット信号（各時刻に同期してタイミング発生回路１１が出力する）により、上記ＰＮ符号のビットのデータを反転したデータにより、各列配線の駆動を行う。
そして、列配線駆動部５は、所定の時間の後、第１の容量検出期間となると、上記リセット信号によって設定されたビットのデータの反転データ、すなわち元々のＰＮ符号のビットのデータにより、列配線の駆動を行う。
次に、列配線駆動部５は、第２の容量検出期間となると、第１の容量検出期間に列配線を駆動していたＰＮ符号のビットのデータが反転されたデータにより、列配線の駆動を行う。これにより、各列配線が順次、時系列に相補的に駆動されることとなる。

すなわち、図８にあるように、ＰＮ符号が例えばビット配列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}の１５ビットであれば、ＰＮ符号のビット列の生成周期としての１周期が、これらのビットを時系列にシフトさせる一定の間隔となる時刻ｔ1〜ｔ15で形成されている。
そして、ＰＮ符号発生回路２０が生成するＰＮ符号のビット列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}が、順次、格納用シフトレジスタ２３においてシフトされる。
格納用シフトレジスタ２３は、１ビットのデータを記憶するレジスタ２３1からレジスタ２３15の１５のレジスタで形成され、左（レジスタ２３1方向）から右（レジスタ２３15方向）にデータがシフトされる。すなわち、時刻ｔ1において、格納用シフトレジスタ２３の左端のレジスタ２３1にＰＮ符号のビット列の１ビット目の「１」が入力される。そして、時刻ｔ2において、レジスタ２３1に記憶されていた上記１ビット目の「１」が、レジスタ２３2へシフトされるとともに、レジスタ２３1へＰＮ符号のビット列の２ビット目の「１」が入力される。

以下、上述した操作を、時刻ｔ1,ｔ2，ｔ3，ｔ4，ｔ5，ｔ6，ｔ7，ｔ8，ｔ9，ｔ10，ｔ11，ｔ12，ｔ13，ｔ14，ｔ15において行うことにより、レジスタ２３15，２３14，２３13，２３12，２３11，２３10，２３9，２３8，２３7，２３6，２３5，２３4，２３3，２３2，２３1各々に、ＰＮ符号のビット列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}の各ビットのデータが入力されることになる。ここで、格納用シフトレジスタ２３の各レジスタ２３15，２３14，２３13，２３12，２３11，２３10，２３9，２３8，２３7，２３6，２３5，２３4，２３3，２３2，２３1各々に記憶されているデータは、列配線駆動部５におけるドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1それぞれに供給される。時刻ｔ1〜ｔ15が終了した時点において、ＰＮ符号のビット列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}は、列配線駆動部５におけるドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1それぞれに供給されている。この時刻ｔ1〜時刻ｔ15間での操作が、本発明における指紋採取処理の一周期となる。

次に、図９から図１２を用いて、実際の動作時における格納用シフトレジスタ２３の動作を見てみる。ここで、上記各図において、格納用シフトレジスタ２３の各レジスタ２３1〜２３15の中に記述されている数字は格納しているビットのデータを示し、反転回路２４の各反転部２４1〜２４15の中に記述されている数字は反転制御されて列配線駆動部５に出力されるデータを示している。
検出動作として、指紋の取得開始の信号が入力されると、タイミング制御回路１１からクロック信号が１５発入力され、ＰＮ符号発生回路２０が最初の位相のＰＮ符号を生成し、初期状態として、格納用シフトレジスタ２３の各レジスタ２３15，２３14，…，２３1は｛１（ＭＳＢ），１，１，１，０，１，０，１，１，０，０，１，０，０，０（ＬＳＢ）｝と設定される。

そして、指紋採取処理における一周期の最初の時刻ｔ1において、タイミング制御回路１１からクロックが入力され、格納用シフトレジスタ２３の各レジスタ２３15，２３14，…，２３1は、１ビット分シフトされ、｛１，１，１，０，１，０，１，１，０，０，１，０，０，０，１｝となる（図９）。
ここで、反転回路２４における各反転部２４1〜２４15は、列配線駆動回路５における対応するドライバ回路５1，５2，…，５14，５15に接続され、各々が反転制御したデータをそれぞれ対応するドライバ回路へ出力する。
すでに述べたように、時刻ｔ1においてリセットが入力されると、反転制御回路２５は反転回路２４に対して、格納用シフトレジスタ２３から出力されるデータを反転して出力させる制御信号を出力する。

これにより、図９に示すように、反転回路２４は、格納用シフトレジスタ２３のレジスタ２３1〜２３15から入力されるデータを、反転部２４1〜２４15それぞれにより反転（「１→０」，「０→１」）し、入力されるビット配列｛１，１，１，０，１，０，１，１，０，０，１，０，０，０，１｝の各ビットを反転させ、ビット配列｛０，０，０，１，０，１，０，０，１，１，０，１，１，１，０｝として、ドライバ回路５へ出力する。
このとき、ドライバ回路５は、反転部２４15〜２４1それぞれから入力されるビット配列｛０，０，０，１，０，１，０，０，１，１，０，１，１，１，０｝に基づき、各々対応する列配線を駆動する。
これにより、列配線Ｃ1〜Ｃ15各々において、第２の列配線群として列配線Ｃ2，Ｃ3，Ｃ4，Ｃ6，Ｃ7，Ｃ10，Ｃ12は、ビットのデータ「１」に対応して第２の電圧（Ｈレベルの所定の電圧）に遷移し、一方、第１の列配線群として列配線Ｃ1，Ｃ5，Ｃ8，Ｃ9，Ｃ11，Ｃ13，Ｃ14，Ｃ15は、ビットのデータ「０」に対応して第１の電圧（Ｌレベルの所定の電圧）に遷移する。

図８に戻り、時刻ｔ1におけるリセットの入力から所定の時間経過後、すなわち、第１の容量検出期間になると、反転制御回路２５は反転回路２４に対して、格納用シフトレジスタ２３から出力されるデータを、反転せずに出力させる制御信号を出力する。
これにより、図１０に示すように、第１の容量検出期間において、反転回路２４は、上記制御信号により、各配点部２４15〜２４1各々の出力からなるビット配列を、ビット配列｛０，０，０，１，０，１，０，０，１，１，０，１，１，１，０｝から、ビット配列｛１，１，１，０，１，０，１，１，０，０，１，０，０，０，１｝に変化させる。

このとき、列配線駆動部５は、例えば、１５ビット目のデータが「０」から「１」へと変化したため、列配線Ｃ1を第１の電圧から第２の電圧へと立ち上げ、１４ビット目のデータが「１」から「０」へと変化したため、列配線Ｃ2を第２の電圧から第１の電圧へと立ち下げ、１３ビット目のデータが「１」から「０」へと変化したため、列配線Ｃ3を第２の電圧から第１の電圧へと立ち下げ、その他の列配線Ｃ4〜Ｃ15を対応する位置のビットのデータの変化に対応させて駆動電圧を変化させる。
すなわち、列配線駆動部５は、ドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1により、対応する列配線Ｃ15，Ｃ14，Ｃ13，Ｃ12，Ｃ11，Ｃ10，Ｃ9，Ｃ8，Ｃ7，Ｃ6，Ｃ5，Ｃ4，Ｃ3，Ｃ2，Ｃ1において、タイミング制御回路１１から出力されるクロック信号に基づいて、所定の一定幅の駆動パルスにより駆動する（図８（ｄ）〜（ｉ）、図１３（ｂ）参照）。

したがって、第１の容量検出期間においては、各列配線に対応した所定の駆動パルスにより、例えば、第１の列配線群として列配線Ｃ1，Ｃ5，Ｃ8，Ｃ9，Ｃ11，Ｃ13，Ｃ14，Ｃ15が第２の電圧に駆動され、第２の列配線群として列配線Ｃ2，Ｃ3，Ｃ4，Ｃ6，Ｃ7，Ｃ10，Ｃ12が第１の電圧に駆動されている。
そして、各行配線Ｒ1，Ｒ2，Ｒ3，…各々には、駆動された複数の列配線とで形成する容量センサの各容量の合計値、すなわち、ＰＮ符号のビット配列により多重化された容量値が接続されることになる（図１０）。

これにより、各行配線には上述した列配線駆動により多重化された容量における電荷移動に基づく電流が流れ、チャージアンプ回路６がこの電流を電圧に変換して測定電圧とし、サンプルホールド回路７がタイミング制御回路１１からのサンプルホールド（Ｓ／Ｈ）信号の入力タイミングにより、この測定電圧の電圧値をサンプリングして保持する。
そして、第１の容量検出期間における多重化された容量に対応する測定電圧がサンプリングされた後、タイミング制御回路１１はチャージアンプ回路６に対してリセット信号を出力する。
リセット信号が入力され、図５におけるアナログスイッチ１２４がオン状態のとき、オペアンプ１２１の出力端子と反転入力端子とが短絡状態とされ、ボルテージ・フォロワと同様に駆動状態、すなわち出力端子と反転入力端子とが概略基準電位となり、行配線も基準電位となることで、各列配線の駆動状態を変化させても、出力端子から出力される電圧には大きな変化が生じない。

次に、図８に戻り、所定の時間経過後、すなわち、第１の容量検出期間が終了して、第２の容量検出期間となると、反転制御回路２５は、タイミング制御回路１１の制御により反転回路２４に対して、格納用シフトレジスタ２３から出力されるデータを、反転して出力させる制御信号を出力する。
これにより、図９に示すように、第２の容量検出期間において、反転回路２４は、上記制御信号により、各配点部２４15〜２４1各々の出力からなるビット配列｛１，１，１，０，１，０，１，１，０，０，１，０，０，０，１｝を、ビット配列から、ビット配列｛０，０，０，１，０，１，０，０，１，１，０，１，１，１，０｝に変化させる。

このとき、列配線駆動部５は、例えば、１５ビット目のデータが「１」から「０」へと変化したため、列配線Ｃ1を第２の電圧から第１の電圧へと立ち下げ、１４ビット目のデータが「０」から「１」へと変化したため、列配線Ｃ2を第１の電圧から第２の電圧へと立ち上げ、１３ビット目のデータが「０」から「１」へと変化したため、列配線Ｃ3を第１の電圧から第２の電圧へと立ち上げ、その他の列配線Ｃ4〜Ｃ15を対応する位置のビットのデータの変化に対応させて駆動電圧を変化させる。
すなわち、列配線駆動部５は、ドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1により、対応する列配線Ｃ15，Ｃ14，Ｃ13，Ｃ12，Ｃ11，Ｃ10，Ｃ9，Ｃ8，Ｃ7，Ｃ6，Ｃ5，Ｃ4，Ｃ3，Ｃ2，Ｃ1において、タイミング制御回路１１から出力されるクロック信号に基づいて、所定の一定幅の駆動パルスにより駆動する（図８（ｄ）〜（ｉ）、図１３（ｂ）参照）。

したがって、第１の容量検出期間においては、各列配線に対応した所定の駆動パルスにより、第１の列配線群の列配線Ｃ2，Ｃ3，Ｃ4，Ｃ6，Ｃ7，Ｃ10，Ｃ12が第２の電圧に駆動され、第２の列配線群の列配線Ｃ1，Ｃ5，Ｃ8，Ｃ9，Ｃ11，Ｃ13，Ｃ14，Ｃ15が第１の電圧に駆動されている。
そして、各行配線Ｒ1，Ｒ2，Ｒ3，…各々には、駆動された複数の列配線とで形成する容量センサの各容量の合計値、すなわち、ＰＮ符号のビット配列により多重化された容量値が接続されることになる（図９）。

これにより、各行配線には上述した列配線駆動により多重化された容量における電荷移動に基づく電流が流れ、チャージアンプ回路６がこの電流を電圧に変換して測定電圧とし、サンプルホールド回路７がタイミング制御回路１１からのサンプルホールド（Ｓ／Ｈ）信号の入力タイミングにより、この測定電圧の電圧値をサンプリングして保持する。
そして、第２の容量検出期間における多重化された容量に対応する測定電圧がサンプリングされた後、タイミング制御回路１１はチャージアンプ回路６に対してリセット信号（後に述べる時刻ｔ2）を出力する。

また、タイミング制御回路１１は、上記リセット信号の出力に同期して、符号発生部１にクロックを出力する。
そして、符号発生部１において、ＰＮ符号発生回路２０が１ビット（データ「１」）を出力し、格納用シフトレジスタ２３がレジスタ２３1〜１３14各々のデータを、レジスタ２３2〜２３15それぞれにシフトし、新たにレジスタ２３1に上記１ビットのデータを入力する（実質的に、レジスタ２３15のデータがレジスタ２３1へ入力されたことと同様）。
これにより、格納用シフトレジスタ２３には、各レジスタ２３1〜２３15の各データが１ビット循環することで、新たな位相のＰＮ符号が格納されたことになる。

すなわち、タイミング制御回路１１は、図８（ａ）および図１３（ｂ）に示すように、列配線が変化する第１及び第２の容量検出期間の終了のわずか前の時点で、次の測定期間における容量測定のために、時点においてリセット信号をチャージアンプ回路６へ出力し、また、図８（ｂ）、図１３（ｄ）に示すように、上記リセット信号のわずか前の時点において、サンプルホールド信号をサンプルホールド回路７へ出力する。
また、このタイミング制御回路１１は、サンプルホールド信号が、順次、入力される間隔において、Ｎ個（Ｎはサンプルホールド回路７の数）の切り換え信号をセレクタ回路８へ出力する。

これにより、図８（ｃ）に示すように、１つのサンプルホールド信号によってサンプルホールド回路７、７・・・にホールドされた各信号は、次のサンプルホールド信号までの間、順次、セレクタ回路８を介してＡ／Ｄコンバータ９へ供給される。これにより、Ａ／Ｄコンバータ９は、復号演算回路１０から入力されるＡ／Ｄクロックのタイミングにより、順次各行配線毎の検出信号における測定電圧を、ディジタルデータに変換し、測定データｄ1として、各行線毎に復号演算回路１０に出力する。そして、復号演算回路１０は、順次入力される測定データにおけるデータ列のデータを、各行配線毎に内部のメモリに書き込む。

ここで、チャージアンプ回路６の動作を詳細に説明する。まず、図１３に示す時刻ｔ1より少し前の時刻ｔd1において、タイミング制御回路１１からリセット信号が出力されると、アナログスイッチ１２４（ＭＯＳトランジスタ、図５）がオンとなり、帰還容量Ｃfが放電され、オペアンプ１２１の出力ＯＵＴが反転入力端子と短絡状態となり基準電位となる。また、オペアンプ１２１の反転入力端子に接続された行配線も基準電位となる。
次に、このリセット信号がオフになると、アナログスイッチ１２４のゲート寄生容量によるフィードスルーにより、オペアンプ１２１の出力電圧がわずかに上昇する（図１３（ａ）における時刻ｔd1後の符号Ｆｄ参照）。

そして、時刻ｔ1により開始される測定期間の第１の容量検出期間において、駆動パルス（列配線駆動信号；図８（ｄ）〜（ｉ）の駆動パルス）におけるＰＮ符号のビットパターン（ビット配列）に対応して、第１の配線群及び第２の配線群における各列配線が所定の駆動パルスにより、ＰＮ符号に対応して第１の電圧から第２の電圧へ立ち上がり、また第２の電圧から第１の電圧へ立ち下がり、同駆動パルスが列配線と行配線の交差部のセンサ素子（容量Ｃｓ）を介してオペアンプ１２１の反転入力端へ加えられ、この駆動パルスの電圧値に基づき流れる電流により、オペアンプ１２１の出力ＯＵＴの電圧値が図１３（ａ）に示すように、徐々に下降または上昇する。
ここで、図１３においてはＰＮ符号が「１」であるデータに対応して記載されており、ＰＮ符号が「０」の場合には時刻ｔd4〜ｔd6の波形と時刻ｔd1〜ｔd3との波形が逆の関係となる動作が行われる。

次に、時刻ｔd2において、タイミング制御回路１１は、サンプルホールド回路７へサンプルホールド信号（Ｓ／Ｈ信号）を出力する。これにより、サンプルホールド回路７は、サンプルホールド信号が入力された時点において、チャージアンプ回路６におけるオペアンプ１２１の出力ＯＵＴから出力される測定電圧Ｖａをホールドする。
次に、時刻ｔd3において、タイミング制御回路１１は、再びリセット信号をチャージアンプ回路６へ出力する。これにより、オペアンプ１２１の出力ＯＵＴと反転入力端子とが短絡状態となり、帰還容量Ｃfが放電されて、オペアンプ１２１の出力ＯＵＴが基準電位に戻る。そして、リセット信号がオフになると、前述した場合と同様にアナログスイッチ１２４のゲート寄生容量によるフィードスルーにより、オペアンプ１２１の出力電圧がわずかに上昇する（図１３（ａ）における時刻ｔd3後の符号Ｆｄ参照）。

次に、時刻ｔd4において、第１の容量検出期間から第２の容量検出期間に遷移し、第１の列配線群において、反転回路２４からのＰＮ符号のデータが「１」から「０」に変化するため、駆動パルスが第２の電圧から第１の電圧へ立ち下がることにより、同駆動パルスにより駆動された列配線と、行配線の交差部のセンサ素子（容量Ｃｓ）とが駆動パルスの電圧に基づく電流により放電され、これに伴い、オペアンプ２１の出力ＯＵＴが徐々に上昇する。
一方、図には示していないが、第２の列配線群において、反転回路２４からのＰＮ符号のデータが「０」から「１」へ変化するため、駆動パルスが第１の電圧から第２の電圧へ立ち上がることにより、同駆動パルスにより駆動された列配線と、行配線の交差部のセンサ素子（容量Ｃｓ）とが駆動パルスの電圧に基づく電流により充電され、これに伴い、オペアンプ２１の出力ＯＵＴが徐々に下降する。

次に、時刻ｔd5において、タイミング制御回路１１は、サンプルホールド回路７に対してサンプルホールド信号を出力する。これにより、サンプルホールド回路７は、サンプルホールド信号が入力された時点において、オペアンプ１２１の出力ＯＵＴの測定電圧Ｖｂをホールドする（保持する）。
次に、時刻ｔd6（次の周期の時刻ｔ2に対応する時刻ｔd1）において、タイミング制御回路１１は、チャージアンプ回路６に対してリセット信号を出力する。これにより、チャージアンプ回路６におけるオペアンプ１２１の出力ＯＵＴと反転入力端子とが短絡状態となり、帰還容量Ｃfが放電され、オペアンプ１２１の出力ＯＵＴが基準電位に戻る。

次に、上述した測定においては、出力ＯＵＴが基準電位から下降する場合も、上昇する場合も、アナログスイッチ１２４のフィードスルー電流によるオフセットＶｋが＋方向に発生する。この実施形態のように、検出対象の容量Ｃｓが数十から数百フェムトファラッドの場合はこのフィードスルーによるオフセットを無視できない。上記の測定において、
−Ｖａ0＝−Ｖａ＋Ｖｋ
が検出対象容量Ｃｓに比例する電圧となるが、測定される電圧はＶａであり、この電圧Ｖａにはオフセットによる誤差Ｖｋが含まれてしまう。
Ｖａ＝Ｖａ0＋Ｖｋ

そこで、この実施形態においては、検出対象容量Ｃｓの放電時の電圧Ｖｂも測定する。ここで、電圧
Ｖｂ0＝Ｖｂ−Ｖｋ
が容量Ｃｓに比例する電圧であり、測定される電圧は
Ｖｂ＝Ｖｂ0＋Ｖｋ
となる。これらの測定電圧Ｖａ、Ｖｂをサンプルホールド回路７によって、順次ホールドし、次いでホールドした電圧を、Ａ／Ｄ変換器９により各々測定電圧Ｖａ及びＶｂ毎にＡ／Ｄ変換し、復号演算回路１０内のメモリに記憶させる。そして、復号演算回路１０において、
ｄ＝Ｖｂ−Ｖａ＝（Ｖｂ0＋Ｖｋ）−（Ｖｋ＋Ｖａ0）＝Ｖｂ0−Ｖａ0
なる演算を行い、これにより、オフセット誤差を含まない測定値、すなわち多重化された容量値に対応する測定データｄを得る。

以上のように、復号演算回路１０は、駆動パルス列における所定の駆動パルスの立ち上がり及び立ち下がりにおいて、列配線の電位を立ち上げたときと立ち下げたときとのチャージアンプ回路６の出力信号の差を取ることにより、フィードスルーの影響を有さない状態において、センサ素子の容量値を測定できる。また、セレクタを設けたことで、測定時間を要するチャージアンプ回路６の測定を各列配線において並行して行い、センサ全体の測定速度を上げることができる。

次に、時刻ｔ2に対応する測定期間（測定周期）において、タイミング制御回路１１は、上記リセット信号の出力に同期して、符号発生部１にクロックを出力する。
そして、符号発生部１において、ＰＮ符号発生回路２０が１ビット（データ「１」）を出力し、格納用シフトレジスタ２３がレジスタ２３1〜１３14各々のデータを、レジスタ２３2〜２３15それぞれにシフトし、新たにレジスタ２３1に上記１ビットのデータを入力する。
これにより、格納用シフトレジスタ２３には、記憶されているビット配列｛１，１，１，０，１，０，１，１，０，０，１，０，０，０，１｝において、各レジスタ２３15〜２３1の各データが１ビット循環することで、新たな位相のＰＮ符号のビット配列｛１，１，０，１，０，１，１，０，０，１，０，０，０，１，１｝が格納されたことになる。
そして、時刻ｔ２におけるリセットにより、反転制御回路２５は反転回路２４に対して、格納用シフトレジスタ２３から出力されるデータを反転して出力させる制御信号を出力する。

これにより、図１１に示すように、反転回路２４は、格納用シフトレジスタ２３のレジスタ２３1〜２３15から入力されるデータを、反転部２４15〜２４1それぞれにより反転し、入力されるビット配列｛１，１，０，１，０，１，１，０，０，１，０，０，０，１，１｝の各ビットを反転させ、ビット配列｛０，０，１，０，１，０，０，１，１，０，１，１，１，０，０｝として、ドライバ回路５15〜５1へ出力する。
このとき、ドライバ回路５15〜５1は、反転部２４15〜２４1それぞれから入力されるビット配列｛０，０，１，０，１，０，０，１，１，０，１，１，１，０，０｝に基づき、各々対応する列配線を駆動する。
これにより、列配線Ｃ1〜Ｃ15各々において、第２の列配線群として列配線Ｃ3，Ｃ4，Ｃ5，Ｃ7，Ｃ8，Ｃ11，Ｃ13は、ビットのデータ「１」に対応して第２の電圧（Ｈレベルの所定の電圧）に遷移し、一方、第１の配線群として列配線Ｃ1，Ｃ2，Ｃ6，Ｃ9，Ｃ10，Ｃ12，Ｃ14，Ｃ15は、ビットのデータ「０」に対応して第１の電圧（Ｌレベルの所定の電圧）に遷移する。

図８に戻り、時刻ｔ2におけるリセットの入力から所定の時間経過後、すなわち、第１の容量検出期間になると、反転制御回路２５は反転回路２４に対して、格納用シフトレジスタ２３から出力されるデータを、反転せずに出力させる制御信号を出力する。
これにより、図１１に示すように、第１の容量検出期間において、反転回路２４は、上記制御信号により、各配点部２４15〜２４1各々の出力からなるビット配列を、ビット配列｛０，０，１，０，１，０，０，１，１，０，１，１，１，０，０｝から、ビット配列｛１，１，０，１，０，１，１，０，０，１，０，０，０，１，１｝に変化させる。

このとき、列配線駆動部５は、例えば、１５ビット目のデータが「０」から「１」へと変化したため、列配線Ｃ1を第１の電圧から第２の電圧へと立ち上げ、１４ビット目のデータが「０」から「１」へと変化したため、列配線Ｃ2を第１の電圧から第２の電圧へと立ち上げ、１３ビット目のデータが「１」から「０」へと変化したため、列配線Ｃ3を第２の電圧から第１の電圧へと立ち下げ、その他の列配線Ｃ4〜Ｃ15を対応する位置のビットのデータの変化に対応させて駆動電圧を変化させる。
すなわち、列配線駆動部５は、ドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1により、対応する列配線Ｃ15，Ｃ14，Ｃ13，Ｃ12，Ｃ11，Ｃ10，Ｃ9，Ｃ8，Ｃ7，Ｃ6，Ｃ5，Ｃ4，Ｃ3，Ｃ2，Ｃ1において、タイミング制御回路１１から出力されるクロック信号に基づいて、所定の一定幅の駆動パルスにより駆動する（図８（ｄ）〜（ｉ）、図１３（ｂ）参照）。

したがって、第１の容量検出期間においては、各列配線に対応した所定の駆動パルスにより、例えば、第１の列配線群として列配線Ｃ1，Ｃ2，Ｃ6，Ｃ9，Ｃ10，Ｃ12，Ｃ14，Ｃ15が第２の電圧に駆動され、第２の列配線群として列配線Ｃ3，Ｃ4，Ｃ5，Ｃ7，Ｃ8，Ｃ11，Ｃ13が第１の電圧に駆動されている。
そして、各行配線Ｒ1，Ｒ2，Ｒ3，…各々には、駆動された複数の列配線とで形成する容量センサの各容量の合計値、すなわち、ＰＮ符号のビット配列により多重化された容量値が接続されることになる（図１１）。

これにより、各行配線には上述した列配線駆動により多重化された容量における電荷移動に基づく電流が流れ、チャージアンプ回路６がこの電流を電圧に変換して測定電圧とし、サンプルホールド回路７がタイミング制御回路１１からのサンプルホールド（Ｓ／Ｈ）信号の入力タイミングにより、この測定電圧の電圧値をサンプリングして保持する。
そして、第１の容量検出期間における多重化された容量に対応する測定電圧がサンプリングされた後、タイミング制御回路１１はチャージアンプ回路６に対してリセット信号を出力する。

次に、図８に戻り、所定の時間経過後、すなわち、第１の容量検出期間が終了して、第２の容量検出期間となると、反転制御回路２５は、タイミング制御回路１１の制御により反転回路２４に対して、格納用シフトレジスタ２３から出力されるデータを、反転して出力させる制御信号を出力する。
上述した時刻ｔ1及びｔ2（時刻ｔ2については、第１の容量測定期間のみ）で説明した処理を、時刻ｔ3〜時刻ｔ15に対応する各タイミングにおいて、図１０に示す時刻ｔd1から時刻ｔd5までの処理を繰り返して（図１４に、各時刻における格納用レジスタ２３のＰＮ符号のビット配列が示されている）、一周期に渡って、ＰＮ符号のビットシフト、列配線の駆動、測定電圧の取得を繰り返して、指紋の取得処理が行われる。

そして、容量検出回路１００は、第１の容量検出期間及び第２の容量検出期間各々において、ＰＮ符号の各ビットのデータに基づく駆動パルスにより、列配線群２の複数の列配線を第１及び第２の列配線群として駆動し、上述した測定処理を１５ビットのＰＮ符号を、順次１ビット分シフトさせる毎に行い、位相が１ビットずつずれた１５個の測定電圧Ｖｄを、時系列に各行配線毎に得る。この測定電圧ＶｄがＡ／Ｄ変換器９により、測定データｄｎ（ｎはＰＮ符号のビット数）に時系列に変換され、ＰＮ符号により多重化された測定データのデータ列｛ｄ1，ｄ2…，ｄ15｝が得られる。
各行配線毎に、ＰＮ符号の位相が１ビットずつ異なる測定データとして、図１５に示すデータとして、復号演算回路１０内部のメモリに記憶されている。

ここで、Ｖsは駆動された各列配線と行配線との交差部のセンサ素子の各容量が電圧に変換された電圧データ（デジタル値）であり、各測定データｄはＰＮ符号に基づいて駆動された列配線に対応するセンサ素子の容量により多重化されている。
一般式として考えると、以下の（１）式となる。

この式において、列配線群２において約半数（８本）が、ＰＮ符号に基づいて同時に駆動されるため、約半数の交差部のセンサ素子の容量Ｃsjに対応した電圧データＶsjの積算された値が測定データｄiとして求められる。ここで「ｊ」は列配線Ｃの番号であり、「ｉ」は測定データの番号（位相を１ビットずつずらされた順番に対応）であり、i＝１，２，３，…，Ｎ、ｊ＝１，２，３，…，Ｎとする。
また、この（１）式において、ＰＮ符号のビットのデータがＰＮi＝１のとき、極性符号ＰＮs(i)＝＋１であり、ＰＮi＝０のとき、極性符号ＰＮs(i)＝−１とする。
そして、復号演算回路１０は、上記多重化されている測定データと、多重化に用いたＰＮ符号とにより、各センサ素子の電圧データＶsを以下の（２）式により求める。

すでに述べたように、ＰＮ符号を順次ビット単位でシフトし、求められた時系列な測定データｄは、上記（２）式により、ＰＮ符号と測定データｄとの積和演算により、行配線と駆動された列配線との交差部のセンサ素子の容量に対応する電圧データｄs、すなわち電圧データＶsに分離することができる。
ここで、この（２）式において、ＰＮ符号のビットのデータがＰＮi＝１のとき、極性符号ＰＮs(i)＝＋１であり、ＰＮi＝０のとき、極性符号ＰＮs(i)＝−１とする。
復号演算回路１０は、この（２）式を用いて測定データｄから電圧データｄsへの分離（すなわち復号）の演算を行う。

すなわち、センサ素子毎の電圧データｄs、すなわち電圧データ｛ｄs1，ｄs2，ｄs3，…，ｄs14，ｄs15｝を求めるとき、行配線単位で電圧データｄsを、ＰＮ符号により多重化して、測定データのデータ列｛ｄ1，ｄ2，ｄ3，…，ｄ14，ｄ15｝が求められているので、まず測定データｄj毎にＰＮ符号のビット列｛１（ＬＳＢ），１，１，１，０，１，０，１，１，０，０，１，０，０，０（ＭＳＢ）｝の各ビットのデータＰＮiを係数として乗算する。ここで、測定時に、所定のＰＮ符号に基づいて列配線に駆動信号を印加するとき、ビット列の順番は各列配線の順番に順次対応しており、例えば、ＬＳＢのビットは列配線Ｃ1に対応し、ＭＳＢのビットは列配線Ｃ15に対応している。次に、列配線Ｃ1の交差部に対応する電圧データｄs1はＰＮ符号のビット列（シフトなし）を、｛１（LSB），１，１，１，０，１，０，１，１，０，０，１，０，０，０（MSB）｝として、このビット列の各ビットのデータＰＮiを係数として、測定データｄi毎に乗算し一周期に渡って積算する。

すなわち、列配線Ｃ1は、図１４のＬＳＢの時刻毎のＰＮ符号のビットのデータを見て判るように、時刻ｔ1にＰＮ符号のLSBのビットのデータに対応して駆動され、時刻ｔ2に２ビット目，…，時刻ｔ15にＭＳＢのビットのデータに対応して駆動されているため、積和演算においても、対応したＰＮ符号のビットのデータを乗算して加算することとなる。同様に、列配線Ｃ2の交差部に対応する電圧データｄs2は、図１４の２ビット目の時刻毎のＰＮ符号のビットのデータを見て判るように、上記ＰＮ符号のビット列を１ビット分シフト（右方向に循環）させたものが列配線Ｃ2の駆動に用いられているため、ビット列｛０（LSB），１，１，１，１，０，１，０，１，１，０，０，１，０，０（MSB）｝として、このビット列の各ビットのデータＰＮiを係数として、測定データｄi毎に乗算し、１周期に渡って積算する。

この処理は、ＰＮ符号に対する積和演算に相当し、以下に示すように、各交差部に対応する電圧データｄsjは、ＰＮ符号のビット列を所定ビット列分をシフトされたビット列の各データとの積和演算により求められる。この場合、復号時の積和演算においては、列配線Ｒ１に対して初期状態のＰＮ符号を用い、測定する順番の列配線毎に１ビットずつシフトさせたＰＮ符号が用いられる。
すなわち、復号時の積和演算においては、各時刻に測定された測定データ毎に、求める交差部の列配線の番号と、この番号に対応する、上記時刻に用いられたＰＮ符号のビット配列における番号（順番）のビットのデータとを各々乗じて、積算していくこととなる（つまり、測定時に各時刻において、対応する列配線を駆動するときに用いられたＰＮ符号のビットのデータと、同様の値のデータが乗じられる）。
本実施形態における１５本の列配線に対応した、ＰＮ符号のビット列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}との場合、復号演算回路１０は、（２）式に基づいて、図１６に示す用に積和演算を行い、測定データｄiのデータ列から各センサ素子の容量値に対応する電圧データｄsjに分離する。

上述したように、第１の実施形態においては、複数の列配線を、ＰＮ符号に基づいて同時に駆動させ、次のタイミングにおいて、ＰＮ符号の位相を変えるという操作を繰り返し、一方、検出側で時系列に得られたデータをＰＮ符号との積和演算処理を施すことで、他の列配線との交差部容量からの影響をほぼ平均化すると同時に、対象となる列配線との交差部のセンサ素子（容量センサ）に充放電される電荷の情報のみを抽出することができる。
また、第１の実施形態においては、ＰＮ符号として、Ｍ系列の他にもいくつか種類があるが、自己相関に優れるＭ系列が検出側での復号時に、隣接する列配線に対する影響が一様となるため、列配線間のクロストークの影響を小さくできる効果がある。

また、図１７は、本実施形態をラインセンサに用いた場合の構成例を示すブロック図を示している。
このラインセンサのセンサ部４Ｂにおいては、検出する行配線を１列にすることで、ライン型センサを構成している。
容量検出回路の各構成については、容量を検出する行配線を選択するセレクタ回路８が設けられていない以外、すでに説明したエリア型センサと同様のため、同一の符号を付して説明を省略する。
このライン型センサは、エリア型センサに比較し、回路規模が小さく、低消費電力化とコストダウンを計ることができる。
このライン型センサを指紋センサとして用いるときは、指を行配線に概略垂直な角度でスイープし、タイミング制御回路１１が所定の周期にて測定処理のための各信号を出力し、復号演算回路１０が上記所定の周期毎に入力される行配線単位の測定データを繋ぎ合わせることで２次元の指紋データを検出する。

次に、本発明の第２の実施形態による容量検出回路を図１を参照して説明する。第１の実施形態と同様の構成については同一の符号を付して説明を省略する。
第１の実施形態と異なる構成は、ＰＮ符号を発生する符号発生部１が、直交符号を発生する符号発生部１Ｂに置き換わった点である。
符号発生部１Ｂは、センサ部４の行配線群３の各行配線を選択する制御信号の生成に用いる直交符号を生成する。この直交符号は、直交性の高い直交符号、例えばウィルシュ符号が用いられる。

また、符号発生部１Ｂは、符号発生部１と同様に、上記直交符号に基づいて、列配線群２を第１の列配線群と第２の列配線群との２つの列配線群に分割する。
すなわち、列配線駆動部５は、各時刻間の測定期間における第１及び第２の容量検出期間各々において、符号発生部１Ｂから時系列に入力される直交符号により、第１及び第２の配線群それぞれを、順次相補的に駆動する。
ここで、列配線駆動部５は、列配線群２の各行配線を、直交符号のビット配列におけるビットのデータが「１」のとき第１の列配線群とし、ビットのデータが「０」のとき第２の列配線群とし、これら列配線と行配線との交差部における容量に流れる電流値を合成（多重化）している。
また、タイミング制御回路１１，列配線駆動部５，チャージアンプ回路６，サンプルホールド回路７及びセレクタ回路８の動作についての説明は、第１の実施形態と同様のため省略する。

次に、上記構成からなる、本発明の第２の実施形態に係る容量検出回路１００の動作例を、図１を参照して説明する。この第２の実施形態は、測定データの多重化に対して、第１の実施形態におけるＰＮ符号に換え、直交符号を用いている以外に、第１の実施形態との動作の違いはない。ここでは、説明を簡略化するため、図２１に示すように、符号発生部１Ｂ内に設けられており、後述する直交符号読み出し回路２２０から生成される１５ビット長の直交符号を例とし、第１の実施形態と異なる動作のみの説明を行う。
復号演算回路１０が外部から容量検出の開始、すなわち指紋センサ（センサ部４）での指紋の採取を行う信号が入力されたとする。

これにより、復号演算回路１０は、タイミング制御回路１１に対して、検出開始を指示する開始信号を出力する。次に、タイミング制御回路１１は、符号発生部１Ｂへクロック信号及びリセット信号を出力する（図２２参照）。図２２のタイミングチャートと、図８のタイミングチャートとの違いは、図６のＰＮ符号でなく、図２０の直交符号を用いているため、各列配線に与えられる駆動パルスの電圧レベルが異なるのみで、他の動作については第１及び第２の実施形態は同様である。

そして、符号発生部１Ｂは、上記リセット信号により、図１８に示す符号発生回路１Ｂにおける直交符号読み出し回路２２０を介して、内部のアドレスカウンタ２２２及び直交符号読み出し回路２２０の各レジスタを初期化して、上記クロックに同期させて、順次、直交符号をコードメモリ２２１から、格納レジスタ２２３の各レジスタ２２３1〜２２３15へ読み出し、格納用レジスタ２２３により、対応する列配線に対して直交符号を出力する。レジスタ２２３1に直交符号のビット列のＬＳＢが格納され、順次ビット位置が上位になり、レジスタ２２３15にビット列のＭＳＢが格納される。
例えば、時刻ｔ1の測定期間として、図２３に示すように、図２０のテーブルにおけるアドレスｔ1の直交符号のビット配列｛１（ＬＳＢ），０，１，０，１，０，１，０，１，０，１，０，１，０，１，０，１（ＭＳＢ）｝が、格納用レジスタ２２３の各レジスタ２２３1〜２２３15に書き込まれる。

レジスタ２２３1〜２２３15各々は、反転回路２４を介して、列配線群２における列配線Ｃ1，Ｃ2，…，Ｃ14，Ｃ15それぞれに１対１に対応して接続されている。
反転回路２４は、第１の実施形態と同様に、反転制御回路２５からの制御信号により、格納レジスタ２２３に格納されているデータを、反転または非反転の状態で、列配線駆動部５へ出力する。ここで、レジスタ２２３1〜２２３15各々は、反転部２４1，２４2，…，２４14，２４15それぞれを介して、バッファ５1，５2，…，５14，５15各々に１対１で接続している。

ここで、符号発生部１Ｂは、内部のコードメモリ２２１に、予め作成された直交符号が記憶されており、順次、クロックが入力される毎に、直交性を有するデータ列を列配線駆動部５へ出力する。
代表的な上記直交符号であるウォルシュ符号は、図１９に示す順序により生成される。基本的な構造として、２（行）×２（列）の基本単位を作るが、右上、左上及び左下のビットは同一であり、右下はこれらのビット反転となっている。
次に、上述した２×２の基本単位を、右上、左上、右下及び左下にブロックとして４つ合成して、４（行）×４（列）のビット配列の符号を作る。ここで、２×２の基本単位の作成と同様に、右下のブロックはビット反転となる。同様な手順で、８（行）×８（列）、１６（行）×１６（列）のように、符号のビット配列のビット数（列数に対応）と、符号の数（行数に対応）とすることができる。

この第２の実施形態においては、全てが論理「０」、すなわち全てのビットのデータが「０」である、１行目と１列目とを、列が駆動されずに測定データの多重化が行えないために符号から除外した。図１９においては、例えば、１５×１５のビットの行列を直交符号としてある。
上述したように、符号長が長い符号についても同様にウォルシュ符号を生成することができ、この様に生成したウォルシュ符号を、以下に述べる容量の測定における多重化に適用できる。
本実施例においては、例えば、列配線群２が配線Ｃ1〜Ｃ15の１５本で構成されており、１５×１５のビットの行列で表される直交符号を、容量測定時の多重化に用いる。

符号発生部１Ｂ内のコードメモリ（図１８のコードメモリ２２１）には、上記１５×１５の行列で表される直交符号のデータが、図２０のテーブルに示すデータ形式において記憶されている。各行がアドレスｔ1〜ｔ15に対応づけられて順番に記憶されている。
ここで、例えば、アドレスｔ1の行のウォルシュ符号（直交符号）は｛１(LSB)，０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）｝となっており、アドレスｔ15の行のウォルシュ符号は｛１(LSB)，１，０，１，０，０，１，１，０，０，１，０，１，１，０（MSB）｝となっている。
タイミング制御回路１１は、開始信号が入力されると、符号発生部１Ｂに対して測定開始信号を出力する。

図２２において、直交符号読み出し回路２２０は、上記測定開始信号が入力されると、アドレスカウンタ２２２及び格納用レジスタ２２３のリセットを行い、アドレスカウンタ２２２の計数値を「０」とする。
そして、時刻ｔ1において、リセット信号が入力されると、タイミング制御回路１１の制御により、反転制御回路２５は反転回路２４に対して、格納用シフトレジスタ２３から出力されるデータを、反転して出力させる制御信号を出力する。
ここで、アドレスｔ1の直交符号に基づき、第１の列配線群は列配線Ｃ1，Ｃ3，Ｃ5，Ｃ7，Ｃ9，Ｃ11，Ｃ13，Ｃ15により構成され、第２の列配線群は列配線Ｃ2，Ｃ4，Ｃ6，Ｃ8，Ｃ10，Ｃ12，Ｃ14により構成される。

これにより、反転回路２４は、図２３に示すように、上記ビット配列｛１(LSB)，０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）｝を反転して、ビット配列｛０(LSB)，１，０，１，０，１，０，１，０，１，０，１，０，１，０（MSB）｝として、列配線駆動部５へ出力する。
次に、時刻ｔ1におけるリセットの入力から所定の時間経過後、すなわち、第１の容量検出期間になると、反転制御回路２５は反転回路２４に対して、格納用レジスタ２２３から出力されるデータを、反転せずに出力させる制御信号を出力する。
これにより、反転回路２４は、図２４に示すように、上記ビット配列｛１(LSB)，０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）｝を反転せずに、ビット配列｛１(LSB)，０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）｝として、列配線駆動部５へ出力する。

そして、第１及び第２の容量測定期間が終了して、次の測定期間（次の周期）に進む毎に、交差部の容量の測定時において、直交符号読み出し回路２２０は、タイミング制御回路１１から時系列に出力されるクロックが入力され、カウント信号をアドレスカウンタ２２２へ出力する。
そして、アドレスカウンタ２２２は、入力されるカウント信号を計数して、計数値に対応してアドレスｔ1，ｔ2，…，ｔ15をコードメモリ２２１に出力する。
これにより、コードメモリ２２１は、入力されるアドレスｔ1，ｔ2，…，ｔ15に対応したウォルシュ符号のデータ（行のビット配列）を直交符号読み出し回路２２０に出力する。

この直交符号読み出し回路２２０は、読み出された直交符号を、上述したビット配列のＬＳＢ〜ＭＳＢの配列に対応させ、格納用レジスタ２２３へ書き込む。
例えば、格納用レジスタ２２３に対して、図２０のテーブルにおけるアドレスｔ1の直交符号が書き込まれたとすると、レジスタ２２３1，２２３2，２２３3，２２３4，２２３5，…，２２３14，２２３15各々に、データ配列｛１(LSB)，０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）｝の各ビットのデータが入力される。
これにより、列配線駆動部５は、入力される直交符号のビット配列の各ビットのデータにより、列配線群２の各配線を第１の列配線群と第２の列配線群との２つの配線群として、相補的に駆動制御することになる。ここで、各ビットのデータの値による列配線の駆動処理はすでに説明したように、第１の実施形態と同様であり、詳細な説明は省略する。

第１の実施形態により説明した容量検出の処理と同様に、時刻ｔ1〜時刻ｔ15に対応する各タイミングにおいて、図１０に示す時刻ｔd1から時刻ｔd5までの処理を繰り返して（図２０に、各時刻において用いる、格納用レジスタ２２３の直交符号のビット配列が示されている）、メモリアドレスｔ1〜ｔ15までの一周期に渡って、直交符号のコードメモリ２２１からの読み出し、列配線の駆動、測定電圧の取得を繰り返して、指紋の取得処理が行われる。
次に、容量検出回路１００は、各時刻における駆動パルスＰの駆動時において、時刻に対応する上述した測定処理における１５ビットの直交符号を、順次、コードメモリ２２１から読み出し、格納用レジスタ２２３の各レジスタに格納する。
そして、符号発生部１Ｂは、測定期間において、第１の容量検出期間のとき、非反転にて直交符号のビットのデータを出力し、第２の容量検出期間のとき、反転して直交符号のビットのデータを出力する。
そして、列配線駆動部５は、反転回路２４を介して格納用レジスタ２２３から入力される各ビットのデータにより、列配線各々を第１及び第２の列配線群として駆動する。

これにより、容量検出回路１００は、各時刻に対応するアドレスｔ1〜ｔ15毎に異なる１５個の測定電圧Ｖｄを、時系列に各行配線毎に得る。この測定電圧ＶｄがＡ／Ｄ変換器９により、測定データｄに時系列に変換され、直交符号により多重化された測定データのデータ列｛ｄ1，ｄ2，…，ｄ15｝が得られる。
各行配線毎に、１５個の直交符号毎に異なる測定データとして、図２５に示すデータとして（図２０のテーブルの直交符号を用いて測定）、復号演算回路１０内部のメモリに記憶されている。
ここで、Ｖsは駆動された各列配線と行配線との交差部のセンサ素子の各容量が電圧に変換された電圧データ（デジタル値）であり、各測定データｄは直交符号に基づいて駆動された列配線に対応するセンサ素子の容量により多重化されている。
一般式として考えると、以下の（３）式となる。

この（３）式において、列配線群２において約半数（８本）が、直交符号に基づいて第１の列配線群とされ、約半数（７本）が第２の列配線群とされるため、約半数の交差部のセンサ素子の容量Ｃsjに対応した電圧データＶsjの積算された値が測定データｄiとして求められる。ここで「ｊ」は列配線Ｃの番号であり、「ｉ」は測定データの番号（アドレスｔiの順番各々に対応）であり、i＝１，２，３，…，Ｎ、ｊ＝１，２，３，…，Ｎとする。すなわち、（１）式の符号ＣＤ（i，j）は、時刻tiにおいて用いられるｉ番目の符号において、j番目の要素の符号を示す。ここで、符号ＣＤ（i，j）＝１のとき極性符号ＣＤs（i，j）＝＋１であり、符号ＣＤ（i，j）＝０のとき極性符号ＣＤs（i，j）＝−１である。
そして、復号演算回路１０は、上記多重化されている測定データと、多重化に用いた直交符号とにより、各センサ素子の電圧データＶsを以下の（４）式により求める。

すでに述べたように、直交符号を順次、コードメモリ２２１から読み出し、求められた時系列な測定データｄは、上記（４）式により、直交符号と測定データｄとの積和演算により、行配線と相補的に駆動された列配線との交差部のセンサ素子の容量に対応する電圧データｄs、すなわち電圧データＶsに分離することができる。
ここで、この（４）式において、直交符号のビットのデータがＣＤ(i,j)＝１のとき、極性符号ＣＤs(i,j)＝＋１であり、ＣＤ(i,j)＝０のとき、極性符号ＣＤs(i,j)＝−１とする。
復号演算回路１０は、この（４）式を用いて測定データｄiから電圧データｄsjへの分離の演算を行う。

すなわち、センサ素子毎の電圧データｄsj、すなわち電圧データ｛ｄs1，ｄs2，ｄs3，…，ｄs14，ｄs15｝を求めるとき、行配線単位で電圧データｄsを、直交符号により多重化して、測定データのデータ列｛ｄ1，ｄ2，ｄ3，…，ｄ14，ｄ15｝が求められているので、まず測定データｄi毎に直交符号のビット列｛１（LSB），０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）｝の各ビットのデータＣＤ(i,j)に対応する極性符号を乗算する。

ここで、ビット列の順番は各列配線の順番に順次対応しており、例えば、ＬＳＢのビットは列配線Ｃ1に対応し、ＭＳＢのビットは列配線Ｃ15に対応している。次に、列配線Ｃ1の交差部に対応する電圧データｄs1は、アドレスｔ1〜ｔ15の各直交符号のビット配列のＬＳＢのビット列｛１（t1），０（ｔ2），１（ｔ3），０（ｔ4），１（ｔ5），０（ｔ6），１（ｔ7），０（ｔ8），１（ｔ9），０（ｔ10），１（ｔ11），０（ｔ12），１（ｔ13），０（ｔ14），１（ｔ15）｝として、このビット列の各ビットのデータＣＤ(i,j)に対応する極性符号を、測定データｄi毎に乗算し一周期に渡って積算する。

すなわち、列配線Ｃ1は、時刻ｔ1にアドレスｔ1における直交符号のLSB（１ビット目）のビットのデータにより第１及び第２の列配線群のいずれかに分類され、時刻ｔ2にアドレスｔ2における直交符号のLSBのデータにより第１及び第２の列配線群のいずれかに分類され，…，時刻ｔ15にアドレスｔ15における直交符号のLSBのビットのデータにより第１及び第２の列配線群のいずれかに分類されているため、積和演算においても、使用した直交符号のビットのデータに対応する極性符号を乗算して加算することとなる。

同様に、列配線Ｃ2の交差部に対応する電圧データｄS2は、時刻ｔ1にアドレスｔ1における直交符号の２ビット目のデータに対応して第１及び第２の列配線群のいずれかに分類され、時刻ｔ2にアドレスｔ2における直交符号の２ビット目のデータに対応して第１及び第２の列配線群のいずれかに分類され，…，時刻ｔ15にアドレスｔ15における直交符号の２ビット目のデータに対応して第１及び第２の列配線群のいずれかに分類されているため、積和演算においても、対応した直交符号のビットのデータに対応する極性符号を乗算して加算することとなる。
すなわち、電圧データｄs2は、アドレスｔ1〜ｔ15の各直交符号のビット配列の２ビット目からなるビット列｛０（t1），１（ｔ2），１（ｔ3），０（ｔ4），０（ｔ5），１（ｔ6），１（ｔ7），０（ｔ8），０（ｔ9），１（ｔ10），１（ｔ11），０（ｔ12），０（ｔ13），１（ｔ14），１（ｔ15）｝として、このビット列の各ビットのデータＣＤ(i,j)に対応する極性符号を、測定データｄi毎に乗算し一周期に渡って積算する。

上述したように、各交差部各々の容量に対応する電圧は、容量の測定時において、時刻ｔ1〜ｔ15毎に駆動パルスＰが印加されるとき、列配線群２を第１及び第２の列配線群のいずれかに分割するときに用いた、直交符号におけるビット列の各ビットのデータＣＤ(i,j)に対応する極性符号を、測定データｄi毎に乗算し、１周期に渡って積算する。この処理は、直交符号に対する積和演算に相当し、以下に示すように、各交差部に対応する電圧データｄSjは、測定データｄiと、コードメモリ２２１に記憶されている直交符号の各ビット配列のデータに対応する極性符号との積和演算により求められる。

すなわち、復号時の積和演算においては、各時刻に測定された測定データ毎に、求める交差部の列配線の番号と、この番号に対応する、上記時刻に用いられた直交符号のビット配列における番号（順番）のビットのデータに対応する極性符号とを各々乗じて、積算していくこととなる（つまり、測定時に各時刻において、対応する行配線を第１及び第２の列配線群のいずれかに分類ために用いられた直交符号のビットのデータと、同様の値のデータに対応する極性符号が乗じられる）。
本実施形態における１５本の列配線に対応した、コードメモリ２２１に記憶された図２０に示す直交符号において、各アドレスｔ1〜ｔ15の直交符号のビット配列により、復号演算回路１０は、（４）式に基づいて、図２６に示す演算を行い、測定データｄiのデータ列から各センサ素子の容量値に対応する電圧データｄsjに分離する。

上述したように、第２の実施形態においては、直交符号の各ビットのデータにより、列配線群２の各列配線を第１及び第２の列配線群のいずれかに分類し、各列配線群の測定値を多重化して測定データを得、次のタイミングにおいて、コードメモリ２２１から時刻に対応したアドレスの直交符号を読み出して上述した測定を行うという操作を繰り返し、一方、検出側で時系列に得られた測定データを直交符号との積和演算処理を施すことで、他の列配線との交差部容量からの影響をほぼ平均化すると同時に、対象となる列配線との交差部のセンサ素子（容量センサ）に充放電される電荷の情報のみを抽出することができる。

次に、本発明の第３の実施形態による容量検出回路を図２７を参照して説明する。第１及び第２の実施形態と同様の構成については同一の符号を付して説明を省略する。
第１及び第２の実施形態と異なる構成は、列配線群２を複数の列配線グループに分割して、分割された列配線グループ毎に、列配線の多重化を行う測定を行い、他の列配線グループの列配線の駆動を行わない点である。
すなわち、第１及び第２の実施形態において、ＰＮ符号及び直交符号により、列配線全体に対する多重化を行っていたのに対して、第３の実施形態は上記列配線グループ単位において、列配線を相補的に駆動し、ＰＮ符号または直交符号により測定電圧の多重化を行う点である。

このため、第３の実施形態による容量検出回路には、図２７に示すように、符号発生部１（または１Ｂ）と、列配線駆動部５との間に、列配線群２を所定の数の列配線からなる列配線グループに分割し、測定時に測定対象の列配線グループを選択する列配線セレクタ１３が介挿されている。
上記列配線セレクタ１３は、列配線群２の列配線を、所定数の複数の列配線グループに分割し、いずれかの列配線グループを選択して、符号発生部１（または１Ｂ）からのＰＮ符号（または直交符号）を、列配線駆動部５へ出力する。
そして、列配線駆動部５は、列配線セレクタ１３により選択された列配線グループに対応したバッファに入力されることにより、対応する列配線グループにＰＮ符号（または直交符号）により生成された駆動パルスを供給する。

図２８は、センサ部４における列配線群２のうち、駆動する（測定対象となる）列配線グループの選択を行う列配線セレクタ１３の構成例を示している。図２８はＰＮ符号に対応した回路構成として示されているが、符号が直交符号においても同様な構成であり、同様な測定のための動作が行われる。
すなわち、列配線駆動部５は、図２８に示すように、列配線群２を所定数、例えばＭ個の列配線グループ２1〜２Mに分割し、所定の時間間隔毎に、格納シフトレジスタ２３からの出力を、順次選択する列配線グループへ出力する。

ここで、列配線グループの列配線数は、符号発生回路１が発生するＰＮ符号のビット列のビット数と同一の数である。
本第３の実施形態において、例えば、ＰＮ符号のビット数を１５ビットとすると、列配線グループ２1〜２Mの各列配線グループの列配線の本数は１５本である。
そして、第１及び第２の実施形態においては、隣り合い連続した列配線を束ねてグループとしており、ＰＮ符号が１５ビットの場合（Ｎ＝１５）、１５本ごとの列配線を束ねて１グループとし、全体を１７グループとする（Ｍ＝１７）ことで、２５５本の列配線を制御することができる。

また、この第３の実施形態においては、図２９に示すように、列配線セレクタ１３がタイミング制御回路１１からの制御信号により、各列配線グループの選択を、ＰＮ符号が１周期分巡回するまで変更せず、ＰＮ符号の周期ごとに列配線グループを切り替える動作が行われる。
すなわち、図２９に示すように、各列配線グループ単位で、一周期にわたって列配線及び行配線の交差部の容量測定が終了すると、順次、次の列配線グループが選択される。列配線グループの選択される順番は、列配線グループ２1〜２Mの順番でも良いし、位置にこだわらずにランダムな位置順に選択するようにしても良い。
各列配線グループにおける容量の測定動作については、第１及び第２の実施形態と同様のため、詳細な説明を省略する。

第４の実施形態は、第３の実施形態における、列配線群２を複数の列配線グループに分割して、列配線グループ毎に測定を行う容量測定方法において、容量検出回路の測定精度を向上させるように構成したものである。
第３の実施形態において、各列配線の相補的な駆動制御により、基本的なＤＣ成分の情報が欠落し、各行配線において、選択されていない、すなわち駆動されていない他の列配線との交差部の容量（クロストークにより発生）により、多重化される測定電圧にオフセットが生じる。

これにより、駆動されていない列配線との容量が列配線グループ毎にばらつくため、行配線毎に生じるオフセットレベルが安定せず、各行配線からの測定データにより構成される２次元の指紋画像において、上記行配線毎に異なるオフセットレベルにより濃淡のムラ生じ場合がある。
本第４の実施形態の容量検出回路においては、そのムラの発生の抑止対策を行うため、各列配線グループにおける列配線の数を、ＰＮ符号（または直交符号）のビット配列のビットの数に対応させずに設定、すなわち、列配線グループにおける列配線数を、ＰＮ符号（直交符号）のビット数に対して、少なくとも１ビット少なく設定している。

例えば、１５ビット長のＰＮ符号に対して、図３０に示すように、１ビットを未使用状態（未結線状態）とし、１５ビットのＰＮ符号（または直交符号）に対して、列配線グループあたり１４本の列配線を割り当てて結線する。
これにより、ＰＮ符号（または直交符号）のビット配列において、実際の列配線に対応させず、架空の列配線（実際には存在しない列配線）に１ビット対応させることにより、この架空の列配線が実際には駆動されないため、常に容量が変化しない基準値として使用できる。
図３１の復号演算において、電圧データｄs1〜ｄs14の数値は各々交差部の容量に対応した出力を示し、電圧データｄs15は本来結線されていないため、無信号に対応した基準値としての出力となる。

そこで、電圧データｄs15の値を、測定における所定の基準値ｄrefに対応させるオフセット演算を、各列配線グループ毎に行えばよい。
例えば、
Ｏfs ＝ ｄs15 − dref
ｄsaj ＝ ｄsj − Ｏfs（１≦ｊ≦１４）
という計算を行えばよい。
ここで、基準値ｄrefは、全ての列配線グループ及び行配線に対して、全ての基準となるように共通に設定された数値である。
また、オフセット値Ｏfsは、行配線単位において、列配線グループ毎に得られる、修正に用いるオフセット量である。
各列配線グループのオフセット値Ｏfsを求めた後、同一の列配線グループに含まれる他の列配線に対応する電圧データｄsj（１≦ｊ≦１４）から、各々オフセット値Ｏfsを減算することにより、全ての列配線グループにおいて上記基準値ｄrefに対応した修正電圧データｄsaj（１≦ｊ≦１４）を得ることができ、２次元画像における濃度のムラを抑止することができる。

なお、図１、図１７または図２７における処理部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより容量検出回路による測定処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境（あるいは表示環境）を備えたＷＷＷシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。

また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。

本発明の第１の実施形態による容量検出回路を用いた指紋センサの構成を示すブロック図である。 図１におけるセンサ部４の構成例を示す概念図である。 図１におけるセンサ部４を用いた指紋データの測定を説明する概念図である。 エリアセンサ型であるセンサ部４において、列配線群２の列配線と、行配線群３の行配線との各々の交差部で形成されるセンサ素子５５の構成例を説明する概念図である。 図１におけるセンサ部４と、チャージアンプ回路６との構成例を説明する概念図である。 図１の符号発生部１における符号発生回路２０の構成例を示す概念図である。 ＰＮ符号におけるビット列のビットシフトによる位相変化において、ビット列の並びの一周期毎の自己相関を説明する概念図である。 第１の実施形態におけるセレクタ回路８及び列配線の制御の動作を説明するタイミングチャートである。 ＰＮ符号により列配線を駆動し、センサ素子５５の容量の多重化を行う本発明の第１の実施形態の動作例を説明するための概念図である。 ＰＮ符号により列配線を駆動し、センサ素子５５の容量の多重化を行う本発明の第１の実施形態の動作例を説明するための概念図である。 ＰＮ符号により列配線を駆動し、センサ素子５５の容量の多重化を行う本発明の第１の実施形態の動作例を説明するための概念図である。 直交符号により列配線を駆動し、センサ素子５５の容量の多重化を行う本発明の第１の実施形態の動作例を説明するための概念図である。 第１の実施形態における検出信号及びチャージアンプ回路６の動作を説明するタイミングチャートである。 格納用シフトレジスタ２３が１ビット分のシフト毎に出力するＰＮ符号のビット列における各ビットのデータを示すテーブルである。 第１の実施形態における測定データｄiと電圧データＶsjとの関係を示す式の概念図である。 第１の実施形態における復号演算回路１０の復号演算としての積和演算の演算式を示す概念図である。 第１及び第２の実施形態をラインセンサに用いた場合の一構成例を示すブロック図である。 図１における符号発生回路１Ｂの一構成例を示すブロック図である。 直交符号であるウォルシュ符号を生成する手順を説明する概念図である。 図１の符号発生部１Ｂに設けられたコードメモリ２２１に記憶されている直交符号（ウォルシュ符号）のビット配列のテーブルである。 第２の実施形態における符号発生部１Ｂの一構成例と、列配線駆動部５との対応関係を示す示す概念図である。 第２の実施形態におけるセレクタ回路８及び列配線の制御の動作を説明するタイミングチャートである。 直交符号により列配線を駆動し、センサ素子５５の容量の多重化を行う本発明の第２の実施形態の動作例を説明するための概念図である。 直交符号により列配線を駆動し、センサ素子５５の容量の多重化を行う本発明の第２の実施形態の動作例を説明するための概念図である。 第２の実施形態における測定データｄiと電圧データＶsjとの関係を示す式の概念図である。 第２の実施形態における復号演算回路１０における復号を行う積和演算の式を示す概念図である。 第３の実施形態における容量検出回路の一構成例を示すブロック図である。 第３の実施形態における列配線グループ２1〜２Mと列配線セレクタ１３との対応を示す概念図である。 第３の実施形態における、列配線グループ毎の測定処理の流れを示す概念図である。 第４の実施形態における列配線グループ２1〜２Mと列配線セレクタ１３との対応を示す概念図である。 第４の実施形態における復号演算回路１０の復号演算としての積和演算の演算式を示す概念図である。

符号の説明

１，１Ｂ…直交符号発生部
２…列配線群
２1，２2，２M…列配線グループ
３…行配線群
４，４Ｂ…センサ部
５…列配線駆動部
６…チャージアンプ回路
７…サンプルホールド回路
８…セレクタ回路
９…Ａ／Ｄ変換器
１０…復号演算回路
１１…タイミング制御回路
１３…列配線セレクタ
２４…反転回路
２５…反転制御回路
５０…基板
５１…絶縁膜
５２…空隙
５４…フィルム
１００…容量検出回路
１２１…オペアンプ
１２４…アナログスイッチ
２２０…直交符号読み出し回路
２２１…コードメモリ
２２２…アドレスカウンタ
２２３…格納用レジスタ

Claims (9)

1. 行配線に対して複数の列配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出回路であり、
   時系列に直交性を有する符号を発生する符号発生手段と、
   前記符号に基づき、前記複数の列配線を第１の配線群と第２の配線群とに振り分けて駆動する列配線駆動手段と、
   前記行配線に接続され、駆動された列配線との複数の交差部の容量に生じる電流の総和を電圧信号に変換した測定電圧を出力する容量検出手段と、
   前記列配線群毎に、前記測定電圧と前記符号とにより積和演算を行い、各交差部の容量に対応する電圧値を求める復号演算手段と
   を有し、
   前記列配線駆動手段が、前記容量検出の期間を、第１及び第２の容量検出の期間に分割し、第１の容量検出の期間において、前記第１の配線群が第１の電圧から第２の電圧に立ち上がり、前記第２の配線群が第２の電圧から第１の電圧に立ち下がり、第２の容量検出の期間において、前記第１の配線群が第２の電圧から第１の電圧に立ち下がり、前記第２の配線群が第１の電圧から第２の電圧に立ち上がるように駆動する
   ことを特徴とする容量検出回路。
2. 前記複数の列配線に対して、複数の前記行配線をマトリクス状に配設したエリア型の容量センサの前記交差部の容量を検出することを特徴とする請求項１記載の容量検出回路。
3. 前記複数の列配線に対して、１本の前記行配線が対応して形成されたライン型の容量センサの前記交差部の容量を検出することを特徴とする請求項１記載の容量検出回路。
4. 前記複数の列配線が所定の数の列配線からなる複数の列配線グループに分割されており、
   前記列配線駆動手段が、前記複数の列配線グループから検出対象となる列配線グループを、所定期間毎に時系列に切り替えて選択し、選択された列配線グループにおいて、前記符号に基づき前記第１の配線群と前記第２の配線群とに振り分けて駆動し、選択されない列配線グループの列配線の駆動を行わないことを特徴とする請求項１から請求項３のいずれかに記載の容量検出回路。
5. 前記符号発生手段が、自己相関性を有するＰＮ符号を発生し、１ビットずつ位相を順次シフトさせて、時系列に前記符号として出力することを特徴とする請求項１から請求項４のいずれかに記載の容量検出回路。
6. 前記符号発生手段が、異なるビット配列のウォルシュ直交符号を順次生成して、前記符号として時系列に出力することを特徴とする請求項１から請求項４のいずれかに記載の容量検出回路。
7. 前記列配線グループが、符号のビット数より少ない数の列配線で構成されており、
   前記復号演算手段が、前記列配線グループの各列配線を、符号のビット列における所定の位置のビットに対応させ、かつ、この符号において余るビットを架空の列配線に対応させて積和演算を行い、前記交差部の容量に対応する電圧値の復号処理を行うことを特徴とする請求項４から請求項６のいずれかに記載の容量検出回路。
8. 行配線に対して複数の列配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出回路であり、
   時系列に直交性を有する符号を発生する符号発生手段と、
   前記符号に基づき、前記複数の列配線を第１の配線群と第２の配線群とに振り分けて駆動する列配線駆動手段と、
   前記行配線に接続され、駆動された列配線との複数の交差部の容量に生じる電流の総和を電圧信号に変換した測定電圧を出力する容量検出手段と、
   前記列配線群毎に、前記測定電圧と前記符号とにより積和演算を行い、各交差部の容量に対応する電圧値を求める復号演算手段と
   を有し、
   前記列配線駆動手段が、前記容量検出の期間において、前記符号とこの符号の反転情報の切り替えに応じて駆動する電圧を時系列に相補的に切り替えて、第１の列配線群及び第２の列配線群の一方を第１の電圧から第２の電圧へ駆動し、他方を第２の電圧から第１の電圧へ駆動し、
   前記復号演算手段は、前記符号に基づいて前記第１の列配線群が駆動され、前記符号の反転情報に基づいて前記第２の列配線群が駆動された場合に前記容量検出手段が出力した第１の測定電圧、及び、前記符号に基づいて前記第２の列配線群が駆動され、前記符号の反転情報に基づいて前記第１の列配線群が駆動された場合に前記容量検出手段が出力した第２の測定電圧に基づいてその差を導く
   ことを特徴とする容量検出回路。
9. 請求項１から請求項８のいずれかに記載の容量検出回路を有することを特徴とする指紋センサ。

Images