JP6139730B2 - 表示装置及びその製造方法 - Google Patents
表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP6139730B2 JP6139730B2 JP2016055015A JP2016055015A JP6139730B2 JP 6139730 B2 JP6139730 B2 JP 6139730B2 JP 2016055015 A JP2016055015 A JP 2016055015A JP 2016055015 A JP2016055015 A JP 2016055015A JP 6139730 B2 JP6139730 B2 JP 6139730B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- protrusion
- insulating film
- display device
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
アレイ基板の画素内にTFTと突起が配置され、前記TFTのソース電極は、少なくとも前記突起の一部を覆うように延在し、前記TFTと前記突起を覆って無機パッシベーション膜が形成され、前記TFT上における前記無機パッシベーション膜を覆って有機パッシベーション膜が形成され、前記有機パッシベーション膜を覆って上部絶縁膜が形成され、前記上部絶縁膜の上に配線が形成され、前記配線は、前記突起上において、前記無機パッシベーション膜および前記上部絶縁膜に形成された接続孔を介して前記ソース電極と導通していることを特徴とする液晶表示装置。
次の工程ではソース電極STおよびドレイン電極DTを形成するために、厚さ100nmのTiの層、厚さ450nmのAlSiの層、厚さ100nmのTiの層を順に成膜し、それらの膜にフォトリソグラフィおよびドライエッチングの処理を行いソース電極STおよびドレイン電極DTを形成する。さらに、無機パッシベーション膜PASを構成するシリコン窒化膜をCVD法を用いて成膜する(図7b)。
このとき同時に、ソース配線SLもソース電極STより突起BK上まで延在して形成される。ソース配線SLは光を透過しないため開口率の観点からは配線幅を狭くするのが望ましい。次の工程では外部からの水分や不純物などの侵入を防ぐ無機パッシベーション膜PASを構成するシリコン窒化膜をCVD法を用いて成膜する。その後、有機パッシベーション膜INを塗布形成する(図16g)。これは実施例1と同様である。
Claims (20)
- アレイ基板を有する表示装置であって、
前記アレイ基板の表示領域内にTFTと突起とが配置され、
前記突起は底部の面積より頂部の面積が小さく、
前記TFTに接続された第1の電極は、少なくとも前記突起の一部を覆うように延在し、
前記TFTを覆って有機パッシベーション膜が形成され、
前記有機パッシベーション膜の上に第2の電極が形成され、
前記第2の電極は、前記突起上において前記第1の電極と導通しており、
平面で視て、前記第1の電極の幅は、前記突起の最大幅よりも小さいことを特徴とする表示装置。 - 前記TFTは、前記アレイ基板の上に半導体層が形成され、前記半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上で、前記半導体層に対応する部分にゲート電極が形成され、前記ゲート電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上で、前記半導体層に対応する部分に距離をおいてドレイン電極と前記第1の電極が形成され、前記ドレイン電極および前記第1の電極は前記層間絶縁膜および前記ゲート絶縁膜に形成されたスルーホールを介して前記半導体層と導通した構成であり、
前記第2の電極は前記突起上に設けられた第1の絶縁膜に形成された接続孔を介して前記第1の電極に接続されていることを特徴とする請求項1に記載の表示装置。 - 前記TFTは、前記アレイ基板上にゲート電極が形成され、前記ゲート電極を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上にドレイン電極と前記第1の電極が形成された構成であり、
前記突起は、前記TFTから延在した前記ゲート絶縁膜の上に形成されており、
前記第2の電極は、前記突起上において、前記第1の電極と接続していることを特徴とする請求項1に記載の表示装置。 - 前記TFTは、前記アレイ基板の上にドレイン電極と前記第1の電極が形成され、
前記ドレイン電極と前記第1の電極の上に半導体層が形成され、前記半導体層を
覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上で前記半導体層に対応する部分に
ゲート電極が形成された構成であり、
前記第2の電極は、前記突起上において、前記ゲート絶縁膜に形成された接続孔を介して前記第1の電極と導通し、
前記突起は、前記アレイ基板の上に直接形成されていることを特徴とする請求項1に記載の表示装置。 - 前記TFTは、前記アレイ基板の上に半導体層が形成され、前記半導体層の上に間隔をおいて、ドレイン電極と前記第1の電極が形成され、前記半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上で、前記半導体層に対応する部分にゲート電極が形成された構成であり、
前記第2の電極は、前記突起上において、前記ゲート絶縁膜に形成された接続孔を介して前記第1の電極と導通し、
前記突起は、前記アレイ基板の上に直接形成されていることを特徴とする請求項1に記載の表示装置。 - 前記TFTは、前記アレイ基板上にゲート電極が形成され、前記ゲート電極を覆ってゲート絶縁膜が形成され、前記ゲート電極の上方で、前記ゲート絶縁膜の上にドレイン電極と前記第1の電極が形成され、
前記ゲート電極の上方で、前記ゲート絶縁膜、および前記ドレイン電極の一部および前
記第1の電極の一部を覆って半導体層が形成された構成であることを特徴とする請求項1
に記載の表示装置。 - 前記突起は有機材料によって形成されていることを特徴とする請求項1乃至6のいずれ
か1項に記載の表示装置。 - 前記突起は、円錐台または角錐台であることを特徴とする請求項7に記載の表示装置。
- 前記突起の上面には、前記有機パッシベーション膜が存在していないことを特徴とする
請求項8に記載の表示装置。 - アレイ基板を有する表示装置であって、
前記アレイ基板の駆動回路内にTFTと突起とが配置され、
前記突起は底部の面積より頂部の面積が小さく、
前記TFTに接続された第1の電極は、少なくとも前記突起の一部を覆うように延在し、
前記TFTを覆って有機パッシベーション膜が形成され、
前記有機パッシベーション膜の上に配線が形成され、
前記配線は、前記突起上において、前記第1の電極と導通しており、
平面で視て、前記第1の電極の幅は、前記突起の最大幅よりも小さいことを特徴とする
表示装置。 - 前記TFTは、前記アレイ基板の上に半導体層が形成され、前記半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上で、前記半導体層に対応する部分にゲート電極が形成され、前記ゲート電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上で、前記半導体層に対応する部分に距離をおいてドレイン電極と前記第1の電極が形成され、前記ドレイン電極および前記第1の電極は前記層間絶縁膜および前記ゲート絶縁膜に形成されたスルーホールを介して前記半導体層と導通した構成であり、
前記突起は、前記TFTから延在した層間絶縁膜の上に形成されていることを特徴とす
る請求項10に記載の表示装置 - 前記TFTは、前記アレイ基板上にゲート電極が形成され、前記ゲート電極を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上にドレイン電極と前記第1の電極が形成された構成であり、
前記突起は、前記TFTから延在した前記ゲート絶縁膜の上に形成されており、
前記配線は、前記突起上において、前記第一の電極と導通していることを特徴とする請求項10に記載の表示装置 - 前記TFTと前記突起は、基板上に形成されたアレイ基板の上に形成され、
前記TFTは、前記アレイ基板の上にドレイン電極と前記第1の電極が形成され、前記アレイ基板および前記ドレイン電極と前記第1の電極の上に半導体層が形成され、前記半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上で前記半導体層に対応する部分にゲート電極が形成された構成であり、
前記配線は、前記突起上において、前記ゲート絶縁膜に形成された接続孔を介して前記第1の電極と導通し、
前記突起は、前記アレイ基板の上に直接形成されていることを特徴とする請求項10に記載の表示装置。 - 前記TFTは、前記アレイ基板の上に半導体層が形成され、前記半導体層の上に間隔をおいて、ドレイン電極と前記第1の電極が形成され、前記半導体層を覆ってゲート絶縁膜が形成され、前記ゲート絶縁膜の上で、前記半導体層に対応する部分にゲート電極が形成された構成であり、
前記突起は、前記アレイ基板の上に直接形成されていることを特徴とする請求項10に記載の表示装置。 - 前記TFTは、基板上にゲート電極が形成され、前記ゲート電極を覆ってゲート
絶縁膜が形成され、前記ゲート電極の上方で、前記ゲート絶縁膜の上にドレイン電極と前記第1の電極が形成され、
前記ゲート電極の上方で、前記ゲート絶縁膜、および前記ドレイン電極の一部および前
記第1の電極の一部を覆って半導体層が形成された構成であることを特徴とする請求項1
0に記載の表示装置。 - 前記突起は有機材料によって形成されていることを特徴とする請求項10乃至15のい
ずれか1項に記載の表示装置。 - 前記突起は、円錐台または角錐台であることを特徴とする請求項16に記載の表示装置。
- 前記突起の上面には、前記有機パッシベーション膜が存在していないことを特徴とする
請求項17に記載の表示装置。 - アレイ基板を有する表示装置の製造方法であって、
前記アレイ基板上に有機材料による突起を、パターニングか、インクジェットで前記突起が底部の面積より頂部の面積が小さくなるように形成する工程と、
前記アレイ基板上にTFTを形成する工程と、
前記TFTと接続する第1の電極を、前記突起の少なくとも一部を覆うように延在して形成する工程と、
前記TFTと前記突起を有機パッシベーション膜で覆う工程と、
前記有機パッシベーション膜の上に第2の電極を形成する工程と、
前記第1の電極と前記第2の電極を前記突起の上で接続させる工程とを含む表示装置の製造方法。 - 前記TFTの前記第1の電極、ドレイン電極、ゲート電極のうちの少なくとも一つを印刷法により形成することを特徴とする請求項19記載の表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016055015A JP6139730B2 (ja) | 2016-03-18 | 2016-03-18 | 表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016055015A JP6139730B2 (ja) | 2016-03-18 | 2016-03-18 | 表示装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012107694A Division JP5906132B2 (ja) | 2012-05-09 | 2012-05-09 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016164667A JP2016164667A (ja) | 2016-09-08 |
JP6139730B2 true JP6139730B2 (ja) | 2017-05-31 |
Family
ID=56876666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016055015A Active JP6139730B2 (ja) | 2016-03-18 | 2016-03-18 | 表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6139730B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111370426B (zh) * | 2020-03-16 | 2023-06-23 | 合肥鑫晟光电科技有限公司 | 显示背板及其制作方法和显示装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0750739B2 (ja) * | 1989-01-19 | 1995-05-31 | 三洋電機株式会社 | 半導体集積回路の多層配線構造 |
JPH10186404A (ja) * | 1996-12-27 | 1998-07-14 | Sharp Corp | アクティブマトリクス型液晶表示装置およびその製造方法 |
JP4801241B2 (ja) * | 1999-07-22 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP4109413B2 (ja) * | 2000-12-12 | 2008-07-02 | セイコーエプソン株式会社 | 基板装置の製造方法 |
JP2004070196A (ja) * | 2002-08-09 | 2004-03-04 | Nec Kagoshima Ltd | 液晶表示装置用基板及びその製造方法並びに液晶表示装置 |
KR101029944B1 (ko) * | 2003-12-30 | 2011-04-19 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조 방법 |
JP4329661B2 (ja) * | 2004-09-22 | 2009-09-09 | セイコーエプソン株式会社 | 半導体装置、回路基板および電気光学装置 |
JP2007057847A (ja) * | 2005-08-24 | 2007-03-08 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器及び接続構造 |
JP5258156B2 (ja) * | 2005-10-27 | 2013-08-07 | 株式会社ジャパンディスプレイ | 液晶表示装置およびその製造方法 |
JP2007310152A (ja) * | 2006-05-18 | 2007-11-29 | Epson Imaging Devices Corp | 電気光学装置、電気光学装置の製造方法及び電子機器 |
JP5542297B2 (ja) * | 2007-05-17 | 2014-07-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置、表示モジュール及び電子機器 |
JP5026899B2 (ja) * | 2007-09-19 | 2012-09-19 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
JP5335628B2 (ja) * | 2009-09-09 | 2013-11-06 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
-
2016
- 2016-03-18 JP JP2016055015A patent/JP6139730B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016164667A (ja) | 2016-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5906132B2 (ja) | 表示装置 | |
US10707429B2 (en) | Flexible display panel and flexible display apparatus | |
TWI650857B (zh) | 有機發光顯示設備以及製造有機發光顯示設備之方法 | |
KR102454152B1 (ko) | 표시 장치 | |
KR102651136B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
JP4947510B2 (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
US20060125407A1 (en) | Organic electroluminescence display device and method for fabricating the same | |
TWI578074B (zh) | Thin film transistor substrate and display device | |
KR102392993B1 (ko) | 유기 발광 표시 장치 | |
KR102574483B1 (ko) | 표시 장치 | |
CN111149431B (zh) | 显示设备、显示设备的制造方法 | |
JP5040222B2 (ja) | 表示装置 | |
JP2020109452A (ja) | 表示装置及び表示装置の製造方法 | |
WO2019150503A1 (ja) | 表示装置 | |
KR101544663B1 (ko) | 박막 트랜지스터 어레이 장치 및 그것을 이용한 el 표시 장치 | |
JP2010056136A (ja) | 配線、その製造方法、薄膜トランジスタおよび表示素子 | |
KR20160128518A (ko) | 표시장치 및 그 제조방법 | |
JP2018194600A (ja) | 表示装置 | |
JP2010097077A (ja) | 表示装置及びその製造方法 | |
JP6139730B2 (ja) | 表示装置及びその製造方法 | |
JP2011003650A (ja) | 多層配線基板及びそれを備えた半導体装置 | |
WO2010064343A1 (ja) | 半導体装置及びその製造方法 | |
JP2009122376A (ja) | 表示装置 | |
WO2019038884A1 (ja) | 表示装置 | |
US20140124785A1 (en) | Semiconductor device and method for manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6139730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |