JP6139698B2 - 静電チャック - Google Patents

静電チャック Download PDF

Info

Publication number
JP6139698B2
JP6139698B2 JP2015549204A JP2015549204A JP6139698B2 JP 6139698 B2 JP6139698 B2 JP 6139698B2 JP 2015549204 A JP2015549204 A JP 2015549204A JP 2015549204 A JP2015549204 A JP 2015549204A JP 6139698 B2 JP6139698 B2 JP 6139698B2
Authority
JP
Japan
Prior art keywords
top surface
region
electrostatic chuck
conductive film
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015549204A
Other languages
English (en)
Other versions
JPWO2015076369A1 (ja
Inventor
雅彦 堀内
雅彦 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2015076369A1 publication Critical patent/JPWO2015076369A1/ja
Application granted granted Critical
Publication of JP6139698B2 publication Critical patent/JP6139698B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、ウエハまたはガラス基板等の対象物に処理を施す際に対象物を吸着する静電チャックに関する。
従来、例えば半導体集積回路または液晶表示装置等の製造工程において、露光装置または検査装置等の各種装置が、半導体ウエハやガラス基板等の対象物に各種の処理を施す。各種装置は、対象物に処理を施す際に対象物を吸着する静電チャックを備えている。
例えば、特許文献1には、凸状のピン(突起表面部)および凹部(底面)を含む吸着面(第1表面)を有する誘電体(基体)を備えた静電チャックが記載されている。
この静電チャックにおいては、突起表面部が対象物を支持することから、静電チャックと対象物との接触面積を小さくすることができる。このため、静電チャックに付着したパーティクルによる対象物の汚染を低減することができる。
特開2001−219332号公報
特許文献1のように対象物を支持するための突起表面部を設けた場合、クーロン力を発生させる電極やジョンソン・ラーベック力が発生する第1表面の底面が、対象物から比較的大きく離れてしまう。すなわち、このように対象物の汚染等の低減のために突起表面部を設けた場合は、対象物に対する静電チャックの吸着力が低下しやすい。
一態様に係る静電チャックによれば、底面および該底面から突出した突起表面部を含む第1表面を有する基体と、突起表面部の少なくとも一部を被覆する導電膜とを備えており、突起表面部は、第1頂面と、平面視において第1頂面を囲むように、第1頂面と底面との間に配置された段差面と、第1頂面と段差面とに接続され、第1頂面を周方向に渡って取り囲んだ第1側面とを有し、導電膜は、第1頂面の少なくとも一部を被覆した第1領域と、第1領域に接続され、周方向に渡って第1側面を被覆した第2領域と、第2領域に接続され、段差面の一部である、第1側面の近傍領域を周方向に渡って被覆した第3領域とを有する。
一態様に係る静電チャックによれば、対象物を吸着する際、突起表面部の第1頂面によって少ない接触面積で対象物を支持してパーティクルによる対象物の汚染を抑制しつつ、この第1頂面と底面との間に配置された段差面に対応する領域で比較的強い吸着力を発生させて、対象物を比較的強く吸着することができる。
一実施形態による静電チャックを示す斜視図である。 図1の静電チャックに対象物を吸着した様子を示す、厚み方向に沿った断面の部分拡大図である。 図1の静電チャックの突起表面部の上面の部分拡大図である。 (a)ないし(e)は、図1の静電チャックの製造方法を説明する、厚み方向に沿った断面の部分拡大図である。 (a)ないし(d)は、図1の静電チャックの製造方法を説明する、厚み方向に沿った断面の部分拡大図である。 (a)ないし(c)は、図1の静電チャックの製造方法を説明する、厚み方向に沿った断面の部分拡大図である。 他の実施形態による静電チャックに対象物を吸着した様子を示す、厚み方向に沿った断面の部分拡大図である。
以下に、一実施形態による静電チャックについて、図1ないし図3を参照しつつ詳細に説明する。
図1および図2に示す静電チャック1は、例えば露光装置または検査装置等の各種装置を構成している。この各種装置は、例えば半導体集積回路または液晶表示装置等の製造工程に用いられる。静電チャック1は、各種装置においてウエハまたはガラス基板等の対象物2を吸着する。静電チャック1に吸着された対象物2は、各種装置において各種処理が施される。例えば、露光装置は、静電チャック1と光源とを備えている。この露光装置は、光源から静電チャック1に吸着された対象物2に対して光を照射することによって、対象物2を露光して配線パターンを形成する。
静電チャック1は、ジョンソン・ラーベック力やクーロン力によって対象物2を静電吸着する。この静電チャック1は、図1および図2に示すように、第1表面3を有する基体4と、第1表面3の一部を被覆した導電膜5と、基体4の内部に配された電極6と、基体4を厚み方向に貫通した、リフトピン(図示せず)が挿通される挿通孔7とを備えている。
静電チャック1は、底面8および底面8から突出した突起表面部9を含む第1表面3を有する基体4を備え、突起表面部9は、第1頂面12と、第1頂面12と底面8との間に配置された段差面14とを有する。また、第1表面3は、底面8と複数の突起表面部9とともに、底面8から突出した周縁凸表面部10をさらに有する。言い換えれば、基体4は、平板部と、平板部の主面に設けられた複数の突起と、平板部の主面に設けられ、複数の突起を取り囲むように配置された凸部とを有する。突起は、厚み方向に沿った断面において、二段形状になっており、この突起の表面が突起表面部9であって、上の段の頂面が第1頂面12であり、上の段を取り囲む、下の段の頂面が段差面14である。また、凸部は、厚み方向に沿った断面において、長方形をなしており、この凸部の表面が周縁凸表面部10であって、頂面が第2頂面23である。そして、平板部の主面における、突起や凸部が設けられていない部分が底面である。なお、凸部は底面8の周縁線に沿って連続している。
基体4は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体、コージェライト質焼結体または炭化珪素質焼結体(SiC系またはSi−SiC系)等のセラミックスからなる。中でも、基体4が酸化アルミニウム質焼結体または窒化アルミニウム質焼結体からなることが望ましい。基体4は、例えば円板状または四角板状等の板状であり、本実施形態の基体4は、円板状である。基体4の厚みは、例えば1mm以上50mm以下である。また、基体4の幅(直径)は、例えば50mm以上3500mm以下である。
静電チャック1によって対象物2を吸着する際、静電チャック1の第1表面3と対象物2との間には空間11が形成される。この空間11には、例えば対象物2を温度調節するためのガス等の流体が供給される。この流体は、基体4内に配されているとともに第1表面3に開口した流路(図示せず)から空間11に供給すればよい。
底面8は、例えば平坦面である。突起表面部9は、第1頂面12と、第1頂面12と底面8との間に配置された段差面14とを有する。突起表面部9の第1頂面2は、対象物2を支持する支持面として機能する。より具体的には、突起表面部9は、第1頂面12と、第1頂面12の外周に接続した第1側面13と、第1側面13の第1頂面12とは反対側の端部に接続した段差面14と、段差面14の外周に接続した第2側面15とを有する。
周縁凸表面部10は、平面視したときの形状が、例えば円形状や四角形状など多角形状をしたもので、枠状である。なお、周縁凸表面部10の一部は、平面視において、うねっていても構わないし、枠状をした凸部の内側に向かって部分的に突出していても構わない。
導電膜5は、突起表面部9のうち第1頂面12の少なくとも一部を被覆しているとともに段差面14を部分的に被覆している。これにより第1表面の一部からのパーティクルの脱落を低減する。また、導電膜5は、接地されることによって、例えば導電膜5に接触している対象物2内の電荷を外部へ逃がす。この導電膜5は、各種装置のグランド端子に電気的に接続することによって、接地されている。
導電膜5は、セラミック膜、金属膜または樹脂膜からなる。セラミック膜は、例えば、導電性セラミック材料または導電性を付加したセラミック材料からなる。このようなセラミック膜は、例えば、酸化珪素、窒化珪素、窒化チタン、炭化チタン、アルミナまたはDLC(Diamond-like Carbon)等のセラミック材料からなる。金属膜は、例えば、アルミニウム、クロムまたは金等の金属材料からなる。樹脂膜は、導電性樹脂材料または導電性を付加した樹脂材料からなる。このような樹脂膜は、例えば、ポリチオフェン樹脂またはポリアセチレン樹脂等の樹脂材料からなる。半導体集積回路の製造工程における露光装置に用いる場合は、ウエハの汚染抑制の観点から、酸化珪素もしくは窒化珪素等のSi系材料、窒化チタンもしくは炭化チタン等のTi系材料、またはDLC等のC系材料を導電膜5に用いることが望ましい。中でも、窒化チタンによって導電膜5を形成することが望ましい。その結果、耐摩耗性を高めて、パーティクルの発生を抑制できる。導電膜5の厚みは、例えば0.01μm以上10μm以下である。
電極6は、電圧が印加されることによって、静電チャック1に吸着力を発生させる機能を有する。電極6は、例えば、タングステン、タングステンカーバイド、モリブデンまたは白金等の金属からなる。静電チャック1では、平面透視において、周縁線に沿った一部を除く第1表面3の全面に対応する領域に、電極6が一様に拡がって配置されている。なお電極6は、対象物2の形状や所望する吸着力分布状態等に応じて種々の形状を選択することができる。例えば電極6は、平面透視において一部の領域にスリットを設けたり、第1表面3の一部の領域に対応する範囲に部分的に設けられたりしていてもよい。このような場合においても、少なくとも底面8および段差面14に対応する位置(平面透視で重なる位置)には電極6が配置されている。
前述した静電チャック1による対象物2の吸着は、例えば以下のように行なわれる。まず、挿通孔7に挿通されたリフトピンの頂面を第1表面3よりも上方に移動させた後、リフトピンに対象物2を載せる。次に、リフトピンの頂面を第1表面3よりも下方に移動させて、対象物2を突起表面部9の第1頂面12に当接させる。次に、電極6に電圧を印加することによって、静電チャック1に吸着力を発生させて、対象物2を第1表面3に吸着する。以上のようにして、対象物2を静電チャック1にて固定することができる。
このように静電チャック1では、突起表面部9が第1頂面12を有し、この第1頂面12に対象物2が当接することで、静電チャック1と対象物2との接触面積を小さくすることができる。このため、基体4から発生したパーティクル、または基体4に付着したパーティクルによる対象物2の汚染を低減することができる。また、吸着した状態での対象物2の平面度を高め、対象物2の処理精度を高めることができる。
さらに、突起表面部9は、第1頂面12と、第1頂面12と底面8との間に配置された段差面14とを有する。この段差面14と対象物2との間には比較的強い吸着力が発生する。段差面14は底面8から突出した突起表面部9の一部を構成しており、対象物2と段差面14との間の距離は、対象物2と底面8との間の距離に比べて小さい。対象物2と段差面14との間、および対象部2と底面8との間には、電極6と対象物2との電位差に起因した吸着力が作用し、対象物2は底面8および段差面14に引き付けられるように吸着される。底面8に対応する領域と段差面14に対応する領域とでは、段差面14に対応する領域の方がこの吸着力が大きい。これは、段差面14が底面8よりも対象物2に近い位置にあり、この段差面14と対象物2との間に、比較的強い吸着力が作用するためである。静電チャック1では、このような段差面14を有することで、比較的強い吸着力が実現できる。これにより、静電チャック1に吸着された対象物2の位置ずれを抑制し、対象物2の処理精度を高めることができる。
また、対象物2と当接する第1頂面12の近傍に位置する段差面14での吸着力が比較的高いため、静電チャック1の吸着力を維持しつつ、電極6に印加する電圧を比較的小さくすることができる。これにより対象物2への漏れ電流を低減し、この漏れ電流による対象物2や基体4の発熱を抑制することができる。したがって、この熱に起因した対象物2の熱膨張を抑制し、対象物2の処理精度を高めることができる。
また、このように電極6に印加する電圧を比較的小さくしておくことで、第1頂面12から比較的離れた部分にある底面8に対応する領域での吸着力を比較的小さくしておくことができる。第1頂面12から比較的離れた位置にある底面8における吸着力が比較的強い場合、この吸着力による対象物2の撓みなど対象部2の変形が発生し易い。静電チャック1では、突起表面部9が第1頂面12と底面8との間に段差面14を有することで、この段差面14に対応する領域での吸着力を比較的高めているため、電極6に印加する電圧を比較的低くして底面8に対応する領域での吸着力を比較的低くしても、静電チャック1全体では充分な強さの吸着力をもっている。このように静電チャック1では、吸着力に起因した対象物2の変形を抑制し、対象物2の平面度を高めることができる。
また、段差面14に対応する領域で比較的強く吸着しているため、対象物2は第1頂面12に比較的強く押し付けられ、第1頂面12と対象物2との摩擦力が大きい。静電チャック1ではこの摩擦力によって、静電チャック1に吸着された対象物2の位置ずれを良好に抑制することができる。
上述のように空間11には、例えば対象物2を温度調節する為のガス等の流体が供給される。このガス等と熱交換することで吸着している対象物2の温度を調節することができる。一方、このガスの流れによって、例えば微小なパーティクル等が空間11内をガスにのって移動する。吸着している状態の対象物2の姿勢(角度等)を高精度に制御するには、対象物2と第1頂面12の間およびその近傍にパーティクルが付着しないことが重要である。静電チャック1では、突起表面部9が段差面14を有しており、この段差面14に対応する領域では、段差面14と対象物2との間隔が狭いので、ガスが入り込み難い。すなわち静電チャック1では、段差面14に対応する領域を静圧シールとして機能させて、第1頂面12にパーティクルが近づくことを抑制することができる。なお、段差面14に対応する領域では、温度調整用のガスは入り込み難いが、段差面14が底面8よりも対象物2に近い位置に配置されるため、段差面14からの輻射熱によって対象物2の温度を調節することができる。静電チャック1では、平面視において第1頂面12を囲むように段差面14が配置されており、第1頂面12に近づくパーティクルをより確実に抑制することができる。
突起表面部9は、第1頂面12および第1側面13を表面に有する第1部分16と、段差面14および第2側面15を有する第2部分17とからなる。突起表面部9を表面とする突起部分は、二段の突起である。これに対して、突起部を三段以上の突起形状として、突起表面部9が複数の段差面14をもつ構成としても構わない。
段差面14の第1頂面12に対する傾斜角は、第1側面13の第1頂面12に対する傾斜角よりも小さい。また、段差面14は、第1頂面12と略平行であることが望ましい。段差面14の第1頂面12に対する傾斜角は、例えば0°以上3°以下である。
静電チャック1は、第1頂面12の少なくとも一部を被覆しているとともに段差面14を部分的に被覆している導電膜5を備える。段差面14を部分的に被覆しているとは、図2および図3に示すように、段差面14の一部分または複数の部分が、導電膜5に覆われずに露出している状態をいう。すなわち、段差面14は、導電膜5に覆われずに露出している露出部18を有する。このように導電膜5が第1頂面12の少なくとも一部を被覆しているため、導電膜5を接地することによって、第1頂面12の少なくとも一部の領域を、導電膜5の電位(すなわち接地電位)とすることができる。例えば電極6に電圧を印加した状態で導電膜5を接地しておくことで、この導電膜5に対応する部分については、対象物2を吸着する吸着力を発生させない構成とすることができる。また、導電膜5が第1頂面12の少なくとも一部を被覆しているため、第1頂面12におけるパーティクルの脱落を低減することができる。したがって、パーティクルによる対象物2の汚染を低減するとともに、対象物2の平面度を高めることができる。
また、導電膜5を有しているだけで吸着力を抑えることはできるので、導電膜5は必ずしも接地している必要はない。この場合でも、吸着の後に導電膜5を接地することによって、導電膜5に届いた電荷を導電膜5を通じて外部に速やかに逃すことができるようにしておくのが好ましい。例えば、導電膜5と接地電位との間にスイッチ等の接続切替部を設けておくとよい。吸着時に対象物2に電荷が蓄積していた場合など、この導電膜5を接地することで、対象物2に蓄積していた電荷を速やかに外部に逃すことができる。これによって、静電チャック1から対象物2を離脱する時間を短縮し、各種装置による対象物2の処理速度を高めることができる。
導電膜5を接地した状態で、電極6に対象物2を吸着するための電圧を印加する。この際、導電膜5は接地電位となるため、導電膜5に対応する領域では対象物2を吸着する力は発しない。一方、段差面14は導電膜5から露出した露出部18を有する。この露出部18に対応する領域は、導電膜5から露出しているため吸着力が発生する。段差面14の露出部18は底面8に比べて対象物2に近接しているので、この露出部18に対応する領域での吸着力は比較的高い。このように静電チャック1では、対象物2に当接する第1頂面12での吸着力を導電膜5によって抑制して、対象物2による第1頂面12の破損およびこの破損等に起因したパーティクルの発生を抑制している。一方で、段差面14を部分的に被覆するあるいは被覆しないことで段差面14に露出部18を配置し、第1頂面12の近傍で比較的強い吸着力を実現している。導電膜5は第1頂面12全体を被覆しているが、導電膜5は第1頂面12の一部のみを被覆していても構わない。
第1側面13は、第1頂面12を周方向D1に渡って取り囲んでいる。導電膜5は、第1頂面12の少なくとも一部を被覆した第1領域19と、周方向D1に渡って第1側面13を被覆しているとともに第1領域19に接続した第2領域20とを有する。その結果、第2領域20を介して第1領域19をグランドと電気的に接続することができる。また、第2領域20が第1側面13を周方向D1に渡って被覆しているとともに第1領域19に接続しているため、第1領域19と第2領域20との接続強度を高めることができる。これにより、第1領域19と第2領域20との断線を低減できる。また、第2領域20が周方向D1に渡って第1側面13を被覆しているため、対象物2に隣接する第1側面13におけるパーティクルの脱落を低減することができる。
導電膜5は、段差面14における第1側面13の近傍領域を前記周方向D1に渡って被覆しているとともに第2領域20に接続した第3領域21をさらに有する。その結果、第3領域21を介して第2領域20をグランドと電気的に接続することができる。また、第3領域21が段差面14における第1側面13の近傍領域を周方向D1に渡って被覆しているとともに第2領域20に接続しているため、第2領域20と第3領域21との接続強度を高めることができる。これにより、第2領域20と第3領域21との断線を低減できる。
導電膜5は、段差面14における第1側面13の近傍領域以外の領域の一部を被覆しているとともに第3領域21に接続した線状の第4領域22をさらに有する。その結果、第4領域22を介して第3領域21をグランドと電気的に接続することができる。また、第4領域を線状とすることで、段差面14における露出部18の領域を大きくし、第1表面3の対象物2に対する吸着力を高めることができる。
静電チャック1では、複数の突起表面部9が底面8から突出しており、突起表面部9それぞれの第4領域22は、他の1つ以上の突起表面部9の第4領域22と繋がっている。
複数の突起表面部9それぞれの第4領域22は、底面8に形成された配線41を介して電気的に接続されている。このような構成とすることで、複数の突起表面部9に配置された導電膜5を、少ない配線面積で電気的に接続することができる。静電チャック1では、複数の突起表面部9の導電膜5が全て電機的に接続されており、導電膜5に電気的に繋がっている一箇所を接地することで、複数の突起表面部9の導電膜5の全てを同時に接地することができる。
突起表面部9の高さ方向(Z方向)における第1頂面12と段差面14との距離(第1部分16の高さ)は、0.05μm以上10μm以下である。その結果、この距離を10μm以下とすることによって、段差面14と対象物2との間の距離を十分に小さくして、段差面14における吸着力を高めることができる。また、この距離を0.05μm以上とすることによって、段差面14と第1頂面12との距離が近づき過ぎることを抑制し、段差面14に吸着力を発生させることができる。段差面14と第1頂面12との距離が近づき過ぎることを抑制しつつ、段差面14における吸着力を充分に高めるには、突起表面部9の第1頂面12と段差面14との距離は、1μm以上3μm以下であることがより好ましい。
また、後述する第2頂面23と同様に、段差面14を静圧シールとして機能させることができ、対象物2に近い段差面14から脱落したパーティクルによる対象物2の平面度の低下を抑制できる。また、段差面14が静圧シールとして機能すると温度調節用のガスが入り込みにくくなるが、段差面14と対象物2との間の距離が小さくなるため、輻射熱によって対象物2を良好に温度調節することができる。
突起表面部9における第1頂面12の高さ(突起の高さ方向における第1頂面12と底面8との距離)は、例えば3μm以上50μm以下である。第1頂面12の高さが3μm以上であるため、対象物2と底面8との間の空間11を大きくし、空間11に配されるガスによって対象物2を良好に温度調節することができる。また、突起表面部9における段差面14の高さ(突起の高さ方向における段差面14と底面8との距離)は、例えば1μm以上49μm以下である。また、第1頂面12の幅(直径)は、例えば0.03mm以上10mm以下である。また、段差面14の幅(段差面14における内周と外周との間の距離)は、例えば0.01mm以上9.97mm以下である。
また、導電膜5における第3領域21の幅(第3領域21における内周と外周の間の距離)は、例えば0.001mm以上8.00mm以下である。また、段差面14における露出部18の幅(露出部18における内周と外周の間の距離)は、例えば0.001mm以上9.97mm以下である。
第1表面3は、複数の突起を囲むように設けられた、底面8から突出した周縁凸表面部10を有している。周縁凸表面部10を有することで、空間11内のガスの外部漏れを抑制することができる。周縁凸表面部10は第2頂面23を有しており、第2頂面23の底面8からの高さは、第1頂面12の底面8からの高さよりも小さい。この第1頂面12と第2頂面23との高さの差を微小とすることによって、対象物2と第2頂面23との間には空間である微小隙間24が形成される。この微小隙間24は、隙間が微小であることから空気等の流体の移動量が極めて少ないため、静圧シールとして機能し、対象物2と第1表面3との間の空間11からのガス等の流出を抑制することができる。さらに、微小隙間24によって、対象物2と第2頂面23との間に隙間が生じて接触が抑制されるため、この接触に起因した対象物2の傾きを抑制できる。したがって、対象物2の平面度を高めることができるため、対象物2の処理精度を高めることができる。
この周縁凸表面部10全体の幅は、外周と内周との間の距離が、例えば0.01mm以上5mm以下である。周縁凸表面部10の幅は、突起表面部9の幅よりも大きい。なお、周縁凸表面部10全体の幅は、突起表面部9全体の幅と同じであっても、異なっていても構わない。
周縁凸表面部10は、底面8からの高さが突起表面部9の段差面14と同じである第2頂面23を有する。すなわち、突起表面部9の高さ方向における第2頂面23と底面8との距離は、突起表面部9の高さ方向における段差面14と底面8との距離と同じである。また、第2頂面23の高さが段差面14の高さと同じであるため、後述するように、第2頂面23および段差面14を同時加工によって形成することができる。なお、段差面14の高さに対する第2頂面23の高さの誤差は、±25%以内である。
微小隙間24の厚みは、例えば0.5μm以上20μm以下である。微小隙間24の厚みが0.5μm以上であることによって、対象物2と第2頂面23との接触をより抑制することができる。また、微小隙間24の厚みが20μm以下であることによって、対象物2と第1表面3との間の空間11からのガス等の流出を抑制することができる。微小隙間24の厚みは、1μm以上3μm以下であることが望ましい。
静電チャック1は、第2頂面23の少なくとも一部を被覆している第2導電膜25を有する。第2導電膜25は導電膜5と電気的に接続している。導電膜5が接地されている場合には、第2導電膜25が被覆された第2頂面23は、導電膜5が被覆された第1頂面12と同様、対象物2を吸着する力を発しない。導電膜5が接地されていない場合も、導電膜5が被覆された第1頂面12と同様に、対象物2を吸着する力が抑えられる。したがって、第2頂面23の吸着力に起因した対象物2の変形を低減し、対象物2の平面度を高めることができる。また、第2頂面23におけるパーティクルの脱落を低減することができる。導電膜25は、第2頂面23全体を被覆している。なお、第2導電膜25と導電膜5とは電気的に接続されていなくともよい。この場合も、第2導電膜25と導電膜5をそれぞれ接地すれば、第2導電膜25および導電膜5は上述の実施形態と同様の効果を奏する。
第2導電膜25は、周縁凸表面部10の側面と底面8における周縁凸表面部10の近傍領域とを被覆している。また、第2導電膜25の厚みと導電膜5の第1領域20の厚みとが同じであるため、微小隙間24の厚みは、第1頂面12と第2頂面23との距離である。
次に、前述した静電チャック1の製造方法について、図4ないし図6を参照しつつ詳細に説明する。
(1)図4(a)に示すように、基体4を準備する。具体的には、例えば以下のように行なう。
まず、セラミック粉末に純水と有機バインダーとを加えた後、ボールミルで湿式混合してスラリーを作製する。次に、スラリーをスプレードライにて造粒して、セラミック粒子を作製する。次に、セラミック粒子を種々の成形方法を用いて成形して成形体を作製する。この際に、成形体の内部に電極ペーストを形成する。このような成形体は、例えば、セラミック粒子をテープ成形して作製したテープに電極ペーストを塗布した後、この電極ペースト上に他のテープを積層することによって作製することができる。次に、成形体を切削加工することによって、成形体を所望の形状とする。次に、この成形体を例えば1000℃以上2300℃以下で焼成することによって、セラミック焼結体を形成する。この際に、電極ペーストを成形体と同時焼成することによって、電極6を形成する。次に、セラミック焼結体を研削加工することによって、所望の形状の基体4を作製する。
(2)図4(b)ないし図5(d)に示すように、基体4の表面に突起表面部9および周縁凸表面部10を形成する。具体的には、例えば以下のように行なう。
まず、図4(b)に示すように、フォトリソグラフィ法を用いて、基体4の表面における突起表面部9および周縁凸表面部10に対応する領域を被覆した、光硬化性樹脂等からなる第1レジスト26を形成する。次に、図4(c)に示すように、ブラスト加工を用いて、第1レジスト26から露出した箇所を切削する。これにより、底面8、突起表面部9となる基礎部および周縁凸表面部10となる基礎部を形成する。次に、基体4から第1レジスト26を除去する。この際、突起表面部9となる基礎部の高さと周縁凸表面部10となる基礎部の高さとは同じである。
次に、図4(d)に示すように、フォトリソグラフィ法を用いて、基体4の第1表面3における底面8および第1頂面12に対応する領域を被覆した、光硬化性樹脂等からなる第2レジスト27を形成する。次に、図4(e)に示すように、ブラスト加工を用いて、第2レジスト27から露出した箇所を切削する。これにより、突起表面部9に第1頂面12、第1側面13、段差面14および第2側面15を形成するとともに、周縁凸表面部10に第2頂面23を形成することができる。この際、周縁凸表面部10の第2頂面23の高さは突起表面部9の第1頂面12の高さよりも小さくなる。次に、基体4から第2レジスト27を除去する。
以上のようにして、基体4に底面8、突起表面部9および周縁凸表面部10を含む第1表面3を形成することができる。
また、底面8、突起表面部9および周縁凸表面部10を含む第1表面3は、例えば以下のようにして形成しても構わない。
まず、図5(a)に示すように、フォトリソグラフィ法を用いて、基体4の表面における突起表面部9の第1頂面12に対応する領域を被覆した、光硬化性樹脂等からなる第1レジスト26を形成する。
次に、図5(b)に示すように、ブラスト加工を用いて、第1レジスト26から露出した箇所を切削する。これにより、突起表面部9の第1部分16を形成する。次に、基体4から第1レジスト26を除去する。
次に、図5(c)に示すように、フォトリソグラフィ法を用いて、基体4の表面における第1頂面12、第1側面13、段差面14および第2頂面23に対応する領域を被覆した、光硬化性樹脂等からなる第2レジスト27を形成する。
次に、図5(d)に示すように、ブラスト加工を用いて、第2レジスト27から露出した箇所を切削する。これにより、第1頂面12、第1側面13、段差面14および第2側面15を有する突起表面部9と、第2頂面23を有する周縁凸表面部10を形成することができる。次に、基体4から第2レジスト27を除去する。
以上のようにして、基体4に底面8、突起表面部9および周縁凸表面部10を含む第1表面3を形成することができる。
突起表面部9の段差面14と周縁凸表面部10の第2頂面23とを同時加工で形成しているため、段差面14と第2頂面23とをより同じ高さにしつつ、静電チャック1の生産効率を高めることができる。
(3)図6(a)ないし図6(c)に示すように、基体4に導電膜5を形成して、静電チャック1を作製する。具体的には、例えば以下のように行なう。
まず、図6(a)に示すように、フォトリソグラフィ法を用いて、基体4の第1表面3における底面8、第2側面15および段差面14の露出部18に対応する領域を被覆した、光硬化性樹脂等からなる第3レジスト28を形成する。
次に、図6(b)に示すように、例えばPVD法、CVD法、蒸着法、イオンプレーティング法またはスパッタリング法等の成膜法を用いて、第3レジスト28から露出した箇所に例えば金属膜を形成する。これにより、例えば金属膜からなる導電膜5、配線41および導電膜25を形成することができる。
次に、図6(c)に示すように、基体4から第3レジスト28を除去する。例えば、光硬化性樹脂等からなる第2レジスト27を溶剤で溶解することで除去することができる。
以上のようにして、導電膜5を基体4の第1表面3上に形成することができる。その結果、図1に示した静電チャック1を作製することができる。
本発明は前述した実施形態に限定されるものではなく、要旨を逸脱しない範囲において種々の変更、改良、組合せ等が可能である。
例えば、静電チャック1が導電膜5を備えた構成を例に説明したが、図7に示すように、静電チャック1は、導電膜5を備えておらず、第1表面3が露出していても構わない。この場合には、突起表面部9の第1頂面12、第1側面13および段差面14は、導電膜5に被覆されておらず露出している。そして、突起表面部9の第1頂面12が対象物2に直接当接する。この場合においても、段差面14によって静電チャック1の対象物2に対する吸着力を高めることができる。したがって、静電チャック1の吸着力を維持しつつ、第1頂面12の幅(直径)を小さくすることができる。これにより、パーティクルによる対象物2の汚染を低減するとともに、対象物2の平面度を高めることができる。また、前述した実施形態と比較して、段差面14全体が露出しているため、静電チャック1の対象物2に対する吸着力をより高めることができる。
また、フォトリソグラフィ法を用いて第1レジスト26ないし第3レジスト28を形成することによって導電膜5を形成した構成を例に説明したが、第1レジスト26ないし第3レジスト28の代わりにステンレス等の金属板または樹脂板にパターンを形成してなるマスクを用いてもよい。
1 静電チャック
2 対象物
3 第1表面
4 基体
5 導電膜
6 電極
7 挿通孔
8 底面
9 突起表面部
10 周縁凸表面部
11 第1表面と対象物との間の空間
12 突起表面部の第1頂面
13 突起表面部の第1側面
14 突起表面部の段差面
15 突起表面部の第2側面
16 突起表面部の第1部分
17 突起表面部の第2部分
18 段差面の露出部
19 導電膜の第1領域
20 導電膜の第2領域
21 導電膜の第3領域
22 導電膜の第4領域
23 周縁凸表面部の第2頂面
24 微小隙間
25 第2導電膜
26 第1レジスト
27 第2レジスト
28 第3レジスト
D1 周方向

Claims (7)

  1. 底面および該底面から突出した突起表面部を含む第1表面を有する基体と、前記突起表面部の少なくとも一部を被覆する導電膜とを備えており、
    前記突起表面部は、
    第1頂面と、
    平面視において該第1頂面を囲むように、該第1頂面と前記底面との間に配置された段差面と
    前記第1頂面と前記段差面とに接続され、前記第1頂面を周方向に渡って取り囲んだ第1側面とを有し、
    前記導電膜は、
    前記第1頂面の少なくとも一部を被覆した第1領域と、
    該第1領域に接続され、前記周方向に渡って前記第1側面を被覆した第2領域と、
    該第2領域に接続され、前記段差面の一部である、前記第1側面の近傍領域を前記周方向に渡って被覆した第3領域とを有することを特徴とする静電チャック。
  2. 前記第1頂面と前記段差面との距離は、0.05μm以上10μm以下であることを特徴とする請求項1に記載の静電チャック。
  3. 前記導電膜は、前記段差面のうち前記第1側面の近傍領域以外の領域の一部を被覆しているとともに前記第3領域に接続した線状の第4領域をさらに有することを特徴とする請求項1または2に記載の静電チャック。
  4. 前記突起表面部を複数備え、
    前記突起表面部それぞれの前記第4領域は、他の1つ以上の前記突起表面部の前記第4領域と繋がっていることを特徴とする請求項3に記載の静電チャック。
  5. 前記第1表面は、前記突起表面部を囲むように設けられた、前記底面から突出した周縁凸表面部をさらに有することを特徴とする請求項に記載の静電チャック。
  6. 前記周縁凸表面は、前記底面からの高さが前記段差面の前記底面からの高さと同じである第2頂面を有することを特徴とする請求項に記載の静電チャック。
  7. 請求項に記載の静電チャックにおいて、前記第2頂面の少なくとも一部を被覆している導電膜を有することを特徴とする静電チャック。
JP2015549204A 2013-11-22 2014-11-21 静電チャック Active JP6139698B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013241907 2013-11-22
JP2013241907 2013-11-22
PCT/JP2014/080908 WO2015076369A1 (ja) 2013-11-22 2014-11-21 静電チャック

Publications (2)

Publication Number Publication Date
JPWO2015076369A1 JPWO2015076369A1 (ja) 2017-03-16
JP6139698B2 true JP6139698B2 (ja) 2017-05-31

Family

ID=53179628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015549204A Active JP6139698B2 (ja) 2013-11-22 2014-11-21 静電チャック

Country Status (4)

Country Link
US (1) US10418266B2 (ja)
EP (1) EP3073521B1 (ja)
JP (1) JP6139698B2 (ja)
WO (1) WO2015076369A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020106521A1 (en) * 2018-11-19 2020-05-28 Entegris, Inc. Electrostatic chuck with charge dissipation coating
KR102607809B1 (ko) * 2021-06-25 2023-11-29 세메스 주식회사 지지 유닛, 이를 포함하는 베이크 장치 및 기판 처리 장치
TWI827692B (zh) * 2018-10-11 2024-01-01 日商東京威力科創股份有限公司 靜電夾頭之再生方法及靜電夾頭

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101810947B1 (ko) 2015-12-09 2018-01-25 (주)파웰이엔지 정전 척 및 그를 포함하는 전자 현미경
JP2018006573A (ja) * 2016-07-01 2018-01-11 松田産業株式会社 静電チャック及びその製造方法並びに静電チャックの再生方法
CN109791363B (zh) * 2016-07-06 2021-01-08 Asml荷兰有限公司 衬底保持器和制造衬底保持器的方法
JP7083080B2 (ja) * 2018-01-11 2022-06-10 株式会社日立ハイテク プラズマ処理装置
US11133212B2 (en) * 2018-05-16 2021-09-28 Applied Materials, Inc. High temperature electrostatic chuck
JP7019529B2 (ja) * 2018-07-30 2022-02-15 京セラ株式会社 試料搬送部材
DE102018131987A1 (de) * 2018-12-12 2020-06-18 Aixtron Se Substrathalter zur Verwendung in einem CVD-Reaktor
EP4002010A1 (en) * 2020-11-18 2022-05-25 ASML Netherlands B.V. Electrostatic clamp

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW594426B (en) * 1999-06-11 2004-06-21 Asml Netherlands Bv Lithographic projection apparatus, integrated circuit manufacturing method and integrated circuit made thereby
JP2001219332A (ja) 2000-02-10 2001-08-14 Nippon Steel Corp 静電チャック
KR100511854B1 (ko) 2002-06-18 2005-09-02 아네르바 가부시키가이샤 정전 흡착 장치
JP4061131B2 (ja) 2002-06-18 2008-03-12 キヤノンアネルバ株式会社 静電吸着装置
DE602004032100D1 (de) 2003-11-05 2011-05-19 Asml Netherlands Bv Lithographischer Apparat und Vorrichtungs-Halteverfahren
US7019820B2 (en) 2003-12-16 2006-03-28 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
DE602004008009T2 (de) 2003-11-05 2008-04-30 Asml Netherlands B.V. Lithographischer Apparat
JP5014495B2 (ja) * 2006-02-23 2012-08-29 京セラ株式会社 試料保持具
WO2009035002A1 (ja) * 2007-09-11 2009-03-19 Canon Anelva Corporation 静電チャック
JP5063797B2 (ja) * 2011-05-23 2012-10-31 京セラ株式会社 吸着部材、吸着装置および吸着方法
WO2014012749A1 (en) * 2012-07-17 2014-01-23 Asml Netherlands B.V. Electrostatic clamp, lithographic apparatus and method
DE102014008029B4 (de) * 2014-05-28 2023-05-17 Asml Netherlands B.V. Elektrostatische Haltevorrichtung mit einer Elektroden-Trägerscheibe und Verfahren zur Herstellung der Haltevorrichtung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827692B (zh) * 2018-10-11 2024-01-01 日商東京威力科創股份有限公司 靜電夾頭之再生方法及靜電夾頭
WO2020106521A1 (en) * 2018-11-19 2020-05-28 Entegris, Inc. Electrostatic chuck with charge dissipation coating
US11742781B2 (en) 2018-11-19 2023-08-29 Entegris, Inc. Electrostatic chuck with charge dissipation coating
KR102607809B1 (ko) * 2021-06-25 2023-11-29 세메스 주식회사 지지 유닛, 이를 포함하는 베이크 장치 및 기판 처리 장치

Also Published As

Publication number Publication date
US20160300746A1 (en) 2016-10-13
JPWO2015076369A1 (ja) 2017-03-16
US10418266B2 (en) 2019-09-17
WO2015076369A1 (ja) 2015-05-28
EP3073521A1 (en) 2016-09-28
EP3073521A4 (en) 2017-03-29
EP3073521B1 (en) 2022-04-20

Similar Documents

Publication Publication Date Title
JP6139698B2 (ja) 静電チャック
JP6001675B2 (ja) 載置用部材およびその製造方法
JP6435247B2 (ja) 静電チャック装置及び静電チャック装置の製造方法
KR101415551B1 (ko) 정전척, 이의 제조 방법 및 이를 포함하는 기판 처리 장치
JP5283699B2 (ja) 双極型静電チャック
JP4951677B2 (ja) ウエハー移送装置
TW200405443A (en) Electrostatic absorbing apparatus
JP2009272646A (ja) スパッタリング装置
JP2008135736A (ja) 静電チャック
KR20160015510A (ko) 정전척 어셈블리, 이를 구비하는 반도체 제조장치, 및 이를 이용한 플라즈마 처리방법
SG176059A1 (en) Electrostatic chuck with polymer protrusions
JP5036614B2 (ja) 基板用ステージ
JP7395708B2 (ja) 静電チャック用の多層のための接地機構および関連する方法
JP4010541B2 (ja) 静電吸着装置
KR101694754B1 (ko) 정전척 및 그 제조방법
JP2000323558A (ja) 静電吸着装置
WO2021111732A1 (ja) 吸着保持装置及び対象物表面加工方法
KR20190084881A (ko) 하드 마스크를 갖는 기판 캐리어
JP2001020058A (ja) 基板支持チャック上にウエハスペーシングマスクを作るための装置及び方法
JPH10233434A (ja) 静電吸着体と静電吸着装置
US8223470B2 (en) Apparatus and method to improve uniformity and reduce local effect of process chamber
US20170084477A1 (en) Substrate support unit and substrate treatment apparatus comprising the same
JP5996276B2 (ja) 静電チャック、吸着方法及び吸着装置
JP2019523989A (ja) 静電チャック及び静電チャックのための製造方法
JP5279455B2 (ja) 静電チャック

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170427

R150 Certificate of patent or registration of utility model

Ref document number: 6139698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150