JP6139332B2 - パワー半導体モジュール - Google Patents

Description

本発明は、金属材料のプレス加工によって形成された複数の外部導出端子がインサートされて、電気絶縁性樹脂材料の成形によって形成された外囲ケースと、第１ダイオードチップと、第２ダイオードチップとを具備するダブラー型のパワー半導体モジュールに関する。

特に、本発明は、外部導出端子のプレス加工費を削減しつつ、外部導出端子のバネ性を向上させると共に、外囲ケースのブロック部の成形性を向上させつつ、外囲ケースのブロック部の下側の自由空間を確保することができるパワー半導体モジュールに関する。

従来から、金属材料のプレス加工によって形成された複数の外部導出端子がインサートされて、電気絶縁性樹脂材料の成形によって形成された外囲ケースと、第１ダイオードチップと、第２ダイオードチップとを具備するダブラー型のパワー半導体モジュールが知られている。この種のパワー半導体モジュールの例としては、例えば特許文献１（特開２００９−２７２３５１号公報）の図１３〜図２３等に記載されたものがある。

特許文献１に記載されたパワー半導体モジュールでは、金属製放熱板の上面と絶縁基板の下面側導体パターンとの間に半田が配置されている。また、絶縁基板の第１上面側導体パターンと第１ダイオードチップの下面のカソード電極との間に半田が配置されている。更に、絶縁基板の第２上面側導体パターンと第２ダイオードチップの下面のカソード電極との間に半田が配置されている。

更に、特許文献１に記載されたパワー半導体モジュールでは、第１ダイオードチップの上面のアノード電極と第１アノード電極板の下面との間に半田が配置されている。また、第２ダイオードチップの上面のアノード電極と第２アノード電極板の下面との間に半田が配置されている。更に、第１アノード電極板の上面と第１接続部材の前側端部の下面との間に半田が配置されている。また、第２アノード電極板の上面と第２接続部材の後側端部の下面との間に半田が配置されている。

また、特許文献１に記載されたパワー半導体モジュールでは、絶縁基板の第２上面側導体パターンと第１接続部材の後側端部の下面との間に半田が配置されている。更に、絶縁基板の第３上面側導体パターンと第２接続部材の前側端部の下面との間に半田が配置されている。

更に、特許文献１に記載されたパワー半導体モジュールでは、右側壁と左側壁と前側壁と後側壁とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケースが設けられている。また、概略四角柱形状の第１ブロック部が、外囲ケースの前側壁の側に突出せしめられて、外囲ケースの後側壁に一体的に形成されている。更に、概略四角柱形状の第２ブロック部が、外囲ケースの後側壁の側に突出せしめられて、外囲ケースの前側壁に一体的に形成されている。また、概略四角柱形状の第３ブロック部が、外囲ケースの後側壁の側に突出せしめられて、外囲ケースの前側壁に一体的に形成されている。

また、特許文献１に記載されたパワー半導体モジュールでは、上側鉛直部分と、上側水平部分と、下側鉛直部分と、下側水平部分と、上側鉛直部分と上側水平部分とを接続する第１接続部分と、上側水平部分と下側鉛直部分とを接続する第２接続部分と、下側鉛直部分と下側水平部分とを接続する第３接続部分とを有する第１外部導出端子が、金属材料のプレス加工によって形成されている。

更に、特許文献１に記載されたパワー半導体モジュールでは、上側鉛直部分と、上側水平部分と、下側鉛直部分と、下側水平部分と、上側鉛直部分と上側水平部分とを接続する第１接続部分と、上側水平部分と下側鉛直部分とを接続する第２接続部分と、下側鉛直部分と下側水平部分とを接続する第３接続部分とを有する第２外部導出端子が、金属材料のプレス加工によって形成されている。

また、特許文献１に記載されたパワー半導体モジュールでは、上側鉛直部分と、上側水平部分と、下側鉛直部分と、下側水平部分と、上側鉛直部分と上側水平部分とを接続する第１接続部分と、上側水平部分と下側鉛直部分とを接続する第２接続部分と、下側鉛直部分と下側水平部分とを接続する第３接続部分とを有する第３外部導出端子が、金属材料のプレス加工によって形成されている。

更に、特許文献１に記載されたパワー半導体モジュールでは、第１外部導出端子が外囲ケースの第１ブロック部にインサート成形されている。また、第２外部導出端子が外囲ケースの第２ブロック部にインサート成形されている。更に、第３外部導出端子が外囲ケースの第３ブロック部にインサート成形されている。

また、特許文献１に記載されたパワー半導体モジュールでは、絶縁基板の第２上面側導体パターンと、第１外部導出端子の下側水平部分の下面との間に半田が配置されている。更に、絶縁基板の第１上面側導体パターンと、第２外部導出端子の下側水平部分の下面との間に半田が配置されている。また、絶縁基板の第３上面側導体パターンと、第３外部導出端子の下側水平部分の下面との間に半田が配置されている。

その結果、特許文献１に記載されたパワー半導体モジュールでは、第１ダイオードチップのアノード電極および第２ダイオードチップのカソード電極と第１外部導出端子とが電気的に接続され、第１ダイオードチップのカソード電極と第２外部導出端子とが電気的に接続され、第２ダイオードチップのアノード電極と第３外部導出端子とが電気的に接続され、パワー半導体モジュールがダブラー型に構成されている。

ところで、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｂ）、図１７（Ｃ）および図１７（Ｄ）に記載されたパワー半導体モジュールのように、外部導出端子の上側鉛直部分と上側水平部分とがＬ字状に接続され、外部導出端子の上側鉛直部分と上側水平部分との接続部分が円弧筒状に形成されない場合には、外部導出端子のプレス加工費が嵩んでしまう。

特開２００９−２７２３５１号公報

前記問題点に鑑み、本発明は、外部導出端子のプレス加工費を削減することができるパワー半導体モジュールを提供することを目的とする。

詳細には、本発明は、外部導出端子のプレス加工費を削減しつつ、外部導出端子のバネ性を向上させると共に、外囲ケースのブロック部の成形性を向上させつつ、外囲ケースのブロック部の下側の自由空間を確保することができるパワー半導体モジュールを提供することを目的とする。

請求項１に記載の発明によれば、金属製放熱板（１）の上面と絶縁基板（２）の下面側導体パターン（２ｃ）との間に半田（１０ａ）を配置し、
絶縁基板（２）の第１上面側導体パターン（２ｂ１）と第１ダイオードチップ（３ａ）の下面のカソード電極との間に半田（１０ｂ１）を配置し、
絶縁基板（２）の第２上面側導体パターン（２ｂ２）と第２ダイオードチップ（３ｂ）の下面のカソード電極との間に半田（１０ｂ２）を配置し、
第１ダイオードチップ（３ａ）の上面のアノード電極と第１アノード電極板（４ａ）の下面との間に半田（１０ｃ１）を配置し、
第２ダイオードチップ（３ｂ）の上面のアノード電極と第２アノード電極板（４ｂ）の下面との間に半田（１０ｃ２）を配置し、
第１アノード電極板（４ａ）の上面と第１接続部材（５ａ）の前側端部（５ａ２）の下面との間に半田（１０ｅ１）を配置し、
第２アノード電極板（４ｂ）の上面と第２接続部材（５ｂ）の後側端部（５ｂ１）の下面との間に半田（１０ｄ２）を配置し、
絶縁基板（２）の第２上面側導体パターン（２ｂ２）と第１接続部材（５ａ）の後側端部（５ａ１）の下面との間に半田（１０ｄ１）を配置し、
絶縁基板（２）の第３上面側導体パターン（２ｂ３）と第２接続部材（５ｂ）の前側端部（５ｂ２）の下面との間に半田（１０ｅ２）を配置し、
右側壁（６ｄ）と左側壁（６ｅ）と前側壁（６ｆ）と後側壁（６ｇ）とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース（６）を設け、
概略四角柱形状の第１ブロック部（６ｇ１）を、外囲ケース（６）の前側壁（６ｆ）の側に突出させて、外囲ケース（６）の後側壁（６ｇ）に一体的に形成し、
概略四角柱形状の第２ブロック部（６ｆ１）を、外囲ケース（６）の後側壁（６ｇ）の側に突出させて、外囲ケース（６）の前側壁（６ｆ）に一体的に形成し、
概略四角柱形状の第３ブロック部（６ｆ２）を、外囲ケース（６）の後側壁（６ｇ）の側に突出させて、外囲ケース（６）の前側壁（６ｆ）に一体的に形成し、
上側鉛直部分（６ａ１）と、上側水平部分（６ａ２）と、下側鉛直部分（６ａ３）と、下側水平部分（６ａ４）と、上側鉛直部分（６ａ１）と上側水平部分（６ａ２）とを接続する第１接続部分（６ａ５）と、上側水平部分（６ａ２）と下側鉛直部分（６ａ３）とを接続する第２接続部分（６ａ６）と、下側鉛直部分（６ａ３）と下側水平部分（６ａ４）とを接続する第３接続部分（６ａ７）とを有する第１外部導出端子（６ａ）を、金属材料のプレス加工によって形成し、
上側鉛直部分（６ｂ１）と、上側水平部分（６ｂ２）と、下側鉛直部分（６ｂ３）と、下側水平部分（６ｂ４）と、上側鉛直部分（６ｂ１）と上側水平部分（６ｂ２）とを接続する第１接続部分（６ｂ５）と、上側水平部分（６ｂ２）と下側鉛直部分（６ｂ３）とを接続する第２接続部分（６ｂ６）と、下側鉛直部分（６ｂ３）と下側水平部分（６ｂ４）とを接続する第３接続部分（６ｂ７）とを有する第２外部導出端子（６ｂ）を、金属材料のプレス加工によって形成し、
上側鉛直部分（６ｃ１）と、上側水平部分（６ｃ２）と、下側鉛直部分（６ｃ３）と、下側水平部分（６ｃ４）と、上側鉛直部分（６ｃ１）と上側水平部分（６ｃ２）とを接続する第１接続部分（６ｃ５）と、上側水平部分（６ｃ２）と下側鉛直部分（６ｃ３）とを接続する第２接続部分（６ｃ６）と、下側鉛直部分（６ｃ３）と下側水平部分（６ｃ４）とを接続する第３接続部分（６ｃ７）とを有する第３外部導出端子（６ｃ）を、金属材料のプレス加工によって形成し、
第１外部導出端子（６ａ）を外囲ケース（６）の第１ブロック部（６ｇ１）にインサート成形し、
第２外部導出端子（６ｂ）を外囲ケース（６）の第２ブロック部（６ｆ１）にインサート成形し、
第３外部導出端子（６ｃ）を外囲ケース（６）の第３ブロック部（６ｆ２）にインサート成形し、
絶縁基板（２）の第２上面側導体パターン（２ｂ２）と、第１外部導出端子（６ａ）の下側水平部分（６ａ４）の下面との間に半田（１０ｆ１）を配置し、
絶縁基板（２）の第１上面側導体パターン（２ｂ１）と、第２外部導出端子（６ｂ）の下側水平部分（６ｂ４）の下面との間に半田（１０ｆ２）を配置し、
絶縁基板（２）の第３上面側導体パターン（２ｂ３）と、第３外部導出端子（６ｃ）の下側水平部分（６ｃ４）の下面との間に半田（１０ｆ３）を配置し、
それにより、第１ダイオードチップ（３ａ）のアノード電極および第２ダイオードチップ（３ｂ）のカソード電極と第１外部導出端子（６ａ）とが電気的に接続され、第１ダイオードチップ（３ａ）のカソード電極と第２外部導出端子（６ｂ）とが電気的に接続され、第２ダイオードチップ（３ｂ）のアノード電極と第３外部導出端子（６ｃ）とが電気的に接続されたダブラー型のパワー半導体モジュール（１００）において、
第１外部導出端子（６ａ）の第１接続部分（６ａ５）を、内周面（６ａ５ａ）と外周面（６ａ５ｂ）とを有する円弧筒状に形成し、
第１外部導出端子（６ａ）の第１接続部分（６ａ５）の内周面（６ａ５ａ）の全体、および、第１外部導出端子（６ａ）の第１接続部分（６ａ５）の外周面（６ａ５ｂ）の全体を、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆し、
外囲ケース（６）の概略四角柱形状の第１ブロック部（６ｇ１）の下面（６ｇ１ｂ）を、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）よりも低い位置に設定し、
第１外部導出端子（６ａ）の上側水平部分（６ａ２）の上面（６ａ２ａ）に、第１接続部分（６ａ５）に隣接する第１隣接部分（６ａ２ａ１）と、第２接続部分（６ａ６）に隣接する第２隣接部分（６ａ２ａ２）とを設け、
第１外部導出端子（６ａ）の上側水平部分（６ａ２）の上面（６ａ２ａ）の第１隣接部分（６ａ２ａ１）を、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆し、
第１外部導出端子（６ａ）の上側水平部分（６ａ２）の上面（６ａ２ａ）の第２隣接部分（６ａ２ａ２）を、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆することなく露出させ、
第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）に、第１接続部分（６ａ５）に隣接する第１隣接部分（６ａ２ｂ１）と、第２接続部分（６ａ６）に隣接する第２隣接部分（６ａ２ｂ２）とを設け、
第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第２隣接部分（６ａ２ｂ２）を、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆することなく露出させ、
第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第１隣接部分（６ａ２ｂ１）に、右端部（６ａ２ｂ１ｂ）と、左端部（６ａ２ｂ１ｃ）と、それらの間の中央部（６ａ２ｂ１ａ）とを設け、
第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第１隣接部分（６ａ２ｂ１）の右端部（６ａ２ｂ１ｂ）と左端部（６ａ２ｂ１ｃ）とを、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆し、
第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第１隣接部分（６ａ２ｂ１）の中央部（６ａ２ｂ１ａ）を、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆することなく露出させ、
第２外部導出端子（６ｂ）の第１接続部分（６ｂ５）を、内周面（６ｂ５ａ）と外周面（６ｂ５ｂ）とを有する円弧筒状に形成し、
第２外部導出端子（６ｂ）の第１接続部分（６ｂ５）の内周面（６ｂ５ａ）の全体、および、第２外部導出端子（６ｂ）の第１接続部分（６ｂ５）の外周面（６ｂ５ｂ）の全体を、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆し、
外囲ケース（６）の概略四角柱形状の第２ブロック部（６ｆ１）の下面（６ｆ１ｂ）を、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）よりも低い位置に設定し、
第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の上面（６ｂ２ａ）に、第１接続部分（６ｂ５）に隣接する第１隣接部分（６ｂ２ａ１）と、第２接続部分（６ｂ６）に隣接する第２隣接部分（６ｂ２ａ２）とを設け、
第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の上面（６ｂ２ａ）の第１隣接部分（６ｂ２ａ１）を、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆し、
第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の上面（６ｂ２ａ）の第２隣接部分（６ｂ２ａ２）を、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆することなく露出させ、
第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）に、第１接続部分（６ｂ５）に隣接する第１隣接部分（６ｂ２ｂ１）と、第２接続部分（６ｂ６）に隣接する第２隣接部分（６ｂ２ｂ２）とを設け、
第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第２隣接部分（６ｂ２ｂ２）を、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆することなく露出させ、
第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第１隣接部分（６ｂ２ｂ１）に、右端部（６ｂ２ｂ１ｂ）と、左端部（６ｂ２ｂ１ｃ）と、それらの間の中央部（６ｂ２ｂ１ａ）とを設け、
第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第１隣接部分（６ｂ２ｂ１）の右端部（６ｂ２ｂ１ｂ）と左端部（６ｂ２ｂ１ｃ）とを、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆し、
第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第１隣接部分（６ｂ２ｂ１）の中央部（６ｂ２ｂ１ａ）を、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆することなく露出させ、
第３外部導出端子（６ｃ）の第１接続部分（６ｃ５）を、内周面（６ｃ５ａ）と外周面（６ｃ５ｂ）とを有する円弧筒状に形成し、
第３外部導出端子（６ｃ）の第１接続部分（６ｃ５）の内周面（６ｃ５ａ）の全体、および、第３外部導出端子（６ｃ）の第１接続部分（６ｃ５）の外周面（６ｃ５ｂ）の全体を、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆し、
外囲ケース（６）の概略四角柱形状の第３ブロック部（６ｆ２）の下面（６ｆ２ｂ）を、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）よりも低い位置に設定し、
第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の上面（６ｃ２ａ）に、第１接続部分（６ｃ５）に隣接する第１隣接部分（６ｃ２ａ１）と、第２接続部分（６ｃ６）に隣接する第２隣接部分（６ｃ２ａ２）とを設け、
第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の上面（６ｃ２ａ）の第１隣接部分（６ｃ２ａ１）を、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆し、
第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の上面（６ｃ２ａ）の第２隣接部分（６ｃ２ａ２）を、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆することなく露出させ、
第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）に、第１接続部分（６ｃ５）に隣接する第１隣接部分（６ｃ２ｂ１）と、第２接続部分（６ｃ６）に隣接する第２隣接部分（６ｃ２ｂ２）とを設け、
第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第２隣接部分（６ｃ２ｂ２）を、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆することなく露出させ、
第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第１隣接部分（６ｃ２ｂ１）に、右端部（６ｃ２ｂ１ｂ）と、左端部（６ｃ２ｂ１ｃ）と、それらの間の中央部（６ｃ２ｂ１ａ）とを設け、
第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第１隣接部分（６ｃ２ｂ１）の右端部（６ｃ２ｂ１ｂ）と左端部（６ｃ２ｂ１ｃ）とを、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆し、
第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第１隣接部分（６ｃ２ｂ１）の中央部（６ｃ２ｂ１ａ）を、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆することなく露出させたことを特徴とするパワー半導体モジュール（１００）が提供される。

請求項２に記載の発明によれば、金属製放熱板（１１）の上面と第１アノード電極板（１４ａ）の下面との間に半田（２０ａ１）を配置し、
金属製放熱板（１１）の上面と第２アノード電極板（１４ｂ）の下面との間に半田（２０ａ２）を配置し、
第１アノード電極板（１４ａ）の上面と第１ダイオードチップ（１３ａ）の下面のアノード電極との間に半田（２０ｂ１）を配置し、
第２アノード電極板（１４ｂ）の上面と第２ダイオードチップ（１３ｂ）の下面のアノード電極との間に半田（２０ｂ２）を配置し、
第１ダイオードチップ（１３ａ）の上面のカソード電極と第１カソード電極板（１４ｃ）の下面との間に半田（２０ｃ１）を配置し、
第２ダイオードチップ（１３ｂ）の上面のカソード電極と第２カソード電極板（１４ｄ）の下面との間に半田（２０ｃ２）を配置し、
右側壁（１６ｄ）と左側壁（１６ｅ）と前側壁（１６ｆ）と後側壁（１６ｇ）とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース（１６）を設け、
概略四角柱形状の第１ブロック部（１６ｇ１）を、外囲ケース（１６）の前側壁（１６ｆ）の側に突出させて、外囲ケース（１６）の後側壁（１６ｇ）に一体的に形成し、
概略四角柱形状の第２ブロック部（１６ｆ１）を、外囲ケース（１６）の後側壁（１６ｇ）の側に突出させて、外囲ケース（１６）の前側壁（１６ｆ）に一体的に形成し、
上側鉛直部分（１６ａ１）と、上側水平部分（１６ａ２）と、下側鉛直部分（１６ａ３）と、下側水平部分（１６ａ４）と、上側鉛直部分（１６ａ１）と上側水平部分（１６ａ２）とを接続する第１接続部分（１６ａ５）と、上側水平部分（１６ａ２）と下側鉛直部分（１６ａ３）とを接続する第２接続部分（１６ａ６）と、下側鉛直部分（１６ａ３）と下側水平部分（１６ａ４）とを接続する第３接続部分（１６ａ７）とを有する第１外部導出端子（１６ａ）を、金属材料のプレス加工によって形成し、
上側鉛直部分（１６ｂ１）と、上側水平部分（１６ｂ２）と、下側鉛直部分（１６ｂ３）と、下側水平部分（１６ｂ４）と、上側鉛直部分（１６ｂ１）と上側水平部分（１６ｂ２）とを接続する第１接続部分（１６ｂ５）と、上側水平部分（１６ｂ２）と下側鉛直部分（１６ｂ３）とを接続する第２接続部分（１６ｂ６）と、下側鉛直部分（１６ｂ３）と下側水平部分（１６ｂ４）とを接続する第３接続部分（１６ｂ７）とを有する第２外部導出端子（１６ｂ）を、金属材料のプレス加工によって形成し、
第１外部導出端子（１６ａ）を外囲ケース（１６）の第１ブロック部（１６ｇ１）にインサート成形し、
第２外部導出端子（１６ｂ）を外囲ケース（１６）の第２ブロック部（１６ｆ１）にインサート成形し、
第１カソード電極板（１４ｃ）の上面と、第１外部導出端子（１６ａ）の下側水平部分（１６ａ４）の下面との間に半田（２０ｆ１）を配置し、
第２カソード電極板（１４ｄ）の上面と、第２外部導出端子（１６ｂ）の下側水平部分（１６ｂ４）の下面との間に半田（２０ｆ２）を配置し、
それにより、第１ダイオードチップ（１３ａ）のアノード電極および第２ダイオードチップ（１３ｂ）のアノード電極と金属製放熱板（１１）とが電気的に接続され、第１ダイオードチップ（１３ａ）のカソード電極と第１外部導出端子（１６ａ）とが電気的に接続され、第２ダイオードチップ（１３ｂ）のカソード電極と第２外部導出端子（１６ｂ）とが電気的に接続されたアノードコモン型のパワー半導体モジュール（２００）において、
第１外部導出端子（１６ａ）の第１接続部分（１６ａ５）を、内周面（１６ａ５ａ）と外周面（１６ａ５ｂ）とを有する円弧筒状に形成し、
第１外部導出端子（１６ａ）の第１接続部分（１６ａ５）の内周面（１６ａ５ａ）の全体、および、第１外部導出端子（１６ａ）の第１接続部分（１６ａ５）の外周面（１６ａ５ｂ）の全体を、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆し、
外囲ケース（１６）の概略四角柱形状の第１ブロック部（１６ｇ１）の下面（１６ｇ１ｂ）を、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）よりも低い位置に設定し、
第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の上面（１６ａ２ａ）に、第１接続部分（１６ａ５）に隣接する第１隣接部分（１６ａ２ａ１）と、第２接続部分（１６ａ６）に隣接する第２隣接部分（１６ａ２ａ２）とを設け、
第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の上面（１６ａ２ａ）の第１隣接部分（１６ａ２ａ１）を、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆し、
第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の上面（１６ａ２ａ）の第２隣接部分（１６ａ２ａ２）を、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆することなく露出させ、
第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）に、第１接続部分（１６ａ５）に隣接する第１隣接部分（１６ａ２ｂ１）と、第２接続部分（１６ａ６）に隣接する第２隣接部分（１６ａ２ｂ２）とを設け、
第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第２隣接部分（１６ａ２ｂ２）を、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆することなく露出させ、
第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第１隣接部分（１６ａ２ｂ１）に、右端部（１６ａ２ｂ１ｂ）と、左端部（１６ａ２ｂ１ｃ）と、それらの間の中央部（１６ａ２ｂ１ａ）とを設け、
第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第１隣接部分（１６ａ２ｂ１）の右端部（１６ａ２ｂ１ｂ）と左端部（１６ａ２ｂ１ｃ）とを、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆し、
第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第１隣接部分（１６ａ２ｂ１）の中央部（１６ａ２ｂ１ａ）を、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆することなく露出させ、
第２外部導出端子（１６ｂ）の第１接続部分（１６ｂ５）を、内周面（１６ｂ５ａ）と外周面（１６ｂ５ｂ）とを有する円弧筒状に形成し、
第２外部導出端子（１６ｂ）の第１接続部分（１６ｂ５）の内周面（１６ｂ５ａ）の全体、および、第２外部導出端子（１６ｂ）の第１接続部分（１６ｂ５）の外周面（１６ｂ５ｂ）の全体を、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆し、
外囲ケース（１６）の概略四角柱形状の第２ブロック部（１６ｆ１）の下面（１６ｆ１ｂ）を、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）よりも低い位置に設定し、
第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の上面（１６ｂ２ａ）に、第１接続部分（１６ｂ５）に隣接する第１隣接部分（１６ｂ２ａ１）と、第２接続部分（１６ｂ６）に隣接する第２隣接部分（１６ｂ２ａ２）とを設け、
第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の上面（１６ｂ２ａ）の第１隣接部分（１６ｂ２ａ１）を、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆し、
第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の上面（１６ｂ２ａ）の第２隣接部分（１６ｂ２ａ２）を、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆することなく露出させ、
第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）に、第１接続部分（１６ｂ５）に隣接する第１隣接部分（１６ｂ２ｂ１）と、第２接続部分（１６ｂ６）に隣接する第２隣接部分（１６ｂ２ｂ２）とを設け、
第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第２隣接部分（１６ｂ２ｂ２）を、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆することなく露出させ、
第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第１隣接部分（１６ｂ２ｂ１）に、右端部（１６ｂ２ｂ１ｂ）と、左端部（１６ｂ２ｂ１ｃ）と、それらの間の中央部（１６ｂ２ｂ１ａ）とを設け、
第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第１隣接部分（１６ｂ２ｂ１）の右端部（１６ｂ２ｂ１ｂ）と左端部（１６ｂ２ｂ１ｃ）とを、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆し、
第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第１隣接部分（１６ｂ２ｂ１）の中央部（１６ｂ２ｂ１ａ）を、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆することなく露出させたことを特徴とするパワー半導体モジュール（２００）が提供される。

請求項１に記載のパワー半導体モジュール（１００）では、金属製放熱板（１）の上面と絶縁基板（２）の下面側導体パターン（２ｃ）との間に半田（１０ａ）が配置されている。また、絶縁基板（２）の第１上面側導体パターン（２ｂ１）と第１ダイオードチップ（３ａ）の下面のカソード電極との間に半田（１０ｂ１）が配置されている。更に、絶縁基板（２）の第２上面側導体パターン（２ｂ２）と第２ダイオードチップ（３ｂ）の下面のカソード電極との間に半田（１０ｂ２）が配置されている。

また、請求項１に記載のパワー半導体モジュール（１００）では、第１ダイオードチップ（３ａ）の上面のアノード電極と第１アノード電極板（４ａ）の下面との間に半田（１０ｃ１）が配置されている。更に、第２ダイオードチップ（３ｂ）の上面のアノード電極と第２アノード電極板（４ｂ）の下面との間に半田（１０ｃ２）が配置されている。

更に、請求項１に記載のパワー半導体モジュール（１００）では、第１アノード電極板（４ａ）の上面と第１接続部材（５ａ）の前側端部（５ａ２）の下面との間に半田（１０ｅ１）が配置されている。また、第２アノード電極板（４ｂ）の上面と第２接続部材（５ｂ）の後側端部（５ｂ１）の下面との間に半田（１０ｄ２）が配置されている。

また、請求項１に記載のパワー半導体モジュール（１００）では、絶縁基板（２）の第２上面側導体パターン（２ｂ２）と第１接続部材（５ａ）の後側端部（５ａ１）の下面との間に半田（１０ｄ１）が配置されている。更に、絶縁基板（２）の第３上面側導体パターン（２ｂ３）と第２接続部材（５ｂ）の前側端部（５ｂ２）の下面との間に半田（１０ｅ２）が配置されている。

更に、請求項１に記載のパワー半導体モジュール（１００）では、右側壁（６ｄ）と左側壁（６ｅ）と前側壁（６ｆ）と後側壁（６ｇ）とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース（６）が設けられている。また、概略四角柱形状の第１ブロック部（６ｇ１）が、外囲ケース（６）の前側壁（６ｆ）の側に突出せしめられて、外囲ケース（６）の後側壁（６ｇ）に一体的に形成されている。更に、概略四角柱形状の第２ブロック部（６ｆ１）が、外囲ケース（６）の後側壁（６ｇ）の側に突出せしめられて、外囲ケース（６）の前側壁（６ｆ）に一体的に形成されている。また、概略四角柱形状の第３ブロック部（６ｆ２）が、外囲ケース（６）の後側壁（６ｇ）の側に突出せしめられて、外囲ケース（６）の前側壁（６ｆ）に一体的に形成されている。

また、請求項１に記載のパワー半導体モジュール（１００）では、上側鉛直部分（６ａ１）と、上側水平部分（６ａ２）と、下側鉛直部分（６ａ３）と、下側水平部分（６ａ４）と、上側鉛直部分（６ａ１）と上側水平部分（６ａ２）とを接続する第１接続部分（６ａ５）と、上側水平部分（６ａ２）と下側鉛直部分（６ａ３）とを接続する第２接続部分（６ａ６）と、下側鉛直部分（６ａ３）と下側水平部分（６ａ４）とを接続する第３接続部分（６ａ７）とを有する第１外部導出端子（６ａ）が、金属材料のプレス加工によって形成されている。

更に、請求項１に記載のパワー半導体モジュール（１００）では、上側鉛直部分（６ｂ１）と、上側水平部分（６ｂ２）と、下側鉛直部分（６ｂ３）と、下側水平部分（６ｂ４）と、上側鉛直部分（６ｂ１）と上側水平部分（６ｂ２）とを接続する第１接続部分（６ｂ５）と、上側水平部分（６ｂ２）と下側鉛直部分（６ｂ３）とを接続する第２接続部分（６ｂ６）と、下側鉛直部分（６ｂ３）と下側水平部分（６ｂ４）とを接続する第３接続部分（６ｂ７）とを有する第２外部導出端子（６ｂ）が、金属材料のプレス加工によって形成されている。

また、請求項１に記載のパワー半導体モジュール（１００）では、上側鉛直部分（６ｃ１）と、上側水平部分（６ｃ２）と、下側鉛直部分（６ｃ３）と、下側水平部分（６ｃ４）と、上側鉛直部分（６ｃ１）と上側水平部分（６ｃ２）とを接続する第１接続部分（６ｃ５）と、上側水平部分（６ｃ２）と下側鉛直部分（６ｃ３）とを接続する第２接続部分（６ｃ６）と、下側鉛直部分（６ｃ３）と下側水平部分（６ｃ４）とを接続する第３接続部分（６ｃ７）とを有する第３外部導出端子（６ｃ）が、金属材料のプレス加工によって形成されている。

更に、請求項１に記載のパワー半導体モジュール（１００）では、第１外部導出端子（６ａ）が外囲ケース（６）の第１ブロック部（６ｇ１）にインサート成形されている。また、第２外部導出端子（６ｂ）が外囲ケース（６）の第２ブロック部（６ｆ１）にインサート成形されている。更に、第３外部導出端子（６ｃ）が外囲ケース（６）の第３ブロック部（６ｆ２）にインサート成形されている。

また、請求項１に記載のパワー半導体モジュール（１００）では、絶縁基板（２）の第２上面側導体パターン（２ｂ２）と、第１外部導出端子（６ａ）の下側水平部分（６ａ４）の下面との間に半田（１０ｆ１）が配置されている。更に、絶縁基板（２）の第１上面側導体パターン（２ｂ１）と、第２外部導出端子（６ｂ）の下側水平部分（６ｂ４）の下面との間に半田（１０ｆ２）が配置されている。また、絶縁基板（２）の第３上面側導体パターン（２ｂ３）と、第３外部導出端子（６ｃ）の下側水平部分（６ｃ４）の下面との間に半田（１０ｆ３）が配置されている。

その結果、請求項１に記載のパワー半導体モジュール（１００）では、第１ダイオードチップ（３ａ）のアノード電極および第２ダイオードチップ（３ｂ）のカソード電極と第１外部導出端子（６ａ）とが電気的に接続され、第１ダイオードチップ（３ａ）のカソード電極と第２外部導出端子（６ｂ）とが電気的に接続され、第２ダイオードチップ（３ｂ）のアノード電極と第３外部導出端子（６ｃ）とが電気的に接続され、パワー半導体モジュール（１００）がダブラー型に構成されている。

ところで、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｂ）に記載されたパワー半導体モジュールのように、第１外部導出端子の上側鉛直部分と上側水平部分とがＬ字状に接続され、第１外部導出端子の上側鉛直部分と上側水平部分との接続部分が円弧筒状に形成されない場合には、第１外部導出端子のプレス加工費が嵩んでしまう。

この点に鑑み、請求項１に記載のパワー半導体モジュール（１００）では、第１外部導出端子（６ａ）の第１接続部分（６ａ５）が、内周面（６ａ５ａ）と外周面（６ａ５ｂ）とを有する円弧筒状に形成されている。

そのため、請求項１に記載のパワー半導体モジュール（１００）によれば、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｂ）に記載されたパワー半導体モジュールよりも第１外部導出端子（６ａ）のプレス加工費を削減することができる。

更に、請求項１に記載のパワー半導体モジュール（１００）では、第１外部導出端子（６ａ）の第１接続部分（６ａ５）の内周面（６ａ５ａ）の全体、および、第１外部導出端子（６ａ）の第１接続部分（６ａ５）の外周面（６ａ５ｂ）の全体が、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆されている。

ところで、請求項１に記載のパワー半導体モジュール（１００）では、第１外部導出端子（６ａ）の第１接続部分（６ａ５）が、内周面（６ａ５ａ）と外周面（６ａ５ｂ）とを有する円弧筒状に形成されているため、仮に、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｂ）に記載されたパワー半導体モジュールのように、外囲ケース（６）の概略四角柱形状の第１ブロック部（６ｇ１）の下面（６ｇ１ｂ）と、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）とを同一の高さに設定すると、外囲ケース（６）の第１ブロック部（６ｇ１）のうちの第１外部導出端子（６ａ）の第１接続部分（６ａ５）の外周面（６ａ５ｂ）を被覆する部分の肉厚が薄くなってしまい、外囲ケース（６）の第１ブロック部（６ｇ１）の成形性が悪化してしまうおそれがある。

この点に鑑み、請求項１に記載のパワー半導体モジュール（１００）では、外囲ケース（６）の概略四角柱形状の第１ブロック部（６ｇ１）の下面（６ｇ１ｂ）が、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）よりも低い位置に設定されている。

つまり、請求項１に記載のパワー半導体モジュール（１００）では、外囲ケース（６）の第１ブロック部（６ｇ１）のうちの第１外部導出端子（６ａ）の第１接続部分（６ａ５）の外周面（６ａ５ｂ）を被覆する部分の肉厚が十分な値に設定されている。

そのため、請求項１に記載のパワー半導体モジュール（１００）によれば、外囲ケース（６）の概略四角柱形状の第１ブロック部（６ｇ１）の下面（６ｇ１ｂ）と第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）とが同一の高さに設定されている場合よりも、外囲ケース（６）の第１ブロック部（６ｇ１）のうちの第１外部導出端子（６ａ）の第１接続部分（６ａ５）の外周面（６ａ５ｂ）を被覆する部分の成形性を向上させることができる。

また、請求項１に記載のパワー半導体モジュール（１００）では、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の上面（６ａ２ａ）に、第１接続部分（６ａ５）に隣接する第１隣接部分（６ａ２ａ１）と、第２接続部分（６ａ６）に隣接する第２隣接部分（６ａ２ａ２）とが設けられている。更に、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の上面（６ａ２ａ）の第１隣接部分（６ａ２ａ１）が、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆されている。また、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の上面（６ａ２ａ）の第２隣接部分（６ａ２ａ２）が、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆されることなく、露出せしめられている。

更に、請求項１に記載のパワー半導体モジュール（１００）では、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）に、第１接続部分（６ａ５）に隣接する第１隣接部分（６ａ２ｂ１）と、第２接続部分（６ａ６）に隣接する第２隣接部分（６ａ２ｂ２）とが設けられている。また、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第２隣接部分（６ａ２ｂ２）が、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆されることなく、露出せしめられている。

つまり、請求項１に記載のパワー半導体モジュール（１００）では、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の上面（６ａ２ａ）の第２隣接部分（６ａ２ａ２）、および、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第２隣接部分（６ａ２ｂ２）が、外囲ケース（６）の第１ブロック部（６ｇ１）から露出せしめられている。

そのため、請求項１に記載のパワー半導体モジュール（１００）によれば、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の上面（６ａ２ａ）の第２隣接部分（６ａ２ａ２）および第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第２隣接部分（６ａ２ｂ２）が外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆されている場合よりも、第１外部導出端子（６ａ）のバネ性を向上させることができ、それにより、絶縁基板（２）の第２上面側導体パターン（２ｂ２）と第１外部導出端子（６ａ）の下側水平部分（６ａ４）の下面との間の半田（１０ｆ１）の接続信頼性を向上させることができる。

ところで、外囲ケース（６）の概略四角柱形状の第１ブロック部（６ｇ１）の下面（６ｇ１ｂ）を、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）よりも低い位置に設定することにより、外囲ケース（６）の第１ブロック部（６ｇ１）のうちの、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第１隣接部分（６ａ２ｂ１）を被覆する部分の肉厚を大きくすることができ、その部分の成形性を向上させることができる。

ところが、その部分の成形性を向上させるために、その部分の肉厚を大きくすると、外囲ケース（６）の第１ブロック部（６ｇ１）の下面（６ｇ１ｂ）の下側の自由空間が小さくなるという問題が生じてしまう。

この点に鑑み、請求項１に記載のパワー半導体モジュール（１００）では、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第１隣接部分（６ａ２ｂ１）に、右端部（６ａ２ｂ１ｂ）と、左端部（６ａ２ｂ１ｃ）と、それらの間の中央部（６ａ２ｂ１ａ）とが設けられている。また、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第１隣接部分（６ａ２ｂ１）の右端部（６ａ２ｂ１ｂ）と左端部（６ａ２ｂ１ｃ）とが、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆されている。更に、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第１隣接部分（６ａ２ｂ１）の中央部（６ａ２ｂ１ａ）が、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆されることなく、露出せしめられている。

つまり、請求項１に記載のパワー半導体モジュール（１００）では、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第１隣接部分（６ａ２ｂ１）の右端部（６ａ２ｂ１ｂ）と左端部（６ａ２ｂ１ｃ）とを、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆することにより、外囲ケース（６）の第１ブロック部（６ｇ１）のうちの、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第１隣接部分（６ａ２ｂ１）を被覆する部分の成形性が向上せしめられている。

更に、請求項１に記載のパワー半導体モジュール（１００）では、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第１隣接部分（６ａ２ｂ１）の中央部（６ａ２ｂ１ａ）を、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆することなく露出させることにより、外囲ケース（６）の第１ブロック部（６ｇ１）の下側の自由空間が確保されている。

すなわち、請求項１に記載のパワー半導体モジュール（１００）によれば、外囲ケース（６）の第１ブロック部（６ｇ１）のうちの第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第１隣接部分（６ａ２ｂ１）を被覆する部分の成形性を向上させつつ、外囲ケース（６）の第１ブロック部（６ｇ１）の下側の自由空間を確保することができる。

また、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｃ）に記載されたパワー半導体モジュールのように、第２外部導出端子の上側鉛直部分と上側水平部分とがＬ字状に接続され、第２外部導出端子の上側鉛直部分と上側水平部分との接続部分が円弧筒状に形成されない場合には、第２外部導出端子のプレス加工費が嵩んでしまう。

この点に鑑み、請求項１に記載のパワー半導体モジュール（１００）では、第２外部導出端子（６ｂ）の第１接続部分（６ｂ５）が、内周面（６ｂ５ａ）と外周面（６ｂ５ｂ）とを有する円弧筒状に形成されている。

そのため、請求項１に記載のパワー半導体モジュール（１００）によれば、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｃ）に記載されたパワー半導体モジュールよりも第２外部導出端子（６ｂ）のプレス加工費を削減することができる。

更に、請求項１に記載のパワー半導体モジュール（１００）では、第２外部導出端子（６ｂ）の第１接続部分（６ｂ５）の内周面（６ｂ５ａ）の全体、および、第２外部導出端子（６ｂ）の第１接続部分（６ｂ５）の外周面（６ｂ５ｂ）の全体が、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆されている。

ところで、請求項１に記載のパワー半導体モジュール（１００）では、第２外部導出端子（６ｂ）の第１接続部分（６ｂ５）が、内周面（６ｂ５ａ）と外周面（６ｂ５ｂ）とを有する円弧筒状に形成されているため、仮に、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｃ）に記載されたパワー半導体モジュールのように、外囲ケース（６）の概略四角柱形状の第２ブロック部（６ｆ１）の下面（６ｆ１ｂ）と、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）とを同一の高さに設定すると、外囲ケース（６）の第２ブロック部（６ｆ１）のうちの第２外部導出端子（６ｂ）の第１接続部分（６ｂ５）の外周面（６ｂ５ｂ）を被覆する部分の肉厚が薄くなってしまい、外囲ケース（６）の第２ブロック部（６ｆ１）の成形性が悪化してしまうおそれがある。

この点に鑑み、請求項１に記載のパワー半導体モジュール（１００）では、外囲ケース（６）の概略四角柱形状の第２ブロック部（６ｆ１）の下面（６ｆ１ｂ）が、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）よりも低い位置に設定されている。

つまり、請求項１に記載のパワー半導体モジュール（１００）では、外囲ケース（６）の第２ブロック部（６ｆ１）のうちの第２外部導出端子（６ｂ）の第１接続部分（６ｂ５）の外周面（６ｂ５ｂ）を被覆する部分の肉厚が十分な値に設定されている。

そのため、請求項１に記載のパワー半導体モジュール（１００）によれば、外囲ケース（６）の概略四角柱形状の第２ブロック部（６ｆ１）の下面（６ｆ１ｂ）と第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）とが同一の高さに設定されている場合よりも、外囲ケース（６）の第２ブロック部（６ｆ１）のうちの第２外部導出端子（６ｂ）の第１接続部分（６ｂ５）の外周面（６ｂ５ｂ）を被覆する部分の成形性を向上させることができる。

また、請求項１に記載のパワー半導体モジュール（１００）では、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の上面（６ｂ２ａ）に、第１接続部分（６ｂ５）に隣接する第１隣接部分（６ｂ２ａ１）と、第２接続部分（６ｂ６）に隣接する第２隣接部分（６ｂ２ａ２）とが設けられている。更に、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の上面（６ｂ２ａ）の第１隣接部分（６ｂ２ａ１）が、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆されている。また、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の上面（６ｂ２ａ）の第２隣接部分（６ｂ２ａ２）が、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆されることなく、露出せしめられている。

更に、請求項１に記載のパワー半導体モジュール（１００）では、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）に、第１接続部分（６ｂ５）に隣接する第１隣接部分（６ｂ２ｂ１）と、第２接続部分（６ｂ６）に隣接する第２隣接部分（６ｂ２ｂ２）とが設けられている。また、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第２隣接部分（６ｂ２ｂ２）が、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆されることなく、露出せしめられている。

つまり、請求項１に記載のパワー半導体モジュール（１００）では、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の上面（６ｂ２ａ）の第２隣接部分（６ｂ２ａ２）、および、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第２隣接部分（６ｂ２ｂ２）が、外囲ケース（６）の第２ブロック部（６ｆ１）から露出せしめられている。

そのため、請求項１に記載のパワー半導体モジュール（１００）によれば、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の上面（６ｂ２ａ）の第２隣接部分（６ｂ２ａ２）および第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第２隣接部分（６ｂ２ｂ２）が外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆されている場合よりも、第２外部導出端子（６ｂ）のバネ性を向上させることができ、それにより、絶縁基板（２）の第１上面側導体パターン（２ｂ１）と第２外部導出端子（６ｂ）の下側水平部分（６ｂ４）の下面との間の半田（１０ｆ２）の接続信頼性を向上させることができる。

ところで、外囲ケース（６）の概略四角柱形状の第２ブロック部（６ｆ１）の下面（６ｆ１ｂ）を、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）よりも低い位置に設定することにより、外囲ケース（６）の第２ブロック部（６ｆ１）のうちの、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第１隣接部分（６ｂ２ｂ１）を被覆する部分の肉厚を大きくすることができ、その部分の成形性を向上させることができる。

ところが、その部分の成形性を向上させるために、その部分の肉厚を大きくすると、外囲ケース（６）の第２ブロック部（６ｆ１）の下面（６ｆ１ｂ）の下側の自由空間が小さくなるという問題が生じてしまう。

この点に鑑み、請求項１に記載のパワー半導体モジュール（１００）では、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第１隣接部分（６ｂ２ｂ１）に、右端部（６ｂ２ｂ１ｂ）と、左端部（６ｂ２ｂ１ｃ）と、それらの間の中央部（６ｂ２ｂ１ａ）とが設けられている。また、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第１隣接部分（６ｂ２ｂ１）の右端部（６ｂ２ｂ１ｂ）と左端部（６ｂ２ｂ１ｃ）とが、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆されている。更に、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第１隣接部分（６ｂ２ｂ１）の中央部（６ｂ２ｂ１ａ）が、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆されることなく、露出せしめられている。

つまり、請求項１に記載のパワー半導体モジュール（１００）では、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第１隣接部分（６ｂ２ｂ１）の右端部（６ｂ２ｂ１ｂ）と左端部（６ｂ２ｂ１ｃ）とを、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆することにより、外囲ケース（６）の第２ブロック部（６ｆ１）のうちの、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第１隣接部分（６ｂ２ｂ１）を被覆する部分の成形性が向上せしめられている。

更に、請求項１に記載のパワー半導体モジュール（１００）では、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第１隣接部分（６ｂ２ｂ１）の中央部（６ｂ２ｂ１ａ）を、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆することなく露出させることにより、外囲ケース（６）の第２ブロック部（６ｆ１）の下側の自由空間が確保されている。

すなわち、請求項１に記載のパワー半導体モジュール（１００）によれば、外囲ケース（６）の第２ブロック部（６ｆ１）のうちの第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第１隣接部分（６ｂ２ｂ１）を被覆する部分の成形性を向上させつつ、外囲ケース（６）の第２ブロック部（６ｆ１）の下側の自由空間を確保することができる。

また、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｄ）に記載されたパワー半導体モジュールのように、第３外部導出端子の上側鉛直部分と上側水平部分とがＬ字状に接続され、第３外部導出端子の上側鉛直部分と上側水平部分との接続部分が円弧筒状に形成されない場合には、第３外部導出端子のプレス加工費が嵩んでしまう。

この点に鑑み、請求項１に記載のパワー半導体モジュール（１００）では、第３外部導出端子（６ｃ）の第１接続部分（６ｃ５）が、内周面（６ｃ５ａ）と外周面（６ｃ５ｂ）とを有する円弧筒状に形成されている。

そのため、請求項１に記載のパワー半導体モジュール（１００）によれば、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｄ）に記載されたパワー半導体モジュールよりも第３外部導出端子（６ｃ）のプレス加工費を削減することができる。

更に、請求項１に記載のパワー半導体モジュール（１００）では、第３外部導出端子（６ｃ）の第１接続部分（６ｃ５）の内周面（６ｃ５ａ）の全体、および、第３外部導出端子（６ｃ）の第１接続部分（６ｃ５）の外周面（６ｃ５ｂ）の全体が、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆されている。

ところで、請求項１に記載のパワー半導体モジュール（１００）では、第３外部導出端子（６ｃ）の第１接続部分（６ｃ５）が、内周面（６ｃ５ａ）と外周面（６ｃ５ｂ）とを有する円弧筒状に形成されているため、仮に、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｄ）に記載されたパワー半導体モジュールのように、外囲ケース（６）の概略四角柱形状の第３ブロック部（６ｆ２）の下面（６ｆ２ｂ）と、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）とを同一の高さに設定すると、外囲ケース（６）の第３ブロック部（６ｆ２）のうちの第３外部導出端子（６ｃ）の第１接続部分（６ｃ５）の外周面（６ｃ５ｂ）を被覆する部分の肉厚が薄くなってしまい、外囲ケース（６）の第３ブロック部（６ｆ２）の成形性が悪化してしまうおそれがある。

この点に鑑み、請求項１に記載のパワー半導体モジュール（１００）では、外囲ケース（６）の概略四角柱形状の第３ブロック部（６ｆ２）の下面（６ｆ２ｂ）が、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）よりも低い位置に設定されている。

つまり、請求項１に記載のパワー半導体モジュール（１００）では、外囲ケース（６）の第３ブロック部（６ｆ２）のうちの第３外部導出端子（６ｃ）の第１接続部分（６ｃ５）の外周面（６ｃ５ｂ）を被覆する部分の肉厚が十分な値に設定されている。

そのため、請求項１に記載のパワー半導体モジュール（１００）によれば、外囲ケース（６）の概略四角柱形状の第３ブロック部（６ｆ２）の下面（６ｆ２ｂ）と第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）とが同一の高さに設定されている場合よりも、外囲ケース（６）の第３ブロック部（６ｆ２）のうちの第３外部導出端子（６ｃ）の第１接続部分（６ｃ５）の外周面（６ｃ５ｂ）を被覆する部分の成形性を向上させることができる。

また、請求項１に記載のパワー半導体モジュール（１００）では、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の上面（６ｃ２ａ）に、第１接続部分（６ｃ５）に隣接する第１隣接部分（６ｃ２ａ１）と、第２接続部分（６ｃ６）に隣接する第２隣接部分（６ｃ２ａ２）とが設けられている。更に、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の上面（６ｃ２ａ）の第１隣接部分（６ｃ２ａ１）が、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆されている。また、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の上面（６ｃ２ａ）の第２隣接部分（６ｃ２ａ２）が、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆されることなく、露出せしめられている。

更に、請求項１に記載のパワー半導体モジュール（１００）では、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）に、第１接続部分（６ｃ５）に隣接する第１隣接部分（６ｃ２ｂ１）と、第２接続部分（６ｃ６）に隣接する第２隣接部分（６ｃ２ｂ２）とが設けられている。また、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第２隣接部分（６ｃ２ｂ２）が、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆されることなく、露出せしめられている。

つまり、請求項１に記載のパワー半導体モジュール（１００）では、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の上面（６ｃ２ａ）の第２隣接部分（６ｃ２ａ２）、および、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第２隣接部分（６ｃ２ｂ２）が、外囲ケース（６）の第３ブロック部（６ｆ２）から露出せしめられている。

そのため、請求項１に記載のパワー半導体モジュール（１００）によれば、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の上面（６ｃ２ａ）の第２隣接部分（６ｃ２ａ２）および第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第２隣接部分（６ｃ２ｂ２）が外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆されている場合よりも、第３外部導出端子（６ｃ）のバネ性を向上させることができ、それにより、絶縁基板（２）の第３上面側導体パターン（２ｂ３）と第３外部導出端子（６ｃ）の下側水平部分（６ｃ４）の下面との間の半田（１０ｆ３）の接続信頼性を向上させることができる。

ところで、外囲ケース（６）の概略四角柱形状の第３ブロック部（６ｆ２）の下面（６ｆ２ｂ）を、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）よりも低い位置に設定することにより、外囲ケース（６）の第３ブロック部（６ｆ２）のうちの、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第１隣接部分（６ｃ２ｂ１）を被覆する部分の肉厚を大きくすることができ、その部分の成形性を向上させることができる。

ところが、その部分の成形性を向上させるために、その部分の肉厚を大きくすると、外囲ケース（６）の第３ブロック部（６ｆ２）の下面（６ｆ２ｂ）の下側の自由空間が小さくなるという問題が生じてしまう。

この点に鑑み、請求項１に記載のパワー半導体モジュール（１００）では、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第１隣接部分（６ｃ２ｂ１）に、右端部（６ｃ２ｂ１ｂ）と、左端部（６ｃ２ｂ１ｃ）と、それらの間の中央部（６ｃ２ｂ１ａ）とが設けられている。また、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第１隣接部分（６ｃ２ｂ１）の右端部（６ｃ２ｂ１ｂ）と左端部（６ｃ２ｂ１ｃ）とが、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆されている。更に、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第１隣接部分（６ｃ２ｂ１）の中央部（６ｃ２ｂ１ａ）が、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆されることなく、露出せしめられている。

つまり、請求項１に記載のパワー半導体モジュール（１００）では、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第１隣接部分（６ｃ２ｂ１）の右端部（６ｃ２ｂ１ｂ）と左端部（６ｃ２ｂ１ｃ）とを、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆することにより、外囲ケース（６）の第３ブロック部（６ｆ２）のうちの、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第１隣接部分（６ｃ２ｂ１）を被覆する部分の成形性が向上せしめられている。

更に、請求項１に記載のパワー半導体モジュール（１００）では、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第１隣接部分（６ｃ２ｂ１）の中央部（６ｃ２ｂ１ａ）を、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆することなく露出させることにより、外囲ケース（６）の第３ブロック部（６ｆ２）の下側の自由空間が確保されている。

すなわち、請求項１に記載のパワー半導体モジュール（１００）によれば、外囲ケース（６）の第３ブロック部（６ｆ２）のうちの第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第１隣接部分（６ｃ２ｂ１）を被覆する部分の成形性を向上させつつ、外囲ケース（６）の第３ブロック部（６ｆ２）の下側の自由空間を確保することができる。

換言すれば、請求項１に記載のパワー半導体モジュール（１００）によれば、外部導出端子（６ａ，６ｂ，６ｃ）のプレス加工費を削減しつつ、外部導出端子（６ａ，６ｂ，６ｃ）のバネ性を向上させると共に、外囲ケース（６）のブロック部（６ｇ１，６ｆ１，６ｆ２）の成形性を向上させつつ、外囲ケース（６）のブロック部（６ｇ１，６ｆ１，６ｆ２）の下側の自由空間を確保することができる。

請求項２に記載のパワー半導体モジュール（２００）では、金属製放熱板（１１）の上面と第１アノード電極板（１４ａ）の下面との間に半田（２０ａ１）が配置されている。また、金属製放熱板（１１）の上面と第２アノード電極板（１４ｂ）の下面との間に半田（２０ａ２）が配置されている。

更に、請求項２に記載のパワー半導体モジュール（２００）では、第１アノード電極板（１４ａ）の上面と第１ダイオードチップ（１３ａ）の下面のアノード電極との間に半田（２０ｂ１）が配置されている。また、第２アノード電極板（１４ｂ）の上面と第２ダイオードチップ（１３ｂ）の下面のアノード電極との間に半田（２０ｂ２）が配置されている。

また、請求項２に記載のパワー半導体モジュール（２００）では、第１ダイオードチップ（１３ａ）の上面のカソード電極と第１カソード電極板（１４ｃ）の下面との間に半田（２０ｃ１）が配置されている。更に、第２ダイオードチップ（１３ｂ）の上面のカソード電極と第２カソード電極板（１４ｄ）の下面との間に半田（２０ｃ２）が配置されている。

更に、請求項２に記載のパワー半導体モジュール（２００）では、右側壁（１６ｄ）と左側壁（１６ｅ）と前側壁（１６ｆ）と後側壁（１６ｇ）とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース（１６）が設けられている。また、概略四角柱形状の第１ブロック部（１６ｇ１）が、外囲ケース（１６）の前側壁（１６ｆ）の側に突出せしめられて、外囲ケース（１６）の後側壁（１６ｇ）に一体的に形成されている。更に、概略四角柱形状の第２ブロック部（１６ｆ１）が、外囲ケース（１６）の後側壁（１６ｇ）の側に突出せしめられて、外囲ケース（１６）の前側壁（１６ｆ）に一体的に形成されている。

また、請求項２に記載のパワー半導体モジュール（２００）では、上側鉛直部分（１６ａ１）と、上側水平部分（１６ａ２）と、下側鉛直部分（１６ａ３）と、下側水平部分（１６ａ４）と、上側鉛直部分（１６ａ１）と上側水平部分（１６ａ２）とを接続する第１接続部分（１６ａ５）と、上側水平部分（１６ａ２）と下側鉛直部分（１６ａ３）とを接続する第２接続部分（１６ａ６）と、下側鉛直部分（１６ａ３）と下側水平部分（１６ａ４）とを接続する第３接続部分（１６ａ７）とを有する第１外部導出端子（１６ａ）が、金属材料のプレス加工によって形成されている。

更に、請求項２に記載のパワー半導体モジュール（２００）では、上側鉛直部分（１６ｂ１）と、上側水平部分（１６ｂ２）と、下側鉛直部分（１６ｂ３）と、下側水平部分（１６ｂ４）と、上側鉛直部分（１６ｂ１）と上側水平部分（１６ｂ２）とを接続する第１接続部分（１６ｂ５）と、上側水平部分（１６ｂ２）と下側鉛直部分（１６ｂ３）とを接続する第２接続部分（１６ｂ６）と、下側鉛直部分（１６ｂ３）と下側水平部分（１６ｂ４）とを接続する第３接続部分（１６ｂ７）とを有する第２外部導出端子（１６ｂ）が、金属材料のプレス加工によって形成されている。

また、請求項２に記載のパワー半導体モジュール（２００）では、第１外部導出端子（１６ａ）が外囲ケース（１６）の第１ブロック部（１６ｇ１）にインサート成形されている。更に、第２外部導出端子（１６ｂ）が外囲ケース（１６）の第２ブロック部（１６ｆ１）にインサート成形されている。

更に、請求項２に記載のパワー半導体モジュール（２００）では、第１カソード電極板（１４ｃ）の上面と、第１外部導出端子（１６ａ）の下側水平部分（１６ａ４）の下面との間に半田（２０ｆ１）が配置されている。また、第２カソード電極板（１４ｄ）の上面と、第２外部導出端子（１６ｂ）の下側水平部分（１６ｂ４）の下面との間に半田（２０ｆ２）が配置されている。

その結果、請求項２に記載のパワー半導体モジュール（２００）では、第１ダイオードチップ（１３ａ）のアノード電極および第２ダイオードチップ（１３ｂ）のアノード電極と金属製放熱板（１１）とが電気的に接続され、第１ダイオードチップ（１３ａ）のカソード電極と第１外部導出端子（１６ａ）とが電気的に接続され、第２ダイオードチップ（１３ｂ）のカソード電極と第２外部導出端子（１６ｂ）とが電気的に接続され、パワー半導体モジュール（２００）がアノードコモン型に構成されている。

ところで、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｂ）に記載されたパワー半導体モジュールのように、第１外部導出端子の上側鉛直部分と上側水平部分とがＬ字状に接続され、第１外部導出端子の上側鉛直部分と上側水平部分との接続部分が円弧筒状に形成されない場合には、第１外部導出端子のプレス加工費が嵩んでしまう。

この点に鑑み、請求項２に記載のパワー半導体モジュール（２００）では、第１外部導出端子（１６ａ）の第１接続部分（１６ａ５）が、内周面（１６ａ５ａ）と外周面（１６ａ５ｂ）とを有する円弧筒状に形成されている。

そのため、請求項２に記載のパワー半導体モジュール（２００）によれば、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｂ）に記載されたパワー半導体モジュールよりも第１外部導出端子（１６ａ）のプレス加工費を削減することができる。

更に、請求項２に記載のパワー半導体モジュール（２００）では、第１外部導出端子（１６ａ）の第１接続部分（１６ａ５）の内周面（１６ａ５ａ）の全体、および、第１外部導出端子（１６ａ）の第１接続部分（１６ａ５）の外周面（１６ａ５ｂ）の全体が、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆されている。

ところで、請求項２に記載のパワー半導体モジュール（２００）では、第１外部導出端子（１６ａ）の第１接続部分（１６ａ５）が、内周面（１６ａ５ａ）と外周面（１６ａ５ｂ）とを有する円弧筒状に形成されているため、仮に、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｂ）に記載されたパワー半導体モジュールのように、外囲ケース（１６）の概略四角柱形状の第１ブロック部（１６ｇ１）の下面（１６ｇ１ｂ）と、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）とを同一の高さに設定すると、外囲ケース（１６）の第１ブロック部（１６ｇ１）のうちの第１外部導出端子（１６ａ）の第１接続部分（１６ａ５）の外周面（１６ａ５ｂ）を被覆する部分の肉厚が薄くなってしまい、外囲ケース（１６）の第１ブロック部（１６ｇ１）の成形性が悪化してしまうおそれがある。

この点に鑑み、請求項２に記載のパワー半導体モジュール（２００）では、外囲ケース（１６）の概略四角柱形状の第１ブロック部（１６ｇ１）の下面（１６ｇ１ｂ）が、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）よりも低い位置に設定されている。

つまり、請求項２に記載のパワー半導体モジュール（２００）では、外囲ケース（１６）の第１ブロック部（１６ｇ１）のうちの第１外部導出端子（１６ａ）の第１接続部分（１６ａ５）の外周面（１６ａ５ｂ）を被覆する部分の肉厚が十分な値に設定されている。

そのため、請求項２に記載のパワー半導体モジュール（２００）によれば、外囲ケース（１６）の概略四角柱形状の第１ブロック部（１６ｇ１）の下面（１６ｇ１ｂ）と第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）とが同一の高さに設定されている場合よりも、外囲ケース（１６）の第１ブロック部（１６ｇ１）のうちの第１外部導出端子（１６ａ）の第１接続部分（１６ａ５）の外周面（１６ａ５ｂ）を被覆する部分の成形性を向上させることができる。

また、請求項２に記載のパワー半導体モジュール（２００）では、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の上面（１６ａ２ａ）に、第１接続部分（１６ａ５）に隣接する第１隣接部分（１６ａ２ａ１）と、第２接続部分（１６ａ６）に隣接する第２隣接部分（１６ａ２ａ２）とが設けられている。更に、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の上面（１６ａ２ａ）の第１隣接部分（１６ａ２ａ１）が、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆されている。また、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の上面（１６ａ２ａ）の第２隣接部分（１６ａ２ａ２）が、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆されることなく、露出せしめられている。

更に、請求項２に記載のパワー半導体モジュール（２００）では、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）に、第１接続部分（１６ａ５）に隣接する第１隣接部分（１６ａ２ｂ１）と、第２接続部分（１６ａ６）に隣接する第２隣接部分（１６ａ２ｂ２）とが設けられている。また、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第２隣接部分（１６ａ２ｂ２）が、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆されることなく、露出せしめられている。

つまり、請求項２に記載のパワー半導体モジュール（２００）では、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の上面（１６ａ２ａ）の第２隣接部分（１６ａ２ａ２）、および、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第２隣接部分（１６ａ２ｂ２）が、外囲ケース（１６）の第１ブロック部（１６ｇ１）から露出せしめられている。

そのため、請求項２に記載のパワー半導体モジュール（２００）によれば、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の上面（１６ａ２ａ）の第２隣接部分（１６ａ２ａ２）および第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第２隣接部分（１６ａ２ｂ２）が外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆されている場合よりも、第１外部導出端子（１６ａ）のバネ性を向上させることができ、それにより、第１カソード電極板（１４ｃ）の上面と第１外部導出端子（１６ａ）の下側水平部分（１６ａ４）の下面との間の半田（２０ｆ１）の接続信頼性を向上させることができる。

ところで、外囲ケース（１６）の概略四角柱形状の第１ブロック部（１６ｇ１）の下面（１６ｇ１ｂ）を、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）よりも低い位置に設定することにより、外囲ケース（１６）の第１ブロック部（１６ｇ１）のうちの、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第１隣接部分（１６ａ２ｂ１）を被覆する部分の肉厚を大きくすることができ、その部分の成形性を向上させることができる。

ところが、その部分の成形性を向上させるために、その部分の肉厚を大きくすると、外囲ケース（１６）の第１ブロック部（１６ｇ１）の下面（１６ｇ１ｂ）の下側の自由空間が小さくなるという問題が生じてしまう。

この点に鑑み、請求項２に記載のパワー半導体モジュール（２００）では、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第１隣接部分（１６ａ２ｂ１）に、右端部（１６ａ２ｂ１ｂ）と、左端部（１６ａ２ｂ１ｃ）と、それらの間の中央部（１６ａ２ｂ１ａ）とが設けられている。また、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第１隣接部分（１６ａ２ｂ１）の右端部（１６ａ２ｂ１ｂ）と左端部（１６ａ２ｂ１ｃ）とが、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆されている。更に、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第１隣接部分（１６ａ２ｂ１）の中央部（１６ａ２ｂ１ａ）が、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆されることなく、露出せしめられている。

つまり、請求項２に記載のパワー半導体モジュール（２００）では、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第１隣接部分（１６ａ２ｂ１）の右端部（１６ａ２ｂ１ｂ）と左端部（１６ａ２ｂ１ｃ）とを、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆することにより、外囲ケース（１６）の第１ブロック部（１６ｇ１）のうちの、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第１隣接部分（１６ａ２ｂ１）を被覆する部分の成形性が向上せしめられている。

更に、請求項２に記載のパワー半導体モジュール（２００）では、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第１隣接部分（１６ａ２ｂ１）の中央部（１６ａ２ｂ１ａ）を、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆することなく露出させることにより、外囲ケース（１６）の第１ブロック部（１６ｇ１）の下側の自由空間が確保されている。

すなわち、請求項２に記載のパワー半導体モジュール（２００）によれば、外囲ケース（１６）の第１ブロック部（１６ｇ１）のうちの第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第１隣接部分（１６ａ２ｂ１）を被覆する部分の成形性を向上させつつ、外囲ケース（１６）の第１ブロック部（１６ｇ１）の下側の自由空間を確保することができる。

また、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｃ）に記載されたパワー半導体モジュールのように、第２外部導出端子の上側鉛直部分と上側水平部分とがＬ字状に接続され、第２外部導出端子の上側鉛直部分と上側水平部分との接続部分が円弧筒状に形成されない場合には、第２外部導出端子のプレス加工費が嵩んでしまう。

この点に鑑み、請求項２に記載のパワー半導体モジュール（２００）では、第２外部導出端子（１６ｂ）の第１接続部分（１６ｂ５）が、内周面（１６ｂ５ａ）と外周面（１６ｂ５ｂ）とを有する円弧筒状に形成されている。

そのため、請求項２に記載のパワー半導体モジュール（２００）によれば、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｃ）に記載されたパワー半導体モジュールよりも第２外部導出端子（１６ｂ）のプレス加工費を削減することができる。

更に、請求項２に記載のパワー半導体モジュール（２００）では、第２外部導出端子（１６ｂ）の第１接続部分（１６ｂ５）の内周面（１６ｂ５ａ）の全体、および、第２外部導出端子（１６ｂ）の第１接続部分（１６ｂ５）の外周面（１６ｂ５ｂ）の全体が、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆されている。

ところで、請求項２に記載のパワー半導体モジュール（２００）では、第２外部導出端子（１６ｂ）の第１接続部分（１６ｂ５）が、内周面（１６ｂ５ａ）と外周面（１６ｂ５ｂ）とを有する円弧筒状に形成されているため、仮に、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｃ）に記載されたパワー半導体モジュールのように、外囲ケース（１６）の概略四角柱形状の第２ブロック部（１６ｆ１）の下面（１６ｆ１ｂ）と、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）とを同一の高さに設定すると、外囲ケース（１６）の第２ブロック部（１６ｆ１）のうちの第２外部導出端子（１６ｂ）の第１接続部分（１６ｂ５）の外周面（１６ｂ５ｂ）を被覆する部分の肉厚が薄くなってしまい、外囲ケース（１６）の第２ブロック部（１６ｆ１）の成形性が悪化してしまうおそれがある。

この点に鑑み、請求項２に記載のパワー半導体モジュール（２００）では、外囲ケース（１６）の概略四角柱形状の第２ブロック部（１６ｆ１）の下面（１６ｆ１ｂ）が、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）よりも低い位置に設定されている。

つまり、請求項２に記載のパワー半導体モジュール（２００）では、外囲ケース（１６）の第２ブロック部（１６ｆ１）のうちの第２外部導出端子（１６ｂ）の第１接続部分（１６ｂ５）の外周面（１６ｂ５ｂ）を被覆する部分の肉厚が十分な値に設定されている。

そのため、請求項２に記載のパワー半導体モジュール（２００）によれば、外囲ケース（１６）の概略四角柱形状の第２ブロック部（１６ｆ１）の下面（１６ｆ１ｂ）と第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）とが同一の高さに設定されている場合よりも、外囲ケース（１６）の第２ブロック部（１６ｆ１）のうちの第２外部導出端子（１６ｂ）の第１接続部分（１６ｂ５）の外周面（１６ｂ５ｂ）を被覆する部分の成形性を向上させることができる。

また、請求項２に記載のパワー半導体モジュール（２００）では、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の上面（１６ｂ２ａ）に、第１接続部分（１６ｂ５）に隣接する第１隣接部分（１６ｂ２ａ１）と、第２接続部分（１６ｂ６）に隣接する第２隣接部分（１６ｂ２ａ２）とが設けられている。更に、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の上面（１６ｂ２ａ）の第１隣接部分（１６ｂ２ａ１）が、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆されている。また、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の上面（１６ｂ２ａ）の第２隣接部分（１６ｂ２ａ２）が、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆されることなく、露出せしめられている。

更に、請求項２に記載のパワー半導体モジュール（２００）では、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）に、第１接続部分（１６ｂ５）に隣接する第１隣接部分（１６ｂ２ｂ１）と、第２接続部分（１６ｂ６）に隣接する第２隣接部分（１６ｂ２ｂ２）とが設けられている。また、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第２隣接部分（１６ｂ２ｂ２）が、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆されることなく、露出せしめられている。

つまり、請求項２に記載のパワー半導体モジュール（２００）では、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の上面（１６ｂ２ａ）の第２隣接部分（１６ｂ２ａ２）、および、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第２隣接部分（１６ｂ２ｂ２）が、外囲ケース（１６）の第２ブロック部（１６ｆ１）から露出せしめられている。

そのため、請求項２に記載のパワー半導体モジュール（２００）によれば、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の上面（１６ｂ２ａ）の第２隣接部分（１６ｂ２ａ２）および第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第２隣接部分（１６ｂ２ｂ２）が外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆されている場合よりも、第２外部導出端子（１６ｂ）のバネ性を向上させることができ、それにより、第２カソード電極板（１４ｄ）の上面と第２外部導出端子（１６ｂ）の下側水平部分（１６ｂ４）の下面との間の半田（２０ｆ２）の接続信頼性を向上させることができる。

ところで、外囲ケース（１６）の概略四角柱形状の第２ブロック部（１６ｆ１）の下面（１６ｆ１ｂ）を、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）よりも低い位置に設定することにより、外囲ケース（１６）の第２ブロック部（１６ｆ１）のうちの、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第１隣接部分（１６ｂ２ｂ１）を被覆する部分の肉厚を大きくすることができ、その部分の成形性を向上させることができる。

ところが、その部分の成形性を向上させるために、その部分の肉厚を大きくすると、外囲ケース（１６）の第２ブロック部（１６ｆ１）の下面（１６ｆ１ｂ）の下側の自由空間が小さくなるという問題が生じてしまう。

この点に鑑み、請求項２に記載のパワー半導体モジュール（２００）では、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第１隣接部分（１６ｂ２ｂ１）に、右端部（１６ｂ２ｂ１ｂ）と、左端部（１６ｂ２ｂ１ｃ）と、それらの間の中央部（１６ｂ２ｂ１ａ）とが設けられている。また、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第１隣接部分（１６ｂ２ｂ１）の右端部（１６ｂ２ｂ１ｂ）と左端部（１６ｂ２ｂ１ｃ）とが、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆されている。更に、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第１隣接部分（１６ｂ２ｂ１）の中央部（１６ｂ２ｂ１ａ）が、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆されることなく、露出せしめられている。

つまり、請求項２に記載のパワー半導体モジュール（２００）では、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第１隣接部分（１６ｂ２ｂ１）の右端部（１６ｂ２ｂ１ｂ）と左端部（１６ｂ２ｂ１ｃ）とを、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆することにより、外囲ケース（１６）の第２ブロック部（１６ｆ１）のうちの、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第１隣接部分（１６ｂ２ｂ１）を被覆する部分の成形性が向上せしめられている。

更に、請求項２に記載のパワー半導体モジュール（２００）では、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第１隣接部分（１６ｂ２ｂ１）の中央部（１６ｂ２ｂ１ａ）を、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆することなく露出させることにより、外囲ケース（１６）の第２ブロック部（１６ｆ１）の下側の自由空間が確保されている。

すなわち、請求項２に記載のパワー半導体モジュール（２００）によれば、外囲ケース（１６）の第２ブロック部（１６ｆ１）のうちの第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第１隣接部分（１６ｂ２ｂ１）を被覆する部分の成形性を向上させつつ、外囲ケース（１６）の第２ブロック部（１６ｆ１）の下側の自由空間を確保することができる。

換言すれば、請求項２に記載のパワー半導体モジュール（２００）によれば、外部導出端子（１６ａ，１６ｂ）のプレス加工費を削減しつつ、外部導出端子（１６ａ，１６ｂ）のバネ性を向上させると共に、外囲ケース（１６）のブロック部（１６ｇ１，１６ｆ１）の成形性を向上させつつ、外囲ケース（１６）のブロック部（１６ｇ１，１６ｆ１）の下側の自由空間を確保することができる。

第１の実施形態のパワー半導体モジュール１００の一部を構成する金属製放熱板１を示した図である。 第１の実施形態のパワー半導体モジュール１００の一部を構成する絶縁基板２を示した図である。 金属製放熱板１上に絶縁基板２等が搭載される様子を示した図である。 図３（Ａ）に示した組立体上に接続部材５ａ，５ｂが搭載される様子を示した図である。 図４（Ａ）に示した組立体上に被せられる外囲ケース６の部品図である。 図４（Ａ）に示した組立体上に被せられる外囲ケース６の部品図である。 外囲ケース６の一部を構成する外部導出端子６ａ，６ｂ，６ｃの部品図である。 外囲ケース６の一部を構成する外部導出端子６ａ，６ｂ，６ｃの部品図である。 図４（Ａ）に示した組立体上に図５および図６に示した外囲ケース６が被せられる様子を示した図である。 図９（Ａ）に示した組立体上に被せられる蓋体７の部品図である。 第１の実施形態のパワー半導体モジュール１００を示した図である。 図７および図８に示した外部導出端子６ａの拡大図である。 外部導出端子６ａがインサート成形された外囲ケース６のブロック部６ｇ１の拡大図である。 図７および図８に示した外部導出端子６ｂの拡大図である。 外部導出端子６ｂがインサート成形された外囲ケース６のブロック部６ｆ１の拡大図である。 図７および図８に示した外部導出端子６ｃの拡大図である。 外部導出端子６ｃがインサート成形された外囲ケース６のブロック部６ｆ２の拡大図である。 第２の実施形態のパワー半導体モジュール２００の一部を構成する金属製放熱板１１を示した図である。 金属製放熱板１１上にダイオードチップ１３ａ，１３ｂ等が搭載される様子を示した図である。 図１９（Ａ）に示した組立体上に被せられる外囲ケース１６の部品図である。 図１９（Ａ）に示した組立体上に被せられる外囲ケース１６の部品図である。 外囲ケース１６の一部を構成する外部導出端子１６ａ，１６ｂの部品図である。 外囲ケース１６の一部を構成する外部導出端子１６ａ，１６ｂの部品図である。 図１９（Ａ）に示した組立体上に図２０および図２１に示した外囲ケース１６が被せられる様子を示した図である。 第２の実施形態のパワー半導体モジュール２００を示した図である。 図２２および図２３に示した外部導出端子１６ａの拡大図である。 外部導出端子１６ａがインサート成形された外囲ケース１６のブロック部１６ｇ１の拡大図である。 図２２および図２３に示した外部導出端子１６ｂの拡大図である。 外部導出端子１６ｂがインサート成形された外囲ケース１６のブロック部１６ｆ１の拡大図である。

以下、本発明のパワー半導体モジュールの第１の実施形態について説明する。図１は第１の実施形態のパワー半導体モジュール１００の一部を構成する金属製放熱板１を示した図である。詳細には、図１（Ａ）は金属製放熱板１の平面図、図１（Ｂ）は図１（Ａ）のＡ−Ａ線に沿った鉛直断面図である。図２は第１の実施形態のパワー半導体モジュール１００の一部を構成する絶縁基板２を示した図である。詳細には、図２（Ａ）は絶縁基板２の平面図、図２（Ｂ）は図２（Ａ）のＢ−Ｂ線に沿った鉛直断面図、図２（Ｃ）は絶縁基板２の底面図である。図３は金属製放熱板１上に絶縁基板２等が搭載される様子を示した図である。詳細には、図３（Ａ）は金属製放熱板１上に絶縁基板２が搭載され、絶縁基板２上にダイオードチップ３ａ，３ｂが搭載され、ダイオードチップ３ａ，３ｂ上に例えばアノードＰＣＭ（琺瑯鉄）板、アノードモリブデン板などのようなアノード電極板４ａ，４ｂが搭載された状態を示した平面図である。図３（Ｂ）は図３（Ａ）のＣ−Ｃ線に沿った分解組立断面図、図３（Ｃ）は図３（Ａ）のＤ−Ｄ線に沿った分解組立断面図である。

図４は図３（Ａ）に示した組立体上に接続部材５ａ，５ｂが搭載される様子を示した図である。詳細には、図４（Ａ）は図３（Ａ）に示した組立体上に接続部材５ａ，５ｂが搭載された状態を示した平面図である。図４（Ｂ）は図４（Ａ）のＥ−Ｅ線に沿った分解組立断面図、図４（Ｃ）は図４（Ａ）のＦ−Ｆ線に沿った分解組立断面図である。図５および図６は図４（Ａ）に示した組立体上に被せられる外囲ケース６の部品図である。詳細には、図５（Ａ）は外囲ケース６の平面図、図５（Ｂ）は外囲ケース６の正面図、図５（Ｃ）は外囲ケース６の底面図である。図６（Ａ）は図５（Ａ）のＧ−Ｇ線に沿った鉛直断面図、図６（Ｂ）は図５（Ａ）のＨ−Ｈ線に沿った鉛直断面図である。図７および図８は外囲ケース６の一部を構成する外部導出端子６ａ，６ｂ，６ｃの部品図である。詳細には、図７（Ａ）は外部導出端子６ａ，６ｂ，６ｃの平面図、図７（Ｂ）は外部導出端子６ａ，６ｂ，６ｃの正面図、図７（Ｃ）は外部導出端子６ａ，６ｂ，６ｃの底面図である。図８（Ａ）は図７（Ａ）のＩ−Ｉ線に沿った鉛直断面図、図８（Ｂ）は図７（Ａ）のＪ−Ｊ線に沿った鉛直断面図である。

図９は図４（Ａ）に示した組立体上に図５および図６に示した外囲ケース６が被せられる様子を示した図である。詳細には、図９（Ａ）は図４（Ａ）に示した組立体上に図５および図６に示した外囲ケース６が被せられた状態を示した平面図である。図９（Ｂ）は図９（Ａ）のＫ−Ｋ線に沿った分解組立断面図、図９（Ｃ）は図９（Ａ）のＬ−Ｌ線に沿った分解組立断面図である。図１０は図９（Ａ）に示した組立体上に被せられる蓋体７の部品図である。詳細には、図１０（Ａ）は蓋体７の平面図、図１０（Ｂ）は蓋体７の正面図、図１０（Ｃ）は蓋体７の底面図である。図１１は第１の実施形態のパワー半導体モジュール１００を示した図である。詳細には、図１１（Ａ）は図９（Ａ）に示した組立体上に、図１０に示した蓋体７が被せられることにより得られる第１の実施形態のパワー半導体モジュール１００の平面図である。図１１（Ｂ）は図１１（Ａ）に示した外部導出端子６ａ，６ｂ，６ｃの上端部が折り曲げられることにより得られる第１の実施形態のパワー半導体モジュール１００の概略的な鉛直断面図である。図１１（Ｃ）は第１の実施形態のパワー半導体モジュール１００の等価回路図である。

図１２は図７および図８に示した外部導出端子６ａの拡大図である。詳細には、図１２（Ａ）および図１２（Ｂ）は図８（Ａ）に示した外部導出端子６ａの一部の拡大図である。図１２（Ｃ）は図１２（Ａ）および図１２（Ｂ）の下側から見た外部導出端子６ａの拡大底面図である。図１３は外部導出端子６ａがインサート成形された外囲ケース６のブロック部６ｇ１の拡大図である。詳細には、図１３（Ａ）は図６（Ａ）の一部を拡大して示した図である。図１３（Ｂ）は図１３（Ａ）の下側から見た外囲ケース６のブロック部６ｇ１および外部導出端子６ａの底面図である。

図１４は図７および図８に示した外部導出端子６ｂの拡大図である。詳細には、図１４（Ａ）および図１４（Ｂ）は図８（Ａ）に示した外部導出端子６ｂの一部の拡大図である。図１４（Ｃ）は図１４（Ａ）および図１４（Ｂ）の下側から見た外部導出端子６ｂの拡大底面図である。図１５は外部導出端子６ｂがインサート成形された外囲ケース６のブロック部６ｆ１の拡大図である。詳細には、図１５（Ａ）は図６（Ａ）の一部を拡大して示した図である。図１５（Ｂ）は図１５（Ａ）の下側から見た外囲ケース６のブロック部６ｆ１および外部導出端子６ｂの底面図である。

図１６は図７および図８に示した外部導出端子６ｃの拡大図である。詳細には、図１６（Ａ）および図１６（Ｂ）は図８（Ｂ）に示した外部導出端子６ｃの一部の拡大図である。図１６（Ｃ）は図１６（Ａ）および図１６（Ｂ）の下側から見た外部導出端子６ｃの拡大底面図である。図１７は外部導出端子６ｃがインサート成形された外囲ケース６のブロック部６ｆ２の拡大図である。詳細には、図１７（Ａ）は図６（Ｂ）の一部を拡大して示した図である。図１７（Ｂ）は図１７（Ａ）の下側から見た外囲ケース６のブロック部６ｆ２および外部導出端子６ｃの底面図である。

第１の実施形態のパワー半導体モジュール１００では、図３（Ｂ）および図３（Ｃ）に示すように、金属製放熱板１（図１および図３参照）の上面と絶縁基板２（図２および図３参照）の下面側導体パターン２ｃ（図２（Ｂ）、図２（Ｃ）、図３（Ｂ）および図３（Ｃ）参照）との間に半田１０ａ（図３（Ｂ）および図３（Ｃ）参照）が配置されている。また、図３（Ｂ）に示すように、絶縁基板２（図２および図３参照）の上面側導体パターン２ｂ１（図２（Ａ）、図３（Ａ）および図３（Ｂ）参照）とダイオードチップ３ａ（図３（Ａ）および図３（Ｂ）参照）の下面のカソード電極との間に半田１０ｂ１（図３（Ｂ）参照）が配置されている。更に、図３（Ｃ）に示すように、絶縁基板２（図２および図３参照）の上面側導体パターン２ｂ２（図２（Ａ）、図２（Ｂ）、図３（Ａ）および図３（Ｃ）参照）とダイオードチップ３ｂ（図３（Ａ）および図３（Ｃ）参照）の下面のカソード電極との間に半田１０ｂ２（図３（Ｃ）参照）が配置されている。

また、第１の実施形態のパワー半導体モジュール１００では、図３（Ｂ）に示すように、ダイオードチップ３ａ（図３（Ａ）および図３（Ｂ）参照）の上面のアノード電極とアノード電極板４ａ（図３（Ａ）および図３（Ｂ）参照）の下面との間に半田１０ｃ１（図３（Ｂ）参照）が配置されている。更に、図３（Ｃ）に示すように、ダイオードチップ３ｂ（図３（Ａ）および図３（Ｃ）参照）の上面のアノード電極とアノード電極板４ｂ（図３（Ａ）および図３（Ｃ）参照）の下面との間に半田１０ｃ２（図３（Ｃ）参照）が配置されている。

更に、第１の実施形態のパワー半導体モジュール１００では、図４に示すように、例えば金属材料のプレス加工等によって形成された接続部材５ａ，５ｂが設けられている。詳細には、図４（Ｂ）に示すように、アノード電極板４ａ（図４（Ａ）および図４（Ｂ）参照）の上面と接続部材５ａ（図４参照）の前側端部５ａ２（図４（Ａ）および図４（Ｂ）参照）の下面との間に半田１０ｅ１（図４（Ｂ）参照）が配置されている。また、図４（Ｃ）に示すように、アノード電極板４ｂ（図４（Ａ）および図４（Ｃ）参照）の上面と接続部材５ｂ（図４参照）の後側端部５ｂ１（図４（Ａ）および図４（Ｃ）参照）の下面との間に半田１０ｄ２（図４（Ｃ）参照）が配置されている。

また、第１の実施形態のパワー半導体モジュール１００では、図４（Ｃ）に示すように、絶縁基板２（図４参照）の上面側導体パターン２ｂ２（図４（Ａ）および図４（Ｃ）参照）と接続部材５ａ（図４参照）の後側端部５ａ１（図４（Ａ）および図４（Ｃ）参照）の下面との間に半田１０ｄ１（図４（Ｃ）参照）が配置されている。更に、図４（Ｂ）に示すように、絶縁基板２（図４参照）の上面側導体パターン２ｂ３（図４（Ａ）および図４（Ｂ）参照）と接続部材５ｂ（図４参照）の前側端部５ｂ２（図４（Ａ）および図４（Ｂ）参照）の下面との間に半田１０ｅ２（図４（Ｂ）参照）が配置されている。

更に、第１の実施形態のパワー半導体モジュール１００では、図５および図６に示すように、右側壁６ｄ（図５（Ｃ）参照）と左側壁６ｅ（図５（Ｃ）参照）と前側壁６ｆ（図５および図６参照）と後側壁６ｇ（図５（Ａ）、図５（Ｃ）および図６（Ａ）参照）とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース６（図５および図６参照）が設けられている。また、概略四角柱形状のブロック部６ｇ１（図５（Ａ）、図５（Ｃ）および図６（Ａ）参照）が、外囲ケース６（図５および図６参照）の前側壁６ｆ（図５（Ａ）および図５（Ｃ）参照）の側（図５（Ａ）の下側、図５（Ｃ）の上側）に突出せしめられて、外囲ケース６（図５および図６参照）の後側壁６ｇ（図５（Ａ）、図５（Ｃ）および図６（Ａ）参照）に一体的に形成されている。更に、概略四角柱形状のブロック部６ｆ１（図５（Ａ）、図５（Ｃ）および図６（Ａ）参照）が、外囲ケース６（図５および図６参照）の後側壁６ｇ（図５（Ａ）および図５（Ｃ）参照）の側（図５（Ａ）の上側、図５（Ｃ）の下側）に突出せしめられて、外囲ケース６（図５および図６参照）の前側壁６ｆ（図５（Ａ）、図５（Ｃ）および図６（Ａ）参照）に一体的に形成されている。また、四角柱形状の第３ブロック部６ｆ２（図５（Ａ）、図５（Ｃ）および図６（Ｂ）参照）が、外囲ケース６（図５および図６参照）の後側壁６ｇ（図５（Ａ）および図５（Ｃ）参照）の側（図５（Ａ）の上側、図５（Ｃ）の下側）に突出せしめられて、外囲ケース６（図５および図６参照）の前側壁６ｆ（図５（Ａ）、図５（Ｃ）および図６（Ｂ）参照）に一体的に形成されている。

また、第１の実施形態のパワー半導体モジュール１００では、図７、図８（Ａ）および図１２に示すように、上側鉛直部分６ａ１（図８（Ａ）および図１２参照）と、上側水平部分６ａ２（図８（Ａ）および図１２参照）と、下側鉛直部分６ａ３（図８（Ａ）、図１２（Ａ）および図１２（Ｂ）参照）と、下側水平部分６ａ４（図８（Ａ）および図１２参照）と、上側鉛直部分６ａ１（図８（Ａ）および図１２参照）と上側水平部分６ａ２（図８（Ａ）および図１２参照）とを接続する接続部分６ａ５（図８（Ａ）および図１２参照）と、上側水平部分６ａ２（図８（Ａ）および図１２参照）と下側鉛直部分６ａ３（図８（Ａ）、図１２（Ａ）および図１２（Ｂ）参照）とを接続する接続部分６ａ６（図８（Ａ）および図１２参照）と、下側鉛直部分６ａ３（図８（Ａ）、図１２（Ａ）および図１２（Ｂ）参照）と下側水平部分６ａ４（図８（Ａ）および図１２参照）とを接続する接続部分６ａ７（図８（Ａ）および図１２参照）とを有する外部導出端子６ａ（図７、図８（Ａ）および図１２参照）が、金属材料のプレス加工によって形成されている。

更に、第１の実施形態のパワー半導体モジュール１００では、図７、図８（Ａ）および図１４に示すように、上側鉛直部分６ｂ１（図８（Ａ）および図１４参照）と、上側水平部分６ｂ２（図８（Ａ）および図１４参照）と、下側鉛直部分６ｂ３（図８（Ａ）、図１４（Ａ）および図１４（Ｂ）参照）と、下側水平部分６ｂ４（図８（Ａ）および図１４参照）と、上側鉛直部分６ｂ１（図８（Ａ）および図１４参照）と上側水平部分６ｂ２（図８（Ａ）および図１４参照）とを接続する接続部分６ｂ５（図８（Ａ）および図１４参照）と、上側水平部分６ｂ２（図８（Ａ）および図１４参照）と下側鉛直部分６ｂ３（図８（Ａ）、図１４（Ａ）および図１４（Ｂ）参照）とを接続する接続部分６ｂ６（図８（Ａ）および図１４参照）と、下側鉛直部分６ｂ３（図８（Ａ）、図１４（Ａ）および図１４（Ｂ）参照）と下側水平部分６ｂ４（図８（Ａ）および図１４参照）とを接続する接続部分６ｂ７（図８（Ａ）および図１４参照）とを有する外部導出端子６ｂ（図７、図８（Ａ）および図１４参照）が、金属材料のプレス加工によって形成されている。

また、第１の実施形態のパワー半導体モジュール１００では、図７、図８（Ｂ）および図１６に示すように、上側鉛直部分６ｃ１（図８（Ｂ）および図１６参照）と、上側水平部分６ｃ２（図８（Ｂ）および図１６参照）と、下側鉛直部分６ｃ３（図８（Ｂ）、図１６（Ａ）および図１６（Ｂ）参照）と、下側水平部分６ｃ４（図８（Ｂ）および図１６参照）と、上側鉛直部分６ｃ１（図８（Ｂ）および図１６参照）と上側水平部分６ｃ２（図８（Ｂ）および図１６参照）とを接続する接続部分６ｃ５（図８（Ｂ）および図１６参照）と、上側水平部分６ｃ２（図８（Ｂ）および図１６参照）と下側鉛直部分６ｃ３（図８（Ｂ）、図１６（Ａ）および図１６（Ｂ）参照）とを接続する接続部分６ｃ６（図８（Ｂ）および図１６参照）と、下側鉛直部分６ｃ３（図８（Ｂ）、図１６（Ａ）および図１６（Ｂ）参照）と下側水平部分６ｃ４（図８（Ｂ）および図１６参照）とを接続する接続部分６ｃ７（図８（Ｂ）および図１６参照）とを有する外部導出端子６ｃ（図７、図８（Ｂ）および図１６参照）が、金属材料のプレス加工によって形成されている。

更に、第１の実施形態のパワー半導体モジュール１００では、図５（Ａ）、図５（Ｃ）、図６（Ａ）および図１３に示すように、外部導出端子６ａが外囲ケース６のブロック部６ｇ１にインサート成形されている。また、図５（Ａ）、図５（Ｃ）、図６（Ａ）および図１５に示すように、外部導出端子６ｂが外囲ケース６のブロック部６ｆ１にインサート成形されている。更に、図５（Ａ）、図５（Ｃ）、図６（Ｂ）および図１７に示すように、外部導出端子６ｃが外囲ケース６のブロック部６ｆ２にインサート成形されている。

また、第１の実施形態のパワー半導体モジュール１００では、図９（Ｂ）に示すように、絶縁基板２（図９（Ａ）および図９（Ｂ）参照）の上面側導体パターン２ｂ２（図９（Ａ）および図９（Ｂ）参照）と、外部導出端子６ａ（図９（Ａ）および図９（Ｂ）参照）の下側水平部分６ａ４（図９（Ａ）および図９（Ｂ）参照）の下面との間に半田１０ｆ１（図９（Ｂ）参照）が配置されている。更に、図９（Ｃ）に示すように、絶縁基板２（図９（Ａ）および図９（Ｃ）参照）の上面側導体パターン２ｂ１（図９（Ａ）および図９（Ｃ）参照）と、外部導出端子６ｂ（図９（Ａ）参照）の下側水平部分６ｂ４（図９（Ａ）および図９（Ｃ）参照）の下面との間に半田１０ｆ２（図９（Ｃ）参照）が配置されている。また、図９（Ｃ）に示すように、絶縁基板２（図９（Ａ）および図９（Ｃ）参照）の上面側導体パターン２ｂ３（図９（Ａ）および図９（Ｃ）参照）と、外部導出端子６ｃ（図９（Ａ）参照）の下側水平部分６ｃ４（図９（Ａ）および図９（Ｃ）参照）の下面との間に半田１０ｆ３（図９（Ｃ）参照）が配置されている。

更に、第１の実施形態のパワー半導体モジュール１００では、図９（Ａ）に示した組立体の外囲ケース６の内側にゲル剤（図示せず）が充填され、図１０に示した蓋体７が被せられている。詳細には、蓋体７（図１０および図１１（Ａ）参照）の装着時に、図１１（Ａ）に示すように、外部導出端子６ａ（図９（Ａ）、図９（Ｂ）および図１１（Ａ）参照）の上端が蓋体７（図１０および図１１（Ａ）参照）の導出穴７ａ（図１０（Ａ）および図１０（Ｃ）参照）を通され、外部導出端子６ｂ（図９（Ａ）および図１１（Ａ）参照）の上端が蓋体７（図１０および図１１（Ａ）参照）の導出穴７ｂ（図１０（Ａ）および図１０（Ｃ）参照）を通され、外部導出端子６ｃ（図９（Ａ）および図１１（Ａ）参照）の上端が蓋体７（図１０および図１１（Ａ）参照）の導出穴７ｃ（図１０（Ａ）および図１０（Ｃ）参照）を通される。次いで、蓋体７（図１０および図１１（Ａ）参照）の上面の凹部７ｆ（図１０（Ａ）および図１１（Ａ）参照）にナット（図示せず）が挿入される。次いで、外部導出端子６ａ，６ｂ，６ｃ（図９（Ａ）および図１１（Ａ）参照）の上端が折り曲げられ、図１１（Ｂ）に示す第１の実施形態のパワー半導体モジュール１００が完成する。

つまり、第１の実施形態のパワー半導体モジュール１００では、図１１（Ｂ）および図１１（Ｃ）に示すように、ダイオードチップ３ａのアノード電極およびダイオードチップ３ｂのカソード電極と外部導出端子６ａとが電気的に接続され、ダイオードチップ３ａのカソード電極と外部導出端子６ｂとが電気的に接続され、ダイオードチップ３ｂのアノード電極と外部導出端子６ｃとが電気的に接続され、パワー半導体モジュール１００がダブラー型に構成されている。

ところで、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｂ）に記載されたパワー半導体モジュールのように、外部導出端子の上側鉛直部分と上側水平部分とがＬ字状に接続され、外部導出端子の上側鉛直部分と上側水平部分との接続部分が円弧筒状に形成されない場合には、外部導出端子のプレス加工費が嵩んでしまう。

この点に鑑み、第１の実施形態のパワー半導体モジュール１００では、図１２（Ａ）に示すように、外部導出端子６ａの接続部分６ａ５が、内周面６ａ５ａと外周面６ａ５ｂとを有する円弧筒状に形成されている。そのため、第１の実施形態のパワー半導体モジュール１００によれば、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｂ）に記載されたパワー半導体モジュールよりも外部導出端子６ａのプレス加工費を削減することができる。

更に、第１の実施形態のパワー半導体モジュール１００では、図１３（Ａ）に示すように、外部導出端子６ａの接続部分６ａ５の内周面６ａ５ａの全体、および、外部導出端子６ａの接続部分６ａ５の外周面６ａ５ｂの全体が、外囲ケース６のブロック部６ｇ１によって被覆されている。

ところで、第１の実施形態のパワー半導体モジュール１００では、図１２（Ａ）に示すように外部導出端子６ａの接続部分６ａ５が、内周面６ａ５ａと外周面６ａ５ｂとを有する円弧筒状に形成されているため、仮に、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｂ）に記載されたパワー半導体モジュールのように、外囲ケース６（図６（Ａ）参照）の概略四角柱形状のブロック部６ｇ１（図６（Ａ）および図１３（Ａ）参照）の下面６ｇ１ｂ（図６（Ａ）および図１３（Ａ）参照）と、外部導出端子６ａ（図６（Ａ）および図１３（Ａ）参照）の上側水平部分６ａ２（図１３（Ａ）参照）の下面６ａ２ｂ（図１３（Ａ）参照）とを同一の高さに設定すると、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１（図６（Ａ）および図１３（Ａ）参照）のうちの外部導出端子６ａ（図６（Ａ）および図１３（Ａ）参照）の接続部分６ａ５（図１３（Ａ）参照）の外周面６ａ５ｂ（図１３（Ａ）参照）を被覆する部分の肉厚が薄くなってしまい、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１（図６（Ａ）および図１３（Ａ）参照）の成形性が悪化してしまうおそれがある。

この点に鑑み、第１の実施形態のパワー半導体モジュール１００では、図１３（Ａ）に示すように、外囲ケース６（図６（Ａ）参照）の概略四角柱形状のブロック部６ｇ１の下面６ｇ１ｂが、外部導出端子６ａの上側水平部分６ａ２の下面６ａ２ｂよりも低い位置に設定されている。

つまり、第１の実施形態のパワー半導体モジュール１００では、図１３（Ａ）に示すように、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１のうちの外部導出端子６ａの接続部分６ａ５の外周面６ａ５ｂを被覆する部分の肉厚が十分な値に設定されている。

そのため、第１の実施形態のパワー半導体モジュール１００によれば、外囲ケース６の概略四角柱形状のブロック部６ｇ１の下面６ｇ１ｂと外部導出端子６ａの上側水平部分６ａ２の下面６ａ２ｂとが同一の高さに設定されている場合よりも、外囲ケース６のブロック部６ｇ１のうちの外部導出端子６ａの接続部分６ａ５の外周面６ａ５ｂを被覆する部分の成形性を向上させることができる。

また、第１の実施形態のパワー半導体モジュール１００では、図１２（Ｂ）に示すように、外部導出端子６ａの上側水平部分６ａ２の上面６ａ２ａ（図１２（Ａ）参照）に、接続部分６ａ５に隣接する隣接部分６ａ２ａ１と、接続部分６ａ６に隣接する隣接部分６ａ２ａ２とが設けられている。更に、図１２（Ｂ）および図１３（Ａ）に示すように、外部導出端子６ａの上側水平部分６ａ２の上面６ａ２ａ（図１２（Ａ）参照）の隣接部分６ａ２ａ１（図１２（Ｂ）参照）が、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１（図１３（Ａ）参照）によって被覆されている。また、図１２（Ｂ）および図１３（Ａ）に示すように、外部導出端子６ａの上側水平部分６ａ２の上面６ａ２ａ（図１２（Ａ）参照）の隣接部分６ａ２ａ２（図１２（Ｂ）参照）が、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１（図１３（Ａ）参照）によって被覆されることなく、露出せしめられている。

更に、第１の実施形態のパワー半導体モジュール１００では、図１２（Ｂ）に示すように、外部導出端子６ａの上側水平部分６ａ２の下面６ａ２ｂ（図１２（Ａ）参照）に、接続部分６ａ５に隣接する隣接部分６ａ２ｂ１と、接続部分６ａ６に隣接する隣接部分６ａ２ｂ２とが設けられている。また、図１２（Ｂ）および図１３（Ａ）に示すように、外部導出端子６ａの上側水平部分６ａ２の下面６ａ２ｂ（図１２（Ａ）参照）の隣接部分６ａ２ｂ２（図１２（Ｂ）参照）が、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１（図１３（Ａ）参照）によって被覆されることなく、露出せしめられている。

つまり、第１の実施形態のパワー半導体モジュール１００では、図１２（Ｂ）および図１３（Ａ）に示すように、外部導出端子６ａの上側水平部分６ａ２の上面６ａ２ａ（図１２（Ａ）参照）の隣接部分６ａ２ａ２（図１２（Ｂ）参照）、および、外部導出端子６ａの上側水平部分６ａ２の下面６ａ２ｂ（図１２（Ａ）参照）の隣接部分６ａ２ｂ２（図１２（Ｂ）参照）が、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１（図１３（Ａ）参照）から露出せしめられている。

そのため、第１の実施形態のパワー半導体モジュール１００によれば、外部導出端子６ａの上側水平部分６ａ２の上面６ａ２ａの隣接部分６ａ２ａ２および外部導出端子６ａの上側水平部分６ａ２の下面６ａ２ｂの隣接部分６ａ２ｂ２が外囲ケース６のブロック部６ｇ１によって被覆されている場合よりも、外部導出端子６ａのバネ性を向上させることができ、それにより、絶縁基板２（図９（Ｂ）参照）の上面側導体パターン２ｂ２（図９（Ｂ）参照）と外部導出端子６ａ（図９（Ｂ）参照）の下側水平部分６ａ４（図９（Ｂ）参照）の下面との間の半田１０ｆ１（図９（Ｂ）参照）の接続信頼性を向上させることができる。

ところで、外囲ケース６（図６（Ａ）参照）の概略四角柱形状のブロック部６ｇ１（図１３（Ａ）参照）の下面６ｇ１ｂ（図１３（Ａ）参照）を、外部導出端子６ａ（図１３（Ａ）参照）の上側水平部分６ａ２（図１３（Ａ）参照）の下面６ａ２ｂ（図１３（Ａ）参照）よりも低い位置に設定することにより、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１（図１３（Ａ）参照）のうちの、外部導出端子６ａ（図１３（Ａ）参照）の上側水平部分６ａ２（図１３（Ａ）参照）の下面６ａ２ｂ（図１３（Ａ）参照）の隣接部分６ａ２ｂ１（図１２（Ｂ）参照）を被覆する部分の肉厚を大きくすることができ、その部分の成形性を向上させることができる。

ところが、その部分の成形性を向上させるために、その部分の肉厚を大きくすると、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１（図１３（Ａ）参照）の下面６ｇ１ｂ（図１３（Ａ）参照）の下側の自由空間が小さくなるという問題が生じてしまう。

この点に鑑み、第１の実施形態のパワー半導体モジュール１００では、図１２（Ｃ）に示すように、外部導出端子６ａの上側水平部分６ａ２の下面６ａ２ｂ（図１２（Ａ）参照）の隣接部分６ａ２ｂ１に、右端部６ａ２ｂ１ｂと、左端部６ａ２ｂ１ｃと、それらの間の中央部６ａ２ｂ１ａとが設けられている。また、図１２（Ｃ）および図１３（Ｂ）に示すように、外部導出端子６ａの上側水平部分６ａ２（図１２（Ｃ）参照）の下面６ａ２ｂ（図１３（Ｂ）参照）の隣接部分６ａ２ｂ１の右端部６ａ２ｂ１ｂ（図１２（Ｃ）参照）と左端部６ａ２ｂ１ｃ（図１２（Ｃ）参照）とが、外囲ケース６（（図６（Ａ）参照）のブロック部６ｇ１（図１３（Ｂ）参照）によって被覆されている。更に、図１２（Ｃ）および図１３（Ｂ）に示すように、外部導出端子６ａの上側水平部分６ａ２（図１２（Ｃ）参照）の下面６ａ２ｂ（図１３（Ｂ）参照）の隣接部分６ａ２ｂ１の中央部６ａ２ｂ１ａが、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１（図１３（Ｂ）参照）によって被覆されることなく、露出せしめられている。

つまり、第１の実施形態のパワー半導体モジュール１００では、図１２（Ｃ）および図１３（Ｂ）に示すように、外部導出端子６ａの上側水平部分６ａ２（図１２（Ｃ）参照）の下面６ａ２ｂ（図１３（Ｂ）参照）の隣接部分６ａ２ｂ１の右端部６ａ２ｂ１ｂ（図１２（Ｃ）参照）と左端部６ａ２ｂ１ｃ（図１２（Ｃ）参照）とを、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１（図１３（Ｂ）参照）によって被覆することにより、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１（図１３（Ｂ）参照）のうちの、外部導出端子６ａの上側水平部分６ａ２（図１２（Ｃ）参照）の下面６ａ２ｂ（図１３（Ｂ）参照）の隣接部分６ａ２ｂ１を被覆する部分の成形性が向上せしめられている。

更に、第１の実施形態のパワー半導体モジュール１００では、図１２（Ｃ）および図１３（Ｂ）に示すように、外部導出端子６ａの上側水平部分６ａ２（図１２（Ｃ）参照）の下面６ａ２ｂ（図１３（Ｂ）参照）の隣接部分６ａ２ｂ１の中央部６ａ２ｂ１ａを、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１（図１３（Ｂ）参照）によって被覆することなく露出させることにより、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１（図１３（Ｂ）参照）の下側の自由空間が確保されている。

すなわち、第１の実施形態のパワー半導体モジュール１００によれば、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１（図１３参照）のうちの外部導出端子６ａ（図１３参照）の上側水平部分６ａ２（図１３（Ａ）参照）の下面６ａ２ｂ（図１３参照）の隣接部分６ａ２ｂ１（図１３（Ｂ）参照）を被覆する部分の成形性を向上させつつ、外囲ケース６（図６（Ａ）参照）のブロック部６ｇ１（図１３参照）の下側の自由空間を確保することができる。

また、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｃ）に記載されたパワー半導体モジュールのように、外部導出端子の上側鉛直部分と上側水平部分とがＬ字状に接続され、外部導出端子の上側鉛直部分と上側水平部分との接続部分が円弧筒状に形成されない場合には、外部導出端子のプレス加工費が嵩んでしまう。

この点に鑑み、第１の実施形態のパワー半導体モジュール１００では、図１４（Ａ）に示すように、外部導出端子６ｂの接続部分６ｂ５が、内周面６ｂ５ａと外周面６ｂ５ｂとを有する円弧筒状に形成されている。そのため、第１の実施形態のパワー半導体モジュール１００によれば、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｃ）に記載されたパワー半導体モジュールよりも外部導出端子６ｂのプレス加工費を削減することができる。

更に、第１の実施形態のパワー半導体モジュール１００では、図１５（Ａ）に示すように、外部導出端子６ｂの接続部分６ｂ５の内周面６ｂ５ａの全体、および、外部導出端子６ｂの接続部分６ｂ５の外周面６ｂ５ｂの全体が、外囲ケース６のブロック部６ｆ１によって被覆されている。

ところで、第１の実施形態のパワー半導体モジュール１００では、図１４（Ａ）に示すように外部導出端子６ｂの接続部分６ｂ５が、内周面６ｂ５ａと外周面６ｂ５ｂとを有する円弧筒状に形成されているため、仮に、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｃ）に記載されたパワー半導体モジュールのように、外囲ケース６（図６（Ａ）参照）の概略四角柱形状のブロック部６ｆ１（図６（Ａ）および図１５（Ａ）参照）の下面６ｆ１ｂ（図６（Ａ）および図１５（Ａ）参照）と、外部導出端子６ｂ（図６（Ａ）および図１５（Ａ）参照）の上側水平部分６ｂ２（図１５（Ａ）参照）の下面６ｂ２ｂ（図１５（Ａ）参照）とを同一の高さに設定すると、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１（図６（Ａ）および図１５（Ａ）参照）のうちの外部導出端子６ｂ（図６（Ａ）および図１５（Ａ）参照）の接続部分６ｂ５（図１５（Ａ）参照）の外周面６ｂ５ｂ（図１５（Ａ）参照）を被覆する部分の肉厚が薄くなってしまい、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１（図６（Ａ）および図１５（Ａ）参照）の成形性が悪化してしまうおそれがある。

この点に鑑み、第１の実施形態のパワー半導体モジュール１００では、図１５（Ａ）に示すように、外囲ケース６（図６（Ａ）参照）の概略四角柱形状のブロック部６ｆ１の下面６ｆ１ｂが、外部導出端子６ｂの上側水平部分６ｂ２の下面６ｂ２ｂよりも低い位置に設定されている。

つまり、第１の実施形態のパワー半導体モジュール１００では、図１５（Ａ）に示すように、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１のうちの外部導出端子６ｂの接続部分６ｂ５の外周面６ｂ５ｂを被覆する部分の肉厚が十分な値に設定されている。

そのため、第１の実施形態のパワー半導体モジュール１００によれば、外囲ケース６の概略四角柱形状のブロック部６ｆ１の下面６ｆ１ｂと外部導出端子６ｂの上側水平部分６ｂ２の下面６ｂ２ｂとが同一の高さに設定されている場合よりも、外囲ケース６のブロック部６ｆ１のうちの外部導出端子６ｂの接続部分６ｂ５の外周面６ｂ５ｂを被覆する部分の成形性を向上させることができる。

また、第１の実施形態のパワー半導体モジュール１００では、図１４（Ｂ）に示すように、外部導出端子６ｂの上側水平部分６ｂ２の上面６ｂ２ａ（図１４（Ａ）参照）に、接続部分６ｂ５に隣接する隣接部分６ｂ２ａ１と、接続部分６ｂ６に隣接する隣接部分６ｂ２ａ２とが設けられている。更に、図１４（Ｂ）および図１５（Ａ）に示すように、外部導出端子６ｂの上側水平部分６ｂ２の上面６ｂ２ａ（図１４（Ａ）参照）の隣接部分６ｂ２ａ１（図１４（Ｂ）参照）が、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１（図１５（Ａ）参照）によって被覆されている。また、図１４（Ｂ）および図１５（Ａ）に示すように、外部導出端子６ｂの上側水平部分６ｂ２の上面６ｂ２ａ（図１４（Ａ）参照）の隣接部分６ｂ２ａ２（図１４（Ｂ）参照）が、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１（図１５（Ａ）参照）によって被覆されることなく、露出せしめられている。

更に、第１の実施形態のパワー半導体モジュール１００では、図１４（Ｂ）に示すように、外部導出端子６ｂの上側水平部分６ｂ２の下面６ｂ２ｂ（図１４（Ａ）参照）に、接続部分６ｂ５に隣接する隣接部分６ｂ２ｂ１と、接続部分６ｂ６に隣接する隣接部分６ｂ２ｂ２とが設けられている。また、図１４（Ｂ）および図１５（Ａ）に示すように、外部導出端子６ｂの上側水平部分６ｂ２の下面６ｂ２ｂ（図１４（Ａ）参照）の隣接部分６ｂ２ｂ２（図１４（Ｂ）参照）が、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１（図１５（Ａ）参照）によって被覆されることなく、露出せしめられている。

つまり、第１の実施形態のパワー半導体モジュール１００では、図１４（Ｂ）および図１５（Ａ）に示すように、外部導出端子６ｂの上側水平部分６ｂ２の上面６ｂ２ａ（図１４（Ａ）参照）の隣接部分６ｂ２ａ２（図１４（Ｂ）参照）、および、外部導出端子６ｂの上側水平部分６ｂ２の下面６ｂ２ｂ（図１４（Ａ）参照）の隣接部分６ｂ２ｂ２（図１４（Ｂ）参照）が、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１（図１５（Ａ）参照）から露出せしめられている。

そのため、第１の実施形態のパワー半導体モジュール１００によれば、外部導出端子６ｂの上側水平部分６ｂ２の上面６ｂ２ａの隣接部分６ｂ２ａ２および外部導出端子６ｂの上側水平部分６ｂ２の下面６ｂ２ｂの隣接部分６ｂ２ｂ２が外囲ケース６のブロック部６ｆ１によって被覆されている場合よりも、外部導出端子６ｂのバネ性を向上させることができ、それにより、絶縁基板２（図９（Ｃ）参照）の上面側導体パターン２ｂ１（図９（Ｃ）参照）と外部導出端子６ｂ（図９（Ａ）参照）の下側水平部分６ｂ４（図９（Ｃ）参照）の下面との間の半田１０ｆ２（図９（Ｃ）参照）の接続信頼性を向上させることができる。

ところで、外囲ケース６（図６（Ａ）参照）の概略四角柱形状のブロック部６ｆ１（図１５（Ａ）参照）の下面６ｆ１ｂ（図１５（Ａ）参照）を、外部導出端子６ｂ（図１５（Ａ）参照）の上側水平部分６ｂ２（図１５（Ａ）参照）の下面６ｂ２ｂ（図１５（Ａ）参照）よりも低い位置に設定することにより、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１（図１５（Ａ）参照）のうちの、外部導出端子６ｂ（図１５（Ａ）参照）の上側水平部分６ｂ２（図１５（Ａ）参照）の下面６ｂ２ｂ（図１５（Ａ）参照）の隣接部分６ｂ２ｂ１（図１４（Ｂ）参照）を被覆する部分の肉厚を大きくすることができ、その部分の成形性を向上させることができる。

ところが、その部分の成形性を向上させるために、その部分の肉厚を大きくすると、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１（図１５（Ａ）参照）の下面６ｆ１ｂ（図１５（Ａ）参照）の下側の自由空間が小さくなるという問題が生じてしまう。

この点に鑑み、第１の実施形態のパワー半導体モジュール１００では、図１４（Ｃ）に示すように、外部導出端子６ｂの上側水平部分６ｂ２の下面６ｂ２ｂ（図１４（Ａ）参照）の隣接部分６ｂ２ｂ１に、右端部６ｂ２ｂ１ｂと、左端部６ｂ２ｂ１ｃと、それらの間の中央部６ｂ２ｂ１ａとが設けられている。また、図１４（Ｃ）および図１５（Ｂ）に示すように、外部導出端子６ｂの上側水平部分６ｂ２（図１４（Ｃ）参照）の下面６ｂ２ｂ（図１５（Ｂ）参照）の隣接部分６ｂ２ｂ１の右端部６ｂ２ｂ１ｂ（図１４（Ｃ）参照）と左端部６ｂ２ｂ１ｃ（図１４（Ｃ）参照）とが、外囲ケース６（（図６（Ａ）参照）のブロック部６ｆ１（図１５（Ｂ）参照）によって被覆されている。更に、図１４（Ｃ）および図１５（Ｂ）に示すように、外部導出端子６ｂの上側水平部分６ｂ２（図１４（Ｃ）参照）の下面６ｂ２ｂ（図１５（Ｂ）参照）の隣接部分６ｂ２ｂ１の中央部６ｂ２ｂ１ａが、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１（図１５（Ｂ）参照）によって被覆されることなく、露出せしめられている。

つまり、第１の実施形態のパワー半導体モジュール１００では、図１４（Ｃ）および図１５（Ｂ）に示すように、外部導出端子６ｂの上側水平部分６ｂ２（図１４（Ｃ）参照）の下面６ｂ２ｂ（図１５（Ｂ）参照）の隣接部分６ｂ２ｂ１の右端部６ｂ２ｂ１ｂ（図１４（Ｃ）参照）と左端部６ｂ２ｂ１ｃ（図１４（Ｃ）参照）とを、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１（図１５（Ｂ）参照）によって被覆することにより、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１（図１５（Ｂ）参照）のうちの、外部導出端子６ｂの上側水平部分６ｂ２（図１４（Ｃ）参照）の下面６ｂ２ｂ（図１５（Ｂ）参照）の隣接部分６ｂ２ｂ１を被覆する部分の成形性が向上せしめられている。

更に、第１の実施形態のパワー半導体モジュール１００では、図１４（Ｃ）および図１５（Ｂ）に示すように、外部導出端子６ｂの上側水平部分６ｂ２（図１４（Ｃ）参照）の下面６ｂ２ｂ（図１５（Ｂ）参照）の隣接部分６ｂ２ｂ１の中央部６ｂ２ｂ１ａを、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１（図１５（Ｂ）参照）によって被覆することなく露出させることにより、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１（図１５（Ｂ）参照）の下側の自由空間が確保されている。

すなわち、第１の実施形態のパワー半導体モジュール１００によれば、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１（図１５参照）のうちの外部導出端子６ｂ（図１５参照）の上側水平部分６ｂ２（図１５（Ａ）参照）の下面６ｂ２ｂ（図１５参照）の隣接部分６ｂ２ｂ１（図１５（Ｂ）参照）を被覆する部分の成形性を向上させつつ、外囲ケース６（図６（Ａ）参照）のブロック部６ｆ１（図１５参照）の下側の自由空間を確保することができる。

また、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｄ）に記載されたパワー半導体モジュールのように、外部導出端子の上側鉛直部分と上側水平部分とがＬ字状に接続され、外部導出端子の上側鉛直部分と上側水平部分との接続部分が円弧筒状に形成されない場合には、外部導出端子のプレス加工費が嵩んでしまう。

この点に鑑み、第１の実施形態のパワー半導体モジュール１００では、図１６（Ａ）に示すように、外部導出端子６ｃの接続部分６ｃ５が、内周面６ｃ５ａと外周面６ｃ５ｂとを有する円弧筒状に形成されている。そのため、第１の実施形態のパワー半導体モジュール１００によれば、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｄ）に記載されたパワー半導体モジュールよりも外部導出端子６ｃのプレス加工費を削減することができる。

更に、第１の実施形態のパワー半導体モジュール１００では、図１７（Ａ）に示すように、外部導出端子６ｃの接続部分６ｃ５の内周面６ｃ５ａの全体、および、外部導出端子６ｃの接続部分６ｃ５の外周面６ｃ５ｂの全体が、外囲ケース６のブロック部６ｆ２によって被覆されている。

ところで、第１の実施形態のパワー半導体モジュール１００では、図１６（Ａ）に示すように外部導出端子６ｃの接続部分６ｃ５が、内周面６ｃ５ａと外周面６ｃ５ｂとを有する円弧筒状に形成されているため、仮に、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｄ）に記載されたパワー半導体モジュールのように、外囲ケース６（図６（Ｂ）参照）の概略四角柱形状のブロック部６ｆ２（図６（Ｂ）および図１７（Ａ）参照）の下面６ｆ２ｂ（図６（Ｂ）および図１７（Ａ）参照）と、外部導出端子６ｃ（図６（Ｂ）および図１７（Ａ）参照）の上側水平部分６ｃ２（図１７（Ａ）参照）の下面６ｃ２ｂ（図１７（Ａ）参照）とを同一の高さに設定すると、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２（図６（Ｂ）および図１７（Ａ）参照）のうちの外部導出端子６ｃ（図６（Ｂ）および図１７（Ａ）参照）の接続部分６ｃ５（図１７（Ａ）参照）の外周面６ｃ５ｂ（図１７（Ａ）参照）を被覆する部分の肉厚が薄くなってしまい、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２（図６（Ｂ）および図１７（Ａ）参照）の成形性が悪化してしまうおそれがある。

この点に鑑み、第１の実施形態のパワー半導体モジュール１００では、図１７（Ａ）に示すように、外囲ケース６（図６（Ｂ）参照）の概略四角柱形状のブロック部６ｆ２の下面６ｆ２ｂが、外部導出端子６ｃの上側水平部分６ｃ２の下面６ｃ２ｂよりも低い位置に設定されている。

つまり、第１の実施形態のパワー半導体モジュール１００では、図１７（Ａ）に示すように、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２のうちの外部導出端子６ｃの接続部分６ｃ５の外周面６ｃ５ｂを被覆する部分の肉厚が十分な値に設定されている。

そのため、第１の実施形態のパワー半導体モジュール１００によれば、外囲ケース６の概略四角柱形状のブロック部６ｆ２の下面６ｆ２ｂと外部導出端子６ｃの上側水平部分６ｃ２の下面６ｃ２ｂとが同一の高さに設定されている場合よりも、外囲ケース６のブロック部６ｆ２のうちの外部導出端子６ｃの接続部分６ｃ５の外周面６ｃ５ｂを被覆する部分の成形性を向上させることができる。

また、第１の実施形態のパワー半導体モジュール１００では、図１６（Ｂ）に示すように、外部導出端子６ｃの上側水平部分６ｃ２の上面６ｃ２ａ（図１６（Ａ）参照）に、接続部分６ｃ５に隣接する隣接部分６ｃ２ａ１と、接続部分６ｃ６に隣接する隣接部分６ｃ２ａ２とが設けられている。更に、図１６（Ｂ）および図１７（Ａ）に示すように、外部導出端子６ｃの上側水平部分６ｃ２の上面６ｃ２ａ（図１６（Ａ）参照）の隣接部分６ｃ２ａ１（図１６（Ｂ）参照）が、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２（図１７（Ａ）参照）によって被覆されている。また、図１６（Ｂ）および図１７（Ａ）に示すように、外部導出端子６ｃの上側水平部分６ｃ２の上面６ｃ２ａ（図１６（Ａ）参照）の隣接部分６ｃ２ａ２（図１６（Ｂ）参照）が、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２（図１７（Ａ）参照）によって被覆されることなく、露出せしめられている。

更に、第１の実施形態のパワー半導体モジュール１００では、図１６（Ｂ）に示すように、外部導出端子６ｃの上側水平部分６ｃ２の下面６ｃ２ｂ（図１６（Ａ）参照）に、接続部分６ｃ５に隣接する隣接部分６ｃ２ｂ１と、接続部分６ｃ６に隣接する隣接部分６ｃ２ｂ２とが設けられている。また、図１６（Ｂ）および図１７（Ａ）に示すように、外部導出端子６ｃの上側水平部分６ｃ２の下面６ｃ２ｂ（図１６（Ａ）参照）の隣接部分６ｃ２ｂ２（図１６（Ｂ）参照）が、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２（図１７（Ａ）参照）によって被覆されることなく、露出せしめられている。

つまり、第１の実施形態のパワー半導体モジュール１００では、図１６（Ｂ）および図１７（Ａ）に示すように、外部導出端子６ｃの上側水平部分６ｃ２の上面６ｃ２ａ（図１６（Ａ）参照）の隣接部分６ｃ２ａ２（図１６（Ｂ）参照）、および、外部導出端子６ｃの上側水平部分６ｃ２の下面６ｃ２ｂ（図１６（Ａ）参照）の隣接部分６ｃ２ｂ２（図１６（Ｂ）参照）が、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２（図１７（Ａ）参照）から露出せしめられている。

そのため、第１の実施形態のパワー半導体モジュール１００によれば、外部導出端子６ｃの上側水平部分６ｃ２の上面６ｃ２ａの隣接部分６ｃ２ａ２および外部導出端子６ｃの上側水平部分６ｃ２の下面６ｃ２ｂの隣接部分６ｃ２ｂ２が外囲ケース６のブロック部６ｆ２によって被覆されている場合よりも、外部導出端子６ｃのバネ性を向上させることができ、それにより、絶縁基板２（図９（Ｃ）参照）の上面側導体パターン２ｂ３（図９（Ｃ）参照）と外部導出端子６ｃ（図９（Ａ）参照）の下側水平部分６ｃ４（図９（Ｃ）参照）の下面との間の半田１０ｆ３（図９（Ｃ）参照）の接続信頼性を向上させることができる。

ところで、外囲ケース６（図６（Ｂ）参照）の概略四角柱形状のブロック部６ｆ２（図１７（Ａ）参照）の下面６ｆ２ｂ（図１７（Ａ）参照）を、外部導出端子６ｃ（図１７（Ａ）参照）の上側水平部分６ｃ２（図１７（Ａ）参照）の下面６ｃ２ｂ（図１７（Ａ）参照）よりも低い位置に設定することにより、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２（図１７（Ａ）参照）のうちの、外部導出端子６ｃ（図１７（Ａ）参照）の上側水平部分６ｃ２（図１７（Ａ）参照）の下面６ｃ２ｂ（図１７（Ａ）参照）の隣接部分６ｃ２ｂ１（図１６（Ｂ）参照）を被覆する部分の肉厚を大きくすることができ、その部分の成形性を向上させることができる。

ところが、その部分の成形性を向上させるために、その部分の肉厚を大きくすると、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２（図１７（Ａ）参照）の下面６ｆ２ｂ（図１７（Ａ）参照）の下側の自由空間が小さくなるという問題が生じてしまう。

この点に鑑み、第１の実施形態のパワー半導体モジュール１００では、図１６（Ｃ）に示すように、外部導出端子６ｃの上側水平部分６ｃ２の下面６ｃ２ｂ（図１６（Ａ）参照）の隣接部分６ｃ２ｂ１に、右端部６ｃ２ｂ１ｂと、左端部６ｃ２ｂ１ｃと、それらの間の中央部６ｃ２ｂ１ａとが設けられている。また、図１６（Ｃ）および図１７（Ｂ）に示すように、外部導出端子６ｃの上側水平部分６ｃ２（図１６（Ｃ）参照）の下面６ｃ２ｂ（図１７（Ｂ）参照）の隣接部分６ｃ２ｂ１の右端部６ｃ２ｂ１ｂ（図１６（Ｃ）参照）と左端部６ｃ２ｂ１ｃ（図１６（Ｃ）参照）とが、外囲ケース６（（図６（Ｂ）参照）のブロック部６ｆ２（図１７（Ｂ）参照）によって被覆されている。更に、図１６（Ｃ）および図１７（Ｂ）に示すように、外部導出端子６ｃの上側水平部分６ｃ２（図１６（Ｃ）参照）の下面６ｃ２ｂ（図１７（Ｂ）参照）の隣接部分６ｃ２ｂ１の中央部６ｃ２ｂ１ａが、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２（図１７（Ｂ）参照）によって被覆されることなく、露出せしめられている。

つまり、第１の実施形態のパワー半導体モジュール１００では、図１６（Ｃ）および図１７（Ｂ）に示すように、外部導出端子６ｃの上側水平部分６ｃ２（図１６（Ｃ）参照）の下面６ｃ２ｂ（図１７（Ｂ）参照）の隣接部分６ｃ２ｂ１の右端部６ｃ２ｂ１ｂ（図１６（Ｃ）参照）と左端部６ｃ２ｂ１ｃ（図１６（Ｃ）参照）とを、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２（図１７（Ｂ）参照）によって被覆することにより、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２（図１７（Ｂ）参照）のうちの、外部導出端子６ｃの上側水平部分６ｃ２（図１６（Ｃ）参照）の下面６ｃ２ｂ（図１７（Ｂ）参照）の隣接部分６ｃ２ｂ１を被覆する部分の成形性が向上せしめられている。

更に、第１の実施形態のパワー半導体モジュール１００では、図１６（Ｃ）および図１７（Ｂ）に示すように、外部導出端子６ｃの上側水平部分６ｃ２（図１６（Ｃ）参照）の下面６ｃ２ｂ（図１７（Ｂ）参照）の隣接部分６ｃ２ｂ１の中央部６ｃ２ｂ１ａを、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２（図１７（Ｂ）参照）によって被覆することなく露出させることにより、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２（図１７（Ｂ）参照）の下側の自由空間が確保されている。

すなわち、第１の実施形態のパワー半導体モジュール１００によれば、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２（図１７参照）のうちの外部導出端子６ｃ（図１７参照）の上側水平部分６ｃ２（図１７（Ａ）参照）の下面６ｃ２ｂ（図１７参照）の隣接部分６ｃ２ｂ１（図１７（Ｂ）参照）を被覆する部分の成形性を向上させつつ、外囲ケース６（図６（Ｂ）参照）のブロック部６ｆ２（図１７参照）の下側の自由空間を確保することができる。

以下、本発明のパワー半導体モジュールの第２の実施形態について説明する。図１８は第２の実施形態のパワー半導体モジュール２００の一部を構成する金属製放熱板１１を示した図である。詳細には、図１８（Ａ）は金属製放熱板１１の平面図、図１８（Ｂ）は図１８（Ａ）のＡ１−Ａ１線に沿った鉛直断面図である。図１９は金属製放熱板１１上にダイオードチップ１３ａ，１３ｂ等が搭載される様子を示した図である。詳細には、図１９（Ａ）は金属製放熱板１１上に例えばアノードＰＣＭ（琺瑯鉄）板、アノードモリブデン板などのようなアノード電極板１４ａ，１４ｂが搭載され、アノード電極板１４ａ，１４ｂ上にダイオードチップ１３ａ，１３ｂが搭載され、ダイオードチップ１３ａ，１３ｂ上に例えばカソードＰＣＭ（琺瑯鉄）板、カソードモリブデン板などのようなカソード電極板１４ｃ，１４ｄが搭載された状態を示した平面図である。図１９（Ｂ）はその状態を示した分解組立正面図である。

図２０および図２１は図１９（Ａ）に示した組立体上に被せられる外囲ケース１６の部品図である。詳細には、図２０（Ａ）は外囲ケース１６の平面図、図２０（Ｂ）は外囲ケース１６の正面図、図２０（Ｃ）は外囲ケース１６の底面図である。図２１（Ａ）は図２０（Ａ）のＢ１−Ｂ１線に沿った鉛直断面図、図２１（Ｂ）は図２０（Ａ）のＣ１−Ｃ１線に沿った鉛直断面図である。図２２および図２３は外囲ケース１６の一部を構成する外部導出端子１６ａ，１６ｂの部品図である。詳細には、図２２（Ａ）は外部導出端子１６ａ，１６ｂの平面図、図２２（Ｂ）は外部導出端子１６ａ，１６ｂの正面図、図２２（Ｃ）は外部導出端子１６ａ，１６ｂの底面図である。図２３（Ａ）は図２２（Ａ）のＤ１−Ｄ１線に沿った鉛直断面図、図２３（Ｂ）は図２２（Ａ）のＥ１−Ｅ１線に沿った鉛直断面図である。

図２４は図１９（Ａ）に示した組立体上に図２０および図２１に示した外囲ケース１６が被せられる様子を示した図である。詳細には、図２４（Ａ）は図１９（Ａ）に示した組立体上に図２０および図２１に示した外囲ケース１６が被せられた状態を示した平面図である。図２４（Ｂ）は図２４（Ａ）のＦ１−Ｆ１線に沿った分解組立断面図である。図２５は第２の実施形態のパワー半導体モジュール２００を示した図である。詳細には、図２５（Ａ）は図２４（Ａ）に示した組立体上に、図１０に示した蓋体７が被せられることにより得られる第２の実施形態のパワー半導体モジュール２００の平面図である。図２５（Ｂ）は図２５（Ａ）に示した外部導出端子１６ａ，１６ｂの上端部が折り曲げられることにより得られる第２の実施形態のパワー半導体モジュール２００の概略的な鉛直断面図である。図２５（Ｃ）は第２の実施形態のパワー半導体モジュール２００の等価回路図である。

図２６は図２２および図２３に示した外部導出端子１６ａの拡大図である。詳細には、図２６（Ａ）および図２６（Ｂ）は図２３（Ａ）に示した外部導出端子１６ａの一部の拡大図である。図２６（Ｃ）は図２６（Ａ）および図２６（Ｂ）の下側から見た外部導出端子１６ａの拡大底面図である。図２７は外部導出端子１６ａがインサート成形された外囲ケース１６のブロック部１６ｇ１の拡大図である。詳細には、図２７（Ａ）は図２１（Ａ）の一部を拡大して示した図である。図２７（Ｂ）は図２７（Ａ）の下側から見た外囲ケース１６のブロック部１６ｇ１および外部導出端子１６ａの底面図である。

図２８は図２２および図２３に示した外部導出端子１６ｂの拡大図である。詳細には、図２８（Ａ）および図２８（Ｂ）は図２３（Ｂ）に示した外部導出端子１６ｂの一部の拡大図である。図２８（Ｃ）は図２８（Ａ）および図２８（Ｂ）の下側から見た外部導出端子１６ｂの拡大底面図である。図２９は外部導出端子１６ｂがインサート成形された外囲ケース１６のブロック部１６ｆ１の拡大図である。詳細には、図２９（Ａ）は図２１（Ｂ）の一部を拡大して示した図である。図２９（Ｂ）は図２９（Ａ）の下側から見た外囲ケース１６のブロック部１６ｆ１および外部導出端子１６ｂの底面図である。

第２の実施形態のパワー半導体モジュール２００では、図１９（Ｂ）に示すように、金属製放熱板１１（図１８および図１９参照）の上面とアノード電極板１４ａ（図１９（Ｂ）参照）の下面との間に半田２０ａ１（図１９（Ｂ）参照）が配置されている。また、金属製放熱板１１（図１８および図１９参照）の上面とアノード電極板１４ｂ（図１９（Ｂ）参照）の下面との間に半田２０ａ２（図１９（Ｂ）参照）が配置されている。更に、アノード電極板１４ａ（図１９（Ｂ）参照）の上面とダイオードチップ１３ａ（図１９（Ｂ）参照）の下面のアノード電極との間に半田２０ｂ１（図１９（Ｂ）参照）が配置されている。また、アノード電極板１４ｂ（図１９（Ｂ）参照）の上面とダイオードチップ１３ｂ（図１９（Ｂ）参照）の下面のアノード電極との間に半田２０ｂ２（図１９（Ｂ）参照）が配置されている。

また、第２の実施形態のパワー半導体モジュール２００では、図１９（Ｂ）に示すように、ダイオードチップ１３ａ（図１９（Ｂ）参照）の上面のカソード電極とカソード電極板１４ｃ（図１９（Ａ）および図１９（Ｂ）参照）の下面との間に半田２０ｃ１（図１９（Ｂ）参照）が配置されている。更に、ダイオードチップ１３ｂ（図１９（Ｂ）参照）の上面のカソード電極とカソード電極板１４ｄ（図１９（Ａ）および図１９（Ｂ）参照）の下面との間に半田２０ｃ２（図１９（Ｂ）参照）が配置されている。

更に、第２の実施形態のパワー半導体モジュール２００では、図２０および図２１に示すように、右側壁１６ｄ（図２０（Ｃ）参照）と左側壁１６ｅ（図２０（Ｃ）参照）と前側壁１６ｆ（図２０および図２１参照）と後側壁１６ｇ（図２０（Ａ）、図２０（Ｃ）および図２１参照）とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース１６（図２０および図２１参照）が設けられている。また、概略四角柱形状のブロック部１６ｇ１（図２０（Ａ）、図２０（Ｃ）および図２１（Ａ）参照）が、外囲ケース１６（図２０および図２１参照）の前側壁１６ｆ（図２０（Ａ）および図２０（Ｃ）参照）の側（図２０（Ａ）の下側、図２０（Ｃ）の上側）に突出せしめられて、外囲ケース１６（図２０および図２１参照）の後側壁１６ｇ（図２０（Ａ）、図２０（Ｃ）および図２１参照）に一体的に形成されている。更に、概略四角柱形状のブロック部１６ｆ１（図２０（Ａ）、図２０（Ｃ）および図２１（Ｂ）参照）が、外囲ケース１６（図２０および図２１参照）の後側壁１６ｇ（図２０（Ａ）および図２０（Ｃ）参照）の側（図２０（Ａ）の上側、図２０（Ｃ）の下側）に突出せしめられて、外囲ケース１６（図２０および図２１参照）の前側壁１６ｆ（図２０（Ａ）、図２０（Ｃ）および図２１（Ｂ）参照）に一体的に形成されている。

また、第２の実施形態のパワー半導体モジュール２００では、図２２、図２３（Ａ）および図２６に示すように、上側鉛直部分１６ａ１（図２３（Ａ）および図２６参照）と、上側水平部分１６ａ２（図２３（Ａ）および図２６参照）と、下側鉛直部分１６ａ３（図２３（Ａ）、図２６（Ａ）および図２６（Ｂ）参照）と、下側水平部分１６ａ４（図２３（Ａ）および図２６参照）と、上側鉛直部分１６ａ１（図２３（Ａ）および図２６参照）と上側水平部分１６ａ２（図２３（Ａ）および図２６参照）とを接続する接続部分１６ａ５（図２３（Ａ）および図２６参照）と、上側水平部分１６ａ２（図２３（Ａ）および図２６参照）と下側鉛直部分１６ａ３（図２３（Ａ）、図２６（Ａ）および図２６（Ｂ）参照）とを接続する接続部分１６ａ６（図２３（Ａ）および図２６参照）と、下側鉛直部分１６ａ３（図２３（Ａ）、図２６（Ａ）および図２６（Ｂ）参照）と下側水平部分１６ａ４（図２３（Ａ）および図２６参照）とを接続する接続部分１６ａ７（図２３（Ａ）および図２６参照）とを有する外部導出端子１６ａ（図２２、図２３（Ａ）および図２６参照）が、金属材料のプレス加工によって形成されている。

更に、第２の実施形態のパワー半導体モジュール２００では、図２２、図２３（Ｂ）および図２８に示すように、上側鉛直部分１６ｂ１（図２３（Ｂ）および図２８参照）と、上側水平部分１６ｂ２（図２３（Ｂ）および図２８参照）と、下側鉛直部分１６ｂ３（図２３（Ｂ）、図２８（Ａ）および図２８（Ｂ）参照）と、下側水平部分１６ｂ４（図２３（Ｂ）および図２８参照）と、上側鉛直部分１６ｂ１（図２３（Ｂ）および図２８参照）と上側水平部分１６ｂ２（図２３（Ｂ）および図２８参照）とを接続する接続部分１６ｂ５（図２３（Ｂ）および図２８参照）と、上側水平部分１６ｂ２（図２３（Ｂ）および図２８参照）と下側鉛直部分１６ｂ３（図２３（Ｂ）、図２８（Ａ）および図２８（Ｂ）参照）とを接続する接続部分１６ｂ６（図２３（Ｂ）および図２８参照）と、下側鉛直部分１６ｂ３（図２３（Ｂ）、図２８（Ａ）および図２８（Ｂ）参照）と下側水平部分１６ｂ４（図２３（Ｂ）および図２８参照）とを接続する接続部分１６ｂ７（図２３（Ｂ）および図２８参照）とを有する外部導出端子１６ｂ（図２２、図２３（Ｂ）および図２８参照）が、金属材料のプレス加工によって形成されている。

更に、第２の実施形態のパワー半導体モジュール２００では、図２０（Ａ）、図２０（Ｃ）、図２１（Ａ）および図２７に示すように、外部導出端子１６ａが外囲ケース１６のブロック部１６ｇ１にインサート成形されている。また、図２０（Ａ）、図２０（Ｃ）、図２１（Ａ）および図２９に示すように、外部導出端子１６ｂが外囲ケース１６のブロック部１６ｆ１にインサート成形されている。

また、第２の実施形態のパワー半導体モジュール２００では、図２４（Ｂ）に示すように、カソード電極板１４ｃ（図２４（Ａ）および図２４（Ｂ）参照）の上面と、外部導出端子１６ａ（図２４（Ａ）および図２４（Ｂ）参照）の下側水平部分１６ａ４（図２４（Ａ）および図２４（Ｂ）参照）の下面との間に半田２０ｆ１（図２４（Ｂ）参照）が配置されている。更に、カソード電極板１４ｄ（図２４（Ａ）および図２４（Ｂ）参照）の上面と、外部導出端子１６ｂ（図２４（Ａ）参照）の下側水平部分１６ｂ４（図２４（Ａ）および図２４（Ｂ）参照）の下面との間に半田２０ｆ２（図２４（Ｂ）参照）が配置されている。

更に、第２の実施形態のパワー半導体モジュール２００では、図２４（Ａ）に示した組立体の外囲ケース１６の内側にゲル剤（図示せず）が充填され、図１０に示した蓋体７が被せられている。詳細には、蓋体７（図１０および図２５（Ａ）参照）の装着時に、図２５（Ａ）に示すように、外部導出端子１６ａ（図２４（Ａ）、図２４（Ｂ）および図２５（Ａ）参照）の上端が蓋体７（図１０および図２５（Ａ）参照）の導出穴７ａ（図１０（Ａ）および図１０（Ｃ）参照）を通され、外部導出端子１６ｂ（図２４（Ａ）および図２５（Ａ）参照）の上端が蓋体７（図１０および図２５（Ａ）参照）の導出穴７ｂ（図１０（Ａ）および図１０（Ｃ）参照）を通される。次いで、蓋体７（図１０および図２５（Ａ）参照）の上面の凹部７ｆ（図１０（Ａ）および図２５（Ａ）参照）にナット（図示せず）が挿入される。次いで、外部導出端子１６ａ，１６ｂ（図２４（Ａ）および図２５（Ａ）参照）の上端が折り曲げられ、図２５（Ｂ）に示す第２の実施形態のパワー半導体モジュール２００が完成する。

つまり、第２の実施形態のパワー半導体モジュール２００では、図２５（Ｂ）および図２５（Ｃ）に示すように、ダイオードチップ１３ａのアノード電極およびダイオードチップ１３ｂのアノード電極と金属製放熱板１１とが電気的に接続され、ダイオードチップ１３ａのカソード電極と外部導出端子１６ａとが電気的に接続され、ダイオードチップ１３ｂのカソード電極と外部導出端子１６ｂとが電気的に接続され、パワー半導体モジュール２００がアノードコモン（ダブラー）型に構成されている。

ところで、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｂ）に記載されたパワー半導体モジュールのように、外部導出端子の上側鉛直部分と上側水平部分とがＬ字状に接続され、外部導出端子の上側鉛直部分と上側水平部分との接続部分が円弧筒状に形成されない場合には、外部導出端子のプレス加工費が嵩んでしまう。

この点に鑑み、第２の実施形態のパワー半導体モジュール２００では、図２６（Ａ）に示すように、外部導出端子１６ａの接続部分１６ａ５が、内周面１６ａ５ａと外周面１６ａ５ｂとを有する円弧筒状に形成されている。そのため、第２の実施形態のパワー半導体モジュール２００によれば、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｂ）に記載されたパワー半導体モジュールよりも外部導出端子１６ａのプレス加工費を削減することができる。

更に、第２の実施形態のパワー半導体モジュール２００では、図２７（Ａ）に示すように、外部導出端子１６ａの接続部分１６ａ５の内周面１６ａ５ａの全体、および、外部導出端子１６ａの接続部分１６ａ５の外周面１６ａ５ｂの全体が、外囲ケース１６のブロック部１６ｇ１によって被覆されている。

ところで、第２の実施形態のパワー半導体モジュール２００では、図２６（Ａ）に示すように外部導出端子１６ａの接続部分１６ａ５が、内周面１６ａ５ａと外周面１６ａ５ｂとを有する円弧筒状に形成されているため、仮に、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｂ）に記載されたパワー半導体モジュールのように、外囲ケース１６（図２１（Ａ）参照）の概略四角柱形状のブロック部１６ｇ１（図２１（Ａ）および図２７（Ａ）参照）の下面１６ｇ１ｂ（図２１（Ａ）および図２７（Ａ）参照）と、外部導出端子１６ａ（図２１（Ａ）および図２７（Ａ）参照）の上側水平部分１６ａ２（図２７（Ａ）参照）の下面１６ａ２ｂ（図２７（Ａ）参照）とを同一の高さに設定すると、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１（図２１（Ａ）および図２７（Ａ）参照）のうちの外部導出端子１６ａ（図２１（Ａ）および図２７（Ａ）参照）の接続部分１６ａ５（図２７（Ａ）参照）の外周面１６ａ５ｂ（図２７（Ａ）参照）を被覆する部分の肉厚が薄くなってしまい、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１（図２１（Ａ）および図２７（Ａ）参照）の成形性が悪化してしまうおそれがある。

この点に鑑み、第２の実施形態のパワー半導体モジュール２００では、図２７（Ａ）に示すように、外囲ケース１６（図２１（Ａ）参照）の概略四角柱形状のブロック部１６ｇ１の下面１６ｇ１ｂが、外部導出端子１６ａの上側水平部分１６ａ２の下面１６ａ２ｂよりも低い位置に設定されている。

つまり、第２の実施形態のパワー半導体モジュール２００では、図２７（Ａ）に示すように、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１のうちの外部導出端子１６ａの接続部分１６ａ５の外周面１６ａ５ｂを被覆する部分の肉厚が十分な値に設定されている。

そのため、第２の実施形態のパワー半導体モジュール２００によれば、外囲ケース１６の概略四角柱形状のブロック部１６ｇ１の下面１６ｇ１ｂと外部導出端子１６ａの上側水平部分１６ａ２の下面１６ａ２ｂとが同一の高さに設定されている場合よりも、外囲ケース１６のブロック部１６ｇ１のうちの外部導出端子１６ａの接続部分１６ａ５の外周面１６ａ５ｂを被覆する部分の成形性を向上させることができる。

また、第２の実施形態のパワー半導体モジュール２００では、図２６（Ｂ）に示すように、外部導出端子１６ａの上側水平部分１６ａ２の上面１６ａ２ａ（図２６（Ａ）参照）に、接続部分１６ａ５に隣接する隣接部分１６ａ２ａ１と、接続部分１６ａ６に隣接する隣接部分１６ａ２ａ２とが設けられている。更に、図２６（Ｂ）および図２７（Ａ）に示すように、外部導出端子１６ａの上側水平部分１６ａ２の上面１６ａ２ａ（図２６（Ａ）参照）の隣接部分１６ａ２ａ１（図２６（Ｂ）参照）が、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１（図２７（Ａ）参照）によって被覆されている。また、図２６（Ｂ）および図２７（Ａ）に示すように、外部導出端子１６ａの上側水平部分１６ａ２の上面１６ａ２ａ（図２６（Ａ）参照）の隣接部分１６ａ２ａ２（図２６（Ｂ）参照）が、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１（図２７（Ａ）参照）によって被覆されることなく、露出せしめられている。

更に、第２の実施形態のパワー半導体モジュール２００では、図２６（Ｂ）に示すように、外部導出端子１６ａの上側水平部分１６ａ２の下面１６ａ２ｂ（図２６（Ａ）参照）に、接続部分１６ａ５に隣接する隣接部分１６ａ２ｂ１と、接続部分１６ａ６に隣接する隣接部分１６ａ２ｂ２とが設けられている。また、図２６（Ｂ）および図２７（Ａ）に示すように、外部導出端子１６ａの上側水平部分１６ａ２の下面１６ａ２ｂ（図２６（Ａ）参照）の隣接部分１６ａ２ｂ２（図２６（Ｂ）参照）が、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１（図２７（Ａ）参照）によって被覆されることなく、露出せしめられている。

つまり、第２の実施形態のパワー半導体モジュール２００では、図２６（Ｂ）および図２７（Ａ）に示すように、外部導出端子１６ａの上側水平部分１６ａ２の上面１６ａ２ａ（図２６（Ａ）参照）の隣接部分１６ａ２ａ２（図２６（Ｂ）参照）、および、外部導出端子１６ａの上側水平部分１６ａ２の下面１６ａ２ｂ（図２６（Ａ）参照）の隣接部分１６ａ２ｂ２（図２６（Ｂ）参照）が、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１（図２７（Ａ）参照）から露出せしめられている。

そのため、第２の実施形態のパワー半導体モジュール２００によれば、外部導出端子１６ａの上側水平部分１６ａ２の上面１６ａ２ａの隣接部分１６ａ２ａ２および外部導出端子１６ａの上側水平部分１６ａ２の下面１６ａ２ｂの隣接部分１６ａ２ｂ２が外囲ケース１６のブロック部１６ｇ１によって被覆されている場合よりも、外部導出端子１６ａのバネ性を向上させることができ、それにより、カソード電極板１４ｃ（図２４（Ｂ）参照）の上面と外部導出端子１６ａ（図２４（Ｂ）参照）の下側水平部分１６ａ４（図２４（Ｂ）参照）の下面との間の半田２０ｆ１（図２４（Ｂ）参照）の接続信頼性を向上させることができる。

ところで、外囲ケース１６（図２１（Ａ）参照）の概略四角柱形状のブロック部１６ｇ１（図２７（Ａ）参照）の下面１６ｇ１ｂ（図２７（Ａ）参照）を、外部導出端子１６ａ（図２７（Ａ）参照）の上側水平部分１６ａ２（図２７（Ａ）参照）の下面１６ａ２ｂ（図２７（Ａ）参照）よりも低い位置に設定することにより、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１（図２７（Ａ）参照）のうちの、外部導出端子１６ａ（図２７（Ａ）参照）の上側水平部分１６ａ２（図２７（Ａ）参照）の下面１６ａ２ｂ（図２７（Ａ）参照）の隣接部分１６ａ２ｂ１（図２６（Ｂ）参照）を被覆する部分の肉厚を大きくすることができ、その部分の成形性を向上させることができる。

ところが、その部分の成形性を向上させるために、その部分の肉厚を大きくすると、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１（図２７（Ａ）参照）の下面１６ｇ１ｂ（図２７（Ａ）参照）の下側の自由空間が小さくなるという問題が生じてしまう。

この点に鑑み、第２の実施形態のパワー半導体モジュール２００では、図２６（Ｃ）に示すように、外部導出端子１６ａの上側水平部分１６ａ２の下面１６ａ２ｂ（図２６（Ａ）参照）の隣接部分１６ａ２ｂ１に、右端部１６ａ２ｂ１ｂと、左端部１６ａ２ｂ１ｃと、それらの間の中央部１６ａ２ｂ１ａとが設けられている。また、図２６（Ｃ）および図２７（Ｂ）に示すように、外部導出端子１６ａの上側水平部分１６ａ２（図２６（Ｃ）参照）の下面１６ａ２ｂ（図２７（Ｂ）参照）の隣接部分１６ａ２ｂ１の右端部１６ａ２ｂ１ｂ（図２６（Ｃ）参照）と左端部１６ａ２ｂ１ｃ（図２６（Ｃ）参照）とが、外囲ケース１６（（図２１（Ａ）参照）のブロック部１６ｇ１（図２７（Ｂ）参照）によって被覆されている。更に、図２６（Ｃ）および図２７（Ｂ）に示すように、外部導出端子１６ａの上側水平部分１６ａ２（図２６（Ｃ）参照）の下面１６ａ２ｂ（図２７（Ｂ）参照）の隣接部分１６ａ２ｂ１の中央部１６ａ２ｂ１ａが、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１（図２７（Ｂ）参照）によって被覆されることなく、露出せしめられている。

つまり、第２の実施形態のパワー半導体モジュール２００では、図２６（Ｃ）および図２７（Ｂ）に示すように、外部導出端子１６ａの上側水平部分１６ａ２（図２６（Ｃ）参照）の下面１６ａ２ｂ（図２７（Ｂ）参照）の隣接部分１６ａ２ｂ１の右端部１６ａ２ｂ１ｂ（図２６（Ｃ）参照）と左端部１６ａ２ｂ１ｃ（図２６（Ｃ）参照）とを、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１（図２７（Ｂ）参照）によって被覆することにより、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１（図２７（Ｂ）参照）のうちの、外部導出端子１６ａの上側水平部分１６ａ２（図２６（Ｃ）参照）の下面１６ａ２ｂ（図２７（Ｂ）参照）の隣接部分１６ａ２ｂ１を被覆する部分の成形性が向上せしめられている。

更に、第２の実施形態のパワー半導体モジュール２００では、図２６（Ｃ）および図２７（Ｂ）に示すように、外部導出端子１６ａの上側水平部分１６ａ２（図２６（Ｃ）参照）の下面１６ａ２ｂ（図２７（Ｂ）参照）の隣接部分１６ａ２ｂ１の中央部１６ａ２ｂ１ａを、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１（図２７（Ｂ）参照）によって被覆することなく露出させることにより、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１（図２７（Ｂ）参照）の下側の自由空間が確保されている。

すなわち、第２の実施形態のパワー半導体モジュール２００によれば、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１（図２７参照）のうちの外部導出端子１６ａ（図２７参照）の上側水平部分１６ａ２（図２７（Ａ）参照）の下面１６ａ２ｂ（図２７参照）の隣接部分１６ａ２ｂ１（図２７（Ｂ）参照）を被覆する部分の成形性を向上させつつ、外囲ケース１６（図２１（Ａ）参照）のブロック部１６ｇ１（図２７参照）の下側の自由空間を確保することができる。

また、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｃ）に記載されたパワー半導体モジュールのように、外部導出端子の上側鉛直部分と上側水平部分とがＬ字状に接続され、外部導出端子の上側鉛直部分と上側水平部分との接続部分が円弧筒状に形成されない場合には、外部導出端子のプレス加工費が嵩んでしまう。

この点に鑑み、第２の実施形態のパワー半導体モジュール２００では、図２８（Ａ）に示すように、外部導出端子１６ｂの接続部分１６ｂ５が、内周面１６ｂ５ａと外周面１６ｂ５ｂとを有する円弧筒状に形成されている。そのため、第２の実施形態のパワー半導体モジュール２００によれば、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｃ）に記載されたパワー半導体モジュールよりも外部導出端子１６ｂのプレス加工費を削減することができる。

更に、第２の実施形態のパワー半導体モジュール２００では、図２９（Ａ）に示すように、外部導出端子１６ｂの接続部分１６ｂ５の内周面１６ｂ５ａの全体、および、外部導出端子１６ｂの接続部分１６ｂ５の外周面１６ｂ５ｂの全体が、外囲ケース１６のブロック部１６ｆ１によって被覆されている。

ところで、第２の実施形態のパワー半導体モジュール２００では、図２８（Ａ）に示すように外部導出端子１６ｂの接続部分１６ｂ５が、内周面１６ｂ５ａと外周面１６ｂ５ｂとを有する円弧筒状に形成されているため、仮に、特許文献１（特開２００９−２７２３５１号公報）の図１７（Ｃ）に記載されたパワー半導体モジュールのように、外囲ケース１６（図２１（Ｂ）参照）の概略四角柱形状のブロック部１６ｆ１（図２１（Ｂ）および図２９（Ａ）参照）の下面１６ｆ１ｂ（図２１（Ｂ）および図２９（Ａ）参照）と、外部導出端子１６ｂ（図２１（Ｂ）および図２９（Ａ）参照）の上側水平部分１６ｂ２（図２９（Ａ）参照）の下面１６ｂ２ｂ（図２９（Ａ）参照）とを同一の高さに設定すると、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１（図２１（Ｂ）および図２９（Ａ）参照）のうちの外部導出端子１６ｂ（図２１（Ｂ）および図２９（Ａ）参照）の接続部分１６ｂ５（図２９（Ａ）参照）の外周面１６ｂ５ｂ（図２９（Ａ）参照）を被覆する部分の肉厚が薄くなってしまい、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１（図２１（Ｂ）および図２９（Ａ）参照）の成形性が悪化してしまうおそれがある。

この点に鑑み、第２の実施形態のパワー半導体モジュール２００では、図２９（Ａ）に示すように、外囲ケース１６（図２１（Ｂ）参照）の概略四角柱形状のブロック部１６ｆ１の下面１６ｆ１ｂが、外部導出端子１６ｂの上側水平部分１６ｂ２の下面１６ｂ２ｂよりも低い位置に設定されている。

つまり、第２の実施形態のパワー半導体モジュール２００では、図２９（Ａ）に示すように、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１のうちの外部導出端子１６ｂの接続部分１６ｂ５の外周面１６ｂ５ｂを被覆する部分の肉厚が十分な値に設定されている。

そのため、第２の実施形態のパワー半導体モジュール２００によれば、外囲ケース１６の概略四角柱形状のブロック部１６ｆ１の下面１６ｆ１ｂと外部導出端子１６ｂの上側水平部分１６ｂ２の下面１６ｂ２ｂとが同一の高さに設定されている場合よりも、外囲ケース１６のブロック部１６ｆ１のうちの外部導出端子１６ｂの接続部分１６ｂ５の外周面１６ｂ５ｂを被覆する部分の成形性を向上させることができる。

また、第２の実施形態のパワー半導体モジュール２００では、図２８（Ｂ）に示すように、外部導出端子１６ｂの上側水平部分１６ｂ２の上面１６ｂ２ａ（図２８（Ａ）参照）に、接続部分１６ｂ５に隣接する隣接部分１６ｂ２ａ１と、接続部分１６ｂ６に隣接する隣接部分１６ｂ２ａ２とが設けられている。更に、図２８（Ｂ）および図２９（Ａ）に示すように、外部導出端子１６ｂの上側水平部分１６ｂ２の上面１６ｂ２ａ（図２８（Ａ）参照）の隣接部分１６ｂ２ａ１（図２８（Ｂ）参照）が、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１（図２９（Ａ）参照）によって被覆されている。また、図２８（Ｂ）および図２９（Ａ）に示すように、外部導出端子１６ｂの上側水平部分１６ｂ２の上面１６ｂ２ａ（図２８（Ａ）参照）の隣接部分１６ｂ２ａ２（図２８（Ｂ）参照）が、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１（図２９（Ａ）参照）によって被覆されることなく、露出せしめられている。

更に、第２の実施形態のパワー半導体モジュール２００では、図２８（Ｂ）に示すように、外部導出端子１６ｂの上側水平部分１６ｂ２の下面１６ｂ２ｂ（図２８（Ａ）参照）に、接続部分１６ｂ５に隣接する隣接部分１６ｂ２ｂ１と、接続部分１６ｂ６に隣接する隣接部分１６ｂ２ｂ２とが設けられている。また、図２８（Ｂ）および図２９（Ａ）に示すように、外部導出端子１６ｂの上側水平部分１６ｂ２の下面１６ｂ２ｂ（図２８（Ａ）参照）の隣接部分１６ｂ２ｂ２（図２８（Ｂ）参照）が、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１（図２９（Ａ）参照）によって被覆されることなく、露出せしめられている。

つまり、第２の実施形態のパワー半導体モジュール２００では、図２８（Ｂ）および図２９（Ａ）に示すように、外部導出端子１６ｂの上側水平部分１６ｂ２の上面１６ｂ２ａ（図２８（Ａ）参照）の隣接部分１６ｂ２ａ２（図２８（Ｂ）参照）、および、外部導出端子１６ｂの上側水平部分１６ｂ２の下面１６ｂ２ｂ（図２８（Ａ）参照）の隣接部分１６ｂ２ｂ２（図２８（Ｂ）参照）が、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１（図２９（Ａ）参照）から露出せしめられている。

そのため、第２の実施形態のパワー半導体モジュール２００によれば、外部導出端子１６ｂの上側水平部分１６ｂ２の上面１６ｂ２ａの隣接部分１６ｂ２ａ２および外部導出端子１６ｂの上側水平部分１６ｂ２の下面１６ｂ２ｂの隣接部分１６ｂ２ｂ２が外囲ケース１６のブロック部１６ｆ１によって被覆されている場合よりも、外部導出端子１６ｂのバネ性を向上させることができ、それにより、カソード電極板１４ｄ（図２４（Ｂ）参照）の上面と外部導出端子１６ｂ（図２４（Ａ）参照）の下側水平部分１６ｂ４（図２４（Ｂ）参照）の下面との間の半田２０ｆ２（図２４（Ｂ）参照）の接続信頼性を向上させることができる。

ところで、外囲ケース１６（図２１（Ｂ）参照）の概略四角柱形状のブロック部１６ｆ１（図２９（Ａ）参照）の下面１６ｆ１ｂ（図２９（Ａ）参照）を、外部導出端子１６ｂ（図２９（Ａ）参照）の上側水平部分１６ｂ２（図２９（Ａ）参照）の下面１６ｂ２ｂ（図２９（Ａ）参照）よりも低い位置に設定することにより、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１（図２９（Ａ）参照）のうちの、外部導出端子１６ｂ（図２９（Ａ）参照）の上側水平部分１６ｂ２（図２９（Ａ）参照）の下面１６ｂ２ｂ（図２９（Ａ）参照）の隣接部分１６ｂ２ｂ１（図２８（Ｂ）参照）を被覆する部分の肉厚を大きくすることができ、その部分の成形性を向上させることができる。

ところが、その部分の成形性を向上させるために、その部分の肉厚を大きくすると、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１（図２９（Ａ）参照）の下面１６ｆ１ｂ（図２９（Ａ）参照）の下側の自由空間が小さくなるという問題が生じてしまう。

この点に鑑み、第２の実施形態のパワー半導体モジュール２００では、図２８（Ｃ）に示すように、外部導出端子１６ｂの上側水平部分１６ｂ２の下面１６ｂ２ｂ（図２８（Ａ）参照）の隣接部分１６ｂ２ｂ１に、右端部１６ｂ２ｂ１ｂと、左端部１６ｂ２ｂ１ｃと、それらの間の中央部１６ｂ２ｂ１ａとが設けられている。また、図２８（Ｃ）および図２９（Ｂ）に示すように、外部導出端子１６ｂの上側水平部分１６ｂ２（図２８（Ｃ）参照）の下面１６ｂ２ｂ（図２９（Ｂ）参照）の隣接部分１６ｂ２ｂ１の右端部１６ｂ２ｂ１ｂ（図２８（Ｃ）参照）と左端部１６ｂ２ｂ１ｃ（図２８（Ｃ）参照）とが、外囲ケース１６（（図２１（Ｂ）参照）のブロック部１６ｆ１（図２９（Ｂ）参照）によって被覆されている。更に、図２８（Ｃ）および図２９（Ｂ）に示すように、外部導出端子１６ｂの上側水平部分１６ｂ２（図２８（Ｃ）参照）の下面１６ｂ２ｂ（図２９（Ｂ）参照）の隣接部分１６ｂ２ｂ１の中央部１６ｂ２ｂ１ａが、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１（図２９（Ｂ）参照）によって被覆されることなく、露出せしめられている。

つまり、第２の実施形態のパワー半導体モジュール２００では、図２８（Ｃ）および図２９（Ｂ）に示すように、外部導出端子１６ｂの上側水平部分１６ｂ２（図２８（Ｃ）参照）の下面１６ｂ２ｂ（図２９（Ｂ）参照）の隣接部分１６ｂ２ｂ１の右端部１６ｂ２ｂ１ｂ（図２８（Ｃ）参照）と左端部１６ｂ２ｂ１ｃ（図２８（Ｃ）参照）とを、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１（図２９（Ｂ）参照）によって被覆することにより、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１（図２９（Ｂ）参照）のうちの、外部導出端子１６ｂの上側水平部分１６ｂ２（図２８（Ｃ）参照）の下面１６ｂ２ｂ（図２９（Ｂ）参照）の隣接部分１６ｂ２ｂ１を被覆する部分の成形性が向上せしめられている。

更に、第２の実施形態のパワー半導体モジュール２００では、図２８（Ｃ）および図２９（Ｂ）に示すように、外部導出端子１６ｂの上側水平部分１６ｂ２（図２８（Ｃ）参照）の下面１６ｂ２ｂ（図２９（Ｂ）参照）の隣接部分１６ｂ２ｂ１の中央部１６ｂ２ｂ１ａを、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１（図２９（Ｂ）参照）によって被覆することなく露出させることにより、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１（図２９（Ｂ）参照）の下側の自由空間が確保されている。

すなわち、第２の実施形態のパワー半導体モジュール２００によれば、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１（図２９参照）のうちの外部導出端子１６ｂ（図２９参照）の上側水平部分１６ｂ２（図２９（Ａ）参照）の下面１６ｂ２ｂ（図２９参照）の隣接部分１６ｂ２ｂ１（図２９（Ｂ）参照）を被覆する部分の成形性を向上させつつ、外囲ケース１６（図２１（Ｂ）参照）のブロック部１６ｆ１（図２９参照）の下側の自由空間を確保することができる。

１ 金属製放熱板
２ 絶縁基板
２ａ 絶縁層
２ｂ１，２ｂ２，２ｂ３ 上面側導体パターン
２ｃ 下面側導体パターン
３ａ，３ｂ ダイオードチップ
４ａ，４ｂ 電極板
５ａ，５ｂ 接続部材
５ａ１，５ａ２，５ｂ１，５ｂ２ 端部
６ 外囲ケース
６ａ，６ｂ，６ｃ 外部導出端子
６ａ１，６ｂ１，６ｃ１ 上側鉛直部分
６ａ２，６ｂ２，６ｃ２ 上側水平部分
６ａ２ａ，６ｂ２ａ，６ｃ２ａ 上面
６ａ２ａ１，６ｂ２ａ１，６ｃ２ａ１ 隣接部分
６ａ２ａ２，６ｂ２ａ２，６ｃ２ａ２ 隣接部分
６ａ２ｂ，６ｂ２ｂ，６ｃ２ｂ 下面
６ａ２ｂ１，６ｂ２ｂ１，６ｃ２ｂ１ 隣接部分
６ａ２ｂ１ａ，６ｂ２ｂ１ａ，６ｃ２ｂ１ａ 中央部
６ａ２ｂ１ｂ，６ｂ２ｂ１ｂ，６ｃ２ｂ１ｂ 右端部
６ａ２ｂ１ｃ，６ｂ２ｂ１ｃ，６ｃ２ｂ１ｃ 左端部
６ａ２ｂ２，６ｂ２ｂ２，６ｃ２ｂ２ 隣接部分
６ａ３，６ｂ３，６ｃ３ 下側鉛直部分
６ａ４，６ｂ４，６ｃ４ 下側水平部分
６ａ５，６ｂ５，６ｃ５ 接続部分
６ａ５ａ，６ｂ５ａ，６ｃ５ａ 内周面
６ａ５ｂ，６ｂ５ｂ，６ｃ５ｂ 外周面
６ａ６，６ｂ６，６ｃ６ 接続部分
６ａ７，６ｂ７，６ｃ７ 接続部分
６ｄ，６ｅ，６ｆ，６ｇ 側壁
６ｆ１，６ｆ２，６ｇ１ ブロック部
６ｆ１ａ，６ｆ２ａ，６ｇ１ａ 上面
６ｆ１ｂ，６ｆ２ｂ，６ｇ１ｂ 下面
７ 蓋体
７ａ，７ｂ，７ｃ 穴
７ｆ 凹部
１０ａ，１０ｂ１，１０ｂ２ 半田
１０ｃ１，１０ｃ２，１０ｄ１，１０ｄ２ 半田
１０ｅ１，１０ｅ２ 半田
１０ｆ１，１０ｆ２，１０ｆ３ 半田
１１ 金属製放熱板
１３ａ，１３ｂ ダイオードチップ
１４ａ，１４ｂ，１４ｃ，１４ｄ 電極板
１６ 外囲ケース
１６ａ，１６ｂ 外部導出端子
１６ａ１，１６ｂ１ 上側鉛直部分
１６ａ２，１６ｂ２ 上側水平部分
１６ａ２ａ，１６ｂ２ａ 上面
１６ａ２ａ１，１６ｂ２ａ１ 隣接部分
１６ａ２ａ２，１６ｂ２ａ２ 隣接部分
１６ａ２ｂ，１６ｂ２ｂ 下面
１６ａ２ｂ１，１６ｂ２ｂ１ 隣接部分
１６ａ２ｂ１ａ，１６ｂ２ｂ１ａ 中央部
１６ａ２ｂ１ｂ，１６ｂ２ｂ１ｂ 右端部
１６ａ２ｂ１ｃ，１６ｂ２ｂ１ｃ 左端部
１６ａ２ｂ２，１６ｂ２ｂ２ 隣接部分
１６ａ３，１６ｂ３ 下側鉛直部分
１６ａ４，１６ｂ４ 下側水平部分
１６ａ５，１６ｂ５ 接続部分
１６ａ５ａ，１６ｂ５ａ 内周面
１６ａ５ｂ，１６ｂ５ｂ 外周面
１６ａ６，１６ｂ６ 接続部分
１６ａ７，１６ｂ７ 接続部分
１６ｄ，１６ｅ，１６ｆ，１６ｇ 側壁
１６ｆ１，１６ｇ１ ブロック部
１６ｆ１ａ，１６ｇ１ａ 上面
１６ｆ１ｂ，１６ｇ１ｂ 下面
２０ａ１，２０ａ２，２０ｂ１，２０ｂ２ 半田
２０ｃ１，２０ｃ２，２０ｆ１，２０ｆ２ 半田
２０ｆ１，１０ｅ２ 半田
１００，２００ パワー半導体モジュール

Claims (2)

1. 金属製放熱板（１）の上面と絶縁基板（２）の下面側導体パターン（２ｃ）との間に半田（１０ａ）を配置し、
   絶縁基板（２）の第１上面側導体パターン（２ｂ１）と第１ダイオードチップ（３ａ）の下面のカソード電極との間に半田（１０ｂ１）を配置し、
   絶縁基板（２）の第２上面側導体パターン（２ｂ２）と第２ダイオードチップ（３ｂ）の下面のカソード電極との間に半田（１０ｂ２）を配置し、
   第１ダイオードチップ（３ａ）の上面のアノード電極と第１アノード電極板（４ａ）の下面との間に半田（１０ｃ１）を配置し、
   第２ダイオードチップ（３ｂ）の上面のアノード電極と第２アノード電極板（４ｂ）の下面との間に半田（１０ｃ２）を配置し、
   第１アノード電極板（４ａ）の上面と第１接続部材（５ａ）の前側端部（５ａ２）の下面との間に半田（１０ｅ１）を配置し、
   第２アノード電極板（４ｂ）の上面と第２接続部材（５ｂ）の後側端部（５ｂ１）の下面との間に半田（１０ｄ２）を配置し、
   絶縁基板（２）の第２上面側導体パターン（２ｂ２）と第１接続部材（５ａ）の後側端部（５ａ１）の下面との間に半田（１０ｄ１）を配置し、
   絶縁基板（２）の第３上面側導体パターン（２ｂ３）と第２接続部材（５ｂ）の前側端部（５ｂ２）の下面との間に半田（１０ｅ２）を配置し、
   右側壁（６ｄ）と左側壁（６ｅ）と前側壁（６ｆ）と後側壁（６ｇ）とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース（６）を設け、
   概略四角柱形状の第１ブロック部（６ｇ１）を、外囲ケース（６）の前側壁（６ｆ）の側に突出させて、外囲ケース（６）の後側壁（６ｇ）に一体的に形成し、
   概略四角柱形状の第２ブロック部（６ｆ１）を、外囲ケース（６）の後側壁（６ｇ）の側に突出させて、外囲ケース（６）の前側壁（６ｆ）に一体的に形成し、
   概略四角柱形状の第３ブロック部（６ｆ２）を、外囲ケース（６）の後側壁（６ｇ）の側に突出させて、外囲ケース（６）の前側壁（６ｆ）に一体的に形成し、
   上側鉛直部分（６ａ１）と、上側水平部分（６ａ２）と、下側鉛直部分（６ａ３）と、下側水平部分（６ａ４）と、上側鉛直部分（６ａ１）と上側水平部分（６ａ２）とを接続する第１接続部分（６ａ５）と、上側水平部分（６ａ２）と下側鉛直部分（６ａ３）とを接続する第２接続部分（６ａ６）と、下側鉛直部分（６ａ３）と下側水平部分（６ａ４）とを接続する第３接続部分（６ａ７）とを有する第１外部導出端子（６ａ）を、金属材料のプレス加工によって形成し、
   上側鉛直部分（６ｂ１）と、上側水平部分（６ｂ２）と、下側鉛直部分（６ｂ３）と、下側水平部分（６ｂ４）と、上側鉛直部分（６ｂ１）と上側水平部分（６ｂ２）とを接続する第１接続部分（６ｂ５）と、上側水平部分（６ｂ２）と下側鉛直部分（６ｂ３）とを接続する第２接続部分（６ｂ６）と、下側鉛直部分（６ｂ３）と下側水平部分（６ｂ４）とを接続する第３接続部分（６ｂ７）とを有する第２外部導出端子（６ｂ）を、金属材料のプレス加工によって形成し、
   上側鉛直部分（６ｃ１）と、上側水平部分（６ｃ２）と、下側鉛直部分（６ｃ３）と、下側水平部分（６ｃ４）と、上側鉛直部分（６ｃ１）と上側水平部分（６ｃ２）とを接続する第１接続部分（６ｃ５）と、上側水平部分（６ｃ２）と下側鉛直部分（６ｃ３）とを接続する第２接続部分（６ｃ６）と、下側鉛直部分（６ｃ３）と下側水平部分（６ｃ４）とを接続する第３接続部分（６ｃ７）とを有する第３外部導出端子（６ｃ）を、金属材料のプレス加工によって形成し、
   第１外部導出端子（６ａ）を外囲ケース（６）の第１ブロック部（６ｇ１）にインサート成形し、
   第２外部導出端子（６ｂ）を外囲ケース（６）の第２ブロック部（６ｆ１）にインサート成形し、
   第３外部導出端子（６ｃ）を外囲ケース（６）の第３ブロック部（６ｆ２）にインサート成形し、
   絶縁基板（２）の第２上面側導体パターン（２ｂ２）と、第１外部導出端子（６ａ）の下側水平部分（６ａ４）の下面との間に半田（１０ｆ１）を配置し、
   絶縁基板（２）の第１上面側導体パターン（２ｂ１）と、第２外部導出端子（６ｂ）の下側水平部分（６ｂ４）の下面との間に半田（１０ｆ２）を配置し、
   絶縁基板（２）の第３上面側導体パターン（２ｂ３）と、第３外部導出端子（６ｃ）の下側水平部分（６ｃ４）の下面との間に半田（１０ｆ３）を配置し、
   それにより、第１ダイオードチップ（３ａ）のアノード電極および第２ダイオードチップ（３ｂ）のカソード電極と第１外部導出端子（６ａ）とが電気的に接続され、第１ダイオードチップ（３ａ）のカソード電極と第２外部導出端子（６ｂ）とが電気的に接続され、第２ダイオードチップ（３ｂ）のアノード電極と第３外部導出端子（６ｃ）とが電気的に接続されたダブラー型のパワー半導体モジュール（１００）において、
   第１外部導出端子（６ａ）の第１接続部分（６ａ５）を、内周面（６ａ５ａ）と外周面（６ａ５ｂ）とを有する円弧筒状に形成し、
   第１外部導出端子（６ａ）の第１接続部分（６ａ５）の内周面（６ａ５ａ）の全体、および、第１外部導出端子（６ａ）の第１接続部分（６ａ５）の外周面（６ａ５ｂ）の全体を、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆し、
   外囲ケース（６）の概略四角柱形状の第１ブロック部（６ｇ１）の下面（６ｇ１ｂ）を、第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）よりも低い位置に設定し、
   第１外部導出端子（６ａ）の上側水平部分（６ａ２）の上面（６ａ２ａ）に、第１接続部分（６ａ５）に隣接する第１隣接部分（６ａ２ａ１）と、第２接続部分（６ａ６）に隣接する第２隣接部分（６ａ２ａ２）とを設け、
   第１外部導出端子（６ａ）の上側水平部分（６ａ２）の上面（６ａ２ａ）の第１隣接部分（６ａ２ａ１）を、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆し、
   第１外部導出端子（６ａ）の上側水平部分（６ａ２）の上面（６ａ２ａ）の第２隣接部分（６ａ２ａ２）を、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆することなく露出させ、
   第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）に、第１接続部分（６ａ５）に隣接する第１隣接部分（６ａ２ｂ１）と、第２接続部分（６ａ６）に隣接する第２隣接部分（６ａ２ｂ２）とを設け、
   第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第２隣接部分（６ａ２ｂ２）を、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆することなく露出させ、
   第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第１隣接部分（６ａ２ｂ１）に、右端部（６ａ２ｂ１ｂ）と、左端部（６ａ２ｂ１ｃ）と、それらの間の中央部（６ａ２ｂ１ａ）とを設け、
   第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第１隣接部分（６ａ２ｂ１）の右端部（６ａ２ｂ１ｂ）と左端部（６ａ２ｂ１ｃ）とを、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆し、
   第１外部導出端子（６ａ）の上側水平部分（６ａ２）の下面（６ａ２ｂ）の第１隣接部分（６ａ２ｂ１）の中央部（６ａ２ｂ１ａ）を、外囲ケース（６）の第１ブロック部（６ｇ１）によって被覆することなく露出させ、
   第２外部導出端子（６ｂ）の第１接続部分（６ｂ５）を、内周面（６ｂ５ａ）と外周面（６ｂ５ｂ）とを有する円弧筒状に形成し、
   第２外部導出端子（６ｂ）の第１接続部分（６ｂ５）の内周面（６ｂ５ａ）の全体、および、第２外部導出端子（６ｂ）の第１接続部分（６ｂ５）の外周面（６ｂ５ｂ）の全体を、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆し、
   外囲ケース（６）の概略四角柱形状の第２ブロック部（６ｆ１）の下面（６ｆ１ｂ）を、第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）よりも低い位置に設定し、
   第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の上面（６ｂ２ａ）に、第１接続部分（６ｂ５）に隣接する第１隣接部分（６ｂ２ａ１）と、第２接続部分（６ｂ６）に隣接する第２隣接部分（６ｂ２ａ２）とを設け、
   第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の上面（６ｂ２ａ）の第１隣接部分（６ｂ２ａ１）を、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆し、
   第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の上面（６ｂ２ａ）の第２隣接部分（６ｂ２ａ２）を、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆することなく露出させ、
   第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）に、第１接続部分（６ｂ５）に隣接する第１隣接部分（６ｂ２ｂ１）と、第２接続部分（６ｂ６）に隣接する第２隣接部分（６ｂ２ｂ２）とを設け、
   第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第２隣接部分（６ｂ２ｂ２）を、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆することなく露出させ、
   第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第１隣接部分（６ｂ２ｂ１）に、右端部（６ｂ２ｂ１ｂ）と、左端部（６ｂ２ｂ１ｃ）と、それらの間の中央部（６ｂ２ｂ１ａ）とを設け、
   第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第１隣接部分（６ｂ２ｂ１）の右端部（６ｂ２ｂ１ｂ）と左端部（６ｂ２ｂ１ｃ）とを、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆し、
   第２外部導出端子（６ｂ）の上側水平部分（６ｂ２）の下面（６ｂ２ｂ）の第１隣接部分（６ｂ２ｂ１）の中央部（６ｂ２ｂ１ａ）を、外囲ケース（６）の第２ブロック部（６ｆ１）によって被覆することなく露出させ、
   第３外部導出端子（６ｃ）の第１接続部分（６ｃ５）を、内周面（６ｃ５ａ）と外周面（６ｃ５ｂ）とを有する円弧筒状に形成し、
   第３外部導出端子（６ｃ）の第１接続部分（６ｃ５）の内周面（６ｃ５ａ）の全体、および、第３外部導出端子（６ｃ）の第１接続部分（６ｃ５）の外周面（６ｃ５ｂ）の全体を、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆し、
   外囲ケース（６）の概略四角柱形状の第３ブロック部（６ｆ２）の下面（６ｆ２ｂ）を、第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）よりも低い位置に設定し、
   第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の上面（６ｃ２ａ）に、第１接続部分（６ｃ５）に隣接する第１隣接部分（６ｃ２ａ１）と、第２接続部分（６ｃ６）に隣接する第２隣接部分（６ｃ２ａ２）とを設け、
   第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の上面（６ｃ２ａ）の第１隣接部分（６ｃ２ａ１）を、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆し、
   第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の上面（６ｃ２ａ）の第２隣接部分（６ｃ２ａ２）を、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆することなく露出させ、
   第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）に、第１接続部分（６ｃ５）に隣接する第１隣接部分（６ｃ２ｂ１）と、第２接続部分（６ｃ６）に隣接する第２隣接部分（６ｃ２ｂ２）とを設け、
   第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第２隣接部分（６ｃ２ｂ２）を、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆することなく露出させ、
   第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第１隣接部分（６ｃ２ｂ１）に、右端部（６ｃ２ｂ１ｂ）と、左端部（６ｃ２ｂ１ｃ）と、それらの間の中央部（６ｃ２ｂ１ａ）とを設け、
   第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第１隣接部分（６ｃ２ｂ１）の右端部（６ｃ２ｂ１ｂ）と左端部（６ｃ２ｂ１ｃ）とを、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆し、
   第３外部導出端子（６ｃ）の上側水平部分（６ｃ２）の下面（６ｃ２ｂ）の第１隣接部分（６ｃ２ｂ１）の中央部（６ｃ２ｂ１ａ）を、外囲ケース（６）の第３ブロック部（６ｆ２）によって被覆することなく露出させたことを特徴とするパワー半導体モジュール（１００）。
2. 金属製放熱板（１１）の上面と第１アノード電極板（１４ａ）の下面との間に半田（２０ａ１）を配置し、
   金属製放熱板（１１）の上面と第２アノード電極板（１４ｂ）の下面との間に半田（２０ａ２）を配置し、
   第１アノード電極板（１４ａ）の上面と第１ダイオードチップ（１３ａ）の下面のアノード電極との間に半田（２０ｂ１）を配置し、
   第２アノード電極板（１４ｂ）の上面と第２ダイオードチップ（１３ｂ）の下面のアノード電極との間に半田（２０ｂ２）を配置し、
   第１ダイオードチップ（１３ａ）の上面のカソード電極と第１カソード電極板（１４ｃ）の下面との間に半田（２０ｃ１）を配置し、
   第２ダイオードチップ（１３ｂ）の上面のカソード電極と第２カソード電極板（１４ｄ）の下面との間に半田（２０ｃ２）を配置し、
   右側壁（１６ｄ）と左側壁（１６ｅ）と前側壁（１６ｆ）と後側壁（１６ｇ）とを有し、電気絶縁性樹脂材料の成形によって形成された外囲ケース（１６）を設け、
   概略四角柱形状の第１ブロック部（１６ｇ１）を、外囲ケース（１６）の前側壁（１６ｆ）の側に突出させて、外囲ケース（１６）の後側壁（１６ｇ）に一体的に形成し、
   概略四角柱形状の第２ブロック部（１６ｆ１）を、外囲ケース（１６）の後側壁（１６ｇ）の側に突出させて、外囲ケース（１６）の前側壁（１６ｆ）に一体的に形成し、
   上側鉛直部分（１６ａ１）と、上側水平部分（１６ａ２）と、下側鉛直部分（１６ａ３）と、下側水平部分（１６ａ４）と、上側鉛直部分（１６ａ１）と上側水平部分（１６ａ２）とを接続する第１接続部分（１６ａ５）と、上側水平部分（１６ａ２）と下側鉛直部分（１６ａ３）とを接続する第２接続部分（１６ａ６）と、下側鉛直部分（１６ａ３）と下側水平部分（１６ａ４）とを接続する第３接続部分（１６ａ７）とを有する第１外部導出端子（１６ａ）を、金属材料のプレス加工によって形成し、
   上側鉛直部分（１６ｂ１）と、上側水平部分（１６ｂ２）と、下側鉛直部分（１６ｂ３）と、下側水平部分（１６ｂ４）と、上側鉛直部分（１６ｂ１）と上側水平部分（１６ｂ２）とを接続する第１接続部分（１６ｂ５）と、上側水平部分（１６ｂ２）と下側鉛直部分（１６ｂ３）とを接続する第２接続部分（１６ｂ６）と、下側鉛直部分（１６ｂ３）と下側水平部分（１６ｂ４）とを接続する第３接続部分（１６ｂ７）とを有する第２外部導出端子（１６ｂ）を、金属材料のプレス加工によって形成し、
   第１外部導出端子（１６ａ）を外囲ケース（１６）の第１ブロック部（１６ｇ１）にインサート成形し、
   第２外部導出端子（１６ｂ）を外囲ケース（１６）の第２ブロック部（１６ｆ１）にインサート成形し、
   第１カソード電極板（１４ｃ）の上面と、第１外部導出端子（１６ａ）の下側水平部分（１６ａ４）の下面との間に半田（２０ｆ１）を配置し、
   第２カソード電極板（１４ｄ）の上面と、第２外部導出端子（１６ｂ）の下側水平部分（１６ｂ４）の下面との間に半田（２０ｆ２）を配置し、
   それにより、第１ダイオードチップ（１３ａ）のアノード電極および第２ダイオードチップ（１３ｂ）のアノード電極と金属製放熱板（１１）とが電気的に接続され、第１ダイオードチップ（１３ａ）のカソード電極と第１外部導出端子（１６ａ）とが電気的に接続され、第２ダイオードチップ（１３ｂ）のカソード電極と第２外部導出端子（１６ｂ）とが電気的に接続されたアノードコモン型のパワー半導体モジュール（２００）において、
   第１外部導出端子（１６ａ）の第１接続部分（１６ａ５）を、内周面（１６ａ５ａ）と外周面（１６ａ５ｂ）とを有する円弧筒状に形成し、
   第１外部導出端子（１６ａ）の第１接続部分（１６ａ５）の内周面（１６ａ５ａ）の全体、および、第１外部導出端子（１６ａ）の第１接続部分（１６ａ５）の外周面（１６ａ５ｂ）の全体を、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆し、
   外囲ケース（１６）の概略四角柱形状の第１ブロック部（１６ｇ１）の下面（１６ｇ１ｂ）を、第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）よりも低い位置に設定し、
   第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の上面（１６ａ２ａ）に、第１接続部分（１６ａ５）に隣接する第１隣接部分（１６ａ２ａ１）と、第２接続部分（１６ａ６）に隣接する第２隣接部分（１６ａ２ａ２）とを設け、
   第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の上面（１６ａ２ａ）の第１隣接部分（１６ａ２ａ１）を、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆し、
   第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の上面（１６ａ２ａ）の第２隣接部分（１６ａ２ａ２）を、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆することなく露出させ、
   第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）に、第１接続部分（１６ａ５）に隣接する第１隣接部分（１６ａ２ｂ１）と、第２接続部分（１６ａ６）に隣接する第２隣接部分（１６ａ２ｂ２）とを設け、
   第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第２隣接部分（１６ａ２ｂ２）を、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆することなく露出させ、
   第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第１隣接部分（１６ａ２ｂ１）に、右端部（１６ａ２ｂ１ｂ）と、左端部（１６ａ２ｂ１ｃ）と、それらの間の中央部（１６ａ２ｂ１ａ）とを設け、
   第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第１隣接部分（１６ａ２ｂ１）の右端部（１６ａ２ｂ１ｂ）と左端部（１６ａ２ｂ１ｃ）とを、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆し、
   第１外部導出端子（１６ａ）の上側水平部分（１６ａ２）の下面（１６ａ２ｂ）の第１隣接部分（１６ａ２ｂ１）の中央部（１６ａ２ｂ１ａ）を、外囲ケース（１６）の第１ブロック部（１６ｇ１）によって被覆することなく露出させ、
   第２外部導出端子（１６ｂ）の第１接続部分（１６ｂ５）を、内周面（１６ｂ５ａ）と外周面（１６ｂ５ｂ）とを有する円弧筒状に形成し、
   第２外部導出端子（１６ｂ）の第１接続部分（１６ｂ５）の内周面（１６ｂ５ａ）の全体、および、第２外部導出端子（１６ｂ）の第１接続部分（１６ｂ５）の外周面（１６ｂ５ｂ）の全体を、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆し、
   外囲ケース（１６）の概略四角柱形状の第２ブロック部（１６ｆ１）の下面（１６ｆ１ｂ）を、第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）よりも低い位置に設定し、
   第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の上面（１６ｂ２ａ）に、第１接続部分（１６ｂ５）に隣接する第１隣接部分（１６ｂ２ａ１）と、第２接続部分（１６ｂ６）に隣接する第２隣接部分（１６ｂ２ａ２）とを設け、
   第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の上面（１６ｂ２ａ）の第１隣接部分（１６ｂ２ａ１）を、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆し、
   第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の上面（１６ｂ２ａ）の第２隣接部分（１６ｂ２ａ２）を、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆することなく露出させ、
   第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）に、第１接続部分（１６ｂ５）に隣接する第１隣接部分（１６ｂ２ｂ１）と、第２接続部分（１６ｂ６）に隣接する第２隣接部分（１６ｂ２ｂ２）とを設け、
   第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第２隣接部分（１６ｂ２ｂ２）を、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆することなく露出させ、
   第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第１隣接部分（１６ｂ２ｂ１）に、右端部（１６ｂ２ｂ１ｂ）と、左端部（１６ｂ２ｂ１ｃ）と、それらの間の中央部（１６ｂ２ｂ１ａ）とを設け、
   第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第１隣接部分（１６ｂ２ｂ１）の右端部（１６ｂ２ｂ１ｂ）と左端部（１６ｂ２ｂ１ｃ）とを、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆し、
   第２外部導出端子（１６ｂ）の上側水平部分（１６ｂ２）の下面（１６ｂ２ｂ）の第１隣接部分（１６ｂ２ｂ１）の中央部（１６ｂ２ｂ１ａ）を、外囲ケース（１６）の第２ブロック部（１６ｆ１）によって被覆することなく露出させたことを特徴とするパワー半導体モジュール（２００）。

Images