JP6131195B2 - スイッチノードリンギングが低減された３次元電源モジュール - Google Patents

スイッチノードリンギングが低減された３次元電源モジュール Download PDF

Info

Publication number
JP6131195B2
JP6131195B2 JP2013553496A JP2013553496A JP6131195B2 JP 6131195 B2 JP6131195 B2 JP 6131195B2 JP 2013553496 A JP2013553496 A JP 2013553496A JP 2013553496 A JP2013553496 A JP 2013553496A JP 6131195 B2 JP6131195 B2 JP 6131195B2
Authority
JP
Japan
Prior art keywords
power supply
supply module
die
terminal
fet die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013553496A
Other languages
English (en)
Other versions
JP2014511027A (ja
JP2014511027A5 (ja
Inventor
エイ エルボソメール ファン
エイ エルボソメール ファン
ジェイ ロペス オスバルド
ジェイ ロペス オスバルド
エイ ノキル ジョナサン
エイ ノキル ジョナサン
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2014511027A publication Critical patent/JP2014511027A/ja
Publication of JP2014511027A5 publication Critical patent/JP2014511027A5/ja
Application granted granted Critical
Publication of JP6131195B2 publication Critical patent/JP6131195B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、概ね、半導体デバイス及びプロセスの分野に関し、より詳細には、高効率を有し、スイッチノードリンギングが低減された状態で高周波数で動作する電源モジュールのシステム構造及び製作方法に関する。
よく使われているパワースイッチングデバイス系列の中には、ＤＣ−ＤＣ電源回路があり、特に、スイッチモード電源回路の範疇に入るものがある。普及しつつある電力供給要件に特に適しているものは、直列に接続され、共通のスイッチノードによって互いに結合される２つのパワーＭＯＳ電界効果トランジスタ（ＦＥＴ）を備えた同期降圧コンバータである。降圧コンバータでは、ハイ側スイッチとも呼ばれる制御ＦＥＴダイが、供給電圧ＶＩＮとＬＣ出力フィルタの間に接続され、ロー側スイッチとも呼ばれる同期ＦＥＴダイが、ＬＣ出力フィルタと接地の間に接続される（同期ＦＥＴはフリーホイールダイオードの代わりに同期整流器として働く）。このコンバータは、ドライバ回路及びコントローラ回路も含む。
出力回路のインダクタは、電源回路のエネルギーストレージとして働く。定出力電圧ＶＯＵＴを確実に維持するために、典型的なインダクタは約３００〜４００ｎＨとすべきである。
いくつかのパワースイッチングデバイスが、パワーＭＯＳＦＥＴ、ドライバ回路、コントローラ回路とともに別々のダイとして構築される。各ダイは、典型的には、金属リードフレームの長方形又は正方形のパッドに取り付けられ、出力端子としてのリードがパッドを囲んでいる。これらのリードは、カンチレバー延長部をもたない形状とされ得、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏ−Ｌｅａｄ）又はＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏ−Ｌｅａｄ）デバイスとして配され得る。これらのダイとの電気的接続はボンディングワイヤによって提供される。このようなアセンブリは、典型的にプラスチックパッケージ内にパッケージングされ、パッケージングされた構成要素は、電源システムのボードアセンブリ用の個別の構成ブロックとして用いられる。
他のパワースイッチングデバイスにおいて、パワーＭＯＳＦＥＴ及びドライバ−コントローラダイがリードフレームパッド上に並んでアセンブリされ、デバイス出力端子として働くリードがリードフレームパッドの４辺すべてを囲む。これらのリードもＱＦＮ又はＳＯＮにならった形状にされ得る。
いくつかの近年導入された先進アセンブリでは、接続ワイヤの代わりに銅クリップが用いられる。これらのクリップは幅が広く、導入される寄生インダクタンスが小さい。
別の最近の開発では、制御ＦＥＴと同期ＦＥＴがスタック状に互いの頂部上に垂直にアセンブリされ、これら２つのＦＥＴのうち物理的に面積が大きいダイがリードフレームパッドに取り付けられ、クリップがスイッチノード及びスタック頂部への接続を提供する。このパッケージでは、同期ＦＥＴチップはリードフレームパッド上にアセンブリされ、同期ＦＥＴのソース端子がリードフレームパッドにハンダ付けされる。制御ＦＥＴチップは、そのソースが同期ダイのドレインに結合されてスイッチノードが形成され、そのドレインが入力電源ＶＩＮに接続される。これら２つのＦＥＴ間に挿入されるクリップがスイッチノードに接続される。パッドは接地電位を有し、ヒートスプレッダとして働く。スタック頂部上の細長いクリップが、制御ＦＥＴのドレイン端子を入力電源ＶＩＮに接続する。
直前の段落で説明した典型的なコンバータが図１に示され、全体的に１００で表されている。制御ＦＥＴ１１０が同期ＦＥＴ１２０の上にスタックされる。制御ＦＥＴダイ１１０は、同期ＦＥＴダイ１２０に対して小さな面積を有する。ＱＦＮ金属リードフレームが、長方形の平坦なパッド１０１を有する。リード１０２ａ及び１０２ｂが、パッドの相対する側の２辺に沿って一列に配置される。これらのＦＥＴダイのスタックはソースを下向きにして成される。同期ＦＥＴ１２０のソースは、ハンダ層１２１によってリードフレームパッド１０１にハンダ付けされる。ハンダ層１２２によって同期ＦＥＴ１２０のドレインにハンダ付けされる第１のクリップ１４０が、ハンダ層１１１によって取り付けられる制御ＦＥＴ１１０のソースを有する。そのため、第１のクリップ１４０は、コンバータのスイッチノード端子として働く。第２のクリップ１６０が、ハンダ層１１２によって制御ＦＥＴ１１０のドレインに接続される。第２のクリップ１６０は、リードフレームのリード１０２ｂに取り付けられ、そのため、入力電源ＶＩＮに接続される。このコンバータは、５００ｋＨｚから１ＭＨｚまでの周波数で効率的に動作し得る。
図２は、図１の同期降圧コンバータアセンブリの電気回路図である。図２では、ゲート２１０ｂがワイヤボンドによってリードに接続されるように示されており、このワイヤボンド接続は、約１．９４ｎＨの寄生インダクタンスＬＧＡＴＥ（２１１）及び約２６ｍΩの寄生インピーダンスＲＧＡＴＥ（２１２）と相互に関係している。制御ＦＥＴ２１０が第１のクリップ１４０上にソースを下向きにしてアセンブリされているため、ソース２１０ａの寄生インピーダンスＲＳＯＵＲＣＥ（２１３）は実質的にゼロである。ソースが下向きのアセンブリのために、ソース２１０ａの寄生インダクタンスも小さい。
図２はさらに、リードフレームパッド１０１に対する同期ＦＥＴ２２０の典型的な寄生インダクタンス及びインピーダンスも示している。ハンダ付けによってソース２２０ａをパッドに接続するため、この接続の寄生抵抗ＲＳＯＵＲＣＥ（２２４）は小さくなる（約０．００１ｍΩ）。同期ＦＥＴ２２０が第１のクリップ１４０にハンダ付けされているため、ドレイン２２０ｃの寄生インピーダンスＲＤＲＡＩＮ（２２１）は実質的にゼロであり、ドレイン２２０ｃの寄生インダクタンスも小さい。ゲート２２０ｂはワイヤボンドによってリードに接続され、そのため、約１．５４ｎＨの寄生インダクタンスＬＧＡＴＥ（２２３）及び約２２ｍΩの寄生インピーダンスＲＧＡＴＥ（２２２）と相互に関係している。
図２に示されるように、コンバータの負荷電流は、スイッチノード２４０から、リードフレームの対応するリードに取り付けられる第１のクリップ１４０を介して、出力インダクタ及びＶＯＵＴ（２７０）まで流れる。第１のクリップ１４０に沿って、寄生インピーダンスＲＯＵＴ（２７２）は約０．２ｍΩであり、寄生インダクタンスＬＯＵＴ（２７１）は約０．４５ｎＨである。図２はさらに、スイッチノード２４０からリードフレームの対応するリードに接続される制御ＦＥＴのゲートリターンを示す。この接続は、ワイヤボンドによってなされるので、約１．５４ｎＨの寄生インダクタンス２４１及び約２２ｍΩの寄生インピーダンス２４２を与える。
出願人により、図１に示すような典型的なシステムのオンサイクルの初期段階の間、約５０ｎｓの時間間隔にわたって、スイッチノード電圧に関連する最大約２５Ｖの過大なリンギングがあることが観察された。このピーク電圧は、このシステムで用いられるＭＯＳＦＥＴの絶縁破壊電圧に近くなるか、又はそれを超えることがあり、そのため、多くのアプリケーションではこのリンギングの振幅及び継続時間は許容されない。
詳細な解析により、出願人は、この過大なリンギングの根本的な原因は、コンバータの入力ノードにおける過大な寄生インピーダンス及びインダクタンスに関連しており、そのため入力ノードと出力回路要素の間でエネルギーが交換され、それが出力ノードでリンギングとして出現することを見いだした。さらに、出願人は、入力ノードにおいて寄生インダクタンス及びインピーダンスが生じる大きな要因が、制御ＦＥＴのドレインをリードフレーム端子１０２ｂにおいて入力電源ＶＩＮに接続する細長いクリップであることを見いだした。
出願人はさらに、この細長いクリップが銅などの高導電材料で製作されても、コンバータ内では、制御ＦＥＴのドレインとリードフレーム端子の間を流れる入力電流が、クリップをその長さ分、ネック部分１６１を含め、クリップの小さな断面を通って流れなければならないように構成されていることを見いだした。出願人は、このようなコンバータでは、クリップは典型的には入力ノードにおいて６００ｐＨのインダクタンス及び０．５ｍΩのインピーダンスを付加すると算出した。
出願人は、コンバータの入力端子をリードフレームパッドに直接接続し、それによって、コンバータ回路の入力ノードからのクリップに関連する寄生の影響を取り除くことによってこの問題を解決した。
これは、例えば、制御ＦＥＴとしてドレインが下向きのＦＥＴを備えたコンバータを構築し、外部回路ボードに取り付け可能な金属パッド上にドレイン端子を直接配置して、入力電流がＶｉｎ端子から制御ＦＥＴのドレインに直交しかつ垂直に流れるようにすることによって実現し得る。これにより、間に事実上何の寄生インダクタンス又はインピーダンスも生じることなく電流経路が得られる。制御ダイ上に配されるスイッチノードクリップは、電流がコンバータスタックを介して垂直に流れ続けるように、制御ダイの頂部上に同期ダイをドレインを下向きにして配置するために充分に広い面積を有するように設計される。同期ダイのソース端子は第２のクリップによって接地される。この実施形態をテストすると、スイッチノード電圧のリンギングの振幅及び継続時間が９０％よりも大きく減少する。
関連する図面を参照して本発明の上記及び他の実施形態を下記により詳細に説明する。
従来技術に従ってアセンブリされた同期降圧コンバータの断面図であり、大面積同期ＦＥＴダイがリードフレームパッドに取り付けられ、その上に小面積制御ＦＥＴダイが配置され、後者が細長いクリップによってリードに接続されている。
図１に示す同期降圧コンバータの出願人による回路図である。
図２に示すような同期降圧コンバータの開始後のスイッチノード電圧（単位：ボルト）を時間（単位：ナノ秒）の関数として示すグラフである。
同期降圧コンバータのスイッチノード電圧のリンギングの振幅（単位：ボルト）を寄生入力インダクタンス（単位：ピコヘンリー）の関数として示す。
本発明の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの透明な封入を通して見た上面図である。
本発明の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの切断線に沿った図５Ａのモジュールの断面図である。
本発明の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、図５Ｂの切断線に直交する別の切断線に沿った図５Ａのモジュールの断面図である。
図５Ａ、図５Ｂ、及び図５Ｃに示す同期降圧コンバータの出願人による回路図である。
図５Ａ、図５Ｂ、及び図５Ｃに示す同期降圧コンバータの開始後のスイッチノード電圧（単位：ボルト）を時間の関数（単位：ナノ秒）として示すグラフである。
本発明の別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの透明な封入を通して見た上面図である。
本発明の別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの切断線に沿った図８Ａのモジュールの断面図である。
本発明の別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、図８Ｂの切断線に直交する別の切断線に沿った図８Ａのモジュールの断面図である。
本発明の別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの透明な封入を通して見た上面図である。
本発明の別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの切断線に沿った図９Ａのモジュールの断面図である。
本発明の別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、図９Ｂの切断線に直交する別の切断線に沿った図９Ａのモジュールの断面図である。
本発明のさらに別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの透明な封入を通して見た上面図である。
本発明のさらに別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの切断線に沿った図１０Ａのモジュールの断面図である。
本発明のさらに別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、図１０Ｂの切断線に直交する別の切断線に沿った図１０Ａのモジュールの断面図である。
図１に示すような例示同期降圧コンバータが動作中のとき、時間の関数としてのスイッチノード電圧ＶＳＷの開始が、図３のシミュレーション波形３０１によってグラフ化されるように観察された。スイッチノード電圧ＶＳＷは、ボルト単位で測定され、時間（単位：ナノ秒）の関数として表示されている。図３に示すように、この電圧は、最大で２５Ｖまでの急速な変位（振幅）を経て周期的に変動した後、その最終的な定常値１２Ｖまで減衰する。スイッチノード電圧のこのいわゆるリンギング挙動は６０〜８０ｎｓの間継続する。多くのコンバータアプリケーションでは、スイッチノード電圧のこの大きく長いリンギングは許容されない。
詳細な解析において、出願人は、スイッチノード電圧のこれらの振幅の根本的な原因は、図１に１６０で表す細長いクリップの大きな寄生インダクタンスＬＩＮ（６００ｐＨ、図２に２６１で表す）及び寄生インピーダンスＲＩＮ（０．５ｍΩ、図２に２６２で表す）であることを見いだした。このクリップは、制御入力端子を入力電源ＶＩＮに接続するための細長い延長部を有する。その結果、ＶＩＮから制御ダイ（１１０）の入力端子への電流は、寄生インダクタンス及びインピーダンスを有するクリップ１６０の長さを介して横方向に流れる。図４は、オンになったスイッチノード電圧ＶＳＷのデータ及び補間された値を示す。これらの値は、ピコヘンリーの単位で測定される寄生インダクタンスＬＩＮの関数としてボルト単位で測定される。１００ｐＨ（測定値４０１）の寄生入力インダクタンスＬＩＮで、スイッチノード電圧ＶＳＷは１９Ｖよりも大きく変位する。先に述べたように、図２の回路では、寄生入力インダクタンスＬＩＮは６００ｐＨであり得る。これにより、スイッチノード電圧ＶＳＷが変位して２５Ｖまで達し得る。図４では、ＬＩＮを５０ｐＨ（データ点４０２）まで低減しても、スイッチノード電圧は依然として１６Ｖよりも大きく変動する。
図５Ａ、図５Ｂ、及び図５Ｃは、上記の問題に対する１つの解決策を示す。これらの図面に示されるコンバータは、その入力電流が、パッド５０１から、実質的な寄生インピーダンス又はインダクタンスを有するいかなる要素も経ることなく、制御ＦＥＴ５１０のドレイン端子に垂直に流れる。制御ＦＥＴは、ＶＩＮに接続されるリードフレームパッドに直接取り付けられる。このコンバータの制御ＦＥＴは、ドレインが下向きのｎチャネルＭＯＳＦＥＴである。そのため、入力電流（Ｉ）は、パッドから垂直に制御ダイのドレイン端子に入る。ハンダ付けの場合、入力電流は、インピーダンス及びインダクタンスがない状態で制御ダイのドレインに達することができる。同期ダイは、制御ダイの頂部上に配置され、ドレインを下向きにして制御ダイのソースに取り付けられる。そのため、電流はコンバータスタックを介して垂直に流れ続ける。同期ダイのソース端子は、ヒートスプレッダとして働くように設計されるクリップによって接地される。その結果、スイッチノード電圧のリンギングは、継続時間が９０％よりも大きく、振幅が７５％よりも大きく減少する。（より詳細には図７を参照されたい。）
透明な封入化合物を通した上面図において、図５Ａは、図５Ｂ及び図５Ｃの断面の切断線を示す。コンバータ５００は、制御ＭＯＳＦＥＴダイ５１０上にスタックされる同期ＭＯＳＦＥＴダイ５２０を有する。オン状態の抵抗値ＲＯＮは能動ダイ面積に反比例するので、同期降圧コンバータのデューティサイクルが、同期ＦＥＴに必要とされる能動領域に対する制御ＦＥＴに必要とされる能動領域の比を決定する。図５Ａ、図５Ｂ、及び図５Ｃの例示モジュールでは、予想されるデューティサイクルはほとんどの時間で小さい（＜０．５）。したがって、制御ＦＥＴは動作の大部分の間オフになり導通せず、同期ＦＥＴはサイクルタイムの大部分で導通する。降圧コンバータの導電損失ＰＬＯＳＳ＝Ｉ２ＲＯＮを低減するために、同期ＦＥＴダイ５２０が制御ＦＥＴダイ５１０の能動領域と等しいか、それよりも大きい能動領域を有することが好ましい。その結果、同期ダイ５２０も制御ダイ５１０の物理的な面積に等しいかそれより大きい物理的な面積を有する。
図５Ａ、図５Ｂ及び図５Ｃはさらに、ＶＩＮからの入力電流（Ｉ）の入力端子になる長方形の平坦なデバイスアセンブリパッド（ＤＡＰ）５０１を備えた、一般的なＱＦＮタイプの構成を有する金属リードフレームを示す。リードフレームのリードは、長方形パッド５０１の４辺に平行に配置される。個別のリードは５０２で表され、他のリードは集合単位でまとめて表される。集合５０２ａはパッド５０１に接続され、集合５０２ｂ及び５０２ｃは、電気的接地への端子及び熱的エネルギー（熱）移動の経路として働き、集合５０２ｄはスイッチノード及び出力電流への端子として働く。他の実施形態が、特に特定の熱分散が必要な場合に、異なるリード構成を有し得ることに留意されたい。
先に述べたように、図５Ａ、図５Ｂ、及び図５Ｃの例では、制御ダイ５１０は同期ダイ５２０に等しいかそれより小さい面積を有する。ｎ型導電性チャネルダイの実施形態では、制御ダイがドレインを下向きにしてリードフレームパッドにアセンブリされる必要があるので、スタックされたアセンブリ内で小さな制御ダイが大きな同期ダイの垂直に下に配置される必要がある。そのため、制御ダイ５１０のソースを同期ダイ５２０のドレインに接続するスイッチクリップ５４０（第１のクリップとも称する）が、その上側５４０ａのハンダ付け可能な領域を拡張して大面積同期ダイ５２０が収まるように設計され得る。スイッチクリップ５４０の好ましい製作方法が、リードフレームのリード集合５０２ｄへの第１のクリップ５４０の取付けを容易にするように第１のクリップ５４０の１辺から突出するビーム状リッジ（プロップ）５４０ｂ（図５Ｂ参照）の形成を可能にするハーフエッチング技術を含む。
ドレインが下向きにスタックされたＦＥＴを備えたコンバータアセンブリでは、同期ダイ５２０のソース端子はスタックの頂部上に置かれ、そして、電気的に接地されなければならない。接続用の第２のクリップ５６０は、動作するコンバータによって生成される動作熱の大部分を基板内のヒートシンクに伝えるように設計される。そのため、この実施形態の第２のクリップ５６０は、ヒートスプレッダとして働く大きな金属領域と、好ましくはクリップの相対する側に沿った２つの細長いリッジ（プロップ）５６０ａ（図５Ｃ参照）を有し、それにより、熱をリード５０２ｂ及び５０２ｃに伝え、そこから基板内のヒートシンクまで伝えるようにする。リードの構成が異なる他の実施形態において、クリップ５６０は、コンバータからの熱除去を向上させるために３つのリッジを有するように設計され得る。さらに他の実施形態では、１つのリッジ５６０ａで充分な場合もある。リッジ５６０ａはこれらがパッド５０１の相対する側のリード集合５０２ｂ及び５０２ｃにハンダ付けされ得るように充分高く形成される。リッジ５６０ａを備えた第２のクリップ５６０を製作する好ましい方法は、金属シートに適用されるハーフエッチング技術である。
スタックされたＭＯＳＦＥＴは、好ましくは、モジュールを形成するように保護パッケージング化合物５９０に封入される。好ましい封入方法は成型技術である。図５Ｂ及び図５Ｃに示す実施形態では、成型モジュールの厚さ５９１は約１．５ｍｍである。スイッチクリップ５４０は先に述べたように好ましくはハーフエッチング技術によって製作されるので、封入されるモジュールの堅固さを増すために、ハーフエッチング処理によって開けられる空隙５９０ａなどのいかなる空間も封入化合物で充填することが有利である。図５Ａの実施形態５００では、成型されたパッケージの横方向寸法は、長さ５９２が約６ｍｍであり、幅５９３が約５ｍｍである。
図６は、図５Ａ、図５Ｂ、及び図５Ｃに示すような例示同期降圧コンバータの回路図である。電源ＶＩＮ（６６０）から制御ＦＥＴ６１０のドレイン６１０ｃに流れる入力電流は、リードフレームパッド（図５Ａ、図５Ｂ、及び図５Ｃの５０１）の厚さを介して垂直に流れ、その結果、寄生インダクタンスＬＩＮ（６６１）及び寄生インピーダンスＲＩＮ（６６２）がほぼゼロになる。
図６にさらに示すように、ゲート６１０ｂが、ワイヤボンドによってリードフレームのリードに接続され、そのため、約１．９４ｎＨの寄生インダクタンスＬＧＡＴＥ（６１１）及び約２６ｍΩの寄生インピーダンスＲＧＡＴＥ（６１２）を有する。制御ＦＥＴ６１０のソース６１０ａの寄生インピーダンスＲＳＯＵＲＣＥ（６１３）は、スイッチノード６４０として機能する第１のクリップ５４０にソース６１０ａが直接ハンダ付けされるので、実質的にゼロであり、ソース６１０ａの寄生インダクタンスも同様に実質的に無視し得る。
図６はさらに、同期ＦＥＴ６２０がドレインを下向きにしてスイッチノードに接続され、且つそのソース６２０ａが接地６５０に接続されることに伴う寄生値も示す。寄生インピーダンスＲＳＯＵＲＣＥ（６２４）及び第２のクリップに沿った電源電圧ＶＩＮまでの寄生抵抗値はゼロではないが、その入力電流に対する影響は無視し得る。ドレイン６２０ｃと第１のクリップの間の寄生インピーダンスＲＤＲＡＩＮ（６２１）は、同期ＦＥＴ６２０が第１のクリップ５４０（スイッチノード６４０）に取り付けられているため、実質的にゼロであり、ドレイン６２０ｃの寄生インダクタンスも実質的にゼロである。
ゲート６２０ｂは、ワイヤボンドによってリードフレームのリードに結合され、そのため、約１．５４ｎＨの寄生インダクタンスＬＧＡＴＥ（６２３）及び約２２ｍΩの寄生インピーダンスＲＧＡＴＥ（６２２）を有する。図６では、コンバータの負荷電流は、スイッチノード６４０からリードフレームの対応するリードに取り付けられる第１のクリップ（図５Ａ、図５Ｂ、及び図５Ｃの５４０）を介して、出力インダクタ（図６では図示せず）及びＶＯＵＴ（６７０）まで流れる。第１のクリップ５４０に沿って、寄生インピーダンスＲＯＵＴ（６７２）は約０．２ｍΩであり、寄生インダクタンスＬＯＵＴ（６７１）は約０．４５ｎＨである。図６はさらに、スイッチノード６４０からリードフレームの対応するリードに接続される制御ＦＥＴのゲートリターンを示す。この接続は、ワイヤボンドによってなされるので、約１．５４ｎＨの寄生インダクタンス６４１及び約２２ｍΩの寄生インピーダンス６４２を与える。
図５Ａ、図５Ｂ、及び図５Ｃに示すような例示同期降圧コンバータが動作中のとき、時間の関数としてのスイッチノード電圧ＶＳＷ７０１の開始の波形が、図７のようにグラフ化され得る。図７に示すように、この電圧は、最大１６．３Ｖまでの２、３回小さな変位を経て変動した後、その最終的な定常値１２Ｖまで急速に減衰する。この電圧のこの種のリンギング挙動は、１０〜１５ｎｓの間継続し、そのため、短くかつ穏やかである。
他のシミュレーション及びデータにより、図５Ａ、図５Ｂ、及び図５Ｃに従ってアセンブリされる同期降圧コンバータの効率は８９．５％に達し得るが、図１に従ってアセンブリされるコンバータの効率は８８．５％に過ぎないことが示されている。これは、効率の損失がほぼ８％低減されることを示している。
本発明の別の実施形態を図８Ａ、図８Ｂ、及び図８Ｃに示し、全体的に８００として表す。この実施形態は、制御ダイ８１０の面積に匹敵する程度に面積が小さくされたリードフレームパッド８０１によって特徴づけられる。図８Ｂの図５Ｂとの比較が示すように、パッド金属の量が減少しているので、より多い封入化合物８９０が用いられ得る。封入化合物の量が増えると、温度変動や湿気のある雰囲気におけるモジュール８００の堅固さが増す。これにより、化合物と金属の間の剥離の又は化合物の破壊のリスクが減少する。
図８Ｂに示すように、第１のクリップ８４０は、その上側８４０ａのハンダ付け可能領域を拡張して大面積同期ダイ８２０が収まるように設計される。第１のクリップ８４０の好ましい製作方法が、リードフレームのリード集合８０２ｄへの第１のクリップ８４０の取付けが容易になるように第１のクリップ８４０の１辺から突出するビーム状リッジ８４０ｂの形成を可能にするハーフエッチング技術を含む。第２のクリップ８６０は、コンバータの動作の間生成される動作熱の大部分を基板内のヒートシンクに伝えるように設計される。そのため、この実施形態の第２のクリップ８６０は、ヒートスプレッダとして働く大きな金属領域と、好ましくはクリップの相対する側に沿った２つの細長いリッジ８６０ａを有し、それにより、熱をリード８０２ｂ及び８０２ｃに伝え、そこから基板内のヒートシンクまで伝えるようにする。他の実施形態において、クリップ８６０は、コンバータからの熱除去を向上させるために３つのリッジを有するように設計されるが、他の実施形態において１つのリッジで充分な場合もある。リッジ８６０ａは、これらがパッド８０１の相対する側のリード集合８０２ｂ及び８０２ｃにハンダ付けされ得るように充分高く形成される。リッジ８６０ａを備えた第２のクリップ８６０を製作する好ましい方法は、金属シートに適用されるハーフエッチング技術である。
本発明のさらに別の実施形態を図９Ａ、図９Ｂ、及び図９Ｃに示し、全体的に９００で表す。この実施形態は、図８の実施形態のパッド領域に類似の面積のリードフレームパッド９０１を含むが、このパッド領域には窪んだ凹部９０３がある。ハーフエッチング技術によって、長方形凹部９０３が、深さ９０３ａ、横方向寸法９０３ｂ及び９０３ｃで生成され、そのため、長方形制御ダイ９１０をこの窪んだ凹部内に配置することができる。同期ダイを９２０で表す。その結果、第１のクリップ９４０は、リードフレームのリードに取り付けるための突出するリッジを必要とせず、実質的に平坦なプレートのままとし得、そのため、全体的なモジュールの厚さを薄くする現在の傾向に沿っている。封入化合物９９０を備えたモジュール９００では、厚さ９９１は、図５の例示モジュールの厚さ５９１が１．５ｍｍであるのに対し、１．３ｍｍに過ぎない。図９Ａ及び図９Ｃでは、第２のクリップ９６０は、動作するコンバータによって生成される熱の大部分を基板内のヒートシンクに伝えるように設計される。そのため、この実施形態の第２のクリップ９６０は、ヒートスプレッダとして働く大きな金属領域と、好ましくはクリップの相対する側に沿った２つの細長いリッジ９６０ａとを有し、それにより、熱をリード９０２ｂ及び９０２ｃに伝え、そこから基板内のヒートシンクまで伝えるようにする。リードの構成が異なる他の実施形態において、クリップ９６０は、コンバータからの熱除去を向上させるために３つのリッジを有するように、更に他の実施形態において１つのリッジを有するように、設計される。
図１０Ａ、図１０Ｂ、及び図１０Ｃは、高デューティサイクル動作を意図した、さらに別の実施形態を示し、全体的に１０００で表す。実施形態１０００は、制御ダイ１０１０と同期ダイ１０２０の面積が実質的に等しいことによって特徴づけられる。例として、図１０Ｂにおいて横方向寸法１０１０ａ及び１０１０ｂはそれぞれ３．５ｍｍである。ｎ型導電性チャネルダイはドレインを下向きにしてより容易にリードフレームパッド１００１にアセンブリされるので、制御ダイ１０１０は、スタックされたアセンブリにおいて同期ダイ１０２０の垂直に下に配置され得る。そのため、制御ダイ１０１０のソースを同期ダイ１０２０のドレインと接続するスイッチクリップ（第１のクリップ）１０４０が、同期ダイ１０２０を収めるためのハンダ付け可能な表面１０４０ａ及び制御ダイ１０１０を収めるためのハンダ付け可能な表面１０４０ｃを有するように設計され得る。スイッチクリップ１０４０の好ましい製作方法が、リードフレームのリード集合１００２ｄへの第１のクリップ１０４０の取付けが容易になるように第１のクリップ１０４０の１辺から突出するビーム状リッジ（プロップ）１０４０ｂ（図１０Ｂ参照）、及び適切な表面領域の形成を可能にするハーフエッチング技術を含む。ドレインを下向きにしてスタックされるＦＥＴを備えたコンバータアセンブリでは、同期ダイ１０２０のソース端子は、このスタックの頂部上に配置され、そして、接地電位に電気的に接続されなければならない。接続用の第２のクリップ１０６０は、動作するコンバータによって生じる動作熱の大部分を基板内のヒートシンクに伝えるように設計される。そのため、この実施形態の第２のクリップ１０６０は、ヒートスプレッダとして働く大きな金属領域とクリップの相対する側に沿って２つ（或いは３つの場合もある）の細長いリッジ１０６０ａとを有し、熱をリード１００２ｂ及び１００２ｃに伝え、そこから基板内のヒートシンクまで伝えるようにする。
本発明は、電界効果トランジスタだけでなく、他の適切なパワートランジスタにも適用される。さらに、第２のクリップがヒートシンクに、好ましくはハンダ付けによって、接続され得るように第２のクリップの頂部表面を封入せずに残すことによって、電源モジュールの大電流能力はさらに拡張され得、効率はさらに高められ得る。この構成では、モジュールはその熱をヒートシンクの両面から放散し得る。
本発明の特許請求の範囲から逸脱することなく、説明した実施形態に多くの他の改変をなし得ること、及び多くの他の実施形態が可能であることが当業者には理解されよう。

Claims (19)

  1. 電気的入力端子と接地端子である少なくとも１つのリードとを有する電源モジュールであって、
    ダイパッドと複数のリードとを含むリードフレームであって、前記ダイパッドが前記電気的入力端子であり、前記複数のリードの少なくとも１つが接地端子である、前記リードフレームと、
    制御ＦＥＴダイを含む同期降圧コンバータと、
    前記制御ＦＥＴダイの頂部上にスタックされる同期ＦＥＴダイと、
    を含み、
    前記制御ＦＥＴダイが、第１の物理的領域と、第１の能動領域と、前記制御ＦＥＴダイの第１の面上の第１のソース端子と、前記制御ＦＥＴダイの前記第１の面とは反対側の第２の面上の第１のドレイン端子とを有し、
    前記同期ＦＥＴダイが、前記同期ＦＥＴダイの第１の面上の第２のソース端子と、前記同期ＦＥＴダイの前記第１の面とは反対側の第２の面上の第２のドレイン端子とを有し、
    前記制御ＦＥＴダイの前記第１のドレイン端子がドレイン端子を下向きに前記ダイパッドに直接に付けられ、前記同期ＦＥＴダイの前記第２のソース端子が金属クリップによって前記接地端子に接続され、前記第２のソース端子と前記接地端子との間の電気的接続が前記金属クリップを介した２つの異なる電気的経路を含む、電源モジュール。
  2. 請求項１に記載の電源モジュールであって、
    前記同期ＦＥＴダイが、前記第１の物理的領域よりも小さくない第２の物理的領域と前記第１の能動領域よりも小さくない第２の能動領域とを有し、前記第２のドレイン端子が前記第１のソース端子に取り付けられる、電源モジュール。
  3. 請求項２に記載の電源モジュールであって、
    前記制御ＦＥＴダイと前記同期ＦＥＴダイとがｎ型ＭＯＳＦＥＴを含む、電源モジュール。
  4. 請求項３に記載の電源モジュールであって、
    前記複数のリードが前記ダイパッドの辺に対して一列に配置される、電源モジュール。
  5. 請求項４に記載の電源モジュールであって、
    前記コンバータのスイッチノード端子として動作可能な第１の金属クリップを更に含み、前記第１の金属クリップが、前記第１のソース端子と前記第２のドレイン端子にハンダ付けされ、それぞれのリードに接続されるリッジを有する、電源モジュール。
  6. 請求項１に記載の電源モジュールであって、
    前記金属クリップが、前記第２のソース端子にハンダ付けされ、それぞれのリードに接続される１つ又は複数のリッジを有する、電源モジュール。
  7. 請求項６に記載の電源モジュールであって、
    前記制御ＦＥＴダイが第１のゲート端子を有し、前記同期ＦＥＴダイが第２のゲート端子を有する、電源モジュール。
  8. 請求項７に記載の電源モジュールであって、
    前記第１及び第２のゲート端子をリードに接続するワイヤボンドを更に含む、電源モジュール。
  9. 請求項８に記載の電源モジュールであって、
    前記コンバータとクリップとワイヤボンドとを封止し、外部部品への接続のために前記パッドと前記複数のリードとの表面を封止せずに残す、パッケージング化合物を更に含む、電源モジュール。
  10. 電源モジュールであって、
    外部入力端子と下向きのドレイン端子を有する制御電界効果トランジスタ（ＦＥＴ）ダイとの間の第１の電気的経路と、
    外部接地端子と同期ＦＥＴダイとの間の第２及び第３の電気的経路と、
    を含み、
    前記第１の電気的経路が前記第２の電気的経路より電気的に抵抗性が小さく、前記第２及び第３の電気的経路が第２の金属クリップを含み、前記第２の金属クリップがその相対する側に沿った２つの細長いリッジを有し、前記２つの細長いリッジが前記外部接地端子に結合される、電源モジュール。
  11. 請求項１０に記載の電源モジュールであって、
    前記第１の電気的経路が、前記制御ＦＥＴダイに直接にハンダ付けされる金属パッドを含む、電源モジュール。
  12. 請求項１０に記載の電源モジュールであって、
    前記第２の金属クリップが前記外部接地端子と前記同期ＦＥＴダイとに接触する、電源モジュール。
  13. 請求項１２に記載の電源モジュールであって、
    前記第２の金属クリップがソース端子において前記同期ＦＥＴダイに接触する、電源モジュール。
  14. 請求項１０に記載の電源モジュールであって、
    外部スイッチノード端子を更に含む、電源モジュール。
  15. 請求項１０に記載の電源モジュールであって、
    外部スイッチノード端子を更に含み、前記外部入力端子が前記外部スイッチノード端子と前記外部接地端子との間に配置される、電源モジュール。
  16. 電源モジュールであって、
    外部入力端子と下向きのドレイン端子を有する制御電界効果トランジスタ（ＦＥＴ）ダイとの間の第１の電気的経路と、
    外部接地端子と同期ＦＥＴダイとの間の第２及び第３の電気的経路と、
    第１の金属クリップに接続される外部スイッチノード端子と、
    を含み、
    前記第１の電気的経路が前記第２の電気的経路より電気的に抵抗性が小さく、前記第２及び第３の電気的経路が第２の金属クリップを含む、電源モジュール。
  17. 請求項１６に記載の電源モジュールであって、
    前記第１の金属クリップが前記制御ＦＥＴダイと前記同期ＦＥＴダイとの両方に接触する、電源モジュール。
  18. 請求項１７に記載の電源モジュールであって、
    前記制御ＦＥＴダイが前記第１の金属クリップの第１の表面にハンダ付けされ、前記同期ＦＥＴダイが前記第１の金属クリップの第２の表面にハンダ付けされる、電源モジュール。
  19. 請求項１８に記載の電源モジュールであって、
    前記第１の金属クリップが前記制御ＦＥＴダイのソース端子と前記同期ＦＥＴダイのドレイン端子とにハンダ付けされる、電源モジュール。
JP2013553496A 2011-02-07 2012-02-07 スイッチノードリンギングが低減された３次元電源モジュール Active JP6131195B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/021,969 US20120200281A1 (en) 2011-02-07 2011-02-07 Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing
US13/021,969 2011-02-07
PCT/US2012/024171 WO2012109265A2 (en) 2011-02-07 2012-02-07 Three-dimensional power supply module having reduced switch node ringing

Publications (3)

Publication Number Publication Date
JP2014511027A JP2014511027A (ja) 2014-05-01
JP2014511027A5 JP2014511027A5 (ja) 2015-03-26
JP6131195B2 true JP6131195B2 (ja) 2017-05-17

Family

ID=46600221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013553496A Active JP6131195B2 (ja) 2011-02-07 2012-02-07 スイッチノードリンギングが低減された３次元電源モジュール

Country Status (4)

Country Link
US (1) US20120200281A1 (ja)
JP (1) JP6131195B2 (ja)
CN (2) CN103348469A (ja)
WO (1) WO2012109265A2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
US8981748B2 (en) * 2011-08-08 2015-03-17 Semiconductor Components Industries, Llc Method of forming a semiconductor power switching device, structure therefor, and power converter
US9589872B2 (en) * 2012-03-28 2017-03-07 Infineon Technologies Americas Corp. Integrated dual power converter package having internal driver IC
US9171784B2 (en) * 2012-03-28 2015-10-27 International Rectifier Corporation Dual power converter package using external driver IC
US20140063744A1 (en) * 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
JP5966921B2 (ja) * 2012-12-28 2016-08-10 トヨタ自動車株式会社 半導体モジュールの製造方法
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9214415B2 (en) 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
US9171828B2 (en) * 2014-02-05 2015-10-27 Texas Instruments Incorporated DC-DC converter having terminals of semiconductor chips directly attachable to circuit board
US9355942B2 (en) * 2014-05-15 2016-05-31 Texas Instruments Incorporated Gang clips having distributed-function tie bars
US9515014B2 (en) 2014-10-08 2016-12-06 Infineon Technologies Americas Corp. Power converter package with integrated output inductor
US10103140B2 (en) * 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
US11309273B2 (en) 2017-05-19 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Electronic module
WO2018211680A1 (ja) * 2017-05-19 2018-11-22 新電元工業株式会社 電子モジュール
JP6952042B2 (ja) * 2017-05-19 2021-10-20 新電元工業株式会社 電子モジュール
EP3703119B1 (en) * 2017-10-26 2022-06-08 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
DE102018207308B4 (de) * 2018-05-09 2020-07-02 Infineon Technologies Ag Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung
US20200194347A1 (en) * 2018-12-18 2020-06-18 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor package and method of making the same
US11658410B2 (en) 2019-03-12 2023-05-23 Epirus, Inc. Apparatus and method for synchronizing power circuits with coherent RF signals to form a steered composite RF signal
US11211703B2 (en) 2019-03-12 2021-12-28 Epirus, Inc. Systems and methods for dynamic biasing of microwave amplifier
US11616295B2 (en) 2019-03-12 2023-03-28 Epirus, Inc. Systems and methods for adaptive generation of high power electromagnetic radiation and their applications
US12068618B2 (en) 2021-07-01 2024-08-20 Epirus, Inc. Systems and methods for compact directed energy systems
US12003223B2 (en) 2020-06-22 2024-06-04 Epirus, Inc. Systems and methods for modular power amplifiers
US11469722B2 (en) 2020-06-22 2022-10-11 Epirus, Inc. Systems and methods for modular power amplifiers
US20220020671A1 (en) * 2020-07-20 2022-01-20 Electronics And Telecommunications Research Institute Flip-stack type semiconductor package and method of manufacturing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421262B1 (en) * 2000-02-08 2002-07-16 Vlt Corporation Active rectifier
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
CN101819955B (zh) * 2004-12-20 2011-09-28 半导体元件工业有限责任公司 具有增强散热性的半导体封装结构
US7598603B2 (en) * 2006-03-15 2009-10-06 Infineon Technologies Ag Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
DE102006021959B4 (de) * 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US7569920B2 (en) * 2006-05-10 2009-08-04 Infineon Technologies Ag Electronic component having at least one vertical semiconductor power transistor
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
US7485954B2 (en) * 2006-09-07 2009-02-03 Alpha And Omega Semiconductor Limited Stacked dual MOSFET package
DE102007009521B4 (de) * 2007-02-27 2011-12-15 Infineon Technologies Ag Bauteil und Verfahren zu dessen Herstellung
US7683477B2 (en) * 2007-06-26 2010-03-23 Infineon Technologies Ag Semiconductor device including semiconductor chips having contact elements
US7750445B2 (en) * 2007-09-18 2010-07-06 Fairchild Semiconductor Corporation Stacked synchronous buck converter
US8035221B2 (en) * 2007-11-08 2011-10-11 Intersil Americas, Inc. Clip mount for integrated circuit leadframes
US7696612B2 (en) * 2008-01-28 2010-04-13 Fairchild Semiconductor Corporation Multiphase synchronous buck converter
US8492883B2 (en) * 2008-03-14 2013-07-23 Advanced Semiconductor Engineering, Inc. Semiconductor package having a cavity structure
US8148815B2 (en) * 2008-10-13 2012-04-03 Intersil Americas, Inc. Stacked field effect transistor configurations
CN101442035B (zh) * 2008-12-14 2011-03-16 天水华天科技股份有限公司 一种扁平无引线封装件及其生产方法
US20100171543A1 (en) * 2009-01-08 2010-07-08 Ciclon Semiconductor Device Corp. Packaged power switching device
US8680627B2 (en) * 2011-01-14 2014-03-25 International Rectifier Corporation Stacked half-bridge package with a common conductive clip

Also Published As

Publication number Publication date
WO2012109265A2 (en) 2012-08-16
JP2014511027A (ja) 2014-05-01
US20120200281A1 (en) 2012-08-09
CN103348469A (zh) 2013-10-09
CN108987365A (zh) 2018-12-11
WO2012109265A3 (en) 2012-11-01

Similar Documents

Publication Publication Date Title
JP6131195B2 (ja) スイッチノードリンギングが低減された３次元電源モジュール
US8431979B2 (en) Power converter having integrated capacitor
US9425132B2 (en) Stacked synchronous buck converter having chip embedded in outside recess of leadframe
US10930582B2 (en) Semiconductor device having terminals directly attachable to circuit board
CN105283956B (zh) 具有竖直堆叠的半导体芯片的集成化多路输出电源转换器
JP4010792B2 (ja) 半導体装置
US20140063744A1 (en) Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US11574855B2 (en) Package with dies mounted on opposing surfaces of a leadframe
TW200849478A (en) Boost converter with integrated high power discrete FET and low voltage controller
US9355946B2 (en) Converter having partially thinned leadframe with stacked chips and interposer, free of wires and clips
JP4344776B2 (ja) 半導体装置
CN103928431B (zh) 一种倒装封装装置
CN109841598B (zh) 多相半桥驱动器封装以及制造方法
JP2006253734A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170417

R150 Certificate of patent or registration of utility model

Ref document number: 6131195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250