JP2014511027A - スイッチノードリンギングが低減された3次元電源モジュール - Google Patents

スイッチノードリンギングが低減された3次元電源モジュール Download PDF

Info

Publication number
JP2014511027A
JP2014511027A JP2013553496A JP2013553496A JP2014511027A JP 2014511027 A JP2014511027 A JP 2014511027A JP 2013553496 A JP2013553496 A JP 2013553496A JP 2013553496 A JP2013553496 A JP 2013553496A JP 2014511027 A JP2014511027 A JP 2014511027A
Authority
JP
Japan
Prior art keywords
die
power supply
supply module
terminal
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013553496A
Other languages
English (en)
Other versions
JP6131195B2 (ja
JP2014511027A5 (ja
Inventor
エイ エルボソメール ファン
ジェイ ロペス オスバルド
エイ ノキル ジョナサン
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2014511027A publication Critical patent/JP2014511027A/ja
Publication of JP2014511027A5 publication Critical patent/JP2014511027A5/ja
Application granted granted Critical
Publication of JP6131195B2 publication Critical patent/JP6131195B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247Connecting the strap to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

ドレインを下向きにリードフレームのパッド(801)に直接ハンダ付けされる制御ダイ(810)を有する同期降圧コンバータの高周波電源モジュール(800)。パッドはVINに接続され、VINの制御ダイへの接続がインピーダンス及びインダクタンスをなくすため、スイッチノード電圧リンギングの振幅及び継続時間が90%より大きく減少する。そのため入力電流がパッドから垂直に制御ダイ端子に入る。制御ダイの上にあるスイッチノードクリップ(840)は、制御ダイの頂部に同期ダイ(820)をドレインを下向きに配するために充分に広い面積を有するように設計され、電流はコンバータスタックを通って垂直に流れ続ける。同期ダイの能動領域は制御ダイの能動領域以上であり、同期ダイの物理的な面積は制御ダイの物理的な面積以上である。同期ダイのソース端子は、ヒートスプレッダとして動作するように設計されるクリップ(860)によって接地される。

Description

本発明は、概ね、半導体デバイス及びプロセスの分野に関し、より詳細には、高効率を有し、スイッチノードリンギングが低減された状態で高周波数で動作する電源モジュールのシステム構造及び製作方法に関する。
よく使われているパワースイッチングデバイス系列の中には、DC−DC電源回路があり、特に、スイッチモード電源回路の範疇に入るものがある。普及しつつある電力供給要件に特に適しているものは、直列に接続され、共通のスイッチノードによって互いに結合される2つのパワーMOS電界効果トランジスタ(FET)を備えた同期降圧コンバータである。降圧コンバータでは、ハイ側スイッチとも呼ばれる制御FETダイが、供給電圧VINとLC出力フィルタの間に接続され、ロー側スイッチとも呼ばれる同期FETダイが、LC出力フィルタと接地の間に接続される(同期FETはフリーホイールダイオードの代わりに同期整流器として働く)。このコンバータは、ドライバ回路及びコントローラ回路も含む。
出力回路のインダクタは、電源回路のエネルギーストレージとして働く。定出力電圧VOUTを確実に維持するために、典型的なインダクタは約300〜400nHとすべきである。
いくつかのパワースイッチングデバイスが、パワーMOSFET、ドライバ回路、コントローラ回路とともに別々のダイとして構築される。各ダイは、典型的には、金属リードフレームの長方形又は正方形のパッドに取り付けられ、出力端子としてのリードがパッドを囲んでいる。これらのリードは、カンチレバー延長部をもたない形状とされ得、QFN(Quad Flat No−Lead)又はSON(Small Outline No−Lead)デバイスとして配され得る。これらのダイとの電気的接続はボンディングワイヤによって提供される。このようなアセンブリは、典型的にプラスチックパッケージ内にパッケージングされ、パッケージングされた構成要素は、電源システムのボードアセンブリ用の個別の構成ブロックとして用いられる。
他のパワースイッチングデバイスにおいて、パワーMOSFET及びドライバ−コントローラダイがリードフレームパッド上に並んでアセンブリされ、デバイス出力端子として働くリードがリードフレームパッドの4辺すべてを囲む。これらのリードもQFN又はSONにならった形状にされ得る。
いくつかの近年導入された先進アセンブリでは、接続ワイヤの代わりに銅クリップが用いられる。これらのクリップは幅が広く、導入される寄生インダクタンスが小さい。
別の最近の開発では、制御FETと同期FETがスタック状に互いの頂部上に垂直にアセンブリされ、これら2つのFETのうち物理的に面積が大きいダイがリードフレームパッドに取り付けられ、クリップがスイッチノード及びスタック頂部への接続を提供する。このパッケージでは、同期FETチップはリードフレームパッド上にアセンブリされ、同期FETのソース端子がリードフレームパッドにハンダ付けされる。制御FETチップは、そのソースが同期ダイのドレインに結合されてスイッチノードが形成され、そのドレインが入力電源VINに接続される。これら2つのFET間に挿入されるクリップがスイッチノードに接続される。パッドは接地電位を有し、ヒートスプレッダとして働く。スタック頂部上の細長いクリップが、制御FETのドレイン端子を入力電源VINに接続する。
直前の段落で説明した典型的なコンバータが図1に示され、全体的に100で表されている。制御FET110が同期FET120の上にスタックされる。制御FETダイ110は、同期FETダイ120に対して小さな面積を有する。QFN金属リードフレームが、長方形の平坦なパッド101を有する。リード102a及び102bが、パッドの相対する側の2辺に沿って一列に配置される。これらのFETダイのスタックはソースを下向きにして成される。同期FET120のソースは、ハンダ層121によってリードフレームパッド101にハンダ付けされる。ハンダ層122によって同期FET120のドレインにハンダ付けされる第1のクリップ140が、ハンダ層111によって取り付けられる制御FET110のソースを有する。そのため、第1のクリップ140は、コンバータのスイッチノード端子として働く。第2のクリップ160が、ハンダ層112によって制御FET110のドレインに接続される。第2のクリップ160は、リードフレームのリード102bに取り付けられ、そのため、入力電源VINに接続される。このコンバータは、500kHzから1MHzまでの周波数で効率的に動作し得る。
図2は、図1の同期降圧コンバータアセンブリの電気回路図である。図2では、ゲート210bがワイヤボンドによってリードに接続されるように示されており、このワイヤボンド接続は、約1.94nHの寄生インダクタンスLGATE(211)及び約26mΩの寄生インピーダンスRGATE(212)と相互に関係している。制御FET210が第1のクリップ140上にソースを下向きにしてアセンブリされているため、ソース210aの寄生インピーダンスRSOURCE(213)は実質的にゼロである。ソースが下向きのアセンブリのために、ソース210aの寄生インダクタンスも小さい。
図2はさらに、リードフレームパッド101に対する同期FET220の典型的な寄生インダクタンス及びインピーダンスも示している。ハンダ付けによってソース220aをパッドに接続するため、この接続の寄生抵抗RSOURCE(224)は小さくなる(約0.001mΩ)。同期FET220が第1のクリップ140にハンダ付けされているため、ドレイン220cの寄生インピーダンスRDRAIN(221)は実質的にゼロであり、ドレイン220cの寄生インダクタンスも小さい。ゲート220bはワイヤボンドによってリードに接続され、そのため、約1.54nHの寄生インダクタンスLGATE(223)及び約22mΩの寄生インピーダンスRGATE(222)と相互に関係している。
図2に示されるように、コンバータの負荷電流は、スイッチノード240から、リードフレームの対応するリードに取り付けられる第1のクリップ140を介して、出力インダクタ及びVOUT(270)まで流れる。第1のクリップ140に沿って、寄生インピーダンスROUT(272)は約0.2mΩであり、寄生インダクタンスLOUT(271)は約0.45nHである。図2はさらに、スイッチノード240からリードフレームの対応するリードに接続される制御FETのゲートリターンを示す。この接続は、ワイヤボンドによってなされるので、約1.54nHの寄生インダクタンス241及び約22mΩの寄生インピーダンス242を与える。
出願人により、図1に示すような典型的なシステムのオンサイクルの初期段階の間、約50nsの時間間隔にわたって、スイッチノード電圧に関連する最大約25Vの過大なリンギングがあることが観察された。このピーク電圧は、このシステムで用いられるMOSFETの絶縁破壊電圧に近くなるか、又はそれを超えることがあり、そのため、多くのアプリケーションではこのリンギングの振幅及び継続時間は許容されない。
詳細な解析により、出願人は、この過大なリンギングの根本的な原因は、コンバータの入力ノードにおける過大な寄生インピーダンス及びインダクタンスに関連しており、そのため入力ノードと出力回路要素の間でエネルギーが交換され、それが出力ノードでリンギングとして出現することを見いだした。さらに、出願人は、入力ノードにおいて寄生インダクタンス及びインピーダンスが生じる大きな要因が、制御FETのドレインをリードフレーム端子102bにおいて入力電源VINに接続する細長いクリップであることを見いだした。
出願人はさらに、この細長いクリップが銅などの高導電材料で製作されても、コンバータ内では、制御FETのドレインとリードフレーム端子の間を流れる入力電流が、クリップをその長さ分、ネック部分161を含め、クリップの小さな断面を通って流れなければならないように構成されていることを見いだした。出願人は、このようなコンバータでは、クリップは典型的には入力ノードにおいて600pHのインダクタンス及び0.5mΩのインピーダンスを付加すると算出した。
出願人は、コンバータの入力端子をリードフレームパッドに直接接続し、それによって、コンバータ回路の入力ノードからのクリップに関連する寄生の影響を取り除くことによってこの問題を解決した。
これは、例えば、制御FETとしてドレインが下向きのFETを備えたコンバータを構築し、外部回路ボードに取り付け可能な金属パッド上にドレイン端子を直接配置して、入力電流がVin端子から制御FETのドレインに直交しかつ垂直に流れるようにすることによって実現し得る。これにより、間に事実上何の寄生インダクタンス又はインピーダンスも生じることなく電流経路が得られる。制御ダイ上に配されるスイッチノードクリップは、電流がコンバータスタックを介して垂直に流れ続けるように、制御ダイの頂部上に同期ダイをドレインを下向きにして配置するために充分に広い面積を有するように設計される。同期ダイのソース端子は第2のクリップによって接地される。この実施形態をテストすると、スイッチノード電圧のリンギングの振幅及び継続時間が90%よりも大きく減少する。
関連する図面を参照して本発明の上記及び他の実施形態を下記により詳細に説明する。
従来技術に従ってアセンブリされた同期降圧コンバータの断面図であり、大面積同期FETダイがリードフレームパッドに取り付けられ、その上に小面積制御FETダイが配置され、後者が細長いクリップによってリードに接続されている。
図1に示す同期降圧コンバータの出願人による回路図である。
図2に示すような同期降圧コンバータの開始後のスイッチノード電圧(単位:ボルト)を時間(単位:ナノ秒)の関数として示すグラフである。
同期降圧コンバータのスイッチノード電圧のリンギングの振幅(単位:ボルト)を寄生入力インダクタンス(単位:ピコヘンリー)の関数として示す。
本発明の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの透明な封入を通して見た上面図である。
本発明の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの切断線に沿った図5Aのモジュールの断面図である。
本発明の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、図5Bの切断線に直交する別の切断線に沿った図5Aのモジュールの断面図である。
図5A、図5B、及び図5Cに示す同期降圧コンバータの出願人による回路図である。
図5A、図5B、及び図5Cに示す同期降圧コンバータの開始後のスイッチノード電圧(単位:ボルト)を時間の関数(単位:ナノ秒)として示すグラフである。
本発明の別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの透明な封入を通して見た上面図である。
本発明の別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの切断線に沿った図8Aのモジュールの断面図である。
本発明の別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、図8Bの切断線に直交する別の切断線に沿った図8Aのモジュールの断面図である。
本発明の別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの透明な封入を通して見た上面図である。
本発明の別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの切断線に沿った図9Aのモジュールの断面図である。
本発明の別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、図9Bの切断線に直交する別の切断線に沿った図9Aのモジュールの断面図である。
本発明のさらに別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの透明な封入を通して見た上面図である。
本発明のさらに別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、モジュールの切断線に沿った図10Aのモジュールの断面図である。
本発明のさらに別の実施形態に従ってアセンブリされる同期降圧コンバータモジュールの構造を示し、図10Bの切断線に直交する別の切断線に沿った図10Aのモジュールの断面図である。
図1に示すような例示同期降圧コンバータが動作中のとき、時間の関数としてのスイッチノード電圧VSWの開始が、図3のシミュレーション波形301によってグラフ化されるように観察された。スイッチノード電圧VSWは、ボルト単位で測定され、時間(単位:ナノ秒)の関数として表示されている。図3に示すように、この電圧は、最大で25Vまでの急速な変位(振幅)を経て周期的に変動した後、その最終的な定常値12Vまで減衰する。スイッチノード電圧のこのいわゆるリンギング挙動は60〜80nsの間継続する。多くのコンバータアプリケーションでは、スイッチノード電圧のこの大きく長いリンギングは許容されない。
詳細な解析において、出願人は、スイッチノード電圧のこれらの振幅の根本的な原因は、図1に160で表す細長いクリップの大きな寄生インダクタンスLIN(600pH、図2に261で表す)及び寄生インピーダンスRIN(0.5mΩ、図2に262で表す)であることを見いだした。このクリップは、制御入力端子を入力電源VINに接続するための細長い延長部を有する。その結果、VINから制御ダイ(110)の入力端子への電流は、寄生インダクタンス及びインピーダンスを有するクリップ160の長さを介して横方向に流れる。図4は、オンになったスイッチノード電圧VSWのデータ及び補間された値を示す。これらの値は、ピコヘンリーの単位で測定される寄生インダクタンスLINの関数としてボルト単位で測定される。100pH(測定値401)の寄生入力インダクタンスLINで、スイッチノード電圧VSWは19Vよりも大きく変位する。先に述べたように、図2の回路では、寄生入力インダクタンスLINは600pHであり得る。これにより、スイッチノード電圧VSWが変位して25Vまで達し得る。図4では、LINを50pH(データ点402)まで低減しても、スイッチノード電圧は依然として16Vよりも大きく変動する。
図5A、図5B、及び図5Cは、上記の問題に対する1つの解決策を示す。これらの図面に示されるコンバータは、その入力電流が、パッド501から、実質的な寄生インピーダンス又はインダクタンスを有するいかなる要素も経ることなく、制御FET510のドレイン端子に垂直に流れる。制御FETは、VINに接続されるリードフレームパッドに直接取り付けられる。このコンバータの制御FETは、ドレインが下向きのnチャネルMOSFETである。そのため、入力電流(I)は、パッドから垂直に制御ダイのドレイン端子に入る。ハンダ付けの場合、入力電流は、インピーダンス及びインダクタンスがない状態で制御ダイのドレインに達することができる。同期ダイは、制御ダイの頂部上に配置され、ドレインを下向きにして制御ダイのソースに取り付けられる。そのため、電流はコンバータスタックを介して垂直に流れ続ける。同期ダイのソース端子は、ヒートスプレッダとして働くように設計されるクリップによって接地される。その結果、スイッチノード電圧のリンギングは、継続時間が90%よりも大きく、振幅が75%よりも大きく減少する。(より詳細には図7を参照されたい。)
透明な封入化合物を通した上面図において、図5Aは、図5B及び図5Cの断面の切断線を示す。コンバータ500は、制御MOSFETダイ510上にスタックされる同期MOSFETダイ520を有する。オン状態の抵抗値RONは能動ダイ面積に反比例するので、同期降圧コンバータのデューティサイクルが、同期FETに必要とされる能動領域に対する制御FETに必要とされる能動領域の比を決定する。図5A、図5B、及び図5Cの例示モジュールでは、予想されるデューティサイクルはほとんどの時間で小さい(<0.5)。したがって、制御FETは動作の大部分の間オフになり導通せず、同期FETはサイクルタイムの大部分で導通する。降圧コンバータの導電損失PLOSS=IONを低減するために、同期FETダイ520が制御FETダイ510の能動領域と等しいか、それよりも大きい能動領域を有することが好ましい。その結果、同期ダイ520も制御ダイ510の物理的な面積に等しいかそれより大きい物理的な面積を有する。
図5A、図5B及び図5Cはさらに、VINからの入力電流(I)の入力端子になる長方形の平坦なデバイスアセンブリパッド(DAP)501を備えた、一般的なQFNタイプの構成を有する金属リードフレームを示す。リードフレームのリードは、長方形パッド501の4辺に平行に配置される。個別のリードは502で表され、他のリードは集合単位でまとめて表される。集合502aはパッド501に接続され、集合502b及び502cは、電気的接地への端子及び熱的エネルギー(熱)移動の経路として働き、集合502dはスイッチノード及び出力電流への端子として働く。他の実施形態が、特に特定の熱分散が必要な場合に、異なるリード構成を有し得ることに留意されたい。
先に述べたように、図5A、図5B、及び図5Cの例では、制御ダイ510は同期ダイ520に等しいかそれより小さい面積を有する。n型導電性チャネルダイの実施形態では、制御ダイがドレインを下向きにしてリードフレームパッドにアセンブリされる必要があるので、スタックされたアセンブリ内で小さな制御ダイが大きな同期ダイの垂直に下に配置される必要がある。そのため、制御ダイ510のソースを同期ダイ520のドレインに接続するスイッチクリップ540(第1のクリップとも称する)が、その上側540aのハンダ付け可能な領域を拡張して大面積同期ダイ520が収まるように設計され得る。スイッチクリップ540の好ましい製作方法が、リードフレームのリード集合502dへの第1のクリップ540の取付けを容易にするように第1のクリップ540の1辺から突出するビーム状リッジ(プロップ)540b(図5B参照)の形成を可能にするハーフエッチング技術を含む。
ドレインが下向きにスタックされたFETを備えたコンバータアセンブリでは、同期ダイ520のソース端子はスタックの頂部上に置かれ、そして、電気的に接地されなければならない。接続用の第2のクリップ560は、動作するコンバータによって生成される動作熱の大部分を基板内のヒートシンクに伝えるように設計される。そのため、この実施形態の第2のクリップ560は、ヒートスプレッダとして働く大きな金属領域と、好ましくはクリップの相対する側に沿った2つの細長いリッジ(プロップ)560a(図5C参照)を有し、それにより、熱をリード502b及び502cに伝え、そこから基板内のヒートシンクまで伝えるようにする。リードの構成が異なる他の実施形態において、クリップ560は、コンバータからの熱除去を向上させるために3つのリッジを有するように設計され得る。さらに他の実施形態では、1つのリッジ560aで充分な場合もある。リッジ560aはこれらがパッド501の相対する側のリード集合502b及び502cにハンダ付けされ得るように充分高く形成される。リッジ560aを備えた第2のクリップ560を製作する好ましい方法は、金属シートに適用されるハーフエッチング技術である。
スタックされたMOSFETは、好ましくは、モジュールを形成するように保護パッケージング化合物590に封入される。好ましい封入方法は成型技術である。図5B及び図5Cに示す実施形態では、成型モジュールの厚さ591は約1.5mmである。スイッチクリップ540は先に述べたように好ましくはハーフエッチング技術によって製作されるので、封入されるモジュールの堅固さを増すために、ハーフエッチング処理によって開けられる空隙590aなどのいかなる空間も封入化合物で充填することが有利である。図5Aの実施形態500では、成型されたパッケージの横方向寸法は、長さ592が約6mmであり、幅593が約5mmである。
図6は、図5A、図5B、及び図5Cに示すような例示同期降圧コンバータの回路図である。電源VIN(660)から制御FET610のドレイン610cに流れる入力電流は、リードフレームパッド(図5A、図5B、及び図5Cの501)の厚さを介して垂直に流れ、その結果、寄生インダクタンスLIN(661)及び寄生インピーダンスRIN(662)がほぼゼロになる。
図6にさらに示すように、ゲート610bが、ワイヤボンドによってリードフレームのリードに接続され、そのため、約1.94nHの寄生インダクタンスLGATE(611)及び約26mΩの寄生インピーダンスRGATE(612)を有する。制御FET610のソース610aの寄生インピーダンスRSOURCE(613)は、スイッチノード640として機能する第1のクリップ540にソース610aが直接ハンダ付けされるので、実質的にゼロであり、ソース610aの寄生インダクタンスも同様に実質的に無視し得る。
図6はさらに、同期FET620がドレインを下向きにしてスイッチノードに接続され、且つそのソース620aが接地650に接続されることに伴う寄生値も示す。寄生インピーダンスRSOURCE(624)及び第2のクリップに沿った電源電圧VINまでの寄生抵抗値はゼロではないが、その入力電流に対する影響は無視し得る。ドレイン620cと第1のクリップの間の寄生インピーダンスRDRAIN(621)は、同期FET620が第1のクリップ540(スイッチノード640)に取り付けられているため、実質的にゼロであり、ドレイン620cの寄生インダクタンスも実質的にゼロである。
ゲート620bは、ワイヤボンドによってリードフレームのリードに結合され、そのため、約1.54nHの寄生インダクタンスLGATE(623)及び約22mΩの寄生インピーダンスRGATE(622)を有する。図6では、コンバータの負荷電流は、スイッチノード640からリードフレームの対応するリードに取り付けられる第1のクリップ(図5A、図5B、及び図5Cの540)を介して、出力インダクタ(図6では図示せず)及びVOUT(670)まで流れる。第1のクリップ540に沿って、寄生インピーダンスROUT(672)は約0.2mΩであり、寄生インダクタンスLOUT(671)は約0.45nHである。図6はさらに、スイッチノード640からリードフレームの対応するリードに接続される制御FETのゲートリターンを示す。この接続は、ワイヤボンドによってなされるので、約1.54nHの寄生インダクタンス641及び約22mΩの寄生インピーダンス642を与える。
図5A、図5B、及び図5Cに示すような例示同期降圧コンバータが動作中のとき、時間の関数としてのスイッチノード電圧VSW701の開始の波形が、図7のようにグラフ化され得る。図7に示すように、この電圧は、最大16.3Vまでの2、3回小さな変位を経て変動した後、その最終的な定常値12Vまで急速に減衰する。この電圧のこの種のリンギング挙動は、10〜15nsの間継続し、そのため、短くかつ穏やかである。
他のシミュレーション及びデータにより、図5A、図5B、及び図5Cに従ってアセンブリされる同期降圧コンバータの効率は89.5%に達し得るが、図1に従ってアセンブリされるコンバータの効率は88.5%に過ぎないことが示されている。これは、効率の損失がほぼ8%低減されることを示している。
本発明の別の実施形態を図8A、図8B、及び図8Cに示し、全体的に800として表す。この実施形態は、制御ダイ810の面積に匹敵する程度に面積が小さくされたリードフレームパッド801によって特徴づけられる。図8Bの図5Bとの比較が示すように、パッド金属の量が減少しているので、より多い封入化合物890が用いられ得る。封入化合物の量が増えると、温度変動や湿気のある雰囲気におけるモジュール800の堅固さが増す。これにより、化合物と金属の間の剥離の又は化合物の破壊のリスクが減少する。
図8Bに示すように、第1のクリップ840は、その上側840aのハンダ付け可能領域を拡張して大面積同期ダイ820が収まるように設計される。第1のクリップ840の好ましい製作方法が、リードフレームのリード集合802dへの第1のクリップ840の取付けが容易になるように第1のクリップ840の1辺から突出するビーム状リッジ840bの形成を可能にするハーフエッチング技術を含む。第2のクリップ860は、コンバータの動作の間生成される動作熱の大部分を基板内のヒートシンクに伝えるように設計される。そのため、この実施形態の第2のクリップ860は、ヒートスプレッダとして働く大きな金属領域と、好ましくはクリップの相対する側に沿った2つの細長いリッジ860aを有し、それにより、熱をリード802b及び802cに伝え、そこから基板内のヒートシンクまで伝えるようにする。他の実施形態において、クリップ860は、コンバータからの熱除去を向上させるために3つのリッジを有するように設計されるが、他の実施形態において1つのリッジで充分な場合もある。リッジ860aは、これらがパッド801の相対する側のリード集合802b及び802cにハンダ付けされ得るように充分高く形成される。リッジ860aを備えた第2のクリップ860を製作する好ましい方法は、金属シートに適用されるハーフエッチング技術である。
本発明のさらに別の実施形態を図9A、図9B、及び図9Cに示し、全体的に900で表す。この実施形態は、図8の実施形態のパッド領域に類似の面積のリードフレームパッド901を含むが、このパッド領域には窪んだ凹部903がある。ハーフエッチング技術によって、長方形凹部903が、深さ903a、横方向寸法903b及び903cで生成され、そのため、長方形制御ダイ910をこの窪んだ凹部内に配置することができる。同期ダイを920で表す。その結果、第1のクリップ940は、リードフレームのリードに取り付けるための突出するリッジを必要とせず、実質的に平坦なプレートのままとし得、そのため、全体的なモジュールの厚さを薄くする現在の傾向に沿っている。封入化合物990を備えたモジュール900では、厚さ991は、図5の例示モジュールの厚さ591が1.5mmであるのに対し、1.3mmに過ぎない。図9A及び図9Cでは、第2のクリップ960は、動作するコンバータによって生成される熱の大部分を基板内のヒートシンクに伝えるように設計される。そのため、この実施形態の第2のクリップ960は、ヒートスプレッダとして働く大きな金属領域と、好ましくはクリップの相対する側に沿った2つの細長いリッジ960aとを有し、それにより、熱をリード902b及び902cに伝え、そこから基板内のヒートシンクまで伝えるようにする。リードの構成が異なる他の実施形態において、クリップ960は、コンバータからの熱除去を向上させるために3つのリッジを有するように、更に他の実施形態において1つのリッジを有するように、設計される。
図10A、図10B、及び図10Cは、高デューティサイクル動作を意図した、さらに別の実施形態を示し、全体的に1000で表す。実施形態1000は、制御ダイ1010と同期ダイ1020の面積が実質的に等しいことによって特徴づけられる。例として、図10Bにおいて横方向寸法1010a及び1010bはそれぞれ3.5mmである。n型導電性チャネルダイはドレインを下向きにしてより容易にリードフレームパッド1001にアセンブリされるので、制御ダイ1010は、スタックされたアセンブリにおいて同期ダイ1020の垂直に下に配置され得る。そのため、制御ダイ1010のソースを同期ダイ1020のドレインと接続するスイッチクリップ(第1のクリップ)1040が、同期ダイ1020を収めるためのハンダ付け可能な表面1040a及び制御ダイ1010を収めるためのハンダ付け可能な表面1040cを有するように設計され得る。スイッチクリップ1040の好ましい製作方法が、リードフレームのリード集合1002dへの第1のクリップ1040の取付けが容易になるように第1のクリップ1040の1辺から突出するビーム状リッジ(プロップ)1040b(図10B参照)、及び適切な表面領域の形成を可能にするハーフエッチング技術を含む。ドレインを下向きにしてスタックされるFETを備えたコンバータアセンブリでは、同期ダイ1020のソース端子は、このスタックの頂部上に配置され、そして、接地電位に電気的に接続されなければならない。接続用の第2のクリップ1060は、動作するコンバータによって生じる動作熱の大部分を基板内のヒートシンクに伝えるように設計される。そのため、この実施形態の第2のクリップ1060は、ヒートスプレッダとして働く大きな金属領域とクリップの相対する側に沿って2つ(或いは3つの場合もある)の細長いリッジ1060aとを有し、熱をリード1002b及び1002cに伝え、そこから基板内のヒートシンクまで伝えるようにする。
本発明は、電界効果トランジスタだけでなく、他の適切なパワートランジスタにも適用される。さらに、第2のクリップがヒートシンクに、好ましくはハンダ付けによって、接続され得るように第2のクリップの頂部表面を封入せずに残すことによって、電源モジュールの大電流能力はさらに拡張され得、効率はさらに高められ得る。この構成では、モジュールはその熱をヒートシンクの両面から放散し得る。
本発明の特許請求の範囲から逸脱することなく、説明した実施形態に多くの他の改変をなし得ること、及び多くの他の実施形態が可能であることが当業者には理解されよう。

Claims (20)

  1. 電気的入力端子及び接地端子を有する電源モジュールであって、
    ダイパッド及びリードを含むリードフレームであって、前記パッドが前記電気的入力端子であり、少なくとも1つのリードが接地端子である、前記リードフレーム、
    制御FETダイと、前記制御FETダイの頂部上にスタックされる同期FETダイとを含む同期降圧コンバータ、
    を含み、
    前記制御FETダイが、第1の物理的領域、第1の能動領域、前記ダイの第1の辺における第1のソース端子、及び前記ダイの前記第1の辺とは反対側の第2の辺における第1のドレイン端子を有し、
    前記同期FETダイが、前記ダイの第1の辺における第2のソース端子及び前記ダイの前記第1の辺とは反対側の第2の辺における第2のドレイン端子を有し、
    前記制御FETダイの前記第1のドレイン端子が前記ダイパッドに直接付けられ、前記同期FETダイの前記第2のソース端子が金属クリップによって前記接地端子に接続される、
    電源モジュール。
  2. 請求項1に記載の電源モジュールであって、前記同期FETダイが前記第1の物理的領域よりも小さくない第2の物理的領域、及び前記第1の能動領域よりも小さくない第2の能動領域を有し、前記第2のドレイン端子が前記第1のソース端子に取り付けられる、電源モジュール。
  3. 請求項2に記載の電源モジュールであって、前記制御FET及び前記同期FETがn型MOSFETである、電源モジュール。
  4. 請求項3に記載の電源モジュールであって、前記リードが前記パッドの辺に対して一列に配置される、電源モジュール。
  5. 請求項4に記載の電源モジュールであって、前記コンバータのスイッチノード端子として動作可能な第1の金属クリップをさらに含み、前記第1の金属クリップが、前記第1のソース端子及び前記第2のドレイン端子にハンダ付けされ、それぞれのリードに接続されるリッジを有する、電源モジュール。
  6. 請求項1に記載の電源モジュールであって、前記金属クリップが、前記第2のソース端子にハンダ付けされ、且つ、それぞれのリードに接続される1つ又は複数のリッジを有する、電源モジュール。
  7. 請求項6に記載の電源モジュールであって、前記制御FETが第1のゲート端子を有し、前記同期FETが第2のゲート端子を有する、電源モジュール。
  8. 請求項7に記載の電源モジュールであって、前記第1及び第2のゲート端子をリードに接続するワイヤボンドをさらに含む、電源モジュール。
  9. 請求項8に記載の電源モジュールであって、前記コンバータ、クリップ、及びワイヤボンドを封入し、外部部品への接続のため前記パッド及びリードの表面は封入せずに残す、パッケージング化合物をさらに含む、電源モジュール。
  10. 電源モジュールであって、外部入力端子と制御電界効果トランジスタ(FET)との間の第1の電気的経路と、外部接地端子と同期FETとの間の第2の電気的経路とを含み、前記第1の電気的経路が前記第2の電気的経路より電気的に抵抗性が小さい、電源モジュール。
  11. 請求項10に記載の電源モジュールであって、前記第2の電気的経路が金属クリップを含む、電源モジュール。
  12. 請求項10に記載の電源モジュールであって、前記第1の電気的経路がFETダイにハンダ付けされる金属パッドを含む、電源モジュール。
  13. 請求項11に記載の電源モジュールであって、前記金属クリップが前記外部接地端子及び前記同期FETダイに接触する、電源モジュール。
  14. 請求項13に記載の電源モジュールであって、前記金属クリップがソース端子において前記同期FETダイに接触する、電源モジュール。
  15. 請求項10に記載の電源モジュールであって、外部スイッチノード端子をさらに含む、電源モジュール。
  16. 請求項15に記載の電源モジュールであって、前記外部スイッチノード端子が金属クリップに接続される、電源モジュール。
  17. 請求項16に記載の電源モジュールであって、前記金属クリップが前記制御FET及び前記同期FETの両方に接触する、電源モジュール。
  18. 請求項17に記載の電源モジュールであって、前記制御FETが前記金属クリップの第1の表面にハンダ付けされ、前記同期FETが前記金属クリップの第2の表面にハンダ付けされる、電源モジュール。
  19. 請求項18に記載の電源モジュールであって、前記金属クリップが前記制御FETのソース端子に及び前記同期FETのドレイン端子にハンダ付けされる、電源モジュール。
  20. 請求項10に記載の電源モジュールであって、外部スイッチノード端子をさらに含み、前記外部入力端子が前記外部スイッチノード端子と前記外部接地端子の間に配置される、電源モジュール。
JP2013553496A 2011-02-07 2012-02-07 スイッチノードリンギングが低減された3次元電源モジュール Active JP6131195B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/021,969 2011-02-07
US13/021,969 US20120200281A1 (en) 2011-02-07 2011-02-07 Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing
PCT/US2012/024171 WO2012109265A2 (en) 2011-02-07 2012-02-07 Three-dimensional power supply module having reduced switch node ringing

Publications (3)

Publication Number Publication Date
JP2014511027A true JP2014511027A (ja) 2014-05-01
JP2014511027A5 JP2014511027A5 (ja) 2015-03-26
JP6131195B2 JP6131195B2 (ja) 2017-05-17

Family

ID=46600221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013553496A Active JP6131195B2 (ja) 2011-02-07 2012-02-07 スイッチノードリンギングが低減された3次元電源モジュール

Country Status (4)

Country Link
US (1) US20120200281A1 (ja)
JP (1) JP6131195B2 (ja)
CN (2) CN103348469A (ja)
WO (1) WO2012109265A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014130894A (ja) * 2012-12-28 2014-07-10 Toyota Motor Corp 半導体モジュール
JP2017516321A (ja) * 2014-05-15 2017-06-15 日本テキサス・インスツルメンツ株式会社 分配機能タイバーを有するギャングクリップ
WO2018211685A1 (ja) * 2017-05-19 2018-11-22 新電元工業株式会社 電子モジュール
US11189591B2 (en) 2017-05-19 2021-11-30 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
US8981748B2 (en) * 2011-08-08 2015-03-17 Semiconductor Components Industries, Llc Method of forming a semiconductor power switching device, structure therefor, and power converter
US9171784B2 (en) * 2012-03-28 2015-10-27 International Rectifier Corporation Dual power converter package using external driver IC
US9589872B2 (en) * 2012-03-28 2017-03-07 Infineon Technologies Americas Corp. Integrated dual power converter package having internal driver IC
US20140063744A1 (en) * 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9214415B2 (en) * 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
US9171828B2 (en) * 2014-02-05 2015-10-27 Texas Instruments Incorporated DC-DC converter having terminals of semiconductor chips directly attachable to circuit board
US9515014B2 (en) 2014-10-08 2016-12-06 Infineon Technologies Americas Corp. Power converter package with integrated output inductor
US10103140B2 (en) * 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
US11309273B2 (en) 2017-05-19 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Electronic module
JP6808849B2 (ja) * 2017-10-26 2021-01-06 新電元工業株式会社 半導体装置
DE102018207308B4 (de) * 2018-05-09 2020-07-02 Infineon Technologies Ag Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung
US20200194347A1 (en) * 2018-12-18 2020-06-18 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor package and method of making the same
US11658410B2 (en) 2019-03-12 2023-05-23 Epirus, Inc. Apparatus and method for synchronizing power circuits with coherent RF signals to form a steered composite RF signal
US11211703B2 (en) 2019-03-12 2021-12-28 Epirus, Inc. Systems and methods for dynamic biasing of microwave amplifier
US11616295B2 (en) 2019-03-12 2023-03-28 Epirus, Inc. Systems and methods for adaptive generation of high power electromagnetic radiation and their applications
US11616481B2 (en) 2020-06-22 2023-03-28 Epirus, Inc. Systems and methods for modular power amplifiers
US11469722B2 (en) 2020-06-22 2022-10-11 Epirus, Inc. Systems and methods for modular power amplifiers
US20220020671A1 (en) * 2020-07-20 2022-01-20 Electronics And Telecommunications Research Institute Flip-stack type semiconductor package and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
US20100090668A1 (en) * 2008-10-13 2010-04-15 Girdhar Dev A Stacked Field Effect Transistor Configurations
US20100171543A1 (en) * 2009-01-08 2010-07-08 Ciclon Semiconductor Device Corp. Packaged power switching device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421262B1 (en) * 2000-02-08 2002-07-16 Vlt Corporation Active rectifier
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
CN101819955B (zh) * 2004-12-20 2011-09-28 半导体元件工业有限责任公司 具有增强散热性的半导体封装结构
US7598603B2 (en) * 2006-03-15 2009-10-06 Infineon Technologies Ag Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
DE102006021959B4 (de) * 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US7569920B2 (en) * 2006-05-10 2009-08-04 Infineon Technologies Ag Electronic component having at least one vertical semiconductor power transistor
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
US7485954B2 (en) * 2006-09-07 2009-02-03 Alpha And Omega Semiconductor Limited Stacked dual MOSFET package
DE102007009521B4 (de) * 2007-02-27 2011-12-15 Infineon Technologies Ag Bauteil und Verfahren zu dessen Herstellung
US7683477B2 (en) * 2007-06-26 2010-03-23 Infineon Technologies Ag Semiconductor device including semiconductor chips having contact elements
US7750445B2 (en) * 2007-09-18 2010-07-06 Fairchild Semiconductor Corporation Stacked synchronous buck converter
US8035221B2 (en) * 2007-11-08 2011-10-11 Intersil Americas, Inc. Clip mount for integrated circuit leadframes
US7696612B2 (en) * 2008-01-28 2010-04-13 Fairchild Semiconductor Corporation Multiphase synchronous buck converter
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
CN101442035B (zh) * 2008-12-14 2011-03-16 天水华天科技股份有限公司 一种扁平无引线封装件及其生产方法
US8680627B2 (en) * 2011-01-14 2014-03-25 International Rectifier Corporation Stacked half-bridge package with a common conductive clip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
US20100090668A1 (en) * 2008-10-13 2010-04-15 Girdhar Dev A Stacked Field Effect Transistor Configurations
US20100171543A1 (en) * 2009-01-08 2010-07-08 Ciclon Semiconductor Device Corp. Packaged power switching device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014130894A (ja) * 2012-12-28 2014-07-10 Toyota Motor Corp 半導体モジュール
JP2017516321A (ja) * 2014-05-15 2017-06-15 日本テキサス・インスツルメンツ株式会社 分配機能タイバーを有するギャングクリップ
WO2018211685A1 (ja) * 2017-05-19 2018-11-22 新電元工業株式会社 電子モジュール
JPWO2018211685A1 (ja) * 2017-05-19 2019-06-27 新電元工業株式会社 電子モジュール
US11189591B2 (en) 2017-05-19 2021-11-30 Shindengen Electric Manufacturing Co., Ltd. Electronic module
US11276663B2 (en) 2017-05-19 2022-03-15 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Also Published As

Publication number Publication date
US20120200281A1 (en) 2012-08-09
WO2012109265A3 (en) 2012-11-01
JP6131195B2 (ja) 2017-05-17
CN103348469A (zh) 2013-10-09
CN108987365A (zh) 2018-12-11
WO2012109265A2 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
JP6131195B2 (ja) スイッチノードリンギングが低減された3次元電源モジュール
US8431979B2 (en) Power converter having integrated capacitor
US9425132B2 (en) Stacked synchronous buck converter having chip embedded in outside recess of leadframe
CN105283956B (zh) 具有竖直堆叠的半导体芯片的集成化多路输出电源转换器
US10930582B2 (en) Semiconductor device having terminals directly attachable to circuit board
JP4010792B2 (ja) 半導体装置
US20140063744A1 (en) Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US11574855B2 (en) Package with dies mounted on opposing surfaces of a leadframe
US9355946B2 (en) Converter having partially thinned leadframe with stacked chips and interposer, free of wires and clips
JP4344776B2 (ja) 半導体装置
CN109841598B (zh) 多相半桥驱动器封装以及制造方法
JP2006253734A (ja) 半導体装置
US11658130B2 (en) Conductive plate stress reduction feature

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170417

R150 Certificate of patent or registration of utility model

Ref document number: 6131195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250