JP6126181B2 - 光スイッチ - Google Patents
光スイッチ Download PDFInfo
- Publication number
- JP6126181B2 JP6126181B2 JP2015171664A JP2015171664A JP6126181B2 JP 6126181 B2 JP6126181 B2 JP 6126181B2 JP 2015171664 A JP2015171664 A JP 2015171664A JP 2015171664 A JP2015171664 A JP 2015171664A JP 6126181 B2 JP6126181 B2 JP 6126181B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- transistor
- optical switch
- input
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
1個の入力光導波路に入力された信号光を、分岐素子により、Nを2以上の整数とするN個に分岐し、N個の出力光導波路の1つから出力する光スイッチにおいて、
N個の前記出力光導波路に各々設けられ、2つの電極による電界の印加により、前記信号光の通過又は遮断を行う電界印加光吸収型の光ゲート素子と、
第1のトランジスタと、前記第1のトランジスタのソースにドレインが接続された第2のトランジスタと、前記第1のトランジスタのソースと前記第2のトランジスタのドレインと前記光ゲート素子のアノード側の前記電極とに一端が接続され、他端が接地されたキャパシタとを有するインバータ回路で構成され、前記キャパシタを用いて、前記光ゲート素子のカソード側の前記電極との間に印加される電圧を制御するN個の第1の駆動回路とを有し、
前記入力光導波路、前記出力光導波路、前記分岐素子、前記光ゲート素子及び前記第1の駆動回路を同一の半導体基板上に集積させると共に、
前記第1の駆動回路は、前記第1のトランジスタ及び前記第2のトランジスタのゲートに入力された分布定数線路の終端回路からの制御信号に基づき、前記光ゲート素子の状態を遮断から通過に切り替えるときのみ、前記第1のトランジスタのソース、ドレイン間に電流を流し、前記キャパシタの充電を行い、充電後の前記キャパシタの一端の電位を前記光ゲート素子のカソード側の前記電極の電位と等しくし、前記光ゲート素子に電界が印加されない状態として、前記信号光を通過させる一方、前記光ゲート素子の状態を通過から遮断に切り替えるときのみ、前記第2のトランジスタのソース、ドレイン間に電流を流し、前記キャパシタの放電を行い、放電後の前記キャパシタの一端の電位を前記光ゲート素子のカソード側の前記電極の電位より低くし、前記光ゲート素子に電界が印加される状態として、前記信号光を遮断する
ことを特徴とする。
上記第1の発明に記載の光スイッチにおいて、
前記分岐素子は、1入力N出力の光カプラである
ことを特徴とする。
上記第1の発明に記載の光スイッチにおいて、
前記分岐素子は、少なくとも1つの2入力2出力MZI(Mach Zehnder Interferometer)からなると共に、複数の前記2入力2出力MZIからなる場合には、前段の前記2入力2出力MZIの2つの光出力ポートの各々に後段の前記2入力2出力MZIの2つの光入力ポートの一方が接続されて、複数の前記2入力2出力MZIがツリー状に多段に接続された構成である
ことを特徴とする。
上記第3の発明に記載の光スイッチにおいて、
前記2入力2出力MZIの2つのアーム光導波路の少なくとも一方に設けた電極に対して電流又は電圧を付与する、第3のトランジスタを用いた第2の駆動回路を更に有し、
前記第2の駆動回路を更に前記半導体基板上に集積すると共に、
前記第2の駆動回路は、前記分布定数線路の前記終端回路からの前記制御信号により、前記第3のトランジスタのゲートをオン又はオフ動作させる
ことを特徴とする。
上記第1〜第4のいずれか1つの発明に記載の光スイッチにおいて、
前記第1のトランジスタ及び前記第2のトランジスタは、HEMT(High Electron Mobility Transistor)である
ことを特徴とする。
上記第1〜第5のいずれか1つの発明に記載の光スイッチにおいて、
前記分布定数線路は、LVDS(Low Voltage Differential Signaling)である
ことを特徴とする。
上記第1〜第6のいずれか1つの発明に記載の光スイッチにおいて、
前記終端回路を更に前記半導体基板上に集積した
ことを特徴とする。
本実施例の光スイッチは、トランジスタを用いたインバータ回路をモノリシック集積した駆動回路集積光スイッチである。このような駆動回路集積光スイッチとその周辺回路の構成を図1に示す。図1に示すように、周辺回路となるFPGA101と駆動回路集積光スイッチ102とを有し、FPGA101と駆動回路集積光スイッチ102との間は、分布定数線路を用いて接続している。なお、FPGA101に代えてASICを用いても良い。
(2)InGaAsPコア層33の幅は、入力信号光に対してシングルモード導波条件であり、0.8μm〜3μmの範囲が望ましい。
(3)駆動回路の消費電力を低減する観点から、光吸収ゲートD11への印加電圧の絶対値が7V以下となる条件であり、InGaAsPコア層33の組成は1.3Q〜1.5Qで、各電極長は100μm〜2000μmの範囲が望ましい。
本実施例の光スイッチも、実施例1と同じように、HEMTを用いたインバータ回路をモノリシック集積したものである。以下、図面を参照して、その構成及び動作について詳細に説明する。
30 光スイッチ層
71、111 LVDS終端回路
72 インバータ回路
91 2×2MZI
961、962 電界印加光吸収ゲート
102 駆動回路集積光スイッチ
112 駆動回路
Claims (7)
- 1個の入力光導波路に入力された信号光を、分岐素子により、Nを2以上の整数とするN個に分岐し、N個の出力光導波路の1つから出力する光スイッチにおいて、
N個の前記出力光導波路に各々設けられ、2つの電極による電界の印加により、前記信号光の通過又は遮断を行う電界印加光吸収型の光ゲート素子と、
第1のトランジスタと、前記第1のトランジスタのソースにドレインが接続された第2のトランジスタと、前記第1のトランジスタのソースと前記第2のトランジスタのドレインと前記光ゲート素子のアノード側の前記電極とに一端が接続され、他端が接地されたキャパシタとを有するインバータ回路で構成され、前記キャパシタを用いて、前記光ゲート素子のカソード側の前記電極との間に印加される電圧を制御するN個の第1の駆動回路とを有し、
前記入力光導波路、前記出力光導波路、前記分岐素子、前記光ゲート素子及び前記第1の駆動回路を同一の半導体基板上に集積させると共に、
前記第1の駆動回路は、前記第1のトランジスタ及び前記第2のトランジスタのゲートに入力された分布定数線路の終端回路からの制御信号に基づき、前記光ゲート素子の状態を遮断から通過に切り替えるときのみ、前記第1のトランジスタのソース、ドレイン間に電流を流し、前記キャパシタの充電を行い、充電後の前記キャパシタの一端の電位を前記光ゲート素子のカソード側の前記電極の電位と等しくし、前記光ゲート素子に電界が印加されない状態として、前記信号光を通過させる一方、前記光ゲート素子の状態を通過から遮断に切り替えるときのみ、前記第2のトランジスタのソース、ドレイン間に電流を流し、前記キャパシタの放電を行い、放電後の前記キャパシタの一端の電位を前記光ゲート素子のカソード側の前記電極の電位より低くし、前記光ゲート素子に電界が印加される状態として、前記信号光を遮断する
ことを特徴とする光スイッチ。 - 請求項1に記載の光スイッチにおいて、
前記分岐素子は、1入力N出力の光カプラである
ことを特徴とする光スイッチ。 - 請求項1に記載の光スイッチにおいて、
前記分岐素子は、少なくとも1つの2入力2出力MZI(Mach Zehnder Interferometer)からなると共に、複数の前記2入力2出力MZIからなる場合には、前段の前記2入力2出力MZIの2つの光出力ポートの各々に後段の前記2入力2出力MZIの2つの光入力ポートの一方が接続されて、複数の前記2入力2出力MZIがツリー状に多段に接続された構成である
ことを特徴とする光スイッチ。 - 請求項3に記載の光スイッチにおいて、
前記2入力2出力MZIの2つのアーム光導波路の少なくとも一方に設けた電極に対して電流又は電圧を付与する、第3のトランジスタを用いた第2の駆動回路を更に有し、
前記第2の駆動回路を更に前記半導体基板上に集積すると共に、
前記第2の駆動回路は、前記分布定数線路の前記終端回路からの前記制御信号により、前記第3のトランジスタのゲートをオン又はオフ動作させる
ことを特徴とする光スイッチ。 - 請求項1から請求項4のいずれか1つに記載の光スイッチにおいて、
前記第1のトランジスタ及び前記第2のトランジスタは、HEMT(High Electron Mobility Transistor)である
ことを特徴とする光スイッチ。 - 請求項1から請求項5のいずれか1つに記載の光スイッチにおいて、
前記分布定数線路は、LVDS(Low Voltage Differential Signaling)である
ことを特徴とする光スイッチ。 - 請求項1から請求項6のいずれか1つに記載の光スイッチにおいて、
前記終端回路を更に前記半導体基板上に集積した
ことを特徴とする光スイッチ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015171664A JP6126181B2 (ja) | 2015-09-01 | 2015-09-01 | 光スイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015171664A JP6126181B2 (ja) | 2015-09-01 | 2015-09-01 | 光スイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017049389A JP2017049389A (ja) | 2017-03-09 |
JP6126181B2 true JP6126181B2 (ja) | 2017-05-10 |
Family
ID=58279378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015171664A Active JP6126181B2 (ja) | 2015-09-01 | 2015-09-01 | 光スイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6126181B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020131054A1 (en) * | 2018-12-19 | 2020-06-25 | Lawrence Livermore National Security, Llc | High-power electrically tunable switch |
US20230095427A1 (en) * | 2019-10-16 | 2023-03-30 | Nippon Telegraph And Telephone Corporation | Optical Switch |
US11805715B2 (en) | 2020-10-20 | 2023-10-31 | Lawrence Livermore National Security, Llc | Pulse compression photoconductive semiconductor switches |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5857825U (ja) * | 1981-10-15 | 1983-04-19 | オムロン株式会社 | 電気光学偏向装置 |
JPS63194227A (ja) * | 1987-02-06 | 1988-08-11 | Minolta Camera Co Ltd | 光シヤツタの駆動装置 |
JPH06230328A (ja) * | 1993-02-04 | 1994-08-19 | Nippon Telegr & Teleph Corp <Ntt> | 電界吸収型光変調器の実装方法 |
JP3557038B2 (ja) * | 1996-04-26 | 2004-08-25 | Kddi株式会社 | 電気吸収型光変調器駆動回路 |
JP3721691B2 (ja) * | 1997-02-27 | 2005-11-30 | コニカミノルタフォトイメージング株式会社 | 光シャッタ素子駆動装置 |
JP2003029234A (ja) * | 2001-07-17 | 2003-01-29 | Nec Corp | 光スイッチ装置、それを適用した光受信装置および光スイッチ網 |
JP3981864B2 (ja) * | 2001-11-15 | 2007-09-26 | 富士通株式会社 | ナイトライド系半導体レーザを備えた光集積装置 |
JP3701619B2 (ja) * | 2002-03-20 | 2005-10-05 | 株式会社日立製作所 | 光送信器 |
US6707589B2 (en) * | 2002-06-21 | 2004-03-16 | Infinera Corporation | Optical modulator driver circuit with low power dissipation |
JP6017380B2 (ja) * | 2013-07-16 | 2016-11-02 | 日本電信電話株式会社 | 1×n光スイッチ素子及びn×n光スイッチ素子 |
JP5945034B1 (ja) * | 2015-05-22 | 2016-07-05 | 日本電信電話株式会社 | 光スイッチ |
-
2015
- 2015-09-01 JP JP2015171664A patent/JP6126181B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017049389A (ja) | 2017-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4663712B2 (ja) | 半導体光変調器 | |
KR101157374B1 (ko) | Pn 다이오드를 사용하는 고속 실리콘 광 변조를 위한 방법 및 장치 | |
US8488917B2 (en) | Electro-optic modulator | |
CN111373312B (zh) | 半导体光调制器 | |
US9217883B2 (en) | Optical modulator module, integrated circuit for driving optical modulator, and method for modulating optical signal | |
US6973238B2 (en) | Optical switch and optical communication system | |
JP6126181B2 (ja) | 光スイッチ | |
JP5945034B1 (ja) | 光スイッチ | |
JP5917645B2 (ja) | 光スイッチ素子 | |
US20190219890A1 (en) | Complementary optical phase shifting arrangement | |
JP7364934B2 (ja) | 1×n光スイッチ | |
JP7252494B2 (ja) | 光スイッチ | |
JP6023028B2 (ja) | 光スイッチ素子 | |
US11921397B2 (en) | Optical switch element | |
JP2018022089A (ja) | 光スイッチ素子 | |
Morl et al. | A travelling wave electrode Mach-Zehnder 40 Gb/s demultiplexer based on strain compensated GaInAs/AlInAs tunnelling barrier MQW structure | |
US7317848B2 (en) | Optical switch | |
JP2019213152A (ja) | 光スイッチ装置 | |
Akiyama et al. | 40 Gb/s InP-based Mach-Zehnder modulator with a driving voltage of 3 V/sub pp | |
JP4209357B2 (ja) | 半導体光変調器 | |
Muranaka et al. | A route-and-select optical switch with flip-chip-bonded LVDS-compatible driver for sub-nanosecond switching | |
Wu et al. | Velocity-matching enhancement in cascaded integration of EAMs and SOAs using bypass high impedance transmission lines | |
JP4158098B2 (ja) | 光スイッチの駆動方法及びこれを用いた駆動回路 | |
Nakajima et al. | High-performance electroabsorption modulators utilizing microwave reflection control technique | |
Cong et al. | SOI-based monolithic integration of MOSFET with thermo-optic Mach-Zehnder switch towards driver-on-chip circuit switches |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6126181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |