以下、実施例に基づいて本発明を詳細に説明する。図1は、本実施例のパチンコ機GMを示す斜視図である。このパチンコ機GMは、島構造体に着脱可能に装着される矩形枠状の木製外枠1と、外枠1に固着されたヒンジ2を介して開閉可能に枢着される前枠3とで構成されている。この前枠3には、遊技盤5が、裏側からではなく、表側から着脱自在に装着され、その前側には、ガラス扉6と前面板7とが夫々開閉自在に枢着されている。
ガラス扉6の外周には、LEDランプなどによる電飾ランプが、略C字状に配置されている。一方、ガラス扉6の下側には、スピーカが配置されている。
前面板7には、発射用の遊技球を貯留する上皿8が装着され、前枠3の下部には、上皿8から溢れ出し又は抜き取った遊技球を貯留する下皿9と、発射ハンドル10とが設けられている。発射ハンドル10は発射モータと連動しており、発射ハンドル10の回動角度に応じて動作する打撃槌によって遊技球が発射される。
上皿8の外周面の左側には、2つ演出ボタン11a,11bが設けられている。これらの演出ボタン11a,11bは、遊技者の左手で操作できる位置に設けられており、遊技者は、発射ハンドル10から右手を離すことなく操作可能となる。左右の演出ボタン11a,11bは、例えば、遊技内容や遊技進行のための選択決定ボタンとして機能する。また、ゲーム状態がボタンチャンス状態となると、例えば、何れか一方の演出ボタン11a,11bを繰り返し高速で打撃することで、遊技進行に有利な影響を与えることが可能となる。
また、上皿8の外周面の右側には、十字キー4が配置されている。この十字キー4は、遊技機の遊技実績を知りたい場合に操作される照会ボタンである。十字キー4には、上下左右の4箇所の選択ボタンS1〜S4と、中央の決定ボタンS0とが設けられている。
例えば、デモ画面中など、遊技開始に先立って、中央の決定ボタンS0を押すと、表示装置DISPに実績表示用のメニュー画面が表示される。その後、メニュー画面上の必要な選択項目を、何れかの選択ボタンS1〜S4で選択した上で決定ボタンS0を押すと、選択された項目の遊技実績が表示されるようになっている。なお、遊技実績としては、当日、又は前日までの変動演出回数や大当り回数などである。
また、上皿8の右部には、カード式球貸し機に対する球貸し操作用の操作パネル12が設けられ、カード残額を3桁の数字で表示する度数表示部と、所定金額分の遊技球の球貸しを指示する球貸しスイッチと、ゲーム終了時にカードの返却を指令する返却スイッチとが設けられている。
図2に示すように、遊技盤5の表面には、金属製の外レールと内レールとからなるガイドレール13が環状に設けられ、その略中央には、背面側に延びる中央開口HOが設けられている。そして、中央開口HOの奥底には、液晶カラーディスプレイで構成された表示装置DISPが配置されている。
また、表示装置DISPの前面に形成される空間には、回転モータROによって回転される演出可動体AMUが昇降自在に配置されている。演出可動体AMUは、一体的に昇降する左右の可動体MV1,MV2に保持されて構成されている。なお、通常時には、演出可動体AMUは、可動体MV1,MV2に吊り上げられて原点位置で待機している。
遊技領域5aの適所には、図柄始動口15、大入賞口16、普通入賞口17、ゲート18が配設されている。これらの入賞口15〜18は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。
表示装置DISPは、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この表示装置DISPは、中央部に特別図柄表示部Da〜Dcと右上部に普通図柄表示部19を有している。そして、特別図柄表示部Da〜Dcでは、大当り状態の招来を期待させるリーチ演出が実行されたり、特別図柄表示部Da〜Dc及びその周りでは、当否結果を不確定に報知する予告演出などが実行される。
普通図柄表示部19は普通図柄を表示するものであり、ゲート18を通過した遊技球が検出されると、普通図柄が所定時間だけ変動し、遊技球のゲート18の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。
図柄始動口15は、左右一対の開閉爪を備えた電動式チューリップで開閉されるように構成され、普通図柄表示部19の変動後の停止図柄が当り図柄を表示した場合には、開閉爪が所定時間だけ、若しくは、所定個数の遊技球を検出するまで開放されるようになっている。
図柄始動口15に遊技球が入賞すると、特別図柄表示部Da〜Dcの表示図柄が所定時間だけ変動し、図柄始動口15への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄で停止する。なお、特別図柄表示部Da〜Dc及びその周りでは、一連の図柄演出の間に、予告演出が実行される場合がある。また、予告演出の一種として、演出可動体AMUが中央開口HOの位置に降下してくることがある。そして、降下した演出可動体AMUは、回転モータROに駆動されて時計方向又は反時計方向に回転した後、元の位置に上昇する。
大入賞口16は、例えば前方に開放可能な開閉板16aで開閉制御されるが、特別図柄表示部Da〜Dcの図柄変動後の停止図柄が「777」などの大当り図柄のとき、「大当りゲーム」と称する特別遊技が開始され、開閉板16aが開放されるようになっている。
大入賞口16の開閉板16aが開放された後、所定時間が経過し、又は所定数(例えば10個)の遊技球が入賞すると開閉板16aが閉じる。このような動作は、最大で例えば15回まで特別遊技が継続され、遊技者に有利な状態に制御される。なお、特別図柄表示部Da〜Dcの変動後の停止図柄が特別図柄のうちの特定図柄であった場合には、特別遊技の終了後のゲームが高確率状態(確変状態)となるという特典が付与される。
図3は、上記した各動作を実現するパチンコ機GMの全体回路構成を示すブロック図である。図中の一点破線は、主に、直流電圧ラインを示している。
図示の通り、このパチンコ機GMは、AC24Vを受けて各種の直流電圧や、電源異常信号ABN1、ABN2やシステムリセット信号(電源リセット信号)SYSなどを出力する電源基板20と、遊技制御動作を中心統括的に担う主制御基板21と、主制御基板21から受けた制御コマンドCMDに基づいてランプ演出及び音声演出を実行する演出制御基板22と、演出制御基板22から受けた制御コマンドCMD’に基づいて表示装置DISPを駆動する画像制御基板23と、主制御基板21から受けた制御コマンドCMD”に基づいて払出モータMを制御して遊技球を払い出す払出制御基板24と、遊技者の操作に応答して遊技球を発射させる発射制御基板25と、を中心に構成されている。
但し、この実施例では、主制御基板21が出力する制御コマンドCMDは、コマンド中継基板26と演出インタフェイス基板27を経由して、演出制御基板22に伝送される。また、演出制御基板22が出力する制御コマンドCMD’は、演出インタフェイス基板27を経由して、画像制御基板23に伝送され、主制御基板21が出力する制御コマンドCMD”は、主基板中継基板28を経由して、払出制御基板24に伝送される。
これら主制御基板21、演出制御基板22、画像制御基板23、及び払出制御基板24には、ワンチップマイコンを備えるコンピュータ回路がそれぞれ搭載されている。そこで、これらの制御基板21〜24に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部21、演出制御部22、画像制御部23、及び払出制御部24と言うことがある。なお、演出制御部22、画像制御部23、及び払出制御部24の全部又は一部がサブ制御部である。
ところで、このパチンコ機GMは、図3の破線で囲む枠側部材GM1と、遊技盤5の背面に固定された盤側部材GM2とに大別されている。枠側部材GM1には、ガラス扉6や前面板7が枢着された前枠3と、その外側の木製外枠1とが含まれており、機種の変更に拘わらず、長期間にわたって遊技ホールに固定的に設置される。一方、盤側部材GM2は、機種変更に対応して交換され、新たな盤側部材GM2が、元の盤側部材の代わりに枠側部材GM1に取り付けられる。なお、枠側部材1を除く全てが、盤側部材GM2である。
図3の破線枠に示す通り、枠側部材GM1には、電源基板20と、払出制御基板24と、発射制御基板25と、枠中継基板32と、スイッチ信号伝送基板33とが含まれており、これらの回路基板が、前枠3の適所に各々固定されている。なお、スイッチ信号伝送基板33は、演出ボタン11や十字キー4から各スイッチ信号を個別的に受けて、これらをまとめたシリアルスイッチ信号Sinに変換した上で、演出制御基板22に向けて出力している。図示の通り、シリアルスイッチ信号Sinは、スイッチ信号伝送基板33→枠中継基板32→枠中継基板31→演出インタフェイス基板27→演出制御基板22の経路で伝送されるが、演出制御基板22が出力するクロック信号CKとラッチ信号LTは、逆向きの経路を通ってスイッチ信号伝送基板33に伝送される(図4参照)。
一方、遊技盤5の背面には、主制御基板21、演出制御基板22、画像制御基板23、演出インタフェイス基板27が、表示装置DISPやその他の回路基板と共に固定されている。そして、枠側部材GM1と盤側部材GM2とは、一箇所に集中配置された接続コネクタC1〜C4によって電気的に接続されている。
演出インタフェイス基板27には、駆動モータM1,M2や回転モータROを駆動するモータ接続基板34と、LED群を駆動するランプ接続基板35とが接続されている。ここで、演出インタフェイス基板27は、演出制御基板22の制御によって実行されるランプ演出、音声演出、可動演出、ボタン演出などの各種演出動作において、各演出部材との間で送受信される信号を中継する機能を果たしている。
電源基板20は、接続コネクタC2を通して、主基板中継基板28に接続され、接続コネクタC3を通して、電源中継基板30に接続されている。電源基板20には、交流電源の投入と遮断とを監視する電源監視部MNTが設けられている。電源監視部MNTは、交流電源が投入されたことを検知すると、所定時間だけシステムリセット信号SYSをLレベルに維持した後に、これをHレベルに遷移させる。
また、電源監視部MNTは、交流電源の遮断を検知すると、電源異常信号ABN1,ABN2を、直ちにLレベルに遷移させる。なお、電源異常信号ABN1,ABN2は、電源投入後に速やかにHレベルとなる。
ところで、本実施例のシステムリセット信号は、交流電源に基づく直流電源によって生成されている。そのため、交流電源の投入(通常は電源スイッチのON)を検知してHレベルに増加した後は、直流電源電圧が異常レベルまで低下しない限り、Hレベルを維持する。したがって、直流電源電圧が維持された状態で、交流電源が瞬停状態となっても、システムリセット信号SYSがCPUをリセットすることはない。なお、電源異常信号ABN1,ABN2は、交流電源の瞬停状態でも出力される。
主基板中継基板28は、電源基板20から出力される電源異常信号ABN1、バックアップ電源BAK、及びDC5V,DC12V,DC32Vを、そのまま主制御部21に出力している。一方、電源中継基板30は、電源基板20から受けたシステムリセット信号SYSや、交流及び直流の電源電圧を、そのまま演出インタフェイス基板27に出力している。なお、演出インタフェイス基板27は、受けたシステムリセット信号SYSを、そのまま演出制御部22と画像制御部23に出力している。
一方、払出制御基板24は、中継基板を介することなく、電源基板20に直結されており、主制御部21が受けると同様の電源異常信号ABN2や、バックアップ電源BAKを、その他の電源電圧と共に直接的に受けている。
電源基板20が出力するシステムリセット信号SYSは、電源基板20に交流電源24Vが投入されたことを示す電源リセット信号であり、この電源リセット信号によって演出制御部22と画像制御部23のワンチップマイコンは、その他のIC素子と共に電源リセットされるようになっている。
但し、このシステムリセット信号SYSは、主制御部21と払出制御部24には、供給されておらず、各々の回路基板21,24のリセット回路RSTにおいて電源リセット信号(CPUリセット信号)が生成されている。そのため、例えば、接続コネクタC2がガタついたり、或いは、配線ケーブルにノイズが重畳しても、主制御部21や払出制御部24のCPUが異常リセットされるおそれはない。なお、演出制御部22と画像制御部23は、主制御部21からの制御コマンドに基づいて、従属的に演出動作を実行することから、回路構成の複雑化を回避するために、電源基板20から出力されるシステムリセット信号SYSを利用している。
ところで、主制御部21や払出制御部24に設けられたリセット回路RSTは、各々ウォッチドッグタイマを内蔵しており、各制御部21,24のCPUから、定時的なクリアパルスを受けない限り、各CPUは強制的にリセットされる。
また、この実施例では、RAMクリア信号CLRは、主制御部21で生成されて主制御部21と払出制御部24のワンチップマイコンに伝送されている。ここで、RAMクリア信号CLRは、各制御部21,24のワンチップマイコンの内蔵RAMの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチSWのON/OFF状態に対応した値を有している。
主制御部21及び払出制御部24は、電源基板20から電源異常信号ABN1,ABN2を受けることによって、停電や営業終了に先立って、必要な終了処理を開始するようになっている。また、バックアップ電源BAKは、営業終了や停電により交流電源24Vが遮断された後も、主制御部21と払出制御部24のワンチップマイコンの内蔵RAMのデータを保持するDC5Vの直流電源である。したがって、主制御部21と払出制御部24は、電源遮断前の遊技動作を電源投入後に再開できることになる(電源バックアップ機能)。このパチンコ機では少なくとも数日は、各ワンチップマイコンのRAMの記憶内容が保持されるよう設計されている。
図3に示す通り、主制御部21は、主基板中継基板28を経由して、払出制御部24に制御コマンドCMD”を送信する一方、払出制御部24からは、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステイタス信号CONや、動作開始信号BGNを受信している。ステイタス信号CONには、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。動作開始信号BGNは、電源投入後、払出制御部24の初期動作が完了したことを主制御部21に通知する信号である。
また、主制御部21は、遊技盤中継基板29を経由して、遊技盤5の各遊技部品に接続されている。そして、遊技盤上の各入賞口16〜18に内蔵された検出スイッチのスイッチ信号を受ける一方、電動チューリップなどのソレノイド類を駆動している。ソレノイド類や検出スイッチは、主制御部21から給電された電源電圧VB(12V)で動作するよう構成されている。そして、図柄始動口15への入賞状態などを示す各スイッチ信号は、電源電圧VB(12V)と電源電圧Vcc(5V)とで動作するインタフェイスICで、TTLレベルのスイッチ信号に変換された上で、主制御部21に伝送される。
図4に示すように、演出制御部22は、音声演出・ランプ演出・ボタン演出・演出可動体による予告演出・データ転送などの処理を実行するワンチップマイコン40と、ワンチップマイコン40の制御プログラムなどを記憶するEPROM41と、ワンチップマイコン40からの指示に基づいて音声信号を再生して出力する音声再生出力回路42と、再生される音声信号の元データである圧縮音声データを記憶する音声用メモリ43と、ウォッチドッグタイマWDTと、を備えて構成されている。
ワンチップマイコン40には、パラレル入出力ポートPIOとシリアル入出力ポートSIOとが内蔵されている。そして、パラレルポートPIOからは、制御コマンドCMD’及びストローブ信号STB’と共に、モータ制御基板34に対して、昇降モータMO1,MO2や回転モータROを回転制御するモータ駆動データが時間順次に出力されている。なお、各昇降モータMO1,MO2に関連して、原点スイッチが設けられており、そのスイッチ信号は、パラレルポートPIOに入力されている。原点スイッチORGは、演出可動体AMUを原点領域に回収する共に、正確に、原点位置に静止するために使用される。
シリアルポートSIOには、独立して動作可能な複数チャンネルが内蔵されているが、この実施例では、シリアルポートSIOの一部を活用して、スイッチ信号伝送基板33とランプ接続基板35との間で同期式シリアル通信を実現している。
図示の通り、シリアルポートSIOは、ランプ接続基板35に対して、クロック信号CKに同期してシリアル点灯信号Soutを出力している。ランプ接続基板35には、複数のシフトレジスタが直列接続されて搭載されおり、シリアルポートSIOが出力するシリアル点灯信号Soutをクロック信号CKに同期して時間順次に受けている。そして、ワンチップマイコン40のパラレルポートPIOから出力されるラッチ信号LT’に同期して、各シフトレジスタが取得したシリアル点灯信号が、パラレル点灯信号としてLEDランプに出力される。
また、シリアルポートSIOは、スイッチ信号伝送基板33に対して、クロック信号CKを供給する一方、スイッチ信号伝送基板33からシリアルスイッチ信号Sinを受けている。シリアルスイッチ信号Sinは、十字キー4や演出ボタン11a,11bなどから受けるスイッチ信号に対応している。
そして、スイッチ信号伝送基板33では、シリアルポートSIOから受けるクロック信号CKに同期して、シリアルスイッチ信号Sinを出力し、シリアルポートSIOは、このシリアルスイッチ信号Sinを、クロック信号CKに同期して時間順次に取得してパラレルデータとして記憶している。
ウォッチドッグタイマWDTは、ワンチップマイコン40から定期的に供給されるクリアパルスでリセットされるが、プログラムの暴走などによって、このクリアパルスが途絶えると、リセット信号RESETを出力するようになっている。その結果、ワンチップマイコン40は、初期状態に強制的にリセットされ、プログラムの暴走状態などが解消される。
図4に示す通り、演出制御基板22のワンチップマイコン40には、主制御基板21から出力された制御コマンドCMDとストローブ信号(割込み信号)STBとが、演出インタフェイス基板27のバッファ48を経由して供給されている。割込み信号STBは、ワンチップマイコンの割込み端子INTに供給されている。そして、ストローブ信号STBによって起動される受信割込み処理によって、演出制御部22は、制御コマンドCMDを取得することになる。
演出制御部22が取得する制御コマンドCMDには、(1) 異常報知その他の報知用制御コマンドなどの他に、(2) 図柄始動口への入賞に起因する各種演出動作の概要を特定する制御コマンド(変動パターンコマンド)が含まれている。ここで、変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当り抽選における当否結果とが含まれている。なお、これらに加えて、リーチ演出や予告演出の有無などを含めて変動パターンコマンドで特定しても良いが、この場合でも、演出内容の具体的な内容は特定されていない。
そのため、演出制御部22では、変動パターンコマンドCMDを取得すると、これに続いて演出抽選を行い、取得した変動パターンコマンドで特定される演出概要を更に具体化している。
例えば、リーチ演出や予告演出について、その具体的な内容が決定される。そして、決定された具体的な遊技内容にしたがい、LED群などの点滅によるランプ演出や、スピーカによる音声演出の準備動作を行うと共に、画像制御部23に対して、ランプやスピーカによる演出動作に同期した図柄演出に関する制御コマンドCMD’を出力する。また、演出可動体AMUを使用する予告動作時には、昇降モータMO1,MO2を同期回転させて演出可動体AMUを降下させた後、回転モータROが動作して演出可動体AMUの演出動作が実行される。
このような演出動作に同期した図柄演出を実現するため、演出制御部22は、画像制御部23に対するストローブ信号(割込み信号)STB’と共に、制御コマンドCMD’を演出インタフェイス基板27に向けて出力する。なお、演出制御部22は、表示装置に関連する報知用制御コマンドや、その他のエラー処理用の制御コマンドを受信した場合は、その制御コマンドを、そのまま割込み信号STB’と共に演出インタフェイス基板27に向けて出力する。
上記した演出制御基板22の構成に対応して、演出インタフェイス基板27は、8ビット長の制御コマンドCMD’と1ビット長の割込み信号STB’を受けるよう構成されている。そして、これらのデータCMD’,STB’は、バッファ回路46を経由して、そのまま画像制御基板23に出力される。また、演出インタフェイス基板27は、演出制御部22から出力されるランプ駆動用のシリアル点灯信号Soutを受け、これを、ランプ接続基板34を経由してLEDランプ群に供給する。その結果、主制御部21が出力した制御コマンドCMDに対応するランプ演出が実現される。
一方、遊技動作中におけるボタン演出時や、遊技動作開始前のデモ画面演出時には、演出インタフェイス基板27は、スイッチ信号伝送基板33から演出ボタン11や十字キー4のON/OFF状態を示すシリアルスイッチ信号Sinを受けて、これを演出制御部22のシリアルポートSIOに伝送している。
画像制御部23は、演出インタフェイス基板27を経由して制御コマンドを受信して画像制御動作を実行するワンチップマイコンと、ワンチップマイコンの指示に基づき表示装置DISPを駆動するVDPと、グラフィックROMと、制御用ROMと、ワンチップマイコンを強制リセットさせるウォッチドッグタイマWDTとを有して構成されている。
なお、システムリセット信号SYSは、演出インタフェイス基板27を経由して、演出制御部22と画像制御部23のワンチップマイコンの内蔵CPUのリセット端子RESETに供給されており、交流電源の投入時には、各CPUが電源リセットされる。
続いて、図5に基づいて、スイッチ信号伝送基板33の回路構成について説明する。図5(a)に示す通り、スイッチ信号伝送基板33は、シフトレジスタ50と、入力バッファ回路51と、フィルタ回路52とを中心に構成されている。入力バッファ回路51は、プルアップ抵抗RとインバータINとを有して構成されて、十字キー4や演出ボタン11から受けるスイッチ信号を論理反転させている。この実施例では、2個の演出ボタン11a,11bと、5接点の十字キー4を使用しているので、合計7ビット長のスイッチ信号が、入力バッファ回路51を経由して、シフトレジスタ50の7個の入力端子(B〜H)に供給されている。なお、最下位ビットの入力端子(A)は、グランドに接続されている。
フィルタ回路52は、50〜100Ω程度の抵抗R1,R2と、50〜100pF程度のコンデンサC1,C2とで構成されたCRローパスフィルタを構成している。このように、本実施例では、フィルタ回路52の時定数を2.5〜10×10−9[S]に設計しており、ボーレート2Mbps〜8Mbps程度の通信速度でも、オーバシュートやアンダーシュートを抑制して誤動作のないシリアル通信を実現することができる。
但し、この実施例では、シリアルスイッチ信号Sinのシリアルビット長が8ビットであることに対応して、100,000bpsの通信速度に設定している。この程度の通信速度に設定しても、一回の通信に要する通信時間は、80μS程度であり、この通信処理を2mS毎に繰り返し実行しても、他の処理に悪影響を与えることはない。なお、シリアルビット長が増加した場合には、これに対応して通信速度を速めるのが好適であるが、8Mbps程度まで通信速度を上げた場合でも、フィルタ回路52によって誤動作の発生が防止される。
シフトレジスタ50としては、例えば、図5(b)に内部回路を示すTC74VHC165F(東芝)が使用される。シフトレジスタ50のパラレル入力端子B〜Hには、演出ボタン11a,11bの2接点と、十字キー4の5接点のON/OFF状態を示すスイッチ信号が供給されている。一方、パラレル入力端子Aは、グランドレベルに固定されている。そして、これらパラレル入力端子A〜Hのデータは、ラッチ信号LTの立下りタイミングに同期して内部レジスタに取得される。
図示の通り、この実施例では、シフトレジスタ50のシリアル入力端子INPUTと禁止端子INHIBITとは、Lレベルに固定されている。そのため、クロック信号CKが供給されると、シフトレジスタ50に取得されたデータが、クロック信号CKの立上りエッジに同期して、シリアルデータQH(シリアルスイッチ信号Sin)として出力される。出力されたシリアルスイッチ信号Sinは、スイッチ信号伝送基板33から演出制御基板22に伝送されてシリアルポートSIOに供給される。そして、シリアルポートSIOは、自らが出力するクロック信号CKの立下りエッジに同期して、シリアルスイッチ信号Sinを順番に取得するよう構成されている。なお、実質的に取得されるデータは7ビット長であり、演出ボタン11a,11bの2接点と、十字キー4の5接点のON/OFF状態を特定している。
続いて、演出制御部22の動作を説明する。図6に示す通り、演出制御部22は、CPUがリセットされて開始されるメイン処理(a)と、ストローブ信号STBによって起動される受信割込み処理(b)と、10mS毎に起動される第1タイマ割込み処理(c)と、2mS毎に起動される第2タイマ割込み処理(d)と、を含んで構成されている。
図6(b)及び図6(c)に示す通り、受信割込み時には、通信異常が認められない限り(ST30)、受信コマンドがバッファ領域に保存され(ST31)、第1タイマ割込みがあると、割込みフラグがONに設定される(ST35)。
また、図6(d)に示す通り、第2タイマ割込み処理では、電飾ランプを駆動するランプ演出処理(ST40)と、必要に応じて演出可動体AMUを駆動する演出モータ処理(ST41)と、スイッチ信号伝送基板33からシリアルスイッチ信号Sinを取得するスイッチ信号入力処理(ST42)とが2mS毎に実行される。
一方、図6(a)に示すメイン処理(CPUリセット処理)では、最初に、ワンチップマイコン40内部の初期設定が実行される(ST10)。この初期設定には、シリアルポートSIOの内部設定処理が含まれており、シリアルポートSIOの出力端子からスイッチ信号伝送基板33のシフトレジスタ50に供給されるクロック信号CKの周波数は、所望のボーレートに対応して、例えば100kHzに設定される。
また、スイッチ信号伝送基板33に接続されたシリアルポートSIOが、クロック同期によるシリアル受信モードに設定され、シリアルポートSIOの入力端子に伝送されたシリアルスイッチ信号Sinが、クロック信号CKの立下りエッジに同期して取得されるよう設定される。なお、取得されたデータは、1バイト毎にシリアルポートSIOの受信バッファに順番に格納され、規定ビット長のデータを取得し終わると、受信完了フラグがセットされる。この実施例では、規定ビット長が8ビットに設定されるが、規定ビット長は、演出ボタン用の2ビットと、十字キー用の5ビットとダミー用の1ビットに区分される。
以上のような初期設定が終われば、バックアップ判定処理が実行される(ST11)。バックアップ判定処理とは、バックアップ処理(ST26)において保存されたデータの正当性を判定する処理である。バックアップ処理(ST26)において保存されるデータは、特に限定されないが、例えば、(1) RAM領域の所定データに対するチェックサム演算のサム値、(2) RAM領域に離散的に保存された特定データ、(3) RAM領域の所定データを別の領域に保存したバックアップデータなどを例示することができる。
また、バックアップ判定処理では、動作状態を示す重要な動作フラグに不合理性がないかも判定される。動作フラグに不合理性とは、例えば、変動演出中であることを示す動作フラグと、大当り動作中であることを示す動作フラグとが共にセット状態となっているような場合である。この遊技機では、変動演出を終えてから、大当り動作に移行するので、2つの動作フラグが共にセット状態であるはずがなく、もし、このような事態が検出されれば、他の保存データに正当性が認められても、正常ではないと判定する。
このような場合も含め、ステップST11〜ST12の判定において、正当性が確認できない場合には、RAMの全領域を初期化することで、演出制御部22をコールドスタートさせてステップST16の処理に移行させる(ST13)。
ところで、主制御部21や払出制御部24と異なり、演出制御部22にはバックアップ電源が設けられていないので、バックアップ判定処理(ST11)において、正当データが検出できる可能性がないとも思われる。しかし、CPUがリセットされるのは、電源投入に対応する電源リセット時だけでなく、ノイズやウォッチドッグタイマによってCPUリセット信号がアクティブレベルとなる異常リセット時もある。
そこで、本実施例では、CPUの異常リセット時に、可能な限り、それまでの遊技動作を継続して、演出制御部22の動作をホットスタートさせるべく、バックアップ判定処理(ST11〜ST12)を設けている。
但し、バックアップ判定処理(ST11)では全てのデータを判定する訳ではないので、CPUが繰り返し異常リセットされる場合には、演出制御部22の動作を初期状態に戻すべきである。そこで、異常リセット回数をカウントするべく異常カウンタをインクリメント(+1)処理し(ST14)、異常カウンタの値が所定値(例えば2)を超えた場合には、コールドスタートさせるべくステップST13のRAMクリア処理に移行させている(ST15)。
以上の通り、CPUが異常リセットされた場合でも、バックアップ判定(ST11)で正当判定され、且つ、異常リセット回数が所定値以下であれば、演出制御部22がホットスタートされて、それまでの遊技動作が継続される。
以上のような初期動作が終われば、次に、音声再生出力回路(音声再生IC)42について、必要な初期設定を実行する(ST16)。その後、ワンチップマイコン40のCPUを割込み許可状態に設定した後(ST17)、乱数値を更新しつつ(ST18)、10mS間隔のタイマ割込みを待機する(ST19)。なお、更新される乱数値は、演出動作をランダム化するために演出抽選処理において使用される。
図6(c)に示す通り、10mS間隔でタイマ割込みが生じる毎に、割込みフラグがセットされるので(ST35)、メイン処理のステップST19の処理では、割込みフラグがONになるのを繰り返しチェックする。そして、割込みフラグがONとなると、これをOFFにリセットした後に、タイマ更新処理を実行する(ST20)。タイマ更新処理では、演出シナリオの進行を管理する計時タイマの値などが更新される。
続いて、受信割込み処理(図6(b))で受信された制御コマンド(受信コマンド)について、コマンド解析処理が実行される(ST21)。なお、受信コマンドには、変動パターンコマンドの他に、異常報知その他の報知用制御コマンドなども含まれている。そして、報知用の制御コマンドを受信した場合には、その制御コマンドを、下流側の画像制御部23に転送すると共に、必要な報知動作を実行する。
また、変動パターンコマンドを受信した場合には、演出抽選を行い、取得した変動パターンコマンドで特定される演出概要を更に具体化し、具体化された演出内容を特定する演出コマンドCMD’を画像制御部23に送信する(ST21)。また、演出コマンドによって特定される演出動作を開始するべく必要な演出フラグのフラグ設定処理を実行する(ST21)。
次に、エラー処理(ST22)を実行した上で、スイッチ信号管理処理が実行される(ST23)。スイッチ信号管理処理(ST23)は、演出ボタン11a,11bや十字キー4のON操作に対応して演出動作や報知動作を進行するための処理である。先に説明した通り、演出ボタン11a,11bや十字キー4のON操作は、スイッチ信号入力処理(ST42)によって2mS毎にチェックされている。
そこで、十字キー4の操作が認められる場合には、十字キー4の接点位置(S0〜S4)を示す制御コマンドCMD’を画像制御部23に伝送して、これを受けた画像制御部23では、遊技者が指定する遊技実績を表示装置DISPに表示する。一方、演出ボタン11a,11bの操作が認められる場合には、これに対応する演出フラグがセットされる。
次に、演出フラグや計時タイマの値も参照しつつ、ランプ演出(ST40)や演出モータ処理(ST41)や音声演出(ST25)についての演出シナリオを作成又は更新する(ST24)。次に、作成または更新された演出シナリオに基づいた音声演出が実行される(ST25)。
音声演出(ST25)が終われば、バックアップ処理(ST26)を実行した後にステップST17の処理に移行する。なお、バックアップ処理としては、例えば、チェックサム演算だけでなく、特定データを離散的に保存する処理や、ワーク領域の全データのバックアップ保存する処理などが例示される。
続いて、2mS毎に実行されるスイッチ信号入力処理(ST42)について、図7に基づいて説明する。
図7に示す通り、スイッチ信号入力処理では、最初に、パラレルポートからラッチ信号LTが出力される(ST50)。具体的には、図5(c)に示す通りであり、定常的にHレベルであるラッチ信号LTが、所定時間だけLレベルに降下される。図4や図5に示す通り、レベル降下したラッチ信号LTは、スイッチ信号伝送基板33に伝送され、シフトレジスタ50のLOAD端子に供給される。
すると、シフトレジスタ50は、ラッチ信号LTの立下りエッジに同期して、パラレル入力端子A〜Hのデータを、内部レジスタに取得する。この取得動作は、2mS毎に繰返し実行されるので、遊技者が何らかのボタンをON操作しない限り、取得データは常にLレベルであり、この意味では、取得処理に無駄があるとも思われる。
しかし、本実施例の構成を採ることで、十字キー4のように、いつ押圧されるか予測不能な照会ボタンについても、読み落としなく確実にON操作を把握できる。また、2mS毎にスイッチ信号をチェックするので、演出ボタン11を如何に高速に操作しても、そのON/OFF状態を確実に把握することができ、遊技者のボタン操作速度などを計測することもできる。
図5(c)にも図示する通り、CPUは、レベル降下させたラッチ信号をHレベルに戻した後、シリアルポートSIOの出力端子からクロック信号CKの出力を開始する(ST51)。先に説明した通り、このクロック信号CKは、シフトレジスタ50のシフトクロックとしてスイッチ信号伝送基板33に伝送される。
そして、クロック信号CKを受けたシフトレジスタ50は、一個目のクロック信号CKの立上り時に、十字キー4の決定ボタン信号S0(H入力端子)を出力し、二個目のクロック信号の立上り時に、十字キー4の選択ボタン信号S1(G入力端子)を出力し、以下、同様の動作を繰り返して、シリアルスイッチ信号Sinを生成する(図5(b)参照)。
このようにしてシフトレジスタ50から出力されたシリアルスイッチ信号Sinは、シリアルポートSIOの入力端子に供給される。先に説明した通り、本実施例では、クロック信号CKの立下りエッジに同期して、シリアルスイッチ信号Sinが1ビット毎に取得されるよう初期設定されている(ST10)。また、1バイト分のデータを取得する毎に、シリアルポートSIOの受信バッファに1バイトデータが順番に格納され、規定ビット長(この実施例では8ビット)のデータを取得し終わると、受信完了レジスタがセットされるよう初期設定されている(ST10)。
シリアルポートSIOは、このように初期設定されているので、クロック信号CKが8個出力されると、シリアルスイッチ信号Sinの受信処理が完了し、受信バッファに1バイトデータが格納されると共に、受信完了フラグがセットされることになる。そこで、ステップST51の処理を終えたCPUは、繰返し受信完了フラグをチェックすることで、シリアルポートSIOにおける受信処理が完了するのを待機する(ST52)。
そして、受信完了フラグのセット状態が確認されたら、CPUは、クロック信号CKの出力を停止し、シリアルポートSIOのエラー検出レジスタをチェックして、通信エラーが生じていないことを確認する(ST54)。そして、もし通信エラーが認められると、エラービットや受信バッファをクリアして処理を終える(ST55)。その結果、今回の取得データは無視されることになる。
なお、以下に説明するように、本実施例のシリアルスイッチ信号Sinには、スタートビットやストップビットやパリティビットを設けないので、フレーミングやパリティエラーが問題になることはなく、通信エラーとしては、せいぜいオーバーランエラーだけである。但し、本実施例では、規定ビット長が8ビットであるので、事実上、オーバーランエラーが生じることもなく、したがって、ステップST54〜ST55の処理を除去することもできる。
何れにしても、本実施例では、シリアルポートSIOから定常的にクロック信号CKを出力するのではなく、必要時にクロック信号CKの出力を開始するので(ST51)、一個目のクロック信号CKによって取得されるデータは、必ず、十字キー4の決定キー信号S0であると割切ることができ、この意味においてスタートビットが不要となる。
また、本実施例では、規定ビット長のクロック信号を出力して処理を終えるので(ST53)、シリアルスイッチ信号Sinにストップビットを付加する必要はない。更に、本実施例では、パリティビットも使用しないので、スタートビット、ストップビット及びパリティビットを除いた、必要最小限の通信時間でスイッチ信号を取得することができ、2mS毎に繰返し実行しても、他の演出処理の処理時間を奪うおそれがない。
同様に、本実施例の構成によれば、スタートビット、ストップビット、及びパリティビットなどを付加するための回路構成が不要となり、また、シリアルポートSIOを間欠的に動作させるので、回路動作上の無駄がないだけでなく、クロック信号の周波数を高めても、他の回路素子への定常的なノイズ源となるおそれがない。
以上の通り、本実施例では、オーバーランエラー以外は問題にしないものの、高ノイズ環境下、電磁ノイズによるビット化けが生じないとは言い切れない。そこで、この点を考慮して、複数回(M)、同一データを繰り返し受信することを条件に、その取得データに基づいてボタン演出や、遊技実績の表示動作を開始するよう構成されている。連続取得回数Mは、適宜に設定されるが、例えばM=10とした場合には、2mS×10=20mSの間、8ビット長(実質的には7ビット長)のスイッチ信号が全て同一値を維持することが、スイッチ信号の取得条件となる。
この結果、各スイッチ信号の遷移タイミングを正確に把握することができず、図7(b)に破線で示すように、M=10の場合には20mS〜40mS程度、遷移タイミングの把握が遅れることになる。しかし、本実施例で問題にするスイッチ信号は、遊技者の手動操作に対応する信号であるので、40mS程度の検出遅れには、実質的に何の問題もない。逆に、電磁ノイズその他は、通常、20mS以内に収束するので、パリティビットなどを設けることなく、ノイズの影響を排除することができる。
以上を踏まえて、ステップST56〜ST63の処理を説明する。連続取得回数Mに対応して、本実施例では、M個分のデータバッファが設けられ、2mS毎に取得される1バイトデータは、通信エラーが検出されない限り、ポインタPTが指示するアドレスに格納されるよう構成されている。
すなわち、今回取得した1バイトデータに通信異常が認められない場合には、ポインタPTが更新され(ST56)、ポインタPTの指示するデータバッファ領域に、1バイトデータが格納された上で、シリアルポートSIOの受信バッファがクリアされる(ST57)。次に、ポインタPTが最終アドレスMAXに一致したか否か判定され(ST58)、もし一致した場合には、ポインタを開始アドレスSTARTに書き直す(ST59)。
続いて、全M個の格納データが全て一致するか否かが判定され(ST60)、一致しないデータが一個でも存在すれば、そのまま処理を終える。したがって、スイッチ信号の遷移時に迅速には対応できないが、最大2mS×M×2程度の遅延時間に弊害がなく、逆に、ノイズ排除に有効であることは先に説明した通りである。
一方、全M個の格納データが全て一致する場合には、そのデータが過去データOLDに一致するか否かが判定される(ST61)。なお、過去データは、OLD番地に格納されており、直近に(2mS×Mだけ前に)取得したデータを意味する。
ここで、データバッファの格納データと、過去データOLDが一致する場合とは、ON操作に対応して遷移したスイッチ信号が安定した場合と、演出ボタン11や十字キー4がON操作されていない場合とが考えられる。但し、何れの場合にも、今回のデータを問題にする必要がないので、そのまま処理を終える。
一方、データバッファの格納データと、過去データOLDが一致しない場合は、何れかのスイッチ信号のレベルが遷移したと考えられる。そこで、今回の取得データ(データバッファの格納データ)を、スイッチレベル信号としてLVL番地に格納すると共に、過去データから遷移したビットを特定して、スイッチエッジ信号としてEDG番地に格納する(ST62)。
過去データから遷移したビットは、例えば、過去データの全ビット反転データと、今回の取得データとのXOR論理演算によって特定される。この場合、XOR論理演算後に0となるビットは、遷移ビットを意味する。そして、0から1に遷移したか、1から0に遷移したかは、今回の取得データ(スイッチレベル信号)によって特定することができる。
このようにしてLVL番地とEDG番地にスイッチレベル信号とスイッチエッジ信号を格納すると、今回の取得データをOLD番地に格納してスイッチ信号入力処理を終える(ST63)。なお、LVL番地やEDG番地のデータは、スイッチ信号管理処理(ST23)において読み出され、ボタン演出や遊技実績の表示動作に反映されることは前述した通りである。
以上、実施例について詳細に説明したが、具体的な記載内容は特に本発明を限定するものではない。特に、スイッチ信号伝送基板から伝送されるシリアルスイッチ信号は、8ビット長である必要はなく、それ以上であっても良い。この場合には、図5(b)に示すようなシフトレジスタ50が直列接続され、全てのシフトレジスタ50を貫通してクロック信号CKが伝送される。
同様に、シリアルポートSIOに設定する規定ビット長は、必ずしも、8ビットにする必要はなく、スイッチ信号数に対応して7ビット又は9ビット以上に設定しても良い。なお、データバッファの領域数Mは、ノイズ特性などに対応して適宜に増減されるのは勿論である。
また、実施例では、昇降モータの原点スイッチなどのスイッチ信号をパラレルポートに伝送したが、比較的低速で移動する演出可動体のリミットスイッチなどのスイッチ信号については、シリアルスイッチ信号の形式で伝送しても良い。この場合、スイッチ信号伝送基板33に構成されている回路構成を、モータ接続基板34上に設ければ良い。また、防犯用に配置されるセンサ類については、そのスイッチ信号のレベル遷移を、それほど迅速に検出する必要はないので、このような0.1秒程度の遅延時間が問題にならないセンサ信号についても、シリアルスイッチ信号の形式で伝送するのが好適である。このような場合、センサ個数やスイッチ個数が増加しても機器構成が煩雑化しない。
また、シリアルデータの取得方法についても図7の構成に限定されない。すなわち、図7の構成では、20mS(2mS×M)毎に全データの一致判定を実行したが(ST60)、図8のように、2mS毎に全データの一致判定をするのも好適である(図8のST58〜ST59参照)。
図7の構成では、図8(b)に示す通り、START番地に受信データを格納するタイミング(20mSの開始タイミング)の直後に、スイッチ信号が遷移すると、タイミングT1のデータを、タイミングT2で取得することになり、検出タイミングが最大40mS程度遅れる。これに対して、図8(a)の構成によれば、同じ状態であっても、図8(c)に示す通り、タイミングT0のデータが、タイミングT1で取得されるので、検出遅延時間を22mS程度に抑制することができる。
また、モータの原点位置検出センサなど比較的迅速に検出すべきスイッチ信号と、照会ボタンのように迅速性が要求されないスイッチ信号が混在している場合には、遊技動作状態に対応して動作内容を切り替えるのが好適である。
図9は、このような場合の回路構成と動作内容を説明する図面である。図9(a)に示す通り、この回路構成では、クロック信号CKに対する上流側シフトレジスタ50と、下流側シフトレジスタ50bとを直列接続して、ラッチ信号LTとクロック信号CKとを共通して供給している。
また、上流側シフトレジスタ50aのパラレル入力端子には、照会ボタンの接点スイッチ信号が供給され、下流側シフトレジスタ50bのパラレル入力端子には、原点センサ信号P0,P1と、演出ボタンからのスイッチ信号P2〜P5が供給されている。そして、原点センサ信号P0,P1は、各々、パラレル入力端子の2つに重複して供給されている。
このような回路構成におけるスイッチ信号入力処理は、図9(b)に示す通りであり、先ず、遊技動作中か否かを判定する(ST70)。そして、デモ画面表示中であれば、16個のクロック信号CKをシフトレジスタ50a,50bに供給することで、16ビットのスイッチ信号を取得し、上流側シフトレジスタ50aの1バイトデータに基づいて照会ボタンの押圧操作を判定する(ST71)。
一方、遊技動作中であれば、通信時間を短縮化するため、8個のクロック信号CKをシフトレジスタ50a,50bに供給して、下流側シフトレジスタ50bの8ビットデータだけを取得する(ST72)。
そして、原点センサ信号P0,P1の取得が必要な可動演出中であれば、bit0とbit1が一致することを条件に、原点センサ信号P0を取得する(ST74)。同様に、bit2とbit3が一致することを条件に、原点センサ信号P1を取得する(ST74)。
このように、図9の実施例では、可動演出中は、スイッチ信号入力処理(ST42)を複数M回繰り返すことなく、重複データを受ける複数ビットが一致する限り、シリアルスイッチ信号Sinの一回の読み込みで取得処理を完了させることができる。そのため、迅速性が要求されるセンサ信号の検出遅れを防止することができ、検出のための遅延時間は、最大でも、割込み周期(2mS)程度である。
一方、モータの回転制御ほどの迅速性は要求されないボタン演出中は、スイッチ信号入力処理の繰り返し回数を3回程度に抑制し、bit4〜bit7が3回連続して一致することを条件に、その後の処理(ST61以下)に移行させている。