JP6124320B2 - スピン電子メモリ、情報記録方法及び情報再生方法 - Google Patents
スピン電子メモリ、情報記録方法及び情報再生方法 Download PDFInfo
- Publication number
- JP6124320B2 JP6124320B2 JP2015547678A JP2015547678A JP6124320B2 JP 6124320 B2 JP6124320 B2 JP 6124320B2 JP 2015547678 A JP2015547678 A JP 2015547678A JP 2015547678 A JP2015547678 A JP 2015547678A JP 6124320 B2 JP6124320 B2 JP 6124320B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- spin
- recording
- alloy layer
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 35
- 230000015654 memory Effects 0.000 title description 68
- 229910045601 alloy Inorganic materials 0.000 claims description 128
- 239000000956 alloy Substances 0.000 claims description 128
- 239000013078 crystal Substances 0.000 claims description 79
- 230000005291 magnetic effect Effects 0.000 claims description 44
- 238000002347 injection Methods 0.000 claims description 35
- 239000007924 injection Substances 0.000 claims description 35
- 229920006395 saturated elastomer Polymers 0.000 claims description 10
- 229910005900 GeTe Inorganic materials 0.000 claims description 8
- 239000000696 magnetic material Substances 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 8
- -1 Sb 2 Te 3 Inorganic materials 0.000 claims description 4
- 229910018321 SbTe Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 287
- 239000012212 insulator Substances 0.000 description 21
- 238000004544 sputter deposition Methods 0.000 description 15
- 238000009825 accumulation Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229910052714 tellurium Inorganic materials 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001803 electron scattering Methods 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 3
- 229910002546 FeCo Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910001215 Te alloy Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000002887 superconductor Substances 0.000 description 2
- DDJAGKOCVFYQOV-UHFFFAOYSA-N tellanylideneantimony Chemical compound [Te]=[Sb] DDJAGKOCVFYQOV-UHFFFAOYSA-N 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- VDDXNVZUVZULMR-UHFFFAOYSA-N germanium tellurium Chemical compound [Ge].[Te] VDDXNVZUVZULMR-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001420 photoelectron spectroscopy Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0625—Power saving in storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
- H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
このため、コンピューターには、冷却用のファンが必要である。また、前記ジュール熱によって入力エネルギーの一部が情報の記録・消去には利用できず、エネルギーロスが発生する。つまり、前記電子の散乱を抑制することが、前記電子デバイスの省電力化に向けた中心的な技術開発課題であることは疑う余地はない。
しかし、この方法を用いた場合には、前記電子デバイスを数ケルビンの温度まで冷却する必要があり、このために費やすエネルギーを忘れてはならない。また、このような極低温状態を利用する電子デバイスを一般化して実用化することは、困難である。そのため、室温で前記電子散乱を抑えられる手段としては、満足できるものが存在していない状況にある。
即ち、この電子の作用(スピン−軌道相互作用)によって、前記電子が形成するバンド構造のハミルトニアンにスピン−軌道相互作用の項が追加され、バンド構造とエネルギー固有値に変化が生じる。このとき、ある特殊な物質においては、真空表面での価電子帯の最上層部のバンドと伝導帯の最下部のバンドとが結合するが、他方、前記物質の内部ではバンドが開いたままの特殊なバンド構造が形成されることがある。
その結果、前記物質の表面あるいは界面では伝導体となるが、内部ではバンドがあるため絶縁体となるという、それまでに知られていなかった特殊な物性が出現する。このような特性をもつ物質を「トポロジカル絶縁体」と称す (非特許文献1参照)。
しかし、2ブロックより薄い層では、前記トポロジカル絶縁体にならない代わりに、逆格子空間内のガンマ点においてバンドの縮退が解れ、異なるエネルギー状態を持つ二つのスピンバンドに分裂する、いわゆるラシュバ効果が現れることを発見した。
この超格子型相変化膜がもつ前記ラシュバ効果は、これまで知られていた如何なる材料に比較して驚くほど大きく、前記第一原理計算によるシミュレーションでは、それらのスピンバンドの差で200meVにも達する。この大きさは、室温でさえスピン特性の違いを観測できるほど大きい(非特許文献4参照)。
つまり、前記GeTe結晶合金層と、厚みが2nmより薄い前記Sb2Te3結晶合金層からなる積層膜は、前記ラシュバ効果を持つスピン流発生層となり、前記GeTe結晶合金層と、厚みが2nm以上の前記Sb2Te3結晶合金層からなる積層膜は、スピン流を蓄積できるスピン流蓄積層となり得る。これらの二種類の結晶合金層を積層し、例えば、垂直方向に電場を加え、電子を注入すれば、スピン制御が可能であるばかりか、蓄積も可能なスピン電子メモリを提供できる(特許文献3参照)。
<1> 少なくとも、一対の電極と、SbTe、Sb2Te3、BiTe、Bi2Te3、BiSe及びBi2Se3のいずれかを主成分として形成され、厚みが2nm以上10nm以下である第1の合金層と、下記一般式(1)で表される合金を主成分として形成される第2の合金層とを積層させて形成され、前記電極間に配される記録層と、磁性材料で形成され、前記磁性材料が磁化された状態で前記記録層にスピンを注入するスピン注入層とを有し、前記記録層がnを少なくとも2以上の整数として、n層積層されるスピン電子メモリと、前記記録層に対し、前記記録層の一層ごとにスピンを飽和状態で蓄積させるのに必要な電圧値としてn段階の大きさに段階分けされた電圧値で電圧を加える電圧印加部と、を有することを特徴とする情報記録装置。
<2> 第1の合金層が六方晶の結晶構造を有するとともに第2の合金層が立方晶の結晶構造を有し、前記第1の合金層のc軸が積層方向に配向され、前記第2の合金層の(111)面が前記第1の合金層との隣接面に配向される前記<1>に記載の情報記録装置。
<3> 第2の合金層がGeTeを主成分として形成される前記<1>から<2>のいずれかに記載の情報記録装置。
<4> 第2の合金層の厚みが0を超え4nm以下である前記<1>から<3>のいずれかに記載の情報記録装置。
<5> 第2の合金層の下地として配され、これに積層される前記第2の合金層の積層面を(111)面に配向させる配向層を有する前記<1>から<4>のいずれかに記載の情報記録装置。
<6> 配向層が第1の合金層と同じ組成を有し、かつ、同じ結晶構造を有する前記<5>に記載の情報記録装置。
<7> スピン注入層の面に対して垂直方向の磁場を形成し、前記スピン注入層を介して記録層にスピンを注入する磁性部を有する前記<1>から<6>のいずれかに記載の情報記録装置。
<8> 前記<1>から<7>のいずれかに記載の情報記録装置を用いた情報記録方法であって、nを少なくとも2以上の整数として、n層積層される記録層に対し、前記記録層の一層ごとにスピンを飽和状態で蓄積させるのに必要な電圧値としてn段階の大きさに段階分けされた電圧値で電圧を加える工程を含むことを特徴とする情報記録方法。
<9> 前記<1>から<7>のいずれかに記載の情報記録装置を用いた情報再生方法であって、nを少なくとも2以上の整数として、n層積層される記録層の抵抗値及び光反射率のいずれかの状態値を測定し、前記状態値に応じて前記記録層のうち情報が記録された前記記録層の層数を判定する工程を含むことを特徴とする情報再生方法。
本発明のスピン電子メモリは、少なくとも、一対の電極と、記録層と、スピン注入層とを有し、必要に応じて、配向層、磁性部等の部材を有する。
前記記録層は、第1の合金層と、第2の合金層を積層させて形成され、前記一対の電極間に配される。この記録層は、一層ごとにスピンを蓄積させることができ、前記スピン電子メモリは、前記記録層の積層数に応じて多値の情報を記録し再生することができる。
したがって、前記記録層としては、1層であってもよいが、少なくとも2層以上積層することで2値以上の多値情報を記録することができる。
このように形成される前記第1の合金層は、前記トポロジカル絶縁体として作用し、前記スピン注入層から注入される前記スピンをその表面あるいは界面に存在させることができる。
なお、本明細書において「主成分」とは、層の基本単位格子を形成する元素であることを示す。
このような結晶構造を有すると、その次に積層される層が、この層を下地として配向を生み出すテンプレートとなって、これら積層体の超格子構造が得られやすい。
前記第1の合金層の形成方法としては、特に制限はないが、c軸配向の前記結晶構造が得られやすいことから、例えば、スパッタリング法、分子線エピタキシー法、ALD(Atomic Layer Deposition)法、CVD(Chemical Vapor Deposition)法などが好ましい。
この第2の合金層は、Mの配置によって、層の中心に空間反転対称性をもった構造からなる第1の結晶相と、前記空間反転対称性が崩れた第2の結晶相とに相変化可能とされる。前記第2の結晶相においては、強磁性体の磁気特性を有し、前記スピンを蓄積させることができる。
前記第2の合金層は、比較的弱い電圧を加えることで前記第1の結晶相から前記第2の結晶相に相変化可能とされる一方、比較的強い電圧を加えることで前記磁気特性のない第1の結晶相に相変化可能とされる。この特性を利用することで、前記スピンを蓄積可能な前記第2の結晶相をセット状態とし、前記スピンが解放された前記第1の結晶相をリセット状態としたメモリ動作が可能となる。
前記一般式(1)で表される合金としては、中でも、誘電率の大きさから、GeTeが好ましい。
前記厚みが4nmを超えると、独立した固有の特性を示すことがあり、前記第1の合金層との積層構造体である前記記録層としての特性に影響を及ぼすことがある。
このような結晶構造を有すると、その次に積層される層が、この層を下地として配向を生み出すテンプレートとなって、これら積層体の超格子構造が得られやすい。
前記第2の合金層の形成方法としては、特に制限はないが、c軸配向の前記結晶構造が得られやすいことから、例えば、スパッタリング法、分子線エピタキシー法、ALD法、CVD法等が好ましい。
前記スピン注入層は、磁性材料で形成され、前記磁性材料が磁化された状態で前記記録層に前記スピンを注入する層として構成される。なお、前記スピンとは、スピン偏極した電子を示し、前記スピン注入層では、磁化された状態で電圧を加えることにより、前記記録層に伝導される電子のスピン特性を前記磁性材料により偏極させる役割を持つ。
前記磁性材料としては、特に制限はなく、公知の磁性メモリの磁性層形成材料として用いられる材料を挙げることができ、具体的には、TbFeCo、FeCo、MnCr、MnPt等が挙げられる。これらは強磁性体であり、前記スピンの配向が磁性層としての前記スピン注入層の面に対して垂直となる磁場を形成し、前記スピン注入層と並行して配される前記記録層に対して、前記スピンの配向を揃えた状態で伝導させる目的として利用できる。
前記厚みが1nm未満であると、十分なスピン配向性が得られないことがあり、10nmを超えると、磁化が強くなり過ぎて、データの消去が困難となることがある。
また、前記スピン注入層の形成方法としては、特に制限はなく、スパッタリング法、分子線エピタキシー法、ALD法、CVD法等が挙げられる。
また、前記スピン注入層を配する位置としては、前記スピンを前記記録層に注入するため、前記記録層に対して、前記記録層に電子を流入させる前記電極が配される側に配される。
前記電極としては、特に制限はなく、目的に応じて適宜選択することができ、公知の半導体素子に用いられる電極を公知の方法により配して形成することができる。
前記スピン電子メモリにおいては、前記第1の合金層の結晶構造がc軸に配向され、前記第2の合金層の結晶構造の(111)面が前記第1の合金層との隣接面に配向される超格子構造を有すると、前記トポロジカル絶縁体及び前記相変化特性が得られやすい。
前記第1の合金層は、下地に制限なく、c軸配向体として得られやすいが、前記第2の合金層は、このc軸配向体を下地として積層させないと、前記超格子構造が得られにくい。 そのため、前記第2の合金層を前記第1の合金層を下地として形成しない場合には、前記記録層(前記第2の合金層)の下地として配され、これに積層される前記記録層の第2の合金層の積層面を(111)面に配向させる前記配向層を設けることが好ましい。
前記配向層の厚みとしては、3nm以上が好ましく、5nm以上がより好ましい。前記厚みが3nm未満であると、形成方法によっては、c軸への配向強度が十分に得られないことがある。
なお、こうした観点から、前記スピン電子メモリとしては、前記第1の合金層を下地として、前記第2の合金層を積層させるよりも、これらの層の結晶構造を安定化させるため、前記配向層を下地として前記第2の合金層を積層させて製造することが好ましい。
前記スピン電子メモリにおいては、前記スピンを前記記録層に注入する観点から、前記スピン注入層の形成後、前記スピン注入層の面に垂直の磁場を加えることで、前記スピン注入層を磁化させて、前記スピンの配向を揃える役割を付与する。この磁性部としては、前記スピン電子メモリに配することとしてもよいし、前記スピン注入層の形成後、その磁化状態を固定させた後、外してもよい。
前者の場合、更に、前記スピン注入層が形成する磁場の強さを補強する観点から、前記スピン注入層と並行して積層される層として配することで、磁化された前記スピン注入層の前記記録層に対する前記スピンの注入を補助させることとしてもよい。この場合、前記磁性部は、前記スピン注入層の面に対して垂直方向の磁場を形成し、前記スピン注入層を介して前記記録層にスピンを注入する磁性層として構成される。
また、後者の場合では、磁化状態が固定された前記スピン注入層が形成する磁場により前記スピンが前記記録層に注入される。
なお、前記磁性部としては、特に制限はなく、公知の永久磁石、電磁石等で構成することができる。
また、前記スピン電子メモリは、複数集積化させることで、スピン電子回路を構成することができる。前記スピン電子回路の回路構成としては、特に制限はなく、目的に応じて適宜選択することができ、公知の半導体回路を用いた回路構成とすることができる。
スピン電子メモリ10は、層状の下部電極1上に、半導体基板2、配向層3、3層の記録層6a〜6c、スピン注入層7、層状の上部電極8がこの順で配された構成とされる。
また、3層の記録層6a〜6cの各層は、第2の合金層4上に第1の合金層5が積層された構造とされる。
記録層6a〜6cの第1の合金層5は、前記トポロジカル絶縁体として作用し、前記スピンを第2の合金層4に伝導させる。第2の合金層4は、ゲルマニウム原子、アルミニウム原子又はシリコン原子の配置によって、層の中心に前記空間反転対称性をもった構造からなる前記第1の結晶相と、前記空間反転対称性が崩れた前記第2の結晶相を有する。本発明者は、この第2の結晶相が前記ラシュバ効果や磁性特性を発現し、前記スピンを保持可能な強磁性体として作用することを見出した。また、前記第2の結晶相を優先的に発現させるためには、比較的弱い電圧を加えればよいことを確認した。この電圧の具体的な値は、予め特性を測定しておくことで確認することができる。
今、比較的弱い電圧を印加し、混合相の第2の合金層4を前記第2の結晶相が優先的に発現した状態(セット状態)とし、外部電源からスピン電子メモリ10に電圧を加えると、その電圧値に応じて、スピン注入層7によりスピン偏極された電子が記録層6a〜6cに流入し、記録層6a〜6cにスピンが蓄積可能とされる。このスピンは、前記トポロジカル絶縁体として作用する第1の合金層5及び前記セット状態の第2の合金層4により保持される。
この時、記録層6a〜6cへの前記スピンの蓄積は、電子が流入される電極側に最も近い記録層6cから順々に開始され、記録層6cでの前記スピンの蓄積が飽和状態となると、次に近い記録層6bで行われ、最後に記録層6aで行われる。
図3(a)に示すように、符号Aの特性では、電圧値に比例して電流値が大きくなるが、符号Bの特性では、電圧値の上昇に対し、電流値が段階的に低下する。即ち、電磁石により、スピン注入層7を磁化させつつ、記録層6a〜6cの積層方向に磁場を加えた場合、記録層6a〜6cへの前記スピンの段階的な蓄積に応じて電流値が段階的に低下する。また、図3(b)に示すように、符号Aの特性では、電圧値の上昇に対し、抵抗値がほぼ一定となるが、符号Bの特性では、電圧値の上昇に対し、抵抗値の上昇が段階的となる。即ち、電磁石により、磁場を加えた場合、記録層6a〜6cへの前記スピンの段階的な蓄積に応じて抵抗値が段階的に増大する。
スピン電子メモリ10では、こうした段階的な電流値の低下現象、抵抗値の増大等の状態値変化現象を利用して、加える電圧を所定の値とすることで、記録層6a〜6cへの前記スピンの蓄積状態を制御し、多値化された情報を記録再生可能とする。
なお、本例では、前記記録層を3層として4値の情報を記録再生可能な構成としたが、前記記録層の層数を増やすことで、より大きな数で多値化させたメモリとすることができる。
本発明の情報記録方法は、前記スピン電子メモリを用いた情報記録方法であって、nを少なくとも1以上の整数として、n層積層される前記記録層に対し、前記記録層の一層ごとにスピンを飽和状態で蓄積させるのに必要な電圧値としてn段階の大きさに段階分けされた電圧値で電圧を加える工程を含む。
図3(a)及び図3(b)を用いて説明したように、前記スピン電子メモリでは、前記スピンが流入される側の前記記録層から最も近い順に、前記スピンが注入され、蓄積した前記スピンが飽和状態となると、次に近い前記記録層で前記スピンが蓄積されていく。
この時、それぞれの前記記録層に前記スピンを飽和状態で蓄積させる電圧は、電流電圧特性を予め測定し、段階的な電流値の低下が生じる各段階の電圧値として把握することができる。
そこで、各段階の電圧値を前記記録層の一層ごとに前記スピンを飽和状態で蓄積させるのに必要な電圧値として、前記記録層の積層数に応じたn段階の大きさに段階分けし、電圧値で電圧を加えることで、前記記録層に対して選択的に前記スピンを蓄積させ、その記録層数に応じた情報を記録することが可能とされる。
なお、前記記録を行う前に、前記スピン電子メモリに比較的弱い電圧を加えることで、前記記録が可能なセット状態とすることができ、また、前記記録が行われた状態から前記スピン電子メモリに比較的強い電圧を加えることで、前記記録が消去されたリセット状態とすることができ、繰り返しの記録が可能とされる。
本発明の情報再生方法は、前記スピン電子メモリを用いた情報再生方法であって、nを少なくとも1以上の整数として、n層積層される前記記録層の抵抗値及び光反射率のいずれかの状態値を測定し、前記状態値に応じて前記記録層のうち情報が記録された前記記録層の層数を判定する工程を含む。
前記スピン電子メモリは、前記情報記録方法による前記記録層への前記スピンの蓄積状態から情報を再生することができる。
前記記録層に情報が記録された状態、即ち、前記スピンの蓄積状態は、前記記録層の前記抵抗値(図3(b)参照)や前記光反射率により判定することができる。即ち、予め、前記記録に用いた前記電圧値と、その時の前記記録層の前記抵抗値及び前記光反射率を対応させて測定しておくことにより、情報が記録された状態の前記記録層の前記抵抗値及び前記光反射率の状態値から、その状態値に対応した前記電圧値、延いては、前記情報が記録された前記記録層の層数を判定し、この層数に基づく情報の再生が可能とされる。
なお、前記状態値として、前記抵抗値を読み出す場合には、読み出し時に前記記録層の記録状態が保持されるよう、前記スピン電子メモリに加える電圧値を十分小さくすることで、記録レベルが最も小さい1段階目の前記記録層(前記スピン注入層に最も近い記録層)における前記スピンの蓄積状態に影響を与えない状態で前記抵抗値を読み出すようにする。
次に、前記配向層を下地として、前記スパッタリング装置を用いて、GeとTeをターゲット(組成比1:1)とするスパッタリングを行い、GeTeの結晶合金層からなり、結晶の(111)面が前記配向層との隣接面に配向された第2の合金層を1nmの厚みで積層させた。
次に、前記第2の合金層上に、前記スパッタリング装置を用いて、SbとTeをターゲット(組成比2:3)とするスパッタリングを行い、Sb2Te3の結晶合金層からなり、c軸の結晶方位が積層方向に配向された第1の合金層を5nmの厚みで積層させた。
これら第1の合金層と第2の合金層の積層構造で形成される層を記録層とし、更に、この記録層を7層形成して、合計8層の記録層を積層させた。
なお、前記配向層、前記第1の合金層及び前記第2の合金層を形成する条件としては、真空状態とし、スパッタ温度は、250℃とした。また、前記配向層、前記第1の合金層及び前記第2の合金層の結晶構造の解析は、モデルに基づく第一原理計算結果とX線回折結果を比較すること、また、最終的に断面を高分解能透過電子線像を撮影して観察することで行った。
次に、前記記録層の最上層上に、前記スパッタリング装置を用いて、TeとGeとCoをターゲット(組成比1:1:1)とするスパッタリングを行い、スピン注入層としてTbFeCoの結晶合金層からなる磁性層を2nmの厚みで積層させた。
次に、前記磁性層上に、前記スパッタリング装置を用いて、TiとNをターゲット(組成比1:1)とするスパッタリングを行い、上部電極としてのTiN層を40nmの厚みで形成した。また、前記Si基板の前記配向層が積層される面と反対側の面上に、前記上部電極と同様にして、下部電極としてのTiN層を40nmの厚みで形成した。
以上により、実施例に係るスピン電子メモリを製造した。
図4(a)に示されるように、0.4Tの磁場を加えない場合(図中の符号A)、電圧値の上昇に比例して電流値が上昇するが、0.4Tの磁場を加えた場合(図中の符号B)、電圧値の上昇に対し、段階的に電流値が上昇することが確認された。
このことは、先ず、スピンを注入する前記磁性層に最も近い前記記録層における前記第2の合金層にスピンが次第に蓄積し、そのスピンの蓄積が飽和すると、次に、2番目に近い前記第2の合金層にスピンが蓄積し、順次、前記磁性層に近い側の前記第2の合金層から段階的に前記スピンが蓄積されることを示している。即ち、一層の前記第2の合金層にスピン蓄積が飽和するごとに、段階的に電流値が一旦低下する現象が見られる。
また、この時の抵抗電圧特性の測定結果を図4(b)に示す。なお、図4(a)と同様に、符号Aは、0.4Tの磁場を加えない場合の電流電圧特性を示し、符号Bは、0.4Tの磁場を加えた場合の電流電圧特性を示す。
図4(b)に示されるように、0.4Tの磁場を加えない場合(図中の符号A)、電圧値の上昇に対し、抵抗値がほぼ一定であるが、0.4Tの磁場を加えた場合(図中の符号B)、電圧値の上昇に対し、段階的に抵抗値が上昇することが確認された。
このことは、図4(a)と同様に、前記磁性層に近い側の前記第2の合金層から段階的に前記スピンが蓄積されることを示しており、段階的に生じる電流値の低下に応じて、抵抗値が上昇する現象が見られる。
したがって、前記電極間に印加する電圧を一定の値とすることによって、スピン蓄積される第2の合金層の層数を制御することができ、その層数は、メモリの抵抗値から読み出すことができる。これにより、スピン蓄積される第2の合金層の層数に応じた多値記録のメモリを実現することができるとともに、記録された多値情報を再生することができる。
その後、改めて0.3Vで500nsの比較的弱い電流パルスを流し、前記第2の合金層が磁性特性を持つように相変化させたセット状態を回復させた。
次いで、前記セット状態の実施例1に係るスピン電子メモリに外部電源を接続し、上下電極間に0.15Vの電圧を加え、また、電磁石により、前記記録層の積層方向に0.4T(テスラ)の磁場を加えた後、電圧印加を停止した。
この状態から、電磁石をオフ状態とすることで該電磁石が形成する磁場を除いて、再び0.02Vの電圧を加えてメモリの抵抗値を測定したところ、図4(b)の測定結果と同様、0.15Vで磁場を加えたときに得られた16kΩの抵抗値が再び測定された。
したがって、実施例1に係るスピン電子メモリにおいては、前記セット状態、前記リセット状態を繰り返すことで多値情報を繰り返し記録再生可能なメモリとすることができる。
2 半導体基板
3 配向層
4 第2の合金層
5 第1の合金層
6a,6b,6c 記録層
7 スピン注入層
8 上部電極
10 スピン電子メモリ
Claims (9)
- 少なくとも、一対の電極と、
SbTe、Sb2Te3、BiTe、Bi2Te3、BiSe及びBi2Se3のいずれかを主成分として形成され、厚みが2nm以上10nm以下である第1の合金層と、下記一般式(1)で表される合金を主成分として形成される第2の合金層とを積層させて形成され、前記電極間に配される記録層と、磁性材料で形成され、前記磁性材料が磁化された状態で前記記録層にスピンを注入するスピン注入層とを有し、前記記録層がnを少なくとも2以上の整数として、n層積層されるスピン電子メモリと、
前記記録層に対し、前記記録層の一層ごとにスピンを飽和状態で蓄積させるのに必要な電圧値としてn段階の大きさに段階分けされた電圧値で電圧を加える電圧印加部と、
を有することを特徴とする情報記録装置。
- 第1の合金層が六方晶の結晶構造を有するとともに第2の合金層が立方晶の結晶構造を有し、前記第1の合金層のc軸が積層方向に配向され、前記第2の合金層の(111)面が前記第1の合金層との隣接面に配向される請求項1に記載の情報記録装置。
- 第2の合金層がGeTeを主成分として形成される請求項1から2のいずれかに記載の情報記録装置。
- 第2の合金層の厚みが0を超え4nm以下である請求項1から3のいずれかに記載の情報記録装置。
- 第2の合金層の下地として配され、これに積層される前記第2の合金層の積層面を(111)面に配向させる配向層を有する請求項1から4のいずれかに記載の情報記録装置。
- 配向層が第1の合金層と同じ組成を有し、かつ、同じ結晶構造を有する請求項5に記載の情報記録装置。
- スピン注入層の面に対して垂直方向の磁場を形成し、前記スピン注入層を介して記録層にスピンを注入する磁性部を有する請求項1から6のいずれかに記載の情報記録装置。
- 請求項1から7のいずれかに記載の情報記録装置を用いた情報記録方法であって、
nを少なくとも2以上の整数として、n層積層される記録層に対し、前記記録層の一層ごとにスピンを飽和状態で蓄積させるのに必要な電圧値としてn段階の大きさに段階分けされた電圧値で電圧を加える工程を含むことを特徴とする情報記録方法。 - 請求項1から7のいずれかに記載の情報記録装置を用いた情報再生方法であって、
nを少なくとも2以上の整数として、n層積層される記録層の抵抗値及び光反射率のいずれかの状態値を測定し、前記状態値に応じて前記記録層のうち情報が記録された前記記録層の層数を判定する工程を含むことを特徴とする情報再生方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013236847 | 2013-11-15 | ||
JP2013236847 | 2013-11-15 | ||
PCT/JP2014/074796 WO2015072228A1 (ja) | 2013-11-15 | 2014-09-19 | スピン電子メモリ、情報記録方法及び情報再生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015072228A1 JPWO2015072228A1 (ja) | 2017-03-16 |
JP6124320B2 true JP6124320B2 (ja) | 2017-05-10 |
Family
ID=53057172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015547678A Expired - Fee Related JP6124320B2 (ja) | 2013-11-15 | 2014-09-19 | スピン電子メモリ、情報記録方法及び情報再生方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9984745B2 (ja) |
JP (1) | JP6124320B2 (ja) |
KR (1) | KR101894828B1 (ja) |
TW (1) | TWI598875B (ja) |
WO (1) | WO2015072228A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104362298B (zh) | 2014-12-03 | 2018-11-06 | 京东方科技集团股份有限公司 | 一种电极片及其制备方法、储能装置 |
CN104392931B (zh) * | 2014-12-03 | 2018-06-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
JP6679095B2 (ja) | 2015-08-14 | 2020-04-15 | 国立研究開発法人理化学研究所 | 電子デバイス、トポロジカル絶縁体、トポロジカル絶縁体の製造方法およびメモリ装置 |
CN106960904B (zh) * | 2016-01-09 | 2019-05-31 | 清华大学 | 全相变自旋非易失存储单元 |
DE102017122053A1 (de) * | 2017-09-22 | 2019-03-28 | Infineon Technologies Ag | Magnetisches Phasenwechselmaterial zur Wärmeabfuhr |
US10405465B2 (en) * | 2017-11-16 | 2019-09-03 | The Boeing Company | Topological insulator thermal management systems |
JP6487579B1 (ja) * | 2018-01-09 | 2019-03-20 | 浜松ホトニクス株式会社 | 膜厚計測装置、膜厚計測方法、膜厚計測プログラム、及び膜厚計測プログラムを記録する記録媒体 |
WO2019225160A1 (ja) * | 2018-05-23 | 2019-11-28 | 国立研究開発法人産業技術総合研究所 | スピン蓄積装置 |
CN112292758A (zh) | 2018-07-10 | 2021-01-29 | 国立研究开发法人产业技术综合研究所 | 积层构造体及积层构造体的制造方法以及半导体装置 |
US11176979B2 (en) | 2019-02-28 | 2021-11-16 | Regents Of The University Of Minnesota | Computational random access memory (CRAM) based on spin-orbit torque devices |
CN111811701B (zh) * | 2020-07-20 | 2021-10-29 | 中国科学院重庆绿色智能技术研究院 | 一种多级微结构栅薄膜晶体管柔性压力传感器及其制备方法 |
JPWO2023012930A1 (ja) * | 2021-08-04 | 2023-02-09 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4952985B2 (ja) * | 2006-08-10 | 2012-06-13 | 独立行政法人科学技術振興機構 | 磁気抵抗効果素子及び不揮発性ランダムアクセス磁気メモリ |
JP4621897B2 (ja) | 2007-08-31 | 2011-01-26 | 独立行政法人産業技術総合研究所 | 固体メモリ |
JP4635236B2 (ja) | 2008-10-30 | 2011-02-23 | 独立行政法人産業技術総合研究所 | 固体メモリの製造方法 |
JP5379675B2 (ja) * | 2009-12-28 | 2013-12-25 | 株式会社日立製作所 | 磁気メモリセル及び磁気メモリ |
JP2013051245A (ja) * | 2011-08-30 | 2013-03-14 | Elpida Memory Inc | 結晶性化合物及びこれを用いた可変抵抗素子並びに電子デバイス |
JP5750791B2 (ja) * | 2012-02-21 | 2015-07-22 | 国立研究開発法人産業技術総合研究所 | スピン電子メモリ及びスピン電子回路 |
JP2014049497A (ja) * | 2012-08-29 | 2014-03-17 | Toshiba Corp | 不揮発性半導体記憶装置及びその動作方法 |
EP2741295B1 (en) * | 2012-12-04 | 2016-03-02 | Imec | Spin transfer torque magnetic memory device |
-
2014
- 2014-09-19 WO PCT/JP2014/074796 patent/WO2015072228A1/ja active Application Filing
- 2014-09-19 JP JP2015547678A patent/JP6124320B2/ja not_active Expired - Fee Related
- 2014-09-19 KR KR1020167015846A patent/KR101894828B1/ko active IP Right Grant
- 2014-09-19 US US15/036,666 patent/US9984745B2/en not_active Expired - Fee Related
- 2014-11-03 TW TW103138101A patent/TWI598875B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPWO2015072228A1 (ja) | 2017-03-16 |
TWI598875B (zh) | 2017-09-11 |
TW201523604A (zh) | 2015-06-16 |
WO2015072228A1 (ja) | 2015-05-21 |
KR20160086402A (ko) | 2016-07-19 |
US9984745B2 (en) | 2018-05-29 |
KR101894828B1 (ko) | 2018-09-04 |
US20160284394A1 (en) | 2016-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6124320B2 (ja) | スピン電子メモリ、情報記録方法及び情報再生方法 | |
JP6238495B2 (ja) | 結晶配向層積層構造体、電子メモリ及び結晶配向層積層構造体の製造方法 | |
Zhang et al. | Recent progress and challenges in magnetic tunnel junctions with 2D materials for spintronic applications | |
JP7227614B2 (ja) | 磁性体とBiSbの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源 | |
Tominaga et al. | Giant multiferroic effects in topological GeTe-Sb2Te3 superlattices | |
JP5750791B2 (ja) | スピン電子メモリ及びスピン電子回路 | |
JPWO2010134435A1 (ja) | 強磁性トンネル接合体およびそれを用いた磁気抵抗効果素子 | |
KR20220029381A (ko) | 쌍극자 결합 스핀 궤도 토크 구조 | |
EP3761384A1 (en) | Stabilization method for spin elements and production method for spin elements | |
JP6466564B2 (ja) | マルチフェロイック素子の初期化方法 | |
JP2010062342A (ja) | 磁性細線及び記憶装置 | |
US20220392505A1 (en) | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same | |
US11889702B2 (en) | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same | |
US11871679B2 (en) | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same | |
JP5322209B2 (ja) | Co基ホイスラー合金 | |
CN112582531A (zh) | 一种磁性存储器及其制备方法 | |
Noh et al. | DFT-NEGF Simulation Study of Co 2 FeAl-MgO-Co 2 FeAl Magnetic Tunnel Junctions Under Biaxial Strain | |
Li et al. | Electronic Structures of Ge2Sb2Te5/Co2FeX (X: Al, Si) Interfaces for Phase Change Spintronics | |
KR20230145155A (ko) | 이방성 향상 더스트 층을 포함하는 전압 제어형 자기 이방성 메모리 디바이스 및 이를 형성하기 위한 방법들 | |
Ionescu et al. | Study of the spin valves based on materials with high magnetocrystalline anisotropy used in spintronics | |
Zhaoqiang | I hereby declare that this thesis is my original work and it has been written by me in its entirety. I have duly acknowledged all the sources of information which have been used in the thesis. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170321 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170329 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6124320 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |