JP6123195B2

JP6123195B2 - 電界効果トランジスタ及びその製造方法

Info

Publication number: JP6123195B2
Application number: JP2012198283A
Authority: JP
Inventors: 俊明北野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2012-09-10
Filing date: 2012-09-10
Publication date: 2017-05-10
Anticipated expiration: 2032-09-10
Also published as: JP2014053531A

Description

本発明は、チップ面積を大きくすることなく、破壊時出力電力を向上させることができる電界効果トランジスタ及びその製造方法に関する。

電界効果トランジスタとして、ＡｌＧａＡｓ層上にＧａＡｓ層を設け、そのＧａＡｓ層にリセスを設け、そのリセス内においてＡｌＧａＡｓ層上にゲート電極を設けたものがある。そのような電界効果トランジスタにおいてゲート電極が蛇行するクランクゲートの場合、リセスの延在方向が［０１１］の主領域が主に用いられるが、従来はリセスの延在方向が［０−１１］のメアンダ領域（湾曲領域）もスイッチとして使用していた。

特開２００８−１７７５１１号公報

従来は、酒石酸／過酸化水素溶液を用いたエッチングによりＧａＡｓ層にリセスを形成していた。結晶方位によってエッチング速度が異なるため、メアンダ領域においてリセスの幅が狭くなってゲート電極とＧａＡｓ層が近づいて耐圧が低下する。この結果、破壊時出力電力が低くなり、壊れやすいという問題があった。

破壊時出力電力を向上させるために、メアンダ領域においてゲート電極近傍の半導体層を絶縁化することが提案されている（例えば、特許文献１参照）。しかし、絶縁化工程に用いるレジストパターンの形成上の制約でメアンダ領域のゲート間隔を拡大する必要があるため、チップ面積が大きくなるという問題があった。

本発明は、上述のような課題を解決するためになされたもので、その目的はチップ面積を大きくすることなく、破壊時出力電力を向上させることができる電界効果トランジスタ及びその製造方法を得るものである。

本発明に係る電界効果トランジスタの製造方法は、アンドープ半導体層上に、不純物がドープされたＡｌＧａＡｓ層と、不純物がドープされたＧａＡｓ層とを順に形成する工程と、クエン酸と過酸化水素の混合溶液を用いたエッチングにより前記ＧａＡｓ層にリセスを形成する工程と、前記リセス内において前記ＡｌＧａＡｓ層上にゲート電極を形成する工程とを備え、前記エッチングにおいて、前記リセスの延在方向が［０１１］の主領域では前記リセス内外で前記ＡｌＧａＡｓ層が分断されず、前記リセスの延在方向が［０−１１］のメアンダ領域では前記リセス内外で前記ＡｌＧａＡｓ層が分断されるようにエッチング時間を設定することを特徴とする。

本発明により、チップ面積を大きくすることなく、破壊時出力電力を向上させることができる。

本発明の実施の形態に係る電界効果トランジスタを示す上面図である。図１のＩ−ＩＩに沿った断面図である。図１のＩＩＩ−ＩＶに沿った断面図である。本発明の実施の形態に係る電界効果トランジスタの製造方法を説明するための断面図である。本発明の実施の形態に係る電界効果トランジスタの製造方法を説明するための断面図である。本発明の実施の形態に係る電界効果トランジスタの製造方法を説明するための断面図である。本発明の実施の形態に係る電界効果トランジスタの製造方法を説明するための断面図である。エッチング時間とリセスの左右に流れる電流値を示す図である。比較例１に係る電界効果トランジスタのメアンダ領域の（０−１１）断面を示す断面図である。主領域とメアンダ領域での比較例１のゲート・ドレイン耐圧を示す図である。本実施の形態と比較例１，２の破壊時出力電力を示す図である。

図１は、本発明の実施の形態に係る電界効果トランジスタを示す上面図である。図２は図１のＩ−ＩＩに沿った断面図であり、図３は図１のＩＩＩ−ＩＶに沿った断面図である。Ｉ−ＩＩは［０１１］方向に沿っており、ＩＩＩ−ＩＶは［０−１１］方向に沿っている。このため図２は（０１１）断面を示し、図３は（０−１１）断面を示す。

ＧａＡｓ基板１上に、１０サイクルのＧａＡｓ／ＡｌＧａＡｓ超格子層２、ＧａＡｓバッファ層３、アンドープＩｎＧａＡｓ層４、ｎ型ＡｌＧａＡｓ層５、及びｎ型ＧａＡｓ層６が順に積層されている。ｎ型ＧａＡｓ層６にリセス７が設けられている。リセス７内においてｎ型ＡｌＧａＡｓ層５上にゲート電極８が設けられている。ｎ型ＧａＡｓ層６上にオーミック電極９が設けられている。

リセス７は［０１１］方向と［０−１１］方向に延在し、それに沿ってゲート電極８が配置されている。リセス７の延在方向が［０１１］の領域が主領域であり、リセス７の延在方向が［０−１１］の領域がメアンダ領域である。

本実施の形態の特徴として、主領域ではリセス７内外でｎ型ＡｌＧａＡｓ層５が分断されていないが、メアンダ領域ではリセス７内外でｎ型ＡｌＧａＡｓ層５が分断されている。

続いて、上記の電界効果トランジスタの製造方法を説明する。図４から図７は本発明の実施の形態に係る電界効果トランジスタの製造方法を説明するための断面図である。

まず、図４に示すように、ＧａＡｓ基板１上に、１０サイクルのＧａＡｓ／ＡｌＧａＡｓ超格子層２、ＧａＡｓバッファ層３、アンドープＩｎＧａＡｓ層４、ｎ型ＡｌＧａＡｓ層５、及びｎ型ＧａＡｓ層６を順に形成する。開口を持つレジストパターン１０をｎ型ＧａＡｓ層６上に形成する。

次に、図５に示すように、レジストパターン１０をマスクとし、クエン酸と過酸化水素の混合溶液を用いたウエットエッチングによりｎ型ＧａＡｓ層６にリセス７を形成する。具体的には、エッチング溶液として、クエン酸溶液をアンモニアでｐＨ６．５に調整した溶液１００に対して過酸化水素を１の割合で混合した溶液を用いる。

さらにエッチングを続けると、メアンダ領域では図６に示すようにリセス７内外でｎ型ＡｌＧａＡｓ層５が分断される。一方、主領域では図７に示すようにリセス７外のｎ型ＡｌＧａＡｓ層５とリセス７内のｎ型ＡｌＧａＡｓ層５は分断されない。この理由は、クエン酸と過酸化水素の混合溶液によるエッチングのＧａＡｓ／ＡｌＧａＡｓ選択性が（０１１）断面に比べて（０−１１）断面で小さくなるためである。

その後、リセス７内においてｎ型ＡｌＧａＡｓ層５上にゲート電極８を蒸着／リフトオフにより形成し、ｎ型ＧａＡｓ層６上にオーミック電極９を形成することで本実施の形態に係る電界効果トランジスタが製造される。

図８は、エッチング時間とリセスの左右に流れる電流値を示す図である。エッチングしながらリセス７の左右のｎ型ＧａＡｓ層６に電圧を印加して電流値を測定した。エッチング時間が２４０秒までは主領域とメアンダ領域の両者で電流が流れるが、２４０秒を過ぎるとメアンダ領域において電流値が低下する。これは、メアンダ領域においてリセス７内のｎ型ＡｌＧａＡｓ層５が分断され、電流が狭窄されるからである。

このように、エッチングにおいてメアンダ領域ではリセス７内外でｎ型ＡｌＧａＡｓ層５が分断されず、主領域ではリセス７内外でｎ型ＡｌＧａＡｓ層５が分断されるようにエッチング時間を設定する。

続いて、本実施の形態の効果を比較例と比較して説明する。図９は、比較例１に係る電界効果トランジスタのメアンダ領域の（０−１１）断面を示す断面図である。比較例１の主領域の（０１１）断面は本実施の形態の図２と同様である。本実施の形態でも比較例でも、結晶方位によってエッチング速度が異なるため、主領域でのリセス７の幅Ｗ１に比べてメアンダ領域でのリセス７の幅Ｗ２が小さくなる。

そして、比較例１では、酒石酸／過酸化水素溶液を用いたエッチングによりｎ型ＧａＡｓ層６にリセス７を形成する。しかし、この酒石酸／過酸化水素溶液は、本実施の形態のクエン酸と過酸化水素の混合溶液に比べて、ＧａＡｓ／ＡｌＧａＡｓ選択性の結晶方位依存性が低い。このため、比較例では、メアンダ領域においてリセス７内外でｎ型ＡｌＧａＡｓ層５が分断されない。従って、比較例１では、メアンダ領域において耐圧が低下するため、破壊時出力電力が低くなる。

図１０は、主領域とメアンダ領域での比較例１のゲート・ドレイン耐圧を示す図である。比較例１では、耐圧が低いメアンダ領域において主領域よりも低いゲート・ドレイン耐圧で破壊される。

これに対して本実施の形態では、メアンダ領域においてリセス７内外でｎ型ＡｌＧａＡｓ層５が分断され、メアンダ領域で電流が流れないため、破壊時出力電力を向上させることができる。なお、主領域ではリセス７内外でｎ型ＡｌＧａＡｓ層５が分断されため、電界効果トランジスタとしての機能は保たれている。

図１１は、本実施の形態と比較例１，２の破壊時出力電力を示す図である。比較例２では、メアンダ領域においてゲート電極８近傍の半導体層を絶縁化する。これにより、比較例１に比べて破壊時出力電力が向上する。本実施の形態でも、比較例２と同様に比較例１に比べて破壊時出力電力が向上する。

しかし、比較例２では、絶縁化工程に用いるレジストパターンの形成上の制約でメアンダ領域のゲート間隔を拡大する必要があるため、チップ面積が大きくなる。これに対して、本実施の形態では、絶縁化工程を行わないため、レジストパターンの形成上の制約が無い。従って、チップ面積を大きくすることなく、破壊時出力電力を向上させることができる。

４アンドープＩｎＧａＡｓ層（アンドープ半導体層）
５ｎ型ＡｌＧａＡｓ層
６ｎ型ＧａＡｓ層
７リセス
８ゲート電極

Claims

アンドープ半導体層上に、不純物がドープされたＡｌＧａＡｓ層と、不純物がドープされたＧａＡｓ層とを順に形成する工程と、
クエン酸と過酸化水素の混合溶液を用いたエッチングにより前記ＧａＡｓ層にリセスを形成する工程と、
前記リセス内において前記ＡｌＧａＡｓ層上にゲート電極を形成する工程とを備え、
前記エッチングにおいて、前記リセスの延在方向が［０１１］の主領域では前記リセス内外で前記ＡｌＧａＡｓ層が分断されず、前記リセスの延在方向が［０−１１］のメアンダ領域では前記リセス内外で前記ＡｌＧａＡｓ層が分断されるようにエッチング時間を設定することを特徴とする電界効果トランジスタの製造方法。
アンドープ半導体層と、
前記アンドープ半導体層上に設けられ、不純物がドープされたＡｌＧａＡｓ層と、
前記ＡｌＧａＡｓ層上に設けられ、不純物がドープされ、リセスが設けられたＧａＡｓ層と、
前記リセス内において前記ＡｌＧａＡｓ層上に設けられたゲート電極とを備え、
前記リセスの延在方向が［０１１］の主領域では前記リセス内外で前記ＡｌＧａＡｓ層が分断されず、
前記リセスの延在方向が［０−１１］のメアンダ領域では前記リセス内外で前記ＡｌＧａＡｓ層が分断されていることを特徴とする電界効果トランジスタ。