JP3684321B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3684321B2 JP3684321B2 JP2000077806A JP2000077806A JP3684321B2 JP 3684321 B2 JP3684321 B2 JP 3684321B2 JP 2000077806 A JP2000077806 A JP 2000077806A JP 2000077806 A JP2000077806 A JP 2000077806A JP 3684321 B2 JP3684321 B2 JP 3684321B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- gaas
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特にヘテロ構造を有する化合物半導体の異方性ウエットエッチングに好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
GaAs等化合物半導体素子の製造工程において、エッチング加工は重要な工程であり、とりわけヘテロ構造の一方の半導体のみを選択的に加工する選択エッチング技術は、ヘテロ接合素子形成には必要不可欠である。
【０００３】
従来のプラズマエッチングに代表されるドライエッチングは、例えばジャーナル・オブ・アプライド・フィジックス・２０巻・１１冊・L８４７−L８５０項・１９８１年(Journal of Applied Physics, vol.20, No.11, p.L847-L850)に記載されているように、高選択性と加工形状制御の面で優れていた。しかしながら、これらの方法ではエッチング加工時に印加する高周波プラズマの影響で、活性層に損傷が侵入することが分かり、問題となった。
【０００４】
そこで、例えばジャーナル・オブ・ヴァキューム・サイエンス・テクノロジー・B１５巻・１冊・１６７−１７０項(Journal of Vacuum Science Technology, B15, 1, p.167-170)に記載されているような有機酸を用いてｐＨを制御することにより選択加工する方法が提案された。この方法は、損傷を全く与えない加工方法として利用されているが、等方的な加工形状となり、より微細化された素子形成には閾値等の制御性には優れていても寸法制御性の面で問題があり、寸法制御性に優れた異方性選択ウエットエッチング方法が望まれていた。
【０００５】
【発明が解決しようとする課題】
したがって本発明の目的は、上記従来技術の問題点を解消することにあり、半導体基板に損傷を与えることなく、寸法制御性及び歩留まり向上を可能とする異方性選択ウエットエッチング工程を有する半導体の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明者等は、ＧａＡｓ／ＡｌＧａＡｓヘテロ構造において、ＧａＡｓを高選択に加工する手段としてクエン酸、アスコルビン酸、過酸化水素及びアンモニアと水から構成されるウエットエッチング液について、種々実験検討した。
【０００７】
その結果、エッチング液のｐＨ値及びエッチング温度を特定範囲に設定することにより、ＡｌＧａＡｓ層をエッチング停止層としてＧａＡｓ層を選択的にプラズマ処理によるドライエッチングと同程度の異方性を維持した状態でエッチングすることができるという知見を得ることができた。
【０００８】
本発明は、このような知見に基づいてなされたものであり、後述するようにｐＨ値を６〜８とし、エッチング温度を１０℃未満に制御すれば異方性エッチングができ、また、エッチング温度を１０℃以上に昇温すれば同一組成のエッチング液で等方性エッチングができると言うことが分かった。
【０００９】
また、上記ＧａＡｓ／ＡｌＧａＡｓヘテロ構造の代わりに、ＩｎＰもしくはＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ構造とし、ＩｎＰもしくはＩｎＡｌＡｓをエッチング停止層として、ＩｎＧａＡｓを選択的にエッチングする場合には、ｐＨ値を６〜８の代わりにｐＨ値を５以下に低く設定すれば、上記ＧａＡｓの場合と同様の方法でドライエッチングと同程度の異方性を維持した状態でエッチングできることも分かった。
【００１０】
図１は、本発明のエッチング液のｐＨ値とエッチングレート（速度）との関係を示したものであり、ＡｌＧａＡｓ層をエッチング停止層として、ＧａＡｓ層を選択的に異方性エッチングする原理を説明するものである。
【００１１】
図示のようにＡｌＧａＡｓ層は、ｐＨ６〜８の領域で急激にエッチングレートが低下するのに対し、このｐＨ領域でのＧａＡｓ層のエッチングレートの変化は格段に小さい。したがって、このｐＨ領域におけるＧａＡｓ層のＡｌＧａＡｓ層に対する選択比は極めて大きくなり、異方性エッチングを可能とする。
【００１２】
また、図２はＩｎＰもしくはＩｎＡｌＡｓをエッチング停止層として、ＩｎＧａＡｓ層を選択的に異方性エッチングする原理を説明するものである。図示のように、この場合には、ＩｎＰもしくはＩｎＡｌＡｓ層は、ｐＨ５以下の領域で急激にエッチングレートが低下するのに対し、このｐＨ領域でのＩｎＧａＡｓ層のエッチングレートは逆に急増し大きくなる。したがって、このｐＨ領域におけるＩｎＧａＡｓ層のＩｎＰもしくはＩｎＡｌＡｓ層に対する選択比は極め大きくなり、異方性エッチングを可能とする。
【００１３】
これら何れの場合も、エッチング液としては、クエン酸、アスコルビン酸、過酸化水素及びアンモニアと水から構成される同一組成のウエットエッチング液を使用したものであり、エッチング温度を５℃とした。
【００１４】
このウエットエッチング液によるＧａＡｓのエッチング断面形状は、１０℃以上では（０１１）方向では（１１１）Ａ面が強く出た所謂メサ形状、（０１１）方向では（１１１）Ａ面と（１１１）Ｂが同等に現われたいずれもサイドエッチングの深く侵入した形状となる。
【００１５】
これに対し、エッチング温度を１０℃未満、例えば５℃に設定すると断面形状は、（０１１）方向で（１１１）Ａに（１１１）Ｂ面の影響が現われ始めた楔型の形状となり、深さ方向に対するサイドエッチ量が著しく減少する。
さらに（０１１）方向ではサイドエッチングの全く入らない完全な異方性形状を示す。
【００１６】
これらは、（１００）面のエッチング速度に対して、エッチング律速となっている（１１１）Ａ面、（１１１）Ｂ面のエッチング速度が著しく減少し、特に（０１１）方向に対してはエッチング速度がほぼ０に等しいために起ると推測される。
【００１７】
エッチング温度と各断面のエッチング形状は、模式的に図３の状態図に示す通りである。これらの現象を応用すれば、エッチングによる寸法制御性が大幅に向上し、素子性能や歩留まりの大幅な向上が期待できる。
【００１８】
特に、微細化されたＨＥＭＴやＭＥＳＦＥＴ等のＦＥＴのゲートリセスエッチングにはその効果は絶大であり、これまでドライエッチングでしか得られなかった異方性加工を損傷を全く与えること無く行うことができる。ドライエッチングの場合、前述したようにプラズマ処理による損傷は避けられない。
【００１９】
さらに、設計の段階で素子の形成方向を（０１１）断面に配置することにより、より寸法制御性に優れた加工が可能となる。
【００２０】
また、上述したようにエッチング温度を変更するだけで異方性から等方的な加工方法も可能となるため、等方性加工と本発明の異方性エッチング方法とを組み合わせたプロセスを組むことが容易に可能であり、プロセス適用性も良好である。特別な投資も不要であり、製品の低コスト化にも寄与する。
【００２１】
また、本発明ではウエットエッチングによるヴィアホール形成の際に（１１１）面等エッチングを妨げる面方位の露出によるエッチング停止により、５０〜６０μｍ程度の深さまでしか加工できなかった問題が全く発生せず、ヴィアホール形成等化合物半導体の深い孔形成にも非常に有効である。これについては、実施例４で具体的に説明する。
【００２２】
【発明実施の形態】
本発明の異方性ウエットエッチング工程を有する半導体装置の製造方法においては、上記の通り、ＧａＡｓ／ＡｌＧａＡｓヘテロ構造、すなわち、ＡｌＧａＡｓ層をエッチング停止層としてその上のＧａＡｓ層をウエットエッチングにより選択的にエッチングする第１の方法と、上記ＧａＡｓの代わりにＩｎＧａＡｓとし、上記ＡｌＧａＡｓの代わりにＩｎＰもしくはＩｎＡｌＡｓをエッチング停止層としてＩｎＧａＡｓを選択的にエッチングする第２の方法とがある。
【００２３】
エッチング液は、アスコルビン酸を少なくとも含有する有機酸と、過酸化水素と、ｐＨ調製剤とを含む水溶液で構成し、上記第１の方法の場合には、ｐＨ６．０〜８．０に調製し、上記第２の方法の場合には、ｐＨ５以下に調整して使用する。
【００２４】
アスコルビン酸以外の有機酸としては、例えばクエン酸、マロン酸、メチルマロン酸、ジメチルマロン酸、コハク酸、メチルコハク酸、ジメチルコハク酸、プロパントリカルボン酸、ブタンテトラカルボン酸、及びアジピン酸等が挙げられる。
【００２５】
有機酸中に占めるアスコルビン酸の好ましい組成範囲は、０．５ｗｔ％〜５０ｗｔ％、更に好ましくは５ｗｔ％〜５０ｗｔ％である。例えばアスコルビン酸に対するクエン酸の好ましい割合は５０ｗｔ％〜９５ｗｔ％である。つまり、この場合、有機酸中に占めるアスコルビン酸の好ましい割合は、５ｗｔ％〜５０ｗｔ％となる。
【００２６】
また、過酸化水素の好ましい濃度は、０．３ｗｔ％〜１．０ｗｔ％である。これについては、図４に過酸化水素水濃度とエッチング速度との関係を具体的に示した。この場合の濃度はエッチング液全量に対する割合で示した。過酸化水素は選択性の発現には不可欠だが、過剰に加えるとエッチング自体が進行しなくなる。したがって、上記のように上限は１．０ｗｔ％となる。また、逆に少なくすると選択性が十分に得られなくなる。したがって、下限は０．３ｗｔ％となる。
【００２７】
ｐＨ調製剤としては、例えばアンモニア、尿素、アミン類等の金属原子を含まないアルカリ液が使用できる。
【００２８】
以下、図５〜図８に示した断面工程図にしたがって、本発明の代表的な実施例を順次説明する。
〈実施例１〉
図５は、本発明のウエットエッチング方法を、ＧａＡｓ系ＨＥＭＴ(High Electron Mobility Transistorの略称)素子の製造工程に応用した一例を示したものである。
【００２９】
このＨＥＭＴ素子は、３段リセスオフセットゲート構造となっており、以下に説明するようにゲート電極形成までに３回のリセス工程を行う。
【００３０】
先ず、図５（ａ）に示すように、周知の成膜方法によって、半絶縁性ＧａＡｓ基板１上に、Ａｌ0.25Ｇａ0.75Ａｓキャリア供給層（１０ｎｍ）２／Ｉｎ0.5Ｇａ0.5Ａｓチャネル層（８ｎｍ）３／Ａｌ0.25Ｇａ0.75Ａｓキャリア供給層（１２ｎｍ）４／Ａｌ0.25Ｇａ0.75Ａｓバリア層（１５ｎｍ）５／Ｐｌａｎａｒドープ層６／ｎ−ＧａＡｓカバー層（３０ｎｍ）７／Ａｌ0.25Ｇａ0.75Ａｓエッチング停止層（３ｎｍ）８／ｎ+−ＧａＡｓキャップ層（７０ｎｍ）９／Ａｌ0.25Ｇａ0.75Ａｓエッチング停止層（３ｎｍ）１０／ｎ+−ＧａＡｓキャップ層（８０ｎｍ）１１を順次積層する。
【００３１】
次に、レジストマスクを利用して本発明のウエットエッチングにより予め１段目と２段目のリセスエッチングを行う。エッチング液としてはクエン酸−Ｌアスコルビン酸−過酸化水素−アンモニア−水系エッチング液を利用した。
【００３２】
エッチング条件は、次の通りであり、先ず、アスコルビン酸混合割合４０％のクエン酸＋アスコルビン酸の混合物２．３ｗｔ％、過酸化水素０．６ｗｔ％の割合で配合し、水とｐＨ調整剤としてアンモニアを添加してｐＨ６．５のエッチング液を調整した。エッチング温度は３０±０．１℃である。
【００３３】
図示のように、厚さ３ｎｍのＡｌ0.25Ｇａ0.75Ａｓ層８、１０をエッチング停止層として、それぞれ幅１．０μｍ・厚さ７０ｎｍ、幅１．２μｍ・厚さ８０ｎｍの加工寸法でｎ+−ＧａＡｓキャップ層９、１１のエッチング加工を行う。
【００３４】
次に、図５（ｂ）及び図５（ｃ）に示すように、周知の方法でＳｉＯ2絶縁膜１２、ＰＳＧ平坦化膜１３、ソース・ドレイン電極１４を形成する。絶縁膜１２と平坦化膜１３による多層膜構造と電子線描画、絶縁膜ドライエッチングによりゲートマスク（ＳｉＯ2／ＰＳＧ多層膜のゲートリセス用マスク）１５を形成する。
【００３５】
次に、図５（ｄ）に示すように、本発明の選択ウエットエッチング方法により３段目のゲートリセス加工を行う。厚さ３０ｎｍのｎ−ＧａＡｓカバー層７を選択的にエッチング除去し、ゲート長０．１３μｍのゲート開口部の形成を行うが、エッチング停止層としては１５ｎｍのＡｌ0.25Ｇａ0.75Ａｓバリア層５を利用している。
【００３６】
ッチング条件は、エッチング温度を５±０．１℃としたことを除き、上記１段目と２段目のリセスエッチングと同様のエッチング液を用いて行った。最後に、ゲート電極１６を被着して素子完成となる。
【００３７】
本発明により異方的且つ選択的なＧａＡｓ加工が可能となり、ゲート長０．１３μｍという微細なゲートリセス加工を再現性良く行えるようになった。
【００３８】
本発明により、歩留まりが従来に比較して約４０％向上し、さらにプラズマ処理によるドライエッチングを全く使用しない工程を実現したことにより、デバイス信頼性が従来に比較して５０％以上向上した。
【００３９】
本実施例は、ＧａＡｓ系ＨＥＭＴ素子について述べたが、もちろんこのＨＥＭＴ素子を基本構造とするＭＭＩＣ(Microwave Monolithic Integrated Circuitの略称)などの集積回路にも有効である。
【００４０】
実際に本実施例で製造したＧａＡｓ ＨＥＭＴを基本構造とするデバイスを、ミリ波ＭＭＩＣに応用したところ、７７ＧＨｚにおいて１０ｄＢ以上の高周波利得が得られた。
【００４１】
また、本実施例では３段リセス構造のＨＥＭＴ素子への応用について述べたが、基本的なＨＥＭＴ構造や２段リセス構造ＨＥＭＴなど、その他の構造のＨＥＭＴ素子についても同様な効果が得られる。
【００４２】
また、ＭＥＳＦＥＴ(Metal Semiconductor Field Emission Transistorの略称)など、ＧａＡｓ／ＡｌＧａＡｓ選択エッチングを用いる素子や集積回路においても同様の効果が得られる。
【００４３】
〈実施例２〉
この例は、本発明を歪緩和ＨＥＭＴ素子形成に応用した一例を示すものである。以下、図６にしたがって説明する。
この歪緩和ＨＥＭＴ素子は、オフセットゲート２段リセス構造となっており、以下に説明するように２段階のリセス加工を行う。
【００４４】
先ず、図６（ａ）に示すように、周知の成膜方法によって、半絶縁性ＧａＡｓ基板２１上に、歪緩和バッファ層２２、ｕｎ―ＩｎＧａＡｓ／ｕｎ―ＩｎＡｓＰコンポッジトチャネル層（２０／５ｎｍ）２３、ｕｎ−ＩｎＡｌＡｓ層（２ｎｍ）２４、ｎ−ＩｎＡｌＡｓキャリア供給層（１２ｎｍ）２５、ｕｎ−ＩｎＡｌＡｓ（１０ｎｍ）２６、ｕｎ―ＩｎＰ層（３ｎｍ）２７、ｎ−ＩｎＰバリア層（２ｎｍ）２８、ｎ−ＩｎＧａＡｓ（５ｎｍ）２９、ｎ−ＩｎＡｌＡｓ（２０ｎｍ）３０、ｎ−ＩｎＧａＡｓ（１２０ｎｍ）３１を順次積層する。
【００４５】
先ず、１段目のｎ−ＩｎＧａＡｓキャップ層３１のリセス加工を０．４μｍ幅のホトレジストマスク３２を用いてクエン酸−Ｌアスコルビン酸−過酸化水素−アンモニア−水系エッチング液でエッチングした。
【００４６】
エッチング条件は、次の通りであり、アスコルビン酸混合割合４０％のクエン酸＋アスコルビン酸の混合物２．５Ｗｔ％、過酸化水素０．６Ｗｔ％の割合で配合し、水とｐＨ調整剤としてアンモニアとを添加してｐＨ４．０のエッチング液を調整した。エッチング温度は３０±０．１℃である。
【００４７】
この際、エッチング液は等方性の加工形状を示し、サイドエッチングによりリセス加工寸法は０．６μｍとなる。
【００４８】
次に、図６（ｂ）に示すように、２段目のリセス加工を行うが、ＥＢ描画と平坦化エッチングバック技術を用いた側壁プロセスにより０．１３μｍ幅の絶縁膜マスク（ＳｉＯ2／ＰＳＧ多層膜からなるゲートリセス用マスク）３３を形成した後、上記１段目のリセス加工に用いたエッチング液と同一組成のエッチング液を用い、温度を５±０．１℃に制御して、ＩｎＧａＡｓ／ＩｎＰ（エッチング停止層）の選択エッチング加工を行う。エッチング液温度を５℃まで低下させることにより、ＩｎＧａＡｓ層２９のエッチング形状は異方的となり、寸法制御性に優れた加工が可能となった。
【００４９】
の後、図６（ｃ）に示すように、ソース・ドレイン電極３４、ゲート電極３５形成を行い、素子の完成となる。従来、プラズマ処理によるドライエッチングでしか加工できなかったＩｎＧａＡｓ層２９の加工を、本実施例によればＩｎＰ層２８に対して３００以上の高選択性を確保しながら異方性加工できるようになった。
【００５０】
また、本発明は、マスクにアンダーカットが入っているような場合、マスク開口寸法ではなくアンダーカット部分の開口寸法を保持しながら異方性加工が可能である。この特徴により、これまで複雑な工程を経なければ形成できなかった本実施例のような構造を簡便、かつ、短時間に形成できるようになった。
【００５１】
本実施例によれば、ドライエッチングによるプラズマ損傷も皆無となり、素子寿命が従来よりも１００％以上向上した。
また、面内均一性も飛躍的に向上し、３インチウエハ面内についてしきい電位で３０ｍＶ以内、エッチング量にして０．３ｎｍ以内に制御することが可能となった。また、均一性としてはしきい電位の標準偏差１５ｍＶという良好な値が得られており、従来方法に比較して８０％以上の高歩留まり化が達成された。
【００５２】
本実施例は、２段リセスオフセットゲート構造歪緩和ＨＥＭＴ素子への応用例を述べたが、１段リセス構造、３段リセス構造等、その他の構造を有する歪緩和ＨＥＭＴやＩｎＰ系ＨＥＭＴ素子およびこれらのＨＥＭＴ素子を基本構造とするＭＭＩＣ等集積回路の製造においても有効である。特に、本実施例の歪緩和ＨＥＭＴ素子を基本構造とするＭＭＩＣの製作には有効で、従来方法に比較して８０％以上の高歩留まり向上が達成されている。
【００５３】
〈実施例３〉
この実施例は、Ｃ−Ｔｏｐ構造ＨＢＴ(Heterojunction Bipolar Transistorの略称)素子製造に本発明のウエットエッチング方法を応用した一例であり、以下、図７にしたがって説明する。
【００５４】
この素子はエミッタコンタクト層のエミッタ層側の面積をベース・コレクタ面積以下とし、反対側の面積を大きくすることでエミッタ接地電流増幅率を大きくすることが可能であり、ベース下のサイドエッチング量の制御が重要となる。
【００５５】
先ず、図７（ａ）に示すように、周知の成膜方法によって、半絶縁性ＧａＡｓ基板４１上に、ｎ+−ＧａＡｓエミッタコンタクト層４２、ｎ+−Ａｌ0.3Ｇａ0.7Ａｓ層４３、ｎ+−ＧａＡｓエミッタコンタクト層４４、ｎ+−Ａｌ0.3Ｇａ0.7Ａｓ層４５、ｎ−Ｉｎ0.5Ｇａ0.5Ｐエミッタ層４６、ｐ+−ＧａＡｓ0.5Ｐ0.5ベース層４７、ｎ−ＧａＡｓコレクタ層４８、ｎ+−ＧａＡｓコレクタ層４９、ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓコレクタコンタクト層５０、コレクタ電極５１、ＳｉＯ2側壁５２を形成する。
【００５６】
すなわち、ｎ−ＧａＡｓコレクタ層４８および高ドープｎ−ＧａＡｓコレクタ層４９、高ドープｎ−Ｉｎ0.5Ｇａ0.5Ａｓコレクタコンタクト層５０をコレクタ電極５１であるＷＳｉをマスクとして、本発明の選択ウエットエッチングにより自己整合的に加工する。
【００５７】
エッチング条件は、次の通りである。先ず、クエン酸−Ｌアスコルビン酸−過酸化水素−アンモニア−水系エッチング液として、アスコルビン酸混合割合４０％のクエン酸＋アスコルビン酸の混合物２．５Ｗｔ％、過酸化水素０．６Ｗｔ％の割合で配合し、水とｐＨ調整剤としてアンモニアとを添加してｐＨ４．０のエッチング液を調整した。エッチング温度は８±０．１℃とした。
【００５８】
これにより、ｐ+−ＧａＡｓＰベース層４７をエッチング停止層として選択比２５０以上の高選択異方性エッチングが可能となった。従来法では、選択性を有さない異方性ドライエッチングによる加工方法でしか達成されなかった構造が、本発明の選択ウエットエッチングにより簡便、低損傷且つ高精度に加工できるようになり、スループットや歩留まりが大幅に向上した。
【００５９】
図７（ｂ）に示すように、側壁ＳｉＯ2５２を形成した後、厚膜レジスト５３をマスクとしてｐ+−ＧａＡｓＰベース層４７からｎ+−ＡｌＧａＡｓ層４５までを、上記図７（ａ）のエッチング液と同一組成のクエン酸−Ｌアスコルビン酸−過酸化水素−アンモニア−水系エッチング液でエッチングした。ただし、エッチング液のｐＨを６．５に調整した。エッチング温度は上記の場合と同様に８±０．１℃とした。
【００６０】
このエッチング条件では、特に各半導体層間での選択性は発現せず、異方的な加工形状のみが達成されるため、時間制御により次のｎ+−ＧａＡｓエミッタコンタクト層４４まで十分到達した段階で一旦エッチングを停止する。
【００６１】
図４−ｃ
更に、図７（ｃ）に示すように、上記図７（ｂ）のエッチング液と同一組成のクエン酸−Ｌアスコルビン酸−過酸化水素−アンモニア−水系エッチング液でエッチングする。ただし、この場合のエッチング温度は２０±０．１℃とした。このエッチング条件では、等方的な加工形状を示し、ＡｌＧａＡｓ層４３に対し、２００以上の高選択性を示すことから，ｎ+−ＧａＡｓエミッタコンタクト層４４のみをサイドエッチ量３００ｎｍまで制御して加工することが可能である。
【００６２】
図７（ｄ）に示すように、厚膜レジスト５３を除去した後、ｐ+−ＧａＡｓＰベース層４７までを平坦化絶縁膜５５で封止し、ベース電極５４、エミッタ電極５６を形成して素子の完成となる。
【００６３】
本発明の選択ウエットエッチングを用いることにより、すべての化合物半導体加工をウエットエッチングにより達成でき、これにより素子形成のスループット、歩留まりが５０％以上向上すると共に、損傷皆無な加工（プラズマ処理をしないので）であるため、従来のドライエッチングによる加工に比べ、素子寿命を２００％以上大幅に向上できた。
【００６４】
なお、本実施例はＣ−Ｔｏｐ構造ＨＢＴ素子への応用例を述べたが、その他の構造のＨＢＴ素子やこれらを基本構造とする集積回路等についても同様の効果が得られる。
【００６５】
〈実施例４〉
この実施例は、ＧａＡｓ基板にヴィアホールを形成する際に、本発明のウエットエッチング方法を応用した例であり、以下、図８にしたがって説明する。
【００６６】
図８（ａ）に示すように、予め周知の方法でＧａＡｓ基板６３の表面に素子・回路形成後、この表面を下にしてＧａＡｓ基板６３をガラス基板６１にワックス６２を用いて接着、両面コンタクトアライナを利用してエッチングマスク６４を形成する。
【００６７】
次に、図８（ｂ）に示すように、本発明のクエン酸−Ｌアスコルビン酸−過酸化水素−アンモニア−水系エッチング液で、ヴィアホール６６の加工を行う。
【００６８】
エッチング条件は、アスコルビン酸混合割合４０％のクエン酸＋アスコルビン酸の混合物３．０Ｗｔ％、過酸化水素０．３Ｗｔ％の割合で配合し、水とｐＨ調整剤としてアンモニアとを添加してｐＨ６．５のエッチング液を調整し、エッチング温度５±０．１℃として深さ１２０μｍのヴィアホール６６を加工した。
【００６９】
図９（ａ）の比較例に示したように、従来の硫酸−過酸化水素系ＧａＡｓエッチング液等を用いた場合には、（１１１）面が露出し、深さ５０〜６０μｍでエッチング停止してしまうことが大きな問題であった。すなわち、この図は、ＧａＡｓ基板７１にマスク７２を設けてエッチングした際のエッチング状態を模式的に示したものである。しかし、図９（ｂ）に示したように、本発明を利用することで（１１１）面を露出させることなく、異方的なヴィアホールが形成できるようになった。
【００７０】
その後、図８（ｃ）に示したように、孔内に金メッキ膜６５を施してヴィアホールが完成する。本発明のエッチング方法を利用することで、１２０μｍという深いＧａＡｓヴィアホール６６が実現可能になった他、異方性加工であるため素子集積度が４０％以上向上したり、従来のドライエッチングによるヴィアホールに比較して平滑性が大幅に向上したため、金メッキ膜被覆率が８０％以上向上するといった効果も同時に得られた。
【００７１】
この実施例ではＧａＡｓ基板に裏面からヴィアホールを形成する方法として記述したが、基板表面に形成される素子および集積回路は、高周波特性向上や熱放散が必要なミリ波ＭＭＩＣ、ＲＦモジュール等ヴィアホールが有効な高周波デバイス、高出力デバイスであれば何でも良い。また、本実施例は裏面からヴィアホールを形成する方法としたが、表面からヴィアホール形成を行っても同様な効果が得られる。
【図面の簡単な説明】
【図１】本発明のＧａＡｓ／ＡｌＧａＡｓ(エッチング停止層)ヘテロ構造の異方性エッチングについて原理説明するエッチング液のｐＨ値とエッチングレートとの関係を示した特性曲線図。
【図２】本発明のＩｎＧａＡｓ／ＩｎＰもしくはＩｎＡｌＡｓ(エッチング停止層)ヘテロ構造の異方性エッチングについて原理説明するエッチング液のｐＨ値とエッチングレートとの関係を示した特性曲線図。
【図３】本発明の原理を説明するためのエッチング温度、過酸化水素濃度とエッチング形状の関係を示した状態図。
【図４】本発明における過酸化水素水濃度とエッチング速度との関係を示した特性曲線図。
【図５】本発明の実施例となるＧａＡｓ系ＨＥＭＴ素子の製造工程図。
【図６】本発明の実施例となる歪緩和ＨＥＭＴ素子の製造工程図。
【図７】本発明の実施例となるＣ−Ｔｏｐ構造ＨＢＴ素子の製造工程図。
【図８】本発明の実施例となるヴィアホール形成工程図。
【図９】ヴィアホール形成における従来技術の問題点と対比して示した本発明のエッチング断面構造図。
【符号の説明】
１…半絶縁性ＧａＡｓ基板、
２…Ａｌ0.25Ｇａ0.75Ａｓキャリア供給層（１０ｎｍ）、
３…Ｉｎ0.5Ｇａ0.5Ａｓチャネル層（８ｎｍ）、
４…Ａｌ0.25Ｇａ0.75Ａｓキャリア供給層（１２ｎｍ）、
５…Ａｌ0.25Ｇａ0.75Ａｓバリア層（１５ｎｍ）、
６…Ｐｌａｎａｒドープ層、
７…ｎ−ＧａＡｓカバー層（３０ｎｍ）、
８…Ａｌ0.25Ｇａ0.75Ａｓエッチング停止層（３ｎｍ）、
９…ｎ+−ＧａＡｓキャップ層（７０ｎｍ）、
１０…Ａｌ0.25Ｇａ0.75Ａｓエッチング停止層（３ｎｍ）、
１１…ｎ+−ＧａＡｓキャップ層（８０ｎｍ）、
１２…ＳｉＯ2、
１３…ＰＳＧ、
１４…ソース・ドレイン電極、
１５…ゲートリセス用マスク（ＳｉＯ2／ＰＳＧ多層膜）、
１６…ゲート電極、
２１…半絶縁性ＧａＡｓ基板、
２２…歪緩和バッファ層、
２３…ｕｎ―ＩｎＧａＡｓ／ｕｎ―ＩｎＡｓＰコンポッジトチャネル層（２０／５ｎｍ）、
２４…ｕｎ−ＩｎＡｌＡｓ層（２ｎｍ）、
２５…ｎ−ＩｎＡｌＡｓキャリア供給層（１２ｎｍ）、
２６…ｕｎ−ＩｎＡｌＡｓ（１０ｎｍ）、
２７…ｕｎ―ＩｎＰ層（３ｎｍ）、
２８…ｎ−ＩｎＰバリア層（２ｎｍ）、
２９…ｎ−ＩｎＧａＡｓ（５ｎｍ）、
３０…ｎ−ＩｎＡｌＡｓ（２０ｎｍ）、
３１…ｎ−ＩｎＧａＡｓ（１２０ｎｍ）、
３２…レジスト、
３３…ゲートリセス用マスク（ＳｉＯ2／ＰＳＧ多層膜）、
３４…ソース・ドレイン電極、
３５…ゲート電極、
４１…半絶縁性ＧａＡｓ基板、
４２…ｎ+−ＧａＡｓエミッタコンタクト層、
４３…ｎ+−Ａｌ0.3Ｇａ0.7Ａｓ層、
４４…ｎ+−ＧａＡｓエミッタコンタクト層、
０４５…ｎ+−Ａｌ0.3Ｇａ0.7Ａｓ層、
４６…ｎ−Ｉｎ0.5Ｇａ0.5Ｐエミッタ層、
４７…ｐ+−ＧａＡｓ0.5Ｐ0.5ベース層、
４８…ｎ−ＧａＡｓコレクタ層、
４９…ｎ+−ＧａＡｓコレクタ層、
５０…ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓコレクタコンタクト層、
５１…コレクタ電極、
５２…ＳｉＯ2側壁、
５３…レジストマスク、
５４…ベース電極、
５５…ＳｉＯ2、
５６…エミッタ電極、
６１…ガラス基板、
６２…接着用ワックス、
６３…ＧａＡｓ基板、
６４…レジスト、
６５…金メッキ膜、
７１…ＧａＡｓ基板、
７２…マスク。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特にヘテロ構造を有する化合物半導体の異方性ウエットエッチングに好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
GaAs等化合物半導体素子の製造工程において、エッチング加工は重要な工程であり、とりわけヘテロ構造の一方の半導体のみを選択的に加工する選択エッチング技術は、ヘテロ接合素子形成には必要不可欠である。
【０００３】
従来のプラズマエッチングに代表されるドライエッチングは、例えばジャーナル・オブ・アプライド・フィジックス・２０巻・１１冊・L８４７−L８５０項・１９８１年(Journal of Applied Physics, vol.20, No.11, p.L847-L850)に記載されているように、高選択性と加工形状制御の面で優れていた。しかしながら、これらの方法ではエッチング加工時に印加する高周波プラズマの影響で、活性層に損傷が侵入することが分かり、問題となった。
【０００４】
そこで、例えばジャーナル・オブ・ヴァキューム・サイエンス・テクノロジー・B１５巻・１冊・１６７−１７０項(Journal of Vacuum Science Technology, B15, 1, p.167-170)に記載されているような有機酸を用いてｐＨを制御することにより選択加工する方法が提案された。この方法は、損傷を全く与えない加工方法として利用されているが、等方的な加工形状となり、より微細化された素子形成には閾値等の制御性には優れていても寸法制御性の面で問題があり、寸法制御性に優れた異方性選択ウエットエッチング方法が望まれていた。
【０００５】
【発明が解決しようとする課題】
したがって本発明の目的は、上記従来技術の問題点を解消することにあり、半導体基板に損傷を与えることなく、寸法制御性及び歩留まり向上を可能とする異方性選択ウエットエッチング工程を有する半導体の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明者等は、ＧａＡｓ／ＡｌＧａＡｓヘテロ構造において、ＧａＡｓを高選択に加工する手段としてクエン酸、アスコルビン酸、過酸化水素及びアンモニアと水から構成されるウエットエッチング液について、種々実験検討した。
【０００７】
その結果、エッチング液のｐＨ値及びエッチング温度を特定範囲に設定することにより、ＡｌＧａＡｓ層をエッチング停止層としてＧａＡｓ層を選択的にプラズマ処理によるドライエッチングと同程度の異方性を維持した状態でエッチングすることができるという知見を得ることができた。
【０００８】
本発明は、このような知見に基づいてなされたものであり、後述するようにｐＨ値を６〜８とし、エッチング温度を１０℃未満に制御すれば異方性エッチングができ、また、エッチング温度を１０℃以上に昇温すれば同一組成のエッチング液で等方性エッチングができると言うことが分かった。
【０００９】
また、上記ＧａＡｓ／ＡｌＧａＡｓヘテロ構造の代わりに、ＩｎＰもしくはＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ構造とし、ＩｎＰもしくはＩｎＡｌＡｓをエッチング停止層として、ＩｎＧａＡｓを選択的にエッチングする場合には、ｐＨ値を６〜８の代わりにｐＨ値を５以下に低く設定すれば、上記ＧａＡｓの場合と同様の方法でドライエッチングと同程度の異方性を維持した状態でエッチングできることも分かった。
【００１０】
図１は、本発明のエッチング液のｐＨ値とエッチングレート（速度）との関係を示したものであり、ＡｌＧａＡｓ層をエッチング停止層として、ＧａＡｓ層を選択的に異方性エッチングする原理を説明するものである。
【００１１】
図示のようにＡｌＧａＡｓ層は、ｐＨ６〜８の領域で急激にエッチングレートが低下するのに対し、このｐＨ領域でのＧａＡｓ層のエッチングレートの変化は格段に小さい。したがって、このｐＨ領域におけるＧａＡｓ層のＡｌＧａＡｓ層に対する選択比は極めて大きくなり、異方性エッチングを可能とする。
【００１２】
また、図２はＩｎＰもしくはＩｎＡｌＡｓをエッチング停止層として、ＩｎＧａＡｓ層を選択的に異方性エッチングする原理を説明するものである。図示のように、この場合には、ＩｎＰもしくはＩｎＡｌＡｓ層は、ｐＨ５以下の領域で急激にエッチングレートが低下するのに対し、このｐＨ領域でのＩｎＧａＡｓ層のエッチングレートは逆に急増し大きくなる。したがって、このｐＨ領域におけるＩｎＧａＡｓ層のＩｎＰもしくはＩｎＡｌＡｓ層に対する選択比は極め大きくなり、異方性エッチングを可能とする。
【００１３】
これら何れの場合も、エッチング液としては、クエン酸、アスコルビン酸、過酸化水素及びアンモニアと水から構成される同一組成のウエットエッチング液を使用したものであり、エッチング温度を５℃とした。
【００１４】
このウエットエッチング液によるＧａＡｓのエッチング断面形状は、１０℃以上では（０１１）方向では（１１１）Ａ面が強く出た所謂メサ形状、（０１１）方向では（１１１）Ａ面と（１１１）Ｂが同等に現われたいずれもサイドエッチングの深く侵入した形状となる。
【００１５】
これに対し、エッチング温度を１０℃未満、例えば５℃に設定すると断面形状は、（０１１）方向で（１１１）Ａに（１１１）Ｂ面の影響が現われ始めた楔型の形状となり、深さ方向に対するサイドエッチ量が著しく減少する。
さらに（０１１）方向ではサイドエッチングの全く入らない完全な異方性形状を示す。
【００１６】
これらは、（１００）面のエッチング速度に対して、エッチング律速となっている（１１１）Ａ面、（１１１）Ｂ面のエッチング速度が著しく減少し、特に（０１１）方向に対してはエッチング速度がほぼ０に等しいために起ると推測される。
【００１７】
エッチング温度と各断面のエッチング形状は、模式的に図３の状態図に示す通りである。これらの現象を応用すれば、エッチングによる寸法制御性が大幅に向上し、素子性能や歩留まりの大幅な向上が期待できる。
【００１８】
特に、微細化されたＨＥＭＴやＭＥＳＦＥＴ等のＦＥＴのゲートリセスエッチングにはその効果は絶大であり、これまでドライエッチングでしか得られなかった異方性加工を損傷を全く与えること無く行うことができる。ドライエッチングの場合、前述したようにプラズマ処理による損傷は避けられない。
【００１９】
さらに、設計の段階で素子の形成方向を（０１１）断面に配置することにより、より寸法制御性に優れた加工が可能となる。
【００２０】
また、上述したようにエッチング温度を変更するだけで異方性から等方的な加工方法も可能となるため、等方性加工と本発明の異方性エッチング方法とを組み合わせたプロセスを組むことが容易に可能であり、プロセス適用性も良好である。特別な投資も不要であり、製品の低コスト化にも寄与する。
【００２１】
また、本発明ではウエットエッチングによるヴィアホール形成の際に（１１１）面等エッチングを妨げる面方位の露出によるエッチング停止により、５０〜６０μｍ程度の深さまでしか加工できなかった問題が全く発生せず、ヴィアホール形成等化合物半導体の深い孔形成にも非常に有効である。これについては、実施例４で具体的に説明する。
【００２２】
【発明実施の形態】
本発明の異方性ウエットエッチング工程を有する半導体装置の製造方法においては、上記の通り、ＧａＡｓ／ＡｌＧａＡｓヘテロ構造、すなわち、ＡｌＧａＡｓ層をエッチング停止層としてその上のＧａＡｓ層をウエットエッチングにより選択的にエッチングする第１の方法と、上記ＧａＡｓの代わりにＩｎＧａＡｓとし、上記ＡｌＧａＡｓの代わりにＩｎＰもしくはＩｎＡｌＡｓをエッチング停止層としてＩｎＧａＡｓを選択的にエッチングする第２の方法とがある。
【００２３】
エッチング液は、アスコルビン酸を少なくとも含有する有機酸と、過酸化水素と、ｐＨ調製剤とを含む水溶液で構成し、上記第１の方法の場合には、ｐＨ６．０〜８．０に調製し、上記第２の方法の場合には、ｐＨ５以下に調整して使用する。
【００２４】
アスコルビン酸以外の有機酸としては、例えばクエン酸、マロン酸、メチルマロン酸、ジメチルマロン酸、コハク酸、メチルコハク酸、ジメチルコハク酸、プロパントリカルボン酸、ブタンテトラカルボン酸、及びアジピン酸等が挙げられる。
【００２５】
有機酸中に占めるアスコルビン酸の好ましい組成範囲は、０．５ｗｔ％〜５０ｗｔ％、更に好ましくは５ｗｔ％〜５０ｗｔ％である。例えばアスコルビン酸に対するクエン酸の好ましい割合は５０ｗｔ％〜９５ｗｔ％である。つまり、この場合、有機酸中に占めるアスコルビン酸の好ましい割合は、５ｗｔ％〜５０ｗｔ％となる。
【００２６】
また、過酸化水素の好ましい濃度は、０．３ｗｔ％〜１．０ｗｔ％である。これについては、図４に過酸化水素水濃度とエッチング速度との関係を具体的に示した。この場合の濃度はエッチング液全量に対する割合で示した。過酸化水素は選択性の発現には不可欠だが、過剰に加えるとエッチング自体が進行しなくなる。したがって、上記のように上限は１．０ｗｔ％となる。また、逆に少なくすると選択性が十分に得られなくなる。したがって、下限は０．３ｗｔ％となる。
【００２７】
ｐＨ調製剤としては、例えばアンモニア、尿素、アミン類等の金属原子を含まないアルカリ液が使用できる。
【００２８】
以下、図５〜図８に示した断面工程図にしたがって、本発明の代表的な実施例を順次説明する。
〈実施例１〉
図５は、本発明のウエットエッチング方法を、ＧａＡｓ系ＨＥＭＴ(High Electron Mobility Transistorの略称)素子の製造工程に応用した一例を示したものである。
【００２９】
このＨＥＭＴ素子は、３段リセスオフセットゲート構造となっており、以下に説明するようにゲート電極形成までに３回のリセス工程を行う。
【００３０】
先ず、図５（ａ）に示すように、周知の成膜方法によって、半絶縁性ＧａＡｓ基板１上に、Ａｌ0.25Ｇａ0.75Ａｓキャリア供給層（１０ｎｍ）２／Ｉｎ0.5Ｇａ0.5Ａｓチャネル層（８ｎｍ）３／Ａｌ0.25Ｇａ0.75Ａｓキャリア供給層（１２ｎｍ）４／Ａｌ0.25Ｇａ0.75Ａｓバリア層（１５ｎｍ）５／Ｐｌａｎａｒドープ層６／ｎ−ＧａＡｓカバー層（３０ｎｍ）７／Ａｌ0.25Ｇａ0.75Ａｓエッチング停止層（３ｎｍ）８／ｎ+−ＧａＡｓキャップ層（７０ｎｍ）９／Ａｌ0.25Ｇａ0.75Ａｓエッチング停止層（３ｎｍ）１０／ｎ+−ＧａＡｓキャップ層（８０ｎｍ）１１を順次積層する。
【００３１】
次に、レジストマスクを利用して本発明のウエットエッチングにより予め１段目と２段目のリセスエッチングを行う。エッチング液としてはクエン酸−Ｌアスコルビン酸−過酸化水素−アンモニア−水系エッチング液を利用した。
【００３２】
エッチング条件は、次の通りであり、先ず、アスコルビン酸混合割合４０％のクエン酸＋アスコルビン酸の混合物２．３ｗｔ％、過酸化水素０．６ｗｔ％の割合で配合し、水とｐＨ調整剤としてアンモニアを添加してｐＨ６．５のエッチング液を調整した。エッチング温度は３０±０．１℃である。
【００３３】
図示のように、厚さ３ｎｍのＡｌ0.25Ｇａ0.75Ａｓ層８、１０をエッチング停止層として、それぞれ幅１．０μｍ・厚さ７０ｎｍ、幅１．２μｍ・厚さ８０ｎｍの加工寸法でｎ+−ＧａＡｓキャップ層９、１１のエッチング加工を行う。
【００３４】
次に、図５（ｂ）及び図５（ｃ）に示すように、周知の方法でＳｉＯ2絶縁膜１２、ＰＳＧ平坦化膜１３、ソース・ドレイン電極１４を形成する。絶縁膜１２と平坦化膜１３による多層膜構造と電子線描画、絶縁膜ドライエッチングによりゲートマスク（ＳｉＯ2／ＰＳＧ多層膜のゲートリセス用マスク）１５を形成する。
【００３５】
次に、図５（ｄ）に示すように、本発明の選択ウエットエッチング方法により３段目のゲートリセス加工を行う。厚さ３０ｎｍのｎ−ＧａＡｓカバー層７を選択的にエッチング除去し、ゲート長０．１３μｍのゲート開口部の形成を行うが、エッチング停止層としては１５ｎｍのＡｌ0.25Ｇａ0.75Ａｓバリア層５を利用している。
【００３６】
ッチング条件は、エッチング温度を５±０．１℃としたことを除き、上記１段目と２段目のリセスエッチングと同様のエッチング液を用いて行った。最後に、ゲート電極１６を被着して素子完成となる。
【００３７】
本発明により異方的且つ選択的なＧａＡｓ加工が可能となり、ゲート長０．１３μｍという微細なゲートリセス加工を再現性良く行えるようになった。
【００３８】
本発明により、歩留まりが従来に比較して約４０％向上し、さらにプラズマ処理によるドライエッチングを全く使用しない工程を実現したことにより、デバイス信頼性が従来に比較して５０％以上向上した。
【００３９】
本実施例は、ＧａＡｓ系ＨＥＭＴ素子について述べたが、もちろんこのＨＥＭＴ素子を基本構造とするＭＭＩＣ(Microwave Monolithic Integrated Circuitの略称)などの集積回路にも有効である。
【００４０】
実際に本実施例で製造したＧａＡｓ ＨＥＭＴを基本構造とするデバイスを、ミリ波ＭＭＩＣに応用したところ、７７ＧＨｚにおいて１０ｄＢ以上の高周波利得が得られた。
【００４１】
また、本実施例では３段リセス構造のＨＥＭＴ素子への応用について述べたが、基本的なＨＥＭＴ構造や２段リセス構造ＨＥＭＴなど、その他の構造のＨＥＭＴ素子についても同様な効果が得られる。
【００４２】
また、ＭＥＳＦＥＴ(Metal Semiconductor Field Emission Transistorの略称)など、ＧａＡｓ／ＡｌＧａＡｓ選択エッチングを用いる素子や集積回路においても同様の効果が得られる。
【００４３】
〈実施例２〉
この例は、本発明を歪緩和ＨＥＭＴ素子形成に応用した一例を示すものである。以下、図６にしたがって説明する。
この歪緩和ＨＥＭＴ素子は、オフセットゲート２段リセス構造となっており、以下に説明するように２段階のリセス加工を行う。
【００４４】
先ず、図６（ａ）に示すように、周知の成膜方法によって、半絶縁性ＧａＡｓ基板２１上に、歪緩和バッファ層２２、ｕｎ―ＩｎＧａＡｓ／ｕｎ―ＩｎＡｓＰコンポッジトチャネル層（２０／５ｎｍ）２３、ｕｎ−ＩｎＡｌＡｓ層（２ｎｍ）２４、ｎ−ＩｎＡｌＡｓキャリア供給層（１２ｎｍ）２５、ｕｎ−ＩｎＡｌＡｓ（１０ｎｍ）２６、ｕｎ―ＩｎＰ層（３ｎｍ）２７、ｎ−ＩｎＰバリア層（２ｎｍ）２８、ｎ−ＩｎＧａＡｓ（５ｎｍ）２９、ｎ−ＩｎＡｌＡｓ（２０ｎｍ）３０、ｎ−ＩｎＧａＡｓ（１２０ｎｍ）３１を順次積層する。
【００４５】
先ず、１段目のｎ−ＩｎＧａＡｓキャップ層３１のリセス加工を０．４μｍ幅のホトレジストマスク３２を用いてクエン酸−Ｌアスコルビン酸−過酸化水素−アンモニア−水系エッチング液でエッチングした。
【００４６】
エッチング条件は、次の通りであり、アスコルビン酸混合割合４０％のクエン酸＋アスコルビン酸の混合物２．５Ｗｔ％、過酸化水素０．６Ｗｔ％の割合で配合し、水とｐＨ調整剤としてアンモニアとを添加してｐＨ４．０のエッチング液を調整した。エッチング温度は３０±０．１℃である。
【００４７】
この際、エッチング液は等方性の加工形状を示し、サイドエッチングによりリセス加工寸法は０．６μｍとなる。
【００４８】
次に、図６（ｂ）に示すように、２段目のリセス加工を行うが、ＥＢ描画と平坦化エッチングバック技術を用いた側壁プロセスにより０．１３μｍ幅の絶縁膜マスク（ＳｉＯ2／ＰＳＧ多層膜からなるゲートリセス用マスク）３３を形成した後、上記１段目のリセス加工に用いたエッチング液と同一組成のエッチング液を用い、温度を５±０．１℃に制御して、ＩｎＧａＡｓ／ＩｎＰ（エッチング停止層）の選択エッチング加工を行う。エッチング液温度を５℃まで低下させることにより、ＩｎＧａＡｓ層２９のエッチング形状は異方的となり、寸法制御性に優れた加工が可能となった。
【００４９】
の後、図６（ｃ）に示すように、ソース・ドレイン電極３４、ゲート電極３５形成を行い、素子の完成となる。従来、プラズマ処理によるドライエッチングでしか加工できなかったＩｎＧａＡｓ層２９の加工を、本実施例によればＩｎＰ層２８に対して３００以上の高選択性を確保しながら異方性加工できるようになった。
【００５０】
また、本発明は、マスクにアンダーカットが入っているような場合、マスク開口寸法ではなくアンダーカット部分の開口寸法を保持しながら異方性加工が可能である。この特徴により、これまで複雑な工程を経なければ形成できなかった本実施例のような構造を簡便、かつ、短時間に形成できるようになった。
【００５１】
本実施例によれば、ドライエッチングによるプラズマ損傷も皆無となり、素子寿命が従来よりも１００％以上向上した。
また、面内均一性も飛躍的に向上し、３インチウエハ面内についてしきい電位で３０ｍＶ以内、エッチング量にして０．３ｎｍ以内に制御することが可能となった。また、均一性としてはしきい電位の標準偏差１５ｍＶという良好な値が得られており、従来方法に比較して８０％以上の高歩留まり化が達成された。
【００５２】
本実施例は、２段リセスオフセットゲート構造歪緩和ＨＥＭＴ素子への応用例を述べたが、１段リセス構造、３段リセス構造等、その他の構造を有する歪緩和ＨＥＭＴやＩｎＰ系ＨＥＭＴ素子およびこれらのＨＥＭＴ素子を基本構造とするＭＭＩＣ等集積回路の製造においても有効である。特に、本実施例の歪緩和ＨＥＭＴ素子を基本構造とするＭＭＩＣの製作には有効で、従来方法に比較して８０％以上の高歩留まり向上が達成されている。
【００５３】
〈実施例３〉
この実施例は、Ｃ−Ｔｏｐ構造ＨＢＴ(Heterojunction Bipolar Transistorの略称)素子製造に本発明のウエットエッチング方法を応用した一例であり、以下、図７にしたがって説明する。
【００５４】
この素子はエミッタコンタクト層のエミッタ層側の面積をベース・コレクタ面積以下とし、反対側の面積を大きくすることでエミッタ接地電流増幅率を大きくすることが可能であり、ベース下のサイドエッチング量の制御が重要となる。
【００５５】
先ず、図７（ａ）に示すように、周知の成膜方法によって、半絶縁性ＧａＡｓ基板４１上に、ｎ+−ＧａＡｓエミッタコンタクト層４２、ｎ+−Ａｌ0.3Ｇａ0.7Ａｓ層４３、ｎ+−ＧａＡｓエミッタコンタクト層４４、ｎ+−Ａｌ0.3Ｇａ0.7Ａｓ層４５、ｎ−Ｉｎ0.5Ｇａ0.5Ｐエミッタ層４６、ｐ+−ＧａＡｓ0.5Ｐ0.5ベース層４７、ｎ−ＧａＡｓコレクタ層４８、ｎ+−ＧａＡｓコレクタ層４９、ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓコレクタコンタクト層５０、コレクタ電極５１、ＳｉＯ2側壁５２を形成する。
【００５６】
すなわち、ｎ−ＧａＡｓコレクタ層４８および高ドープｎ−ＧａＡｓコレクタ層４９、高ドープｎ−Ｉｎ0.5Ｇａ0.5Ａｓコレクタコンタクト層５０をコレクタ電極５１であるＷＳｉをマスクとして、本発明の選択ウエットエッチングにより自己整合的に加工する。
【００５７】
エッチング条件は、次の通りである。先ず、クエン酸−Ｌアスコルビン酸−過酸化水素−アンモニア−水系エッチング液として、アスコルビン酸混合割合４０％のクエン酸＋アスコルビン酸の混合物２．５Ｗｔ％、過酸化水素０．６Ｗｔ％の割合で配合し、水とｐＨ調整剤としてアンモニアとを添加してｐＨ４．０のエッチング液を調整した。エッチング温度は８±０．１℃とした。
【００５８】
これにより、ｐ+−ＧａＡｓＰベース層４７をエッチング停止層として選択比２５０以上の高選択異方性エッチングが可能となった。従来法では、選択性を有さない異方性ドライエッチングによる加工方法でしか達成されなかった構造が、本発明の選択ウエットエッチングにより簡便、低損傷且つ高精度に加工できるようになり、スループットや歩留まりが大幅に向上した。
【００５９】
図７（ｂ）に示すように、側壁ＳｉＯ2５２を形成した後、厚膜レジスト５３をマスクとしてｐ+−ＧａＡｓＰベース層４７からｎ+−ＡｌＧａＡｓ層４５までを、上記図７（ａ）のエッチング液と同一組成のクエン酸−Ｌアスコルビン酸−過酸化水素−アンモニア−水系エッチング液でエッチングした。ただし、エッチング液のｐＨを６．５に調整した。エッチング温度は上記の場合と同様に８±０．１℃とした。
【００６０】
このエッチング条件では、特に各半導体層間での選択性は発現せず、異方的な加工形状のみが達成されるため、時間制御により次のｎ+−ＧａＡｓエミッタコンタクト層４４まで十分到達した段階で一旦エッチングを停止する。
【００６１】
図４−ｃ
更に、図７（ｃ）に示すように、上記図７（ｂ）のエッチング液と同一組成のクエン酸−Ｌアスコルビン酸−過酸化水素−アンモニア−水系エッチング液でエッチングする。ただし、この場合のエッチング温度は２０±０．１℃とした。このエッチング条件では、等方的な加工形状を示し、ＡｌＧａＡｓ層４３に対し、２００以上の高選択性を示すことから，ｎ+−ＧａＡｓエミッタコンタクト層４４のみをサイドエッチ量３００ｎｍまで制御して加工することが可能である。
【００６２】
図７（ｄ）に示すように、厚膜レジスト５３を除去した後、ｐ+−ＧａＡｓＰベース層４７までを平坦化絶縁膜５５で封止し、ベース電極５４、エミッタ電極５６を形成して素子の完成となる。
【００６３】
本発明の選択ウエットエッチングを用いることにより、すべての化合物半導体加工をウエットエッチングにより達成でき、これにより素子形成のスループット、歩留まりが５０％以上向上すると共に、損傷皆無な加工（プラズマ処理をしないので）であるため、従来のドライエッチングによる加工に比べ、素子寿命を２００％以上大幅に向上できた。
【００６４】
なお、本実施例はＣ−Ｔｏｐ構造ＨＢＴ素子への応用例を述べたが、その他の構造のＨＢＴ素子やこれらを基本構造とする集積回路等についても同様の効果が得られる。
【００６５】
〈実施例４〉
この実施例は、ＧａＡｓ基板にヴィアホールを形成する際に、本発明のウエットエッチング方法を応用した例であり、以下、図８にしたがって説明する。
【００６６】
図８（ａ）に示すように、予め周知の方法でＧａＡｓ基板６３の表面に素子・回路形成後、この表面を下にしてＧａＡｓ基板６３をガラス基板６１にワックス６２を用いて接着、両面コンタクトアライナを利用してエッチングマスク６４を形成する。
【００６７】
次に、図８（ｂ）に示すように、本発明のクエン酸−Ｌアスコルビン酸−過酸化水素−アンモニア−水系エッチング液で、ヴィアホール６６の加工を行う。
【００６８】
エッチング条件は、アスコルビン酸混合割合４０％のクエン酸＋アスコルビン酸の混合物３．０Ｗｔ％、過酸化水素０．３Ｗｔ％の割合で配合し、水とｐＨ調整剤としてアンモニアとを添加してｐＨ６．５のエッチング液を調整し、エッチング温度５±０．１℃として深さ１２０μｍのヴィアホール６６を加工した。
【００６９】
図９（ａ）の比較例に示したように、従来の硫酸−過酸化水素系ＧａＡｓエッチング液等を用いた場合には、（１１１）面が露出し、深さ５０〜６０μｍでエッチング停止してしまうことが大きな問題であった。すなわち、この図は、ＧａＡｓ基板７１にマスク７２を設けてエッチングした際のエッチング状態を模式的に示したものである。しかし、図９（ｂ）に示したように、本発明を利用することで（１１１）面を露出させることなく、異方的なヴィアホールが形成できるようになった。
【００７０】
その後、図８（ｃ）に示したように、孔内に金メッキ膜６５を施してヴィアホールが完成する。本発明のエッチング方法を利用することで、１２０μｍという深いＧａＡｓヴィアホール６６が実現可能になった他、異方性加工であるため素子集積度が４０％以上向上したり、従来のドライエッチングによるヴィアホールに比較して平滑性が大幅に向上したため、金メッキ膜被覆率が８０％以上向上するといった効果も同時に得られた。
【００７１】
この実施例ではＧａＡｓ基板に裏面からヴィアホールを形成する方法として記述したが、基板表面に形成される素子および集積回路は、高周波特性向上や熱放散が必要なミリ波ＭＭＩＣ、ＲＦモジュール等ヴィアホールが有効な高周波デバイス、高出力デバイスであれば何でも良い。また、本実施例は裏面からヴィアホールを形成する方法としたが、表面からヴィアホール形成を行っても同様な効果が得られる。
【図面の簡単な説明】
【図１】本発明のＧａＡｓ／ＡｌＧａＡｓ(エッチング停止層)ヘテロ構造の異方性エッチングについて原理説明するエッチング液のｐＨ値とエッチングレートとの関係を示した特性曲線図。
【図２】本発明のＩｎＧａＡｓ／ＩｎＰもしくはＩｎＡｌＡｓ(エッチング停止層)ヘテロ構造の異方性エッチングについて原理説明するエッチング液のｐＨ値とエッチングレートとの関係を示した特性曲線図。
【図３】本発明の原理を説明するためのエッチング温度、過酸化水素濃度とエッチング形状の関係を示した状態図。
【図４】本発明における過酸化水素水濃度とエッチング速度との関係を示した特性曲線図。
【図５】本発明の実施例となるＧａＡｓ系ＨＥＭＴ素子の製造工程図。
【図６】本発明の実施例となる歪緩和ＨＥＭＴ素子の製造工程図。
【図７】本発明の実施例となるＣ−Ｔｏｐ構造ＨＢＴ素子の製造工程図。
【図８】本発明の実施例となるヴィアホール形成工程図。
【図９】ヴィアホール形成における従来技術の問題点と対比して示した本発明のエッチング断面構造図。
【符号の説明】
１…半絶縁性ＧａＡｓ基板、
２…Ａｌ0.25Ｇａ0.75Ａｓキャリア供給層（１０ｎｍ）、
３…Ｉｎ0.5Ｇａ0.5Ａｓチャネル層（８ｎｍ）、
４…Ａｌ0.25Ｇａ0.75Ａｓキャリア供給層（１２ｎｍ）、
５…Ａｌ0.25Ｇａ0.75Ａｓバリア層（１５ｎｍ）、
６…Ｐｌａｎａｒドープ層、
７…ｎ−ＧａＡｓカバー層（３０ｎｍ）、
８…Ａｌ0.25Ｇａ0.75Ａｓエッチング停止層（３ｎｍ）、
９…ｎ+−ＧａＡｓキャップ層（７０ｎｍ）、
１０…Ａｌ0.25Ｇａ0.75Ａｓエッチング停止層（３ｎｍ）、
１１…ｎ+−ＧａＡｓキャップ層（８０ｎｍ）、
１２…ＳｉＯ2、
１３…ＰＳＧ、
１４…ソース・ドレイン電極、
１５…ゲートリセス用マスク（ＳｉＯ2／ＰＳＧ多層膜）、
１６…ゲート電極、
２１…半絶縁性ＧａＡｓ基板、
２２…歪緩和バッファ層、
２３…ｕｎ―ＩｎＧａＡｓ／ｕｎ―ＩｎＡｓＰコンポッジトチャネル層（２０／５ｎｍ）、
２４…ｕｎ−ＩｎＡｌＡｓ層（２ｎｍ）、
２５…ｎ−ＩｎＡｌＡｓキャリア供給層（１２ｎｍ）、
２６…ｕｎ−ＩｎＡｌＡｓ（１０ｎｍ）、
２７…ｕｎ―ＩｎＰ層（３ｎｍ）、
２８…ｎ−ＩｎＰバリア層（２ｎｍ）、
２９…ｎ−ＩｎＧａＡｓ（５ｎｍ）、
３０…ｎ−ＩｎＡｌＡｓ（２０ｎｍ）、
３１…ｎ−ＩｎＧａＡｓ（１２０ｎｍ）、
３２…レジスト、
３３…ゲートリセス用マスク（ＳｉＯ2／ＰＳＧ多層膜）、
３４…ソース・ドレイン電極、
３５…ゲート電極、
４１…半絶縁性ＧａＡｓ基板、
４２…ｎ+−ＧａＡｓエミッタコンタクト層、
４３…ｎ+−Ａｌ0.3Ｇａ0.7Ａｓ層、
４４…ｎ+−ＧａＡｓエミッタコンタクト層、
０４５…ｎ+−Ａｌ0.3Ｇａ0.7Ａｓ層、
４６…ｎ−Ｉｎ0.5Ｇａ0.5Ｐエミッタ層、
４７…ｐ+−ＧａＡｓ0.5Ｐ0.5ベース層、
４８…ｎ−ＧａＡｓコレクタ層、
４９…ｎ+−ＧａＡｓコレクタ層、
５０…ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓコレクタコンタクト層、
５１…コレクタ電極、
５２…ＳｉＯ2側壁、
５３…レジストマスク、
５４…ベース電極、
５５…ＳｉＯ2、
５６…エミッタ電極、
６１…ガラス基板、
６２…接着用ワックス、
６３…ＧａＡｓ基板、
６４…レジスト、
６５…金メッキ膜、
７１…ＧａＡｓ基板、
７２…マスク。
Claims (5)
- 化合物半導体構造のＡｌＧａＡｓ層をエッチング停止層としてＧａＡｓ層を選択的に加工する工程において、少なくともアスコルビン酸を含む有機酸と、過酸化水素と、水及びｐＨ調整剤とを含むエッチング液を用いてｐＨを６．０〜８．０に調整し、エッチング液温度を１０℃未満に制御してエッチングする異方性ウエットエッチング工程を有することを特徴とする半導体装置の製造方法。
- 化合物半導体構造のＩｎＰ層もしくはＩｎＡｌＡｓ層をエッチング停止層としてＩｎＧａＡｓ層を選択的に加工する工程において、少なくともアスコルビン酸を含む有機酸と、過酸化水素と、水及びｐＨ調整剤とを含むエッチング液を用いてｐＨを５以下に調整し、エッチング液温度を１０℃未満に制御してエッチングする異方性ウエットエッチング工程を有することを特徴とする半導体装置の製造方法。
- 前記有機酸はクエン酸を含み、クエン酸のアスコルビン酸に対する割合が５０〜９５ｗｔ％であることを特徴とする請求項１もしくは２記載の半導体装置の製造方法。
- 前記ｐＨ調整剤を、金属原子を含まないアルカリ液としたことを特徴とする請求項１もしくは２記載の半導体装置の製造方法。
- 請求項１もしくは２記載の異方性ウエットエッチング工程と、前記異方性ウエットエッチング工程で使用するエッチング液と同一組成のエッチング液を用いてエッチング液温度を１０℃以上に制御してエッチングする等方性ウエットエッチング工程とを組み合わせて、異方性ウエットエッチングと等方性ウエットエッチングとを段階的に行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000077806A JP3684321B2 (ja) | 2000-03-15 | 2000-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000077806A JP3684321B2 (ja) | 2000-03-15 | 2000-03-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267287A JP2001267287A (ja) | 2001-09-28 |
| JP3684321B2 true JP3684321B2 (ja) | 2005-08-17 |
Family
ID=18595302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000077806A Expired - Fee Related JP3684321B2 (ja) | 2000-03-15 | 2000-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3684321B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003067664A1 (fr) * | 2002-02-06 | 2003-08-14 | Hitachi, Ltd. | Transistor a effet de champ et son procede de production |
| US7582518B2 (en) * | 2006-11-14 | 2009-09-01 | Northrop Grumman Space & Mission Systems Corp. | High electron mobility transistor semiconductor device and fabrication method thereof |
| JP5181924B2 (ja) * | 2008-08-21 | 2013-04-10 | ソニー株式会社 | 半導体発光素子及びその製造方法、並びに、下地に設けられた凸部、下地における凸部形成方法 |
| JP6123195B2 (ja) * | 2012-09-10 | 2017-05-10 | 三菱電機株式会社 | 電界効果トランジスタ及びその製造方法 |
-
2000
- 2000-03-15 JP JP2000077806A patent/JP3684321B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001267287A (ja) | 2001-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573129B2 (en) | Gate electrode formation in double-recessed transistor by two-step etching | |
| US5468343A (en) | Etching solution and etching method for semiconductors and method for evaluating GaAs surface | |
| JPH04260338A (ja) | 半導体装置の製造方法 | |
| JP4874461B2 (ja) | シュードモルフィック高電子移動度トランジスター | |
| US6144048A (en) | Heterojunction field effect transistor and method of fabricating the same | |
| US6090649A (en) | Heterojunction field effect transistor and method of fabricating the same | |
| JPH09321063A (ja) | 半導体装置およびその製造方法 | |
| EP1573796B1 (en) | Sulfide encapsulation passivation technique | |
| JPH10209178A (ja) | 電界効果型トランジスタ，およびその製造方法 | |
| JP3684321B2 (ja) | 半導体装置の製造方法 | |
| JP3347947B2 (ja) | 半導体装置の製造方法 | |
| JPH03194931A (ja) | 半導体装置の製造方法 | |
| US6455361B1 (en) | Semiconductor device and manufacturing method of the same | |
| JP2008511980A (ja) | 層構造に多段リセスを形成する方法、及び多段リセスゲートを具備した電界効果トランジスタ | |
| JP3109590B2 (ja) | 半導体装置の製造方法 | |
| JP2000223504A (ja) | 電界効果型半導体装置およびその製造方法 | |
| US6232159B1 (en) | Method for fabricating compound semiconductor device | |
| JP3039544B2 (ja) | 半導体装置およびその製造方法 | |
| JP3123940B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2000277530A (ja) | 半導体装置及びその製造方法 | |
| JP3350426B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| Yoshida et al. | A super low noise V-band AlInAs/InGaAs HEMT processed by selective wet gate recess etching | |
| JP2002270821A (ja) | 電界効果型半導体装置の製造方法 | |
| JP2000260744A (ja) | ウエットエッチング制御方法、および半導体装置 | |
| KR100342443B1 (ko) | 전계효과 트랜지스터의 서브미크론 티이형 게이트형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040323 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080603 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |