JP6111906B2 - トポロジ表示プログラム及び情報処理装置 - Google Patents

トポロジ表示プログラム及び情報処理装置 Download PDF

Info

Publication number
JP6111906B2
JP6111906B2 JP2013141419A JP2013141419A JP6111906B2 JP 6111906 B2 JP6111906 B2 JP 6111906B2 JP 2013141419 A JP2013141419 A JP 2013141419A JP 2013141419 A JP2013141419 A JP 2013141419A JP 6111906 B2 JP6111906 B2 JP 6111906B2
Authority
JP
Japan
Prior art keywords
symbol
topology
symbols
branch point
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013141419A
Other languages
English (en)
Other versions
JP2015014924A (ja
Inventor
早希 中村
早希 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013141419A priority Critical patent/JP6111906B2/ja
Publication of JP2015014924A publication Critical patent/JP2015014924A/ja
Application granted granted Critical
Publication of JP6111906B2 publication Critical patent/JP6111906B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、配線基板の設計を支援するための技術に関する。
プリント配線基板の小型化且つ高密度化により、プリント配線基板の構造や配線が複雑化してきている。複雑化の要因として、これまでは1対1伝送であった配線が1対多伝送になったこと、1層であった基板が多層基板になったことなどが挙げられる。
そして、複雑なプリント配線基板の伝送線路情報をトポロジ表示する場合にも、トポロジ表示が複雑化する。トポロジ表示が複雑化すると、様々な問題が生じ得る。具体的には、描画に時間がかかることによってレスポンスが低下したり、容易にトポロジの編集が出来ないことによって作業時間が増加したり、知識が乏しい設計者が編集することによる作業ミスが発生しやすくなるといったものである。
特開2010−39598号公報
従って、本発明の目的は、一側面によれば、配線基板についてのトポロジ表示を分かり易くするための技術を提供することである。
本発明の一態様に係る表示方法は、(A)設計対象の配線基板における少なくとも一部の配線及び部品についてのトポロジのデータを格納するデータ格納部に格納されるトポロジのデータにおいて、着目すべき部品以外の部品に対応する1又は複数のシンボルを特定し、(B)1又は複数のシンボルの各々について、トポロジにおいて当該シンボルに接続される経路を辿って直近の分岐点までの経路をグループ化し、(C)グループ化された経路を第2の種類のシンボルに置換し、(D)第2の種類のシンボルを含むトポロジのデータを表示する処理を含む。
一側面においては、配線基板についてのトポロジ表示を分かり易くできる。
図1は、実施の形態に係る情報処理装置の機能ブロック図である。 図2は、モデルの割り付けについて示す図である。 図3は、本実施の形態に係るメインの処理フローを示す図である。 図4は、レイアウトデータの一例を示す図である。 図5は、通常のトポロジ表示の一例を示す図である。 図6は、簡易表示処理の処理フローを示す図である。 図7は、簡易表示グループの例を示す図である。 図8は、簡易表示処理の処理フローを示す図である。 図9は、簡易表示グループをブロック化した状態を示す図である。 図10は、簡易表示グループのブロックをマージした後の状態を示す図である。 図11は、さらにマージを行った場合の状態を示す図である。 図12は、本実施の形態に係るメインの処理フローを示す図である。 図13は、コンピュータの機能ブロック図である。
図1に本発明の実施の形態に係る情報処理装置100の構成例を示す。
本実施の形態に係る情報処理装置100は、第1データ格納部101と、実装設計支援部102と、第2データ格納部103と、トポロジエディタ104と、第3データ格納部105と、解析処理部106とを有する。
第1データ格納部101は、例えば部品の情報及び部品間の接続情報を格納する。なお、部品の各ピンには、接続されるネットの情報の他に、当該ピンについての特性を表すモデルのデータも割り付けられる。実装設計支援部102は、従来からあるCAD(Computer-Aided Design)機能を有しており、第1データ格納部101に格納されているデータを用いて、設計者からの指示に応じて、配線基板上における部品及び部品間の配線の位置情報、配線についての情報(レイヤ、種別など)、配線基板上における部品のシンボルの情報(サイズ及び形状など)を設定し、このような情報を、第2データ格納部103に格納する。
実装設計支援部102による実装設計時に、特定の回路部分を指定したレイアウト連携の指示が設計者からなされると、トポロジエディタ104は、第2データ格納部103に格納されているデータから、特定の回路部分についてのトポロジのデータを生成し、表示装置に表示させると共に、第3データ格納部105に格納する。トポロジのデータを生成及び表示する処理については、従来と同じである。トポロジのデータは、部品、接続点及び分岐点等に対応するシンボル及びそれらの間の接続関係を表す配線形態のデータであるが、配線のインピーダンス及び長さなどの情報を含む。なお、トポロジ表示のためには、配線形態のデータが用いられる。
トポロジエディタ104により生成される通常のトポロジ表示が複雑な場合には、設計者からの指示に応じて、トポロジエディタ104に含まれる簡易表示処理部1040が起動されて、第3データ格納部105に格納されているトポロジのデータから、簡略化されたトポロジ表示のためのデータを生成し、表示装置に表示させる。なお、最初から簡易トポロジ表示を行うようにしても良い。
解析処理部106は、例えば第3データ格納部105に格納されているトポロジのデータを用いて例えばノイズ解析を実施し、ノイズ解析の結果(例えば修正すべき部品等についてのデータ)を、第3データ格納部105に格納する。ノイズ解析等の解析処理については、従来と同じである。
次に、本実施の形態に係る情報処理装置100の処理内容について、図2乃至図12を用いて説明する。
ここでは既に回路設計が完了して第1データ格納部101には、上で述べたように、部品の情報及び部品間の接続情報が格納されているものとする。また、部品の各ピンには、当該ピンについての特性を表すモデルのデータが割り付けられる。例えば、図2に示すようなデータも、第1データ格納部101に格納される。図2の例では、部品ID及びピンIDに対応付けて、当該部品のピンに割り付けられているモデルのIDが対応付けられている。但し、本実施の形態では、図2の3行目に示すように、一部のピンについてはモデルの割り付けがなされていない状態になっているものとする。
まず、設計者は、実装設計支援部102に指示を行うことで、第1データ格納部101に格納されているデータを用いて、実装設計を実施し、配線基板上における部品及び部品間の配線の位置情報、配線についての情報(レイヤ、種別など)、配線基板上における部品のシンボルの情報(サイズ及び形状など)を設定し、このような情報を、第2データ格納部103に格納する(図3:ステップS1)。例えば図4に示すように、配線基板上に部品を配置して、部品間の配線を行う。図4のように、ビアを利用して異なる層を介して部品間が配線されることもある。
実装設計が完了して、設計者が少なくとも特定の回路部分を指定したレイアウト連携の指示を行うと、実装設計支援部102は、当該レイアウト連携の指示を受け付け(ステップS3)、トポロジエディタ104を起動する。トポロジエディタ104は、特定の回路部分についてトポロジのデータを生成し、通常のトポロジ表示を表示装置に行う(ステップS4)。なお、トポロジのデータについては、第3データ格納部105に格納される。例えば、図5に示すようなトポロジ表示がなされる。
図5の例では、能動部品のシンボルA乃至Gと、矩形で表される、受動部品のシンボルとが接続されている。本実施の形態では能動部品に着目し、実際には能動部品のピンについて処理するが、特定の回路部分についての処理であるので1つのピンを1つの部品として扱うものとする。なお、黒丸は分岐点その他のノード(ネットの接続点など)を表す。点線で表されるシンボルC及びFについては、モデルが割り付けられていない状態の部品であることを表している。
この例では、シンボルAは分岐点aと接続され、シンボルGも受動部品等を介して分岐点aと接続される。分岐点aは、また分岐点bと受動部品等を介して接続される。分岐点bは、また分岐点dと接続され、さらに受動部品を介して分岐点cと接続される。分岐点dは、シンボルFと接続され、さらに分岐点eにも接続される。分岐点eは、受動部品等を介してシンボルEとシンボルDに接続される。また、分岐点cは、シンボルCに接続され、受動部品等を介してシンボルBに接続されている。この例では説明のため簡単な例を示しているが、複雑で分かりにくいトポロジ表示がなされたものとする。
設計者は、分かり易くするために簡易表示を指示し、トポロジエディタ104は、簡易表示の指示を受け付け(ステップS5)、簡易表示処理部1040に処理を行わせる。簡易表示処理部1040は、第1データ格納部101に格納されているデータ(例えば図2)に基づき、特定の回路部分におけるモデル未割り付けの部品(より具体的には部品のピン)を特定し、当該モデル未割り付けの部品以外の部品に対応するシンボルを処理対象シンボルに設定する(ステップS6)。
そして、簡易表示処理部1040は、第3データ格納部105に格納されているトポロジのデータを用いて簡易表示処理を実行する(ステップS7)。簡易表示処理については、図6乃至図11を用いて説明する。
簡易表示処理部1040は、処理対象シンボルのうち、未処理のシンボルを1つ特定する(図6:ステップS21)。そして、簡易表示処理部1040は、特定されたシンボルから辿って分岐点を特定する(ステップS23)。後の処理のため、分岐点のデータは保持しておく。簡易表示処理部1040は、特定されたシンボルから分岐点までの経路を簡易表示グループに設定する(ステップS25)。
図5の例では、シンボルBについて処理を行うと、図7に示すように、シンボルBから分岐点cまでの経路が簡易表示グループ1000に設定される。また、シンボルDについて処理を行うと、シンボルDから分岐点eまでの経路が簡易表示グループ1100に設定される。さらに、シンボルEについて処理を行うと、シンボルEから分岐点eまでの経路が簡易表示グループ1200に設定される。また、シンボルGについて処理を行うと、シンボルGから分岐点aまでの経路が簡易表示グループ1300に設定される。
その後、簡易表示処理部1040は、未処理の処理対象シンボルが存在するか判断する(ステップS27)。未処理の処理対象シンボルが存在する場合には、処理はステップS21に戻る。一方、未処理の処理対象シンボルが存在しない場合には、処理は端子Bを介して図8の処理に移行する。
簡易表示処理部1040は、ステップS23で特定された分岐点のうち、未処理の分岐点を1つ特定する(ステップS29)。そして、簡易表示処理部1040は、特定された分岐点に直結する複数の簡易表示グループが存在するか否かを判断し、特定された分岐点に直結する複数の簡易表示グループが存在すればそれらの簡易表示グループをマージする(ステップS31)。図7に示したような簡易表示グループをブロック化すると、図9に示すような状態になる。図9では、シンボルAについての簡易表示グループはブロックA’として示され、シンボルBについての簡易表示グループ1000はブロックB’として示され、シンボルDについての簡易表示グループ1100はブロックD’として示され、シンボルEについての簡易表示グループ1200はブロックE’として示され、シンボルGについての簡易表示グループ1300はブロックG’として示されている。なお、これらの例のように、分岐点に直結される全てのブロックが簡易表示グループのブロックであれば、分岐点をもマージする。但し、分岐点に簡易表示グループでないシンボルが接続されている場合でも、それ以外の複数のブロックが簡易表示グループのブロックであれば、分岐点及びシンボルを残してそれらのブロックをマージする。
このような状態では、ブロックA’及びG’は、分岐点aについて条件を満たすので、それらはマージされる。また、ブロックD’及びE’は、分岐点eについて条件を満たすので、それらはマージされる。そうすると、図10に示すような状態になる。図10において、ブロックA’G’は、ブロックA’及びG’がマージされたブロックである。また、ブロックD’E’は、ブロックD’及びE’がマージされたブロックである。
さらに、簡易表示処理部1040は、隣接分岐点までの経路上にノードがあればさらに簡易表示グループにマージする(ステップS33)。図10の状態について処理すると、例えば図11に示すような状態になる。ブロックA’G’と隣接分岐点bの間には黒丸及び矩形のノードがあるので、これらのノードをブロックA’G’にマージしてしまう。同様に、ブロックD’E’と隣接分岐点dの間には黒丸のノードがあるので、このノードをブロックD’E’にマージしてしまう。図10の簡易トポロジ表示について処理すると、例えば図11に示すような状態になる。
そして、簡易表示処理部1040は、未処理の分岐点が存在するか否かを判断する(ステップS35)。未処理の分岐点が存在する場合には、処理はステップS29に戻る。一方、未処理の分岐点が存在しない場合には、簡易表示処理部1040は、簡易表示グループを簡易表示シンボルに置換し、簡易トポロジ表示のデータを第3データ格納部105に格納する(ステップS37)。そして処理は呼出元の処理に戻る。
この処理によれば、図11に示すような簡易表示シンボル(ハッチング付きブロック)を含む簡易トポロジ表示がなされるようになる。図5に示した通常のトポロジ表示と比較すると、モデルが未割り付けのシンボルC及びFを認識しやすくなっていることが分かる。
なお、簡易表示処理については、例えばステップS27までで処理を終了する場合(処理結果は図9)、ステップS33を行わない場合(処理結果は図10)などのバリエーションが可能である。
図3の処理の説明に戻って、トポロジエディタ104は、簡易表示処理部1040により生成された簡易トポロジ表示のデータを、表示装置に表示させる(ステップS9)。これによって、設計者は、モデル未割り付けの部品を簡単に特定できる。従って、設計者は、トポロジエディタ104等に対して指示を行って、トポロジエディタ104等は、モデル未割り付けの部品に対してモデルの割り付けを実施する(ステップS11)。例えば図2に示すようなデータ構造において、モデルの列にモデルIDが登録されていないレコードについて、モデルIDが登録されるようになる。また、トポロジのデータにも、モデル割り付けの結果を反映させる。
そして、解析処理部106は、設計者からの指示に応じて、例えば第3データ格納部105に格納されているデータを用いて、例えばノイズ解析等の解析処理を実行する(ステップS13)。この処理については従来と同様である。但し、解析処理部106は、解析処理の処理結果としてノイズ対策などのため修正を行うべき部品(例えば部品のピン)についてのデータを、第3データ格納部105に格納する。そして処理は、端子Aを介して図12の処理に移行する。
図12の処理の説明に移行して、トポロジエディタ104は、第3データ格納部105に格納されているデータから、修正すべき部品(具体的には部品のピン)を特定する(ステップS41)。そして、トポロジエディタ104の簡易表示処理部1040は、トポロジのデータにおいて、修正すべき部品のシンボル以外のシンボルを処理対象シンボルに設定する(ステップS43)。
その後、簡易表示処理部1040は、簡易表示処理を実行する(ステップS45)。本簡易表示処理は、上で述べた処理と同様である。上で述べた例では、モデル割り付け済みの部品のシンボルが処理対象シンボルであったが、ここでは修正がいらない部品のシンボルが処理対象シンボルとなる。すなわち、図9乃至図11のいずれであっても、点線で示したシンボルC及びFが、修正すべき部品のシンボルであることが容易に把握できるようになる。
そして、トポロジエディタ104は、ステップS45で生成された簡易トポロジ表示のデータを、表示装置に表示させる(ステップS47)。そして、設計者は、トポロジエディタ104等に指示を行って、修正作業を実施する(ステップS49)。
以上のような処理を実行することで、プリント配線基板の設計において、トポロジ表示を簡略化することができ、注目すべき部品を特定しやすくすることで、作業効率を向上させることができる。
また、上で述べた例では通常のトポロジ表示を行った上で簡易トポロジ表示を行う例を示したが、通常のトポロジ表示を行わずに、簡易トポロジ表示を行っても良い。この場合には、描画されるシンボルの数が減るため、描画処理が高速化され、情報処理装置100のレスポンスも高速化されるようになる。
以上本発明の実施の形態を説明したが、本発明はこれに限定されるものではない。例えば、図1に示した機能ブロック図は一例であり、プログラムモジュール構成とは一致しない場合もある。
また、処理フローについても、処理結果が変わらない限り、ステップの順番を入れ替えたり、複数ステップを並列に実行するようにしても良い。
なお、上で述べた情報処理装置100は、コンピュータ装置であって、図13に示すように、メモリ2501とCPU2503とハードディスク・ドライブ(HDD)2505と表示装置2509に接続される表示制御部2507とリムーバブル・ディスク2511用のドライブ装置2513と入力装置2515とネットワークに接続するための通信制御部2517とがバス2519で接続されている。オペレーティング・システム(OS:Operating System)及び本実施例における処理を実施するためのアプリケーション・プログラムは、HDD2505に格納されており、CPU2503により実行される際にはHDD2505からメモリ2501に読み出される。CPU2503は、アプリケーション・プログラムの処理内容に応じて表示制御部2507、通信制御部2517、ドライブ装置2513を制御して、所定の動作を行わせる。また、処理途中のデータについては、主としてメモリ2501に格納されるが、HDD2505に格納されるようにしてもよい。本技術の実施例では、上で述べた処理を実施するためのアプリケーション・プログラムはコンピュータ読み取り可能なリムーバブル・ディスク2511に格納されて頒布され、ドライブ装置2513からHDD2505にインストールされる。インターネットなどのネットワーク及び通信制御部2517を経由して、HDD2505にインストールされる場合もある。このようなコンピュータ装置は、上で述べたCPU2503、メモリ2501などのハードウエアとOS及びアプリケーション・プログラムなどのプログラムとが有機的に協働することにより、上で述べたような各種機能を実現する。
以上述べた本実施の形態をまとめると以下のようになる。
本実施の形態に係る表示方法は、(A)設計対象の配線基板における少なくとも一部の配線及び部品についてのトポロジのデータを格納するデータ格納部に格納されるトポロジのデータにおいて、着目すべき部品以外の部品に対応する1又は複数のシンボルを特定し、(B)1又は複数のシンボルの各々について、トポロジにおいて当該シンボルに接続される経路を辿って直近の分岐点までの経路をグループ化し、(C)グループ化された経路を第2の種類のシンボルに置換し、(D)第2の種類のシンボルを含むトポロジのデータを表示する処理を含む。
このような処理を行うことで、着目すべき部品以外の部品に対応するシンボルから伸びる経路が分岐点まで簡略化されるので、着目すべき部品を容易に認識できるようになる。
また、上で述べた表示方法は、(E)分岐点に複数の第2の種類のシンボルが接続されている場合には、当該複数の第2の種類のシンボルを統合する処理をさらに含むようにしても良い。このようにすれば、さらに簡略化を進めることができる。
さらに、上で述べた統合する処理が、分岐点に接続されるシンボルが全て第2の種類のシンボルである場合には、当該分岐点及び全ての第2の種類のシンボルを統合する処理を含むようにしても良い。このようにすればより簡略化が進む。
また、上で述べた表示方法は、(F)第2の種類のシンボルの各々について、当該第2の種類のシンボルに接続される経路を辿って直近の分岐点までの経路を当該第2の種類のシンボルに統合する処理をさらに含むようにしても良い。このようにすればより簡略化が進む。
なお、上記着目すべき部品が、特性データが割り付けられていない部品、又は修正指摘のある部品である場合もある。
なお、上記方法による処理をプロセッサ(又はコンピュータ)に行わせるためのプログラムを作成することができ、当該プログラムは、例えばフレキシブルディスク、CD−ROM、光磁気ディスク、半導体メモリ、ハードディスク等のコンピュータ読み取り可能な記憶媒体又は記憶装置に格納される。尚、中間的な処理結果はメインメモリ等の記憶装置に一時保管される。
以上の実施の形態を含む実施形態に関し、さらに以下の付記を開示する。
(付記1)
設計対象の配線基板における少なくとも一部の配線及び部品についてのトポロジのデータを格納するデータ格納部に格納される前記トポロジのデータにおいて、着目すべき部品以外の部品に対応する1又は複数のシンボルを特定し、
前記1又は複数のシンボルの各々について、前記トポロジにおいて当該シンボルに接続される経路を辿って直近の分岐点までの経路をグループ化し、
グループ化された経路を第2の種類のシンボルに置換し、
前記第2の種類のシンボルを含むトポロジのデータを表示する
処理を、コンピュータに実行させるためのプログラム。
(付記2)
前記分岐点に複数の第2の種類のシンボルが接続されている場合には、当該複数の第2の種類のシンボルを統合する
処理をさらに前記コンピュータに実行させるための付記1記載のプログラム。
(付記3)
前記統合する処理が、
前記分岐点に接続されるシンボルが全て前記第2の種類のシンボルである場合には、当該分岐点及び全ての前記第2の種類のシンボルを統合する
処理を含む付記2記載のプログラム。
(付記4)
前記第2の種類のシンボルの各々について、当該第2の種類のシンボルに接続される経路を辿って直近の分岐点までの経路を当該第2の種類のシンボルに統合する
処理をさらに前記コンピュータに実行させるための付記2記載のプログラム。
(付記5)
前記着目すべき部品が、特性データが割り付けられていない部品、又は修正指摘のある部品である
付記1乃至4のいずれか1つ記載のプログラム。
(付記6)
設計対象の配線基板における少なくとも一部の配線及び部品についてのトポロジのデータを格納するデータ格納部に格納される前記トポロジのデータにおいて、着目すべき部品以外の部品に対応する1又は複数のシンボルを特定する手段と、
前記1又は複数のシンボルの各々について、前記トポロジにおいて当該シンボルに接続される経路を辿って直近の分岐点までの経路をグループ化する手段と、
グループ化された経路を第2の種類のシンボルに置換する手段と、
前記第2の種類のシンボルを含むトポロジのデータを表示する手段と、
を有する情報処理装置。
101 第1データ格納部
102 実装設計支援部
103 第2データ格納部
104 トポロジエディタ
105 第3データ格納部
106 解析処理部
1040 簡易表示処理部

Claims (6)

  1. 設計対象の配線基板における少なくとも一部の配線及び部品についてのトポロジのデータを格納するデータ格納部に格納される前記トポロジのデータにおいて、着目すべき部品以外の部品に対応する1又は複数のシンボルを特定し、
    前記1又は複数のシンボルの各々について、前記トポロジにおいて当該シンボルに接続される経路を辿って直近の分岐点までの経路をグループ化し、
    グループ化された経路を第2の種類のシンボルに置換し、
    前記第2の種類のシンボルを含むトポロジのデータを表示する
    処理を、コンピュータに実行させるためのプログラム。
  2. 前記分岐点に複数の第2の種類のシンボルが接続されている場合には、当該複数の第2の種類のシンボルを統合する
    処理をさらに前記コンピュータに実行させるための請求項1記載のプログラム。
  3. 前記統合する処理が、
    前記分岐点に接続されるシンボルが全て前記第2の種類のシンボルである場合には、当該分岐点及び全ての前記第2の種類のシンボルを統合する
    処理を含む請求項2記載のプログラム。
  4. 前記第2の種類のシンボルの各々について、当該第2の種類のシンボルに接続される経路を辿って直近の分岐点までの経路を当該第2の種類のシンボルに統合する
    処理をさらに前記コンピュータに実行させるための請求項2記載のプログラム。
  5. 前記着目すべき部品が、特性データが割り付けられていない部品、又は修正指摘のある部品である
    請求項1乃至4のいずれか1つ記載のプログラム。
  6. 設計対象の配線基板における少なくとも一部の配線及び部品についてのトポロジのデータを格納するデータ格納部に格納される前記トポロジのデータにおいて、着目すべき部品以外の部品に対応する1又は複数のシンボルを特定する手段と、
    前記1又は複数のシンボルの各々について、前記トポロジにおいて当該シンボルに接続される経路を辿って直近の分岐点までの経路をグループ化する手段と、
    グループ化された経路を第2の種類のシンボルに置換する手段と、
    前記第2の種類のシンボルを含むトポロジのデータを表示する手段と、
    を有する情報処理装置。
JP2013141419A 2013-07-05 2013-07-05 トポロジ表示プログラム及び情報処理装置 Active JP6111906B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013141419A JP6111906B2 (ja) 2013-07-05 2013-07-05 トポロジ表示プログラム及び情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013141419A JP6111906B2 (ja) 2013-07-05 2013-07-05 トポロジ表示プログラム及び情報処理装置

Publications (2)

Publication Number Publication Date
JP2015014924A JP2015014924A (ja) 2015-01-22
JP6111906B2 true JP6111906B2 (ja) 2017-04-12

Family

ID=52436616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013141419A Active JP6111906B2 (ja) 2013-07-05 2013-07-05 トポロジ表示プログラム及び情報処理装置

Country Status (1)

Country Link
JP (1) JP6111906B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01255969A (ja) * 1988-04-06 1989-10-12 Hitachi Ltd 論理回路の表示装置及び表示方法
JPH0328968A (ja) * 1989-06-27 1991-02-07 Dainippon Printing Co Ltd 回路図作成方法
JPH05266113A (ja) * 1992-03-23 1993-10-15 Nec Corp 図面エディタ
JPH0696149A (ja) * 1992-09-17 1994-04-08 Kawasaki Steel Corp 電気回路設計用cad装置
JPH06139297A (ja) * 1992-10-23 1994-05-20 Ricoh Co Ltd 回路図自動生成装置及び回路図自動生成方法
JP2001134631A (ja) * 1999-11-09 2001-05-18 Hitachi Ltd トポロジ表示装置
JP5241371B2 (ja) * 2008-08-01 2013-07-17 アルパイン株式会社 多層プリント回路基板の配線表示装置
US8898618B2 (en) * 2009-03-26 2014-11-25 Altera Corporation Interactive simplification of schematic diagram of integrated circuit design

Also Published As

Publication number Publication date
JP2015014924A (ja) 2015-01-22

Similar Documents

Publication Publication Date Title
US7590963B2 (en) Integrating multiple electronic design applications
US7984413B2 (en) Wiring design processing method and wiring design processing apparatus
CN102855337A (zh) 自动化布线检查系统及方法
CN112235949A (zh) 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备
JP5691743B2 (ja) 実装設計支援プログラム、方法及び装置
JP6111906B2 (ja) トポロジ表示プログラム及び情報処理装置
US8504977B1 (en) Electronic device and method for generating electrical rule file for circuit board
JP2008310562A (ja) 回路シミュレーション用の抵抗網作成装置、及び抵抗網作成プログラム
CN101908082A (zh) 印刷电路板的阻抗设计方法及阻抗设计装置
JP2015228078A (ja) 情報処理装置、方法及びプログラム
JP2015158771A (ja) 回路設計およびプリント基板設計用クラウド型電子cadシステム
JP2010087244A (ja) 半導体集積回路、半導体集積回路のレイアウト方法、及び半導体集積回路のレイアウトプログラム
JP2007219930A (ja) シミュレーション方法およびプログラム
JP6040982B2 (ja) 電源系統ツリー設計支援システム及び電源系統ツリー設計方法
JP2014127165A (ja) 回路設計プログラム、回路設計装置及び回路設計方法
JP6981296B2 (ja) バス配線探索プログラム、バス配線探索方法および情報処理装置
CN103793574B (zh) 一种在单板上铺设铜箔的方法及装置
JP2005149445A (ja) 電子装置の端子群割付設計方法
TW201335781A (zh) 長度計算系統及長度計算方法
JP4733059B2 (ja) 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム
JPWO2009037738A1 (ja) 引出し配線方法、引出し配線プログラムおよび引出し配線装置
JP2006293701A (ja) ネット表示プログラムおよびネット表示方法
JP5264305B2 (ja) 回路編集支援方法、そのプログラム、その記録媒体、および回路編集支援装置
CN118031773A (zh) 孔数量确定方法、装置、存储介质及电子设备
JP2012203885A (ja) 回路図作成支援方法、プログラム及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170227

R150 Certificate of patent or registration of utility model

Ref document number: 6111906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150