JPH06139297A - 回路図自動生成装置及び回路図自動生成方法 - Google Patents

回路図自動生成装置及び回路図自動生成方法

Info

Publication number
JPH06139297A
JPH06139297A JP4285830A JP28583092A JPH06139297A JP H06139297 A JPH06139297 A JP H06139297A JP 4285830 A JP4285830 A JP 4285830A JP 28583092 A JP28583092 A JP 28583092A JP H06139297 A JPH06139297 A JP H06139297A
Authority
JP
Japan
Prior art keywords
circuit
netlist
circuit diagram
instance
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4285830A
Other languages
English (en)
Inventor
Takamitsu Yamada
孝光 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP4285830A priority Critical patent/JPH06139297A/ja
Publication of JPH06139297A publication Critical patent/JPH06139297A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 見易い回路図面を自動作成する回路図自動生
成方法及び回路図自動生成装置を提供する。 【構成】 ネットリスト情報とシンボル形状情報とに基
づいて回路図を生成する回路図自動生成装置において、
複数の信号線をバス信号線として束ねる自動バス化処理
装置10と、順序回路を抽出する自動順序回路処理装置
20と、あるインスタンスを一つのシンボルにて作成す
る自動階層化処理装置30と、を備えたことを特徴とす
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路図自動生成装置及
び回路図自動生成方法に関し、特に論理回路図の自動生
成装置及び論理回路図自動生成方法に関する。
【0002】
【従来の技術とその課題】論理回路図の構成を示した記
述文、回路の動作を示すフローチャート等に基づき論理
回路を構成する回路素子(以下、シンボルと記す場合も
ある)の接続情報を記載したネットリストを作成する、
論理合成ソフトウエア等の機能レベル設計がASICの
大規模化を背景に注目されている。又、上記ネットリス
トデータと、上記シンボルの形状の情報とに基づいて回
路図を自動生成する回路図自動生成装置は、回路設計者
に対して上記論理合成ソフトウエアをよりフレンドリー
なものとし、さらに、より見易い図面を自動生成するこ
とは、図面によるデバッグ作業の効率を向上させ設計効
率を向上させるのに有効である。しかし、この機能レベ
ル設計装置のほとんどはその出力をネットリストデータ
としているので、論理設計を主とし図面を使用しデバッ
グ等を行う論理回路の設計現場には、上記機能レベル設
計装置はなかなか浸透しないという問題点があった。本
発明は、このような問題点を解決するためになされたも
のであり、より見易い回路図面を自動作成し、かつその
生成された回路図面によってデバッグ作業が可能となる
回路図自動生成方法及び回路図自動生成装置を提供する
ことを目的とする。
【0003】
【課題を解決するための手段とその作用】請求項1に記
載した本発明の回路図自動生成装置は、回路図を構成す
る回路素子であるシンボルの接続情報であって各シンボ
ルに識別子を付すことでインスタンスとして回路図中の
同種類のシンボルどうしを区別したネットリストと該ネ
ットリストに含まれるシンボルの形状を示すシンボル情
報とに基づき回路図を自動生成する回路図自動生成装置
において、ビット幅のある出力端子あるいは入力端子を
有するシンボルについて上記出力端子あるいは上記入力
端子をバス端子に置き換えるバス端子置換手段と、上記
バス端子に置き換えた出力端子あるいは入力端子に接続
されていた信号線をバス信号情報として上記ネットリス
トを書き換えるバス信号線置換手段と、を備えたことを
特徴とする。
【0004】このように構成することで、バス端子置換
手段はビット幅のある出力端子あるいは入力端子をバス
端子への置き換えを行ない、バス信号線置換手段はバス
端子に置き換えられた出力端子等に接続されていた信号
線をバス信号線に置き換えるので、上記バス端子置換手
段及びバス信号線置換手段はより見易い回路図を作成す
るように作用する。
【0005】さらに請求項2に記載した本発明の回路図
自動生成装置は、回路図を構成する回路素子であるシン
ボルの接続情報であって各シンボルに識別子を付すこと
でインスタンスとして回路図中の同種類のシンボルどう
しを区別したネットリストと該ネットリストに含まれる
シンボルの形状を示すシンボル情報とに基づき回路図を
自動生成する回路図自動生成装置において、同一の制御
信号が供給されるフリップフロップのインスタンス群を
上記ネットリストから抽出するフリップフロップ抽出手
段と、上記フリップフロップ抽出手段にて抽出されたフ
リップフロップのインスタンス群に関するネットリスト
から順序回路を抽出する順序回路抽出手段と、上記順序
回路抽出手段にて抽出された順序回路を上記フリップフ
ロップのインスタンス群に関するネットリストから除く
ことで該ネットリストから組み合わせ回路を抽出する組
み合わせ回路抽出手段と、を備えたことを特徴とする。
【0006】このように構成することで、フリップフロ
ップ抽出手段は同一の制御信号が供給されるフリップフ
ロップのインスタンス群をネットリストから抽出し、順
序回路抽出手段は抽出されたフリップフロップのインス
タンス群から順序回路を抽出し、組み合わせ回路抽出手
段は組み合わせ回路を抽出するので、フリップフロップ
抽出手段、順序回路抽出手段、及び組み合わせ回路抽出
手段は、回路図のデバッグ時にデバッグが行い易い回路
図を生成するように作用する。
【0007】尚、請求項1記載の回路図自動生成装置は
請求項2記載の構成要素を備えるようにしても良い。
【0008】又、請求項2記載の順序回路抽出手段は、
上記フリップフロップ抽出手段にて抽出したフリップフ
ロップのそれぞれのインスタンス群の出力端子から信号
の伝達方向へ幅優先の探索を行うことで探索されたイン
スタンスに印情報を付すインスタンス探索手段と、上記
フリップフロップ抽出手段にて抽出したフリップフロッ
プのそれぞれのインスタンス群の入力端子から信号の伝
達方向に対して逆方向へ幅優先の探索にて上記印情報が
付されたインスタンスのみを抽出する印情報付インスタ
ンス抽出手段と、上記フリップフロップ抽出手段にて抽
出したフリップフロップのインスタンス群と上記印情報
付インスタンス抽出手段にて抽出された印情報付インス
タンス群とに接続している信号線を上記ネットリストか
ら抽出する順序回路信号線抽出手段と、を備えることも
できる。
【0009】又、請求項5に記載した本発明の回路図自
動生成装置は、回路図を構成する回路素子であるシンボ
ルの接続情報であって各シンボルに識別子を付すことで
インスタンスとして回路図中の同種類のシンボルどうし
を区別したネットリストと該ネットリストに含まれるシ
ンボルの形状を示すシンボル情報とに基づき回路図を自
動生成する回路図自動生成装置において、一の部分回路
を構成するすべてのインスタンスを上記ネットリストか
ら分割する部分回路分割手段と、上記部分回路分割手段
にて分割された一の部分回路に接続される信号線を上記
ネットリスト上で切断し切断した信号線部分に外部端子
を設け、上記一の部分回路に係る情報を上記ネットリス
トから抽出する部分回路抽出手段と、上記部分回路抽出
手段にて抽出された一の部分回路を新たなシンボルとす
る新規シンボル作成手段と、上記新規シンボル作成手段
にて新たに作成された一の部分回路のシンボルを使用し
上記一の部分回路の抽出後の上階層ネットリストを作成
する上階層ネットリスト作成手段と、を備えたことを特
徴とする。
【0010】このように構成することで、部分回路分割
手段及び信号線切断手段にてネットリストから分割され
た一の部分回路は、部分回路抽出手段及び新規シンボル
作成手段にて上記部分回路の部分が一つの新たなブロッ
ク図として表され、上階層ネットリスト作成手段は上記
部分回路が上階層の形態となった上階層ネットリストを
作成するように作用する。このように、部分回路分割手
段、信号線切断手段、部分回路抽出手段、新規シンボル
作成新規及び上階層ネットリスト作成手段は、例えば複
数のインスタンスを一つのブロックにて表示することを
可能とし、見易い回路図を作成可能なように作用する。
【0011】尚、請求項1又は3記載の回路図自動生成
装置に請求項5記載の構成要素を加えても良い。
【0012】又、本発明の回路図自動生成方法は、回路
図を構成する回路素子であるシンボルの接続情報であっ
て各シンボルに識別子を付すことでインスタンスとして
回路図中の同種類のシンボルどうしを区別したネットリ
ストと該ネットリストに含まれるシンボルの形状を示す
シンボル情報とに基づき回路図を自動生成する回路図自
動生成方法において、ビット幅のある出力端子あるいは
入力端子を有するシンボルについて上記出力端子あるい
は上記入力端子をバス端子に置き換えるバス端子置換工
程と、上記バス端子に置き換えた出力端子あるいは入力
端子に接続されていた信号線をバス信号情報として上記
ネットリストを書き換えるバス信号線置換工程と、を備
えたことを特徴とする。
【0013】又、本発明の回路図自動生成方法は、回路
図を構成する回路素子であるシンボルの接続情報であっ
て各シンボルに識別子を付すことでインスタンスとして
回路図中の同種類のシンボルどうしを区別したネットリ
ストと該ネットリストに含まれるシンボルの形状を示す
シンボル情報とに基づき回路図を自動生成する回路図自
動生成方法において、同一の制御信号が供給されるフリ
ップフロップのインスタンス群を上記ネットリストから
抽出するフリップフロップ抽出工程と、上記フリップフ
ロップ抽出工程にて抽出されたフリップフロップのイン
スタンス群に関するネットリストから順序回路を抽出す
る順序回路抽出工程と、上記順序回路抽出工程にて抽出
された順序回路を上記フリップフロップのインスタンス
群に関するネットリストから除くことで該ネットリスト
から組み合わせ回路を抽出する組み合わせ回路抽出工程
と、を備えたことを特徴とする。
【0014】さらに本発明の回路図自動生成方法は、回
路図を構成する回路素子であるシンボルの接続情報であ
って各シンボルに識別子を付すことでインスタンスとし
て回路図中の同種類のシンボルどうしを区別したネット
リストと該ネットリストに含まれるシンボルの形状を示
すシンボル情報とに基づき回路図を自動生成する回路図
自動生成方法において、一の部分回路を構成するすべて
のインスタンスを上記ネットリストから分割する部分回
路分割工程と、上記部分回路分割工程にて分割された一
の部分回路に接続される信号線を上記ネットリスト上で
切断する信号線切断工程と、上記信号線切断工程にて切
断した信号線部分に外部端子を設け、上記一の部分回路
に係る情報を上記ネットリストから抽出する部分回路抽
出工程と、上記部分回路抽出工程にて抽出された一の部
分回路を新たなシンボルとする新規シンボル作成工程
と、上記新規シンボル作成工程にて新たに作成された一
の部分回路のシンボルを使用し上記一の部分回路の抽出
後の上階層ネットリストを作成する上階層ネットリスト
作成工程と、を備えたことを特徴とする。
【0015】
【実施例】本発明の回路図自動生成装置の一実施例につ
いて、図1を参照し以下に説明する。尚、本実施例では
作成する回路図は論理回路図として説明するが、当該回
路図自動生成装置はこれに限らずその他の電気回路図に
も適用することができる。
【0016】ネットリストデータが供給され、このネッ
トリストデータからシンボルと各シンボル間の接続関係
とを記述したネットリスト情報を読み出すネットリスト
読取装置1の出力側は、上記ネットリスト情報、後述す
るシンボル形状情報、及びその他処理に必要となるデー
タを格納する内部データベース格納装置3に接続され
る。尚、ネットリストデータとは、論理回路図における
各シンボルとこれらのシンボル間の接続情報が記載され
情報をいう。又、上記シンボルの形状情報を含むシンボ
ルデータが供給され、上記シンボル形状情報を読み取る
シンボル形状情報読取装置2の出力側も内部データベー
ス格納装置3に接続される。内部データベース格納装置
3には、自動バス化処理装置10、自動順序回路抽出装
置20及び自動階層化処理装置30がそれぞれ接続され
ている。
【0017】自動バス化処理装置10は、バス端子置き
換え装置11及びバス信号線置き換え装置12から構成
される。バス端子置き換え装置11は、入力側が内部デ
ータベース格納装置3に接続され出力側が後述するバス
信号線置き換え装置12及び処理後シンボル形状情報格
納装置5に接続され、図3に示すように、アダーの入力
端子A0ないしA3、アダーの出力端子C0ないしC
3、レジスタの入力端子IN0ないしIN3、レジスタ
の出力端子OUT0ないしOUT3等のように、パラレ
ルに複数ビット分の出力端子あるいは入力端子をまとめ
て、図4に示すように、それぞれ一つのバス端子とす
る。
【0018】バス信号線置き換え装置12は、出力側が
内部データベース格納装置3に接続され、バス端子置き
換え装置11にてバス端子に置き換えた出力端子等に接
続されていた信号線を例えば一本のバス信号線にて表示
するようにネットリストを書き換える。即ち、バス信号
線置き換え装置12は、例えば図3に示すように、アダ
ーの入力端子A0ないしA3とレジスタの出力端子OU
T0ないしOUT3とをそれぞれ接続している信号線を
図4に示すように一本のバス信号線にて接続するもので
ある。尚、置き換えるバス信号線は一本に限るものでは
なく、複数本にて構成しても良い。
【0019】尚、一つの論理回路図内には通常例えばイ
ンバータ、フリップフロップ等のようなシンボルが同種
類のものであっても複数個存在するので、同種類のシン
ボルであっても各シンボルを区別するため識別子を付し
ている。このように識別子の付されたシンボルをインス
タンスと呼ぶ。よって、一つの処理しようとする論理回
路図内で同一のインスタンスが複数存在することはな
い。
【0020】自動順序回路抽出装置20は、フリップフ
ロップ抽出装置21、順序回路抽出装置22、及び組み
合わせ回路抽出装置23の各装置から構成される。フリ
ップフロップ抽出装置21は、入力側が内部データベー
ス格納装置3に接続され出力側は次段の順序回路抽出装
置22に接続され、図6に示すような回路図において例
えばクロック信号やリセット信号等の制御信号が同じも
のが供給される、図7にて斜線を施したフリップフロッ
プのインスタンス群を内部データベース格納装置3に格
納されているネットリスト情報から抽出する。
【0021】順序回路抽出装置22は、図示していない
が、インスタンス探索装置と、印情報付インスタンス抽
出装置と、順序回路信号線抽出装置とから構成され、順
序回路抽出装置22の出力側、即ち順序回路信号線抽出
装置の出力側は次段の組み合わせ回路抽出装置及び上述
した内部データベース格納装置3に接続される。インス
タンス探索装置は、図8に示すように、フリップフロッ
プ抽出装置21にて抽出されたフリップフロップのイン
スタンス群のすべてのデータ出力端子より信号の出力方
向に幅優先の探索を行い、上記フリップフロップのイン
スタンス群に接続されるインスタンスを上記ネットリス
ト情報から抽出し、図8にレ点にて示すように抽出した
インスタンスに印を付す。以下、この印を付けたインス
タンスを印情報付インスタンスとする。
【0022】印情報付インスタンス抽出装置は、フリッ
プフロップ抽出装置21にて抽出されたフリップフロッ
プのインスタンス群のすべてのデータ入力端子(上記制
御信号の入力端子を除く)について信号の入力方向とは
逆方向へ幅優先の探索を行い探索される、上記フリップ
フロップのインスタンス群に接続されるインスタンスの
内、上記印情報付インスタンスのみを抽出する。以下、
このようにして抽出されたインスタンスを順序回路構成
インスタンスとする。
【0023】順序回路信号線抽出装置は、上述した、抽
出されたフリップフロップのインスタンス群、上記印情
報付インスタンス、及び上記順序回路構成インスタンス
に関する信号線を上記ネットリスト情報から抽出する。
尚、上述した、抽出されたフリップフロップのインスタ
ンス群、上記印情報付インスタンス、及び上記順序回路
構成インスタンスに関する信号線にて順序回路を構成し
ている。
【0024】組み合わせ回路抽出装置23は、出力側が
内部データベース格納装置3に接続され、自動順序回路
抽出装置20に供給された回路群から上述した順序回路
抽出装置22にて抽出された順序回路群を除くことで組
み合わせ回路を抽出する。
【0025】自動階層化処理装置30は、入力側が内部
データベース格納装置3に接続され出力側が次段の部分
回路抽出装置32に接続される部分回路分割装置31、
出力側が次段の新規シンボル作成装置33及び内部デー
タベース格納装置3に接続される部分回路抽出装置3
2、出力側が次段の上階層ネットリスト作成装置34及
び処理後シンボル形状情報格納装置5に接続される新規
シンボル作成装置33、及び出力側が内部データベース
格納装置3に接続される上階層ネットリスト作成装置3
4の各装置から構成される。
【0026】部分回路分割装置31は、内部データベー
ス格納装置3に格納されるネットリスト情報から、ある
インスタンスを抽出し、抽出したインスタンスをある区
画にて区画化し、この区画内に含まれるインスタンス
(以下、区画内インスタンスと呼ぶ)と該区画外に存在
し上記区画内インスタンスに接続されているインスタン
ス(以下、区画外インスタンスと呼ぶ)とを接続してい
る信号線を上記ネットリスト情報において切断する。
尚、上記区画内インスタンスの数は、通常複数である
が、一つでも良い。
【0027】部分回路分割装置31の動作を図12を参
照し具体的に説明する。図12の(a)にて点線で囲み
示すように、部分回路分割装置31は、操作者にて指定
されたORシンボル53ないし55に関する情報を内部
データベース格納装置3内のネットリストから抽出しこ
の情報を部分回路として分割する。
【0028】次に、部分回路抽出装置32は、部分回路
分割装置31にて分割した部分回路部分における上記ネ
ットリスト情報において、図12の(b)に示すよう
に、区画内インスタンスの信号線の切断部分に外部端
子、SIN0,SIN1等を付すことで上記区画を独立
した回路とし、この独立した回路を上記ネットリストか
ら抽出する。
【0029】新規シンボル作成装置33は、部分回路抽
出装置32にて抽出された部分回路部分について、図1
2の(c)に示すように、上記部分回路の上階層のシン
ボルとして新たなシンボルを設定しこの上階層シンボル
には上述したSIN0等の端子を付す。
【0030】上階層ネットリスト作成装置34は、上記
ネットリスト情報において上記区画外インスタンスの信
号線の切断箇所を上記上階層シンボルに付された上記外
部端子に接続するように、又、部分回路抽出装置32が
行った、外部端子を設けたこと、上記上階層シンボルを
作成したことをも加味して上記ネットリストを書き換え
る。したがって、書き換えられたネットリストに基づき
回路図を作成すると、図12の(d)に示すような回路
図が作成される。
【0031】このように自動バス化処理装置10、自動
順序回路抽出装置20及び自動階層化処理装置30が接
続される内部データベース格納装置3の出力側は、内部
データ格納装置3が送出するネットリスト情報及びシン
ボル形状情報に基づき論理回路図を作成する論理回路図
生成装置4に接続される。論理回路図生成装置4は、当
該回路図自動生成装置の外部に設けられる論理回路図デ
ータ格納装置6に接続される。
【0032】尚、本実施例では、内部データベース格納
装置3には、自動バス化処理装置10、自動順序回路抽
出装置20及び自動階層化処理装置30のすべてが接続
されるようにしたが、いずれか一つの装置のみ又はいず
れか二つの装置を組み合わせて接続するようにしても良
い。
【0033】以上のように構成される回路図自動生成装
置の動作を以下に説明する。ネットリスト読取装置1及
びシンボル形状情報読取装置2はそれぞれ、ネットリス
トデータ及びシンボルデータよりネットリスト情報及び
シンボル形状情報を読み取り、読み取ったネットリスト
情報及びシンボル形状情報を内部データベース格納装置
3に送出し、内部データベース格納装置3はこれらの情
報を格納する。
【0034】自動バス化処理装置10を構成するバス端
子置き換え装置11は、図2のステップ(図内ではSに
て示す)101にて、内部データベース格納装置3に格
納されているネットリスト情報を読み出し、ステップ1
02にて、図3に示すように、パラレルに複数ビット分
の出力端子あるいは入力端子をまとめて、図4に示すよ
うにそれぞれ一つのバス端子とし、このようにバス端子
に置換されたシンボルを送出する。
【0035】バス信号線置き換え装置12は、ステップ
103に示すように、バス端子としてまとめられた上記
出力端子等に接続されていた信号線に関する情報を上記
ネットリストから抽出し、上記信号線を例えば一本のバ
ス信号線に束ね、ネットリスト情報がそのような記述と
なるようにネットリスト情報を書き換え、書き換えたネ
ットリスト情報を内部データベース格納装置3に送出す
る。そして内部データベース格納装置3は、ネットリス
ト情報を論理回路図生成装置4へ送出し、ステップ10
4に示すように、論理回路図生成装置4は回路図を作成
する。
【0036】上述した動作を図3を参照し具体的に説明
する。図3では、アダー40の出力端子C0ないしC3
はレジスタ41の入力端子IN0ないしIN3にそれぞ
れ接続され、レジスタ41の出力端子OUT0ないしO
UT3はアダー40の一方の入力端子A0ないしA3に
それぞれ接続されている。よって上記ネットリスト情報
において、例えばアダー40の入力端子A0に接続され
る信号線の情報を示すネット1という情報にはアダー4
0というインスタンスの入力端子A0に接続され、かつ
レジスタ41の出力端子OUT0に接続される旨の記述
があり、又、アダー40の入力端子A1に接続される信
号線の情報を示すネット2という情報にはアダー40と
いうインスタンスの入力端子A1に接続され、かつレジ
スタ41の出力端子OUT1に接続される旨の記述があ
り、同様に、ネット3、ネット4という情報にはアダー
40というインスタンスの入力端子A2、A3に接続さ
れ、かつレジスタ41の出力端子OUT2、OUT3に
接続される旨の記述がある。
【0037】ネットリスト情報からバス端子置き換え装
置11が同じインスタンスの抽出動作を行うことで、上
記具体例ではネット1ないし4がネットリスト情報から
抽出される。そしてバス端子置き換え装置11は、これ
らの抽出したネットリスト情報に基づき上記入力端子A
0ないしA3等を一つのバス端子43等に置き換える。
【0038】次に、バス信号線置き換え装置12は、図
4に示すように、上記ネット1ないし4を一本に束ねバ
ス信号線42とし、そのような接続関係となるようにネ
ットリスト情報を書き換える。尚、バス信号線は一本と
しなくとも複数本としても良い。同様に、アダー40の
出力端子とレジスタ41の入力端子との接続情報等も抽
出される。したがって、作成される回路図は、図4に示
すように同じインスタンスに接続される信号線が束ねら
れバス信号線として表示されるので、表示される信号線
の数が減少し、又、バス信号線にて表示することで信号
の流れが認識し易く、デバッグ効率を向上させることが
できる。
【0039】次に、自動順序回路抽出装置20の動作を
説明する。自動順序回路抽出装置20を構成するフリッ
プフロップ抽出装置21は、図5のステップ111及び
112に示すように、内部データベース格納装置3に格
納されているネットリスト情報から、クロック信号やリ
セット信号等の制御信号が同一のものが供給されるフリ
ップフロップのインスタンス群、例えば図7に示すフリ
ップフロップのインスタンス45ないし47を抽出す
る。
【0040】ステップ113において、自動順序回路抽
出装置20に備わる順序回路抽出装置22を構成するイ
ンスタンス探索手段は、抽出したすべてのフリップフロ
ップのインスタンスが有するすべての出力端子から信号
の出力方向に幅優先の探索を行い、訪問したインスタン
ス、例えば図8に示すインスタンス48ないし51に印
を付けていく。
【0041】ステップ114において、上記順序回路抽
出装置22に含まれる印情報付インスタンス抽出装置
は、上記ステップ112にて抽出したすべてのフリップ
フロップのインスタンス45ないし47のデータ入力端
子から信号の入力方向とは逆方向へ幅優先の探索を行
い、ステップ113にて印を付したインスタンスを抽出
していく。即ち、ステップ113において抽出されたイ
ンスタンスはインスタンス48ないし51であり、ステ
ップ114の動作にてこれらのインスタンス48ないし
51は抽出される。しかし、図9に示すようにフリップ
フロップのインスタンス47から探索されるインスタン
ス52は、ステップ113の動作により抽出される条件
を満たしておらずステップ113にて抽出されていない
のでステップ114においても抽出されない。
【0042】ステップ115において、上記自動順序回
路抽出装置20に含まれる順序回路信号線抽出装置は、
図10に示すように、上記ステップ112にて抽出され
たフリップフロップのインスタンス群45ないし47、
ステップ114にて抽出されたインスタンス48ないし
51を順序回路とみなし、又、これらを接続する信号線
をネットリストから抽出する。
【0043】又、ステップ116において、組み合わせ
回路抽出装置23は、順序回路抽出装置22にて抽出さ
れた順序回路に関する情報を、自動順序回路抽出装置2
0に供給されているネットリストから除くことで残りの
回路部分を組み合わせ回路とする。ステップ117にお
いて、上記順序回路部分及び組み合わせ回路部分をネッ
トリスト情報において順序回路ネットリスト及び組み合
わせ回路ネットリストとして他のネットリスト情報とは
区別するようにしてネットリスト情報を書き換え、書き
換えたネットリスト情報を内部データベース格納装置3
へ送出する。内部データベース格納装置3から論理回路
図作成装置4へネットリスト情報等が送出されること
で、例えば上記順序回路に該等する部分のみの表示が太
線にて表されたり、色を変えて表示されたりする。
【0044】このように回路図において順序回路のみの
表示を変化させることで、回路に含まれる機能を分割す
ることができ、作成された回路図は設計者におけるデバ
ッグ効率を向上させることができる。尚、組み合わせ回
路部分のみの表示を変化させるようにしてももちろん良
い。
【0045】次に、自動階層化処理装置30の動作を説
明する。自動階層化処理装置30を構成する部分回路分
割装置31は、例えば図12の(a)に示すような回路
図において、図11のステップ121にて、設計者が指
定したインスタンス53ないし55をネットリスト情報
から区画化する。尚、設計者が指定するインスタンスの
数に制限はなく、複数であっても、又一つであっても良
い。
【0046】部分回路抽出装置32は、ステップ122
において、上記区画内に含まれる区画内インスタンス5
3ないし55と、上記区画に含まれず上記区画内インス
タンス53ないし55に接続されている区画外インスタ
ンス56ないし58とを接続するすべての信号線、即ち
ネットをネットリスト情報内で切断する。
【0047】ステップ123において、部分回路抽出装
置32は、図12の(b)に示すように、上記区画内イ
ンスタンス53ないし55とこれらに接続している信号
線とをネットリスト情報から抽出し、上記切断した信号
線の切断箇所に外部端子SIN0、SIN1、SOUT
0等を付し、独立した回路とする。
【0048】ステップ124において、新規シンボル作
成装置33は、ステップ123にて独立させた回路につ
いて、図12の(c)に示すように新規にシンボルを作
成し、このシンボルを上記区画内インスタンスの上階層
シンボル59とする。尚、新規シンボル作成装置33は
上記上階層シンボル59を処理後シンボル形状情報格納
装置5へ送出する。
【0049】上階層ネットリスト作成装置34は、新規
シンボル作成装置33から供給される情報に基づき、ネ
ットリスト情報を書き換え、書き換えたネットリスト情
報を内部データベース格納装置3へ送出する。
【0050】そして内部データベース格納装置3からネ
ットリスト情報等が論理回路図生成装置4へ送出される
ことで、ステップ126にて、論理回路図生成装置4
は、図12の(d)に示すように、上階層シンボル59
が一つのブロックとして表示された回路図を作成する。
【0051】このように自動階層化処理装置30によれ
ば、回路中のある区画に含まれる回路構成を下階層にも
つ一つのインスタンスに上記区画に含まれる回路構成を
置き換えることができるので、図面の自動生成装置を多
様な目的に幅広く活用することができる。
【0052】特に、自動順序回路抽出装置20と、順序
階層化処理装置30とを組み合せて設けることで、自動
順序回路抽出装置20で抽出した順序回路と組み合せ回
路とを自動階層化処理装置30で抽出する部分回路とし
て扱うことで、順序回路、組み合せ回路それぞれを区別
して階層化させることができる。これによって回路の機
能が理解し易い回路図を生成することができる。
【0053】尚、以上説明した、自動バス化処理装置1
0、自動順序回路抽出装置20及び自動階層化装置30
は、回路図自動生成装置内にそれらのすべてが設けられ
ていてもよいし、いずれか一つのみ、又は組み合わせて
設けるようにしても良い。
【0054】
【発明の効果】以上詳述したように本発明によれば、ビ
ット幅のある出力端子あるいは入力端子をバス端子に置
き換え、さらに上記出力端子等に接続されていた信号線
をバス信号情報としてネットリストを書き換えるように
構成したことより、同じインスタンスに接続される複数
の信号線はバス信号線として書き換えられ、よって回路
図内の信号線数が減少し、見易い回路図を作成できると
ともに、信号の流れの認識を容易にするので設計者にお
いてデバッグが容易となり設計効率を向上させることが
できる。
【0055】又、本発明によれば、回路図内において順
序回路のみを他と異ならせて表示することができるよう
に構成したことより、回路に含まれる機能を分割して表
示することができ、又、順序回路が他と異ならせて表示
されることは設計者においてデバッグが容易となり設計
効率を向上させることができる。
【0056】又、本発明によれば、回路中のある区画に
含まれる回路構成を下階層にもつ一つのインスタンス
に、当該区画に含まれる回路構成を置き換えることがで
きるように構成したことより、回路全体の構成の認識が
容易となり、設計者においてデバッグが容易となり設計
効率を向上させることができる。
【0057】又、本発明によれば、順序回路抽出手段に
て抽出された順序回路と、組み合わせ回路抽出手段にて
抽出された組み合わせ回路とを部分回路抽出手段にて抽
出する部分回路として扱うことで、上記順序回路、組み
合わせ回路のそれぞれを区分して階層化させることがで
き、これによって回路機能が理解し易い回路図を作成す
ることができる。
【図面の簡単な説明】
【図1】 本発明の回路図自動生成装置の一実施例にお
ける構成を示すブロック図である。
【図2】 本発明の回路図自動生成装置を構成する自動
バス化処理装置の動作を示すフローチャートである。
【図3】 本発明の回路図自動生成装置を構成する自動
バス化処理装置の動作を説明するための回路図である。
【図4】 本発明の回路図自動生成装置を構成する自動
バス化処理装置の動作を説明するための回路図である。
【図5】 本発明の回路図自動生成装置を構成する自動
順序回路抽出装置の動作を示すフローチャートである。
【図6】 本発明の回路図自動生成装置を構成する自動
順序回路抽出装置の動作を説明するための回路図であ
る。
【図7】 本発明の回路図自動生成装置を構成する自動
順序回路抽出装置の動作を説明するための回路図であ
る。
【図8】 本発明の回路図自動生成装置を構成する自動
順序回路抽出装置の動作を説明するための回路図であ
る。
【図9】 本発明の回路図自動生成装置を構成する自動
順序回路抽出装置の動作を説明するための回路図であ
る。
【図10】 本発明の回路図自動生成装置を構成する自
動順序回路抽出装置の動作を説明するための回路図であ
る。
【図11】 本発明の回路図自動生成装置を構成する自
動階層化処理装置の動作を示すフローチャートである。
【図12】 (a)ないし(d)は、本発明の回路図自
動生成装置を構成する自動階層化処理装置の動作を説明
するための回路図である。
【符号の説明】
3…内部データベース格納装置、4…論理回路図生成装
置、10…自動バス化処理装置、11…バス端子置き換
え装置、12…バス信号線置き換え装置、20…自動順
序回路抽出装置、21…フリップフロップ抽出装置、2
2…順序回路抽出装置、23…組み合わせ回路抽出装
置、30…自動階層化処理装置、31…部分回路分割装
置、32…部分回路抽出装置、33…新規シンボル作成
装置、34…上階層ネットリスト作成装置。

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 回路図を構成する回路素子であるシンボ
    ルの接続情報であって各シンボルに識別子を付すことで
    インスタンスとして回路図中の同種類のシンボルどうし
    を区別したネットリストと該ネットリストに含まれるシ
    ンボルの形状を示すシンボル情報とに基づき回路図を自
    動生成する回路図自動生成装置において、 ビット幅のある出力端子あるいは入力端子を有するシン
    ボルについて上記出力端子あるいは上記入力端子をバス
    端子に置き換えるバス端子置換手段と、 上記バス端子に置き換えた出力端子あるいは入力端子に
    接続されていた信号線をバス信号情報として上記ネット
    リストを書き換えるバス信号線置換手段と、を備えたこ
    とを特徴とする回路図自動生成装置。
  2. 【請求項2】 回路図を構成する回路素子であるシンボ
    ルの接続情報であって各シンボルに識別子を付すことで
    インスタンスとして回路図中の同種類のシンボルどうし
    を区別したネットリストと該ネットリストに含まれるシ
    ンボルの形状を示すシンボル情報とに基づき回路図を自
    動生成する回路図自動生成装置において、 同一の制御信号が供給されるフリップフロップのインス
    タンス群を上記ネットリストから抽出するフリップフロ
    ップ抽出手段と、 上記フリップフロップ抽出手段にて抽出されたフリップ
    フロップのインスタンス群に関するネットリストから順
    序回路を抽出する順序回路抽出手段と、 上記順序回路抽出手段にて抽出された順序回路を上記フ
    リップフロップのインスタンス群に関するネットリスト
    から除くことで該ネットリストから組み合わせ回路を抽
    出する組み合わせ回路抽出手段と、を備えたことを特徴
    とする回路図自動生成装置。
  3. 【請求項3】 請求項2記載の構成要素を備えた、請求
    項1記載の回路図自動生成装置。
  4. 【請求項4】 上記順序回路抽出手段は、 上記フリップフロップ抽出手段にて抽出したフリップフ
    ロップのそれぞれのインスタンス群の出力端子から信号
    の伝達方向へ幅優先の探索を行うことで探索されたイン
    スタンスに印情報を付すインスタンス探索手段と、 上記フリップフロップ抽出手段にて抽出したフリップフ
    ロップのそれぞれのインスタンス群の入力端子から信号
    の伝達方向に対して逆方向へ幅優先の探索にて上記印情
    報が付されたインスタンスのみを抽出する印情報付イン
    スタンス抽出手段と、 上記フリップフロップ抽出手段にて抽出したフリップフ
    ロップのインスタンス群と上記印情報付インスタンス抽
    出手段にて抽出された印情報付インスタンス群とに接続
    している信号線を上記ネットリストから抽出する順序回
    路信号線抽出手段と、を備えた請求項2又は3記載の回
    路図自動生成装置。
  5. 【請求項5】 回路図を構成する回路素子であるシンボ
    ルの接続情報であって各シンボルに識別子を付すことで
    インスタンスとして回路図中の同種類のシンボルどうし
    を区別したネットリストと該ネットリストに含まれるシ
    ンボルの形状を示すシンボル情報とに基づき回路図を自
    動生成する回路図自動生成装置において、 一の部分回路を構成するすべてのインスタンスを上記ネ
    ットリストから分割する部分回路分割手段と、 上記部分回路分割手段にて分割された一の部分回路に接
    続される信号線を上記ネットリスト上で切断し切断した
    信号線部分に外部端子を設け、上記一の部分回路に係る
    情報を上記ネットリストから抽出する部分回路抽出手段
    と、 上記部分回路抽出手段にて抽出された一の部分回路を新
    たなシンボルとする新規シンボル作成手段と、 上記新規シンボル作成手段にて新たに作成された一の部
    分回路のシンボルを使用し上記一の部分回路の抽出後の
    上階層ネットリストを作成する上階層ネットリスト作成
    手段と、を備えたことを特徴とする回路図自動生成装
    置。
  6. 【請求項6】 請求項5記載の構成要素を備えた、請求
    項1又は3記載の回路図自動生成装置。
  7. 【請求項7】 回路図を構成する回路素子であるシンボ
    ルの接続情報であって各シンボルに識別子を付すことで
    インスタンスとして回路図中の同種類のシンボルどうし
    を区別したネットリストと該ネットリストに含まれるシ
    ンボルの形状を示すシンボル情報とに基づき回路図を自
    動生成する回路図自動生成方法において、 ビット幅のある出力端子あるいは入力端子を有するシン
    ボルについて上記出力端子あるいは上記入力端子をバス
    端子に置き換えるバス端子置換工程と、 上記バス端子に置き換えた出力端子あるいは入力端子に
    接続されていた信号線をバス信号情報として上記ネット
    リストを書き換えるバス信号線置換工程と、を備えたこ
    とを特徴とする回路図自動生成方法。
  8. 【請求項8】 回路図を構成する回路素子であるシンボ
    ルの接続情報であって各シンボルに識別子を付すことで
    インスタンスとして回路図中の同種類のシンボルどうし
    を区別したネットリストと該ネットリストに含まれるシ
    ンボルの形状を示すシンボル情報とに基づき回路図を自
    動生成する回路図自動生成方法において、 同一の制御信号が供給されるフリップフロップのインス
    タンス群を上記ネットリストから抽出するフリップフロ
    ップ抽出工程と、 上記フリップフロップ抽出工程にて抽出されたフリップ
    フロップのインスタンス群に関するネットリストから順
    序回路を抽出する順序回路抽出工程と、 上記順序回路抽出工程にて抽出された順序回路を上記フ
    リップフロップのインスタンス群に関するネットリスト
    から除くことで該ネットリストから組み合わせ回路を抽
    出する組み合わせ回路抽出工程と、を備えたことを特徴
    とする回路図自動生成方法。
  9. 【請求項9】 請求項8記載の工程を備えた、請求項7
    記載の回路図自動生成方法。
  10. 【請求項10】 上記順序回路抽出工程は、 上記フリップフロップ抽出工程にて抽出したフリップフ
    ロップのそれぞれのインスタンス群の出力端子から信号
    の伝達方向へ幅優先の探索を行うことで探索されたイン
    スタンスに印情報を付すインスタンス探索工程と、 上記フリップフロップ抽出工程にて抽出したフリップフ
    ロップのそれぞれのインスタンス群の入力端子から信号
    の伝達方向に対して逆方向へ幅優先の探索にて上記印情
    報が付されたインスタンスのみを抽出する印情報付イン
    スタンス抽出工程と、 上記フリップフロップ抽出工程にて抽出したフリップフ
    ロップのインスタンス群と上記印情報付インスタンス抽
    出工程にて抽出された印情報付インスタンス群とに接続
    している信号線を上記ネットリストから抽出する順序回
    路信号線抽出工程と、を備えた請求項8又は9記載の回
    路図自動生成方法。
  11. 【請求項11】 回路図を構成する回路素子であるシン
    ボルの接続情報であって各シンボルに識別子を付すこと
    でインスタンスとして回路図中の同種類のシンボルどう
    しを区別したネットリストと該ネットリストに含まれる
    シンボルの形状を示すシンボル情報とに基づき回路図を
    自動生成する回路図自動生成方法において、 一の部分回路を構成するすべてのインスタンスを上記ネ
    ットリストから分割する部分回路分割工程と、 上記部分回路分割工程にて分割された一の部分回路に接
    続される信号線を上記ネットリスト上で切断する信号線
    切断工程と、 上記信号線切断工程にて切断した信号線部分に外部端子
    を設け、上記一の部分回路に係る情報を上記ネットリス
    トから抽出する部分回路抽出工程と、 上記部分回路抽出工程にて抽出された一の部分回路を新
    たなシンボルとする新規シンボル作成工程と、 上記新規シンボル作成工程にて新たに作成された一の部
    分回路のシンボルを使用し上記一の部分回路の抽出後の
    上階層ネットリストを作成する上階層ネットリスト作成
    工程と、を備えたことを特徴とする回路図自動生成方
    法。
  12. 【請求項12】 請求項11記載の工程を備えた、請求
    項7又は9記載の回路図自動生成方法。
JP4285830A 1992-10-23 1992-10-23 回路図自動生成装置及び回路図自動生成方法 Pending JPH06139297A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4285830A JPH06139297A (ja) 1992-10-23 1992-10-23 回路図自動生成装置及び回路図自動生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4285830A JPH06139297A (ja) 1992-10-23 1992-10-23 回路図自動生成装置及び回路図自動生成方法

Publications (1)

Publication Number Publication Date
JPH06139297A true JPH06139297A (ja) 1994-05-20

Family

ID=17696635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4285830A Pending JPH06139297A (ja) 1992-10-23 1992-10-23 回路図自動生成装置及び回路図自動生成方法

Country Status (1)

Country Link
JP (1) JPH06139297A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015014924A (ja) * 2013-07-05 2015-01-22 富士通株式会社 トポロジ表示プログラム及び情報処理装置
US10235071B2 (en) 2016-11-29 2019-03-19 Kabushiki Kaisha Toshiba Tiered storage system, storage controller and tiering control method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015014924A (ja) * 2013-07-05 2015-01-22 富士通株式会社 トポロジ表示プログラム及び情報処理装置
US10235071B2 (en) 2016-11-29 2019-03-19 Kabushiki Kaisha Toshiba Tiered storage system, storage controller and tiering control method

Similar Documents

Publication Publication Date Title
DE68929518T2 (de) Verfahren zur Verwendung einer elektronisch wiederkonfigurierbaren Gatterfeld-Logik und dadurch hergestelltes Gerät
Roy et al. Auto/autograph
DE69817581T2 (de) System und verfahren zum umwandeln von graphischen programmen in hardware-implementierungen
US6782511B1 (en) Behavioral-synthesis electronic design automation tool business-to-business application service provider
US7873927B1 (en) Partitioning a large design across multiple devices
Hartmanis Loop-free structure of sequential machines
US6996788B2 (en) Hardware-operation description conversion method and program therefor
CN109947025B (zh) 一种集群测控装置配置方法
US5912819A (en) Method for designing an architectural system
JP2627512B2 (ja) ネツトワーク図作成装置
US6480985B1 (en) Method and apparatus for graphically presenting an integrated circuit design
US5754442A (en) Path analyzing displaying apparatus for designing logic circuit
CN106096159A (zh) 一种云平台下的分布式系统行为仿真分析系统的实现方法
JPH06139297A (ja) 回路図自動生成装置及び回路図自動生成方法
US20010013113A1 (en) Technology mapping method and storage medium
US7991603B2 (en) Method for simulating a complex system with expansion of instance vectors, corresponding computer program product and storage means
US20080004851A1 (en) Method for simulating a complex system with construction of at least one model including at least one modelled router, corresponding computer software package and storage means
Wu et al. Automating the design of asynchronous sequential logic circuits
CN112989731A (zh) 一种基于抽象语法树的集成电路建模获取方法及系统
Maddila et al. Routing in general junctions
JPH07319676A (ja) メッセージフロー図生成方式
JP2856146B2 (ja) 回路検証結果の表示方法および装置
Cherry CAD Programming in an Object Oriented Programming Environment
CN118153509A (zh) 一种实现fpga的布局布线的方法及装置
JPH06195414A (ja) 論理設計支援システム