JP6110063B2 - 有機発光表示装置及び有機発光表示装置の製造方法 - Google Patents

有機発光表示装置及び有機発光表示装置の製造方法 Download PDF

Info

Publication number
JP6110063B2
JP6110063B2 JP2011277471A JP2011277471A JP6110063B2 JP 6110063 B2 JP6110063 B2 JP 6110063B2 JP 2011277471 A JP2011277471 A JP 2011277471A JP 2011277471 A JP2011277471 A JP 2011277471A JP 6110063 B2 JP6110063 B2 JP 6110063B2
Authority
JP
Japan
Prior art keywords
etching
transparent electrode
light emitting
organic light
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011277471A
Other languages
English (en)
Other versions
JP2012141607A (ja
Inventor
大宇 金
大宇 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2012141607A publication Critical patent/JP2012141607A/ja
Application granted granted Critical
Publication of JP6110063B2 publication Critical patent/JP6110063B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、有機発光表示装置及び有機発光表示装置の製造方法に関するものであり、より詳細にはキャパシタ領域及び画素領域上で短絡が発生することを防止できる構造を有する有機発光表示装置及び有機発光表示装置の製造方法に関するものである。
情報通信産業の急激な発達につれ、表示装置の使用が急増しており、最近では、低消費電力、軽量、薄型、高解像度の条件を満す表示装置が要求されている。このような要求に応じるため、液晶表示装置(Liquid Crystal Display)や有機発光特性を利用する有機発光表示装置(Organic Light Emitting Display)などが開発されつつある。
有機発光表示装置は、自体発光特性を有する次世代表示装置であって、液晶表示装置に比べ、視野角、コントラスト(contrast)、応答速度、消費電力などの側面から優れた特性を有し、かつバックライトを必要としないため、軽量、薄型で製作することが可能である。
有機発光表示装置は、画素領域と非画素領域を提供する下部基板と、封止(encapsulation)するために基板と対向するように配置され、エポキシのような封止剤(sealant)により基板に付着する上部容器または上部基板で構成される。基板の画素領域には走査線(scan line)とデータ線(data line)との間にマトリックス方式で接続されて画素を構成する多数の発光素子が形成され、非画素領域には画素領域の走査線とデータ線から延びた走査線とデータ線、有機発光素子の動作のための電源電圧供給線、及び入力パッドを介して外部から供給された信号を処理し、走査線とデータ線に供給する走査駆動部及びデータ駆動部が形成される。
大韓民国特許公報第2009−0108285号 大韓民国特許公報第2007−0056458号 大韓民国特許公報第2005−0058588号
有機発光表示装置は、画素領域及びトランジスタ領域以外に駆動電圧を一定に維持させる役割を果たすキャパシタ領域が形成されている。従来のキャパシタは、薄膜トランジスタを形成するためのゲート電極及びソース/ドレーン電極の一部を前記キャパシタ領域に残留させて構成する。
最近では薄膜トランジスタを形成するための半導体層及びその上部に位置する透明電極の一部を前記キャパシタ領域に残留させてキャパシタ(IOS CAPACITOR)を構成する。
このような透明電極を利用したキャパシタを構成するため、透明電極とその上部のゲート電極を一括エッチングする。このとき、透明電極とゲート電極を一つのエッチング防止膜をマスクとして一括エッチングすると、図1Aに図示するようにゲート電極6の下部の透明電極5が前記ゲート電極6より外側へ突出する形状で形成される。
このように形成された透明電極5は、上部ゲート電極6に比べ、外側へ突出しているため、後続工程である層間絶縁膜7を形成し、これをエッチングしてパターニングする際に透明電極5の一部が共にエッチングされ、透明電極5の副産物が形成されることがある。前記透明電極5の副産物は、導電性物質であるため、意図しない静電気または短絡現象が発生し得る。このような透明電極5は、キャパシタ領域だけでなく、画素領域上にも形成されるが、前述したように画素領域上の透明電極5とゲート電極6を一括エッチングすれば透明電極5の端部がゲート電極6より外側へ突出するため、上記のように層間絶縁膜7をパターニングする際に同一の静電気または短絡現象が発生し得るという問題があった。
さらには、図1Bに図示するようにキャパシタ領域C上では層間絶縁膜7を形成する際、下部ゲート絶縁膜4の一部が共にエッチングされる場合、ゲート絶縁膜4の上部に位置する透明電極5の末端部が垂れ下がり、前記エッチングされたゲート絶縁膜4により露出した半導体層3との距離が隣接または接触するようになり短絡不良(S)などが発生する可能性が高くなるという問題があった。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、キャパシタ領域及び画素領域上でエッチング工程による短絡が発生することを防止することが可能な、新規かつ改良された有機発光表示装置及び有機発光表示装置の製造方法を提供することにある。
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及されていないまた他の技術的課題は次の記載から当業者に明確に理解できるであろう。
上記課題を解決するために、本発明のある観点によれば、キャパシタ領域を含む基板と、前記基板上に位置するバッファ層と、前記キャパシタ領域の前記バッファ層の上部に位置する半導体層と、前記半導体層の上部に形成されるゲート絶縁膜と、前記キャパシタ領域の前記ゲート絶縁膜の上部に形成される透明電極と、を含み、断面における前記透明電極の幅は、前記半導体層の幅より小さい、有機発光表示装置が提供される。
前記透明電極は、ITOまたはIZOから選択された一つ以上を含む物質で形成されていてもよい。
前記半導体層は、ポリシリコンで形成されていてもよい。
前記透明電極と半導体層の幅の差異は、0.6μm以下であってもよい。
また、上記課題を解決するために、本発明の別の観点によれば、キャパシタ領域及びトランジスタ領域を含む基板と、前記基板上に位置するバッファ層と、前記キャパシタ領域の前記バッファ層の上部及び前記トランジスタ領域の前記バッファ層の上部に位置する半導体層と、前記半導体層の上部に形成されるゲート絶縁膜と、前記キャパシタ領域の前記ゲート絶縁膜の上部と前記トランジスタ領域の前記ゲート絶縁膜の上部に形成される透明電極と、前記トランジスタ領域の前記透明電極の上部に形成されるゲート電極と、前記ゲート電極と絶縁され、前記ゲート電極の上部に位置して前記トランジスタ領域の前記半導体層とコンタクトホールに接続されるソース/ドレーン電極と、を含み、断面における前記キャパシタ領域の前記透明電極の幅は、前記キャパシタ領域の前記半導体層の幅より小さい、有機発光表示装置が提供される。
前記ゲート電極は、アルミニウム、クロム−アルミニウム合金またはモリブデン−アルミニウム合金のうちいずれか一つからなる単一層または多重層であってもよい。
前記ソース/ドレーン電極は、アルミニウム、クロム−アルミニウム合金またはモリブデン−アルミニウム合金のうちいずれか一つからなる単一層または多重層であってもよい。
前記透明電極は、ITOまたはIZOから選択された一つ以上を含む物質で形成されていてもよい。
前記半導体層は、ポリシリコンで形成されていてもよい。
前記透明電極と半導体層の幅の差異は、0.6μm以下であってもよい。
また、上記課題を解決するために、本発明の別の観点によれば、キャパシタ領域を含む基板の前記キャパシタ領域上に形成されたバッファ層の上部に半導体層を形成するステップと、前記半導体層の上部にゲート絶縁膜、透明電極及びゲート電極を順次に形成するステップと、前記キャパシタ領域の上部に第1エッチング防止膜を形成するステップと、前記第1エッチング防止膜以外の領域に形成されたゲート電極をエッチングするステップと、前記第1エッチング防止膜を除去して前記ゲート電極をマスクとして前記透明電極が前記ゲート電極に比べ、内側へ凹むようにエッチングするステップと、を含む、有機発光表示装置の製造方法が提供される。
前記透明電極は、前記ゲート電極の内側へ0.6μm以下の範囲で凹んでいてもよい。
前記ゲート電極をエッチングするステップは、前記ゲート電極を選択的にエッチングするためにエッチング液を使用して湿式エッチングするようにしてもよい。
前記内側に凹むようにエッチングするステップは、前記透明電極を選択的にエッチングするためにエッチング液を使用して湿式エッチングしてもよい。
また、上記課題を解決するために、本発明の別の観点によれば、キャパシタ領域及びトランジスタ領域を含む基板の前記キャパシタ領域上に形成されたバッファ層の上部に半導体層を形成するステップと、前記半導体層の上部にゲート絶縁膜、透明電極及びゲート電極を順次に形成するステップと、前記キャパシタ領域の上部に第1エッチング防止膜を形成するステップと、前記第1エッチング防止膜以外の領域に形成されたゲート電極をエッチングするステップと、前記第1エッチング防止膜を除去して前記ゲート電極をマスクとして前記透明電極が前記ゲート電極に比べ、内側へ凹むようにエッチングするステップと、前記基板上部に層間絶縁膜を提供するステップと、前記トランジスタ領域の上部に第2エッチング防止膜を形成して前記第2エッチング防止膜以外の領域に形成された前記層間絶縁膜をエッチングするステップと、を含み、前記層間絶縁膜をエッチングするステップで、前記透明電極は前記ゲート電極によってエッチングが遮断される、有機発光表示装置の製造方法が提供される。
前記透明電極は、前記ゲート電極の内側へ0.6μm以下の範囲で凹んでいてもよい。
前記ゲート電極をエッチングするステップは、前記ゲート電極を選択的にエッチングするためにエッチング液を使用して湿式エッチングしてもよい。
前記内側へ凹むようにエッチングするステップは、前記透明電極を選択的にエッチングするために乾式エッチングしてもよい。
上記有機発光表示装置の製造方法は、前記基板上部にソース/ドレーン電極を提供するステップと、前記トランジスタ領域の上部に第3エッチング防止膜を形成し、前記第3エッチング防止膜以外の領域に形成された前記ソース/ドレーン電極をエッチングするステップをさらに含んでいてもよい。
前記ソース/ドレーン電極をエッチングするステップは、前記キャパシタ領域上に形成された前記ゲート電極をエッチングし、前記透明電極が外部に露出するようにするステップを含んでいてもよい。
前記ゲート電極と前記ソース/ドレーン電極は、1回のエッチングにより同時にエッチングされてもよい。
また、上記課題を解決するために、本発明の別の観点によれば、基板の画素領域上に形成されたバッファ層の上部にゲート絶縁膜、透明電極及びゲート電極を順次に形成するステップと、前記画素領域の上部にエッチング防止膜を形成するステップと、前記エッチング防止膜以外の領域に形成されたゲート電極をエッチングするステップと、前記エッチング防止膜を除去して前記ゲート電極をマスクとして前記透明電極が前記ゲート電極に比べて内側へ凹むようにエッチングするステップと、を含む、有機発光表示装置の製造方法が提供される。
前記透明電極は、前記ゲート電極の内側へ0.6μm以下の範囲で凹んでいてもよい。
前記ゲート電極をエッチングするステップは、前記ゲート電極を選択的にエッチングするためのエッチング液を使用して湿式エッチングしてもよい。
前記内側へ凹むようにエッチングするステップは、前記透明電極を選択的にエッチングするために乾式エッチングしてもよい。
以上説明したように本発明によれば、キャパシタ領域及び画素領域上でエッチング工程による短絡が発生することを防止することが可能な、新規かつ改良された有機発光表示装置及び有機発光表示装置の製造方法を提供することができる。
従来の有機発光表示装置のうちキャパシタ領域を図示する断面図である。 従来の有機発光表示装置のうちキャパシタ領域を図示する断面図である。 本発明の一実施形態による有機発光表示装置の断面図である。 本発明の他の実施形態による有機発光表示装置の断面図である。 本発明の一実施形態による有機発光表示装置の製造方法を順次に示す断面図である。 本発明の一実施形態による有機発光表示装置の製造方法を順次に示す断面図である。 本発明の一実施形態による有機発光表示装置の製造方法を順次に示す断面図である。 本発明の一実施形態による有機発光表示装置の製造方法を順次に示す断面図である。 本発明の一実施形態による有機発光表示装置の製造方法を順次に示す断面図である。 本発明の一実施形態による有機発光表示装置の製造方法を順次に示す断面図である。 本発明の一実施形態による有機発光表示装置の製造方法を順次に示す断面図である。 本発明の他の実施形態による有機発光表示装置の製造方法を順次に示す断面図である。 本発明の他の実施形態による有機発光表示装置の製造方法を順次に示す断面図である。 本発明の他の実施形態による有機発光表示装置の製造方法を順次に示す断面図である。 本発明の他の実施形態による有機発光表示装置の製造方法を順次に示す断面図である。 本発明の他の実施形態による有機発光表示装置の製造方法を順次に示す断面図である。 本発明の他の実施形態による有機発光表示装置の製造方法を順次に示す断面図である。 本発明の他の実施形態による有機発光表示装置の製造方法を順次に示す断面図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
本発明の利点、特徴、及びそれらを達成する方法は、添付される図面と共に詳細に後述される実施形態を参照すると明確になるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で実現され得る。本実施形態は、単に本発明の開示が完全になるように、本発明が属する技術分野で通常の知識を有する者が発明を実施できる程度に本発明を開示するものであり、本発明は、特許請求の範囲によってのみ定義される。図面において表示された構成要素のサイズ及び相対的なサイズは、説明を明瞭にするために誇張される場合がある。
明細書全体にかけて同一の参照符号は同一構成要素を指し、「及び/または」は言及された要素の各々及び一つ以上のすべての組合せを含む。
本明細書で使用された用語は、実施形態を説明するためであり、本発明を制限するものではない。本明細書において単数形は、文言で特別に言及しない限り、複数形をも含む。明細書で使用される「含む(comprises)」または「で作られている(made of)」は、言及した構成要素、段階、動作または素子に対する、一つ以上の他の構成要素、段階、動作または素子の存在または追加を排除しない。
第1、第2等が、多様な素子、構成要素を説明するために使用される。しかしながら、これら素子、構成要素及び/またはセクションは、これらの用語によって制限されないことはもちろんである。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用されるものである。したがって、以下で言及される第1構成要素は、本発明の技術的思想内で第2構成要素であり得ることはもちろんである。
本明細書で記述する実施形態は、本発明の理想的な概略図である平面図及び断面図を参照して説明する。したがって、製造技術または許容誤差などによって例示する図の形態が変形されてもよい。したがって、本発明の実施形態は、図示する特定形態に制限されるものではなく、製造工程により生成される形態の変化も含むものである。したがって、図面で例示する領域は概略的な属性を有し、図面で例示する領域の模様は素子の領域の特定形態を例示するためのものであり、発明の範囲を制限するものではない。
他に定義されなければ、本明細書で使用されるすべての用語(技術及び科学的用語を含む)は、本発明が属する技術分野で通常の知識を有する者に共通に理解され得る意味において使用される。また一般的に使用される辞書に定義されている用語は特に定義しない限り、理想的または過度に解釈されない。
以下、図2Aを参照して本発明の一実施形態による有機発光表示装置について説明する。図2Aは、本発明の一実施形態による有機発光表示装置の断面図である。
本発明の一実施形態による有機発光表示装置は、キャパシタ領域Cを含む基板10と、基板10上に位置するバッファ層12と、キャパシタ領域Cのバッファ層12の上部に位置する半導体層14と、半導体層14の上部に形成されるゲート絶縁膜16と、キャパシタ領域Cのゲート絶縁膜16の上部に形成される透明電極18を含み、断面における透明電極18の幅は半導体層14の幅より小さい。
まず、基板10は、SiOを主成分とする透明なガラス材質からなる。基板10は、必ずしもこれに限定されるものではなく、透明なプラスチック材で形成してもよい。基板10を形成するプラスチック材は絶縁性有機物であってもとく、ポリエーテルスルホン(PES、polyethersulphone)、ポリアクリル酸塩(PAR、polyacrylate)、ポリエーテルイミド(PEI、polyetherimide)、ポリエチレンナフタレート(PEN、polyethyelene napthalate)、ポリエチレンテレフタレート(PET、Polyethylene Terephthalate)、ポリフェニレンサルファイド(PPS、polyphenylene sulfide)、ポリアリレート(polyallylate)、ポリイミド(polyimide)、ポリカーボネート(PC、polycarbonate)、セルローストリアセテート(TAC、cellulose triacetate)、セルロースアセテートプロピオネート(CAP、cellulose acetate propionate)からなるグループから選択される有機物であってもよい。
画像が基板10の方向に実現する裏面発光型である場合には、基板10は透明な材質で形成しなければならない。しかし、画像が基板10の反対方向に実現する前面発光型である場合には、基板10は必ずしも透明な材質で形成する必要はない。この場合、基板10を金属で形成することができる。金属で基板10を形成する場合、基板10は炭素、鉄、クロム、マンガン、ニッケル、チタン、モリブデン及びステンレススチール(SUS)からなる群から選択された一つ以上を含み得るが、これに限定されるものではない。基板10は、金属フォイルで形成してもよい。
基板10の上部には、基板10の平滑性と不純物の侵入を遮断するためのバッファ層12がさらに形成されてもよい。バッファ層12は、基板10の全面に渡って提供され、シリコン酸化膜(SiO)、シリコン窒化膜(SiN)またはシリコン酸窒化膜(SiO)の単一層またはこれらの多層であってもよい。
バッファ層12の上部には半導体層14が形成される。半導体層14はシリコン(Si)すなわち、非晶質シリコン(a−Si)で構成され、またはポリシリコン(p−Si)で構成されてもよい。その他にもゲルマニウム(Ge)、ガリウムリン(GaP)、ガリウムヒ素(GaAs)、アルミニウムヒ素(AlAs)などで構成されるが、これに限定されるものではない。また、半導体層14は、SOI(Silicon on Insulator)基板のn型不純物を低濃度で拡散させたシリコン半導体層であってもよく、その他にも半導体層14は、非晶質シリコンの一部をP型またはN型不純物でドーピングした形態であってもよい。
本実施形態による半導体層14は、基板10の領域のうちキャパシタ領域C上に形成され、上部の透明電極18と共にキャパシタを構成する。
半導体層14の上部には、半導体層14をカバーし、半導体層14と上部の透明電極18を絶縁させるゲート絶縁膜16が位置する。ゲート絶縁膜16は、バッファ層12と同様にシリコン酸化膜(SiO)、シリコン窒化膜(SiN)、シリコン酸窒化膜(SiO)またはこれらの多重層であってもよい。ゲート絶縁膜16は、バッファ層12と同一の材質で形成されることがあってもよく、他の材質で製作されることがあってもよい。
キャパシタ領域Cでのゲート絶縁膜16の上部には透明電極18が形成される。透明電極18は、前述したように下部の半導体層14とキャパシタを構成し、キャパシタによって本実施形態による有機発光表示装置の駆動電圧が一定に維持される。
透明電極18は、透明導電性物質で形成され、より好ましくは、透明導電性物質はITO (Indium Tin Oxide)、IZO(Indium Zinc Oxide)、炭素ナノチューブ(Carbon Nano Tube)、導電性ポリマー(Conductive Polymer)及びナノワイヤー(Nanowire)のうち一つ以上を含んでいてもよい。すなわち、透明電極18は、透明導電性物質のうち一つ以上を混合した材質で形成されていてもよい。
本実施形態による透明電極18は、下部の半導体層14とキャパシタを構成するが、図2Aに図示するように、断面における前記透明電極18の幅は半導体層14の幅より小さい。図示する例において、透明電極18は、半導体層14に比べて左側端部からd1の長さだけ内側へ凹んでおり、右側端部からd2の長さだけ内側へ凹んでいる。すなわち、透明電極18の幅は、半導体層14の幅より(d1+d2)の長さだけ小さい。具体的には前記透明電極18と半導体層14の幅の差異は0.6μm以下であってもよい。
このような構成により、後述するように層間絶縁膜22を基板10全体に提供し、これをエッチングしてトランジスタ領域Tを構成する際、図1で調べたような透明電極の垂れ下がる現象による短絡が発生すること(S)を防止することができ、不良を最小化することができる。また、層間絶縁膜22をパターニングするためにエッチングする際、上部に積層されるゲート電極20に比べ、内側へ(d1+d2)の長さだけ凹んでいるため、透明電極18がエッチングされ、導電性副産物が発生することを防止することができる。これについては図8Cを参照して後述する。
以下、図2Bを参照して本発明の他の実施形態による有機発光表示装置について説明する。図2Bは、本発明の他の実施形態による有機発光表示装置の断面図である。
本発明の他の実施形態による有機発光表示装置は、キャパシタ領域C及びトランジスタ領域Tを含む基板10と、基板10上に位置するバッファ層12と、キャパシタ領域Cのバッファ層12の上部とトランジスタ領域Tのバッファ層12の上部に位置する半導体層14と、半導体層14の上部に形成されるゲート絶縁膜16と、キャパシタ領域Cのゲート絶縁膜16の上部とトランジスタ領域Tのゲート絶縁膜16の上部に形成される透明電極18と、トランジスタ領域Tの透明電極18の上部に形成されるゲート電極20と、ゲート電極20と絶縁され、ゲート電極20の上部に位置してトランジスタ領域Tの半導体層14とコンタクトホールに接続されるソース/ドレーン電極24を含み、断面におけるキャパシタ領域Cの透明電極18の幅は、キャパシタ領域Cの半導体層14の幅より小さい。
基板10及びその上部に形成されるバッファ層12は、前の実施形態と同一であるため説明を省略する。ただし、前の実施形態とは異なり、基板10にはキャパシタ領域C以外に薄膜トランジスタが形成されるトランジスタ領域T及び有機発光層が形成され、実質的に発光する画素領域Pをさらに含んでいてもよい。
バッファ層12の上部には半導体層14が形成される。半導体層14は、シリコン(Si)すなわち、非晶質シリコン(a−Si)で構成され、またはポリシリコン(p−Si)で構成されることもある。その他にもゲルマニウム(Ge)、ガリウムリン(GaP)、ガリウムヒ素(GaAs)、アルミニウムヒ素(AlAs)などで構成され得るが、これに限定されるものではない。また、半導体層14は、SOI(Silicon on Insulator)基板のn型不純物を低濃度で拡散させたシリコン半導体層であり得、その他にも半導体層14は、非晶質シリコンの一部をP型またはN型不純物でドーピングした形態であってもよい。
半導体層14は、トランジスタ領域T及びキャパシタ領域Cに共通して形成される。ただし、同一の過程によって形成される半導体層14は、トランジスタ領域Tとキャパシタ領域Cでの構成が一部異なる場合があり、それによる効果も異なる場合がある。
すなわち、トランジスタ領域Tに形成された半導体層14は、ゲート電極20に印加されるゲート電圧に応じて選択的にソース/ドレーン電極24に電流が流れるようにして最終的には画素領域Pに形成された透明電極18に駆動電流を印加して画素領域Pの上部に提供される一連の有機発光層が発光するようにする。したがって、トランジスタ領域Tの半導体層14は、その一部のみ不純物がドーピングされた形態であってもよい。
反面、キャパシタ領域Cで形成された半導体層14は、上部の透明電極18とキャパシタを構成するように伝導体である必要があるため、半導体層14の全領域が不純物でドーピングされ、導体の性質を帯びる構成を有していてもよい。
一方、前述したように、透明電極18は、下部の半導体層14とキャパシタを構成するが、図2Bに図示するように断面における透明電極18の幅は半導体層14の幅より小さい。図示する例で透明電極18は、半導体層14に比べて左側端部からd1の長さだけ内側へ凹んでおり、右側端部からd2の長さだけ内側へ凹んでいる。すなわち、透明電極18の幅は、半導体層14の幅より(d1+d2)の長さだけ小さい。具体的には透明電極18と半導体層14の幅の差異は0.6μm以下であってもよい。
このような構成により、後述するように層間絶縁膜22を基板10全体に提供し、これをエッチングしてトランジスタ領域Tを構成する際、図1で説明したような透明電極の垂れ下がる現象による短絡が発生すること(S)を防止することができ、不良を最小化することができる。また、層間絶縁膜22をパターニングするためにエッチングする際、上部に積層されるゲート電極20に比べて内側へ(d1+d2)の長さだけ凹んでいるため、透明電極18がエッチングされ、導電性副産物が発生することを防止することができる。これについては図8Cを参照して後述する。
半導体層14の上部にはゲート絶縁膜16が形成され、ゲート絶縁膜16の上部には透明電極18が形成される。ゲート絶縁膜16及び透明電極18は、前述した実施形態と構成が同一であるため説明を省略する。ただし、透明電極18は基板10の全領域にかけて形成される。すなわち、透明電極18は、キャパシタ領域Cだけでなく、トランジスタ領域T及び画素領域Pにも形成される。
キャパシタ領域Cで透明電極18は、下部の導体の性質を有するようにドーピングされた半導体層14と共にキャパシタを構成し、トランジスタ領域Tで透明電極18は、上部のゲート電極20と共にゲート駆動電圧を伝達する役割を果たし、画素領域Pで透明電極18は、トランジスタ領域Tのソース/ドレーン電極24と接続され、駆動電圧の印加を受けて有機発光層が発光するようにする画素部を構成する。
続いて、トランジスタ領域Tで透明電極18の上部にはゲート電極20が形成される。ゲート電極20は、ゲート信号を印加して各画素別に発光を制御することができる。
ゲート電極20は、アルミニウム(Al)、クロム−アルミニウム(Cr−Al)、モリブデン−アルミニウム(Mo−Al)またはアルミニウム−ネオジム(Al−Nd)のようなアルミニウム合金の単一層であり得、クロム(Cr)またはモリブデン(Mo)合金の上にアルミニウム合金が積層された多重層をゲート電極20として形成することもできる。
本実施形態でゲート電極20は、モリブデン−アルミニウム−モリブデン(Mo−Al−Mo)3重構造であり得、その下部のITOで構成された透明電極18と共に、4重構造(ITO−Mo−Al−Mo)を有してもよい。
ゲート電極20の上部には層間絶縁膜22が形成される。層間絶縁膜22は、ゲート電極20とソース/ドレーン電極24を電気的に絶縁させる役割を果たし、バッファ層12と同様にシリコン酸化膜(SiO)、シリコン窒化膜(SiN)、シリコン酸窒化膜(SiO)またはこれらの多重層であってもよい。
層間絶縁膜22の上部には半導体層14と電気的に接続されるソース/ドレーン電極24が形成される。ここで、ソース/ドレーン電極24は、モリブデン(Mo)、クロム(Cr)、タングステン(W)、モリブデンタングステン(MoW)、アルミニウム(Al)、アルミニウム−ネオジム(Al−Nd)、チタン(Ti)、窒化チタン(TiN)、銅(Cu)、モリブデン合金(Mo alloy)、アルミニウム合金(Al alloy)、及び銅合金(Cu alloy)から選択されるいずれか一つで形成されていてもよい。ソース/ドレーン電極24は、半導体層14により電気的に接続され、画素領域Pでの透明電極18に電圧を印加する。
続いて、画素領域Pを除いた基板10全体に画素定義膜(PDL)26が形成される。画素定義膜26は、基板10全体に形成され、トランジスタ領域T及びキャパシタ領域Cの内部の構成要素をカバーする。画素定義膜26は、画素領域Pで透明電極18の一部を外部で露出させる開口部28が形成され、画素部を定義する。画素定義膜26は、無機物質例えば、シリコン酸化膜(SiO)、シリコン窒化膜(SiN)、シリコン酸窒化膜(SiO)またはこれらの多重層で構成されていてもよい。
続いて、図3〜図7Cを参照して本発明の一実施形態による有機発光表示装置の製造方法について説明する。図3〜図7Cは、本発明の一実施形態による有機発光表示装置の製造方法を順次に示す断面図である。
本発明の一実施形態による有機発光表示装置の製造方法は、キャパシタ領域C及びトランジスタ領域Tを含む基板10のキャパシタ領域C上に形成されたバッファ層12の上部に半導体層14を形成するステップと、半導体層14の上部にゲート絶縁膜16、透明電極18及びゲート電極20を順次に形成するステップと、キャパシタ領域Cの上部に第1エッチング防止膜PRを形成するステップと、第1エッチング防止膜PR以外の領域に形成されたゲート電極20をエッチングするステップと、第1エッチング防止膜PRを除去してゲート電極20をマスクとして透明電極18がゲート電極20に比べ、内側へ凹むようにエッチングするステップを含む。
先に図3を参照すると、基板10を提供して基板10の上部にバッファ層12を形成する。キャパシタ領域C、画素領域P及びトランジスタ領域Tは、任意に区切られた領域であり、キャパシタ領域Cは、基板10上のトランジスタ領域T以外の領域に透明電極18と半導体層14を残留させ、これらによってキャパシタを成す領域を意味し、画素領域Pは、有機発光層が形成され、実際に光を発生させる領域を意味し、トランジスタ領域Tは、画素領域Pの有機発光層に駆動電圧を印加するため、ゲート電極20、ソース/ドレーン電極24及び半導体層14を含む薄膜トランジスタが形成される領域を意味する。使用できる基板10の種類は、前述したとおりである。基板10の上部には平滑性及び不純物の侵入を防止するためのバッファ層12が形成される。
次に図4を参照すると、バッファ層12の上部に半導体層14を形成し、その上部にはゲート絶縁膜16を形成する。半導体層14は、前述したように薄膜トランジスタを構成するためにトランジスタ領域Tに形成され、キャパシタの一側電極を構成するためにキャパシタ領域Cに形成される。
トランジスタ領域T及びキャパシタ領域Cを含む基板10の領域全体に非晶質シリコンまたはポリシリコンを提供し、トランジスタ領域T及びキャパシタ領域Cを除いた残り領域のシリコンを除去し、半導体層14を残留させる。前述したように、トランジスタ領域T及びキャパシタ領域Cを構成する半導体層14は、互いに同一の材質で構成されるが、互いに異なるように不純物がドーピングされ、トランジスタ領域Tの半導体層14は、全体のうち一部に不純物がドーピングされ、キャパシタ領域Cの半導体層14は、全体に不純物がドーピングされて導体を構成することができる。
次に図5及び図6を参照してゲート絶縁膜16の上部に透明電極18及びゲート電極20を提供する。透明電極18及びゲート電極20は、基板10の一面に形成される。透明電極18及びゲート電極20は、連続的に形成されるため、互いに電気的に接続されるが、透明電極18及びゲート電極20は、下部のゲート絶縁膜16により下部の半導体層14と電気的に絶縁される。前述したように透明電極18は、ITOまたはIZOのような透明導電性物質であってもよく、ゲート電極20は、単一金属または複数の金属層が積層された形態であってもよい。
次に図7A〜図7Cを参照すると、本実施形態による有機発光表示装置の製造方法は、キャパシタ領域Cの上部に第1エッチング防止膜PRを形成するステップ(図7A)と、第1エッチング防止膜PR以外の領域に形成されたゲート電極20をエッチングするステップ(図7B)と、第1エッチング防止膜PRを除去してゲート電極20をマスクとして透明電極18がゲート電極20に比べ、内側へ凹むようにエッチングするステップ(図7C)を含む。
従来の有機発光表示装置の製造方法は、キャパシタ領域Cの上部にエッチング防止膜を形成した後、ゲート電極20と透明電極18を一括してエッチングする。したがって、先立って図1Aで説明したように上部から下部に行くほど幅が広くなるピラミッド形態でエッチングされる。すなわち、フォトレジストのようなエッチング防止膜を利用して一括エッチングする場合、上部のゲート電極20より下部の透明電極18の幅がさらに広くエッチングされる。
反面、本実施形態による有機発光表示装置の製造方法は、図7Aに図示するようにゲート電極20の上部にエッチング防止膜PRを形成し、図7Bに図示するように一次的にゲート電極20のみをエッチングする。この際、ゲート電極20を選択的にエッチングするためにエッチング液を使用して湿式エッチングすることができる。続いて、エッチング防止膜PRを除去し、キャパシタ領域C上でパターニングされたゲート電極20をマスクとして、図7Cに図示するように下部の透明電極18を2次的にエッチングする。この際、透明電極18を選択的にエッチングするためにエッチング液を使用して湿式エッチングすることができる。
このような場合、湿式エッチング工程の特性上エッチング防止マスクの下部に隣接して位置する層は、エッチング防止マスクに比べ、内側へ一定の距離だけ凹むようにエッチングされ、エッチング防止マスクから離れて位置するほど外側へ突出するようにエッチングされる。すなわち、前述したように全体的にピラミッド形態でエッチングされる。透明電極18は、マスクとして使用されるゲート電極20の下部に隣接して位置するため、図7Cに図示するように各端がd1またはd2だけ凹むようにエッチングされる。結果的に下部の半導体層14に比べ(d1+d2)の長さだけ幅が減少したため、下部の半導体層14と静電気または短絡の発生が抑制される。透明電極18は、ゲート電極20の内側へ0.6μm以下で凹ませることができる。
本実施形態では、キャパシタ領域Cを基準にして説明したが、画素領域Pでも同一の形態で2重エッチングし、下部の半導体層14は内側へ凹むようにすることができる。すなわち、本実施形態と他の実施形態による有機発光表示装置の製造方法は、基板の画素領域P上に形成されたバッファ層12の上部にゲート絶縁膜16、透明電極18及びゲート電極20を順次に形成するステップと、画素領域Pの上部にエッチング防止膜PRを形成するステップと、エッチング防止膜PR以外の領域に形成されたゲート電極20をエッチングするステップと、エッチング防止膜PRを除去してゲート電極20をマスクとして透明電極18がゲート電極20に比べ、内側へ凹むようにエッチングするステップを含み得る。前記のような画素領域Pを構成する他の要素は、本実施形態で説明した内容と同様である。
続いて、図8A〜図9Dを参照して本発明の他の実施形態による有機発光表示装置の製造方法について説明する。図8A〜図9Dは、本発明の他の実施形態による有機発光表示装置の製造方法を順次に示す断面図である。
本発明の他の実施形態による有機発光表示装置の製造方法は、キャパシタ領域C及びトランジスタ領域Tを含む基板10のキャパシタ領域C上に形成されたバッファ層12の上部に半導体層14を形成するステップと、半導体層14の上部にゲート絶縁膜16、透明電極18及びゲート電極20を順次に形成するステップと、キャパシタ領域Cの上部に第1エッチング防止膜PRを形成するステップと、第1エッチング防止膜PR以外の領域に形成されたゲート電極20をエッチングするステップと、第1エッチング防止膜PRを除去してゲート電極20をマスクとして透明電極18がゲート電極20に比べ、内側へ凹むようにエッチングするステップと、基板10の上部に層間絶縁膜22を提供するステップと、トランジスタ領域Tの上部に第2エッチング防止膜PRを形成して第2エッチング防止膜以外の領域に形成された層間絶縁膜22をエッチングするステップを含み、層間絶縁膜22をエッチングするステップで、透明電極18は、ゲート電極20によってエッチングが遮断される。
本実施形態による有機発光表示装置の製造方法で、透明電極18がゲート電極20に比べ、内側へ凹むようにエッチングするステップまでは前述した実施形態と同一であるため重複する説明は省略する。
本実施形態ではこれにさらに基板10の上部に層間絶縁膜22を提供するステップと、トランジスタ領域Tの上部に第2エッチング防止膜PRを形成して第2エッチング防止膜以外の領域に形成された層間絶縁膜22をエッチングするステップを含み、層間絶縁膜22をエッチングするステップで、透明電極18は、ゲート電極20によってエッチングが遮断される。
先に、図8Aを参照すると、ゲート電極20の上部に層間絶縁膜22を形成する。層間絶縁膜22は、図示するように画素領域P、トランジスタ領域T及びキャパシタ領域Cを含む基板10全体に提供される。層間絶縁膜22は、トランジスタ領域Tで透明電極18及びゲート電極20とソース/ドレーン電極24を電気的に絶縁させる役割を果たす。
基板10全体に層間絶縁膜22を形成してトランジスタ領域を除いた残り領域の層間絶縁膜22を除去するため、図8Bに図示するようにトランジスタ領域Tの上部にエッチング防止膜PRを形成する。
次に、図8Cに図示するように、エッチング防止膜PRが形成されたトランジスタ領域T以外に提供された層間絶縁膜22をエッチングして除去する。層間絶縁膜22は乾式エッチング方法によってエッチングされるようにしてもよい。
従来の場合、層間絶縁膜22をエッチングすることにおいて、キャパシタ領域C及び画素領域Pの層間絶縁膜22が除去されるだけではなく、透明電極18の一部が共にエッチングされ、導電性副産物が発生して静電気及び短絡現象が発生する。
これに対し、本実施形態による層間絶縁膜22のエッチングステップでは図8Cに図示するように先だって説明したゲート電極20及び透明電極18の2重エッチングによりゲート電極20に比べ、透明電極18が内側へ凹んでおり、層間絶縁膜22のエッチング物質が透明電極18をエッチングすることを防止できる(点線で図示する領域を参照)。すなわち、層間絶縁膜22をパターニングするためにエッチングする際、上部に積層されるゲート電極20に比べ、内側へ(d1+d2)の長さだけ凹んでいるため、透明電極18がエッチングされ、導電性副産物が発生することを防止することができ、不良画素の発生を抑制することができる。
続いて、図9A〜図9Dを参照すると、本実施形態による有機発光表示装置の製造方法は、基板10の上部にソース/ドレーン電極24を提供するステップと、トランジスタ領域Tの上部にエッチング防止膜PRを形成してエッチング防止膜以外の領域に形成されたソース/ドレーン電極24をエッチングするステップをさらに含んでいてもよい。
すなわち、基板10全体領域にソース/ドレーン電極24を形成し、これをパターニングするためのエッチング防止膜PRをトランジスタ領域Tの上部に形成する。次に、エッチング防止膜PRをマスクとしてソース/ドレーン電極24をパターニングし、所望する形態のソース/ドレーン電極24を形成する。
上記のようにソース/ドレーン電極をエッチングするステップは、キャパシタ領域上に形成されたゲート電極20をエッチングし、透明電極18が外部に露出するようにするステップを含んでいてもよい。
すなわち、図9Bに図示するように、一つのエッチング工程によりキャパシタ領域C及び画素領域P上に形成されたゲート電極20及びソース/ドレーン電極24を一括して除去することができる。単一のエッチング工程により一括エッチングが容易であるようにゲート電極20とソース/ドレーン電極24は互いに同一物質で形成されてもよい。例えば、ゲート電極20がモリブデン−アルミニウム−モリブデンの3重膜構造である場合、ソース/ドレーン電極24もモリブデン−アルミニウム−モリブデンの3重膜構造であってもよく、一つのエッチング液を利用してゲート電極20及びソース/ドレーン電極24の6重膜を一括してエッチングすることができる。
続いて、図9Cを参照すると、キャパシタ領域Cで前述した図1Bと別に外部に露出した上部の透明電極18が下部の半導体層14に比べ、幅が小さいため、内側へ凹む構成を有し、エッチング工程などでゲート絶縁膜16またはバッファ層12が一部損傷し、半導体層14が露出する場合にも上部の透明電極18と離隔するため、電気的に絶縁され、短絡が防止される。
続いて、図9Dを参照して、基板10の上部に画素領域Pを定義する画素定義膜26を基板10の全体に提供した後開口部28を形成し、これによって露出した透明電極18の上部に有機発光層30を形成して画素部を構成する。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
10 基板
12 バッファ層
14 半導体層
16 ゲート絶縁膜
18 透明電極
20 ゲート電極
22 層間絶縁膜
24 ソース/ゲート電極
26 画素定義膜
28 開口部
30 有機発光層

Claims (21)

  1. キャパシタ領域を含む基板と、
    前記基板上に位置するバッファ層と、
    前記キャパシタ領域の前記バッファ層の上部に位置する半導体層と、
    前記半導体層の上部に形成されるゲート絶縁膜と、
    前記キャパシタ領域の前記ゲート絶縁膜の上部に形成される透明電極と、
    前記キャパシタ領域の前記透明電極の上部に形成されるゲート電極と、
    を含み、
    断面における前記透明電極の幅は、前記半導体層の幅より小さく、
    前記キャパシタ領域の前記透明電極は、前記キャパシタ領域の前記ゲート電極に比べ、内側へ凹んでいる、有機発光表示装置。
  2. 前記透明電極は、ITOまたはIZOから選択された一つ以上を含む物質で形成される、請求項1に記載の有機発光表示装置。
  3. 前記半導体層は、ポリシリコンで形成される、請求項1に記載の有機発光表示装置。
  4. 前記透明電極と前記半導体層との幅の差異は、0.6μm以下である、請求項1に記載の有機発光表示装置。
  5. キャパシタ領域及びトランジスタ領域を含む基板と、
    前記基板上に位置するバッファ層と、
    前記キャパシタ領域の前記バッファ層の上部及び前記トランジスタ領域の前記バッファ層の上部に位置する半導体層と、
    前記半導体層の上部に形成されるゲート絶縁膜と、
    前記キャパシタ領域の前記ゲート絶縁膜の上部と前記トランジスタ領域の前記ゲート絶縁膜の上部に形成される透明電極と、
    前記キャパシタ領域の前記透明電極の上部と前記トランジスタ領域の前記透明電極の上部に形成されるゲート電極と、
    前記トランジスタ領域の前記ゲート電極と絶縁され、前記ゲート電極の上部に位置して前記トランジスタ領域の前記半導体層とコンタクトホールに接続されるソース/ドレーン電極と、
    を含み、
    断面における前記キャパシタ領域の前記透明電極の幅は、前記キャパシタ領域の前記半導体層の幅より小さく、
    前記キャパシタ領域の前記透明電極は、前記キャパシタ領域の前記ゲート電極に比べ、内側へ凹んでいる、有機発光表示装置。
  6. 前記ゲート電極は、アルミニウム、クロム−アルミニウム合金またはモリブデン−アルミニウム合金のうちいずれか一つからなる単一層または多重層である、請求項5に記載の有機発光表示装置。
  7. 前記ソース/ドレーン電極は、アルミニウム、クロム−アルミニウム合金またはモリブデン−アルミニウム合金のうちいずれか一つからなる単一層または多重層である、請求項5に記載の有機発光表示装置。
  8. 前記透明電極は、ITOまたはIZOから選択された一つ以上を含む物質で形成される、請求項5に記載の有機発光表示装置。
  9. 前記半導体層は、ポリシリコンで形成される、請求項5に記載の有機発光表示装置。
  10. 前記透明電極と前記半導体層との幅の差異は、0.6μm以下である、請求項5に記載の有機発光表示装置。
  11. キャパシタ領域を含む基板の前記キャパシタ領域上に形成されたバッファ層の上部に半導体層を形成するステップと、
    前記半導体層の上部にゲート絶縁膜、透明電極及びゲート電極を順次に形成するステップと、
    前記キャパシタ領域の上部に第1エッチング防止膜を形成するステップと、
    前記第1エッチング防止膜以外の領域に形成されたゲート電極をエッチングするステップと、
    前記第1エッチング防止膜を除去し、前記ゲート電極をマスクとして前記透明電極が前記ゲート電極に比べ、内側へ凹むように前記透明電極をエッチングして、断面における前記透明電極の幅を、前記半導体層の幅より小さくするステップと、
    を含む、有機発光表示装置の製造方法。
  12. 前記透明電極は、前記ゲート電極の内側へ0.6μm以下の範囲で凹んでいる、請求項11に記載の有機発光表示装置の製造方法。
  13. 前記ゲート電極をエッチングするステップは、
    前記ゲート電極を選択的にエッチングするためにエッチング液を使用して湿式エッチングする、請求項11に記載の有機発光表示装置の製造方法。
  14. 前記内側に凹むようにエッチングするステップは、
    前記透明電極を選択的にエッチングするためにエッチング液を使用して湿式エッチングする、請求項11に記載の有機発光表示装置の製造方法。
  15. キャパシタ領域及びトランジスタ領域を含む基板の前記キャパシタ領域上に形成されたバッファ層の上部に半導体層を形成するステップと、
    前記半導体層の上部にゲート絶縁膜、透明電極及びゲート電極を順次に形成するステップと、
    前記キャパシタ領域の上部に第1エッチング防止膜を形成するステップと、
    前記第1エッチング防止膜以外の領域に形成されたゲート電極をエッチングするステップと、
    前記第1エッチング防止膜を除去し、前記ゲート電極をマスクとして前記透明電極が前記ゲート電極に比べ、内側へ凹むように前記透明電極をエッチングして、断面における前記透明電極の幅を、前記半導体層の幅より小さくするステップと、
    前記基板の上部に層間絶縁膜を提供するステップと、
    前記トランジスタ領域の上部に第2エッチング防止膜を形成して前記第2エッチング防止膜以外の領域に形成された前記層間絶縁膜をエッチングするステップと、
    を含み、
    前記層間絶縁膜をエッチングするステップで、前記透明電極は前記ゲート電極によってエッチングが遮断される、有機発光表示装置の製造方法。
  16. 前記透明電極は、前記ゲート電極の内側へ0.6μm以下の範囲で凹む請求項15に記載の有機発光表示装置の製造方法。
  17. 前記ゲート電極をエッチングするステップは、
    前記ゲート電極を選択的にエッチングするためにエッチング液を使用して湿式エッチングする、請求項15に記載の有機発光表示装置の製造方法。
  18. 前記内側へ凹むようにエッチングするステップは、
    前記透明電極を選択的にエッチングするために乾式エッチングする、請求項15に記載の有機発光表示装置の製造方法。
  19. 前記基板上部にソース/ドレーン電極を提供するステップと、
    前記トランジスタ領域の上部に第3エッチング防止膜を形成し、前記第3エッチング防止膜以外の領域に形成された前記ソース/ドレーン電極をエッチングするステップをさらに含む、請求項15に記載の有機発光表示装置の製造方法。
  20. 前記ソース/ドレーン電極をエッチングするステップは、
    前記キャパシタ領域上に形成された前記ゲート電極をエッチングし、前記透明電極が外部に露出するようにするステップを含む、請求項19に記載の有機発光表示装置の製造方法。
  21. 前記ゲート電極と前記ソース/ドレーン電極は、1回のエッチングにより同時にエッチングされる、請求項20に記載の有機発光表示装置の製造方法。
JP2011277471A 2011-01-05 2011-12-19 有機発光表示装置及び有機発光表示装置の製造方法 Active JP6110063B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0001080 2011-01-05
KR1020110001080A KR101813492B1 (ko) 2011-01-05 2011-01-05 유기발광 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2012141607A JP2012141607A (ja) 2012-07-26
JP6110063B2 true JP6110063B2 (ja) 2017-04-05

Family

ID=45418591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011277471A Active JP6110063B2 (ja) 2011-01-05 2011-12-19 有機発光表示装置及び有機発光表示装置の製造方法

Country Status (6)

Country Link
US (1) US8564002B2 (ja)
EP (1) EP2475009B1 (ja)
JP (1) JP6110063B2 (ja)
KR (1) KR101813492B1 (ja)
CN (1) CN102593146B (ja)
TW (1) TWI591829B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102169014B1 (ko) 2013-10-14 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
JP6349739B2 (ja) * 2014-01-21 2018-07-04 株式会社リコー 発光装置及びその製造方法並びに露光ヘッド
JP2015158572A (ja) * 2014-02-24 2015-09-03 株式会社Joled 表示装置、電子機器
KR102261006B1 (ko) * 2014-10-08 2021-06-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JPWO2016103889A1 (ja) * 2014-12-25 2017-10-05 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子の製造方法及び有機エレクトロルミネッセンス素子
CN108987480B (zh) * 2017-06-02 2021-11-16 上海和辉光电股份有限公司 双栅薄膜晶体管及其制备方法、显示面板及其制备方法
KR102321724B1 (ko) * 2017-07-11 2021-11-03 엘지디스플레이 주식회사 유기발광소자를 이용한 조명장치 및 그 제조방법
CN109256396A (zh) 2018-09-04 2019-01-22 京东方科技集团股份有限公司 一种透明显示基板及透明显示面板
KR20210022206A (ko) * 2019-08-19 2021-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN110797353A (zh) * 2019-11-12 2020-02-14 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN111430383B (zh) 2020-05-20 2023-04-28 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433841B1 (en) * 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
JP4100655B2 (ja) * 1999-12-21 2008-06-11 エルジー.フィリップス エルシーデー カンパニー,リミテッド 薄膜トランジスタの製造方法
JP2004253511A (ja) * 2003-02-19 2004-09-09 Hitachi Displays Ltd 表示装置
KR100588868B1 (ko) 2003-12-12 2006-06-14 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 제조방법
JP4628032B2 (ja) * 2004-07-28 2011-02-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR101192746B1 (ko) * 2004-11-12 2012-10-18 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판의 제조방법
KR100729042B1 (ko) 2005-11-29 2007-06-14 삼성에스디아이 주식회사 유기 발광표시장치의 제조방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP5060738B2 (ja) * 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
KR100770266B1 (ko) * 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
TWI354510B (en) * 2007-05-03 2011-12-11 Chimei Innolux Corp System for displaying image
JP4545780B2 (ja) * 2007-07-09 2010-09-15 株式会社 日立ディスプレイズ 有機発光表示装置の製造方法
KR101429920B1 (ko) 2008-04-11 2014-08-13 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR100941836B1 (ko) * 2008-05-19 2010-02-11 삼성모바일디스플레이주식회사 유기 전계 발광표시장치
KR100943187B1 (ko) * 2008-05-20 2010-02-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
KR20100078340A (ko) 2008-12-30 2010-07-08 주식회사 동부하이텍 금속 배선 형성 방법
KR101074788B1 (ko) * 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR101813492B1 (ko) 2018-01-02
US8564002B2 (en) 2013-10-22
EP2475009A2 (en) 2012-07-11
US20120168764A1 (en) 2012-07-05
KR20120079727A (ko) 2012-07-13
CN102593146B (zh) 2016-12-07
JP2012141607A (ja) 2012-07-26
TW201236161A (en) 2012-09-01
EP2475009A3 (en) 2014-03-12
EP2475009B1 (en) 2018-02-28
TWI591829B (zh) 2017-07-11
CN102593146A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
JP6110063B2 (ja) 有機発光表示装置及び有機発光表示装置の製造方法
EP3331045B1 (en) Organic light-emitting display device
KR102124025B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
US20200350512A1 (en) Display Device and Method for Manufacturing the Same
US9425426B2 (en) Organic light emitting diode display having auxiliary electrode
US9190630B2 (en) Flexible organic electroluminescent device and method for fabricating the same
US20150311236A1 (en) Thin film transistor array substrate and fabricating method thereof
KR101825053B1 (ko) 유기발광표시장치의 제조방법
US10566351B2 (en) Display device and method for manufacturing the same
JP2007193313A (ja) 有機発光ディスプレイ及びその製造方法
US20090256477A1 (en) Organic light emitting device and manufacturing method thereof
KR101100891B1 (ko) 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
KR20200088960A (ko) 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20120092386A (ko) 유기발광표시장치 및 그 제조방법
CN109037236A (zh) 透明显示面板及其制造方法
KR101820365B1 (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR20090021443A (ko) 유기전계발광표시장치 및 그 제조방법
KR101966688B1 (ko) 유기전계발광표시장치 및 그 제조방법
US8940613B2 (en) Organic light emitting diode display and method for manufacturing the same
KR20160058297A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20230137538A (ko) 표시 장치 및 그 제조 방법
KR20200088959A (ko) 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170309

R150 Certificate of patent or registration of utility model

Ref document number: 6110063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250