JP6105780B2 - 表示装置 - Google Patents

Description

本発明は、半導体装置またはそれらの駆動方法に関する。

近年、液晶ディスプレイ（ＬＣＤ）などのフラットパネルディスプレイが広く普及してき
ている。しかしながら、ＬＣＤには、視野角が狭い、色度範囲が狭い、応答速度が遅い、
などの様々な欠点を有している。そこで、それらの欠点を克服したディスプレイとして、
有機ＥＬ（エレクトロルミネッセンス、有機発光ダイオード、オーレッドなどとも言う）
ディスプレイの研究が活発に行われている（特許文献１）。

しかしながら、有機ＥＬディスプレイには、有機ＥＬ素子に流れる電流を制御するための
トランジスタの電流特性が、画素毎にばらついてしまう、という問題点があった。有機Ｅ
Ｌ素子に流れる電流（すなわち、トランジスタを流れる電流）がばらつけば、有機ＥＬ素
子の輝度もばらつき、ムラのある表示画面となってしまう。そこで、トランジスタのしき
い値電圧のバラツキを補正する方法が検討されている（特許文献２乃至６）。

しかし、トランジスタのしきい値電圧のバラツキを補正しても、トランジスタの移動度が
ばらつけば、有機ＥＬ素子に流れる電流もばらついてしまい、画像ムラを生じてしまう。
そこで、トランジスタのしきい値電圧だけでなく、移動度のバラツキも補正する方法が検
討されている（特許文献７乃至８）。

特開２００３−２１６１１０号公報 特開２００３−２０２８３３号公報 特開２００５−３１６３０号公報 特開２００５−３４５７２２号公報 特開２００７−１４８１２９号公報 国際公開第２００６／０６０９０２号パンフレット 特開２００７−１４８１２８号公報（［００９８］段落） 特開２００７−３１０３１１号公報（［００２６］段落

しかしながら、特許文献７乃至８で開示された技術においては、映像信号（ビデオ信号）
を画素に入力しながら、トランジスタの移動度のばらつきの補正を行っている。そのため
、様々な問題点が生じる。

例えば、映像信号を入力しながら移動度のばらつきの補正を行うため、その間は、別の画
素に映像信号を入力することが出来ない。通常、画素数、フレーム周波数または画面サイ
ズなどが決まれば、各画素に映像信号を入力する期間（いわゆる、１ゲート選択期間また
は１水平期間）の最大値も決まる。よって、１ゲート選択期間中に、移動度のバラツキの
補正を行う期間が増えることにより、他の処理（映像信号の入力やしきい値電圧の取得な
ど）の期間が減ってしまう。そのため画素では、１ゲート選択期間中に、様々な処理を行
わなければならないこととなる。結果として、処理期間が足りず、正確な処理を行えない
、または、移動度のバラツキの補正の期間を十分に確保することができないために移動度
の補正が不十分となってしまう。

さらに、画素数やフレーム周波数が高くなる、または画面サイズが大きくなると、１画素
当たりの１ゲート選択期間がますます短くなる。そのため、画素への映像信号の入力や、
移動度のばらつきの補正などが十分に確保できなくなってしまう。

あるいは、映像信号を入力しながら移動度のばらつきの補正を行う場合、移動度のばらつ
きの補正は、映像信号の波形のなまりの影響を受けやすい。そのため、映像信号の波形の
なまりが大きい場合と小さい場合とでは、移動度の補正の程度にばらつきが生じてしまい
、正確な補正が出来ない。

あるいは、画素に映像信号を入力しながら移動度のばらつきの補正を行う場合、点順次駆
動を行うことが困難である場合が多い。点順次駆動では、ある行の画素に映像信号を入力
する場合、その行の全ての画素に同時に映像信号を入力するのではなく、１画素ずつ順に
映像信号を入力していく。したがって、映像信号を入力している期間の長さは、画素毎に
異なってくる。よって、映像信号を入力しながら移動度のばらつきの補正を行う場合、画
素毎に移動度のばらつきの補正期間が異なってきてしまうため、補正量も画素毎に異なっ
てしまい、正常に補正を行うことが出来ない。したがって、映像信号を入力しながら移動
度のばらつきの補正を行う場合は、点順次駆動ではなく、その行の全ての画素に同時に信
号を入力する線順次駆動を行う必要がある。

さらに、線順次駆動を行う場合、点順次駆動を行う場合と比べて、ソース信号線駆動回路
（ビデオ信号線駆動回路、ソースドライバー、データドライバーとも言う）の構成が複雑
になる。例えば、線順次駆動でのソース信号線駆動回路は、ＤＡコンバータ、アナログバ
ッファ、ラッチ回路などの回路が必要となる場合が多い。しかし、アナログバッファは、
オペアンプやソースフォロワ回路などで構成される場合が多く、トランジスタの電流特性
のばらつきの影響を受けやすい。したがって、ＴＦＴ（薄膜トランジスタ）を用いて回路
を構成する場合、トランジスタの電流特性のばらつきを補正する回路が必要となり、回路
の規模が大きくなってしまったり、消費電力が大きくなってしまったりする。そのため、
画素部分のトランジスタとしてＴＦＴが用いられている場合には、画素部分と信号線駆動
回路とを同一基板上に形成することが困難となる可能性がある。そのため、信号線駆動回
路を画素部分とは別の手段を用いて作成する必要があり、コストが高くなってしまう可能
性がある。さらに、画素部分と信号線駆動回路とを、ＣＯＧ（チップ・オン・グラス）ま
たはＴＡＢ（テープ・オートメイテド・ボンディング）などを用いて接続する必要があり
、接触不良などを起こしてしまったり、信頼性を損ねてしまったりする。

以上のことから、トランジスタのしきい値電圧のばらつきの影響を低減した装置またはそ
の駆動方法を提供することを課題とする。または、トランジスタの移動度のばらつきの影
響を低減した装置またはその駆動方法を提供することを課題とする。または、トランジス
タの電流特性のばらつきの影響を低減した装置またはその駆動方法を提供することを課題
とする。または、映像信号の入力期間を長く確保できる装置またはその駆動方法を提供す
ることを課題とする。または、しきい値電圧のばらつきの影響を低減するための補正期間
を長く確保できる装置またはその駆動方法を提供することを課題とする。または、移動度
のばらつきの影響を低減するための補正期間を長く確保できる装置またはその駆動方法を
提供することを課題とする。または、映像信号の波形のなまりの影響を受けにくい装置ま
たはその駆動方法を提供することを課題とする。または、線順次駆動だけでなく、点順次
駆動を用いることも出来る装置またはその駆動方法を提供することを課題とする。または
、画素と駆動回路とを同じ基板上に形成することが出来る装置またはその駆動方法を提供
することを課題とする。または、消費電力の低い装置またはその駆動方法を提供すること
を課題とする。または、コストの低い装置またはその駆動方法を提供することを課題とす
る。または、配線の接続部分の接触不良を起こす可能性が低い装置またはその駆動方法を
提供することを課題とする。または、信頼性の高い装置またはその駆動方法を提供するこ
とを課題とする。または、画素数の多い装置またはその駆動方法を提供することを課題と
する。または、フレーム周波数の高い装置またはその駆動方法を提供することを課題とす
る。または、パネルサイズの大きい装置またはその駆動方法を提供することを課題とする
。これらの他にも、様々な手段を用いて、よりよい装置またはその駆動方法を提供するこ
とを課題とする。

トランジスタと、トランジスタのゲートに電気的に接続された容量素子とを有し、トラン
ジスタのしきい値電圧に応じた電圧と映像信号電圧との和の電圧に応じて容量素子に保持
された電荷を、一度トランジスタを介して放電させることで、トランジスタに流れる電流
のばらつき、またはトランジスタの移動度のばらつきを低減する。

本発明の例示的な態様の一は、トランジスタと、トランジスタのゲートに電気的に接続さ
れた容量素子とを有する半導体装置の駆動方法であって、トランジスタのしきい値電圧に
応じた電圧と映像信号電圧との和の電圧に応じて容量素子に保持された電荷を、トランジ
スタを介して放電させる半導体装置の駆動方法である。

また本発明の例示的な態様の一は、トランジスタと、表示素子と、配線と、を有する半導
体装置の駆動方法であって、第１の期間において、トランジスタのソースまたはドレイン
の一方とトランジスタのゲートとを導通状態にし、トランジスタのソースまたはドレイン
の他方と配線とを導通状態にし、トランジスタのソースまたはドレインの一方と表示素子
とを非導通状態にし、第２の期間において、トランジスタのソースまたはドレインの一方
とトランジスタのゲートとを非導通状態にし、トランジスタのソースまたはドレインの他
方と配線とを導通状態にし、トランジスタのソースまたはドレインの一方と表示素子とを
導通状態にする半導体装置の駆動方法である。

また本発明の例示的な態様の一は、トランジスタと、表示素子と、第１の配線と、第２の
配線と、を有する半導体装置の駆動方法であって、第１の期間において、トランジスタの
ソースまたはドレインの一方とトランジスタのゲートとを導通状態にし、トランジスタの
ソースまたはドレインの他方と第１の配線とを導通状態にし、トランジスタのソースまた
はドレインの他方と第２の配線とを非導通状態にし、トランジスタのソースまたはドレイ
ンの一方と表示素子とを非導通状態にし、第２の期間において、トランジスタのソースま
たはドレインの一方とトランジスタのゲートとを非導通状態にし、トランジスタのソース
またはドレインの他方と第１の配線とを導通状態にし、トランジスタのソースまたはドレ
インの他方と第２の配線とを非導通状態にし、トランジスタのソースまたはドレインの一
方と表示素子とを導通状態にする半導体装置の駆動方法である。

また本発明の例示的な態様の一は、トランジスタと、トランジスタのゲートに電気的に接
続された容量素子と、を有する半導体装置の駆動方法であって、第１の期間において、容
量素子には、トランジスタのしきい値電圧に応じた電圧と映像信号電圧との和の電圧が保
持され、第２の期間において、第１の期間に、電圧に応じて容量素子に保持された電荷が
、トランジスタを介して放電される半導体装置の駆動方法である。

また本発明の例示的な態様の一は、トランジスタと、トランジスタのゲートに電気的に接
続された容量素子と、表示素子と、を有する半導体装置の駆動方法であって、第１の期間
において、容量素子には、トランジスタのしきい値電圧に応じた電圧と映像信号電圧との
和の電圧が保持され、第２の期間において、第１の期間に、電圧に応じて容量素子に保持
された電荷が、トランジスタを介して放電され、第３の期間において、トランジスタを介
して、表示素子に電流が供給される半導体装置の駆動方法である。

また本発明の例示的な態様の一は、トランジスタと、トランジスタのゲートに電気的に接
続された容量素子と、を有する半導体装置の駆動方法であって、第１の期間において、容
量素子は第１の電圧を保持し、トランジスタのソースまたはドレインの一方と表示素子と
は非導通状態であり、第２の期間において、容量素子は第２の電圧を保持し、トランジス
タのソースまたはドレインの一方と表示素子とは導通状態であり、第１の電圧は、第２の
電圧よりも大きい半導体装置の駆動方法である。

また本発明の例示的な態様の一は、トランジスタと、第１の配線と、トランジスタのソー
スまたはドレインの一方との導通または非導通を制御する第１のスイッチと、第２の配線
と、トランジスタのソースまたはドレインの一方との導通または非導通を制御する第２の
スイッチと、トランジスタのソースまたはドレインの他方と、トランジスタのゲートとの
導通または非導通を制御する第３のスイッチと、トランジスタのソースまたはドレインの
他方と、表示素子との導通または非導通を制御する第４のスイッチと、を有する半導体装
置の駆動方法であって、第１の期間において、第１のスイッチ及び第３のスイッチを導通
状態、並びに第２のスイッチ及び第４のスイッチを非導通状態にし、第２の期間において
、第１のスイッチ及び第４のスイッチを導通状態、並びに第２のスイッチ及び第３のスイ
ッチを非導通状態にする半導体装置の駆動方法である。

また本発明の例示的な態様の一は、トランジスタと、第１の配線と、トランジスタのソー
スまたはドレインの一方との導通または非導通を制御する第１のスイッチと、第２の配線
と、トランジスタのソースまたはドレインの一方との導通または非導通を制御する第２の
スイッチと、トランジスタのソースまたはドレインの他方と、トランジスタのゲートとの
導通または非導通を制御する第３のスイッチと、トランジスタのソースまたはドレインの
他方と、表示素子との導通または非導通を制御する第４のスイッチと、を有する半導体装
置の駆動方法であって、第１の期間において、第２のスイッチ及び第３のスイッチを導通
状態、並びに第１のスイッチ及び第４のスイッチを非導通状態にし、第２の期間において
、第１のスイッチ及び第３のスイッチを導通状態、並びに第２のスイッチ及び第４のスイ
ッチを非導通状態にし、第３の期間において、第１のスイッチ及び第４のスイッチを導通
状態、並びに第２のスイッチ及び第３のスイッチを非導通状態にする半導体装置の駆動方
法である。

なお、スイッチは、様々な形態のものを用いることができる。例としては、電気的スイ
ッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく
、特定のものに限定されない。例えば、スイッチとして、トランジスタ（例えば、バイポ
ーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、
ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ
Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）などを用いることが出
来る。または、これらを組み合わせた論理回路をスイッチとして用いることが出来る。

機械的なスイッチの例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように
、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがあ
る。そのスイッチは、機械的に動かすことが出来る電極を有し、その電極が動くことによ
って、接続と非接続とを制御して動作する。

スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとし
て動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流
を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オ
フ電流が少ないトランジスタとしては、ＬＤＤ領域を有するトランジスタやマルチゲート
構造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタの
ソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）の電位に近い値で動作
する場合はＮチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電
位が、高電位側電源（Ｖｄｄなど）の電位に近い値で動作する場合はＰチャネル型トラン
ジスタを用いることが望ましい。なぜなら、Ｎチャネル型トランジスタではソース端子が
低電位側電源の電位に近い値で動作するとき、Ｐチャネル型トランジスタではソース端子
が高電位側電源の電位に近い値で動作するとき、ゲートとソースの間の電圧の絶対値を大
きくできるため、スイッチとして、より正確な動作を行うことができるからである。さら
に、トランジスタがソースフォロワ動作をしてしまうことが少ないため、出力電圧の大き
さが小さくなってしまうことが少ないからである。

なお、Ｎチャネル型トランジスタとＰチャネル型トランジスタの両方を用いて、ＣＭＯ
Ｓ型のスイッチをスイッチとして用いてもよい。ＣＭＯＳ型のスイッチにすると、Ｐチャ
ネル型トランジスタまたはＮチャネル型トランジスタのどちらか一方のトランジスタが導
通すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入
力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。さ
らに、スイッチをオンまたはオフさせるための信号の電圧振幅値を小さくすることが出来
るので、消費電力を小さくすることも出来る。

なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソース端子
またはドレイン端子の一方）と、出力端子（ソース端子またはドレイン端子の他方）と、
導通を制御する端子（ゲート端子）とを有している。一方、スイッチとしてダイオードを
用いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、ト
ランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を
少なくすることが出来る。

なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接
続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続さ
れている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回
路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係
、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続
関係以外のものも含むものとする。

例えば、ＡとＢとが電気的に接続されている場合として、ＡとＢとの電気的な接続を可
能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオードなど）が、ＡとＢとの間に１個以上接続されていてもよい。あるいは、ＡとＢと
が機能的に接続されている場合として、ＡとＢとの機能的な接続を可能とする回路（例え
ば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換
回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路
、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源
、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ
、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、
制御回路など）が、ＡとＢとの間に１個以上接続されていてもよい。例えば、ＡとＢとの
間に別の回路を挟んでいても、Ａから出力された信号がＢへ伝達される場合は、ＡとＢと
は機能的に接続されているものとする。

なお、ＡとＢとが電気的に接続されている、と明示的に記載する場合は、ＡとＢとが電
気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続さ
れている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別
の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（
つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むも
のとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続さ
れている、とのみ明示的に記載されている場合と同じであるとする。

なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する
装置である発光装置は、様々な形態を用いたり、様々な素子を有することが出来る。例え
ば、表示素子、表示装置、発光素子または発光装置としては、ＥＬ（エレクトロルミネッ
センス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥ
Ｄ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応
じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グ
レーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイ
クロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、
など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示
媒体を有することができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ
、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ
）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ
Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）など、液晶素子を用いた表示装置
としては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射
型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、電子インク
や電気泳動素子を用いた表示装置としては電子ペーパーがある。

なお、ＥＬ素子とは、陽極と、陰極と、陽極と陰極との間に挟まれたＥＬ層とを有する
素子である。なお、ＥＬ層としては、１重項励起子からの発光（蛍光）を利用するもの、
３重項励起子からの発光（燐光）を利用するもの、１重項励起子からの発光（蛍光）を利
用するものと３重項励起子からの発光（燐光）を利用するものとを含むもの、有機物によ
って形成されたもの、無機物によって形成されたもの、有機物によって形成されたものと
無機物によって形成されたものとを含むもの、高分子の材料、低分子の材料、高分子の材
料と低分子の材料とを含むものなどを有することができる。ただし、これに限定されず、
ＥＬ素子として様々なものを有することができる。

なお、トランジスタとして、様々な形態のトランジスタを用いることが出来る。よって
、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、
微結晶（マイクロクリスタル、ナノクリスタル、セミアモルファスとも言う）シリコンな
どに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いること
が出来る。ＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合
よりも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ること
ができる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多
くの個数の表示装置を製造できるため、低コストで製造できる。さらに、製造温度が低い
ため、耐熱性の弱い基板を用いることができる。そのため、透光性を有する基板上にトラ
ンジスタを製造できる。そして、透光性を有する基板上のトランジスタを用いて表示素子
での光の透過を制御することが出来る。あるいは、トランジスタの膜厚が薄いため、トラ
ンジスタを構成する膜の一部は、光を透過させることが出来る。そのため、開口率が向上
させることができる。

なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、
結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。そ
の結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路（信号線駆動回路
）、信号処理回路（信号生成回路、ガンマ補正回路、ＤＡ変換回路など）を基板上に一体
形成することが出来る。

なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、
結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。こ
のとき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させること
も可能である。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路
の一部（アナログスイッチなど）を基板上に一体形成することが出来る。さらに、結晶化
のためにレーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることができる
。そのため、画質の向上した画像を表示することが出来る。

ただし、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造す
ることは可能である。

なお、シリコンの結晶性を、多結晶または微結晶などへと向上させることは、パネル全
体で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シ
リコンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を
選択的に照射することなどにより可能である。例えば、画素以外の領域である周辺回路領
域にのみ、レーザー光を照射してもよい。または、ゲートドライバ回路、ソースドライバ
回路等の領域にのみ、レーザー光を照射してもよい。あるいは、ソースドライバ回路の一
部（例えば、アナログスイッチ）の領域にのみ、レーザー光を照射してもよい。その結果
、回路を高速に動作させる必要がある領域にのみ、シリコンの結晶化を向上させることが
できる。画素領域は、高速に動作させる必要性が低いため、結晶性が向上されなくても、
問題なく画素回路を動作させることが出来る。結晶性を向上させる領域が少なくて済むた
め、製造工程も短くすることが出来、スループットが向上し、製造コストを低減させるこ
とが出来る。必要とされる製造装置の数も少ない数で製造できるため、製造コストを低減
させることが出来る。

または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。
これらにより電流供給能力が高く、サイズの小さいトランジスタを製造することができる
。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図るこ
とができる。

または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯ
などの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合
物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。
これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能
となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接ト
ランジスタを形成することが出来る。なお、これらの化合物半導体または酸化物半導体を
、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来
る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透光性を
有する電極として用いることができる。さらに、それらをトランジスタと同時に成膜又は
形成できるため、コストを低減できる。

または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出
来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することがで
きる。マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタ
のレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので
、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、
全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コスト
にできる。

または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることがで
きる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る
。このような基板を用いた半導体装置は、衝撃に強くすることができる。

なお、トランジスタは、様々な基板を用いて形成することが出来る。基板の種類は、特
定のものに限定されることはない。その基板としては、例えば、単結晶基板、ＳＯＩ基板
、ガラス基板、石英基板、プラスチック基板、ステンレス・スチル基板、ステンレス・ス
チル・ホイルを有する基板などを用いることが出来る。または、ある基板を用いてトラン
ジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタ
を配置してもよい。トランジスタが転置される基板としては、単結晶基板、ＳＯＩ基板、
ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基
板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステ
ル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含
む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有
する基板などを用いることができる。あるいは、人などの動物の皮膚（皮表、真皮）又は
皮下組織を基板として用いてもよい。または、ある基板を用いてトランジスタを形成し、
その基板を研磨して薄くしてもよい。研磨される基板としては、単結晶基板、ＳＯＩ基板
、ガラス基板、石英基板、プラスチック基板、ステンレス・スチル基板、ステンレス・ス
チル・ホイルを有する基板などを用いることができる。これらの基板を用いることにより
、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装
置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。

なお、トランジスタの構成は、様々な形態をとることができ、特定の構成に限定されな
い。例えば、ゲート電極が２個以上のマルチゲート構造を適用することができる。マルチ
ゲート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列
に接続された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐
圧向上（信頼性の向上）を図ることができる。あるいは、マルチゲート構造により、飽和
領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流が
あまり変化せず、電圧・電流特性の傾きをフラットな特性にすることができる。電圧・電
流特性の傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵
抗値をもつ能動負荷を実現することが出来る。その結果、特性のよい差動回路やカレント
ミラー回路を実現することが出来る。

別の例として、チャネルの上下にゲート電極が配置されている構造を適用することができ
る。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域
が増えるため、電流値の増加を図ることができる。または、チャネルの上下にゲート電極
が配置されている構造にすることにより、空乏層ができやすくなるため、Ｓ値の改善を図
ることができる。なお、チャネルの上下にゲート電極が配置される構成にすることにより
、複数のトランジスタが並列に接続されたような構成となる。

チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下にゲート電極
が配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分け
た構造、チャネル領域を並列に接続した構造、またはチャネル領域が直列に接続する構成
も適用できる。さらに、チャネル領域（もしくはその一部）にソース電極やドレイン電極
が重なっている構造も適用できる。チャネル領域（もしくはその一部）にソース電極やド
レイン電極が重なる構造にすることによって、チャネル領域の一部に電荷が溜まることに
より動作が不安定になることを防ぐことができる。あるいは、ＬＤＤ領域を設けた構造を
適用できる。ＬＤＤ領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧
向上（信頼性の向上）を図ることができる。あるいは、ＬＤＤ領域を設けることにより、
飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電
流があまり変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。

なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成さ
せることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同
一の基板に形成することも可能である。例えば、所定の機能を実現させるために必要な回
路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板などの様々
な基板を用いて形成することも可能である。所定の機能を実現させるために必要な回路の
全てが同じ基板を用いて形成されていることにより、部品点数の削減によるコストの低減
、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。あるいは、
所定の機能を実現させるために必要な回路の一部が、ある基板に形成され、所定の機能を
実現させるために必要な回路の別の一部が、別の基板に形成されていることも可能である
。つまり、所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成され
ていなくてもよい。例えば、所定の機能を実現させるために必要な回路の一部は、ガラス
基板上にトランジスタにより形成され、所定の機能を実現させるために必要な回路の別の
一部は、単結晶基板に形成され、単結晶基板を用いて形成されたトランジスタで構成され
たＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）でガラス基板に接続して、ガラス
基板上にそのＩＣチップを配置することも可能である。あるいは、そのＩＣチップをＴＡ
Ｂ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基
板と接続することも可能である。このように、回路の一部が同じ基板に形成されているこ
とにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による
信頼性の向上を図ることができる。あるいは、駆動電圧が高い部分及び駆動周波数が高い
部分の回路は、消費電力が大きくなってしまうので、そのような部分の回路は同じ基板に
形成せず、そのかわりに、例えば、単結晶基板にその部分の回路を形成して、その回路で
構成されたＩＣチップを用いるようにすれば、消費電力の増加を防ぐことができる。

なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端
子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ド
レイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソ
ースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソ
ースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレイン
として機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例
としては、それぞれを第１端子、第２端子と表記する場合がある。あるいは、それぞれを
第１電極、第２電極と表記する場合がある。あるいは、第１領域、第２領域と表記する場
合がある。

なお、半導体装置とは半導体素子（トランジスタ、ダイオード、サイリスタなど）を含
む回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置
全般を半導体装置と呼んでもよい。または、半導体材料を有する装置のことを半導体装置
と言う。

なお、表示装置とは、表示素子を有する装置のことを言う。なお、表示装置は、表示素
子を含む複数の画素を含んでいても良い。なお、表示装置は、複数の画素を駆動させる周
辺駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の
画素と同一基板上に形成されてもよい。なお、表示装置は、ワイヤボンディングやバンプ
などによって基板上に配置された周辺駆動回路、いわゆる、チップオングラス（ＣＯＧ）
で接続されたＩＣチップ、または、ＴＡＢなどで接続されたＩＣチップを含んでいても良
い。なお、表示装置は、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタな
どが取り付けられたフレキシブルプリントサーキット（ＦＰＣ）を含んでもよい。なお、
表示装置は、フレキシブルプリントサーキット（ＦＰＣ）などを介して接続され、ＩＣチ
ップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配
線基板（ＰＷＢ）を含んでいても良い。なお、表示装置は、偏光板または位相差板などの
光学シートを含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、
光センサなどを含んでいても良い。

なお、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている、と明示的
に記載する場合は、Ａの上にＢが直接接して形成されていることに限定されない。直接接
してはいない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むものとする。
ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。

従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、と明示的に
記載されている場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に
直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂ
が形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、
単層でもよいし、複層でもよい。

さらに、Ａの上方にＢが形成されている、と明示的に記載されている場合についても同
様であり、Ａの上にＢが直接接していることに限定されず、ＡとＢとの間に別の対象物が
介在する場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、
という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接し
て別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成さ
れている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でも
よいし、複層でもよい。

なお、Ａの上にＢが形成されている、又はＡの上方にＢが形成されている、と明示的に記
載する場合、斜め上にＢが形成される場合も含むこととする。

なお、Ａの下にＢが、あるいは、Ａの下方にＢが、の場合についても、同様である。

なお、明示的に単数として記載されているものについては、単数であることが望ましい。
ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数として
記載されているものについては、複数であることが望ましい。ただし、これに限定されず
、単数であることも可能である。

なお、図において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合
がある。よって、必ずしもそのスケールに限定されない。

なお、図は、理想的な例を模式的に示したものであり、図に示す形状又は値などに限定さ
れない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。

なお、専門用語は、特定の実施の形態、又は実施例などを述べる目的で用いられる場合が
多く、これに限定されない。

なお、定義されていない文言（専門用語又は学術用語などの科学技術文言を含む）は、通
常の当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書等
により定義されている文言は、関連技術の背景と矛盾がないような意味に解釈されること
が好ましい。

なお、第１、第２、第３などの語句は、様々な要素、部材、領域、層、区域を他のものと
区別して記述するために用いられる。よって、第１、第２、第３などの語句は、要素、部
材、領域、層、区域などの数を限定するものではない。さらに、例えば、「第１の」を「
第２の」又は「第３の」などと置き換えることが可能である。

トランジスタのしきい値電圧のばらつきの影響を低減することが出来る。または、トラン
ジスタの移動度のばらつきの影響を低減することが出来る。または、トランジスタの電流
特性のばらつきの影響を低減することが出来る。または、映像信号の入力期間を長く確保
することが出来る。または、しきい値電圧のばらつきの影響を低減するための補正期間を
長く確保することが出来る。または、移動度のばらつきの影響を低減するための補正期間
を長く確保することが出来る。または、映像信号の波形のなまりの影響を受けにくくする
ことが出来る。または、線順次駆動だけでなく、点順次駆動を用いることが出来る。また
は、画素と駆動回路とを同じ基板上に形成することが出来る。または、消費電力の低くす
ることが出来る。または、コストを低くすることが出来る。または、配線の接続部分の接
触不良を低減することが出来る。または、信頼性を高くすることが出来る。または、画素
数を多くすることが出来る。または、フレーム周波数を高くすることが出来る。または、
パネルサイズを大きくすることが出来る。

実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す動作を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示すトランジスタを説明する断面図。 実施の形態で示す電子機器を説明する図。 実施の形態で示す電子機器を説明する図。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本
発明の構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、
同一部分又は同様な機能を有する部分の詳細な説明は省略する。

なお、以下に、各々の実施の形態において、様々な図を用いて述べていく。その場合、あ
る一つの実施の形態において、各々の図で述べる内容（一部の内容でもよい）は、別の図
で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを
自由に行うことが出来る。同様に、一つまたは複数の実施の形態の各々の図で述べる内容
（一部の内容でもよい）は、一つまたは複数の別の実施の形態の図で述べる内容（一部の
内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来
る。

（実施の形態１）
図１に、トランジスタの移動度などの電流特性のばらつきを補正する場合の駆動方法、駆
動タイミングおよび、その時の回路構成について、その一例を示す。

図１（ａ）に、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期
間における回路構成を示す。なお図１（ａ）に示す回路構成は、トランジスタ１０１の移
動度などの電流特性のばらつきを補正するために、トランジスタのゲートに保持されてい
る電荷を放電するための回路構成であり、実際には配線間に設けられる複数のスイッチの
オンまたはオフを制御することで当該回路構成の接続関係を実現するものである。

図１（ａ）において、トランジスタ１０１のソース（またはドレイン、第１の端子、第１
の電極）は、配線１０３と導通状態にある。トランジスタ１０１のドレイン（またはソー
ス、第２の端子、第２の電極）は、トランジスタ１０１のゲートと導通状態にある。容量
素子１０２の第１の端子（または第１の電極）は、トランジスタ１０１のゲートと導通状
態にある。容量素子１０２の第２の端子（または第２の電極）は、配線１０３と導通状態
にある。

表示素子１０５の第１の端子（または第１の電極）は、トランジスタ１０１のドレイン（
またはソース、第２の端子、第２の電極）と、非導通状態にある。トランジスタ１０１の
ドレイン（またはソース、第２の端子、第２の電極）以外の端子、配線または電極と、表
示素子１０５の第１の端子（または第１の電極）とは、非導通状態にあることが望ましい
が、これに限定されない。表示素子１０５の第２の端子（または第２の電極）は、配線１
０６と導通状態にあることが望ましいが、これに限定されない。

配線１０４は、トランジスタ１０１のドレイン（またはソース、第２の端子、第２の電極
）と、非導通状態にある。さらに、配線１０４は、容量素子１０２の第１の端子（または
第１の電極）と、非導通状態にある。なお、配線１０４は、図１（ａ）に示すように、ト
ランジスタ１０１のドレイン（またはソース、第２の端子、第２の電極）と容量素子１０
２の第１の端子（または第１の電極）以外の端子、配線または電極とも、非導通状態にあ
ることが望ましいが、これに限定されない。

なお、配線１０４を介して、トランジスタ１０１または容量素子１０２に、映像信号また
は所定の電圧などを供給される場合がある。よって、配線１０４は、ソース信号線、映像
信号線、または、ビデオ信号線などと呼ばれる場合がある。

なお、図１（ａ）の様な接続構成になる前に、つまり、トランジスタ１０１の移動度など
の電流特性のばらつきの補正を行う前に、容量素子１０２には、トランジスタ１０１のし
きい値電圧に応じた電圧が保持されていることが望ましい。そして、映像信号（ビデオ信
号）が配線１０４を介して容量素子１０２に入力されていることが望ましい。したがって
、容量素子１０２には、トランジスタ１０１のしきい値電圧に応じた電圧および映像信号
電圧の和の電圧が保持されていることが望ましい。よって、図１（ａ）の前の状態におい
ては、つまり、トランジスタ１０１の移動度などの電流特性のばらつきの補正を行う前に
は、配線１０４は、トランジスタ１０１のドレイン、ソース、ゲート、容量素子１０２の
第１の端子（または第１の電極）、第２の端子（または第２の電極）などのうちの少なく
とも一つと導通状態にあり、既に映像信号の入力動作が行われていることが望ましい。

なお、容量素子１０２によって、トランジスタ１０１のしきい値電圧に応じた電圧および
映像信号電圧の和の電圧が保持されていることが望ましいが、これに限定されない。容量
素子１０２には、トランジスタ１０１のしきい値電圧に応じた電圧は保持されておらず、
映像信号電圧のみが保持されていることも可能である。

なお、容量素子１０２によって電圧が保持されている場合、スイッチングノイズなどによ
り、わずかに電圧が変動する可能性がある。ただし、実動作に影響を与えない範囲であれ
ば、多少ずれていても問題はない。したがって、例えば、トランジスタ１０１のしきい値
電圧に応じた電圧および映像信号電圧の和の電圧が容量素子１０２に入力された場合、実
際に容量素子１０２に保持されている電圧は、その入力された電圧とは、完全には一致せ
ず、ノイズなどの影響により、わずかに、異なっている場合がある。ただし、実動作に影
響を与えない範囲であれば、多少ずれていても問題はない。

次に、図１（ｂ）に、トランジスタ１０１を介して、表示素子１０５に電流が供給されて
いる期間における回路構成について示す。なお図１（ｂ）に示す回路構成は、トランジス
タ１０１より表示素子１０５に電流を供給するための回路構成であり、実際には配線間に
設けられる複数のスイッチのオンまたはオフを制御することで当該回路構成の接続関係を
実現するものである。

トランジスタ１０１のソース（またはドレイン、第１の端子、第１の電極）は、配線１０
３と導通状態にある。トランジスタ１０１のドレイン（またはソース、第２の端子、第２
の電極）は、表示素子１０５の第１の端子（または第１の電極）と導通状態にある。トラ
ンジスタ１０１のドレイン（またはソース、第２の端子、第２の電極）は、トランジスタ
１０１のゲートと非導通状態にある。容量素子１０２の第１の端子（または第１の電極）
は、トランジスタ１０１のゲートと導通状態にある。容量素子１０２の第２の端子（また
は第２の電極）は、配線１０３と導通状態にある。表示素子１０５の第２の端子（または
第２の電極）は、配線１０６と導通状態にある。

配線１０４は、トランジスタ１０１のドレイン（またはソース、第２の端子、第２の電極
）と、非導通状態にある。さらに、配線１０４は、容量素子１０２の第１の端子（または
第１の電極）と、非導通状態にある。なお、配線１０４は、図１（ｂ）に示すように、ト
ランジスタ１０１のドレイン（またはソース、第２の端子、第２の電極）と容量素子１０
２の第１の端子（または第１の電極）以外の端子、配線または電極とも、非導通状態にあ
ることが望ましいが、これに限定されない。

つまり、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図
１（ａ））から、トランジスタ１０１を介して、表示素子１０５に電流が供給されている
期間（図１（ｂ））へ移行するときには、少なくとも、トランジスタ１０１のドレイン（
またはソース、第２の端子、第２の電極）とトランジスタ１０１のゲートとの導通状態と
、トランジスタ１０１のドレイン（またはソース、第２の端子、第２の電極）と表示素子
１０５の第１の端子（または第１の電極）との導通状態とが変化することとなるが、これ
に限定されず、他の部分の導通状態が変化することもできる。そして、上述のように導通
状態を制御できるように、スイッチ、トランジスタまたはダイオードなど素子を配置する
ことが望ましい。そして、当該素子を用いて導通状態を制御し、図１（ａ）、図１（ｂ）
の接続状況を実現するような回路構成を実現することが出来る。よって、図１（ａ）、図
１（ｂ）のような接続状況を実現できるならば、スイッチ、トランジスタまたはダイオー
ドなどの素子を自由に配置することができ、その個数または接続構造も限定されない。

一例としては、図２（ａ）に示すように、スイッチ２０１の第１の端子をトランジスタ１
０１のゲートと電気的に接続し、第２の端子をトランジスタ１０１のドレイン（またはソ
ース、第２の端子、第２の電極）と電気的に接続する。そして、スイッチ２０２の第１の
端子をトランジスタ１０１のドレイン（またはソース、第２の端子、第２の電極）と電気
的に接続し、第２の端子を表示素子１０５と電気的に接続する。このように、２つのスイ
ッチを配置することにより、図１（ａ）、図１（ｂ）の接続状況を実現するような回路構
成を実現することが出来る。

図２（ａ）とは別の例を、図２（ｂ）、図２（ｃ）に示す。図２（ｂ）では、図２（ａ）
におけるスイッチ２０２の位置を、図２（ｂ）のスイッチ２０５のような位置に変更した
。図２（ｃ）では、図２（ａ）におけるスイッチ２０２を削除した。その代わり、例えば
、配線１０６の電位を変化させることにより、表示素子１０５が非導通状態となり、図１
（ａ）と同様な動作を実現することが出来る。そして、さらにスイッチやトランジスタな
どが必要な場合は、適宜、配置される。

なお、ＡはＢと導通状態にある、と記載しているが、その場合、ＡとＢとの間には、様々
な素子が接続されていることは可能である。例えば、抵抗素子、容量素子、トランジスタ
、ダイオードなどがＡとＢとの間に、直列接続、または並列接続で接続されていることは
可能である。同様に、ＡはＢと非導通状態にある、と記載しているが、その場合、ＡとＢ
との間には、様々な素子が接続されていることは可能である。ＡとＢとが、非導通になっ
てさえすればよいため、それ以外の部分では、様々な素子が接続されていることは可能で
ある。例えば、抵抗素子、容量素子、トランジスタ、ダイオードなどの素子が直列接続、
または並列接続で接続されていることは可能である。

したがって、例えば、図２（ａ）の回路において、スイッチ２０３を追加した場合の回路
を図２（ｄ）に、スイッチ２０４を追加した場合の回路を図２（ｅ）に、スイッチ２０６
を追加した場合の回路を図２（ｆ）に示す。

このように、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間
（図１（ａ））において、トランジスタ１０１の移動度などの電流特性のばらつきが低減
されるため、表示素子１０５に電流が供給されている期間（図１（ｂ））において、表示
素子１０５に供給される電流のばらつきも低減される。その結果、表示素子１０５の表示
状態のばらつきも低減され、表示品位の高い表示を行うことが出来る。

以上説明した図２（ａ）乃至図２（ｆ）に示す回路構成は、上記図１（ａ）、図１（ｂ）
で示した回路構成を実現する一例として示したものである。なお、実際には図２（ａ）乃
至図２（ｆ）に示した複数のスイッチ以外に、配線間に設けられる複数のスイッチのオン
またはオフを制御することで、当該回路構成の接続関係を実現するものである。

なお、表示素子１０５に電流が供給されている期間（図１（ｂ））は、トランジスタ１０
１の移動度などの電流特性のばらつきを補正している期間（図１（ａ））の直後に出現さ
せることが望ましい。なぜなら、表示素子１０５に電流が供給されている期間（図１（ｂ
））において取得したトランジスタ１０１のゲート電位（容量素子１０２に保持された電
荷）を利用して、表示素子１０５に電流が供給されている期間（図１（ｂ））において、
処理を行うからである。しかしながら、トランジスタ１０１の移動度などの電流特性のば
らつきを補正している期間（図１（ａ））の直後に表示素子１０５に電流が供給されてい
る期間（図１（ｂ））を出現させることに限定されない。トランジスタ１０１の移動度な
どの電流特性のばらつきを補正している期間において、容量素子１０２の電荷量が変化し
、そして、期間終了時に決定した容量素子１０２の電荷量が、表示素子１０５に電流が供
給されている期間（図１（ｂ））において、大きく変化していない場合などは、トランジ
スタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（ａ））と、表
示素子１０５に電流が供給されている期間（図１（ｂ））との間に、別の処理が行われる
期間が設けられていても良い。

したがって、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間
が終了した時点での容量素子１０２に保持された電荷と、表示素子１０５に電流が供給さ
れている期間が開始した時点での容量素子１０２に保持された電荷とは、概ね同じ量であ
ることが望ましい。ただし、ノイズなどの影響により、わずかに双方の電荷量が異なって
いる場合もある。具体的は、双方の電荷量の差は、１０％以内が望ましく、より望ましく
は、３％以内が望ましい。電荷量の差が３％以内であれば、その差が反映される表示素子
を人間の眼で見たときに、その差を視認できないため、より望ましい。

そこで、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図
１（ａ））において、電圧電流特性がどのような状態に変化するかを図３（ａ）に示す。
容量素子１０２に保存されていた電荷が、トランジスタ１０１の移動度などの電流特性の
ばらつきを補正している期間（図１（ａ））において、トランジスタ１０１のソースとド
レインの間を介して、放電されていく。その結果、容量素子１０２に保持されていた電荷
量が減少していき、容量素子１０２に保持された電圧も減少していく。したがって、トラ
ンジスタ１０１のゲートとソースの間の電圧の絶対値も減少していく。容量素子１０２に
保存されている電荷は、トランジスタ１０１を介して放電されていくため、電荷の放電量
は、トランジスタ１０１の電流特性に依存する。つまり、トランジスタ１０１の移動度が
高ければ、より多くの電荷が放電される。または、トランジスタ１０１のチャネル幅Ｗと
チャネル長Ｌの比（Ｗ／Ｌ）が大きければ、より多くの電荷が放電される。または、トラ
ンジスタ１０１のゲートとソースの間の電圧の絶対値が大きければ（つまり、容量素子１
０２で保持される電圧の絶対値が大きければ）、より多くの電荷が放電される。または、
トランジスタ１０１のソース領域、ドレイン領域での寄生抵抗が小さければ、より多くの
電荷が放電される。または、トランジスタ１０１のＬＤＤ領域での抵抗が小さければ、よ
り多くの電荷が放電される。または、トランジスタ１０１と電気的に接続されているコン
タクトホールでのコンタクト抵抗が小さければ、より多くの電荷が放電される。

そのため、放電前、つまり、トランジスタ１０１の移動度などの電流特性のばらつきを補
正している期間（図１（ａ））に入る前の期間における電圧電流特性のグラフは、トラン
ジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（ａ））にお
いて、容量素子１０２に保存されている電荷の一部が放電された結果、傾きが小さな曲線
のグラフに変化する。そして、例えば、放電前と放電後の電圧電流特性のグラフの差は、
トランジスタ１０１の移動度が大きい方が大きくなる。したがって、トランジスタ１０１
の移動度が高い場合（つまり、グラフの傾きが大きい場合）は、放電後には、傾きの変化
量が大きくなり、トランジスタ１０１の移動度が低い場合（つまり、グラフの傾きが小さ
い場合）は、放電後には、傾きの変化量が小さくなる。その結果、放電後では、トランジ
スタ１０１の移動度が高い場合と低い場合とで、電圧電流特性のグラフの差が小さくなり
、移動度のばらつきの影響が低減することができる。さらに、トランジスタ１０１のゲー
トとソースの間の電圧の絶対値が大きければ（つまり、容量素子１０２で保持される電圧
の絶対値が大きければ）、より多くの電荷が放電され、トランジスタ１０１のゲートとソ
ースの間の電圧の絶対値が小さければ（つまり、容量素子１０２で保持される電圧の絶対
値が小さければ）、放電される電荷量が少なくなるため、より適切に、移動度のばらつき
を低減することが出来る。

なお、図３（ａ）のグラフは、すでにしきい値電圧のばらつきの影響を低減した後の場合
のグラフである。したがって、図３（ｂ）に示すように、トランジスタ１０１の移動度の
ばらつきを補正している期間（図１（ａ））に入る前には、しきい値電圧のばらつきの影
響が低減されている。しきい値電圧のばらつきを低減するために、電圧電流特性のグラフ
をしきい値電圧の分だけ平行移動させる。つまり、トランジスタのゲートとソースの間の
電圧には、映像信号電圧としきい値電圧との和の電圧が供給される。その結果、しきい値
電圧のばらつきの影響は低減される。しきい値電圧のばらつきを低減したあと、図３（ａ
）のグラフに示すように、移動度のばらつきを低減することにより、トランジスタ１０１
の電流特性のばらつきを大幅に低減させることが出来る。

なお、ばらつきを補正できるトランジスタ１０１の電流特性は、トランジスタ１０１の移
動度だけでなく、しきい値電圧、ソース部分（ドレイン部分）での寄生抵抗、ＬＤＤ領域
での抵抗、トランジスタ１０１と電気的に接続されているコンタクトホールでのコンタク
ト抵抗などもあげられる。これらの電流特性も、トランジスタ１０１を介して電荷が放電
されることから、移動度の場合と同様、ばらつきを低減することが出来る。

従って、放電前、つまり、トランジスタ１０１の移動度などの電流特性のばらつきを補正
している期間（図１（ａ））に入る前の期間における容量素子１０２の電荷量は、トラン
ジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（ａ））の終
了時点における容量素子１０２の電荷量よりも多い。なぜなら、トランジスタ１０１の移
動度などの電流特性のばらつきを補正している期間（図１（ａ））では、容量素子１０２
の電荷が放電されるため、容量素子１０２に保存されている電荷が少なくなっていくから
である。

なお、容量素子１０２に保持されている電荷は、一部が放電されれば、すぐに放電を停止
することが望ましい。仮に、完全に放電してしまったら、つまり、電流が流れなくなるま
で放電させてしまうと、映像信号の情報がほとんど無くなってしまう。したがって、完全
に放電される前に、放電を停止することが望ましい。つまり、トランジスタ１０１に電流
が流れている間に、放電を停止することが望ましい。

したがって、１ゲート選択期間（または１水平期間、１フレーム期間を画素の行数で割り
算した値など）と、トランジスタ１０１の移動度などの電流特性のばらつきを補正してい
る期間（図１（ａ））との長さを比較すると、１ゲート選択期間（または１水平期間、１
フレーム期間を画素の行数で割り算した値など）の方が長いことが望ましい。なぜなら、
１ゲート選択期間よりも長く放電を行うと、放電しすぎてしまう可能性があるからである
。ただし、これに限定されない。

または、画素に映像信号を入力している期間と、トランジスタ１０１の移動度などの電流
特性のばらつきを補正している期間（図１（ａ））との長さを比較すると、画素に映像信
号を入力している期間の方が長いことが望ましい。なぜなら、画素に映像信号を入力して
いる期間よりも長く放電を行うと、放電しすぎてしまう可能性があるからである。ただし
、これに限定されない。

または、トランジスタのしきい値電圧を取得している期間と、トランジスタ１０１の移動
度などの電流特性のばらつきを補正している期間（図１（ａ））との長さを比較すると、
トランジスタのしきい値電圧を取得している期間の方が長いことが望ましい。なぜなら、
トランジスタのしきい値電圧を取得している期間よりも長く放電を行うと、放電しすぎて
しまう可能性があるからである。ただし、これに限定されない。

なお、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１
（ａ））において、容量素子１０２に保持されている電荷を放電する期間の長さは、例え
ば、トランジスタ１０１の移動度のばらつき量、容量素子１０２の大きさ、トランジスタ
１０１のＷ／Ｌなどに応じて、決定することが望ましい。

例えば、図１、図２に示す回路が複数ある場合について考える。例としては、第１の色を
表示するための第１の画素と、第２の色を表示するための第２の画素とを有しており、各
々の画素はトランジスタ１０１に相当するトランジスタとして、第１の画素は、トランジ
スタ１０１Ａを、第２の画素はトランジスタ１０１Ｂとを有しているとする。同様に、容
量素子１０２に相当する容量素子として、第１の画素は、容量素子１０２Ａを、第２の画
素は容量素子１０２Ｂとを有しているとする。

そして、トランジスタ１０１ＡのＷ／Ｌが、トランジスタ１０１ＢのＷ／Ｌよりも大きい
場合は、容量素子１０２Ａの容量値の方が、容量素子１０２Ｂの容量値よりも大きいこと
が望ましい。なぜなら、トランジスタ１０１Ａの方が多くの電荷を放電するため、容量素
子１０２Ａの電圧も、より大きく変化してしまう。そこで、それを調整するために、容量
素子１０２Ａの容量値が大きいことが望ましい。または、トランジスタ１０１Ａのチャネ
ル幅Ｗが、トランジスタ１０１Ｂのチャネル幅Ｗよりも大きい場合は、容量素子１０２Ａ
の容量値の方が、容量素子１０２Ｂの容量値よりも大きいことが望ましい。または、トラ
ンジスタ１０１Ａのチャネル長Ｌが、トランジスタ１０１Ｂのチャネル長Ｌよりも小さい
場合は、容量素子１０２Ａの容量値の方が、容量素子１０２Ｂの容量値よりも大きいこと
が望ましい。

なお、容量素子１０２に保持されている電荷の放電量を制御するために、追加して容量素
子を配置することが可能である。例えば、図１（ａ）、図１（ｂ）に対して、容量素子を
追加した場合の一例を図４（ａ）、図４（ｂ）に示す。なお図４（ａ）乃至図４（ｆ）で
説明する回路構成は、上記図１（ａ）、図１（ｂ）で示した回路構成を実現する一例とし
て示したものである。なお、実際には図４（ａ）乃至図４（ｆ）に示した複数のスイッチ
及び容量素子以外に、配線間に設けられる複数のスイッチのオンまたはオフを制御するこ
とで、当該回路構成の接続関係を実現するものである。

図４（ａ）、図４（ｂ）において、容量素子４０２Ａの第１の端子（または第１の電極）
は、トランジスタ１０１のドレイン（またはソース、第２の端子、第２の電極）と導通状
態にあり、容量素子４０２Ａの第２の端子（または第２の電極）は、配線１０３と導通状
態にある。なお、図４（ｂ）では、容量素子４０２Ａの各端子の導通状態は、図４（ａ）
と同じであることが望ましいが、これに限定されない。一部が非導通状態にあってもよい
。

同様に、図１（ａ）、図１（ｂ）に対して容量素子を追加した場合の別の例を図４（ｃ）
、図４（ｄ）に示す。容量素子４０２Ｂの第１の端子（または第１の電極）は、トランジ
スタ１０１のドレイン（またはソース、第２の端子、第２の電極）と導通状態にあり、容
量素子４０２Ｂの第２の端子（または第２の電極）は、配線１０６と導通状態にある。な
お、図４（ｄ）では、容量素子４０２Ｂの各端子の導通状態は、図４（ｃ）と同じである
ことが望ましいが、これに限定されない。一部が非導通状態にあってもよい。

例えば、図４などに示す回路が複数ある場合について考える。例としては、第１の色を表
示するための第１の画素と、第２の色を表示するための第２の画素とを有しており、各々
の画素はトランジスタ１０１に相当するトランジスタとして、第１の画素は、トランジス
タ１０１Ａを、第２の画素はトランジスタ１０１Ｂとを有しているとする。同様に、容量
素子１０２に相当する容量素子として、第１の画素は、容量素子１０２Ａを、第２の画素
は容量素子１０２Ｂとを有しているとする。さらに、容量素子４０２Ａ乃至容量素子４０
２Ｃの少なくともいずれか一つに相当する容量素子として、第１の画素は、容量素子４０
２ＡＡを、第２の画素は容量素子４０２ＡＢとを有しているとする。

そして、トランジスタ１０１ＡのＷ／Ｌが、トランジスタ１０１ＢのＷ／Ｌよりも大きい
場合は、容量素子１０２Ａの容量値の方が、容量素子１０２Ｂの容量値よりも大きいこと
が望ましい。または、容量素子４０２ＡＡの容量値の方が、容量素子４０２ＡＢの容量値
よりも大きいことが望ましい。または、容量素子１０２Ａと容量素子４０２ＡＡの合計の
容量値の方が、容量素子１０２Ｂと容量素子４０２ＡＢの合計の容量値よりも大きいこと
が望ましい。なぜなら、トランジスタ１０１Ａの方が多くの電荷を放電するので、電位を
調整するためである。または、トランジスタ１０１Ａのチャネル幅Ｗが、トランジスタ１
０１Ｂのチャネル幅Ｗよりも大きい場合は、容量素子１０２Ａの容量値の方が、容量素子
１０２Ｂの容量値よりも大きいことが望ましい。または、容量素子４０２ＡＡの容量値の
方が、容量素子４０２ＡＢの容量値よりも大きいことが望ましい。または、容量素子１０
２Ａと容量素子４０２ＡＡの合計の容量値の方が、容量素子１０２Ｂと容量素子４０２Ａ
Ｂの合計の容量値よりも大きいことが望ましい。または、トランジスタ１０１Ａのチャネ
ル長Ｌが、トランジスタ１０１Ｂのチャネル長Ｌよりも小さい場合は、容量素子１０２Ａ
の容量値の方が、容量素子１０２Ｂの容量値よりも大きいことが望ましい。または、容量
素子４０２ＡＡの容量値の方が、容量素子４０２ＡＢの容量値よりも大きいことが望まし
い。または、容量素子１０２Ａと容量素子４０２ＡＡの合計の容量値の方が、容量素子１
０２Ｂと容量素子４０２ＡＢの合計の容量値よりも大きいことが望ましい。

なお、容量素子４０２ＡＡと容量素子４０２ＡＢの容量値は異なっていて、容量素子１０
２Ａと容量素子１０２Ｂの容量値は、概ね等しい、という状態になっていることも可能で
ある。つまり、容量値の調整を、容量素子１０２Ａと容量素子１０２Ｂではなく、容量素
子４０２ＡＡと容量素子４０２ＡＢの方を用いて行う、ということも可能である。容量素
子１０２Ａと容量素子１０２Ｂの大きさが異なる場合、映像信号の大きさに差が出てきて
しまう可能性があるなど、他への影響が大きい場合がある。そのため、容量素子４０２Ａ
Ａと容量素子４０２ＡＢの方を用いて容量値の調整を行うことが望ましい。

なお、回路の接続構造は、図１（ａ）、図１（ｂ）に限定されない。例えば、図１（ａ）
、図１（ｂ）では、容量素子１０２の第２の端子（または第２の電極）が、配線１０３と
導通状態にあるが、これに限定されない。少なくとも所定の期間において、一定の電位を
供給する機能を有している配線と導通状態にあればよい。例えば、容量素子１０２の第２
の端子（または第２の電極）が配線１０７に接続されている場合の例を、図１（ｃ）、図
１（ｄ）に示す。同様に、容量素子１０２の第２の端子（または第２の電極）が配線１０
６に接続されている場合の例を、図１（ｅ）、図１（ｆ）に示す。

なお、図１（ｃ）乃至図１（ｆ）においても、図４（ａ）乃至図４（ｄ）と同様に、追加
で容量素子を配置することができる。一例として、図１（ｃ）、図１（ｄ）に対して、追
加の容量素子４０２Ｃを配置した場合を図４（ｅ）、図４（ｆ）に示す。

なお、図１（ｃ）乃至図１（ｆ）においても、図２（ａ）乃至図２（ｆ）と同様に、スイ
ッチを配置することができる。

なお、図１（ａ）乃至図１（ｆ）、図２（ａ）乃至図２（ｆ）、図４（ａ）乃至図４（ｆ
）などにおいて、容量素子１０２を単独での表記によって説明したが、これに限定されな
い。直列接続、または、並列接続によって、複数の容量素子が配置されることができる。
例えば、図１（ａ）、図１（ｂ）において、２つの容量素子１０２Ａ、１０２Ｂが直列に
接続されている場合の例を図１（ｇ）、図１（ｈ）に示す。

なお、図１、図３、図４などにおいて、トランジスタ１０１がＰチャネル型の場合につい
て述べたが、これに限定されない。図５に示すように、Ｎチャネル型を用いることが可能
である。例として、図１（ａ）乃至図１（ｄ）に対して、Ｎチャネル型を用いた場合を図
５（ａ）〜図５（ｄ）に示す。これら以外の場合においても、同様に行うことが出来る。
なお図５（ａ）乃至図５（ｄ）で説明する回路構成は、上記図１（ａ）、図１（ｂ）で示
した回路構成を実現する一例として示したものである。なお、実際には図５（ａ）乃至図
５（ｄ）に示した複数のスイッチ及び容量素子以外に、配線間に設けられる複数のスイッ
チのオンまたはオフを制御することで、当該回路構成の接続関係を実現するものである。

なお、トランジスタ１０１は、表示素子１０５に流れる電流の大きさを制御し、表示素子
１０５を駆動する能力を有している場合が多いが、これに限定されない。

なお、配線１０３は、表示素子１０５に電力を供給する能力を有している場合が多い。あ
るいは、配線１０３は、トランジスタ１０１に流れる電流を供給する能力を有している場
合が多いが、これに限定されない。

なお、配線１０７は、容量素子１０２に電圧を供給するする能力を有している場合が多い
。あるいは、トランジスタ１０１のゲート電位がノイズなどにより変動しにくいようにす
る機能を有している場合が多いが、これに限定されない。

なお、トランジスタ１０１のしきい値電圧に応じた電圧とは、トランジスタ１０１のしき
い値電圧と同じ大きさの電圧、または、トランジスタ１０１のしきい値電圧に近い大きさ
を有する電圧のことを言う。例えば、トランジスタ１０１のしきい値電圧が大きい場合は
、しきい値電圧に応じた電圧も大きく、トランジスタ１０１のしきい値電圧が小さい場合
は、しきい値電圧に応じた電圧も小さい。このように、しきい値電圧に応じて大きさが決
まっているような電圧のことを、しきい値電圧に応じた電圧と呼ぶ。したがって、ノイズ
などの影響により、僅かに異なっているような電圧も、しきい値電圧に応じた電圧と呼ぶ
事が出来る。

なお、表示素子１０５は、輝度、明るさ、反射率、透過率などを変化させるような機能を
有する素子のことを言う。したがって、表示素子１０５の例としては、液晶素子、発光素
子、有機ＥＬ素子、電気泳動素子などを用いることが出来る。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態２）
本実施の形態では、実施の形態１で述べた回路および駆動方法の具体例について示す。

図６（ａ）に、図１（ａ）、図１（ｂ）、図２（ａ）、図２（ｄ）の具体例について示す
。スイッチ６０１の第１の端子は、配線１０４に接続され、第２の端子は、トランジスタ
１０１のソース（またはドレイン）と接続されている。スイッチ２０３の第１の端子は、
配線１０３と接続され、第２の端子は、トランジスタ１０１のソース（またはドレイン）
と接続されている。容量素子１０２の第１の端子は、トランジスタ１０１のゲートに接続
され、第２の端子は、配線１０３に接続されている。スイッチ２０１の第１の端子は、ト
ランジスタ１０１のゲートに接続され、第２の端子は、トランジスタ１０１のドレイン（
またはソース）と接続されている。スイッチ２０２の第１の端子は、トランジスタ１０１
のドレイン（またはソース）と接続され、第２の端子は、表示素子１０５の第１の端子と
接続されている。表示素子１０５の第２の端子は、配線１０６と接続されている。

なお、トランジスタ１０１のドレイン（またはソース）、またはゲートの電位を制御する
ために、スイッチを追加することが望ましい。ただし、これに限定されない。スイッチを
追加した例を図６（ｂ）、図６（ｃ）に示す。図６（ｂ）では、スイッチ６０２が追加さ
れ、その第１の端子はトランジスタ１０１のゲートに接続され、第２の端子は、配線６０
６に接続されている。図６（ｃ）では、スイッチ６０３が追加され、その第１の端子はト
ランジスタ１０１のドレイン（またはソース）に接続され、第２の端子は、配線６０６に
接続されている。

なお、配線６０６は、別の配線と共有して、配線数を削減することが可能である。例えば
、配線１０６と配線６０６とを共有して、配線１０６のみで構成した場合の例を図６（ｄ
）に示す。スイッチ６０２の第１の端子はトランジスタ１０１のゲートに接続され、第２
の端子は、配線１０６に接続されている。このように、スイッチ６０２の第２の端子の接
続先は、限定されず、様々な配線に接続させることが可能である。そして、別の配線と共
有することにより、配線数を低減することが出来る。

なお、回路の接続構成は、これに限定されない。所望の動作を行うことができるように配
置されていれば、様々な場所に、スイッチやトランジスタなどを配置することによって、
様々な構成の回路を実現することが出来る。

このように、実施の形態１で述べた構成についての例は、様々な構成をとることが出来る
。さらに、図１（ａ）、図１（ｂ）、図２（ａ）、図２（ｄ）の具体例について示したが
、図１、図２、図４、図５においても、同様に、具体例を構成することが出来る。

例として、図１（ｃ）、図１（ｄ）についての例を図６（ｅ）に示す。なお、図６（ｅ）
では、スイッチ６０３の第２の端子及び容量素子１０２の第２の端子（または第２の電極
）は、共に配線１０７に接続されており、配線を共有している。ただし、これに限定され
ない。

さらに、図４（ｃ）、図４（ｄ）についての例を図６（ｆ）に示す。容量素子４０２Ｂ、
第１の端子は、トランジスタ１０１のドレイン（またはソース）に接続され、第２の端子
は、配線１０６に接続されている。

このように、図６では、実施の形態１で述べた構成についての例の一部を示したが、それ
以外の例についても、同様に構成することが出来る。

次に、動作方法について述べる。ここでは、図６（ｂ）の回路を用いて述べるが、それ以
外の回路についても、同様な動作方法を用いることが出来る。

まず、図７（ａ）に示すように、初期化を行う。これは、トランジスタ１０１のゲート、
または、ドレイン（またはソース）の電位を、所定の電位に設定する動作である。これに
より、トランジスタ１０１がオンするような状態にすることが出来る。または、容量素子
１０２に、所定の電圧が供給される。そのため、容量素子１０２には、電荷が保持される
こととなる。スイッチ６０２は導通状態にあり、オンになっている。スイッチ６０１、ス
イッチ２０１、スイッチ２０２、スイッチ２０３については、非導通状態であり、オフに
なっていることが望ましい。ただし、これに限定されない。ただし、表示素子１０５に電
流が流れないことが望ましいため、それを実現できるような状態にあることが望ましい。
したがって、少なくとも、スイッチ２０２、スイッチ２０３の少なくともいずれか一つが
非導通状態であり、オフになっていることが望ましい。

なお、配線６０６の電位は、配線１０４より低いことが望ましい。なお、配線６０６の電
位は、配線１０６と概ね同じであることが望ましい。ここで概ねとは、誤差の範囲で等し
いと言える程度の状態であり、±１０％以内の範囲で等しい場合のことを言う。なお、電
位は、これに限定されない。また、これらの電位は、トランジスタ１０１がＰチャネル型
の場合である。よって、トランジスタ１０１の極性がＮチャネル型の場合は、電位の上下
関係は逆であることが望ましい。

次に、図７（ｂ）に示すように、映像信号の入力を行う。なお、この期間において、トラ
ンジスタ１０１のしきい値電圧の取得も行うこととなる。スイッチ６０１、スイッチ２０
１は、導通状態にあり、オンになっている。スイッチ２０２、スイッチ２０３、スイッチ
６０２は、非導通状態であり、オフになっていることが望ましい。そして、配線１０４よ
り、映像信号が供給される。このとき、容量素子１０２には、図７（ａ）の期間において
蓄積された電荷があるため、その電荷が放電されていく。そのため、トランジスタ１０１
のゲートの電位は、配線１０４より供給される映像信号から、トランジスタ１０１のしき
い値電圧（負の値）を足し合わせた電位に近づいていく。つまり、配線１０４より供給さ
れる映像信号よりも、トランジスタ１０１のしきい値電圧の絶対値の分だけ低い電位に近
づいていく。このとき、トランジスタ１０１のゲートとソースの間の電圧は、トランジス
タ１０１のしきい値電圧に近づいていく。これらの動作により、映像信号の入力と、しき
い値電圧の取得とを同時並行に行うことが出来る。なお、容量素子１０２の電荷を放電す
る場合、ほぼ完全に放電することは可能である。その場合、トランジスタ１０１は、ほと
んど電流が流れなくなっているため、トランジスタ１０１のゲートとソースの間の電圧は
、トランジスタ１０１のしきい値電圧に非常に近い大きさになっている。ただし、完全に
放電する前に、放電を止めることも可能である。

このような動作により、容量素子１０２には、しきい値電圧に応じた電圧と映像信号電圧
とを足し合わせた電圧が供給され、その電圧に応じた電荷が蓄積される。

なお、この期間において、容量素子１０２の電荷を放電する場合、その期間に違いがでて
も、大きな問題はない。なぜなら、ある程度の時間が経過すれば、ほぼ完全に放電されて
しまうため、期間に長さが違っても、動作に与える影響は小さいからである。したがって
、この動作は、線順次ではなく、点順次を用いて駆動させることが出来る。したがって、
駆動回路の構成が簡単な構成で実現できる。そのため、図６に示すような回路を１つの画
素としたとき、その画素がマトリクス状に配置された画素部と、画素部に信号を供給する
駆動回路部とについて、両者を同じ種類のトランジスタを用いて構成すること、または同
じ基板上に形成することが可能となる。ただしこれに限定されず、線順次駆動を用いたり
、画素部と駆動回路部とを別々の基板上に形成することも可能である。

次に、図７（ｃ）に示すように、トランジスタ１０１の移動度などの電流特性のばらつき
を補正する。これは、図１（ａ）、図１（ｃ）などの期間に相当する。そして、スイッチ
２０１、スイッチ２０３は、導通状態にあり、オンになっている。スイッチ６０１、スイ
ッチ２０２、スイッチ６０２は、非導通状態であり、オフになっていることが望ましい。
このような状態にすることにより、容量素子１０２に蓄積された電荷が、トランジスタ１
０１を介して放電されていく。このようにして、トランジスタ１０１を介してわずかに放
電させることにより、トランジスタ１０１の電流のばらつきの影響を低減することが出来
る。

次に、図７（ｄ）に示すように、トランジスタ１０１を介して、表示素子１０５に電流を
供給する。これは、図１（ｂ）、図１（ｄ）などの期間に相当する。そして、スイッチ２
０２、スイッチ２０３は、導通状態にあり、オンになっている。スイッチ２０１、スイッ
チ６０１、スイッチ６０２は、非導通状態であり、オフになっていることが望ましい。こ
のとき、トランジスタ１０１のゲートとソースの間の電圧は、しきい値電圧に応じた電圧
と映像信号電圧との和の電圧から、トランジスタ１０１の電流特性に応じた電圧が差し引
かれた電圧となっている。したがって、トランジスタ１０１の電流特性のばらつきの影響
を低減することができ、表示素子１０５には、適切な大きさの電流を供給することが出来
る。

なお、図６（ａ）の回路構成の場合は、図７（ａ）に示す初期化の期間においては、図８
（ａ）に示すように、表示素子１０５を介して、トランジスタ１０１のゲートまたはドレ
イン（またはソース）の電位を制御することが可能である。そして、スイッチ２０１、ス
イッチ２０２は、導通状態であり、オンになっていることが望ましい。スイッチ６０１、
スイッチ２０３については、非導通状態であり、オフになっていることが望ましいが、こ
れに限定されない。図７（ｂ）以降については、同様に動作させればよい。

または、図６（ｃ）の回路構成の場合は、図７（ａ）に示す初期化の期間においては、図
８（ｂ）に示すように、スイッチ６０３を介して、トランジスタ１０１のゲートまたはド
レイン（またはソース）の電位を制御することが可能である。そして、スイッチ２０１、
スイッチ６０３は、導通状態であり、オンになっていることが望ましい。スイッチ６０１
、スイッチ２０２、スイッチ２０３については、非導通状態であり、オフになっているこ
とが望ましいが、これに限定されない。図７（ｂ）以降については、同様に動作させれば
よい。

なお、図７において、各動作への切り替わり時において、その動作の間に、別の動作や別
の期間が設けられていることも可能である。例えば、図８（ｃ）に示すような状態を、図
７（ａ）と図７（ｂ）の間に設けても良い。このような期間を設けても、支障がないため
、問題はない。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態３）
本実施の形態では、実施の形態１で述べた回路および駆動方法の別の具体例について示す
。

図９（ａ）に、図１（ａ）、図１（ｂ）、図２（ａ）の具体例について示す。スイッチ９
０１の第１の端子は、配線１０４に接続され、第２の端子は、トランジスタ１０１のゲー
トと接続されている。容量素子１０２の第１の端子は、トランジスタ１０１のゲートに接
続され、第２の端子は、配線１０３に接続されている。スイッチ２０１の第１の端子は、
トランジスタ１０１のゲートに接続され、第２の端子は、トランジスタ１０１のドレイン
（またはソース）と接続されている。スイッチ２０２の第１の端子は、トランジスタ１０
１のドレイン（またはソース）と接続され、第２の端子は、表示素子１０５の第１の端子
と接続されている。表示素子１０５の第２の端子は、配線１０６と接続されている。トラ
ンジスタ１０１のソース（またはドレイン）は、配線１０３に接続されている。

なお、回路の接続構成は、これに限定されない。所望の動作を行うことができるように配
置されていれば、様々な場所に、スイッチやトランジスタなどを配置することによって、
様々な構成の回路を実現することが出来る。

例えば、図９（ｅ）に示すように、スイッチ９０１の接続を変更することが可能である。
図９（ｅ）では、スイッチ９０１の第１の端子は、配線１０４に接続され、第２の端子は
、トランジスタ１０１のドレイン（またはソース）と接続されている。

このように、実施の形態１で述べた構成についての例は、様々な構成をとることが出来る
。さらに、図１（ａ）、図１（ｂ）、図２（ａ）の具体例について示したが、図１、図２
、図４、図５においても、同様に、具体例を構成することが出来る。

次に、動作方法について述べる。

まず、図９（ｂ）に示すように、映像信号の入力を行う。スイッチ９０１は、導通状態に
あり、オンしている。スイッチ２０１、スイッチ２０２は、非導通状態であり、オフして
いることが望ましい。そして、配線１０４より、映像信号が供給される。このとき、容量
素子１０２には、電荷が蓄積される。

次に、図９（ｃ）に示すように、トランジスタ１０１の移動度などの電流特性のばらつき
を補正する。これは、図１（ａ）、図１（ｃ）などの期間に相当する。そして、スイッチ
２０１は、導通状態にあり、オンしている。スイッチ９０１、スイッチ２０２は、非導通
状態であり、オフしていることが望ましい。このような状態にすることにより、容量素子
１０２に蓄積された電荷が、トランジスタ１０１を介して放電されていく。このようにし
て、トランジスタ１０１を介してわずかに放電させることにより、トランジスタ１０１の
電流のばらつきの影響を低減することが出来る。

次に、図９（ｄ）に示すように、トランジスタ１０１を介して、表示素子１０５に電流を
供給する。これは、図１（ｂ）、図１（ｄ）などの期間に相当する。そして、スイッチ２
０２は、導通状態にあり、オンしている。スイッチ２０１、スイッチ９０１は、非導通状
態であり、オフしていることが望ましい。このとき、トランジスタ１０１のゲートとソー
スの間の電圧は、映像信号電圧から、トランジスタ１０１の電流特性に応じた電圧が差し
引かれた電圧となっている。したがって、トランジスタ１０１の電流特性のばらつきの影
響を低減することができ、表示素子１０５には、適切な大きさの電流を供給することが出
来る。

なお、図９（ｅ）の回路構成の場合は、図９（ｂ）の期間において、スイッチ２０１とス
イッチ９０１とは、導通状態にあり、オンしているようにすることが望ましい。図９（ｃ
）以降については、同様に動作させればよい。

なお、図９において、各動作への切り替わり時において、その動作の間に、別の動作や別
の期間が設けられていることも可能である。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３で述べた回路について、具体例を示す
。

例として、図６（ｂ）に示す回路が１つの画素を構成し、その画素がマトリクス状に配置
されている場合について、図１０に示す。なお、図１０では、スイッチは、Ｐチャネル型
のトランジスタを用いて実現している。ただし、これに限定されず、別の極性のトランジ
スタを用いたり、両方の極性のトランジスタを用いたり、ダイオードまたはダイオード接
続されたトランジスタなどを用いたりすることも可能である。

図６（ｂ）に示す回路は、１つ分の画素である画素１０００Ｍを構成している。画素１０
００Ｍと同様な構成の画素が、画素１０００Ｎ、画素１０００Ｐ、画素１０００Ｑとして
、マトリクス状に配置されている。各画素では、上下、左右の配置に応じて、同じ配線に
接続されている場合がある。

次に、図６（ｂ）の各要素と、画素１０００Ｍにおける各要素との対応を、以下に示す。
配線１０４は、配線１０４Ｍに対応し、配線１０３は、配線１０３Ｍに対応し、スイッチ
６０１は、トランジスタ６０１Ｍに対応し、スイッチ２０３は、トランジスタ２０３Ｍに
対応し、トランジスタ１０１は、トランジスタ１０１Ｍに対応し、容量素子１０２は容量
素子１０２Ｍに対応し、スイッチ２０１は、トランジスタ２０１Ｍに対応し、スイッチ２
０２は、トランジスタ２０２Ｍに対応し、スイッチ６０２は、トランジスタ６０２Ｍに対
応し、表示素子１０５は、発光素子１０５Ｍに対応し、配線１０６は、配線１０６Ｍに対
応し、配線６０６は、配線６０６Ｍに対応する。

トランジスタ６０１Ｍのゲートは、配線１００２Ｍと接続されている。トランジスタ２０
３Ｍのゲートは、配線１００１Ｍと接続されている。トランジスタ２０２Ｍのゲートは、
配線１００３Ｍと接続されている。トランジスタ２０１Ｍのゲートは、配線１００４Ｍと
接続されている。トランジスタ６０２Ｍのゲートは、配線１００５Ｍと接続されている。

なお、各々のトランジスタのゲートに接続されている配線は、別の画素の配線または同じ
画素の別の配線に接続されていることが可能である。例えば、トランジスタ６０２Ｍのゲ
ートは、画素１０００Ｎが有する配線である配線１００２Ｎと接続されることが可能であ
る。この場合は、配線１００５Ｍと配線１００２Ｎとが共用し、配線１００５Ｍを削除す
ることができる。

なお、スイッチ６０２として、３端子または４端子を有するトランジスタ６０２Ｍを用い
る場合を示したが、２端子のダイオード、または、ダイオード接続されたトランジスタを
用いることが可能である。それらを用いる場合、トランジスタ６０２Ｍのオンまたはオフ
を制御していた配線１００５Ｍを削除することができる。

なお、配線６０６Ｍは、配線６０６Ｐ、配線６０６Ｎ、配線６０６Ｑ、配線１０６Ｍと接
続されることが可能である。または、配線６０６Ｍは、他の画素が有する配線に接続され
ることが可能である。

図１０と同様に、様々な回路を構成することが可能である。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態５）
本実施の形態においては、トランジスタの構造及び作製方法について説明する。

図１１（Ａ）乃至（Ｇ）は、トランジスタの構造及び作製方法の例を示す図である。図１
１（Ａ）は、トランジスタの構造の例を示す図である。図１１（Ｂ）乃至（Ｇ）は、トラ
ンジスタの作製方法の例を示す図である。

なお、トランジスタの構造及び作製方法は、図１１（Ａ）乃至（Ｇ）に示すものに限定さ
れず、様々な構造及び作製方法を用いることができる。

まず、図１１（Ａ）を参照し、トランジスタの構造の例について説明する。図１１（Ａ）
は複数の異なる構造を有するトランジスタの断面図である。ここで、図１１（Ａ）におい
ては、複数の異なる構造を有するトランジスタを並置して示しているが、これは、トラン
ジスタの構造を説明するための表現であり、トランジスタが、実際に図１１（Ａ）のよう
に並置されている必要はなく、必要に応じてつくり分けることができる。

次に、トランジスタを構成する各層の特徴について説明する。

基板７０１１は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基
板、石英基板、セラミック基板又はステンレスを含む金属基板等を用いることができる。
他にも、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）
、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック又はアクリル等の可撓性
を有する合成樹脂からなる基板を用いることも可能である。可撓性を有する基板を用いる
ことによって、折り曲げが可能である半導体装置を作製することが可能となる。可撓性を
有す基板であれば、基板の面積及び基板の形状に大きな制限はないため、基板７０１１と
して、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段
に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較
すると、大きな優位点である。

絶縁膜７０１２は、下地膜として機能する。基板７０１１からＮａなどのアルカリ金属又
はアルカリ土類金属が、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。絶縁
膜７０１２としては、酸化珪素（ＳｉＯ_ｘ）、窒化珪素（ＳｉＮ_ｘ）、酸化窒化珪素（Ｓ
ｉＯ_ｘＮ_ｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮ_ｘＯ_ｙ）（ｘ＞ｙ）等の酸素又は窒素を
有する絶縁膜の単層構造若しくはこれらの積層構造で設けることができる。例えば、絶縁
膜７０１２を２層構造で設ける場合、１層目の絶縁膜として窒化酸化珪素膜を設け、２層
目の絶縁膜として酸化窒化珪素膜を設けるとよい。別の例として、絶縁膜７０１２を３層
構造で設ける場合、１層目の絶縁膜として酸化窒化珪素膜を設け、２層目の絶縁膜として
窒化酸化珪素膜を設け、３層目の絶縁膜として酸化窒化珪素膜を設けるとよい。

半導体層７０１３、半導体層７０１４、半導体層７０１５は、非晶質（アモルファス）半
導体、微結晶（マイクロクリスタル）半導体、又はセミアモルファス半導体（ＳＡＳ）で
形成することができる。あるいは、多結晶半導体層を用いても良い。ＳＡＳは、非晶質と
結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第
３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含
んでいる。少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測するこ
とができ、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ^−１よりも低波数
側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２
０）の回折ピークが観測される。未結合手（ダングリングボンド）を補償するものとして
水素又はハロゲンを少なくとも１原子％又はそれ以上含ませている。ＳＡＳは、材料ガス
をグロー放電分解（プラズマＣＶＤ）して形成する。材料ガスとしては、ＳｉＨ_４、その
他にもＳｉ_２Ｈ_６、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３、ＳｉＣｌ_４、ＳｉＦ_４などを用いる
ことが可能である。あるいは、ＧｅＦ_４を混合させても良い。この材料ガスをＨ_２、ある
いは、Ｈ_２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種又は複数種の希ガス元素で希釈し
てもよい。希釈率は２〜１０００倍の範囲、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、
電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚ、基板加熱温
度は３００℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の
不純物は１×１０^２０ｃｍ^−１以下とすることが望ましく、特に、酸素濃度は５×１０^１
９／ｃｍ^３以下、好ましくは１×１０^１９／ｃｍ^３以下とする。ここでは、スパッタ法、
ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いてシリコン（Ｓｉ）を主成分とする材料（例え
ばＳｉ_ｘＧｅ_１−ｘ等）で非晶質半導体層を形成し、当該非晶質半導体層をレーザ結晶化
法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を
用いる熱結晶化法などの結晶化法により結晶化させる。

絶縁膜７０１６は、酸化珪素（ＳｉＯ_ｘ）、窒化珪素（ＳｉＮ_ｘ）、酸化窒化珪素（Ｓｉ
Ｏ_ｘＮ_ｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮ_ｘＯ_ｙ）（ｘ＞ｙ）等の酸素又は窒素を有
する絶縁膜の単層構造、若しくはこれらの積層構造で設けることができる。

ゲート電極７０１７は、単層の導電膜、又は二層、三層の導電膜の積層構造とすることが
できる。ゲート電極７０１７の材料としては、導電膜を用いることができる。たとえば、
タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム
（Ｃｒ）、シリコン（Ｓｉ）などの元素の単体膜、あるいは、前記元素の窒化膜（代表的
には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、あるいは、前記元素を組み
合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、あるいは、前記元素のシ
リサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）などを用いる
ことができる。なお、上述した単体膜、窒化膜、合金膜、シリサイド膜などは、単層で用
いてもよいし、積層して用いてもよい。

絶縁膜７０１８は、スパッタ法又はプラズマＣＶＤ法等によって、酸化珪素（ＳｉＯ_ｘ）
、窒化珪素（ＳｉＮ_ｘ）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）（ｘ＞ｙ）、窒化酸化珪素（Ｓ
ｉＮ_ｘＯ_ｙ）（ｘ＞ｙ）等の酸素又は窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライク
カーボン）等の炭素を含む膜の単層構造、若しくはこれらの積層構造で設けることができ
る。

絶縁膜７０１９は、シロキサン樹脂、あるいは、酸化珪素（ＳｉＯ_ｘ）、窒化珪素（Ｓｉ
Ｎ_ｘ）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮ_ｘＯ_ｙ）（ｘ
＞ｙ）等の酸素又は窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭
素を含む膜、あるいは、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベ
ンゾシクロブテン、アクリル等の有機材料、からなる単層若しくは積層構造で設けること
ができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロ
キサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基とし
て、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。
置換基として、フルオロ基を用いることもできる。あるいは、置換基として、少なくとも
水素を含む有機基と、フルオロ基とを用いてもよい。なお、絶縁膜７０１８を設けずにゲ
ート電極７０１７を覆うように直接絶縁膜７０１９を設けることも可能である。

導電膜７０２３は、Ａｌ、Ｎｉ、Ｃ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎな
どの元素の単体膜、あるいは、前記元素の窒化膜、あるいは、前記元素を組み合わせた合
金膜、あるいは、前記元素のシリサイド膜などを用いることができる。例えば、前記元素
を複数含む合金として、Ｃ及びＴｉを含有したＡｌ合金、Ｎｉを含有したＡｌ合金、Ｃ及
びＮｉを含有したＡｌ合金、Ｃ及びＭｎを含有したＡｌ合金等を用いることができる。例
えば、積層構造で設ける場合、ＡｌをＭｏ又はＴｉなどで挟み込んだ構造とすることがで
きる。こうすることで、Ａｌの熱や化学反応に対する耐性を向上することができる。

次に、図１１（Ａ）に示した、複数の異なる構造を有するトランジスタの断面図を参照し
て、各々の構造の特徴について説明する。

トランジスタ７００１は、シングルドレイントランジスタであり、簡便な方法で製造でき
るため、製造コストが低く、歩留まりを高く製造できる利点がある。なお、テーパ角は、
４５°以上９５°未満、より好ましくは６０°以上９５°未満である。または、テーパ角
を４５°未満とすることも可能である。ここで、半導体層７０１３、半導体層７０１５は
、それぞれ不純物の濃度が異なり、半導体層７０１３はチャネル領域、半導体層７０１５
はソース領域及びドレイン領域として用いる。このように、不純物の量を制御することで
、半導体層の抵抗率を制御できる。半導体層と導電膜７０２３との電気的な接続状態を、
オーミック接続に近づけることができる。なお、不純物の量の異なる半導体層を作り分け
る方法としては、ゲート電極７０１７をマスクとして半導体層に不純物をドーピングする
方法を用いることができる。

トランジスタ７００２は、ゲート電極７０１７に一定以上のテーパ角を有するトランジス
タであり、簡便な方法で製造できるため、製造コストが低く、歩留まりを高く製造できる
利点がある。ここで、半導体層７０１３、半導体層７０１４、半導体層７０１５は、それ
ぞれ不純物濃度が異なり、半導体層７０１３はチャネル領域、半導体層７０１４は低濃度
ドレイン（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ：ＬＤＤ）領域、半導体層７０１５
はソース領域及びドレイン領域として用いる。このように、不純物の量を制御することで
、半導体層の抵抗率を制御できる。半導体層と導電膜７０２３との電気的な接続状態を、
オーミック接続に近づけることができる。ＬＤＤ領域を有するため、トランジスタ内部に
高電界がかかりにくく、ホットキャリアによる素子の劣化を抑制することができる。なお
、不純物の量の異なる半導体層を作り分ける方法としては、ゲート電極７０１７をマスク
として半導体層に不純物をドーピングする方法を用いることができる。トランジスタ７０
０２においては、ゲート電極７０１７が一定以上のテーパ角を有しているため、ゲート電
極７０１７を通過して半導体層にドーピングされる不純物の濃度に勾配を持たせることが
でき、簡便にＬＤＤ領域を形成することができる。なお、テーパ角は、４５°以上９５°
未満、より好ましくは６０°以上９５°未満である。または、テーパ角を４５°未満とす
ることも可能である。

トランジスタ７００３は、ゲート電極７０１７が少なくとも２層で構成され、下層のゲー
ト電極が上層のゲート電極よりも長い形状を有するトランジスタである。本明細書中にお
いては、上層のゲート電極及び下層のゲート電極の形状を、帽子型と呼ぶ。ゲート電極７
０１７の形状が帽子型であることによって、フォトマスクを追加することなく、ＬＤＤ領
域を形成することができる。なお、トランジスタ７００３のように、ＬＤＤ領域がゲート
電極７０１７と重なっている構造を、特にＧＯＬＤ構造（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅ
ｄ ＬＤＤ）と呼ぶ。なお、ゲート電極７０１７の形状を帽子型とする方法としては、次
のような方法を用いてもよい。

まず、ゲート電極７０１７をパターニングする際に、ドライエッチングにより、下層のゲ
ート電極及び上層のゲート電極をエッチングして側面に傾斜（テーパ）のある形状にする
。続いて、異方性エッチングにより上層のゲート電極の傾斜を垂直に近くなるように加工
する。これにより、断面形状が帽子型のゲート電極が形成される。その後、２回、不純物
元素をドーピングすることによって、チャネル領域として用いる半導体層７０１３、ＬＤ
Ｄ領域として用いる半導体層７０１４、ソース領域及びドレイン領域として用いる半導体
層７０１５が形成される。

なお、ゲート電極７０１７と重なっているＬＤＤ領域をＬｏｖ領域、ゲート電極７０１７
と重なっていないＬＤＤ領域をＬｏｆｆ領域と呼ぶことにする。ここで、Ｌｏｆｆ領域は
オフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリアによる
オン電流値の劣化を防ぐ効果は低い。一方、Ｌｏｖ領域はドレイン近傍の電界を緩和し、
オン電流値の劣化の防止には有効であるが、オフ電流値を抑える効果は低い。よって、種
々の回路毎に、求められる特性に応じた構造のトランジスタを作製することが好ましい。
たとえば、半導体装置を表示装置として用いる場合、画素トランジスタは、オフ電流値を
抑えるために、Ｌｏｆｆ領域を有するトランジスタを用いることが好適である。一方、周
辺回路におけるトランジスタは、ドレイン近傍の電界を緩和し、オン電流値の劣化を防止
するために、Ｌｏｖ領域を有するトランジスタを用いることが好適である。

トランジスタ７００４は、ゲート電極７０１７の側面に接して、サイドウォール７０２１
を有するトランジスタである。サイドウォール７０２１を有することによって、サイドウ
ォール７０２１と重なる領域をＬＤＤ領域とすることができる。

トランジスタ７００５は、半導体層にマスク７０２２を用いてドーピングすることにより
、ＬＤＤ（Ｌｏｆｆ）領域を形成したトランジスタである。こうすることにより、確実に
ＬＤＤ領域を形成することができ、トランジスタのオフ電流値を低減することができる。

トランジスタ７００６は、半導体層にマスクを用いてドーピングすることにより、ＬＤＤ
（Ｌｏｖ）領域を形成したトランジスタである。こうすることにより、確実にＬＤＤ領域
を形成することができ、トランジスタのドレイン近傍の電界を緩和し、オン電流値の劣化
を低減することができる。

次に、トランジスタの作製方法の例を、図１１（Ｂ）乃至（Ｇ）に示す。

なお、トランジスタの構造及び作製方法は、図１１（Ａ）乃至（Ｇ）に示すものに限定さ
れず、様々な構造及び作製方法を用いることができる。

本実施の形態においては、基板７０１１の表面に、絶縁膜７０１２の表面に、半導体層７
０１３の表面に、半導体層７０１４の表面に、半導体層７０１５の表面に、絶縁膜７０１
６の表面に、絶縁膜７０１８の表面に、又は絶縁膜７０１９の表面に、プラズマ処理を用
いて酸化又は窒化を行うことにより、半導体層又は絶縁膜を酸化又は窒化することができ
る。このように、プラズマ処理を用いて半導体層又は絶縁膜を酸化又は窒化することによ
って、当該半導体層又は当該絶縁膜の表面を改質し、ＣＶＤ法やスパッタ法により形成し
た絶縁膜と比較してより緻密な絶縁膜を形成することができるため、ピンホール等の欠陥
を抑制し半導体装置の特性等を向上させることが可能となる。なお、プラズマ処理を行う
ことで形成された絶縁膜７０２４を、プラズマ処理絶縁膜と呼ぶ。

なお、サイドウォール７０２１は、酸化珪素（ＳｉＯ_ｘ）又は窒化珪素（ＳｉＮ_ｘ）を用
いることができる。サイドウォール７０２１をゲート電極７０１７の側面に形成する方法
としては、たとえば、ゲート電極７０１７を形成した後に、酸化珪素（ＳｉＯ_ｘ）又は窒
化珪素（ＳｉＮ_ｘ）を成膜した後に、異方性エッチングによって酸化珪素（ＳｉＯ_ｘ）又
は窒化珪素（ＳｉＮ_ｘ）膜をエッチングする方法を用いることができる。こうすることで
、ゲート電極７０１７の側面にのみ酸化珪素（ＳｉＯ_ｘ）又は窒化珪素（ＳｉＮ_ｘ）膜を
残すことができるので、ゲート電極７０１７の側面にサイドウォール７０２１を形成する
ことができる。

ここまで、トランジスタの構造及びトランジスタの作製方法について説明した。ここで、
配線、電極、導電層、導電膜、端子、ビア、プラグなどは、アルミニウム（Ａｌ）、タン
タル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（
Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、
銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、亜鉛（
Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）
、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成された群から
選ばれた一つもしくは複数の元素、または、前記群から選ばれた一つもしくは複数の元素
を成分とする化合物、合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜
鉛酸化物（ＩＺＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（Ｚｎ
Ｏ）、酸化錫（ＳｎＯ）、酸化錫カドミウム（ＣＴＯ）、アルミネオジム（Ａｌ−Ｎｄ）
、マグネシウム銀（Ｍｇ−Ａｇ）、モリブデンニオブ（Ｍｏ−Ｎｂ）など）で形成される
ことが望ましい。または、配線、電極、導電層、導電膜、端子などは、これらの化合物を
組み合わせた物質などを有して形成されることが望ましい。もしくは、前記群から選ばれ
た一つもしくは複数の元素とシリコンの化合物（シリサイド）（例えば、アルミシリコン
、モリブデンシリコン、ニッケルシリサイドなど）、前記群から選ばれた一つもしくは複
数の元素と窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を有
して形成されることが望ましい。

なお、シリコン（Ｓｉ）には、ｎ型不純物（リンなど）またはｐ型不純物（ボロンなど）
を含んでいてもよい。シリコンが不純物を含むことにより、導電率の向上、又は通常の導
体と同様な振る舞いをすることが可能となる。従って、配線、電極などとして利用しやす
くなる。

なお、シリコンは、単結晶、多結晶（ポリシリコン）、微結晶（マイクロクリスタルシリ
コン）など、様々な結晶性を有するシリコンを用いることが出来る。あるいは、シリコン
は非晶質（アモルファスシリコン）などの結晶性を有さないシリコンを用いることが出来
る。単結晶シリコンまたは多結晶シリコンを用いることにより、配線、電極、導電層、導
電膜、端子などの抵抗を小さくすることが出来る。非晶質シリコンまたは微結晶シリコン
を用いることにより、簡単な工程で配線などを形成することが出来る。

なお、アルミニウムまたは銀は、導電率が高いため、信号遅延を低減することができる。
さらに、エッチングしやすいので、パターニングしやすく、微細加工を行うことが出来る
。

なお、銅は、導電率が高いため、信号遅延を低減することが出来る。銅を用いる場合は、
密着性を向上させるため、積層構造にすることが望ましい。

なお、モリブデンまたはチタンは、酸化物半導体（ＩＴＯ、ＩＺＯなど）またはシリコン
と接触しても、不良を起こさない、エッチングしやすい、耐熱性が高いなどの利点を有す
るため、望ましい。

なお、タングステンは、耐熱性が高いなどの利点を有するため、望ましい。

なお、ネオジムは、耐熱性が高いなどの利点を有するため、望ましい。特に、ネオジムと
アルミニウムとの合金にすると、耐熱性が向上し、アルミニウムがヒロックをおこしにく
くなる。

なお、シリコンは、トランジスタが有する半導体層と同時に形成できる、耐熱性が高いな
どの利点を有するため、望ましい。

なお、ＩＴＯ、ＩＺＯ、ＩＴＳＯ、酸化亜鉛（ＺｎＯ）、シリコン（Ｓｉ）、酸化錫（Ｓ
ｎＯ）、酸化錫カドミウム（ＣＴＯ）は、透光性を有しているため、光を透過させる部分
に用いることができる。たとえば、画素電極や共通電極として用いることができる。

なお、ＩＺＯは、エッチングしやすく、加工しやすいため、望ましい。ＩＺＯは、エッチ
ングしたときに、残渣が残ってしまう、ということも起こりにくい。したがって、画素電
極としてＩＺＯを用いると、液晶素子や発光素子に不具合（ショート、配向乱れなど）を
もたらすことを低減出来る。

なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどは、単層構造でもよいし、
多層構造になっていてもよい。単層構造にすることにより、配線、電極、導電層、導電膜
、端子などの製造工程を簡略化することができ、工程日数を少なくでき、コストを低減す
ることが出来る。あるいは、多層構造にすることにより、それぞれの材料のメリットを生
かしつつ、デメリットを低減させ、性能の良い配線、電極などを形成することが出来る。
たとえば、低抵抗材料（アルミニウムなど）を多層構造の中に含むことにより、配線の低
抵抗化を図ることができる。別の例として、低耐熱性の材料を、高耐熱性の材料で挟む積
層構造にすることにより、低耐熱性の材料の持つメリットを生かしつつ、配線、電極など
の耐熱性を高くすることが出来る。例えば、アルミニウムを含む層を、モリブデン、チタ
ン、ネオジムなどを含む層で挟む積層構造にすると望ましい。

ここで、配線、電極など同士が直接接する場合、お互いに悪影響を及ぼすことがある。例
えば、一方の配線、電極などの他方の配線、電極など材料の中に入っていって、性質を変
えてしまい、本来の目的を果たせなくなる。別の例として、高抵抗な部分を形成又は製造
するときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場
合、積層構造により反応しやすい材料を、反応しにくい材料で挟んだり、覆ったりすると
よい。例えば、ＩＴＯとアルミニウムとを接続させる場合は、ＩＴＯとアルミニウムとの
間に、チタン、モリブデン、ネオジム合金を挟むことが望ましい。別の例として、シリコ
ンとアルミニウムとを接続させる場合は、シリコンとアルミニウムとの間に、チタン、モ
リブデン、ネオジム合金を挟むことが望ましい。

なお、配線とは、導電体が配置されているものを言う。配線の形状は、線状でもよいし、
線状ではなく短くてもよい。したがって、電極は、配線に含まれている。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態６）
本実施の形態においては、電子機器の例について説明する。

図１２（Ａ）乃至図１２（Ｈ）、図１３（Ａ）乃至図１３（Ｄ）は、電子機器を示す図で
ある。これらの電子機器は、筐体９６３０、表示部９６３１、スピーカ９６３３、ＬＥＤ
ランプ９６３４、操作キー９６３５、接続端子９６３６、センサ９６３７（力、変位、位
置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間
、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線
を測定する機能を含むもの）、マイクロフォン９６３８、等を有することができる。

図１２（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ９６７０、
赤外線ポート９６７１、等を有することができる。図１２（Ｂ）は記録媒体を備えた携帯
型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示
部９６３２、記録媒体読込部９６７２、等を有することができる。図１２（Ｃ）はゴーグ
ル型ディスプレイであり、上述したものの他に、第２表示部９６３２、支持部９６７３、
イヤホン９６７４、等を有することができる。図１２（Ｄ）は携帯型遊技機であり、上述
したものの他に、記録媒体読込部９６７２、等を有することができる。図１２（Ｅ）はテ
レビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ９６７５、シャ
ッターボタン９６７６、受像部９６７７、等を有することができる。図１２（Ｆ）は携帯
型遊技機であり、上述したものの他に、第２表示部９６３２、記録媒体読込部９６７２、
等を有することができる。図１２（Ｇ）はテレビ受像器であり、上述したものの他に、チ
ューナ、画像処理部、等を有することができる。図１２（Ｈ）は持ち運び型テレビ受像器
であり、上述したものの他に、信号の送受信が可能な充電器９６７８、等を有することが
できる。図１３（Ａ）はディスプレイであり、上述したものの他に、支持台９６７９、等
を有することができる。図１３（Ｂ）はカメラであり、上述したものの他に、外部接続ポ
ート９６８０、シャッターボタン９６７６、受像部９６７７、等を有することができる。
図１３（Ｃ）はコンピュータであり、上述したものの他に、ポインティングデバイス９６
８１、外部接続ポート９６８０、リーダ／ライタ９６８２、等を有することができる。図
１３（Ｄ）は携帯電話機であり、上述したものの他に、送信部、受信部、携帯電話・移動
端末向けの１セグメント部分受信サービス用チューナ、等を有することができる。

図１２（Ａ）乃至図１２（Ｈ）、図１３（Ａ）乃至図１３（Ｄ）に示す電子機器は、様々
な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）
を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する
機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、
無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を
用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又
はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の
表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一
つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した
画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、
受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影
した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに
内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる
。なお、図１２（Ａ）乃至図１２（Ｈ）、図１３（Ａ）乃至図１３（Ｄ）に示す電子機器
が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する
ことを特徴とする。電子機器は、表示部において、トランジスタの特性バラツキの影響が
低減されているため、非常に均一な画像を表示させることが出来る。

次に、半導体装置の応用例を説明する。

図１３（Ｅ）に、半導体装置を、建造物と一体にして設けた例について示す。図１３（Ｅ
）は、筐体９７３０、表示部９７３１、操作部であるリモコン装置９７３２、スピーカ９
７３３等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペ
ースを広く必要とすることなく設置可能である。

図１３（Ｆ）に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示
す。表示パネル９７４１は、ユニットバス９７４２と一体に取り付けられており、入浴者
は表示パネル９７４１の視聴が可能になる。

なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形
態はこれに限定されず、様々な建造物に半導体装置を設置することができる。

次に、半導体装置を、移動体と一体にして設けた例について示す。

図１３（Ｇ）は、半導体装置を、自動車に設けた例について示した図である。表示パネル
９７６１は、自動車の車体９７６２に取り付けられており、車体の動作又は車体内外から
入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有
していてもよい。

図１３（Ｈ）は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図で
ある。図１３（Ｈ）は、旅客用飛行機の座席上部の天井９７８１に表示パネル９７８２を
設けたときの、使用時の形状について示した図である。表示パネル９７８２は、天井９７
８１とヒンジ部９７８３を介して一体に取り付けられており、ヒンジ部９７８３の伸縮に
より乗客は表示パネル９７８２の視聴が可能になる。表示パネル９７８２は乗客が操作す
ることで情報を表示する機能を有する。

なお、本実施の形態において、移動体としては自動車車体、飛行機車体について例示した
がこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレ
ール、鉄道等を含む）、船舶等、様々なものに設置することができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

１０１ トランジスタ
１０２ 容量素子
１０３ 配線
１０４ 配線
１０５ 表示素子
１０６ 配線
１０７ 配線
２０１ スイッチ
２０２ スイッチ
２０３ スイッチ
２０４ スイッチ
２０５ スイッチ
２０６ スイッチ
６０１ スイッチ
６０２ スイッチ
６０３ スイッチ
６０６ 配線
９０１ スイッチ
１０１Ａ トランジスタ
１０１Ｂ トランジスタ
１０１Ｍ トランジスタ
１０２Ａ 容量素子
１０２Ｂ 容量素子
１０２Ｍ 容量素子
１０３Ｍ 配線
１０４Ｍ 配線
１０５Ｍ 発光素子
１０６Ｍ 配線
２０１Ｍ トランジスタ
２０２Ｍ トランジスタ
２０３Ｍ トランジスタ
４０２Ａ 容量素子
４０２Ｂ 容量素子
４０２Ｃ Ａ乃至容量素子
６０１Ｍ トランジスタ
６０２Ｍ トランジスタ
６０６Ｍ 配線
６０６Ｎ 配線
６０６Ｐ 配線
６０６Ｑ 配線
７００１ トランジスタ
７００２ トランジスタ
７００３ トランジスタ
７００４ トランジスタ
７００５ トランジスタ
７００６ トランジスタ
７０１１ 基板
７０１２ 絶縁膜
７０１３ 半導体層
７０１４ 半導体層
７０１５ 半導体層
７０１６ 絶縁膜
７０１７ ゲート電極
７０１８ 絶縁膜
７０１９ 絶縁膜
７０２１ サイドウォール
７０２２ マスク
７０２３ 導電膜
７０２４ 絶縁膜
８６０１ 陽極
８６０２ 陰極
８６０３ 正孔輸送領域
８６０４ 電子輸送領域
８６０５ 混合領域
８６０６ 領域
８６０７ 領域
８６０８ 領域
８６０９ 領域
９６０１ 表示パネル
９６０２ 画素部
９６０３ 走査線駆動回路
９６０４ 信号線駆動回路
９６０５ 回路基板
９６０６ コントロール回路
９６０７ 信号分割回路
９６０８ 接続配線
９６１１ チューナ
９６１２ 映像信号増幅回路
９６１３ 映像信号処理回路
９６１４ 信号線駆動回路
９６１５ 音声信号増幅回路
９６１６ 音声信号処理回路
９６１７ スピーカ
９６１８ 制御回路
９６１９ 入力部
９６２１ 表示パネル
９６２２ コントロール回路
９６２３ 信号分割回路
９６２４ 走査線駆動回路
９６３０ 筐体
９６３１ 表示部
９６３２ 表示部
９６３３ スピーカ
９６３４ ＬＥＤランプ
９６３５ 操作キー
９６３６ 接続端子
９６３７ センサ
９６３８ マイクロフォン
９６７０ スイッチ
９６７１ 赤外線ポート
９６７２ 記録媒体読込部
９６７３ 支持部
９６７４ イヤホン
９６７５ アンテナ
９６７６ シャッターボタン
９６７７ 受像部
９６７８ 充電器
９６７９ 支持台
９６８０ 外部接続ポート
９６８１ ポインティングデバイス
９６８２ リーダ／ライタ
９７３０ 筐体
９７３１ 表示部
９７３２ リモコン装置
９７３３ スピーカ
９７４１ 表示パネル
９７４２ ユニットバス
９７６１ 表示パネル
９７６２ 車体
９７８１ 天井
９７８２ 表示パネル
９７８３ ヒンジ部
１０００Ｍ 画素
１０００Ｎ 画素
１０００Ｐ 画素
１０００Ｑ 画素
１００１Ｍ 配線
１００２Ｍ 配線
１００２Ｎ 配線
１００３Ｍ 配線
１００４Ｍ 配線
１００５Ｍ 配線
１００５Ｎ 配線
４０２ＡＡ 容量素子
４０２ＡＢ 容量素子

Claims (1)

1. 薄膜トランジスタと、表示素子と、第１乃至第４のスイッチと、容量素子と、を有し、
   前記第１のスイッチの第１の端子は、第１の配線と電気的に接続され、
   前記第１のスイッチの第２の端子は、前記薄膜トランジスタのソース又はドレインの一方と電気的に接続され、
   前記第２のスイッチの第１の端子は、第２の配線と電気的に接続され、
   前記第２のスイッチの第２の端子は、前記薄膜トランジスタのソース又はドレインの一方と電気的に接続され、
   前記第３のスイッチの第１の端子は、前記薄膜トランジスタのソース又はドレインの他方と電気的に接続され、
   前記第３のスイッチの第２の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
   前記第４のスイッチの第１の端子は、前記薄膜トランジスタのソース又はドレインの他方と電気的に接続され、
   前記第４のスイッチの第２の端子は、前記表示素子と電気的に接続され、
   前記容量素子の第１の電極は、前記第１の薄膜トランジスタのゲートと電気的に接続され、
   前記容量素子の第２の電極は、前記第１の配線と電気的に接続され、
   前記第１の配線は、前記薄膜トランジスタに流れる電流を伝えることができる機能を有し、
   前記第２の配線は、映像信号を伝えることができる機能を有し、
   １フレーム期間は、第１の期間と、第２の期間と、を有し、
   前記第１の期間において、前記第２のスイッチ及び前記第３のスイッチはオンであり、
   前記第１の期間において、前記第１のスイッチ及び前記第４のスイッチはオフであり、
   前記第１の期間において、前記薄膜トランジスタのゲートの電位は第１の値を有し、
   前記第１の値は、前記映像信号及び前記薄膜トランジスタのしきい値電圧に基づいた値であり、
   前記第１の値は、前記第１の配線の電位よりも低く、
   前記第２の期間において、前記第１のスイッチ及び前記第３のスイッチはオンであり、
   前記第２の期間において、前記第２のスイッチ及び前記第４のスイッチはオフであり、
   前記第２の期間において、前記薄膜トランジスタのゲートの電位は、前記薄膜トランジスタの移動度に基づいて前記第１の値から変化することを特徴とする表示装置。

Images