KR20090095519A - 반도체 장치의 구동 방법 - Google Patents

반도체 장치의 구동 방법 Download PDF

Info

Publication number
KR20090095519A
KR20090095519A KR1020090018735A KR20090018735A KR20090095519A KR 20090095519 A KR20090095519 A KR 20090095519A KR 1020090018735 A KR1020090018735 A KR 1020090018735A KR 20090018735 A KR20090018735 A KR 20090018735A KR 20090095519 A KR20090095519 A KR 20090095519A
Authority
KR
South Korea
Prior art keywords
transistor
conductive state
switch
source
capacitor
Prior art date
Application number
KR1020090018735A
Other languages
English (en)
Other versions
KR101604981B1 (ko
Inventor
하지메 키무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20090095519A publication Critical patent/KR20090095519A/ko
Application granted granted Critical
Publication of KR101604981B1 publication Critical patent/KR101604981B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

본 발명은, 트랜지스터의 임계값 전압의 편차 및 이동도의 편차를 저감하는 반도체 장치의 구동 방법을 제공하는 것을 과제로 한다.
트랜지스터와, 트랜지스터의 게이트에 전기적으로 접속된 용량 소자를 갖고, 트랜지스터의 임계값 전압에 따른 전압과 영상 신호 전압의 합의 전압에 따라 용량 소자에 유지된 전하를 한번 트랜지스터를 통하여 방전시킴으로써, 트랜지스터에 흐르는 전류의 편차, 혹은 트랜지스터의 이동도의 편차를 저감한다.
보정, 임계 값 전압, 이동도, 트랜지스터, 용량

Description

반도체 장치의 구동 방법{DRIVING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 혹은 반도체 장치의 구동 방법에 관한 것이다.
근년에 들어, 액정 디스플레이(LCD) 등의 플랫 패널 디스플레이가 널리 보급되고 있다. 그러나, LCD에는 시야각이 좁거나, 색도 범위가 좁거나, 응답 속도가 늦은 등의 다양한 결점을 가진다. 그래서, 이 결점들을 극복한 디스플레이로서, 유기 EL(일렉트로루미네선스, 유기 발광 다이오드, OLED 등이라고도 불림) 디스플레이의 연구가 활발하게 진행되고 있다(특허 문헌 1 참조).
그러나, 유기 EL 디스플레이에는 유기 EL 소자에 흐르는 전류를 제어하기 위한 트랜지스터의 전류 특성이 화소마다 불규칙하게 된다는 문제점이 있었다. 유기 EL 소자에 흐르는 전류(즉, 트랜지스터에서 흐르는 전류)가 불규칙하게 되면 유기 EL 소자의 휘도도 불규칙하게 되고, 표시 화면에 편차가 생겨 버린다. 그래서, 트랜지스터의 임계값 전압의 편차를 보정하는 방법이 검토되고 있다(특허 문헌 2 내지 특허 문헌 6 참조).
그러나, 트랜지스터의 임계 값 전압의 편차를 보정하더라도, 트랜지스터의 이동도가 불규칙하게 되면, 유기 EL 소자에 흐르는 전류도 불규칙하게 되어 화상 편차가 생긴다. 그래서, 트랜지스터의 임계값 전압뿐만 아니라, 이동도의 편차도 보정하는 방법이 검토되고 있다(특허 문헌 7 및 특허 문헌 8 참조).
[특허 문헌 1] 특개 2003-216110호 공보
[특허 문헌 2] 특개 2003-202833호 공보
[특허 문헌 3] 특개 2005-31630호 공보
[특허 문헌 4] 특개 2005-345722호 공보
[특허 문헌 5] 특개 2007-148129호 공보
[특허 문헌 6] 국제 공개 제 2006/060902호 팸플릿
[특허 문헌 7] 특개 2007-148128호 공보([0098]단락)
[특허 문헌 8] 특개 2007-310311호 공보([0026]단락)
그러나, 특허 문헌 7 및 특허 문헌 8에서 개시된 기술에 있어서는, 영상 신호(비디오 신호)를 화소에 입력하면서 트랜지스터의 이동도의 편차의 보정을 행한다. 그래서, 다양한 문제점이 생긴다.
예를 들어, 영상 신호를 입력하면서 이동도의 편차의 보정을 행하기 때문에, 그 기간 동안은 별도의 화소에 영상 신호를 입력할 수 없다. 일반적으로, 화소수, 프레임 주파수 혹은 화면 사이즈 등이 결정되면, 각 화소에 영상 신호를 입력하는 기간(소위, 1게이트 선택 기간 혹은 1수평 기간)의 최대값도 결정된다. 따라서, 1게이트 선택 기간 중에 이동도의 편차를 보정하는 기간이 증가되면, 다른 처리(영상 신호의 입력이나 임계값 전압의 취득 등)의 기간이 감소된다. 따라서, 화소에서는 1게이트 선택 기간 중에 다양한 처리를 해야만 하게 된다. 결과적으로, 처리 기간이 부족하므로 정확한 처리를 행하지 못하거나, 혹은 이동도의 편차의 보정 기간을 충분히 확보할 수 없으므로 이동도의 보정이 불충분하게 된다.
또한, 화소수나 프레임 주파수가 높아지거나, 혹은 화면 사이즈가 커지면, 1화소당의 1게이트 선택 기간이 더욱 짧아진다. 따라서, 화소로의 영상 신호의 입력이나, 이동도의 편차의 보정 등을 충분히 확보할 수 없게 된다.
혹은, 영상 신호를 입력하면서 이동도의 편차를 보정하는 경우, 이동도의 편차의 보정은 영상 신호의 파형의 변형의 영향을 받기 쉽다. 따라서, 영상 신호의 파형의 변형이 큰 경우와 작은 경우에는 이동도의 보정의 정도에 편차가 생겨 버려 정확하게 보정할 수 없다.
혹은, 화소에 영상 신호를 입력하면서 이동도의 편차를 보정하는 경우, 점 순차 구동을 행하기 어려운 경우가 많다. 점 순차 구동은 어느 행의 화소에 영상 신호를 입력하는 경우, 그 행의 모든 화소에 동시에 영상 신호를 입력하지 않고, 1화소씩 순차로 영상 신호를 입력하여 간다. 따라서, 영상 신호를 입력하는 기간의 길이는 화소마다 상이하다. 따라서, 영상 신호를 입력하면서 이동도의 편차를 보정하는 경우, 화소마다 이동도의 편차의 보정 기간이 상이하게 되어 보정량도 화소마다 상이하게 되므로, 정확하게 보정할 수 없다. 따라서, 영상 신호를 입력하면서 이동도의 편차를 행하는 경우는 점 순차 구동이 아니라 그 행의 모든 화소에 동시에 신호를 입력하는 선 순차 구동을 행할 필요가 있다.
또한, 선 순차 구동을 행하는 경우, 점 순차 구동을 행하는 경우와 비교하여, 소스 신호선 구동 회로(비디오 신호선 구동 회로, 소스 드라이버, 데이터 드라이버라고도 불림)의 구성이 복잡해진다. 예를 들어, 선 순차 구동을 행하는 경우의 소스 신호선 구동 회로는, DA 컨버터, 아날로그 버퍼, 래치 회로 등의 회로가 필요한 경우가 많다. 그러나, 아날로그 버퍼는 오피 앰프나 소스 폴로워 회로 등으로 구성되는 경우가 많아, 트랜지스터의 전류 특성의 편차의 영향을 받기 쉽다. 따라서, TFT(박막 트랜지스터)를 사용하여 회로를 구성하는 경우, 트랜지스터의 전류 특성의 편차를 보정하는 회로가 필요하고, 회로의 규모가 커지거나, 소비 전력이 커져 버린다. 따라서, 화소 부분의 트랜지스터로서 TFT가 사용되는 경우에는, 화소 부분과 신호선 구동 회로를 동일 기판 위에 형성하기 어려울 가능성이 있다. 따라서, 신호선 구동 회로를 화소 부분과 다른 수단을 사용하여 제작할 필요가 있고, 비용이 높아질 가능성이 있다. 또한, 화소 부분과 신호선 구동 회로를 COG(Chip On Glass) 혹은 TAB(Tape Automated Bonding) 등을 사용하여 접속할 필요가 있고, 접촉 불량 등을 일으키거나 신뢰성을 손상시킬 수 있다.
상술한 바와 같이, 트랜지스터의 임계값 전압의 편차의 영향을 저감한 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 혹은, 트랜지스터의 이동도의 편차의 영향을 저감한 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 혹은, 트랜지스터의 전류 특성의 편차의 영향을 저감한 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 혹은, 영상 신호의 입력 기간을 길게 확보할 수 있는 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 혹은, 임계값 전압의 편차의 영향을 저감하기 위한 보정 기간을 길게 확보할 수 있는 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 혹은, 이동도의 편차의 영향을 저감하기 위한 보정 기간을 길게 확보할 수 있는 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 혹은, 영상 신호의 파형의 변형의 영향을 받기 어려운 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 혹은, 선 순차 구동뿐만 아니라, 점 순차 구동을 사용할 수도 있는 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 혹은, 화소와 구동 회로를 동일 기판 위에 형성할 수 있는 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 혹은, 소비 전력이 낮은 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 혹은, 비용이 낮은 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 혹은, 배선의 접속 부분의 접속 불량을 일으킬 가능성이 낮 은 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 혹은, 신뢰성이 높은 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 혹은, 화소수가 많은 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 혹은, 프레임 주파수가 높은 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 혹은, 패널 사이즈가 큰 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다. 이들 외에도 다양한 수단을 사용하여 더욱 좋은 장치 혹은 그 구동 방법을 제공하는 것을 과제로 한다.
트랜지스터와, 트랜지스터의 게이트에 전기적으로 접속된 용량 소자를 갖고, 트랜지스터의 임계값 전압에 따른 전압과 영상 신호 전압의 합의 전압에 따른 용량 소자에 유지된 전하를, 한번 트랜지스터를 통하여 방전시킴으로써, 트랜지스터에 흐르는 전류의 편차, 혹은 트랜지스터의 이동도의 편차를 저감한다.
본 발명의 예시적인 형태의 하나는 트랜지스터와, 트랜지스터의 게이트에 전기적으로 접속된 용량 소자를 갖는 반도체 장치의 구동 방법으로서, 트랜지스터의 임계값 전압에 따른 전압과 영상 신호 전압의 합의 전압에 따라 용량 소자에 유지된 전하를, 트랜지스터를 통하여 방전시키는 반도체 장치의 구동 방법이다.
또한, 본 발명의 예시적인 형태의 하나는 트랜지스터와, 표시 소자와, 배선을 갖는 반도체 장치의 구동 방법으로서, 제 1 기간에서, 트랜지스터의 소스 혹은 드레인의 한쪽과 트랜지스터의 게이트를 도통 상태로 하고, 트랜지스터의 소스 혹은 드레인의 다른 쪽과 배선을 도통 상태로 하고, 트랜지스터의 소스 혹은 드레인의 한쪽과 표시 소자를 비도통 상태로 하고, 제 2 기간에서, 트랜지스터의 소스 혹 은 드레인의 한쪽과 트랜지스터의 게이트를 비도통 상태로 하고, 트랜지스터의 소스 혹은 드레인의 다른 쪽과 배선을 도통 상태로 하고, 트랜지스터의 소스 혹은 드레인의 한쪽과 표시 소자를 도통 상태로 하는 반도체 장치의 구동 방법이다.
또한, 본 발명의 예시적인 형태의 하나는, 트랜지스터와, 표시 소자와, 제 1 배선과, 제 2 배선을 갖는 반도체 장치의 구동 방법으로서, 제 1 기간에서, 트랜지스터의 소스 혹은 드레인의 한쪽과 트랜지스터의 게이트를 도통 상태로 하고, 트랜지스터의 소스 혹은 드레인의 다른 쪽과 제 1 배선을 도통 상태로 하고, 트랜지스터의 소스 혹은 드레인의 다른 쪽과 제 2 배선을 비도통 상태로 하고, 트랜지스터의 소스 혹은 드레인의 한쪽과 표시 소자를 비도통 상태로 하고, 제 2 기간에서, 트랜지스터의 소스 혹은 드레인의 한쪽과 트랜지스터의 게이트를 비도통 상태로 하고, 트랜지스터의 소스 혹은 드레인의 다른 쪽과 제 1 배선을 도통 상태로 하고, 트랜지스터의 소스 혹은 드레인의 다른 쪽과 제 2 배선을 비도통 상태로 하고, 트랜지스터의 소스 혹은 드레인의 한쪽과 표시 소자를 도통 상태로 하는 반도체 장치의 구동 방법이다.
또한, 본 발명의 예시적인 형태의 하나는, 트랜지스터와, 트랜지스터의 게이트에 전기적으로 접속된 용량 소자를 갖는 반도체 장치의 구동 방법으로서, 제 1 기간에서, 용량 소자에는 트랜지스터의 임계값 전압에 따른 전압과 영상 신호 전압의 합의 전압이 유지되고, 제 2 기간에서, 제 1 기간에서 전압에 따라 용량 소자에 유지된 전하가 트랜지스터를 통하여 방전되는 반도체 장치의 구동 방법이다.
또한, 본 발명의 예시적인 형태의 하나는, 트랜지스터와, 트랜지스터의 게이 트에 전기적으로 접속된 용량 소자와, 표시 소자를 갖는 반도체 장치의 구동 방법으로서, 제 1 기간에서, 용량 소자에는 트랜지스터의 임계값 전압에 따른 전압과 영상 신호 전압의 합의 전압이 유지되고, 제 2 기간에서 제 1 기간에서 전압에 따라 용량 소자에 유지된 전하가 트랜지스터를 통하여 방전되고, 제 3 기간에서 트랜지스터를 통하여 표시 소자에 전류가 공급되는 반도체 장치의 구동 방법이다.
또한, 본 발명의 예시적인 형태의 하나는, 트랜지스터와, 트랜지스터의 게이트에 전기적으로 접속된 용량 소자를 갖는 반도체 장치의 구동 방법으로서, 제 1 기간에서 용량 소자는 제 1 전압을 유지하고, 트랜지스터의 소스 혹은 드레인의 한쪽과 표시 소자는 비도통 상태이고, 제 2 기간에서, 용량 소자는 제 2 전압을 유지하고, 트랜지스터의 소스 혹은 드레인의 한쪽과 표시 소자는 도통 상태이고, 제 1 전압은 제 2 전압보다 큰 반도체 장치의 구동 방법이다.
또한, 본 발명의 예시적인 형태의 하나는 트랜지스터와, 제 1 배선과, 트랜지스터의 소스 혹은 드레인의 한쪽과의 도통 혹은 비도통을 제어하는 제 1 스위치, 제 2 배선과, 트랜지스터의 소스 혹은 드레인의 한쪽과의 도통 혹은 비도통을 제어하는 제 2 스위치, 트랜지스터의 소스 혹은 드레인의 다른 쪽과, 트랜지스터의 게이트와의 도통 혹은 비도통을 제어하는 제 3 스위치, 트랜지스터의 소스 혹은 드레인의 다른 쪽과, 표시 소자와의 도통 혹은 비도통을 제어하는 제 4 스위치를 갖는 반도체 장치의 구동 방법으로서, 제 1 기간에서, 제 1 스위치 및 제 3 스위치를 도통 상태, 및 제 2 스위치 및 제 4 스위치를 비도통 상태로 하고, 제 2 기간에서, 제 1 스위치 및 제 4 스위치를 도통 상태, 및 제 2 스위치 및 제 3 스위치를 비도 통 상태로 하는 반도체 장치의 구동 방법이다.
또한, 본 발명의 예시적인 형태의 하나는, 트랜지스터와, 제 1 배선과, 트랜지스터의 소스 혹은 드레인의 한쪽과의 도통 혹은 비도통을 제어하는 제 1 스위치, 제 2 배선과, 트랜지스터의 소스 혹은 드레인의 한쪽과의 도통 혹은 비도통을 제어하는 제 2 스위치, 트랜지스터의 소스 혹은 드레인의 다른 쪽과, 트랜지스터의 게이트와의 도통 혹은 비도통을 제어하는 제 3 스위치, 트랜지스터의 소스 혹은 드레인의 다른 쪽과, 표시 소자와의 도통 혹은 비도통을 제어하는 제 4 스위치를 갖는 반도체 장치의 구동 방법으로서, 제 1 기간에서, 제 2 스위치 및 제 3 스위치를 도통 상태, 및 제 1 스위치 및 제 4 스위치를 비도통 상태로 하고, 제 2 기간에서, 제 1 스위치 및 제 3 스위치를 도통 상태, 및 제 2 스위치 및 제 4 스위치를 비도통 상태로 하고, 제 3 기간에서 제 1 스위치 및 제 4 스위치를 도통 상태, 및 제 2 스위치 및 제 3 스위치를 비도통 상태로 하는 반도체 장치의 구동 방법이다.
또한, 스위치는 다양한 형태의 스위치를 사용할 수 있다. 예를 들어, 전기적 스위치나 기계적 스위치 등이 있다. 즉, 전류의 흐름을 제어할 수 있는 것이면 좋고, 특정한 것에 한정되지 않는다. 예를 들어, 스위치로서, 트랜지스터(예를 들어, 바이폴라 트랜지스터, MOS 트랜지스터 등), 다이오드(예를 들어, PN 다이오드, PIN 다이오드, 쇼트키 다이오드, MIM(Metal Insulator Metal) 다이오드, MIS(Metal Insulator Semiconductor) 다이오드, 다이오드 접속의 트랜지스터 등) 등을 사용할 수 있다. 또한, 이들을 조합한 논리 회로를 스위치로서 사용할 수 있다.
기계적인 스위치의 예로서는 디지털 마이크로미러 디바이스(DMD)와 같이, MEMS(마이크로·일렉트로·메커니컬·시스템) 기술을 사용한 스위치가 있다. 그 스위치는 기계적으로 동작시킬 수 있는 전극을 갖고, 그 전극이 동작함으로써, 접속과 비접속을 제어하여 동작한다.
스위치로서 트랜지스터를 사용하는 경우, 그 트랜지스터는 단순한 스위치로서 동작하기 때문에, 트랜지스터의 극성(도전형)은 특히 한정되지 않는다. 다만, 오프 전류를 억제하고자 하는 경우, 오프 전류가 적은 쪽의 극성의 트랜지스터를 사용하는 것이 바람직하다. 오프 전류가 적은 트랜지스터로서는 LDD 영역을 갖는 트랜지스터나 멀티 게이트 구조를 갖는 트랜지스터 등이 있다. 혹은, 스위치로서 동작시키는 트랜지스터의 소스 단자의 전위가, 저전위측 전원(Vss, GND, 0V 등)의 전위에 가까운 값으로 동작하는 경우는 n채널형 트랜지스터를 사용하는 것이 바람직하다. 반대로, 소스 단자의 전위가 고전위측 전원(Vdd 등)의 전위에 가까운 값으로 동작하는 경우는 p채널형 트랜지스터를 사용하는 것이 바람직하다. 왜냐하면, n채널형 트랜지스터에서는 소스 단자가 저전위측 전원의 전위에 가까운 값으로 동작할 때, p채널형 트랜지스터에서는 소스 단자가 고전위측 전원의 전위에 가까운 값으로 동작할 때, 게이트와 소스 사이의 전압의 절대값을 크게 할 수 있으므로, 스위치로서 더욱 정확한 동작을 할 수 있기 때문이다. 또한, 트랜지스터가 소스 폴로워 동작을 하는 경우가 적으므로, 출력 전압의 사이즈가 작아져 버리는 경우가 적기 때문이다.
또한, n채널형 트랜지스터와 p채널형 트랜지스터의 양쪽 모두를 사용하여, CMOS형의 스위치를 스위치로서 사용하여도 좋다. CMOS형의 스위치를 사용하면, p 채널형 트랜지스터 혹은 n채널형 트랜지스터의 어느 한쪽의 트랜지스터가 도통하면 전류가 흐르기 때문에, 스위치로서 기능하기 쉬워진다. 예를 들어, 스위치로의 입력 신호의 전압이 높은 경우와 낮은 경우의 어느 쪽이라도, 적절하게 전압을 출력시킬 수 있다. 또한, 스위치를 온(on) 혹은 오프(off)시키기 위한 신호의 전압 진폭값을 작게 할 수 있으므로, 소비 전력을 작게 할 수도 있다.
또한, 스위치로서 트랜지스터를 사용하는 경우, 스위치는 입력 단자(소스 단자 혹은 드레인 단자의 한쪽)와, 출력 단자(소스 단자 혹은 드레인 단자의 다른 쪽)와, 도통을 제어하는 단자(게이트 단자)를 가진다. 한편, 스위치로서 다이오드를 사용하는 경우, 스위치는 도통을 제어하는 단자를 갖지 않는 경우가 있다. 따라서, 다이오드를 스위치로서 사용한 경우, 트랜지스터를 스위치로서 사용한 경우보다 단자를 제어하기 위한 배선을 적게 할 수 있다.
또한, "A와 B가 접속된다"라고 명시적으로 기재하는 경우는 A와 B가 전기적으로 접속되는 경우와, A와 B가 기능적으로 접속되는 경우와, A와 B가 직접 접속되는 경우를 포함하는 것으로 한다. 여기서, A, B는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층, 등)로 한다. 따라서, 소정의 접속 관계, 예를 들어, 도면 혹은 문장에 표시된 접속 관계에 한정되지 않고, 도면 혹은 문장에 표시된 접속 관계 외의 것도 포함하는 것으로 한다.
예를 들어, A와 B가 전기적으로 접속되는 경우에 있어서, A와 B의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드 등)가, A와 B 사이에 하나 이상 배치되어도 좋다. 혹은, A와 B가 기능적으로 접속되어 있는 경우에 있어서, A와 B의 기능적인 접속을 가능하게 하는 회로(예를 들어, 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(DA 변환 회로, AD 변환 회로, 감마(gamma) 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 변화시키는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 혹은 전류량 등을 크게 할 수 있는 회로, 오피 앰프, 차동 증폭 회로, 소스 폴로워 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가, A와 B 사이에 하나 이상 접속되어도 좋다. 예를 들어, A와 B 사이에 별도의 회로를 끼워도 A로부터 출력된 신호가 B로 전달되는 경우는 A와 B는 기능적으로 접속되는 것으로 한다.
또한, "A와 B가 전기적으로 접속된다"라고 명시적으로 기재하는 경우는 A와 B가 전기적으로 접속되어 있는 경우(즉, A와 B 사이에 별도의 소자나 별도의 회로를 끼워 접속되는 경우)와, A와 B가 기능적으로 접속되는 경우(즉, A와 B 사이에 별도의 회로를 끼워 기능적으로 접속되는 경우)와, A와 B가 직접 접속되는 경우(즉, A와 B 사이에 별도의 소자나 별도의 회로를 끼우지 않고 접속되는 경우)를 포함하는 것으로 한다. 즉, 전기적으로 접속된다고 명시적으로 기재하는 경우는 단순히 접속된다고만 명시적으로 기재되는 경우와 같은 것으로 한다.
또한, 표시 소자, 표시 소자를 갖는 장치인 표시 장치, 발광 소자, 발광 소자를 갖는 장치인 발광 장치는 다양한 형태를 사용하거나, 다양한 소자를 가질 수 있다. 예를 들어, 표시 소자, 표시 장치, 발광 소자 혹은 발광 장치로서는, EL(일렉트로루미네선스) 소자(유기물 및 무기물을 함유하는 EL 소자, 유기 EL 소자, 무 기 EL 소자), LED(백색 LED, 적색 LED, 녹색 LED, 청색 LED 등), 트랜지스터(전류에 따라 발광하는 트랜지스터), 전자 방출 소자, 액정 소자, 전자 잉크, 전기 영동 소자, 그레이팅 라이트 밸브(GLV), 플라즈마 디스플레이(PDP), 디지털 마이크로미러 디바이스(DMD), 압전 세라믹 디스플레이, 카본나노튜브 등, 전기 자기적 작용에 의하여, 콘트라스트, 휘도, 반사율, 투과율 등이 변화하는 표시 매체를 가질 수 있다. 또한, EL 소자를 사용한 표시 장치로서는 EL 디스플레이, 전자 방출 소자를 사용한 표시 장치로서는 필드 이미션 디스플레이(FED)나 SED 방식 평면형 디스플레이(SED: Surface-conduction Electron-emitter Display) 등, 액정 소자를 사용한 표시 장치로서는 액정 디스플레이(투과형 액정 디스플레이, 반 투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시(直視)형 액정 디스플레이, 투사(投射)형 액정 디스플레이), 전자 잉크나 전기 영동 소자를 사용한 표시 장치로서는 전자 페이퍼가 있다
또한, EL 소자란 양극과, 음극과, 양극과 음극의 사이에 끼워진 EL층을 갖는 소자이다. 또한, EL 층으로서는 1중항 여기자로부터의 발광(형광)을 이용하는 것, 3중항 여기자로부터의 발광(인광)을 이용하는 것, 1중항 여기자로부터의 발광(형광)을 이용하는 것과 3중항 여기자로부터의 발광(인광)을 이용하는 것을 포함하는 것, 유기물로 형성된 것, 무기물로 형성된 것, 유기물로 형성된 것과 무기물로 형성된 것을 포함하는 것, 고분자 재료, 저분자 재료, 고분자 재료와 저분자 재료를 포함하는 것 등을 사용할 수 있다. 다만, 이것에 한정되지 않고, EL 소자로서 다양한 것을 사용할 수 있다
또한, 트랜지스터로서, 다양한 형태의 트랜지스터를 사용할 수 있다. 따라서, 사용하는 트랜지스터의 종류에 한정은 없다. 예를 들어, 비정질 실리콘, 다결정 실리콘, 미결정(마이크로 크리스탈, 나노 크리스탈, 세미 아모퍼스라고도 불림) 실리콘 등으로 대표되는 비단결정 반도체막을 갖는 박막 트랜지스터(TFT) 등을 사용할 수 있다. TFT를 사용하는 경우, 다양한 장점들이 있다. 예를 들어, 단결정 실리콘의 경우보다 낮은 온도로 제작할 수 있기 때문에, 제작 비용의 삭감, 혹은 제작 장치의 대형화를 도모할 수 있다. 제작 장치를 크게 할 수 있기 때문에, 대형 기판 위에 제작할 수 있다. 따라서, 동시에 많은 개수의 표시 장치를 제작할 수 있고, 저비용으로 제작할 수 있다. 또한, 제작 온도가 낮기 때문에, 내열성이 낮은 기판을 사용할 수 있다. 따라서, 투광성을 갖는 기판 위에 트랜지스터를 제작할 수 있다. 그리고, 투광성을 갖는 기판 위의 트랜지스터를 사용하여 표시 소자에서의 빛의 투과를 제어할 수 있다. 혹은, 트랜지스터의 막 두께가 얇기 때문에, 트랜지스터를 구성하는 막의 일부는 빛을 투과시킬 수 있다. 따라서, 개구율을 향상시킬 수 있다.
또한, 다결정 실리콘을 제작할 때, 촉매(니켈 등)를 사용함으로써, 결정성을 더 향상시켜, 전기 특성이 좋은 트랜지스터를 제작할 수 있게 된다. 결과적으로, 게이트 드라이버 회로(주사선 구동 회로)나 소스 드라이버 회로(신호선 구동 회로), 신호 처리 회로(신호 생성 회로, 감마 보정 회로, DA 변환 회로 등)를 기판 위에 일체 형성할 수 있다.
또한, 미결정 실리콘을 제작할 때, 촉매(니켈 등)를 사용함으로써, 결정성을 더 향상시켜, 전기 특성이 좋은 트랜지스터를 제작할 수 있게 된다. 이 때, 레이저 조사를 하지 않고, 열 처리를 추가하는 것만으로, 결정성을 향상시킬 수도 있다. 결과적으로, 게이트 드라이버 회로(주사선 구동 회로)나 소스 드라이버 회로의 일부(아날로그 스위치 등)를 기판 위에 일체 형성할 수 있다. 또한, 결정화를 위하여 레이저 조사를 행하지 않는 경우는 실리콘의 결정성의 불균일을 억제할 수 있다. 따라서, 화질이 향상된 화상을 표시할 수 있다.
다만, 촉매(니켈 등)를 사용하지 않고, 다결정 실리콘이나 미결정 실리콘을 제작할 수 있다.
또한, 실리콘의 결정성을, 다결정 혹은 미결정 등으로 향상시키는 것은 패널 전체에서 행하는 것이 바람직하지만, 그것에 한정되지 않는다. 패널의 일부분의 영역에서만 실리콘의 결정성을 향상시켜도 좋다. 선택적으로 결정성을 향상시키는 것은 레이저 광을 선택적으로 조사하는 것 등에 의하여 가능하다. 예를 들어, 화소 외의 영역인 주변 회로 영역에만 레이저 광을 조사하여도 좋다. 혹은, 게이트 드라이버 회로, 소스 드라이버 회로 등의 영역에만 레이저 광을 조사하여도 좋다. 혹은, 소스 드라이버 회로의 일부분(예를 들어, 아날로그 스위치)의 영역에만 레이저 광을 조사하여도 좋다. 결과적으로, 회로를 고속으로 동작시킬 필요가 있는 영역에서만 실리콘의 결정화를 향상시킬 수 있다. 화소 영역은 고속으로 동작시킬 필요성이 낮기 때문에, 결정성이 향상되지 않아도, 문제없이 화소 회로를 동작시킬 수 있다. 결정성을 향상시키는 영역이 적어도 되기 때문에 제작 공정도 단축할 수 있어, 스루풋이 향상되고 제작 비용을 저감시킬 수 있다. 필요한 제작 장치의 개 수도 적기 때문에, 제작 비용을 저감시킬 수 있다
혹은, 반도체 기판이나 SOI 기판 등을 사용하여 트랜지스터를 형성할 수 있다. 이로써, 전류 공급 능력이 높고, 사이즈가 작은 트랜지스터를 제작할 수 있다. 이들 트랜지스터를 사용하면, 회로의 저소비 전력화, 혹은 회로의 고집적화를 도모할 수 있다.
또한, ZnO, a-InGaZnO, SiGe, GaAs, IZO, ITO, SnO 등의 화합물 반도체 혹은 산화물 반도체를 갖는 트랜지스터나, 또한, 이들의 화합물 반도체 혹은 산화물 반도체를 박막화한 박막 트랜지스터 등을 사용할 수 있다. 이로써, 제작 온도를 낮게 할 수 있고, 예를 들어, 실온에서 트랜지스터를 제작할 수 있게 된다. 결과적으로, 내열성이 낮은 기판, 예를 들어, 플라스틱 기판이나 필름 기판에 직접 트랜지스터를 형성할 수 있다. 또한, 이들 화합물 반도체 혹은 산화물 반도체를, 트랜지스터의 채널 부분에 사용할 뿐만 아니라, 그 외의 용도로 사용할 수도 있다. 예를 들어, 이들 화합물 반도체 혹은 산화물 반도체를 저항 소자, 화소 전극, 투광성을 갖는 전극으로서 사용할 수 있다. 또한, 이들을 트랜지스터와 동시에 성막 혹은 형성할 수 있기 때문에, 비용을 저감할 수 있다.
혹은, 잉크젯이나 인쇄법을 사용하여 형성한 트랜지스터 등을 사용할 수 있다. 이로써, 실온으로 제작, 저진공도로 제작, 혹은 대형 기판 위에 제작할 수 있다. 마스크(레티클)를 사용하지 않아도 제작할 수 있기 때문에, 트랜지스터의 레이아웃을 용이하게 변경할 수 있다. 또한, 레지스트를 사용할 필요가 없기 때문에, 재료비가 저렴해지고, 공정수를 삭감할 수 있다. 또한, 필요한 부분에만 막을 붙이기 때문에, 전체 면에 성막한 후에 에칭하는 제작 방법보다 재료가 낭비되지 않아, 저비용으로 제작할 수 있다.
혹은, 유기 반도체나 카본 나노튜브를 갖는 트랜지스터 등을 사용할 수 있다. 이로써, 구부릴 수 있는 기판 위에 트랜지스터를 형성할 수 있다. 이러한 기판을 사용한 반도체 장치는 충격에 강하게 할 수 있다.
또한, 트랜지스터는 다양한 기판을 사용하여 형성할 수 있다. 기판의 종류는 특정한 것에 한정되지 않는다. 그 기판으로서는 예를 들어, 단결정 기판, SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 스테인리스·스틸 기판, 스테인리스·스틸·호일을 갖는 기판 등을 사용할 수 있다. 혹은, 어떤 기판을 사용하여 트랜지스터를 형성하고, 그 후, 별도의 기판에 트랜지스터를 전치함으로써 별도의 기판 위에 트랜지스터를 배치하여도 좋다. 트랜지스터가 전치되는 기판으로서는 단결정 기판, SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 종이 기판, 셀로판 기판, 석재 기판, 목재 기판, 천 기판(천연 섬유(비단, 면, 마), 합성 섬유(나일론, 폴리우레탄, 폴리에스테르) 혹은 재생 섬유(아세테이트, 큐프라, 레이온, 재생 폴리에스테르) 등을 포함함), 피혁 기판, 고무 기판, 스테인리스·스틸 기판, 스테인리스·스틸·호일을 갖는 기판 등을 사용할 수 있다. 혹은, 사람 등의 동물의 피부(표피, 진피) 혹은 피하 조직을 기판으로서 사용하여도 좋다. 혹은, 어떤 기판을 사용하여 트랜지스터를 형성하고, 그 기판을 연마하여 얇게 하여도 좋다. 연마되는 기판으로서는 단결정 기판, SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 스테인리스·스틸 기판, 스테인리스·스틸·호일을 갖는 기판 등을 사용할 수 있다. 이러한 기판을 사용함으로써, 특성이 좋은 트랜지스터의 형성, 소비 전력이 작은 트랜지스터의 형성, 깨지기 어려운 장치의 제작, 내열성의 부여, 경량화, 혹은 박형화를 도모할 수 있다.
또한, 트랜지스터의 구성은 다양한 형태를 취할 수 있고, 특정한 구성에 한정되지 않는다. 예를 들어, 게이트 전극이 2개 이상인 멀티 게이트 구조를 적용할 수 있다. 멀티 게이트 구조를 적용하면, 채널 영역이 직렬로 접속되기 때문에, 복수의 트랜지스터가 직렬로 접속된 구성이 된다. 멀티 게이트 구조에 의하여, 오프 전류의 저감, 트랜지스터의 내압 향상(신뢰성의 향상)을 도모할 수 있다. 혹은, 멀티 게이트 구조에 의하여, 포화 영역에서 동작할 때, 드레인·소스간 전압이 변화하여도, 드레인·소스 간 전류가 그다지 변화하지 않고, 전압·전류 특성의 기울기를 플랫한 특성으로 할 수 있다. 전압·전류 특성의 기울기가 플랫한 특성을 이용하면, 이상적인 전류원 회로나, 매우 높은 저항값을 갖는 능동 부하를 실현할 수 있다. 결과적으로, 특성이 좋은 차동 회로나 커런트 미러 회로를 실현할 수 있다.
다른 예로서, 채널의 상하에 게이트 전극이 배치되는 구조를 적용할 수 있다. 채널의 상하에 게이트 전극이 배치되는 구조로 함으로써, 채널 영역이 늘어나기 때문에, 전류값의 증가를 도모할 수 있다. 혹은, 채널의 상하에 게이트 전극이 배치되는 구조로 함으로써, 공핍층이 생기기 쉬워지므로 S값의 개선을 도모할 수 있다. 채널의 상하에 게이트 전극이 배치되는 구성으로 함으로써, 복수의 트랜지스터가 병렬로 접속되는 구성이 된다.
채널 영역 위에 게이트 전극이 배치되는 구조, 채널 영역의 아래에 게이트 전극이 배치되는 구조, 정 스태거 구조, 역 스태거 구조, 채널 영역을 복수의 영역으로 나눈 구조, 채널 영역을 병렬로 접속한 구조, 혹은 채널 영역이 직렬로 접속하는 구성도 적용할 수 있다. 또한, 채널 영역(혹은 그 일부)에 소스 전극이나 드레인 전극이 겹치는 구조도 적용할 수 있다. 채널 영역(혹은 그 일부)에 소스 전극이나 드레인 전극이 겹치는 구조로 함으로써, 채널 영역의 일부분에 전하가 쌓여 동작이 불안정해지는 것을 방지할 수 있다. 혹은, LDD 영역을 형성한 구조를 적용할 수 있다. LDD 영역을 형성함으로써, 오프 전류의 저감, 혹은 트랜지스터의 내압 향상(신뢰성의 향상)을 도모할 수 있다. 혹은, LDD 영역을 형성함으로써, 포화 영역에서 동작할 때, 드레인·소스간 전압이 변화하여도, 드레인·소스 간 전류가 그다지 변화하지 않아, 전압·전류 특성의 기울기가 플랫한 특성으로 할 수 있다.
또한, 트랜지스터는 다양한 타입을 사용할 수 있고, 다양한 기판을 사용하여 형성할 수 있다. 따라서, 소정의 기능을 실현시키기 위하여 필요한 회로의 모두를, 동일 기판에 형성할 수도 있다. 예를 들어, 소정의 기능을 실현시키기 위하여 필요한 회로의 모두를, 유리 기판, 플라스틱 기판, 단결정 기판, 혹은 SOI 기판 등의 다양한 기판을 사용하여 형성할 수도 있다. 소정의 기능을 실현시키기 위하여 필요한 회로의 모두가 동일한 기판을 사용하여 형성됨으로써, 부품 점수의 삭감에 의한 비용의 저감, 혹은 회로 부품과의 접속 점수의 저감에 의한 신뢰성의 향상을 도모할 수 있다. 혹은, 소정의 기능을 실현시키기 위하여 필요한 회로의 일부가 어떤 기판에 형성되고, 소정의 기능을 실현시키기 위하여 필요한 회로의 별도의 일부분이 별도의 기판에 형성될 수도 있다. 즉, 소정의 기능을 실현시키기 위하여 필요한 회로의 모두가 동일 기판을 사용하여 형성되지 않아도 좋다. 예를 들어, 소정의 기능을 실현시키기 위하여 필요한 회로의 일부분은, 유리 기판 위에 트랜지스터에 의하여 형성되고, 소정의 기능을 실현시키기 위하여 필요한 회로의 별도의 일부분은 단결정 기판에 형성되고, 단결정 기판을 사용하여 형성된 트랜지스터로 구성된 IC 칩을 COG(Chip On Glass)로 유리 기판에 접속하고, 유리 기판 위에 그 IC 칩을 배치할 수도 있다. 혹은, 그 IC 칩을 TAB(Tape Automated Bonding)이나 프린트 기판을 사용하여 유리 기판과 접속될 수도 있다. 상술한 바와 같이, 회로의 일부분이 동일 기판에 형성됨으로써, 부품 점수의 삭감에 의한 비용의 저감, 혹은 회로 부품과의 접속 점수의 저감에 의한 신뢰성의 향상을 도모할 수 있다. 혹은, 구동 전압이 높은 부분 및 구동 주파수가 높은 부분의 회로는 소비 전력이 커져 버리기 때문에 이러한 부분의 회로는 동일 기판에 형성하지 않고, 그 대신에, 예를 들어, 단결정 기판에 그 부분의 회로를 형성하고, 그 회로로 구성된 IC 칩을 사용하도록 하면, 소비 전력의 증가를 방지할 수 있다.
또한, 트랜지스터란, 게이트와, 드레인과, 소스를 포함하는 적어도 3개의 단자를 갖는 소자이고, 드레인 영역과 소스 영역 사이에 채널 영역을 갖고, 드레인 영역과 채널 영역과 소스 영역을 통하여 전류를 흘릴 수 있다. 여기서, 소스와 드레인은 트랜지스터의 구조나 동작 조건 등에 따라 바뀌기 때문에, 어느 쪽이 소스 혹은 드레인인지를 한정하기 어렵다. 그래서, 소스 및 드레인으로서 기능하는 영역을 소스 혹은 드레인이라고 부르지 않는 경우가 있다. 그 경우, 일례로서는, 각각을 제 1 단자, 제 2 단자라고 표기하는 경우가 있다. 혹은, 각각을 제 1 전극, 제 2 전극이라고 표기하는 경우가 있다. 혹은, 제 1 영역, 제 2 영역이라고 표기하는 경우가 있다.
또한, 반도체 장치란 반도체 소자(트랜지스터, 다이오드, 사이리스터 등)를 포함하는 회로를 갖는 장치를 말한다. 또한, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 반도체 장치라고 불러도 좋다. 혹은, 반도체 재료를 갖는 장치를 반도체 장치라고 한다.
또한, 표시 장치란 표시 소자를 갖는 장치를 가리킨다. 또한, 표시 장치는 표시 소자를 포함하는 복수의 화소를 포함하여도 좋다. 또한, 표시 장치는 복수의 화소를 구동시키는 주변 구동 회로를 포함하여도 좋다. 또한, 복수의 화소를 구동시키는 주변 구동 회로는 복수의 화소와 동일 기판 위에 형성되어도 좋다. 또한, 표시 장치는 와이어 본딩이나 범프 등에 의하여 기판 위에 배치된 주변 구동 회로, 소위, 칩 온 글라스(COG)로 접속된 IC칩, 혹은, TAB 등으로 접속된 IC 칩을 포함하여도 좋다. 또한, 표시 장치는 IC칩, 저항 소자, 용량 소자, 인덕터, 트랜지스터 등이 장착된 플렉시블 프린트 서킷(FPC)을 포함하여도 좋다. 또한, 표시 장치는 플렉시블 프린트 서킷(FPC) 등을 통하여 접속되고, IC칩, 저항 소자, 용량 소자, 인덕터, 트랜지스터 등이 장착된 프린트 배선 기판(PWB)을 포함하여도 좋다. 또한, 표시 장치는 편광판 혹은 위상차판 등의 광학 시트를 포함하여도 좋다. 또한, 표시 장치는 조명 장치, 케이스, 음성 입출력 장치, 광 센서 등을 포함하여도 좋다.
또한, "A 위에 B가 형성된다"라고 명시적으로 기재하는 경우는 A 위에 B가 직접 접하여 형성되는 경우에 한정되지 않는다. 직접 접하지 않는 경우, 즉, A와 B 사이에 별도의 대상물이 개재하는 경우도 포함하는 것으로 한다. 여기서, A, B는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층, 등)이라고 한다.
따라서, 예를 들어, "층 A 위에 층 B가 형성된다"라고 명시적으로 기재되는 경우는, 층 A 위에 직접 접하여 층 B가 형성되는 경우와, 층 A 위에 직접 접하여 별도의 층(예를 들어, 층 C나 층 D 등)이 형성되고, 그 위에 직접 접하여 층 B가 형성되는 경우를 포함하는 것으로 한다. 또한, 별도의 층(예를 들어, 층 C나 층 D 등)은 단층이거나, 복수 층이라도 좋다.
또한, "A 상방에 B가 형성된다"라고 명시적으로 기재되는 경우에 대하여도 마찬가지고, A 위에 B가 직접 접하는 경우에 한정되지 않고, A와 B 사이에 별도의 대상물이 개재하는 경우도 포함하는 것으로 한다. 따라서, 예를 들어, "층 A 상방에 층 B가 형성된다"라고 하는 경우는, 층 A 위에 직접 접하여 층 B가 형성되는 경우와, 층 A 위에 직접 접하여 별도의 층(예를 들어, 층 C나 층 D 등)이 형성되고, 그 위에 직접 접하여 층 B가 형성되는 경우를 포함하는 것으로 한다. 또한, 별도의 층(예를 들어, 층 C나 층 D 등)은 단층이거나, 복수 층이라도 좋다.
또한, "A 위에 B가 형성된다", 혹은 "A 상방에 B가 형성된다"라고 명시적으로 기재하는 경우, 비스듬히 위에 B가 형성되는 경우도 포함하는 것으로 한다.
또한, "A 아래에 B가, 혹은, "A 하방에 B가"의 경우에 대하여도 마찬가지다.
또한, 명시적으로 단수로서 기재되는 것에 대하여는 단수인 것이 바람직하 다. 다만, 이것에 한정되지 않고, 복수일 수도 있다. 마찬가지로, 명시적으로 복수로서 기재되는 것에 대하여는 복수인 것이 바람직하다. 다만, 이것에 한정되지 않고, 단수일 수도 있다.
또한, 도면에 있어서, 사이즈, 층 두께, 혹은 영역은, 명료화를 위하여 과장되는 경우가 있다. 따라서 반드시 그 스케일에 한정되지 않는다.
또한, 도면은 이상적인 예를 모식적으로 도시한 것이고, 도면에 도시하는 형상 혹은 값 등에 한정되지 않는다. 예를 들어, 제작 기술에 의한 형상의 편차, 오차에 의한 형상의 편차, 노이즈로 인한 신호, 전압, 혹은 전류의 편차, 혹은 타이밍의 차이로 인한 신호, 전압, 혹은 전류의 편차 등을 포함할 수 있다.
또한, 전문 용어는 특정의 실시형태, 혹은 실시예 등을 기술하는 목적으로 사용하는 경우가 많고, 이것에 한정되지 않는다.
또한, 정의되지 않는 문언(전문 용어 혹은 학술 용어 등의 화학 기술 문언을 포함함)은, 일반적인 당업자가 이해하는 일반적인 의미와 같은 의미로서 사용할 수 있다. 사전 등에 의하여 정의되는 문언은 관련 기술의 배경에 모순이 없는 의미로 해석되는 것이 바람직하다.
또한, 제 1, 제 2, 제 3 등의 어구는 다양한 요소, 부재, 영역, 층, 구역을 다른 것과 구별하여 기술하기 위하여 사용된다. 따라서, 제 1, 제 2, 제 3 등의 어구는 요소, 부재, 영역, 층, 구역 등의 개수를 한정하는 것이 아니다. 또한, 예를 들어, "제 1"을 "제 2" 또는 "제 3" 등으로 치환할 수 있다.
트랜지스터의 임계값 전압의 편차의 영향을 저감할 수 있다. 혹은, 트랜지스터의 이동도의 편차의 영향을 저감할 수 있다. 혹은, 트랜지스터의 전류 특성의 편차의 영향을 저감할 수 있다. 혹은, 영상 신호의 입력 기간을 길게 확보할 수 있다. 혹은, 임계값 전압의 편차의 영향을 저감하기 위한 보정 기간을 길게 확보할 수 있다. 혹은, 이동도의 편차의 영향을 저감하기 위한 보정 기간을 길게 확보할 수 있다. 혹은, 영상 신호의 파형의 변형의 영향을 쉽게 받지 않게 할 수 있다. 혹은, 선 순차 구동뿐만 아니라, 점 순차 구동을 사용할 수 있다. 혹은, 화소와 구동 회로를 같은 기판 위에 형성할 수 있다. 혹은, 소비 전력을 낮게 할 수 있다. 혹은, 비용을 낮게 할 수 있다. 혹은 배선의 접속 부분의 접촉 불량을 저감할 수 있다. 혹은, 신뢰성을 높일 수 있다. 혹은, 화소수를 많게 할 수 있다. 혹은, 프레임 주파수를 높게 할 수 있다. 혹은, 패널 사이즈를 크게 할 수 있다.
이하, 본 발명의 실시형태에 대하여 도면을 참조하면서 설명한다. 다만, 본 발명은 많은 다른 모양으로 실시하는 것이 가능하고, 본 발명의 형태 및 상세한 사항은 본 발명의 취지 및 범위에서 벗어남이 없이 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 같은 부분을 가리키는 부호는 다른 도면간에서 공통의 부호를 사용하여 제시하고, 동일 부분 혹은 같은 기능을 갖는 부분의 상세한 설명은 생략한다.
또한, 이하에, 각각의 실시형태에 있어서, 다양한 도면을 사용하여 기술한 다. 그 경우, 어느 하나의 실시형태에 있어서, 각각의 도면에서 기술하는 내용(일부분의 내용이라도 좋음)은 다른 도면에서 기술하는 내용(일부분의 내용이라도 좋음)에 대하여, 적용, 조합, 혹은 치환 등을 자유로이 행할 수 있다. 마찬가지로, 하나 혹은 복수의 실시형태의 각각의 도면에서 기술하는 내용(일부분이 내용이라도 좋음)은 하나 혹은 복수의 다른 실시형태의 도면에서 기술하는 내용(일부분의 내용이라도 좋음)에 대하여 적용, 조합, 혹은 치환 등을 자유로이 행할 수 있다.
(실시형태 1)
도 1a 내지 도 1h에, 트랜지스터의 이동도 등의 전류 특성의 편차를 보정하는 경우의 구동 방법, 구동 타이밍 및, 그 회로 구성에 대하여 그 일례를 도시한다.
도 1a에, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간의 회로 구성을 도시한다. 또한, 도 1a에 도시하는 회로 구성은 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하기 위하여 트랜지스터의 게이트에 유지되는 전하를 방전하기 위한 회로 구성이고, 실제로는 배선간에 형성되는 복수의 스위치의 온 상태 혹은 오프 상태를 제어함으로써 상기 회로 구성의 접속 관계를 실현하는 것이다.
도 1a에 있어서, 트랜지스터(101)의 소스(혹은 드레인, 제 1 단자, 제 1 전극)는 배선(103)과 도통 상태이다. 트랜지스터(101)의 드레인(혹은 소스, 제 2 단자, 제 2 전극)은 트랜지스터(101)의 게이트와 도통 상태이다. 용량 소자(102)의 제 1 단자(혹은 제 1 전극)는 트랜지스터(101)의 게이트와 도통 상태이다. 용량 소자(102)의 제 2 단자(혹은 제 2 전극)는 배선(103)과 도통 상태이다.
표시 소자(105)의 제 1 단자(혹은 제 1 전극)는 트랜지스터(101)의 드레인(혹은 소스, 제 2 단자, 제 2 전극)과 비도통 상태이다. 트랜지스터(101)의 드레인(혹은 소스, 제 2 단자, 제 2 전극) 외의 단자, 배선 혹은 전극과, 표시 소자(105)의 제 1 단자(혹은 제 1 전극)는 비도통 상태인 것이 바람직하지만, 이것에 한정되지 않는다. 표시 소자(105)의 제 2 단자(혹은 제 2 전극)는 배선(106)과 도통 상태인 것이 바람직하지만, 이것에 한정되지 않는다.
배선(104)은 트랜지스터(101)의 드레인(혹은 소스, 제 2 단자, 제 2 전극)과 비도통 상태이다. 또한, 배선(104)은 용량 소자(102)의 제 1 단자(혹은 제 1 전극)과 비도통 상태이다. 또한, 배선(104)은 도 1a에 도시하는 바와 같이, 트랜지스터(101)의 드레인(혹은 소스, 제 2 단자, 제 2 전극)과 용량 소자(102)의 제 1 단자(혹은 제 1 전극) 외의 단자, 배선 혹은 전극과도 비도통 상태인 것이 바람직하지만, 이것에 한정되지 않는다.
또한, 배선(104)을 통하여 트랜지스터(101) 혹은 용량 소자(102)에 영상 신호 혹은 소정의 전압 등이 공급되는 경우가 있다. 따라서, 배선(104)은 소스 신호선, 영상 신호선, 혹은 비디오 신호선 등이라고 불릴 경우가 있다.
또한, 도 1a와 같은 접속 구성이 되기 전에, 즉, 트랜지스터(101)의 이동도 등의 전류 특성의 편차의 보정을 행하기 전에, 용량 소자(102)에는 트랜지스터(101)의 임계값 전압에 따른 전압이 유지되는 것이 바람직하다. 그리고, 영상 신호(비디오 신호)가 배선(104)을 통하여 용량 소자(102)에 입력되는 것이 바람직 하다. 따라서, 용량 소자(102)에는 트랜지스터(101)의 임계값 전압에 따른 전압 및 영상 신호 전압의 합의 전압이 유지되는 것이 바람직하다. 따라서, 도 1a의 상태가 되기 전의 상태에 있어서는, 즉, 트랜지스터(101)의 이동도 등의 전류 특성의 편차의 보정을 행하기 전에는, 배선(104)은 트랜지스터(101)의 드레인, 소스, 게이트, 용량 소자(102)의 제 1 단자(혹은 제 1 전극), 제 2 단자(혹은 제 2 전극) 등 중의 적어도 하나와 도통 상태이고, 이미 영상 신호의 입력 동작이 행해진 것이 바람직하다.
또한, 용량 소자(102)에 의하여, 트랜지스터(101)의 임계값 전압에 따른 전압 및 영상 신호 전압의 합의 전압이 유지되는 것이 바람직하지만, 이것에 한정되지 않는다. 용량 소자(102)에는 트랜지스터(101)의 임계값 전압에 따른 전압은 유지되지 않고, 영상 신호 전압만이 유지될 수도 있다.
또한, 용량 소자(102)에 의하여 전압이 유지되는 경우, 스위칭 노이즈 등에 의하여 약간 전압이 변동될 가능성이 있다. 다만, 실제의 동작에 영향을 주지 않는 범위라면 다소 차이가 나도 문제는 없다. 따라서, 예를 들어, 트랜지스터(101)의 임계값 전압에 따른 전압 및 영상 신호 전압의 합의 전압이 용량 소자(102)에 입력된 경우, 실제로 용량 소자(102)에 유지되는 전압은, 그 입력된 전압과는 완전히 일치하지 않고, 노이즈 등의 영향에 의하여 약간 상이한 경우가 있다. 다만, 실제의 동작에 영향을 주지 않는 범위라면 약간 차이가 나도 문제는 없다.
다음에, 도 1b에, 트랜지스터(101)를 통하여 표시 소자(105)에 전류가 공급되는 기간에 있어서의 회로 구성에 대하여 도시한다. 또한, 도 1b에 도시하는 회 로 구성은 트랜지스터(101)로부터 표시 소자(105)에 전류를 공급하기 위한 회로 구성이고, 실제로는 배선간에 형성되는 복수의 스위치의 온 상태 혹은 오프 상태를 제어함으로써 상기 회로 구성의 접속 관계를 실현하는 것이다.
트랜지스터(101)의 소스(혹은 드레인, 제 1 단자, 제 1 전극)는 배선(103)과 도통 상태이다. 트랜지스터(101)의 드레인(혹은 소스, 제 2 단자, 제 2 전극)은 표시 소자(105)의 제 1 단자(혹은 제 1 전극)와 도통 상태이다. 트랜지스터(101)의 드레인(혹은 소스, 제 2 단자, 제 2 전극)은 트랜지스터(101)의 게이트와 비도통 상태이다. 용량 소자(102)의 제 1 단자(혹은 제 1 전극)는 트랜지스터(101)의 게이트와 도통 상태이다. 용량 소자(102)의 제 2 단자(혹은 제 2 전극)는 배선(103)과 도통 상태이다. 표시 소자(105)의 제 2 단자(혹은 제 2 전극)는 배선(106)과 도통 상태이다.
배선(104)은 트랜지스터(101)의 드레인(혹은 소스, 제 2 단자, 제 2 전극)과 비도통 상태이다. 또한, 배선(104)은 용량 소자(102)의 제 1 단자(혹은 제 1 전극)와 비도통 상태이다. 또한, 배선(104)은 도 1b에 도시하는 바와 같이, 트랜지스터(101)의 드레인(혹은 소스, 제 2 단자, 제 2 전극)과 용량 소자(102)의 제 1 단자(혹은 제 1 전극) 외의 단자, 배선 혹은 전극과도 비도통 상태인 것이 바람직하지만, 이것에 한정되지 않는다.
즉, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)으로부터, 트랜지스터(101)를 통하여 표시 소자(105)에 전류가 공급되는 기간(도 1b 참조)으로 이행할 때는 적어도 트랜지스터(101)의 드레인(혹은 소스, 제 2 단자, 제 2 전극)과 트랜지스터(101)의 게이트와의 도통 상태와, 트랜지스터(101)의 드레인(혹은, 소스, 제 2 단자, 제 2 전극)과 표시 소자(105)의 제 1 단자(혹은 제 1 전극)의 도통 상태가 변화하게 되지만, 이것에 한정되지 않고, 다른 부분의 도통 상태가 변화할 수도 있다. 그리고, 상술한 바와 같이, 도통 상태를 제어할 수 있도록, 스위치, 트랜지스터 혹은 다이오드 등 소자를 배치하는 것이 바람직하다. 그리고, 상기 소자를 사용하여 도통 상태를 제어하고, 도 1a 및 도 1b의 접속 상황을 실현할 수 있는 회로 구성을 실현할 수 있다. 따라서, 도 1a 및 도 1b와 같은 접속 상황을 실현할 수 있으면, 스위치, 트랜지스터 혹은 다이오드 등의 소자를 자유로이 배치할 수 있어, 그 개수 혹은 접속 구조도 한정되지 않는다.
일례로서는, 도 2a에 도시하는 바와 같이, 스위치(201)의 제 1 단자를 트랜지스터(101)의 게이트와 전기적으로 접속하고, 제 2 단자를 트랜지스터(101)의 드레인(혹은 소스, 제 2 단자, 제 2 전극)과 전기적으로 접속한다. 그리고, 스위치(202)의 제 1 단자를 트랜지스터(101)의 드레인(혹은, 소스, 제 2 단자, 제 2 전극)과 전기적으로 접속하고, 제 2 단자를 표시 소자(105)와 전기적으로 접속한다. 상술한 바와 같이, 2개의 스위치를 배치함으로써, 도 1a 및 도 1b의 접속 상황을 실현하는 회로 구성을 실현할 수 있다.
도 2b 및 도 2c에 도 2a와 다른 예를 도시한다. 도 2b에서는, 도 2a의 스위치(202)의 위치를 도 2b의 스위치(205)와 같은 위치로 변경한다. 도 2c에서는, 도 2a의 스위치(202)를 삭제한다. 그 대신에, 예를 들어, 배선(106)의 전위를 변화시 킴으로써, 표시 소자(105)가 비도통 상태가 되고, 도 1a와 같은 동작을 실현할 수 있다. 그리고, 스위치나 트랜지스터 등이 필요한 경우는 적절히 배치된다.
또한, "A는 B와 도통 상태이다"라고 기재하지만, 그 경우, A와 B 사이에는 다양한 소자가 접속될 수 있다. 예를 들어, 저항 소자, 용량 소자, 트랜지스터, 다이오드 등이 A와 B 사이에 직렬 접속, 혹은 병렬 접속으로 접속될 수 있다. 마찬가지로, "A는 B와 비도통 상태이다"라고 기재하지만, 그 경우, A와 B 사이에는 다양한 소자가 접속될 수 있다. A와 B가 비도통 상태이기만 하면 되므로, 그 외의 부분에서는 다양한 소자가 접속될 수 있다. 예를 들어, 저항 소자, 용량 소자, 트랜지스터, 다이오드 등의 소자가 직렬 접속, 혹은 병렬 접속으로 접속될 수 있다.
따라서, 예를 들어, 도 2a의 회로에 스위치(203)를 추가한 경우의 회로를 도 2d에, 스위치(204)를 추가한 경우의 회로를 도 2e에, 스위치(206)를 추가한 경우의 회로를 도 2f에 도시한다.
상술한 바와 같이, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)에서 트랜지스터(101)의 이동도 등의 전류 특성의 편차가 저감되기 때문에, 표시 소자(105)에 전류가 공급되는 기간(도 1b 참조)에 있어서, 표시 소자(105)에 공급되는 전류의 편차도 저감된다. 결과적으로, 표시 소자(105)의 표시 상태의 편차도 저감되고, 표시 품질이 높은 표시를 행할 수 있다.
상술한 도 2a 내지 도 2f에 도시하는 회로 구성은 상기 도 1a 및 도 1b에서 도시한 회로 구성을 실현하는 일례로서 도시한 것이다. 또한, 실제로는 도 2a 내지 도 2f에 도시한 복수의 스위치 외에 배선간에 형성되는 복수의 스위치의 온 혹 은 오프를 제어함으로써 상기 회로 구성의 접속 관계를 실현하는 것이다.
또한, 표시 소자(105)에 전류가 공급되는 기간(도 1b 참조)은 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)의 직후에 출현시키는 것이 바람직하다. 왜냐하면, 표시 소자(105)에 전류가 공급되는 기간(도 1b 참조)에 취득한 트랜지스터(101)의 게이트 전위(용량 소자(102)에 유지된 전하)를 이용하여 표시 소자(105)에 전류가 공급되는 기간(도 1b 참조)에 처리를 행하기 때문이다. 그러나, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)의 직후에 표시 소자(105)에 전류가 공급되는 기간(도 1b 참조)을 출현시키는 것에 한정되지 않는다. 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간에 있어서, 용량 소자(102)의 전하량이 변화되고, 그리고, 기간 종료시에 결정된 용량 소자(102)의 전하량이 표시 소자(105)에 전류가 공급되는 기간(도 1b 참조)에 크게 변화하지 않는 경우 등에는 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)과, 표시 소자(105)에 전류가 공급되는 기간(도 1b 참조) 사이에 다른 처리가 행해지는 기간이 설정되어도 좋다.
따라서, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간이 종료된 시점에서의 용량 소자(102)에 유지된 전하와, 표시 소자(105)에 전류가 공급되는 기간이 개시된 시점에서의 용량 소자(102)에 유지된 전하는 대략 같은 양인 것이 바람직하다. 다만, 노이즈 등의 영향으로 인하여 약간 양자의 전하량에 차이가 나는 경우도 있다. 구체적으로는, 양자의 전하량의 차이는 10% 이내가 바 람직하고, 더 바람직하게는 3% 이내인 것이 바람직하다. 전하량의 차이가 3% 이내라면 그 차이가 반영되는 표시 소자를 사람의 눈으로 봤을 때 그 차이를 시인할 수 없으므로 더 바람직하다.
그래서, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)에 전압 전류 특성이 어떤 상태로 변화하는지를 도 3a에 도시한다. 용량 소자(102)에 유지된 전하가, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)에 트랜지스터(101)의 소스와 드레인의 사이를 통하여 방전되어 간다. 결과적으로, 용량 소자(102)에 유지된 전하량이 감소되어 가고, 용량 소자(102)에 보존된 전압도 감소하여 간다. 따라서, 트랜지스터(101)의 게이트와 소스 간의 전압의 절대값도 감소해 한다. 용량 소자(102)에 보존되는 전하는 트랜지스터(101)를 통하여 방전되어 가기 때문에, 전하의 방전량은 트랜지스터(101)의 전류 특성에 의존한다. 즉, 트랜지스터(101)의 이동도가 높으면, 더 많은 전하가 방전된다. 혹은, 트랜지스터(101)의 채널 폭 W와 채널 길이 L의 비율(W/L)이 크면 더 많은 전하가 방전된다. 혹은, 트랜지스터(101)의 게이트와 소스간의 전압의 절대값이 크면(즉, 용량 소자(102)로 유지되는 전압의 절대값이 크면), 더 많은 전하가 방전된다. 혹은, 트랜지스터(101)의 소스 영역, 드레인 영역에서의 기생 용량이 작으면, 더 많은 전하가 방전된다. 혹은, 트랜지스터(101)의 LDD 영역에서의 저항이 작으면, 더 많은 전하가 방전된다. 혹은, 트랜지스터(101)와 전기적으로 접속되는 콘택트 홀에서의 콘택트 저항이 작으면 더 많은 전하가 방전된다.
따라서, 방전하기 전에, 즉, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)에 들어가기 전의 기간에서의 전압 전류 특성의 그래프는 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)에 있어서, 용량 소자(102)에 보존되는 전하의 일부분이 방전된 결과, 경사가 작은 곡선의 그래프로 변화한다. 그리고, 예를 들어, 방전하기 전과 방전한 후의 전압 전류 특성의 그래프의 차이는 트랜지스터(101)의 이동도가 클수록 커진다. 따라서, 트랜지스터(101)의 이동도가 높은 경우(즉, 그래프의 경사가 큰 경우)는 방전한 후에 경사의 변화량이 커지고, 트랜지스터(101)의 이동도가 낮은 경우(즉, 그래프의 경사가 작은 경우)는 방전한 후에 경사의 변화량이 작아진다. 결과적으로, 방전한 후에는 트랜지스터(101)의 이동도가 높은 경우와 낮은 경우에 있어서 전압 전류 특성의 그래프의 차이가 작아지고, 이동도의 편차의 영향이 저감될 수 있다. 또한, 트랜지스터(101)의 게이트와 소스간의 전압의 절대값이 크면(즉, 용량 소자(102)로 유지되는 전압의 절대값이 크면), 더 많은 전하가 방전되고, 트랜지스터(101)의 게이트와 소스간의 전압의 절대값이 작으면(즉, 용량 소자(102)로 유지되는 전압의 절대값이 작으면), 방전되는 전하량이 적어지므로, 더 적절하게 이동도의 편차를 저감할 수 있다.
또한, 도 3a의 그래프는 이미 임계값 전압의 편차의 영향을 저감한 후의 경우의 그래프이다. 따라서, 도 3b에 도시하는 바와 같이, 트랜지스터(101)의 이동도의 편차를 보정하는 기간(도 1a 참조)에 들어가기 전에는 임계값 전압의 편차의 영향이 저감된다. 임계값 전압의 편차를 저감하기 위하여, 전압 전류 특성의 그래 프를 임계값 전압만큼 평행 이동시킨다. 즉, 트랜지스터의 게이트와 소스간의 전압에는 영상 신호 전압과 임계값 전압의 합의 전압이 공급된다. 결과적으로, 임계값 전압의 편차의 영향은 저감된다. 임계값 전압의 편차를 저감한 후, 도 3a의 그래프에 도시하는 바와 같이, 이동도의 편차를 저감함으로써 트랜지스터(101)의 전류 특성의 편차를 대폭으로 저감시킬 수 있다.
또한, 편차를 보정할 수 있는 트랜지스터(101)의 전류 특성은 트랜지스터(101)의 이동도뿐만 아니라, 임계값 전압, 소스 부분(드레인 부분)에서의 기생 저항, LDD영역에서의 저항, 트랜지스터(101)와 전기적으로 접속되는 콘택트 홀에서의 콘택트 저항 등도 들 수 있다. 이 전류 특성들도 트랜지스터(101)를 통하여 전하가 방전됨으로써, 이동도의 경우와 마찬가지로 편차를 저감할 수 있다.
따라서, 방전하기 전에, 즉, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)에 들어가기 전의 기간에서의 용량 소자(102)의 전하량은 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)의 종료 시점에 있어서의 용량 소자(102)의 전하량보다 많다. 왜냐하면, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)에서는 용량 소자(102)의 전하가 방전되기 때문에, 용량 소자(102)에 유지되는 전하가 감소되어 가기 때문이다.
또한, 용량 소자(102)에 보존되는 전하는 일부분이 방전되면 바로 방전을 정지하는 것이 바람직하다. 만약, 완전히 방전하여 버리면, 즉, 전류가 흐르지 않게 되기까지 방전시켜 버리면, 영상 신호의 정보가 거의 없어진다. 따라서, 완전히 방전시키기 전에, 방전을 정지하는 것이 바람직하다. 즉, 트랜지스터(101)에 전류가 흐르는 사이에 방전을 정지하는 것이 바람직하다.
따라서, 1 게이트 선택 기간(혹은 1 수평 기간, 1 프레임 기간을 화소의 행수로 나눈 값 등)과, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)의 길이를 비교하면, 1 게이트 기간(혹은 1 수평 기간, 1 프레임 기간을 화소의 행수로 나눈 값 등)이 더 긴 것이 바람직하다. 왜냐하면, 1 게이트 선택 기간보다 길게 방전하면, 지나치게 방전하여 버릴 가능성이 있기 때문이다. 다만, 이것에 한정되지 않는다.
혹은, 화소에 영상 신호를 입력하는 기간과, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)의 길이를 비교하면, 화소에 영상 신호를 입력하는 기간이 더 긴 것이 바람직하다. 왜냐하면, 화소에 영상 신호를 입력하는 기간보다 길게 방전하면, 지나치게 방전하여 버릴 가능성이 있기 때문이다. 다만, 이것에 한정되지 않는다.
혹은, 트랜지스터의 임계값 전압을 취득하는 기간과, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)의 길이를 비교하면, 트랜지스터의 임계값 전압을 취득한 기간이 더 긴 것이 바람직하다. 왜냐하면, 트랜지스터의 임계값 전압을 취득하는 기간보다 길게 방전하면, 지나치게 방전하여 버릴 가능성이 있기 때문이다. 다만, 이것에 한정되지 않는다.
또한, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정하는 기간(도 1a 참조)에 있어서, 용량 소자(102)에 유지되는 전하를 방전하는 기간의 길이는, 예를 들어, 트랜지스터(101)의 이동도의 편차량, 용량 소자(102)의 사이즈, 트랜지스터(101)의 W/L 등에 따라 결정하는 것이 바람직하다.
예를 들어, 도 1a 내지 도 2f에 도시하는 회로가 복수 있는 경우에 대하여 고찰한다. 예로서는, 제 1 색을 표시하기 위한 제 1 화소와, 제 2 색을 표시하기 위한 제 2 화소를 갖고, 각각 화소는 트랜지스터(101)에 상당하는 트랜지스터로서 제 1 화소는 트랜지스터(101A)를, 제 2 화소는 트랜지스터(101B)를 갖는 것으로 한다. 마찬가지로, 용량 소자(102)에 상당하는 용량 소자로서, 제 1 화소는 용량 소자(102A)를, 제 2 화소는 용량 소자(102B)를 갖는 것으로 한다.
그리고, 트랜지스터(101A)의 W/L이 트랜지스터(101B)의 W/L보다 큰 경우에는 용량 소자(102A)의 용량값이 용량 소자(102B)의 용량값보다 큰 것이 바람직하다. 왜냐하면, 트랜지스터(101A)가 더 많은 전하를 방전하기 때문에, 용량 소자(102A)의 전압도 더 크게 변화하여 버린다. 그래서, 그것을 조정하기 위하여, 용량 소자(102A)의 용량값이 큰 것이 바람직하다. 혹은, 트랜지스터(101A)의 채널 폭 W가 트랜지스터(101B)의 채널 폭 W보다 큰 경우에는, 용량 소자(102A)의 용량값이 용량 소자(102B)의 용량값보다 큰 것이 바람직하다. 혹은, 트랜지스터(101A)의 채널 길이 L이 트랜지스터(101B)의 채널 길이 L보다 작은 경우에는, 용량 소자(102A)의 용량값이 용량 소자(102B)의 용량값보다 큰 것이 바람직하다.
또한, 용량 소자(102)에 유지되는 전하의 방전량을 제어하기 위하여 추가하여 용량 소자를 배치할 수 있다. 예를 들어, 도 1a 및 도 1b에 대하여 용량 소자를 추가한 경우의 일례를 도 4a 및 도 4b에 도시한다. 또한, 도 4a 내지 도 4f에 서 설명하는 회로 구성은 상기 도 1a 및 도 1b에서 도시한 회로 구성을 실현하는 일례로서 도시한 것이다. 또한, 실제로는 도 4a 내지 도 4f에 도시한 복수의 스위치 및 용량 소자 외에 배선간에 형성되는 복수의 스위치의 온 상태 혹은 오프 상태를 제어함으로써 상기 회로 구성의 접속 관계를 실현하는 것이다.
도 4a 및 도 4b에 있어서, 용량 소자(402A)의 제 1 단자(혹은 제 1 전극)는 트랜지스터(101)의 드레인(혹은 소스, 제 2 단자, 제 2 전극)과 도통 상태이고, 용량 소자(402A)의 제 2 단자(혹은 제 2 전극)는 배선(103)과 도통 상태이다. 또한, 도 4b에서는 용량 소자(402A)의 각 단자의 도통 상태는 도 4a와 같은 것이 바람직하지만, 이것에 한정되지 않는다. 일부분이 비도통 상태라도 좋다.
마찬가지로, 도 1a 및 도 1b에 대하여 용량 소자를 추가한 경우의 다른 예를 도 4c 및 도 4d에 도시한다. 용량 소자(402B)의 제 1 단자(혹은 제 1 전극)는 트랜지스터(101)의 드레인(혹은 소스, 제 2 단자, 제 2 전극)과 도통 상태이고, 용량 소자(402B)의 제 2 단자(혹은 제 2 전극)는 배선(106)과 도통 상태이다. 또한, 도 4d에서는 용량 소자(402B)의 각 단자의 도통 상태는 도 4c와 같은 것이 바람직하지만, 이것에 한정되지 않는다. 일부분이 비도통 상태라도 좋다.
예를 들어, 도 4a 내지 도 4f 등에 도시하는 회로가 복수 있는 경우에 대하여 고찰한다. 예로서는, 제 1 색을 표시하기 위한 제 1 화소와, 제 2 색을 표시하기 위한 제 2 화소를 갖고, 각각 화소는 트랜지스터(101)에 상당하는 트랜지스터로서 제 1 화소는 트랜지스터(101A)를, 제 2 화소는 트랜지스터(101B)를 갖는 것으로 한다. 마찬가지로, 용량 소자(102)에 상당하는 용량 소자로서, 제 1 화소는 용량 소자(102A)를, 제 2 화소는 용량 소자(102B)를 갖는 것으로 한다. 또한, 용량 소자(402A) 내지 용량 소자(402C)의 적어도 어느 하나에 상당하는 용량 소자로서, 제 1 화소는 용량 소자(402AA)를, 제 2 화소는 용량 소자(402AB)를 갖는 것으로 한다.
그리고, 트랜지스터(101A)의 W/L이 트랜지스터(101B)의 W/L보다 큰 경우에는 용량 소자(102A)의 용량값이 용량 소자(102B)의 용량값보다 큰 것이 바람직하다. 혹은, 용량 소자(402AA)의 용량값이 용량 소자(402AB)의 용량값보다 큰 것이 바람직하다. 혹은, 용량 소자(102A)와 용량 소자(402AA)의 합계의 용량값이 용량 소자(102B)와 용량 소자(402AB)의 합계의 용량값보다 큰 것이 바람직하다. 왜냐하면, 트랜지스터(101A)가 더 많은 전하를 방전하기 때문에, 전위를 조정하여야 하기 때문이다. 혹은, 트랜지스터(101A)의 채널 폭 W가 트랜지스터(101B)의 채널 폭 W보다 큰 경우에는, 용량 소자(102A)의 용량값이 용량 소자(102B)의 용량값보다 큰 것이 바람직하다. 혹은, 용량 소자(402AA)의 용량값이 용량 소자(402AB)의 용량값보다 큰 것이 바람직하다. 혹은, 용량 소자(102A)와 용량 소자(402AA)의 합계의 용량값이 용량 소자(102B)와 용량 소자(402AB)의 합계의 용량값보다 큰 것이 바람직하다. 혹은, 트랜지스터(101A)의 채널 길이 L이 트랜지스터(101B)의 채널 길이 L보다 작은 경우에는, 용량 소자(102A)의 용량값이 용량 소자(102B)의 용량값보다 큰 것이 바람직하다. 혹은, 용량 소자(402AA)의 용량값이 용량 소자(402AB)의 용량값보다 큰 것이 바람직하다. 혹은, 용량 소자(102A)와 용량 소자(402AA)의 합계의 용량값이 용량 소자(102B)와 용량 소자(402AB)의 합계의 용량값보다 큰 것이 바람직하다.
또한, 용량 소자(402AA)와 용량 소자(402AB)의 용량값은 상이하고, 용량 소자(102A)와 용량 소자(102B)의 용량값은 대략 같은 상태가 될 수도 있다. 즉, 용량값의 조정을 용량 소자(102A)와 용량 소자(102B)가 아니라 용량 소자(402AA)와 용량 소자(402AB)를 사용하여 행할 수도 있다. 용량 소자(102A)와 용량 소자(102B)의 크기가 상이한 경우, 영상 신호의 크기에 차이가 날 가능성이 있는 등, 다른 동작에 대한 영향이 큰 경우가 있다. 따라서, 용량 소자(402AA)와 용량 소자(402AB)를 사용하여 용량값을 조정하는 것이 바람직하다.
또한, 회로의 접속 구조는 도 1a 및 도 1b에 한정되지 않는다. 예를 들어, 도 1a 및 도 1b에서는 용량 소자(102)의 제 2 단자(혹은 제 2 전극)가 배선(103)과 도통 상태이지만, 이것에 한정되지 않는다. 적어도 소정의 기간에서 일정한 전위를 공급하는 기능을 갖는 배선과 도통 상태이라면 좋다. 예를 들어, 용량 소자(102)의 제 2 단자(혹은 제 2 전극)가 배선(107)에 접속되는 경우의 예를 도 1c 및 도 1d에 도시한다. 마찬가지로, 용량 소자(102)의 제 2 단자(혹은 제 2 전극)가 배선(106)에 접속되는 경우의 예를 도 1e 및 도 1f에 도시한다.
또한, 도 1c 내지 도 1f에 있어서도, 도 4a 내지 도 4d와 마찬가지로, 추가로 용량 소자를 배치할 수 있다. 일례로서, 도 1c 및 도 1d에 대하여 추가의 용량 소자(402C)를 배치한 경우를 도 4e 및 도 4f에 도시한다.
또한, 도 1c 내지 도 1f에 있어서도, 도 2a 내지 도 2f와 마찬가지로, 스위치를 배치할 수 있다.
또한, 도 1a 내지 도 1f, 도 2a 내지 도 2f, 도 4a 내지 도 4f 등에 있어서, 용량 소자(102)를 단독으로 표기하여 설명하지만, 이것에 한정되지 않는다. 직렬 접속, 혹은 병렬 접속에 의하여 복수의 용량 소자가 배치될 수 있다. 예를 들어, 도 1a 및 도 1b에 있어서, 2개의 용량 소자(102A 및 102B)가 직렬 접속되는 경우의 예를 도 1g 및 도 1h에 도시한다.
또한, 도 1a 내지 도 1f, 도 3a 및 도 3b, 도 4a 내지 도 4f 등에 있어서, 트랜지스터(101)가 p채널형인 경우에 대하여 설명하지만, 이것에 한정되지 않는다. 도 5a 내지 도 5d에 도시하는 바와 같이, n채널형을 사용할 수 있다. 예로서, 도 1a 내지 도 1d에 대하여 n채널형을 사용한 경우를 도 5a 내지 도 5d에 도시한다. 이들 외의 경우도 마찬가지로 행할 수 있다. 또한, 도 5a 내지 도 5d에 설명하는 회로 구성은 상기 도 1a 및 도 1b에서 도시한 회로 구성을 실현하는 일례로서 도시한 것이다. 또한, 실제로는 도 5a 내지 도 5d에 도시한 복수의 스위치 및 용량 소자 외에 배선간에 형성되는 복수의 스위치의 온 상태 혹은 오프 상태를 제어함으로써, 상기 회로 구성의 접속 관계를 실현하는 것이다.
또한, 트랜지스터(101)는 표시 소자(105)에 흐르는 전류의 크기를 제어하고, 표시 소자(105)를 구동하는 능력을 갖는 경우가 많지만, 이것에 한정되지 않는다.
또한, 배선(103)은 표시 소자(105)에 전력을 공급하는 능력을 갖는 경우가 많다. 혹은, 배선(103)은 트랜지스터(101)에 전류를 공급하는 능력을 갖는 경우가 많지만, 이것에 한정되지 않는다.
또한, 배선(107)은 용량 소자(102)에 전압을 공급하는 능력을 갖는 경우가 많다. 혹은 트랜지스터(101)의 게이트 전위가 노이즈 등으로 인하여 쉽게 변동하 지 않게 하는 기능을 갖는 경우가 많지만, 이것에 한정되지 않는다.
또한, 트랜지스터(101)의 임계값 전압에 따른 전압이란, 트랜지스터(101)의 임계값 전압과 같은 크기의 전압, 혹은, 트랜지스터(101)의 임계값 전압에 가까운 크기의 전압을 가리킨다. 예를 들어, 트랜지스터(101)의 임계값 전압이 큰 경우에는, 임계값 전압에 따른 전압도 크고, 트랜지스터(101)의 임계값 전압이 작은 경우에는 임계값 전압에 따른 전압도 작다. 상술한 바와 같이, 임계값 전압에 따라 크기가 결정되는 전압을 "임계값 전압에 따른 전압"이라고 부른다. 따라서, 노이즈 등의 영향으로 인하여 약간 상이한 전압도 임계값 전압에 따른 전압이라고 부를 수 있다.
또한, 표시 소자(105)는 휘도, 밝기, 반사율, 투과율 등을 변화시키는 기능을 갖는 소자를 가리킨다. 따라서, 표시 소자(105)의 예로서는 액정 소자, 발광 소자, 유기 EL 소자, 전기 영동 소자 등을 사용할 수 있다.
또한, 본 실시형태에 있어서, 각각 도면에서 기술한 내용은 다른 실시형태에서 기술하는 내용에 대하여 적절히 조합 혹은 치환 등을 자유로이 행할 수 있다.
(실시형태 2)
본 실시형태에서는 실시형태 1에서 기술한 회로 및 구동 방법의 구체적인 예에 대하여 제시한다.
도 6a에 도 1a, 도 1b, 도 2a, 도 2d의 구체적인 예에 대하여 도시한다. 스위치(601)의 제 1 단자는 배선(104)에 접속되고, 제 2 단자는 트랜지스터(101)의 소스(혹은 드레인)와 접속된다. 스위치(203)의 제 1 단자는 배선(103)과 접속되 고, 제 2 단자는 트랜지스터(101)의 소스(혹은 드레인)와 접속된다. 용량 소자(102)의 제 1 단자는 트랜지스터(101)의 게이트에 접속되고, 제 2 단자는 배선(103)에 접속된다. 스위치(201)의 제 1 단자는 트랜지스터(101)의 게이트에 접속되고, 제 2 단자는 트랜지스터(101)의 드레인(혹은 소스)과 접속된다. 스위치(202)의 제 1 단자는 트랜지스터(101)의 드레인(혹은 소스)과 접속되고, 제 2 단자는 표시 소자(105)의 제 1 단자와 접속된다. 표시 소자(105)의 제 2 단자는 배선(106)과 접속된다.
또한, 트랜지스터(101)의 드레인(혹은 소스), 혹은 게이트의 전위를 제어하기 위하여, 스위치를 추가하는 것이 바람직하다. 다만, 이것에 한정되지 않는다. 스위치를 추가한 예를 도 6b 및 도 6c에 도시한다. 도 6b에서는 스위치(602)가 추가되고, 그 제 1 단자는 트랜지스터(101)의 게이트에 접속되고, 제 2 단자는 배선(606)에 접속된다. 도 6c에서는 스위치(603)가 추가되고, 그 제 1 단자는 트랜지스터(101)의 드레인(혹은 소스)에 접속되고, 제 2 단자는 배선(606)에 접속된다.
또한, 배선(606)은 다른 배선과 공유함으로써 배선의 개수를 삭감할 수 있다. 예를 들어, 배선(106)과 배선(606)을 공유하고, 배선(106)만으로 구성한 경우의 예를 도 6d에 도시한다. 스위치(602)의 제 1 단자는 트랜지스터(101)의 게이트에 접속되고, 제 2 단자는 배선(106)에 접속된다. 상술한 바와 같이, 스위치(602)의 제 2 단자의 접속처는 한정되지 않고, 다양한 배선에 접속할 수 있다. 그리고, 다른 배선과 공유함으로써 배선의 개수를 저감할 수 있다.
또한, 회로의 접속 구성은 이것에 한정되지 않는다. 원하는 동작을 행할 수 있도록 배치되면, 다양한 개소에 스위치나 트랜지스터 등을 배치함으로써 다양한 구성의 회로를 실현할 수 있다.
상술한 바와 같이, 실시형태 1에서 기술한 구성에 대한 예는 다양한 구성을 취할 수 있다. 또한, 도 1a, 도 1 b, 도 2a, 도 2d의 구체적인 예에 대하여 도시하지만, 도 1a 내지 도 2f, 도 4a 내지 도 5d에 있어서도 마찬가지로 구체적인 예를 구성할 수 있다.
예로서, 도 1c 및 도 1d에 대한 예를 도 6e에 도시한다. 또한, 도 6e에서는 스위치(603)의 제 2 단자 및 용량 소자(102)의 제 2 단자(혹은 제 2 전극)는 함께 배선(107)에 접속되고, 배선을 공유한다. 다만, 이것에 한정되지 않는다.
또한, 도 4c 및 도 4d에 대한 예를 도 6f에 도시한다. 용량 소자(402B)의 제 1 단자는 트랜지스터(101)의 드레인(혹은 소스)에 접속되고, 제 2 단자는 배선(106)에 접속된다.
상술한 바와 같이, 도 6a 내지 도 6f에서는 실시형태 1에서 기술한 구성에 대한 예의 일부분을 도시하지만, 그 외의 예에 대하여도 마찬가지로 구성할 수 있다.
다음에, 동작 방법에 대하여 기술한다. 여기서는 도 6b의 회로를 사용하여 기술하지만, 그 외의 회로에 대하여도 마찬가지의 동작 방법을 사용할 수 있다.
우선, 도 7a에 도시하는 바와 같이, 초기화를 행한다. 이것은, 트랜지스터(101)의 게이트, 혹은, 드레인(혹은 소스)의 전위를 소정 전위로 설정하는 동작이다. 이로써, 트랜지스터(101)를 온 상태로 할 수 있다. 혹은, 용량 소자(102) 에 소정의 전압이 공급된다. 따라서, 용량 소자(102)에는 전하가 유지되게 된다. 스위치(602)는 도통 상태이고, 온 상태이다. 스위치(601, 201, 202, 203)에 대해서는 비도통 상태이고, 오프 상태인 것이 바람직하다. 다만, 이것에 한정되지 않는다. 다만, 표시 소자(105)에 전류가 흐르지 않는 것이 바람직하기 때문에, 그것을 실현할 수 있는 상태인 것이 바람직하다. 따라서, 적어도, 스위치(202) 및 스위치(203) 중의 적어도 하나가 비도통 상태이고, 오프 상태인 것이 바람직하다.
또한, 배선(606)의 전위는 배선(104)보다 낮은 것이 바람직하다. 또한, 배선(606)의 전위는 배선(106)과 대략 같은 것이 바람직하다. 여기서, "대략"이란 오차의 범위로 같다고 말할 수 있는 정도의 상태이고, ±10% 이내의 범위에서 같은 경우를 가리킨다. 또한, 전위는 이것에 한정되지 않는다. 또한, 이들 전위는 트랜지스터(101)가 p채널형인 경우이다. 따라서, 트랜지스터(101)의 극성이 n채널형인 경우는 전위의 상하 관계는 반대인 것이 바람직하다.
다음에, 도 7b에 도시하는 바와 같이, 영상 신호의 입력을 행한다. 또한, 이 기간에 트랜지스터(101)의 임계값 전압의 취득도 행하게 된다. 스위치(601) 및 스위치(201)는 도통 상태이고, 온 상태이다. 스위치(202, 203, 602)는 비도통 상태이고, 오프 상태인 것이 바람직하다. 그리고, 배선(104)으로부터 영상 신호가 공급된다. 이 때, 용량 소자(102)에는 도 7a의 기간에서 축적된 전하가 있으므로, 그 전하가 방전되어 간다. 따라서, 트랜지스터(101)의 게이트의 전위는 배선(104)으로부터 공급되는 영상 신호로부터, 그것에 트랜지스터(101)의 임계값 전압(음의 값)을 더한 전위에 가까워진다. 즉, 배선(104)으로부터 공급되는 영상 신호보다 트랜지스터(101)의 임계값 전압의 절대값만큼 낮은 전위에 가까워진다. 이 때, 트랜지스터(101)의 게이트와 소스간의 전압은 트랜지스터(101)의 임계값 전압은 트랜지스터(101)의 임계값 전압에 가까워진다. 이들 동작에 의하여 영상 신호의 입력과 임계값 전압의 취득을 동시에 병행하여 행할 수 있다. 또한, 용량 소자(102)의 전하를 방전하는 경우, 거의 완전하게 방전할 수 있다. 그 경우, 트랜지스터(101)는 거의 전류가 흐르지 않게 되기 때문에, 트랜지스터(101)의 게이트와 소스 간의 전압은 트랜지스터(101)의 임계값 전압에 매우 가까운 크기가 된다. 다만, 완전히 방전하기 전에 방전을 정지할 수도 있다.
이러한 동작에 의하여, 용량 소자(102)에는 임계값 전압에 따른 전압과 영상 신호 전압을 더한 전압이 공급되고, 그 전압에 따른 전하가 축적된다.
또한, 이 기간에 있어서, 용량 소자(102)의 전하를 방전하는 경우, 그 기간에 차이가 나도 큰 문제는 없다. 왜냐하면, 어느 정도의 시간이 경과되면, 거의 완전히 방전되기 때문에, 기간의 길이에 차이가 나도, 동작에 주는 영향은 작기 때문이다. 따라서, 이 동작은 선 순차가 아니라, 점 순차를 사용하여 구동시킬 수 있다. 따라서, 구동 회로의 구성이 간단한 구성으로 실현될 수 있다. 따라서, 도 6a 내지 도 6f에 도시하는 바와 같은 회로를 하나의 화소로 한 경우, 그 화소가 매트릭스 형상으로 배치된 화소부와, 화소부에 신호를 공급하는 구동 회로부에 대하여 양자를 같은 종류의 트랜지스터를 사용하여 구성하거나, 혹은 같은 기판 위에 형성할 수 있다. 다만, 이것에 한정되지 않고, 선 순차 구동을 사용하거나, 화소부와 구동 회로부를 별도의 기판 위에 형성할 수도 있다.
다음에, 도 7c에 도시하는 바와 같이, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정한다. 이것은 도 1a 및 도 1c 등의 기간에 상당한다. 그리고, 스위치(201 및 203)는 도통 상태가 되고, 온 상태이다. 스위치(601, 202, 602)는 비도통 상태이고, 오프 상태인 것이 바람직하다. 이러한 상태로 함으로써, 용량 소자(102)에 축적된 전하가 트랜지스터(101)를 통하여 방전되어 간다. 이로써, 트랜지스터(101)를 통하여 약간 방전시킴으로써, 트랜지스터(101)의 전류의 편차의 영향을 저감할 수 있다.
다음에, 도 7d에 도시하는 바와 같이, 트랜지스터(101)를 통하여, 표시 소자(105)에 전류를 공급한다. 이것은 도 1b 및 도 1d 등의 기간에 상당한다. 그리고, 스위치(202, 203)는 도통 상태이고, 온 상태이다. 스위치(201, 601, 602)는 비도통 상태이고, 오프 상태인 것이 바람직하다. 이 때, 트랜지스터(101)의 게이트와 소스간의 전압은 임계값 전압에 따른 전압과 영상 신호 전압의 합의 전압에서, 트랜지스터(101)의 전류 특성에 따른 전압을 뺀 전압이다. 따라서, 트랜지스터(101)의 전류 특성의 편차의 영향을 저감할 수 있고, 표시 소자(105)에는 적절한 크기의 전류를 공급할 수 있다.
또한, 도 6a의 회로 구성의 경우는, 도 7a에 도시하는 초기화의 기간에서는 도 8a에 도시하는 바와 같이, 표시 소자(105)를 통하여 트랜지스터(101)의 게이트 혹은 드레인(혹은 소스)의 전위를 제어할 수 있다. 그리고, 스위치(201, 202)는 도통 상태이고, 온 상태인 것이 바람직하다. 스위치(601, 203)는 비도통 상태이고, 오프 상태인 것이 바람직하지만, 이것에 한정되지 않는다. 도 7b 이후는 마찬 가지로 동작시키면 좋다.
혹은, 도 6c의 회로 구성의 경우는, 도 7a에 도시하는 초기화의 기간에서는 도 8b에 도시하는 바와 같이, 스위치(603)를 통하여 트랜지스터(101)의 게이트 혹은 드레인(혹은 소스)의 전위를 제어할 수 있다. 그리고, 스위치(201, 603)는 도통 상태이고, 온 상태인 것이 바람직하다. 스위치(601, 202, 203)는 비도통 상태이고, 오프 상태인 것이 바람직하지만, 이것에 한정되지 않는다. 도 7b 이후는 마찬가지로 동작시키면 좋다.
또한, 도 7a 내지 도 7d에 있어서, 각 동작으로의 전환시에, 그 동작이 행해지는 동안에 별도의 동작이나 별도 기간이 설정될 수도 있다. 예를 들어, 도 8c에 도시하는 바와 같은 상태를 도 7a 및 도 7b 사이에 설정하여도 좋다. 이러한 기간을 설정하여도 지장이 없기 때문에 문제는 없다.
또한, 본 실시형태에 있어서, 각각의 도면에서 기술한 내용은 다른 실시형태에서 기술한 내용에 대하여 적절히 조합 혹은 치환 등을 자유로이 행할 수 있다.
(실시형태 3)
본 실시형태에서는 실시형태 1에서 기술한 회로 및 구동 방법의 다른 구체적인 예에 대하여 제시한다.
도 9a에 도 1a, 도 1b, 도 2a의 구체적인 예에 대하여 도시한다. 스위치(901)의 제 1 단자는 배선(104)에 접속되고, 제 2 단자는 트랜지스터(101)의 게이트와 접속된다. 용량 소자(102)의 제 1 단자는 트랜지스터(101)의 게이트에 접속되고, 제 2 단자는 배선(103)에 접속된다. 스위치(201)의 제 1 단자는 트랜지스 터(101)의 게이트에 접속되고, 제 2 단자는 트랜지스터(101)의 드레인(혹은 소스)과 접속된다. 스위치(202)의 제 1 단자는 트랜지스터(101)의 드레인(혹은 소스)과 접속되고, 제 2 단자는 표시 소자(105)의 제 1 단자와 접속된다. 표시 소자(105)의 제 2 단자는 배선(106)과 접속된다. 트랜지스터(101)의 소스(혹은 드레인)는 배선(103)에 접속된다.
또한, 회로의 접속 구성은 이것에 한정되지 않는다. 원하는 동작을 행할 수 있도록 배치되면, 다양한 개소에 스위치나 트랜지스터 등을 배치함으로써 다양한 구성의 회로를 실현할 수 있다.
예를 들어, 도 9e에 도시하는 바와 같이, 스위치(901)의 접속을 변경할 수 있다. 도 9e에서는 스위치(901)의 제 1 단자는 배선(104)에 접속되고, 제 2 단자는 트랜지스터(101)의 드레인(혹은 소스)과 접속된다.
상술한 바와 같이, 실시형태 1에서 기술한 구성에 대한 예는 다양한 구성을 취할 수 있다. 또한, 도 1a, 도 1b, 도 2a의 구체적인 예에 대하여 제시하지만, 도 1a 내지 도 2f, 도 4a 내지 도 5d에 있어서도 마찬가지로 구체적인 예를 구성할 수 있다.
다음에, 동작 방법에 대하여 기술한다.
우선, 도 9b에 도시하는 바와 같이, 영상 신호의 입력을 행한다. 스위치(901)는 도통 상태이고, 온 상태이다. 스위치(201, 202)는 비도통 상태이고, 오프 상태인 것이 바람직하다. 그리고, 배선(104)으로부터 영상 신호가 공급된다. 이때, 용량 소자(102)에는 전하가 축적된다.
다음에, 도 9c에 도시하는 바와 같이, 트랜지스터(101)의 이동도 등의 전류 특성의 편차를 보정한다. 이것은 도 1a 및 도 1c 등의 기간에 상당한다. 그리고, 스위치(201)는 도통 상태가 되고, 온 상태이다. 스위치(901, 202)는 비도통 상태이고, 오프 상태인 것이 바람직하다. 이러한 상태로 함으로써, 용량 소자(102)에 축적된 전하가 트랜지스터(101)를 통하여 방전되어 간다. 이로써, 트랜지스터(101)를 통하여 약간 방전시킴으로써, 트랜지스터(101)의 전류의 편차의 영향을 저감할 수 있다.
다음에, 도 9d에 도시하는 바와 같이, 트랜지스터(101)를 통하여, 표시 소자(105)에 전류를 공급한다. 이것은 도 1b 및 도 1d 등의 기간에 상당한다. 그리고, 스위치(202)는 도통 상태이고, 온 상태이다. 스위치(201, 901)는 비도통 상태이고, 오프 상태인 것이 바람직하다. 이 때, 트랜지스터(101)의 게이트와 소스간 전압은 영상 신호 전압으로부터 트랜지스터(101)의 전류 특성에 따른 전압을 뺀 전압이 된다. 따라서, 트랜지스터(101)의 전류 특성의 편차의 영향을 저감할 수 있고, 표시 소자(105)에는 적절한 크기의 전류를 공급할 수 있다.
또한, 도 9e의 회로 구성의 경우는, 도 9b의 기간에서 스위치(201)와 스위치(901)는 도통 상태이고, 온 상태인 것이 바람직하다. 도 9c 이후는 마찬가지로 동작시키면 좋다.
또한, 도 9a 내지 도 9e에 있어서, 각 동작으로의 전환시에 그 동작을 행하는 동안에 별도의 동작이나 별도의 기간이 설정될 수도 있다.
또한, 본 실시형태에 있어서, 각각의 도면에서 기술한 내용은 다른 실시형태 에서 기술한 내용에 대하여 적절히 조합 혹은 치환 등을 자유로이 행할 수 있다.
(실시형태 4)
본 실시형태에서는 실시형태 1 내지 실시형태 3에서 기술한 회로에 대하여 구체적인 예를 제시한다.
예로서, 도 6b에 도시하는 회로가 하나의 화소를 구성하고, 그 화소가 매트릭스 형상으로 배치되는 경우에 대하여 도 10에 도시한다. 또한, 도 10에서는 스위치는 p채널형 트랜지스터를 사용하여 실현한다. 다만, 이것에 한정되지 않고, 상이한 극성의 트랜지스터를 사용하거나 양쪽 모두의 극성의 트랜지스터를 사용하거나 다이오드 혹은 다이오드 접속된 트랜지스터 등을 사용할 수도 있다.
도 6b에 도시하는 회로는 하나의 화소인 화소 1000M을 구성한다. 화소 1000M과 같은 구성의 화소가 화소 1000N, 화소 1000P, 화소 1000Q로서 매트릭스 형상으로 배치된다. 각 화소에서는 상하, 좌우의 배치에 따라, 같은 배선에 접속되는 경우가 있다.
다음에, 도 6b의 각 요소와, 화소 1000M에 있어서의 각 요소의 대응을 이하에 제시한다. 배선(104)은 배선(104M)에 대응하고, 배선(103)은 배선(103M)에 대응하고, 스위치(601)는 트랜지스터(601M)에 대응하고, 스위치(203)는 트랜지스터(203M)에 대응하고, 트랜지스터(101)는 트랜지스터(101M)에 대응하고, 용량 소자(102)는 용량 소자(102M)에 대응하고, 스위치(201)는 트랜지스터(201M)에 대응하고, 스위치(202)는 트랜지스터(202M)에 대응하고, 스위치(602)는 트랜지스터(602M)에 대응하고, 표시 소자(105)는 발광 소자(105M)에 대응하고, 배선(106)은 배 선(106M)에 대응하고, 배선(606)은 배선(606M)에 대응한다.
트랜지스터(601M)의 게이트는 배선(1002M)과 접속된다. 트랜지스터(203M)의 게이트는 배선(1001M)과 접속된다. 트랜지스터(202M)의 게이트는 배선(1003M)과 접속된다. 트랜지스터(201M)의 게이트는 배선(1004M)과 접속된다. 트랜지스터(602M)의 게이트는 배선(1005M)과 접속된다.
또한, 각각의 트랜지스터의 게이트에 접속되는 배선은 별도의 화소의 배선 혹은 같은 화소의 별도의 배선에 접속될 수 있다. 예를 들어, 트랜지스터(602M)의 게이트는 화소(1000N)가 갖는 배선인 배선(1002N)과 접속될 수 있다. 이 경우는 배선(1005M)과 배선(1002N)이 공용되고, 배선(1005M)을 삭제할 수 있다.
또한, 스위치(602)로서, 3단자 혹은 4단자를 갖는 트랜지스터(602M)를 사용하는 경우를 제시하지만, 2단자의 다이오드, 혹은 다이오드 접속된 트랜지스터를 사용할 수 있다. 이들을 사용하는 경우, 트랜지스터(602M)의 온 상태 혹은 오프 상태를 제어하는 배선(1005M)을 삭제할 수 있다.
또한, 배선(606M)은, 배선(606P, 606N, 606Q, 106M)과 접속될 수 있다. 혹은, 배선(606M)은 다른 화소가 갖는 배선에 접속될 수 있다.
도 10과 마찬가지로, 다양한 회로를 구성할 수 있다.
또한, 본 실시형태에 있어서, 각각의 도면에서 기술한 내용은 다른 실시형태에서 기술한 내용에 대하여 적절히 조합 혹은 치환 등을 자유로이 행할 수 있다.
(실시형태 5)
본 실시형태에 있어서는 트랜지스터의 구조 및 제작 방법에 대하여 설명한 다.
도 11a 내지 도 11g는 트랜지스터의 구조 및 제작 방법의 예를 도시하는 도면이다. 도 11a는 트랜지스터의 구조의 예를 도시하는 도면이다. 도 11b 내지 도 11g는 트랜지스터의 제작 방법의 예를 도시하는 도면이다.
또한, 트랜지스터의 구조 및 제작 방법은 도 11a 내지 도 11g에 도시하는 것에 한정되지 않고, 다양한 구조 및 제작 방법을 사용할 수 있다.
우선, 도 11a를 참조하여, 트랜지스터의 구조의 예에 대하여 설명한다. 도 11a는 복수의 다른 구조를 갖는 트랜지스터의 단면도이다. 여기서, 도 11a에서는 복수의 상이한 구조를 갖는 트랜지스터를 병치하여 도시하지만, 이것은 트랜지스터의 구조를 설명하기 위한 표현이고, 트랜지스터가 실제로 도 11a와 같이 병치될 필요는 없고, 필요에 따라 나누어 형성할 수 있다.
다음에, 트랜지스터를 구성하는 각 층의 특징에 대하여 설명한다.
기판(7011)으로서, 바륨 보로실리케이트 유리, 알루미노보로실리케이트 유리 등의 유리 기판, 석영 기판, 세라믹스 기판 혹은 스테인리스를 포함하는 금속 기판 등을 사용할 수 있다. 그 외에도, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에테르렌설폰(PES)으로 대표되는 플라스틱 혹은 아크릴 등의 가요성을 갖는 합성 수지로 이루어지는 기판을 사용할 수도 있다. 가요성을 갖는 기판을 사용함으로써, 구부릴 수 있는 표시 장치를 제작할 수 있게 된다. 또한, 가요성을 갖는 기판이면, 기판의 면적 및 기판의 형상에 큰 제한은 없기 때문에, 기판(7011)으로서, 예를 들어, 1변이 1미터 이상이고 직사각형 형상을 사용하면, 생산성을 각별히 향상시킬 수 있다. 이러한 이점은 원형의 실리콘 기판을 사용하는 경우와 비교하면, 큰 우위점이다.
절연막(7012)은 하지막으로서 기능한다. 기판(7011)으로부터 Na 등의 알칼리 금속 혹은 알칼리 토류 금속이, 반도체 소자의 특성에 악영향을 미치는 것을 방지하기 위하여 형성한다. 절연막(7012)으로서는 산화실리콘(SiOx), 질화실리콘(SiNx), 산화질화실리콘(SiOxNy)(x>y), 질화산화실리콘(SiNxOy)(x>y) 등의 산소 혹은 질소를 갖는 절연막의 단층 구조 혹은 이들의 적층 구조로 형성할 수 있다. 예를 들어, 절연막(7012)을 2층 구조로 형성하는 경우, 1층째의 절연막으로서 질화산화실리콘막을 형성하고, 2층째의 절연막으로서 산화질화실리콘막을 형성하면 좋다. 다른 예로서, 절연막(7012)을 3층 구조로 형성하는 경우, 1층째의 절연막으로서 산화질화실리콘막을 형성하고, 2층째의 절연막으로서 질화산화실리콘막을 형성하고, 3층째의 절연막으로서 산화질화실리콘막을 형성하면 좋다.
반도체층(7013, 7014, 7015)은 비정질(아모퍼스)반도체, 미결정(마이크로 크리스털) 반도체 혹은 세미 아모퍼스 반도체(SAS)로 형성할 수 있다. 혹은, 다결정 반도체층을 사용하여도 좋다. SAS는 비정질과 결정 구조(단결정, 다결정을 포함함)의 중간적인 구조를 갖고, 자유 에너지적으로 안정된 제 3 상태를 갖는 반도체이고, 단거리 질서와 격자 왜곡을 갖는 결정질의 영역을 포함한다. 적어도 막 중의 일부분의 영역에는 0.5nm 내지 20nm의 결정 영역을 관측할 수 있고, 실리콘을 주성분으로 하는 경우에는 라만 스펙트럼이 520cm-1보다 저파수 측으로 시프트한다. X선 회절에서는 실리콘 결정 격자에 유래되는 (111), (220)의 회절 피크가 관측된다. 미결합수(댕글링 본드)를 보상하는 것으로서 수소 혹은 할로겐을 적어도 1원자% 혹은 그 이상 포함시킨다. SAS는 재료 가스를 글로 방전 분해(플라즈마 CVD)하여 형성한다. 재료 가스로서는 SiH4, 이 외에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용할 수 있다. 혹은 GeF4을 혼합시켜도 좋다. 이 재료 가스를 H2, 혹은 H2와 He, Ar, Kr, Ne 중에서 선택된 1종 혹은 복수종의 희소 가스원소로 희석하여도 좋다. 희석율은 2배 내지 1000배의 범위, 압력은 개략 0.1Pa 내지 133Pa의 범위, 전원 주파수는 1MHz 내지 120MHz, 바람직하게는 13MHz 내지 60MHz, 기판 가열 온도는 300℃ 이하로 하면 좋다. 막 중의 불순물 원소로서, 산소, 질소, 탄소 등의 대기 성분의 불순물은 1×1020cm-1 이하로 하는 것이 바람직하고, 특히, 산소 농도는 5×1019/cm3 이하, 바람직하게는 1×1019/cm3 이하로 한다. 여기서는, 스퍼터링법, LPCVD법, 플라즈마 CVD법 등을 사용하여 실리콘(Si)을 주성분으로 하는 재료(예를 들어, SixGe1-x 등)로 비정질 반도체층을 형성하고, 상기 비정질 반도체층을 레이저 결정화법, RTA 혹은 퍼니스 어닐로를 사용하는 열 결정화법, 결정화를 촉진하는 금속 원소를 사용하는 열 결정화법 등의 결정화법에 의하여 결정화시킨다.
절연막(7016)은 산화실리콘(SiOx), 질화실리콘(SiNx), 산화질화실리콘(SiOxNy)(x>y), 질화산화실리콘(SiNxOy)(x>y) 등의 산소 혹은 질소를 갖는 절연막 의 단층 구조, 혹은 이들의 적층 구조로 형성할 수 있다.
게이트 전극(7017)은 단층의 도전막, 혹은 2층, 3층의 도전막의 적층 구조로 할 수 있다. 게이트 전극(7017)의 재료로서는 도전막을 사용할 수 있다. 예를 들어, 탄탈(Ta), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 실리콘(Si) 등의 원소의 단일막, 혹은 상기 원소의 질화막(대표적으로는 질화탄탈막, 질화텅스텐막, 질화티타늄막), 혹은 상기 원소를 조합한 합금막(대표적으로는 Mo-W 합금, Mo-Ta 합금), 혹은 상기 원소의 실리사이드막(대표적으로는 텅스텐실리사이드막, 티타늄실리사이드막) 등을 사용할 수 있다. 또한, 상술한 단일막, 질화막, 합금막, 실리사이드막 등은 단층으로 사용하여도 좋고, 적층하여 사용하여도 좋다.
절연막(7018)은 스퍼터링법 혹은 플라즈마 CVD법 등에 의하여, 산화실리콘(SiOx), 질화실리콘(SiNx), 산화질화실리콘(SiOxNy)(x>y), 질화산화실리콘(SiNxOy)(x>y) 등의 산소 혹은 질소를 갖는 절연막이나 DLC(다이아몬드라이크카본) 등의 탄소를 포함하는 막의 단층 구조, 혹은 이들의 적층 구조로 형성할 수 있다.
절연막(7019)은 실록산 수지, 혹은, 산화실리콘(SiOx), 질화실리콘(SiNx), 산화질화실리콘(SiOxNy)(x>y), 질화산화실리콘(SiNxOy)(x>y) 등의 산소 혹은 질소를 갖는 절연막이나 DLC(다이아몬드라이크카본) 등의 탄소를 포함하는 막, 혹은, 에폭시, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조사이클로부텐, 아크릴 등의 유기 재료로 이루어지는 단층 혹은 적층 구조로 형성할 수 있다. 또한, 실록산 수지는 Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산은 실리콘(Si)과 산소(O)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들어, 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용할 수도 있다. 혹은, 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 절연막(7018)을 형성하지 않고 게이트 전극(7017)을 덮도록 직접 절연막(7019)을 형성할 수도 있다.
도전막(7023)은 Al, Ni, C, W, Mo, Ti, Pt, Cu, Ta, Au, Mn 등의 원소의 단일막, 혹은 상기 원소의 질화막, 혹은 상기 원소를 조합한 합금막, 혹은 상기 원소의 실리사이드막 등을 사용할 수 있다. 예를 들어, 상기 원소를 복수 포함하는 합금으로서, C 및 Ti을 함유한 Al합금, Ni를 함유한 Al합금, C 및 Ni를 함유한 Al합금, C 및 Mn을 함유한 Al합금 등을 사용할 수 있다. 예를 들어, 적층 구조로 형성하는 경우, Al을 Mo 혹은 Ti 등으로 끼운 구조로 할 수 있다. 이로써, Al의 열이나 화학 반응에 대한 내성을 향상시킬 수 있다.
다음에, 도 11a에 도시한, 복수의 상이한 구조를 갖는 트랜지스터의 단면도를 참조하여, 각각의 구조의 특징에 대하여 설명한다.
트랜지스터(7001)는 싱글 드레인 트랜지스터이며, 간편한 방법으로 제작할 수 있기 때문에, 제작 비용이 낮고, 수율을 높게 제작할 수 있는 이점이 있다. 또한, 테이퍼 각은 45° 이상 95° 미만, 더 바람직하게는 60° 이상 95° 미만이다. 혹은, 테이퍼 각을 45° 미만으로 할 수도 있다. 여기서, 반도체층(7013), 반도체층(7015)은 각각 불순물의 농도가 상이하고, 반도체층(7013)은 채널 영역, 반도체 층(7015)은 소스 영역 및 드레인 영역으로서 사용한다. 상술한 바와 같이, 불순물의 양을 제어함으로써, 반도체층의 저항률을 제어할 수 있다. 반도체층과 도전막(7023)의 전기적인 접속 상태를 오믹 접속에 가깝게 할 수 있다. 또한, 불순물의 양이 상이한 반도체층을 나누어 형성하는 방법으로서는 게이트 전극(7017)을 마스크로 하여 반도체층에 불순물을 도핑하는 방법을 사용할 수 있다.
트랜지스터(7002)는 게이트 전극(7017)에 일정 이상의 테이퍼 각을 갖는 트랜지스터이고, 간편한 방법으로 제작할 수 있기 때문에, 제작 비용이 낮고, 수율을 높게 제작할 수 있는 이점이 있다. 여기서, 반도체층(7013, 7014, 7015)은 각각 불순물 농도가 상이하고, 반도체층(7013)은 채널 영역, 반도체층(7014)은 저농도 드레인(Lightly Doped Drain: LDD) 영역, 반도체층(7015)은 소스 영역 및 드레인 영역으로서 사용한다. 상술한 바와 같이, 불순물의 양을 제어함으로써, 반도체층의 저항률을 제어할 수 있다. 반도체층과 도전막(7023)의 전기적인 접속 상태를 오믹 접속에 가깝게 할 수 있다. LDD 영역을 갖기 때문에, 트랜지스터 내부에 고전계가 가해지기 어려우므로 핫 캐리어로 인한 소자의 열화를 억제할 수 있다. 또한, 불순물의 양이 상이한 반도체층을 나누어 형성하는 방법으로서는 게이트 전극(7017)을 마스크로 하여 반도체층에 불순물을 도핑하는 방법을 사용할 수 있다. 트랜지스터(7002)에 있어서는 게이트 전극(7017)이 일정 이상의 테이퍼 각을 갖기 때문에, 게이트 전극(7017)을 통과하여 반도체층에 도핑되는 불순물의 농도에 구배를 갖게 할 수 있고, 간편하게 LDD 영역을 형성할 수 있다. 또한, 테이퍼 각은 45° 이상 95° 미만, 더 바람직하게는 60° 이상 95° 미만이다. 혹은, 테이퍼 각 을 45° 미만으로 할 수도 있다.
트랜지스터(7003)는 게이트 전극(7017)이 적어도 2층으로 구성되고, 하층의 게이트 전극이 상층의 게이트 전극보다 긴 형상을 갖는 트랜지스터이다. 본 명세서 중에서는 상층의 게이트 전극 및 하층의 게이트 전극의 형상을, 모자 형상이라고 부른다. 게이트 전극(7017)의 형상이 모자 형상인 것에 의해, 포토 마스크를 추가하지 않고, LDD영역을 형성할 수 있다. 또한, 트랜지스터(7003)와 같이, LDD 영역이 게이트 전극(7017)과 겹치는 구조를, 특히 GOLD 구조(Gate Overlapped LDD)라고 부른다. 또한, 게이트 전극(7017)의 형상을 모자 형상으로 하는 방법으로서는 다음과 같은 방법을 사용하여도 좋다.
우선, 게이트 전극(7017)을 패터닝할 때에, 드라이 에칭에 의하여, 하층의 게이트 전극 및 상층의 게이트 전극을 에칭하여 측면에 경사(테이퍼)가 있는 형상으로 한다. 이어서, 이방성 에칭에 의하여 상층의 게이트 전극의 경사를 수직에 가까워지도록 가공한다. 이로써, 단면 형상이 모자 형상의 게이트 전극이 형성된다. 그 후, 불순물 원소를 2번 도핑함으로써, 채널 영역으로서 사용하는 반도체층(7013), LDD 영역으로서 사용하는 반도체층(7014), 소스 영역 및 드레인 영역으로서 사용하는 반도체층(7015)이 형성된다.
또한, 게이트 전극(7017)과 겹치는 LDD 영역을 Lov 영역, 게이트 전극(7017)과 겹쳐 있지 않은 LDD 영역을 Loff 영역으로 부르기로 한다. 여기서, Loff 영역은 오프 전류값을 억제하는 효과는 높지만, 드레인 근방의 전계를 완화하여 핫 캐리어로 인한 온 전류값의 열화를 방지하는 효과는 낮다. 한편, Lov 영역은 드레인 근방의 전계를 완화하여, 온 전류값의 열화를 방지하기에는 유효하지만, 오프 전류값을 억제하는 효과는 낮다. 따라서, 다양한 회로마다, 요구되는 특성에 따른 구조의 트랜지스터를 제작하는 것이 바람직하다. 예를 들어, 반도체 장치를 표시 장치로서 사용하는 경우, 화소 트랜지스터는 오프 전류값을 억제하기 위하여, Loff 영역을 갖는 트랜지스터를 사용하는 것이 바람직하다. 한편, 주변 회로에서의 트랜지스터는 드레인 근방의 전계를 완화하여, 온 전류값의 열화를 방지하기 위하여, Lov 영역을 갖는 트랜지스터를 사용하는 것이 바람직하다.
트랜지스터(7004)는 게이트 전극(7017)의 측면에 접하여, 사이드월(7021)을 갖는 트랜지스터이다. 사이드월(7021)을 가짐으로써, 사이드월(7021)과 겹치는 영역을 LDD 영역으로 할 수 있다.
트랜지스터(7005)는 반도체층에 마스크(7022)를 사용하여 도핑함으로써, LDD(Loff) 영역을 형성한 트랜지스터이다. 이로써, 확실히 LDD 영역을 형성할 수 있고, 트랜지스터의 오프 전류값을 저감할 수 있다.
트랜지스터(7006)는 반도체층에 마스크를 사용하여 도핑함으로써, LDD(Lov) 영역을 형성한 트랜지스터이다. 이로써, 확실히 LDD 영역을 형성할 수 있고, 트랜지스터의 드레인 근방의 전계를 완화하여, 온 전류값의 열화를 저감할 수 있다.
다음에, 트랜지스터의 제작 방법의 예를 도 11b 내지 도 11g에 도시한다.
또한, 트랜지스터의 구조 및 제작 방법은 도 11a 내지 도 11g에 도시하는 것에 한정되지 않고, 다양한 구조 및 제작 방법을 사용할 수 있다.
본 실시형태에서는 기판(7011) 표면에, 절연막(7012) 표면에, 반도체 층(7013) 표면에, 반도체층(7014) 표면에, 반도체층(7015) 표면에, 절연막(7016) 표면에, 절연막(7018) 표면에, 혹은 절연막(7019) 표면에, 플라즈마 처리를 사용하여 산화 혹은 질화를 함으로써, 반도체층 혹은 절연막을 산화 혹은 질화할 수 있다. 상술한 바와 같이, 플라즈마 처리를 사용하여 반도체층 혹은 절연막을 산화 혹은 질화함으로써, 상기 반도체층 혹은 상기 절연막의 표면을 개질하고, CVD법이나 스퍼터링법에 의하여 형성한 절연막과 비교하여 더 치밀한 절연막을 형성할 수 있으므로, 핀 홀 등의 결함을 억제하여 반도체 장치의 특성 등을 향상시킬 수 있다. 또한, 플라즈마 처리를 행함으로써 형성된 절연막(7024)을 플라즈마 절연막이라고 부른다.
또한, 사이드월(7021)은 산화실리콘(SiOx) 혹은 질화실리콘(SiNx)을 사용할 수 있다. 사이드월(7021)을 게이트 전극(7017) 측면에 형성하는 방법으로서는, 예를 들어, 게이트 전극(7017)을 형성하고, 산화실리콘(SiOx) 혹은 질화실리콘(SiNx)을 성막한 후에, 이방성 에칭에 의하여 산화실리콘(SiOx)막 혹은 질화실리콘(SiNx)막을 에칭하는 방법을 사용할 수 있다. 이로써, 게이트 전극(7017) 측면에만 산화실리콘(SiOx)막 혹은 질화실리콘(SiNx)막을 남길 수 있기 때문에, 게이트 전극(7017) 측면에 사이드월(7021)을 형성할 수 있다.
여기까지가 트랜지스터의 구조 및 트랜지스터의 제작 방법에 대한 설명이다. 여기서, 배선, 전극, 도전층, 도전막, 단자, 비어(via), 플러그 등은 알루미늄(Al), 탄탈(Ta), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 네오디뮴(Nd), 크 롬(Cr), 니켈(Ni), 백금(Pt), 금(Au), 은(Ag), 구리(Cu), 마그네슘(Mg), 스칸듐(Sc), 코발트(Co), 아연(Zn), 니오븀(Nb), 실리콘(Si), 인(P), 붕소(B), 비소(As), 갈륨(Ga), 인듐(In), 주석(Sn), 산소(O)로 구성된 그룹 중에서 선택된 하나 혹은 복수의 원소, 혹은, 상기 그룹 중에서 선택된 하나 혹은 복수의 원소를 성분으로 하는 화합물, 합금 재료(예를 들어, 인듐주석산화물(ITO), 인듐아연산화물(IZO), 산화실리콘을 함유하는 인듐주석산화물(ITSO), 산화아연(ZnO), 산화주석(SnO), 산화주석카드뮴(CTO), 알루미늄네오디뮴(Al-Nd), 마그네슘은(Mg-Ag), 몰리브덴니오븀(Mo-Nb) 등)로 형성되는 것이 바람직하다. 혹은, 배선, 전극, 도전층, 도전막, 단자 등은 이들의 화합물을 조합한 물질 등을 갖고 형성되는 것이 바람직하다. 혹은, 상기 그룹 중에서 선택된 하나 혹은 복수의 원소와 실리콘의 화합물(실리사이드; 예를 들어, 알루미늄실리콘, 몰리브덴실리콘, 니켈실리사이드 등), 상기 그룹 중에서 선택된 하나 혹은 복수의 원소와 질소의 화합물(예를 들어, 질화티타늄, 질화탄탈, 질화몰리브덴 등)을 갖고 형성되는 것이 바람직하다.
또한, 실리콘(Si)은 n형 불순물(인 등) 혹은 p형 불순물(붕소 등)을 함유하여도 좋다. 실리콘이 불순물을 포함함으로써, 도전율의 향상, 혹은 일반적인 도체와 성질이 같을 수 있다. 따라서, 배선, 전극 등으로서 이용하기 쉬워진다.
또한, 실리콘은 단결정, 다결정(폴리실리콘), 미결정(마이크로크리스털실리콘) 등, 다양한 결정성을 갖는 실리콘을 사용할 수 있다. 혹은, 실리콘은 비정질(아모퍼스 실리콘) 등의 결정성을 갖지 않는 실리콘을 사용할 수 있다. 단결정 실리콘 혹은 다결정 실리콘을 사용함으로써, 배선, 전극, 도전층, 도전막, 단자 등의 저항을 작게 할 수 있다. 비정질 실리콘 혹은 미결정 실리콘을 사용함으로써, 간단한 공정을 통하여 배선 등을 형성할 수 있다.
또한, 알루미늄 혹은 은은 도전율이 높기 때문에, 신호 지연을 저감할 수 있다. 또한, 에칭하기 쉬우므로, 패터닝하기 쉽고, 미세 가공을 행할 수 있다.
또한, 구리는 도전율이 높기 때문에, 신호 지연을 저감할 수 있다. 구리를 사용하는 경우는 밀착성을 향상시키기 위하여, 적층 구조로 하는 것이 바람직하다.
또한, 몰리브덴 혹은 티타늄은 산화물 반도체(ITO, IZO 등) 혹은 실리콘과 접촉하여도, 불량을 일으키지 않고, 에칭하기 쉽고, 내열성이 높은 등의 이점을 갖기 때문에 바람직하다.
또한, 텅스텐은 내열성이 높은 등의 이점을 갖기 때문에 바람직하다.
또한, 네오디뮴은 내열성이 높은 등의 이점을 갖기 때문에 바람직하다. 특히, 네오디뮴과 알루미늄의 합금으로 하면, 내열성이 향상되어, 알루미늄이 힐록(hillock)을 발생하기 어려워진다.
또한, 실리콘은 트랜지스터가 갖는 반도체층과 동시에 형성할 수 있거나, 내열성이 높은 등의 이점을 갖기 때문에 바람직하다.
또한, ITO, IZO, ITSO, 산화아연(ZnO), 실리콘(Si), 산화주석(SnO), 산화주석카드뮴(CTO)은 투광성을 갖기 때문에, 빛을 투과시키는 부분에 사용할 수 있다. 예를 들어, 화소 전극이나 공통 전극으로서 사용할 수 있다.
또한, IZO는 에칭하기 쉽고, 가공하기 쉽기 때문에 바람직하다. IZO는 에칭시에 잔사가 남는 일도 발생하기 어렵다. 따라서, 화소 전극으로서 IZO를 사용하 면, 액정 소자나 발광 소자에 결함(쇼트, 배향 흐트러짐 등)을 초래하는 것을 저감할 수 있다.
또한, 배선, 전극, 도전층, 도전막, 단자, 비어, 플러그 등은 단층 구조와 다층 구조의 어느 쪽이라도 좋다. 단층 구조로 함으로써, 배선, 전극, 도전층, 도전막, 단자 등의 제작 공정을 간략화할 수 있고, 공정 일수를 적게 할 수 있어, 비용을 저감할 수 있다. 혹은, 다층 구조로 함으로써, 각각의 재료의 장점을 살리면서, 결점을 저감시켜, 성능이 좋은 배선, 전극 등을 형성할 수 있다. 예를 들어, 저저항 재료(알루미늄 등)를 다층 구조 중에 포함함으로써, 배선의 저저항화를 도모할 수 있다. 다른 예로서, 저내열성의 재료를 고내열성의 재료로 끼운 적층 구조로 함으로써, 저내열성의 재료가 갖는 장점을 살리면서, 배선, 전극 등의 내열성을 높게 할 수 있다. 예를 들어, 알루미늄을 포함하는 층을, 몰리브덴, 티타늄, 네오디뮴 등을 포함하는 층으로 끼우는 적층 구조로 하면 바람직하다.
또한, 배선, 전극 등이 서로 직접 접하는 경우, 서로 악영향을 미치는 경우가 있다. 예를 들어, 한쪽의 배선, 전극 등이 다른 쪽의 배선, 전극 등의 재료 내에 들어가서 성질을 바꾸어 버려, 원래의 목적을 다할 수 없게 된다. 다른 예로서, 고저항의 부분을 형성 혹은 제작할 때 문제가 생겨, 정상적으로 제작할 수 없게 되는 일이 있다. 그러한 경우, 적층 구조에 의해 반응하기 쉬운 재료를 반응하기 어려운 재료로 끼우거나, 덮으면 좋다. 예를 들어, ITO와 알루미늄을 접속시키는 경우는 ITO와 알루미늄 사이에, 티타늄, 몰리브덴, 네오디뮴 합금을 끼우는 것이 바람직하다. 다른 예로서, 실리콘과 알루미늄을 접속시키는 경우는 실리콘과 알루미늄 사이에, 티타늄, 몰리브덴, 네오디뮴 합금을 끼우는 것이 바람직하다.
또한, 배선이란 도전체가 배치되는 것을 가리킨다. 배선의 형상은 선 형상이라도 좋고, 선 형상이 아니라 짧아도 좋다. 따라서, 전극은 배선에 포함된다.
또한, 본 실시형태에 있어서, 각각의 도면에서 기술한 내용은 다른 실시형태에 기술한 내용에 대하여 적절히 조합 혹은 치환 등을 자유로이 행할 수 있다.
(실시형태 6)
본 실시형태에 있어서는 전자기기의 예에 대하여 설명한다.
도 12a 내지 도 12h, 도 13a 내지 도 13d는 전자기기를 도시하는 도면이다. 이들 전자기기는 케이스(9630), 표시부(9631), 스피커(9633), LED 램프(9634), 조작키(9635), 접속 단자(9636), 센서(9637)(파워, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 빛, 액(液), 자기, 온도, 화학 물질, 음성, 시간, 경도, 전장, 전류, 전압, 전력, 방사선, 유량, 온도, 경도, 진동, 냄새 혹은 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(9638) 등을 가질 수 있다.
도 12a는 모바일 컴퓨터이고, 상술한 것 외에 스위치(9670), 적외선 포트(9671) 등을 포함할 수 있다. 도 12b는 기록 매체를 구비한 휴대형의 화상 재생 장치(예를 들어, DVD 재생 장치)이고, 상술한 것 외에 제 2 표시부(9632), 기록 매체 판독부(9672) 등을 포함할 수 있다. 도 12c는 고글형 디스플레이이고, 상술한 것 외에 제 2 표시부(9632), 지지부(9673), 이어폰(9674) 등을 포함할 수 있다. 도 12d는 휴대형 게임기(遊技機)이고, 상술한 것 외에 기록 매체 판독부(9672) 등을 포함할 수 있다. 도 12e는 텔레비전 수상 기능을 갖는 디지털 카메라이고, 상 술한 것 외에, 안테나(9675), 릴리스 버튼(9676), 수상부(9677) 등을 포함할 수 있다. 도 12f는 휴대형 게임기이고, 상술한 것 외에, 제 2 표시부(9632), 기록 매체 판독부(9672) 등을 포함할 수 있다. 도 12g는 텔레비전 수상기이고, 상술한 것 외에 튜너, 화상 처리부 등을 포함할 수 있다. 도 12h는 휴대형 텔레비전 수상기이고, 상술한 것 외에 신호의 송수신이 가능한 충전기(9678) 등을 포함할 수 있다. 도 13a는 디스플레이이고, 상술한 것 외에 지지대(9679) 등을 가질 수 있다. 도 13b는 카메라이고, 상술한 것 외에, 외부 접속 포트(9680), 릴리스 버튼(9676), 수상부(9677) 등을 포함할 수 있다. 도 13c는 컴퓨터이고, 상술한 것 외에 포인팅 디바이스(9681), 외부 접속 포트(9680), 리더/라이터(9682) 등을 포함할 수 있다. 도 13d는 휴대 전하기이고, 상술한 것 외에 송신부, 수신부, 휴대 전하·이동 단말용의 1 세그먼트(one segment) 부분 수신 서비스용 튜너 등을 포함할 수 있다.
도 12a 내지 도 12h, 도 13a 내지 도 13d에 도시하는 전자기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜 혹은 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 사용하여 처리를 제어하는 기능, 무선통신 기능, 무선통신 기능을 사용하여 다양한 컴퓨터 네트워크에 접속하는 기능, 무선통신 기능을 사용하여 다양한 데이터의 송신 혹은 수신을 하는 기능, 기록 매체에 기록된 프로그램 혹은 데이터를 판독하여 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 복수의 표시부를 갖는 전자기기에 있어서는, 하나의 표시부를 주체로 하여 화상 정보를 표시하고, 다른 하나의 표시부를 주체로 하여 문자 정보를 표시 하는 기능, 혹은, 복수의 표시부에 시차(視差)를 고려한 화상을 표시함으로써 입체적인 화상을 표시하는 기능, 등을 가질 수 있다. 또한, 수상부를 갖는 전자기기에 있어서는 정지 화상을 촬영하는 기능, 동영상을 촬영하는 기능, 촬영한 화상을 자동 혹은 수동으로 보정하는 기능, 촬영한 화상을 기록 매체(외부 혹은 카메라에 내장)에 보존하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 도 12a 내지 도 12h, 도 13a 내지 도 13d에 도시하는 전자기기가 가질 수 있는 기능은 이것에 한정되지 않고, 다양한 기능을 가질 수 있다.
본 실시형태에 있어서 기술한 전자기기는 어떠한 정보를 표시하기 위한 표시부를 갖는 것을 특징으로 한다. 전자기기는 표시부에 있어서 트랜지스터의 특성 편차의 영향이 저감되기 때문에, 매우 균일한 화상을 표시시킬 수 있다.
다음에, 반도체 장치의 응용예를 설명한다.
도 13e에 반도체 장치를 건조물과 일체로 하여 형성한 예에 대하여 도시한다. 도 13e는 케이스(9730), 표시부(9731), 조작부인 리모트 컨트롤 장치(9732), 스피커부(9733) 등을 포함한다. 반도체 장치는 벽걸이형으로서 건물과 일체가 되므로 형성을 위한 넓은 스페이스가 필요 없이 형성할 수 있다.
도 13f에 건조물 내에 반도체 장치를 건조물과 일체 형성한 다른 예에 대하여 도시한다. 표시 패널(9741)은 유닛 배스(prefabricated bath: 9742)와 일체 장착되고, 입욕자는 표시 패널(9741)을 시청할 수 있다.
또한, 본 실시형태에 있어서, 건조물로서 벽, 유닛 배스를 예로 하지만, 본 실시형태는 이것에 한정되지 않고, 다양한 건조물에 반도체 장치를 형성할 수 있 다.
다음에, 반도체 장치를 이동체와 일체로 하여 형성한 예에 대하여 제시한다.
도 13g는 반도체 장치를 자동차에 형성한 예에 대하여 도시한 도면이다. 표시 패널(9761)은 자동차의 차체(9762)에 형성되고, 자체의 동작 혹은 자체 내외로부터 입력되는 정보를 온 디멘드(on-demand)로 표시할 수 있다. 또한, 내비게이션 기능을 가져도 좋다.
도 13h는 반도체 장치를 여객용 비행기와 일체 형성한 예에 대하여 도시한 도면이다. 도 13h는 여객용 비행기의 좌석 상부의 천정(9781)에 표시 패널(9782)을 형성한 경우의 사용시의 형상에 대하여 도시한 도면이다. 표시 패널(9782)은 천정(9781)과 힌지(hinge)부(9783)를 사이에 두고 일체 형성되고, 힌지부(9783)의 신축에 의하여 승객은 표시 패널(9782)을 시청할 수 있다. 표시 패널(9782)은 승객이 조작함으로써 정보를 표시하는 기능을 가진다.
또한, 본 실시형태에 있어서, 이동체로서는 자동차 차체, 비행기 차체에 대하여 예시하지만, 이것에 한정되지 않고, 자동 이륜차, 자동 사륜차(자동차, 버스 등을 포함함), 전차(모노레일, 절도 등을 포함함), 선박 등, 다양한 것에 형성할 수 있다.
또한, 본 실시형태에 있어서, 각각의 도면에서 기술한 내용은 다른 실시형태에서 기술한 내용에 대하여 적절히, 조합, 혹은 치환 등을 자유로이 행할 수 있다.
도 1a 내지 도 1h는 실시형태에서 제시하는 회로 혹은 구동 방법을 설명하는 도면.
도 2a 내지 도 2f는 실시형태에서 제시하는 회로 혹은 구동 방법을 설명하는 도면.
도 3a 및 도 3b는 실시형태에서 제시하는 동작을 설명하는 도면.
도 4a 내지 도 4f는 실시형태에서 제시하는 회로 혹은 구동 방법을 설명하는 도면.
도 5a 내지 도 5d는 실시형태에서 제시하는 회로 혹은 구동 방법을 설명하는 도면.
도 6a 내지 도 6f는 실시형태에서 제시하는 회로 혹은 구동 방법을 설명하는 도면.
도 7a 내지 도 7d는 실시형태에서 제시하는 회로 혹은 구동 방법을 설명하는 도면.
도 8a 내지 도 8c는 실시형태에서 제시하는 회로 혹은 구동 방법을 설명하는 도면.
도 9a 내지 도 9e는 실시형태에서 제시하는 회로 혹은 구동 방법을 설명하는 도면.
도 10은 실시형태에서 제시하는 회로 혹은 구동 방법을 설명하는 도면.
도 11a 내지 도 11g는 실시형태에서 제시하는 트랜지스터를 설명하는 단면 도.
도 12a 내지 도 12h는 실시형태에서 제시하는 전자기기를 설명하는 도면.
도 13a 내지 도 13h는 실시형태에서 제시하는 전자기기를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
101: 트랜지스터 102: 용량 소자
102A: 용량 소자 102B: 용량 소자
103: 배선 104: 배선
105: 표시 소자 106: 배선
107: 배선

Claims (19)

  1. 트랜지스터와 상기 트랜지스터의 게이트에 전기적으로 접속된 용량 소자를 포함하는 반도체 장치의 구동 방법으로서,
    상기 트랜지스터의 임계 값 전압에 대응하는 전압과 영상 신호 전압의 합의 전압에 따라 상기 용량 소자에 전하를 유지하는 단계와;
    상기 트랜지스터를 통하여 상기 전하를 방전하는 단계를 포함하는, 반도체 장치의 구동 방법.
  2. 제 1 항에 따른 상기 구동 방법을 사용한 반도체 장치와;
    제어 스위치를 포함하는, 전자 장치.
  3. 트랜지스터와 표시 소자와 배선을 포함하는 반도체 장치의 구동 방법으로서,
    제 1 기간에 있어서, 상기 트랜지스터의 소스 또는 드레인의 한쪽과 상기 트랜지스터의 게이트는 도통 상태이고, 상기 트랜지스터의 소스 또는 드레인의 다른 쪽과 상기 배선은 도통 상태이고, 상기 트랜지스터의 소스 또는 드레인의 한쪽과 상기 표시 소자는 비도통 상태이고,
    제 2 기간에 있어서, 상기 트랜지스터의 소스 또는 드레인의 한쪽과 상기 트랜지스터의 게이트는 비도통 상태이고, 상기 트랜지스터의 소스 또는 드레인의 다른 쪽과 상기 배선은 도통 상태이고, 상기 트랜지스터의 소스 또는 드레인의 한쪽과 상기 표시 소자는 도통 상태인, 반도체 장치의 구동 방법.
  4. 제 3 항에 따른 상기 구동 방법을 사용한 반도체 장치와;
    제어 스위치를 포함하는, 전자 장치.
  5. 트랜지스터와 표시 소자와 제 1 배선과 제 2 배선을 포함하는 반도체 장치의 구동 방법으로서,
    제 1 기간에 있어서, 상기 트랜지스터의 소스 또는 드레인의 한쪽과 상기 트랜지스터의 게이트는 도통 상태이고, 상기 트랜지스터의 소스 또는 드레인의 다른 쪽과 상기 제 1 배선은 도통 상태이고, 상기 트랜지스터의 소스 또는 드레인의 다른 쪽과 상기 제 2 배선은 비도통 상태이고, 상기 트랜지스터의 소스 또는 드레인의 한쪽과 상기 표시 소자는 비도통 상태이고,
    제 2 기간에 있어서, 상기 트랜지스터의 소스 또는 드레인의 한쪽과 상기 트랜지스터의 게이트는 비도통 상태이고, 상기 트랜지스터의 소스 또는 드레인의 다 른 쪽과 상기 제 1 배선은 도통 상태이고, 상기 트랜지스터의 소스 또는 드레인의 다른 쪽과 상기 제 2 배선은 비도통 상태이고, 상기 트랜지스터의 소스 또는 드레인의 한쪽과 상기 표시 소자는 도통 상태인, 반도체 장치의 구동 방법.
  6. 제 5 항에 있어서,
    상기 트랜지스터의 게이트에 전기적으로 접속된 용량 소자를 더 포함하는 반도체 장치의 구동 방법으로서,
    상기 제 1 기간 이전의 기간에 있어서, 상기 트랜지스터의 소스 또는 드레인의 한쪽과 상기 트랜지스터의 게이트는 도통 상태이고, 상기 트랜지스터의 소스 또는 드레인의 다른 쪽과 상기 제 1 배선은 비도통 상태이고, 상기 트랜지스터의 소스 또는 드레인의 다른 쪽과 상기 제 2 배선은 도통 상태이고,
    영상 신호 전압은 상기 용량 소자에 공급되는, 반도체 장치의 구동 방법.
  7. 제 5 항에 따른 상기 구동 방법을 사용한 반도체 장치와;
    제어 스위치를 포함하는, 전자 장치.
  8. 트랜지스터와 상기 트랜지스터의 게이트에 전기적으로 접속된 용량 소자를 포함하는 반도체 장치의 구동 방법으로서,
    제 1 기간에 있어서, 상기 트랜지스터의 임계 값 전압에 대응하는 전압과 영상 신호 전압의 합의 전압을 상기 용량 소자에 유지하는 단계와;
    제 2 기간에 있어서, 상기 용량 소자에 유지된 전하를 상기 트랜지스터를 통하여 방전하는 단계와;
    상기 전하는 상기 제 1 기간에서 합의 전압에 따라 상기 용량 소자에 유지되는, 반도체 장치의 구동 방법.
  9. 제 8 항에 따른 상기 구동 방법을 사용한 반도체 장치와;
    제어 스위치를 포함하는, 전자 장치.
  10. 트랜지스터와 상기 트랜지스터의 게이트에 전기적으로 접속된 용량 소자와 표시 소자를 포함하는 반도체 장치의 구동 방법으로서,
    제 1 기간에 있어서, 상기 트랜지스터의 임계 값 전압에 대응하는 전압과 영상 신호 전압의 합의 전압을 상기 용량 소자에 유지하는 단계와;
    제 2 기간에 있어서, 상기 용량 소자에 유지된 전하를 상기 트랜지스터를 통하여 방전하는 단계와;
    제 3 기간에 있어서, 상기 트랜지스터를 통하여 상기 표시 소자에 전류를 공 급하는 단계를 포함하고,
    상기 전하는 상기 제 1 기간에서 상기 합의 전압에 따라 상기 용량 소자에 유지되는, 반도체 장치의 구동 방법.
  11. 제 10 항에 따른 상기 구동 방법을 사용한 반도체 장치와;
    제어 스위치를 포함하는, 전자 장치.
  12. 트랜지스터와 상기 트랜지스터의 게이트에 전기적으로 접속된 용량 소자를 포함하는 반도체 장치의 구동 방법으로서,
    제 1 기간에 있어서, 상기 용량 소자에 제 1 전압을 유지하고, 상기 트랜지스터의 소스 또는 드레인의 한쪽과 표시 소자를 비도통 상태로 하는 단계와;
    제 2 기간에 있어서, 상기 용량 소자에 제 2 전압을 유지하고, 상기 트랜지스터의 소스 또는 드레인의 한 쪽과 상기 표시 소자를 도통 상태로 하는 단계를 포함하고,
    상기 제 1 전압은 상기 제 2 전압보다 높은, 반도체 장치의 구동 방법.
  13. 제 12 항에 따른 상기 구동 방법을 사용한 반도체 장치와;
    제어 스위치를 포함하는, 전자 장치.
  14. 트랜지스터와;
    제 1 배선과 상기 트랜지스터의 소스 또는 드레인의 한쪽을 도통 상태로 하는지 비도통 상태로 하는지를 제어하는 제 1 스위치와;
    제 2 배선과 상기 트랜지스터의 소스 또는 드레인의 한쪽을 도통 상태로 하는지 비도통 상태로 하는지를 제어하는 제 2 스위치와;
    상기 트랜지스터의 소스 또는 드레인의 다른 쪽과 상기 트랜지스터의 게이트를 도통 상태로 하는지 비도통 상태로 하는지를 제어하는 제 3 스위치와;
    상기 트랜지스터의 소스 또는 드레인의 다른 쪽과 표시 소자를 도통 상태로 하는지 비도통 상태로 하는지를 제어하는 제 4 스위치를 포함하는 반도체 장치의 구동 방법으로서,
    제 1 기간에 있어서, 상기 제 1 스위치와 상기 제 3 스위치는 도통 상태이고, 상기 제 2 스위치와 상기 제 4 스위치는 비도통 상태이고,
    제 2 기간에 있어서, 상기 제 1 스위치와 상기 제 4 스위치는 도통 상태이고, 상기 제 2 스위치와 상기 제 3 스위치는 비도통 상태인, 반도체 장치의 구동 방법.
  15. 제 14 항에 있어서,
    제 1 전극이 상기 트랜지스터의 게이트에 전기적으로 접속되고 제 2 전극이 상기 제 1 배선에 전기적으로 접속된 용량 소자를 더 포함하는 반도체 장치의 구동 방법으로서,
    영상 신호 전압이 상기 용량 소자에 공급되는, 반도체 장치의 구동 방법.
  16. 제 14 항에 따른 상기 구동 방법을 사용한 반도체 장치와;
    제어 스위치를 포함하는, 전자 장치.
  17. 트랜지스터와;
    제 1 배선과 상기 트랜지스터의 소스 또는 드레인의 한쪽을 도통 상태로 하는지 비도통 상태로 하는지를 제어하는 제 1 스위치와;
    제 2 배선과 상기 트랜지스터의 소스 또는 드레인의 한쪽을 도통 상태로 하는지 비도통 상태로 하는지를 제어하는 제 2 스위치와;
    상기 트랜지스터의 소스 또는 드레인의 다른 쪽과 상기 트랜지스터의 게이트를 도통 상태로 하는지 비도통 상태로 하는지를 제어하는 제 3 스위치와;
    상기 트랜지스터의 소스 또는 드레인의 다른 쪽과 표시 소자를 도통 상태로 하는지 비도통 상태로 하는지를 제어하는 제 4 스위치를 포함하는 반도체 장치의 구동 방법으로서,
    제 1 기간에 있어서, 상기 제 2 스위치와 상기 제 3 스위치는 도통 상태이고, 상기 제 1 스위치와 상기 제 4 스위치는 비도통 상태이고,
    제 2 기간에 있어서, 상기 제 1 스위치와 상기 제 3 스위치는 도통 상태이고, 상기 제 2 스위치와 상기 제 4 스위치는 비도통 상태이고,
    제 3 기간에 있어서, 상기 제 1 스위치와 상기 제 4 스위치는 도통 상태이고, 상기 제 2 스위치와 상기 제 3 스위치는 비도통 상태인, 반도체 장치의 구동 방법.
  18. 제 17 항에 있어서,
    제 1 전극이 상기 트랜지스터의 게이트에 전기적으로 접속되고 제 2 전극이 상기 제 1 배선에 전기적으로 접속된 용량 소자를 더 포함하는 반도체 장치의 구동 방법으로서,
    영상 신호 전압이 상기 용량 소자에 공급되는, 반도체 장치의 구동 방법.
  19. 제 17 항에 따른 상기 구동 방법을 사용하는 반도체 장치와;
    제어 스위치를 포함하는, 전자기기.
KR1020090018735A 2008-03-05 2009-03-05 반도체 장치의 구동 방법 KR101604981B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008054545 2008-03-05
JPJP-P-2008-054545 2008-03-05

Publications (2)

Publication Number Publication Date
KR20090095519A true KR20090095519A (ko) 2009-09-09
KR101604981B1 KR101604981B1 (ko) 2016-03-21

Family

ID=41053082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090018735A KR101604981B1 (ko) 2008-03-05 2009-03-05 반도체 장치의 구동 방법

Country Status (5)

Country Link
US (3) US8305304B2 (ko)
JP (11) JP2009237558A (ko)
KR (1) KR101604981B1 (ko)
CN (1) CN101527116B (ko)
TW (1) TWI457901B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9984617B2 (en) 2010-01-20 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device including light emitting element
KR20190066085A (ko) * 2009-11-06 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101526475B1 (ko) * 2007-06-29 2015-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
JP2009271199A (ja) 2008-05-01 2009-11-19 Sony Corp 表示装置及び表示装置の駆動方法
JP2009271200A (ja) 2008-05-01 2009-11-19 Sony Corp 表示装置及びその駆動方法
KR101491623B1 (ko) * 2008-09-24 2015-02-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP5736114B2 (ja) 2009-02-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置の駆動方法、電子機器の駆動方法
US9047815B2 (en) * 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
JP2011107692A (ja) 2009-10-20 2011-06-02 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法、表示装置、及び電子機器。
KR101035625B1 (ko) * 2009-11-12 2011-05-19 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
CN105739209B (zh) 2009-11-30 2022-05-27 株式会社半导体能源研究所 液晶显示设备、用于驱动该液晶显示设备的方法
KR101040806B1 (ko) * 2009-12-31 2011-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101800850B1 (ko) * 2010-01-29 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
CN102782622B (zh) * 2010-03-12 2016-11-02 株式会社半导体能源研究所 显示装置的驱动方法
US8854220B1 (en) * 2010-08-30 2014-10-07 Exelis, Inc. Indicating desiccant in night vision goggles
US8878589B2 (en) 2011-06-30 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN102881253B (zh) * 2012-09-21 2015-09-09 京东方科技集团股份有限公司 一种像素电路和薄膜晶体管背板
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2015025978A (ja) * 2013-07-26 2015-02-05 株式会社ジャパンディスプレイ 駆動回路、表示装置、及び駆動方法
CN103500556B (zh) 2013-10-09 2015-12-02 京东方科技集团股份有限公司 一种像素电路及其驱动方法、薄膜晶体管背板
US10483293B2 (en) 2014-02-27 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, and module and electronic appliance including the same
US10055045B2 (en) 2014-05-31 2018-08-21 Synaptics Incorporated Current feedback digital charge accumulator
KR102244075B1 (ko) * 2014-10-29 2021-04-26 삼성디스플레이 주식회사 스캔 구동 장치 및 이를 이용한 표시 장치
US11128786B2 (en) * 2014-11-21 2021-09-21 Apple Inc. Bending a circuit-bearing die

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3744227B2 (ja) * 1998-09-24 2006-02-08 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP3687399B2 (ja) * 1999-03-16 2005-08-24 セイコーエプソン株式会社 電気光学装置及びその製造方法
US6847341B2 (en) * 2000-04-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
JP3931547B2 (ja) * 2000-10-18 2007-06-20 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP2003043995A (ja) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd アクティブマトリックス型ｏｌｅｄ表示装置およびその駆動方法
JP4498669B2 (ja) * 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
KR100940342B1 (ko) * 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP4485119B2 (ja) 2001-11-13 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP2003216100A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
WO2003075256A1 (fr) 2002-03-05 2003-09-12 Nec Corporation Affichage d'image et procede de commande
JP3750616B2 (ja) 2002-03-05 2006-03-01 日本電気株式会社 画像表示装置及び該画像表示装置に用いられる制御方法
JP2004145278A (ja) 2002-08-30 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2004145300A (ja) * 2002-10-03 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電子装置、電気光学装置、電気光学装置の駆動方法及び電子機器
TWI470607B (zh) * 2002-11-29 2015-01-21 Semiconductor Energy Lab A current driving circuit and a display device using the same
KR101101340B1 (ko) * 2003-02-28 2012-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동방법
KR100497246B1 (ko) * 2003-04-01 2005-06-23 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP4062179B2 (ja) * 2003-06-04 2008-03-19 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
US8085226B2 (en) 2003-08-15 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005227310A (ja) * 2004-02-10 2005-08-25 Sanyo Electric Co Ltd 発光素子の駆動方法、画素回路、および表示装置
JP4103850B2 (ja) 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
US7173590B2 (en) * 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP2005352398A (ja) * 2004-06-14 2005-12-22 Tohoku Pioneer Corp アクティブマトリクス型発光表示パネル
KR100592641B1 (ko) * 2004-07-28 2006-06-26 삼성에스디아이 주식회사 화소 회로 및 그것을 채용한 유기 발광 표시 장치
JP4327042B2 (ja) 2004-08-05 2009-09-09 シャープ株式会社 表示装置およびその駆動方法
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
JP2006317600A (ja) * 2005-05-11 2006-11-24 Sony Corp 画素回路
KR101174784B1 (ko) 2005-09-06 2012-08-20 엘지디스플레이 주식회사 발광표시장치
EP1764770A3 (en) * 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
KR101324756B1 (ko) * 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
US8004477B2 (en) * 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
JP2007148129A (ja) 2005-11-29 2007-06-14 Sony Corp 表示装置及びその駆動方法
JP2007148128A (ja) 2005-11-29 2007-06-14 Sony Corp 画素回路
EP1806724A3 (en) * 2006-01-07 2009-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
KR100698703B1 (ko) * 2006-03-28 2007-03-23 삼성에스디아이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
WO2007118332A1 (en) * 2006-04-19 2007-10-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
JP4240059B2 (ja) * 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
KR100811332B1 (ko) 2006-06-19 2008-03-07 비오이 하이디스 테크놀로지 주식회사 유기 전계 발광 표시 장치
JP5245220B2 (ja) * 2006-07-26 2013-07-24 ソニー株式会社 表示装置
JP5055879B2 (ja) * 2006-08-02 2012-10-24 ソニー株式会社 表示装置および表示装置の駆動方法
KR100748358B1 (ko) * 2006-08-08 2007-08-09 삼성에스디아이 주식회사 논리 게이트 및 이를 이용한 주사 구동부와 유기전계발광표시장치
KR100821055B1 (ko) * 2006-12-27 2008-04-08 삼성에스디아이 주식회사 유기전계발광 표시장치와 그의 구동방법
KR100876250B1 (ko) * 2007-01-15 2008-12-26 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190066085A (ko) * 2009-11-06 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10868046B2 (en) 2009-11-06 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device applying an oxide semiconductor
US11107840B2 (en) 2009-11-06 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device comprising an oxide semiconductor
US11107838B2 (en) 2009-11-06 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Transistor comprising an oxide semiconductor
US20210288079A1 (en) 2009-11-06 2021-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11776968B2 (en) 2009-11-06 2023-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer
US9984617B2 (en) 2010-01-20 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device including light emitting element

Also Published As

Publication number Publication date
US20090225010A1 (en) 2009-09-10
JP2021063993A (ja) 2021-04-22
US20130033470A1 (en) 2013-02-07
JP2021056530A (ja) 2021-04-08
US8305304B2 (en) 2012-11-06
JP6027063B2 (ja) 2016-11-16
JP6630778B2 (ja) 2020-01-15
US9824626B2 (en) 2017-11-21
CN101527116B (zh) 2014-06-11
US20140327663A1 (en) 2014-11-06
JP2021157187A (ja) 2021-10-07
JP6896051B2 (ja) 2021-06-30
JP7083946B2 (ja) 2022-06-13
JP2020052417A (ja) 2020-04-02
JP2009237558A (ja) 2009-10-15
JP2017129870A (ja) 2017-07-27
TW200949805A (en) 2009-12-01
US8791929B2 (en) 2014-07-29
JP2022107733A (ja) 2022-07-22
TWI457901B (zh) 2014-10-21
CN101527116A (zh) 2009-09-09
JP2016122216A (ja) 2016-07-07
JP2018151668A (ja) 2018-09-27
JP2024040185A (ja) 2024-03-25
JP6353945B2 (ja) 2018-07-04
KR101604981B1 (ko) 2016-03-21
JP6105780B2 (ja) 2017-03-29
JP2015018261A (ja) 2015-01-29

Similar Documents

Publication Publication Date Title
JP7083946B2 (ja) 電子機器
KR102449668B1 (ko) 반도체 장치 및 전자 기기
JP6023839B2 (ja) 表示装置、電子機器および移動体
JP5386140B2 (ja) 表示装置
JP5366458B2 (ja) アクティブマトリクス型表示装置及びそれを用いた電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 5