CN101527116B - 半导体装置的驱动方法 - Google Patents

半导体装置的驱动方法 Download PDF

Info

Publication number
CN101527116B
CN101527116B CN200910128516.3A CN200910128516A CN101527116B CN 101527116 B CN101527116 B CN 101527116B CN 200910128516 A CN200910128516 A CN 200910128516A CN 101527116 B CN101527116 B CN 101527116B
Authority
CN
China
Prior art keywords
transistor
switch
wiring
capacity cell
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910128516.3A
Other languages
English (en)
Other versions
CN101527116A (zh
Inventor
木村肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101527116A publication Critical patent/CN101527116A/zh
Application granted granted Critical
Publication of CN101527116B publication Critical patent/CN101527116B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半导体装置包括晶体管及电连接于晶体管的栅极的电容元件，其中将电容元件根据相应于晶体管的阈值电压的电压加图像信号电压的总和电压而保持的电荷通过晶体管释放，来降低流过晶体管的电流的不均匀性或晶体管的迁移率的不均匀性。

Description

半导体装置的驱动方法
技术领域
本发明涉及半导体装置或其驱动方法。
背景技术
近年来，液晶显示器(LCD)等平面显示器逐渐普遍。但是，LCD有小视角、小色度范围及低响应速度等各种缺点。因此，作为克服这些缺点的显示器，正在对有机EL(也称为电致发光、有机发光二极管、OLED等)显示器积极进行研究开发(专利文献1)。
但是，有机EL显示器具有用来控制流过有机EL元件的电流的晶体管的电特性根据每个像素而不均匀的问题。若流过有机EL元件的电流(即，流过晶体管的电流)不均匀，则有机EL元件的亮度也不均匀，这导致显示画面不均匀。因此，正在研讨校正晶体管的阈值电压不均匀的方法(专利文献2至6)。
但是，即使校正晶体管的阈值电压不均匀，也在晶体管的迁移率不均匀时流过有机EL元件的电流也不均匀，从而发生图像不均匀。因此，正在研讨除了校正晶体管的阈值电压不均匀以外还校正迁移率不均匀的方法(专利文献7至8)。
专利文献1日本专利申请公开2003-216110号公报
专利文献2日本专利申请公开2003-202833号公报
专利文献3日本专利申请公开2005-31630号公报
专利文献4日本专利申请公开2005-345722号公报
专利文献5日本专利申请公开2007-148129号公报
专利文献6国际专利申请公开2006/060902号小册子
专利文献7日本专利申请公开2007-148128号公报(第98段落)
专利文献8日本专利申请公开2007-310311号公报(第26段落)
但是，在专利文献7至8所记载的技术中，一边将图像信号(视频信号)输入像素中，一边校正晶体管的迁移率不均匀。因此，产生各种问题。
例如，由于一边输入图像信号一边校正迁移率不均匀，所以在这期间不能将图像信号输入其他像素中。通常来说，决定像素数、帧频率或屏幕尺寸等，则决定将图像信号输入各像素中的期间(所谓的1栅极选择期间或1水平期间)的最大值。因此，当在1栅极选择期间增加校正迁移率不均匀的期间时，减少其他处理(输入图像信号或者获得阈值电压等)的期间。因而，在像素中，需要在1栅极选择期间进行各种处理。其结果是，处理期间不足，而不能进行准确的处理。或者，不能充分地确保校正迁移率不均匀的期间，而不能充分地校正迁移率。
再者，若像素数或帧频率变高，或者屏幕尺寸变大，则每个像素的1栅极选择期间进一步缩短。因此，不能充分地确保向像素的图像信号输入或对迁移率不均匀的校正等。
或者，在一边输入图像信号一边校正迁移率不均匀的情况下，在校正迁移率不均匀时容易受到图像信号的波形畸变的影响。因此，校正迁移率的程度根据图像信号的波形畸变的大小而不均匀，从而不能进行准确的校正。
或者，在一边将图像信号输入像素中一边校正迁移率不均匀的情况下，在很多情况下难以进行点顺序驱动。点顺序驱动如下：在将图像信号输入某一行像素中的情况下，将图像信号依次输入每个像素中，而不将图像信号同时输入该行上的所有像素中。因此，输入图像信号的期间的长短根据每个像素而不同。从而，在一边输入图像信号一边校正迁移率不均匀的情况下，校正迁移率不均匀的期间根据每个像素而不同，为此校正量也根据每个像素而不同，这导致不正常校正。因此，在一边输入图像信号一边校正迁移率不均匀的情况下，需要进行将信号同时输入某一行上的所有像素中的线顺序驱动，而不进行点顺序驱动。
再者，与进行点顺序驱动的情况相比，在进行线顺序驱动的情况下，源极信号线驱动电路(也称为视频信号线驱动电路、源驱动器或数据驱动器)的结构复杂。例如，在很多情况下，进行线顺序驱动时的源极信号线驱动电路需要DA转换器、模拟缓冲器、锁存器电路等电路。但是，模拟缓冲器通常由运算放大器或源极跟随电路等构成，并且容易受到晶体管的电流特性不均匀的影响。为此，在使用TFT(薄膜晶体管)构成电路的情况下需要设置校正晶体管的电流特性不均匀的电路，从而有时电路规模变大，有时耗电量变大。因此，在使用TFT作为像素部分的晶体管的情况下，有可能难以在同一衬底上形成像素部分和信号线驱动电路。因而，需要使用与像素部分不同的方法形成信号线驱动电路，其成本有可能变高。再者，需要使用COG(玻璃上芯片)或TAB(卷带式自动接合)等连接像素部分和信号线驱动电路，有时发生连接不良，有时降低可靠性。
发明内容
鉴于上述问题，目的是提供一种减少了晶体管的阈值电压不均匀的影响的装置或其驱动方法。或者，目的是提供一种减少了晶体管的迁移率不均匀的影响的装置或其驱动方法。或者，目的是提供一种减少了晶体管的电流特性不均匀的影响的装置或其驱动方法。或者，目的是提供一种能够确保较长的图像信号的输入期间的装置或其驱动方法。或者，目的是提供一种能够确保较长的用来减少阈值电压不均匀的影响的校正期间的装置或其驱动方法。或者，目的是提供一种能够确保较长的用来减少迁移率不均匀的影响的校正期间的装置或其驱动方法。或者，目的是提供一种不容易受到图像信号的波形畸变的影响的装置或其驱动方法。或者，目的是提供一种除了线顺序驱动以外还可采用点顺序驱动的装置或其驱动方法。或者，目的是提供一种能够在同一衬底上形成像素和驱动电路的装置或其驱动方法。或者，目的是提供一种低耗电量的装置或其驱动方法。或者，目的是提供一种低成本的装置或其驱动方法。或者，目的是提供一种发生布线的连接部分的接触不良的可能性低的装置或其驱动方法。或者，目的是提供一种高可靠性的装置或其驱动方法。或者，目的是提供一种像素数多的装置或其驱动方法。或者，目的是提供一种帧频率高的装置或其驱动方法。或者，目的是提供一种面板尺寸大的装置或其驱动方法。除了上述目的以外，还有使用各种方法提供更好装置或其驱动方法的目的。
具有晶体管及电连接于晶体管的栅极的电容元件，其中将电容元件根据相应于晶体管的阈值电压的电压加图像信号电压的总和电压而保持的电荷通过晶体管释放，来降低流过晶体管的电流的不均匀性或晶体管的迁移率的不均匀性。
本发明的例示方式之一是一种半导体装置的驱动方法，该半导体装置具有晶体管及电连接于晶体管的栅极的电容元件，包括如下步骤：电容元件根据相应于晶体管的阈值电压的电压加图像信号电压的总和电压保持电荷；以及将电容元件保持的电荷通过晶体管释放。
另外，本发明的例示方式之一是一种半导体装置的驱动方法，该半导体装置具有晶体管、显示元件及布线，包括如下步骤：在第一期间，使晶体管的源极及漏极之一和晶体管的栅极处于导通状态，使晶体管的源极及漏极之另一和布线处于导通状态，并且使晶体管的源极及漏极之一和显示元件处于非导通状态；在第二期间，使晶体管的源极及漏极之一和晶体管的栅极处于非导通状态，使晶体管的源极及漏极之另一和布线处于导通状态，并且使晶体管的源极及漏极之一和显示元件处于导通状态。
另外，本发明的例示方式之一是一种半导体装置的驱动方法，该半导体装置具有晶体管、显示元件、第一布线及第二布线，包括如下步骤：在第一期间，使晶体管的源极及漏极之一和晶体管的栅极处于导通状态，使晶体管的源极及漏极之另一和第一布线处于导通状态，使晶体管的源极及漏极之另一和第二布线处于非导通状态，并且使晶体管的源极及漏极之一和显示元件处于非导通状态；在第二期间，使晶体管的源极及漏极之一和晶体管的栅极处于非导通状态，使晶体管的源极及漏极之另一和第一布线处于导通状态，使晶体管的源极及漏极之另一和第二布线处于非导通状态，并且使晶体管的源极及漏极之一和显示元件处于导通状态。
另外，本发明的例示方式之一是一种半导体装置的驱动方法，该半导体装置具有晶体管及电连接于晶体管的栅极的电容元件，包括如下步骤：在第一期间，电容元件保持相应于晶体管的阈值电压的电压加图像信号电压的总和电压；在第二期间，将在第一期间电容元件根据电压保持的电荷通过晶体管释放。
另外，本发明的例示方式之一是一种半导体装置的驱动方法，该半导体装置具有晶体管、电连接于晶体管的栅极的电容元件及显示元件，包括如下步骤：在第一期间，电容元件保持相应于晶体管的阈值电压的电压加图像信号电压的总和电压；在第二期间，将在第一期间电容元件根据电压保持的电荷通过晶体管释放；在第三期间，通过晶体管供给显示元件电流。
另外，本发明的例示方式之一是一种半导体装置的驱动方法，该半导体装置具有晶体管及电连接于晶体管的栅极的电容元件，包括如下步骤：在第一期间，电容元件保持第一电压，并且晶体管的源极及漏极之一方和显示元件处于非导通状态；在第二期间，电容元件保持第二电压，并且晶体管的源极及漏极之一方和显示元件处于导通状态，其中第一电压大于第二电压。
另外，本发明的例示方式之一是一种半导体装置的驱动方法，该半导体装置具有晶体管、控制第一布线和晶体管的源极及漏极之一的导通或非导通的第一开关、控制第二布线和晶体管的源极及漏极之一的导通或非导通的第二开关、控制晶体管的源极及漏极之另一和晶体管的栅极的导通或非导通的第三开关及控制晶体管的源极及漏极之另一和显示元件的导通或非导通的第四开关，包括如下步骤：在第一期间，使第一开关及第三开关处于导通状态，并且使第二开关及第四开关处于非导通状态；在第二期间，使第一开关及第四开关处于导通状态，并且使第二开关及第三开关处于非导通状态。
另外，本发明的例示方式之一是一种半导体装置的驱动方法，该半导体装置具有晶体管、控制第一布线和晶体管的源极及漏极之一的导通或非导通的第一开关、控制第二布线和晶体管的源极及漏极之一的导通或非导通的第二开关、控制晶体管的源极及漏极之另一和晶体管的栅极的导通或非导通的第三开关及控制晶体管的源极及漏极之另一和显示元件的导通或非导通的第四开关，包括如下步骤：在第一期间，使第二开关及第三开关处于导通状态，并且使第一开关及第四开关处于非导通状态；在第二期间，使第一开关及第三开关处于导通状态，并且使第二开关及第四开关处于非导通状态；在第三期间，使第一开关及第四开关处于导通状态，并且使第二开关及第三开关处于非导通状态。
另外，可以使用各种方式的开关，例如有电开关或机械开关等。换言之，只要它可以控制电流的流动就可以，而不局限于特定开关。例如，作为开关，可以使用晶体管(例如，双极晶体管或MOS晶体管等)、二极管(例如，PN二极管、PIN二极管、肖特基二极管、MIM(Metal Insulator Metal；金属-绝缘体-金属)二极管、MIS(Metal Insulator Semiconductor；金属-绝缘体-半导体)二极管、二极管连接的晶体管等)等。或者，可以使用组合了它们的逻辑电路作为开关。
作为机械开关的例子，有如数字微镜装置(DMD)的利用MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过该电极移动控制连接和不连接来工作。
在将晶体管用作开关的情况下，由于其晶体管作为简单的开关工作，因此对晶体管的极性(导电类型)没有特别限制。然而，在要抑制截止电流的情况下，优选采用具有小截止电流的极性的晶体管。作为截止电流小的晶体管，有具有LDD区的晶体管或具有多栅极结构的晶体管等。或者，当用作开关的晶体管的源极端子的电位接近于低电位侧电源(Vss、GND、OV等)的电位地工作时，优选采用N沟道型晶体管，相反，当源极端子的电位接近于高电位侧电源(Vdd等)的电位地工作时，优选采用P沟道型晶体管。这是因为如下缘故：若是N沟道型晶体管，则当源极端子接近于低电位侧电源的电位地工作时可以增加栅极-源极间电压的绝对值，相反，若是P沟道型晶体管，则当源极端子接近于高电位侧电源的电位地工作时可以增加栅极-源极间电压的绝对值，因此能够作为开关更准确地工作。另外，这是因为由于晶体管进行源极跟随工作的情况少所以输出电压变小的情况少的缘故。
另外，可以通过使用N沟道型晶体管和P沟道型晶体管双方来形成CMOS型开关。当采用CMOS型开关时，若P沟道型晶体管及N沟道型晶体管中的任一方导通则电流流动，因此容易用作开关。例如，即使输向开关的输入信号的电压高或低，也可以适当地输出电压。而且，由于可以降低用来使开关导通或截止的信号的电压振幅值，所以还可以减少耗电量。
注意，在将晶体管用作开关的情况下，开关具有输入端子(源极端子及漏极端子之一方)、输出端子(源极端子及漏极端子之另一方)以及控制导通的端子(栅极端子)。另一方面，在将二极管用作开关的情况下，开关有时不具有控制导通的端子。因此，与使用晶体管作为开关的情况相比，通过使用二极管作为开关，可以减少用来控制端子的布线数量。
注意，明确地说“A和B连接”的情况包括如下情况：A和B电连接；A和B以功能方式连接；以及A和B直接连接。在此，以A和B为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。因此，还包括附图或文章所示的连接关系以外的连接关系，而不局限于预定的连接关系如附图或文章所示的连接关系。
例如，在A和B电连接的情况下，也可以在A和B之间连接一个以上的能够电连接A和B的元件(例如开关、晶体管、电容元件、电感器、电阻元件、二极管等)。或者，在A和B以功能方式连接的情况下，也可以在A和B之间连接一个以上的能够以功能方式连接A和B的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、γ校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差动放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。例如，在从A中输出的信号传达到B的情况下，即使在A和B之间夹有另一电路，也可以说A和B以功能方式连接。
注意，当明确地说“A和B电连接”时，包括如下情况：A和B电连接(就是说，A和B连接并在其中间夹有其它元件或其它电路)；A和B以功能方式连接(就是说，A和B以功能方式连接并在其中间夹有其它电路)；以及A和B直接连接(就是说，A和B连接而其中间不夹有其它元件或其它电路)。就是说，“电连接”与“连接”相同。
显示元件、作为具有显示元件的装置的显示装置、发光元件、以及作为具有发光元件的装置的发光装置可以采用各种方式或各种元件。例如，作为显示元件、显示装置、发光元件或发光装置，可以使用对比度、亮度、反射率、透过率等因电磁作用而变化的显示介质如EL(电致发光)元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件)、LED(白色LED、红色LED、绿色LED、蓝色LED等)、晶体管(根据电流而发光的晶体管)、电子发射元件、液晶元件、电子墨水、电泳元件、光栅阀(GLV)、等离子体显示器(PDP)、数字微镜装置(DMD)、压电陶瓷显示器、碳纳米管等。此外，作为使用EL元件的显示装置，可以举出EL显示器，作为使用电子发射元件的显示装置，可以举出场致发光显示器(FED)或SED方式平面型显示器(SED：Surface-conductionElectron-emitter Display；表面传导电子发射显示器)等，作为使用液晶元件的显示装置，可以举出液晶显示器(透过型液晶显示器、半透过型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)，并且作为使用电子墨水或电泳元件的显示装置，可以举出电子纸。
另外，EL元件是具有阳极、阴极以及夹在阳极和阴极之间的EL层的元件。另外，作为EL层，可以使用利用来自单重态激子的发光(荧光)的层、利用来自三重态激子的发光(磷光)的层、利用来自单重态激子的发光(荧光)和来自三重态激子的发光(磷光)的层、包含有机物的层、包含无机物的层、包含有机物和无机物的层、包含高分子材料的层、包含低分子材料的层以及包含高分子材料和低分子材料的层等。然而，不局限于此，可以使用各种元件作为EL元件。
此外，作为晶体管，可以使用各种方式的晶体管。因此，对所使用的晶体管的种类没有限制。例如，可以使用具有以非晶硅、多晶硅或微晶(也称为纳米晶体、半非晶(semi-amorphous))硅等为代表的非单晶半导体膜的薄膜晶体管(TFT)等。在使用TFT的情况下，具有各种优点。例如，可以在比使用单晶硅时低的温度下制造TFT，因此可以实现制造成本的降低或制造设备的大型化。由于可以使用大型制造设备，所以可以在大型衬底上制造。因此，可以同时制造很多显示装置，而可以以低成本制造。再者，制造温度低，因此可以使用低耐热性衬底。由此，可以在透光衬底上制造晶体管。并且，可以使用形成在透光衬底上的晶体管控制显示元件的光透过。或者，因为晶体管的膜厚薄，所以构成晶体管的膜的一部分能够透过光。因此，可以提高开口率。
注意，当制造多晶硅时，可以使用催化剂(镍等)进一步提高结晶性，来制造电特性良好的晶体管。其结果是，可以在衬底上集成地形成栅极驱动电路(扫描线驱动电路)、源极驱动电路(信号线驱动电路)、信号处理电路(信号产生电路、γ校正电路、DA转换电路等)。
注意，当制造微晶硅时，可以使用催化剂(镍等)进一步提高结晶性，来制造电特性良好的晶体管。此时，也可以只进行热处理而不进行激光辐照，以提高结晶性。其结果是，可以在衬底上集成地形成源极驱动电路的一部分(模拟开关等)或栅极驱动电路(扫描线驱动电路)。再者，当不进行激光辐照来实现结晶化时，可以抑制硅结晶性的不均匀。因此，可以显示高图像质量的图像。
注意，可以不使用催化剂(镍等)，以制造多晶硅或微晶硅。
另外，优选在整个面板上将硅的结晶性提高到多晶或微晶等，但不局限于此。也可以在面板的一部分区域中提高硅的结晶性。通过选择性地照射激光等，可以选择性地提高结晶性。例如，也可以只对作为像素以外的区域的外围电路区域照射激光。或者，也可以只对栅极驱动电路及源极驱动电路等的区域照射激光。或者，也可以只对源极驱动电路的一部分(例如模拟开关)的区域照射激光。其结果是，可以只在要使电路进行高速工作的区域中提高硅的结晶性。由于像素区域进行高速工作的必要性低，所以即使在像素区域中的结晶性没有提高也可以使像素电路正常地工作。由于需要提高结晶性的区域小，所以可以缩短制造工序，而可以提高产率并降低制造成本。另外，由于当制造时所需要的制造设备的数量也少，所以可以降低制造成本。
或者，可以使用半导体衬底或SOI衬底等形成晶体管。因此，可以制造电流供给能力高且尺寸小的晶体管。通过使用这些晶体管，可以实现电路的低耗电量化或电路的高集成化。
或者，可以使用具有ZnO、a-InGaZnO、SiGe、GaAs、IZO、ITO、SnO等的化合物半导体或氧化物半导体的晶体管、将这些化合物半导体或氧化物半导体薄膜化的薄膜晶体管等。通过采用这种结构，可以降低制造温度，例如可以在室温下制造晶体管。其结果是，可以在低耐热性衬底如塑料衬底或薄膜衬底上直接形成晶体管。此外，这些化合物半导体或氧化物半导体不仅可以用于晶体管的沟道部分，而且还可以作为其它用途使用。例如，这些化合物半导体或氧化物半导体可以用作电阻元件、像素电极、透光电极。再者，它们可以与晶体管同时成膜或形成，从而可以降低成本。
或者，也可以使用通过喷墨法或印刷法而形成的晶体管等。因此，可以在室温下制造，在低真空度下制造或在大型衬底上制造。由于可以不使用掩模(中间掩模)以制造晶体管，所以可以容易改变晶体管的布局。再者，由于不需要抗蚀剂，所以可以减少材料费用，并减少工序数量。并且，因为只在需要的部分上形成膜，所以与在整个面上成膜之后进行蚀刻的制造方法相比，可以实现低成本而不浪费材料。
或者，也可以使用具有有机半导体或碳纳米管的晶体管等。因此，可以在能够弯曲的衬底上形成晶体管。使用了这种衬底的半导体装置对冲击的耐受性高。
注意，可以使用各种衬底形成晶体管。对衬底的种类没有特别的限制。作为衬底，例如可以使用单晶衬底、SOI衬底、玻璃衬底、石英衬底、塑料衬底、不锈钢衬底、具有不锈钢箔的衬底等。或者，也可以使用某个衬底形成晶体管，然后将晶体管移动到另一衬底上，以在另一衬底上配置晶体管。作为配置有被移动了的晶体管的衬底，可以使用单晶衬底、SOI衬底、玻璃衬底、石英衬底、塑料衬底、纸衬底、玻璃纸衬底、石材衬底、木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨酯、聚酯)或再生纤维(醋酯纤维、铜氨纤维、人造丝、再生聚酯)等)、皮革衬底、橡皮衬底、不锈钢衬底、具有不锈钢箔的衬底等。或者，也可以使用动物如人等的皮肤(表皮、真皮)或皮下组织作为衬底。或者，也可以使用某衬底形成晶体管，并抛光该衬底以使它减薄。作为要抛光的衬底，可以使用单晶衬底、SOI衬底、玻璃衬底、石英衬底、塑料衬底、不锈钢衬底、具有不锈钢箔的衬底等。通过使用这些衬底，可以形成特性良好的晶体管，形成低耗电量的晶体管，制造不容易出毛病的装置，赋予耐热性，并可以实现轻量化或薄型化。
此外，可以采用各种结构的晶体管，而不局限于特定的结构。例如，可以采用具有两个以上的栅电极的多栅极结构。在多栅极结构中，沟道区串联，而成为多个晶体管串联的结构。通过采用多栅极结构，可以降低截止电流并提高晶体管的耐压性(提高可靠性)。或者，在采用多栅极结构的情况下，当在饱和区工作时，即使漏极和源极之间的电压变化，漏极和源极之间电流的变化也不太大，而可以获得稳定的电压及电流特性。通过利用电压及电流特性稳定的特性，可以实现理想的电流源电路或电阻值非常高的有源负载。其结果是，可以实现特性良好的差动电路或电流镜电路。
另外，可以采用在沟道上下配置有栅电极的结构。通过采用在沟道上下配置有栅电极的结构，沟道区增加，而可以增加电流值。或者，通过采用在沟道上下配置有栅电极的结构，容易产生耗尽层而可以改善S值。当采用在沟道上下配置有栅电极的结构时，成为多个晶体管并联的结构。
也可以采用栅电极配置在沟道区上的结构、栅电极配置在沟道区下的结构、正交错结构、反交错结构、将沟道区分割成多个区域的结构、沟道区并联的结构或沟道区串联的结构。另外，还可以采用沟道区(或其一部分)与源电极或漏电极重叠的结构。通过采用沟道区(或其一部分)与源电极或漏电极重叠的结构，可以防止因电荷集合在沟道区的一部分而使工作不稳定。或者，可以采用设置有LDD区的结构。通过提供LDD区，可以降低截止电流，或者，可以提高晶体管的耐压性(提高可靠性)。或者，通过提供LDD区，当在饱和区工作时，即使漏极和源极之间的电压变化，漏极和源极之间电流的变化也不太大，而可以获得电压及电流特性稳定的特性。
作为晶体管，可以采用各种各样的类型，并可以使用各种衬底形成。因此，实现预定功能所需的所有电路可以形成在同一衬底上。例如，实现预定功能所需的所有电路也可以使用各种衬底如玻璃衬底、塑料衬底、单晶衬底或SOI衬底等形成。通过使用同一衬底形成实现预定功能所需的所有电路，可以减少零部件个数来降低成本，或者，可以减少与电路零部件之间的连接个数来提高可靠性。或者，实现预定功能所需的电路的一部分形成在某个衬底上，而实现预定功能所需的电路的另一部分形成在另一衬底上。换言之，实现预定功能所需的所有电路也可以不使用同一衬底上形成。例如，实现预定功能所需的电路的一部分使用晶体管而形成在玻璃衬底上，而实现预定功能所需的电路的另一部分形成在单晶衬底上，并通过COG(玻璃上芯片)将由形成在单晶衬底上的晶体管构成的IC芯片连接到玻璃衬底，以在玻璃衬底上配置该IC芯片。或者，也可以通过TAB(卷带式自动接合)或印刷电路板使该IC芯片和玻璃衬底连接。像这样，通过将电路的一部分形成在同一衬底上，可以减少零部件个数来降低成本或可以减少与电路零部件之间的连接个数来提高可靠性。或者，关于在驱动电压高的部分及驱动频率高的部分中的电路，其耗电量高，因此将该部分的电路不形成在同一衬底上，例如，可以将该部分的电路形成在单晶衬底上来使用由该电路构成的IC芯片，以防止耗电量的增加。
晶体管是指具有至少三个端子，即栅极、漏极以及源极的元件，并在漏区和源区之间提供有沟道区，而且电流能够通过漏区、沟道区以及源区流动。这里，晶体管的源极和漏极根据晶体管的结构或工作条件等改变，因此不容易说哪个是源极或漏极。因此，有时将用作源极及漏极的区域不称为源极或漏极。在此情况下，作为一个例子，将它们分别记为第一端子和第二端子。或者，将它们分别记为第一电极和第二电极。或者，将它们分别记为第一区域和第二区域。
半导体装置是指具有包括半导体元件(晶体管、二极管、可控硅整流器等)的电路的装置。另外，也可以将通过利用半导体特性起到作用的所有装置称为半导体装置。或者，将具有半导体材料的装置称为半导体装置。
显示装置指的是具有显示元件的装置。此外，显示装置也可以具有包含显示元件的多个像素。显示装置可以包括驱动多个像素的外围驱动电路。驱动多个像素的外围驱动电路也可以形成在与多个像素同一的衬底上。此外，显示装置可以包括通过引线键合或凸块等而配置在衬底上的外围驱动电路，即通过玻璃上芯片(COG)而连接的IC芯片或通过TAB等而连接的IC芯片。显示装置也可以包括安装有IC芯片、电阻元件、电容元件、电感器、晶体管等的柔性印刷电路(FPC)。此外，显示装置可以包括通过柔性印刷电路(FPC)等连接且安装有IC芯片、电阻元件、电容元件、电感器、晶体管等的印刷线路板(PWB)。显示装置也可以包括偏振片或相位差板等的光学片。此外，显示装置还包括照明装置、框体、声音输入输出装置、光传感器等。
注意，在明确地说“B形成在A之上”或“B形成在A上”的情况下，不局限于B直接接触A地形成在A之上。还包括不直接接触的情况，即在A和B之间夹有其它对象物的情况。这里，A和B为对象物(如装置、元件、电路、布线、电极、端子、导电膜、层等)。
因此，例如，“层B形成在层A之上(或层A上)”包括如下两种情况：层B直接接触层A地形成在层A之上；以及其他层(例如层C或层D等)直接接触层A地形成在层A之上，层B直接接触其他层地形成在其他层之上。注意，其他层(例如层C或层D等)可以是单层或叠层。
再者，在明确地说“B形成在A之上方”的情况下，与上述同样，不局限于B直接接触A地形成在A之上。还包括在A和B之间夹有其它对象物的情况。因此，例如，“层B形成在层A之上方”包括如下两种情况：层B直接接触层A地形成在层A之上；以及其他层(例如层C或层D等)直接接触层A地形成在层A之上，层B直接接触其他层地形成在其他层之上。注意，其他层(例如层C或层D等)可以是单层或叠层。
另外，在明确地说“B形成在A之上”或“B形成在A之上方”的情况下，还包括B形成在斜上方的情况。
“B形成在A之下”或“B形成在A之下方”的记载与上述情况同样。
注意，单数的明显记载优选是单数，但是不局限于此，也可以是复数。与此同样，复数的明显记载优选是复数，但是不局限于此，也可以是单数。
在附图中，有时为清楚地了解而夸大尺寸、层的厚度或区域。因此，不必局限于该尺度。
在附图中，示出示意性的理想例子，而不局限于附图所示的形状或数值等。例如，可以包括制造技术所引起的形状不均匀、误差所引起的形状不均匀、噪音所引起的信号、电压或电流不均匀、定时偏差所引起的信号、电压或电流不均匀、等等。
另外，专门词语通常用来描述特定的实施方式或实施例等，而不局限于此。
可以用不被定义的词语(包括专门词语或术语等科技词语)表示与所属技术领域的技术人员所理解的一般意思相同的意思。由词典等定义的词语优选被解释为不与有关技术的背景产生矛盾的意思。
另外，第一、第二、第三等这些词用来有区别地描述各种因素、构件、区域、层、领域。因此，第一、第二、第三等这些词不限定因素、构件、区域、层、领域等个数。再者，例如，可以用“第二”或“第三”等替换“第一”。
可以减少晶体管的阈值电压不均匀的影响。或者，可以减少晶体管的迁移率不均匀的影响。或者，可以减少晶体管的电流特性不均匀的影响。或者，能够确保较长的图像信号的输入期间。或者，能够确保较长的用来减少阈值电压不均匀的影响的校正期间。或者，能够确保较长的用来减少迁移率不均匀的影响的校正期间。或者，不容易受到图像信号的波形畸变的影响。或者，除了线顺序驱动以外，还可采用点顺序驱动。或者，能够在同一衬底上形成像素和驱动电路。或者，可以降低耗电量。或者，可以降低成本。或者，可以减少布线的连接部分的接触不良。或者，可以提高可靠性。或者，可以增加像素数。或者，可以提高帧频率。或者，可以增大面板尺寸。
附图说明
图1A至图1H是说明实施方式所示的电路或驱动方法的图；
图2A至图2F是说明实施方式所示的电路或驱动方法的图；
图3A和图3B是说明实施方式所示的工作的图；
图4A至图4F是说明实施方式所示的电路或驱动方法的图；
图5A至图5D是说明实施方式所示的电路或驱动方法的图；
图6A至图6F是说明实施方式所示的电路或驱动方法的图；
图7A至图7D是说明实施方式所示的电路或驱动方法的图；
图8A至图8C是说明实施方式所示的电路或驱动方法的图；
图9A至图9E是说明实施方式所示的电路或驱动方法的图；
图10是说明实施方式所示的电路或驱动方法的图；
图11A至图11G是说明实施方式所示的晶体管的截面图；
图12A至图12H是说明实施方式所示的电子设备的图；
图13A至图13H是说明实施方式所示的电子设备的图。
具体实施方式
下面，参照附图说明本发明的实施方式。但是，本发明可以通过多种不同的方式来实施，所属技术领域的技术人员可以很容易地理解一个事实就是其方式和详细内容可以不脱离本发明的宗旨及其范围地被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。另外，在以下所说明的本发明的结构中，在不同附图之间共同使用同一附图标记表示同一部分，而省略同一部分或具有同样功能的部分的详细说明。
下面，在各实施方式中使用各种附图进行描述。在此情况下，在一个实施方式中，可以以参照各个附图描述的内容(也可以是部分内容)对参照其它附图描述的内容(也可以是部分内容)自由地进行应用、搭配或替换等。与此同样，可以以参照一个或多个实施方式的各个附图描述的内容(也可以是部分内容)对参照一个或多个另外实施方式的附图描述的内容(也可以是部分内容)自由地进行应用、搭配或替换等。
实施方式1
图1A至1H示出校正晶体管的迁移率等电流特性不均匀的情况下的驱动方法、驱动定时及此时的电路结构的一个例子。
图1A示出校正晶体管101的迁移率等电流特性不均匀的期间的电路结构。图1A所示的电路结构是用来将晶体管的栅极保持的电荷释放，以校正晶体管101的迁移率等电流特性不均匀的电路结构，实际上，通过控制被设置在布线之间的多个开关的导通或截止，实现该电路结构的连接关系。
在图1A中，晶体管101的源极(或漏极、第一端子、第一电极)和布线103处于导通状态。晶体管101的漏极(或源极、第二端子、第二电极)和晶体管101的栅极处于导通状态。电容元件102的第一端子(或第一电极)和晶体管101的栅极处于导通状态。并且，电容元件102的第二端子(或第二电极)和布线103处于导通状态。
显示元件105的第一端子(或第一电极)和晶体管101的漏极(或源极、第二端子、第二电极)处于非导通状态。晶体管101的漏极(或源极、第二端子、第二电极)以外的端子、布线或电极和显示元件105的第一端子(或第一电极)优选处于非导通状态，但是不局限于此。显示元件105的第二端子(或第二电极)和布线106优选处于导通状态，但是不局限于此。
布线104和晶体管101的漏极(或源极、第二端子、第二电极)处于非导通状态。再者，布线104和电容元件102的第一端子(或第一电极)处于非导通状态。并且，如图1A所示，布线104和晶体管101的漏极(或源极、第二端子、第二电极)及电容元件102的第一端子(或第一电极)以外的端子、布线或电极也优选处于非导通状态，但是不局限于此。
有时通过布线104供给晶体管101或电容元件102图像信号或预定电压等。因此，布线104有时被称为源极信号线、图像信号线或视频信号线等。
优选地是，在得到图1A所示的连接结构之前，即校正晶体管101的迁移率等电流特性不均匀之前，电容元件102保持相应于晶体管101的阈值电压的电压。并且，优选已将图像信号(视频信号)通过布线104输入电容元件102中。因此，电容元件102优选保持相应于晶体管101的阈值电压的电压加图像信号电压的总和电压。为此，优选地是，在得到图1A所示的状态之前，即校正晶体管101的迁移率等电流特性不均匀之前，布线104和晶体管101的漏极、源极、栅极、电容元件102的第一端子(或第一电极)、第二端子(或第二电极)等中的至少一个处于导通状态，而已进行图像信号的输入工作。
另外，电容元件102虽然优选保持相应于晶体管101的阈值电压的电压加图像信号电压的总和电压，但是不局限于此。电容元件102也可以只保持图像信号电压而不保持相应于晶体管101的阈值电压的电压。
另外，在电容元件102保持电压的情况下，有因开关噪音等而使电压稍微变动的可能性。但是，只要是不影响到实际工作的范围，就可以容许或多或少的偏差。因此，例如有如下情况：在将相应于晶体管101的阈值电压的电压加图像信号电压的总和电压输入了电容元件102中的情况下，实际上电容元件102保持的电压和该输入了的电压不完全一致，即因噪音等影响而稍微不同。但是，只要是不影响到实际工作的范围，就可以容许或多或少的偏差。
下面，图1B示出通过晶体管101供给显示元件105电流的期间的电路结构。图1B所示的电路结构是用来由晶体管101供给显示元件105电流的电路结构，实际上，通过控制被设置在布线之间的多个开关的导通或截止，实现该电路结构的连接关系。
晶体管101的源极(或漏极、第一端子、第一电极)和布线103处于导通状态。晶体管101的漏极(或源极、第二端子、第二电极)和显示元件105的第一端子(或第一电极)处于导通状态。晶体管101的漏极(或源极、第二端子、第二电极)和晶体管101的栅极处于非导通状态。电容元件102的第一端子(或第一电极)和晶体管101的栅极处于导通状态。电容元件102的第二端子(或第二电极)和布线103处于导通状态。显示元件105的第二端子(或第二电极)和布线106处于导通状态。
布线104和晶体管101的漏极(或源极、第二端子、第二电极)处于非导通状态。再者，布线104和电容元件102的第一端子(或第一电极)处于非导通状态。并且，如图1B所示，布线104和晶体管101的漏极(或源极、第二端子、第二电极)及电容元件102的第一端子(或第一电极)以外的端子、布线或电极也优选处于非导通状态，但是不局限于此。
就是说，在校正晶体管101的迁移率等电流特性不均匀的期间(图1A)变成通过晶体管101供给显示元件105电流的期间(图1B)时，至少改变晶体管101的漏极(或源极、第二端子、第二电极)和晶体管101的栅极的导通状态及晶体管101的漏极(或源极、第二端子、第二电极)和显示元件105的第一端子(或第一电极)的导通状态，但是不局限于此，而可以改变其他部分的导通状态。优选地是，以能够控制上述导通状态的方式配置开关、晶体管或二极管等元件。并且，可以实现通过使用该元件控制导通状态而得到图1A和图1B的连接状态的电路结构。因此，只要得到图1A和图1B的连接状态，就可以自由地配置开关、晶体管或二极管等元件，而对其个数或连接结构没有限制。
作为一个例子，如图2A所示，将开关201的第一端子电连接到晶体管101的栅极，将开关201的第二端子电连接到晶体管101的漏极(或源极、第二端子、第二电极)，将开关202的第一端子电连接到晶体管101的漏极(或源极、第二端子、第二电极)，并且将开关202的第二端子电连接到显示元件105。像这样，可以实现通过配置两个开关而得到图1A和图1B的连接状态的电路结构。
图2B和图2C示出与图2A不同的例子。在图2B中，将图2A中的开关202的位置改变为图2B中的开关205的位置。在图2C中，去除图2A中的开关202，于是，例如通过改变布线106的电位，使显示元件105处于非导通状态，而可以实现与图1A同样的工作。在需要更多开关或晶体管等的情况下，适当地配置它们。
注意，在说“A和B处于导通状态”的情况下，可以在A和B之间连接有各种各样的元件。例如，可以在A和B之间以串联方式或并联方式连接有电阻元件、电容元件、晶体管、二极管等。与此同样，在说“A和B处于非导通状态”的情况下，可以在A和B之间连接有各种各样的元件。只要A和B处于非导通状态，就可以在其他部分中连接有各种各样的元件。例如，可以以串联方式或并联方式连接有电阻元件、电容元件、晶体管、二极管等元件。
因此，例如，图2D至图2F分别示出在图2A的电路中追加开关203的电路、追加开关204的电路以及追加开关206的电路。
如上所述，在校正晶体管101的迁移率等电流特性不均匀的期间(图1A)降低晶体管101的迁移率等电流特性的不均匀性，因此在供给显示元件105电流的期间(图1B)，供给显示元件105的电流的不均匀性也降低。其结果是，显示元件105的显示状态的不均匀性也降低，而可以进行显示质量高的显示。
作为实现上述图1A和图1B所示的电路结构的一个例子，示出上述图2A至图2F所示的电路结构。在实际上，除了控制图2A至图2F所示的多个开关以外，还控制设置在布线间的多个开关的导通或截止，以实现该电路结构的连接关系。
另外，优选在校正晶体管101的迁移率等电流特性不均匀的期间(图1A)结束之后立即出现供给显示元件105电流的期间(图1B)。这是因为如下缘故：通过利用在供给显示元件105电流的期间(图1B)获得的晶体管101的栅极电位(电容元件102保持的电荷)，在供给显示元件105电流的期间(图1B)进行处理。但是，不局限于在校正晶体管101的迁移率等电流特性不均匀的期间(图1A)结束之后立即出现供给显示元件105电流的期间(图1B)。在校正晶体管101的迁移率等电流特性不均匀的期间电容元件102的电荷量变化并且在期间结束时决定的电容元件102的电荷量在供给显示元件105电流的期间(图1B)没大变化等的情况下，也可以在校正晶体管101的迁移率等电流特性不均匀的期间(图1A)和供给显示元件105电流的期间(图1B)之间提供进行另外处理的期间。
因此，优选地是，在校正晶体管101的迁移率等电流特性不均匀的期间结束时电容元件102保持的电荷量和在供给显示元件105电流的期间开始时电容元件102保持的电荷量大致相同。但是，有时双方的电荷量因噪音等影响而稍微不同。具体地说，双方的电荷量的差异优选为10％以内，更优选为3％以内。在电荷量的差异为3％以内的情况下，在人眼看反映出其差异的显示元件时不能视觉确认其差异，因此是更优选的。
这里，图3A示出校正晶体管101的迁移率等电流特性不均匀的期间(图1A)的电压电流特性的变化状态。在校正晶体管101的迁移率等电流特性不均匀的期间(图1A)，通过晶体管101的源极和漏极之间释放电容元件102存储的电荷。其结果是，电容元件102保持的电荷量减少，电容元件102保持的电压也减少。因此，晶体管101的栅极和源极之间的电压的绝对值也减少。由于通过晶体管101释放电容元件102存储的电荷，所以电荷的释放量取决于晶体管101的电流特性。就是说，晶体管101的迁移率越高，释放的电荷越多。或者，晶体管101的沟道宽度W与沟道长度L的比(W/L)越大，释放的电荷越多。或者，晶体管101的栅极和源极之间的电压的绝对值越大(即，电容元件102保持的电压的绝对值越大)，释放的电荷越多。或者，晶体管101的源区、漏区中的寄生电阻越小，释放的电荷越多。或者，晶体管101的LDD区域中的电阻越小，释放的电荷越多。或者，电连接于晶体管101的接触孔中的接触电阻越小，释放的电荷越多。
因此，在校正晶体管101的迁移率等电流特性不均匀的期间(图1A)释放电容元件102存储的电荷的一部分，其结果是，放电前，即进入校正晶体管101的迁移率等电流特性不均匀的期间(图1A)之前的期间的电压电流特性的曲线变成倾斜小的曲线。并且，例如，晶体管101的迁移率越大，放电前和放电后的电压电流特性的曲线的差异越大。因此，在晶体管101的迁移率高的情况(即，曲线的倾斜大的情况)下，在放电后倾斜的变化量变大，而在晶体管101的迁移率低的情况(即，曲线的倾斜小的情况)下，在放电后倾斜的变化量变小。其结果是，在放电后，晶体管101的迁移率高的情况和晶体管101的迁移率低的情况之间的电压电流特性的曲线的差异变小，而可以减少迁移率不均匀的影响。再者，晶体管101的栅极和源极之间的电压的绝对值越大(即，电容元件102保持的电压的绝对值越大)，释放的电荷越多，并且晶体管101的栅极和源极之间的电压的绝对值越小(即，电容元件102保持的电压的绝对值越小)，释放的电荷越少，因此可以更适当地降低迁移率的不均匀性。
注意，图3A的曲线是已减少了阈值电压不均匀的影响后的情况下的曲线。因此，如图3B所示，在进入校正晶体管101的迁移率等电流特性不均匀的期间(图1A)之前减少阈值电压不均匀的影响。为了降低阈值电压的不均匀性，使电压电流特性的曲线以阈值电压平行移动。就是说，供给晶体管的栅极和源极之间的电压图像信号电压加阈值电压的总和电压。其结果是，阈值电压不均匀的影响减少。在降低阈值电压的不均匀性之后，如图3A的曲线所示那样降低迁移率的不均匀性，而可以大幅度地降低晶体管101的电流特性的不均匀性。
作为能够校正不均匀的晶体管101的电流特性，除了晶体管101的迁移率以外，还可以举出阈值电压、源极部分(漏极部分)中的寄生电阻、LDD区域中的电阻、电连接于晶体管101的接触孔中的接触电阻等。这些电流特性的不均匀性也可以与迁移率的不均匀性同样地由于通过晶体管101释放电荷而降低。
因此，在放电前，即进入校正晶体管101的迁移率等电流特性不均匀的期间(图1A)之前的期间，电容元件102的电荷量比校正晶体管101的迁移率等电流特性不均匀的期间(图1A)结束时的电容元件102的电荷量多。这是因为如下缘故：在校正晶体管101的迁移率等电流特性不均匀的期间(图1A)，释放电容元件102的电荷，因此电容元件102存储的电荷减少。
优选地是，在释放电容元件102保持的电荷的一部分之后立即停止放电。若完全放电，即放电直到电流不流过为止，则几乎没有图像信号的信息。因此，优选在完全放电之前停止放电。就是说，优选在电流流过晶体管101的期间停止放电。
因此，优选地是，一栅极选择期间(或一水平期间、一帧期间除以像素的行数而得到的数值等)和校正晶体管101的迁移率等电流特性不均匀的期间(图1A)的长短比较起来，一栅极选择期间(或一水平期间、一帧期间除以像素的行数而得到的数值等)更长。这是因为若放电期间比一栅极选择期间长则有可能过放电的缘故。但是，不局限于此。
或者，优选地是，将图像信号输入像素中的期间和校正晶体管101的迁移率等电流特性不均匀的期间(图1A)的长短比较起来，将图像信号输入像素中的期间更长。这是因为若放电期间比将图像信号输入像素中的期间长则有可能过放电的缘故。但是，不局限于此。
或者，优选地是，获得晶体管的阈值电压的期间和校正晶体管101的迁移率等电流特性不均匀的期间(图1A)的长短比较起来，获得晶体管的阈值电压的期间更长。这是因为若放电期间比获得晶体管的阈值电压的期间长则有可能过放电的缘故。但是，不局限于此。
另外，在校正晶体管101的迁移率等电流特性不均匀的期间(图1A)，释放电容元件102保持的电荷的期间的长短优选根据例如晶体管101的迁移率的不均匀量、电容元件102的大小、晶体管101的W/L等而决定。
例如，举出具有多个图1A至1H和图2A至图2F所示的电路的情况。作为一个例子，具有用来显示第一颜色的第一像素和用来显示第二颜色的第二像素。作为相当于晶体管101的晶体管，第一像素具有晶体管101A，而第二像素具有晶体管101B。与此同样，作为相当于电容元件102的电容元件，第一像素具有电容元件102A，而第二像素具有电容元件102B。
在晶体管101A的W/L大于晶体管101B的W/L的情况下，电容元件102A的电容值优选比电容元件102B的电容值大。这是因为如下缘故：与晶体管101B相比，晶体管101A释放更多的电荷，因此电容元件102A的电压变化也更大，于是为了调整此情况，电容元件102A的电容值优选更大。或者，在晶体管101A的沟道宽度W大于晶体管101B的沟道宽度W的情况下，电容元件102A的电容值优选比电容元件102B的电容值大。或者，在晶体管101A的沟道长度L小于晶体管101B的沟道长度L的情况下，电容元件102A的电容值优选比电容元件102B的电容值大。
另外，可以另外配置电容元件，以控制电容元件102保持的电荷的释放量。例如，图4A和图4B示出对图1A和图1B追加电容元件的情况下的一个例子。作为实现上述图1A和图1B所示的电路结构的一个例子，示出图4A至图4F所示的电路结构。在实际上，除了控制图4A至图4F所示的多个开关及电容元件以外，还控制设置在布线间的多个开关的导通或截止，以实现该电路结构的连接关系。
在图4A和图4B中，电容元件402A的第一端子(或第一电极)和晶体管101的漏极(或源极、第二端子、第二电极)处于导通状态，并且电容元件402A的第二端子(或第二电极)和布线103处于导通状态。另外，在图4B中，电容元件402A的各端子的导通状态优选与图4A相同，但是不局限于此。也可以是其一部分处于非导通状态。
与此同样，图4C和图4D示出对图1A和图1B追加电容元件的情况下的其他例子。电容元件402B的第一端子(或第一电极)和晶体管101的漏极(或源极、第二端子、第二电极)处于导通状态，并且电容元件402B的第二端子(或第二电极)和布线106处于导通状态。另外，在图4D中，电容元件402B的各端子的导通状态优选与图4C相同，但是不局限于此。也可以是其一部分处于非导通状态。
例如，举出具有多个图4A至4F等所示的电路的情况。作为一个例子，具有用来显示第一颜色的第一像素和用来显示第二颜色的第二像素。作为相当于晶体管101的晶体管，第一像素具有晶体管101A，而第二像素具有晶体管101B。与此同样，作为相当于电容元件102的电容元件，第一像素具有电容元件102A，而第二像素具有电容元件102B。再者，作为相当于电容元件402A至电容元件402C中的至少一种的电容元件，第一像素具有电容元件402AA，而第二像素具有电容元件402AB。
在晶体管101A的W/L大于晶体管101B的W/L的情况下，电容元件102A的电容值优选比电容元件102B的电容值大。或者，电容元件402AA的电容值优选比电容元件402AB的电容值大。或者，电容元件102A加电容元件402AA的总和电容值优选比电容元件102B加电容元件402AB的总和电容值大。这是因为如下缘故：与晶体管101B相比，晶体管101A释放更多的电荷，因此调整电位。或者，在晶体管101A的沟道宽度W大于晶体管101B的沟道宽度W的情况下，电容元件102A的电容值优选比电容元件102B的电容值大。或者，电容元件402AA的电容值优选比电容元件402AB的电容值大。或者，电容元件102A加电容元件402AA的总和电容值优选比电容元件102B加电容元件402AB的总和电容值大。或者，在晶体管101A的沟道长度L小于晶体管101B的沟道长度L的情况下，电容元件102A的电容值优选比电容元件102B的电容值大。或者，电容元件402AA的电容值优选比电容元件402AB的电容值大。或者，电容元件102A加电容元件402AA的总和电容值优选比电容元件102B加电容元件402AB的总和电容值大。
另外，也可以是电容元件402AA和电容元件402AB的电容值不相同，而电容元件102A和电容元件102B的电容值大致相同。就是说，也可以为调整电容值使用电容元件402AA和电容元件402AB，而不使用电容元件102A和电容元件102B。在电容元件102A和电容元件102B的大小不相同的情况下，有时负面影响大如有可能使图像信号的大小有差异、等等。因此，优选使用电容元件402AA和电容元件402AB调整电容值。
另外，电路的连接结构不局限于图1A和图1B。例如，在图1A和图1B中，电容元件102的第二端子(或第二电极)和布线103处于导通状态，但是不局限于此。只要与具有至少在预定期间供一定电位的功能的布线处于导通状态，即可。例如，图1C和图1D示出电容元件102的第二端子(或第二电极)和布线107连接的情况下的例子。与此同样，图1E和图1F示出电容元件102的第二端子(或第二电极)和布线106连接的情况下的例子。
另外，与图4A至图4D同样地，也可以对图1C至图1F追加电容元件。作为一个例子，图4E和图4F示出对图1C和图1D追加电容元件402C的情况。
另外，与图2A至图2F同样地，也可以对图1C至图1F配置开关。
另外，在图1A至图1F、图2A至图2F、图4A至图4F等中，示出单一电容元件102，但是不局限于此。可以以串联方式或并联方式配置多个电容元件。例如，图1G和图1H示出在图1A和图1B中以串联方式连接有两个电容元件102A和102B的情况下的例子。
另外，在图1A至图1H、图3A和图3B、图4A至图4F等中，说明晶体管101为P沟道型晶体管的情况，但是不局限于此。如图5A至图5D所示，可以使用N沟道型晶体管。例如，图5A至图5D示出对图1A至图1D使用N沟道型晶体管的情况。在这些以外的情况下，也可以同样地进行。作为实现上述图1A和图1B所示的电路结构的一个例子，示出图5A至图5D所示的电路结构。在实际上，除了控制图5A至图5D所示的多个开关及电容元件以外，还控制设置在布线间的多个开关的导通或截止，以实现该电路结构的连接关系。
在很多情况下，晶体管101能够控制流过显示元件105的电流的大小而驱动显示元件105。但是不局限于此。
在很多情况下，布线103能够供给显示元件105电力，或者，布线103能够供给晶体管101电流。但是不局限于此。
在很多情况下，布线107能够供给电容元件102电压，或者，布线107具有防止晶体管101的栅极电位因噪音等而变动的功能。但是不局限于此。
相应于晶体管101的阈值电压的电压指的是其大小与晶体管101的阈值电压相同的电压或其大小接近晶体管101的阈值电压的电压。例如，在晶体管101的阈值电压大的情况下，相应于阈值电压的电压也大，而在晶体管101的阈值电压小的情况下，相应于阈值电压的电压也小。像这样，将其大小取决于阈值电压的电压称为相应于阈值电压的电压。因此，也可以将因噪音等影响而稍微不同的电压称为相应于阈值电压的电压。
显示元件105指的是具有改变亮度、明亮程度、反射率、透过率等的功能的元件。因此，作为显示元件105的例子，可以使用液晶元件、发光元件、有机EL元件、电泳元件等。
注意，可以以参照本实施方式的各个附图描述的内容对其他实施方式描述的内容自由地进行适当的搭配或替换等。
实施方式2
在本实施方式中，示出实施方式1描述的电路及驱动方法的具体例子。
图6A示出图1A、图1B、图2A、图2D的具体例子。开关601的第一端子连接于布线104，而第二端子连接于晶体管101的源极(或漏极)。开关203的第一端子连接于布线103，而第二端子连接于晶体管101的源极(或漏极)。电容元件102的第一端子连接于晶体管101的栅极，而第二端子连接于布线103。开关201的第一端子连接于晶体管101的栅极，而第二端子连接于晶体管101的漏极(或源极)。开关202的第一端子连接于晶体管101的漏极(或源极)，而第二端子连接于显示元件105的第一端子。显示元件105的第二端子连接于布线106。
另外，优选追加开关，以控制晶体管101的漏极(或源极)或栅极的电位。但是，不局限于此。图6B和图6C示出追加开关的例子。在图6B中，追加开关602，其第一端子连接于晶体管101的栅极，而第二端子连接于布线606。在图6C中，追加开关603，其第一端子连接于晶体管101的漏极(或源极)，而第二端子连接于布线606。
另外，布线606可以与另一布线共同使用，以减少布线个数。例如，图6D示出共同使用布线106和布线606而只由布线106构成的情况下的例子。开关602的第一端子连接于晶体管101的栅极，而第二端子连接于布线106。像这样，对开关602的第二端子的连接位置没有限制，而可以将它连接于各种各样的布线。并且，通过与另一布线共同使用，可以减少布线个数。
电路的连接结构不局限于此。只要配置为能够进行所希望的工作，就可以将开关或晶体管等配置在各种各样的位置而实现各种各样的电路结构。
如上所述，可以采用各种结构作为实施方式1所示的结构的例子。再者，虽然示出了图1A、图1B、图2A、图2D的具体例子，但是也可以与此同样示出图1A至图1H、图2A至图2F、图4A至图4F、图5A至图5D的具体例子。
例如，图6E示出图1C和图1D的例子。在图6E中，开关603的第二端子及电容元件102的第二端子(或第二电极)都连接于布线107，而共同使用布线。但是，不局限于此。
再者，图6F示出图4C和图4D的例子。电容元件402B的第一端子连接于晶体管101的漏极(或源极)，而第二端子连接于布线106。
如上所述，图6A至图6F示出实施方式1所示的结构的例子的一部分，但是也可以同样地构成除此以外的例子。
下面，说明工作方法。这里，参照图6B所示的电路进行说明，但是也可以将同样的工作方法适用于除此以外的电路。
首先，如图7A所示，进行初始化。这是将晶体管101的栅极或漏极(或源极)的电位设定为预定的电位的工作。由于该工作，可以得到晶体管101的打开(ON)状态。或者，供给电容元件102预定的电压。因此，电容元件102保持电荷。开关602处于导通状态，而处于打开(ON)状态。开关601、开关201、开关202、开关203优选处于非导通状态，而处于关闭(OFF)状态。但是，不局限于此。注意，优选不使电流流过显示元件105，因此优选处于能够实现其的状态。因此，优选地是，开关202和开关203中的至少一个处于非导通状态，而处于关闭(OFF)状态。
另外，布线606的电位优选低于布线104。布线606的电位优选与布线106大致相同。这里，“大致”指的是在误差的范围内可以说是相同的状态，即在±10％以内的范围相同的情况。另外，电位不局限于此。另外，这些电位是晶体管101为P沟道型晶体管的情况下的。因此，在晶体管101的极性为N沟道型的情况下，优选颠倒电位的上下关系。
接着，如图7B所示，进行图像信号的输入。在这期间，还获得晶体管101的阈值电压。开关601和开关201处于导通状态，而处于打开(ON)状态。开关202、开关203、开关602优选处于非导通状态，而处于关闭(OFF)状态。并且，从布线104供图像信号。此时，电容元件102具有在图7A的期间存储的电荷，因此释放该电荷。因此，晶体管101的栅极的电位接近从布线104供的图像信号加晶体管101的阈值电压(负的数值)的总和电位。就是说，接近比从布线104供的图像信号低晶体管101的阈值电压的绝对值的电位。此时，晶体管101的栅极和源极之间的电压接近晶体管101的阈值电压。通过这些工作，能够同时进行图像信号的输入和阈值电压的获得。另外，在释放电容元件102的电荷的情况下，能够几乎完全地放电。在此情况下，晶体管101几乎不流过电流，因此晶体管101的栅极和源极之间的电压与晶体管101的阈值电压非常接近。但是，也可以在完全放电之前停止放电。
通过这些工作，供给电容元件102相应于阈值电压的电压加图像信号电压的总和电压，而存储相应于该电压的电荷。
注意，在这期间释放电容元件102的电荷的情况下，即使其期间有差异也不成为大问题。这是因为如下缘故：经过一定程度的时间后，几乎完全地放电，因此即使期间的长短不同，对工作的负面影响也小。因此，这种工作可以利用点顺序方式来驱动，而不利用线顺序方式。因此，可以以简单结构实现驱动电路的结构。因此，在以图6A至图6F所示的电路为一个像素时，该像素配置为矩阵形状的像素部和供给像素部信号的驱动电路部双方可以由同一种类的晶体管构成，或者，双方可以形成在同一衬底上。但是不局限于此，而也可以采用线顺序驱动或者将像素部和驱动电路部形成在不同的衬底上。
接着，如图7C所示，校正晶体管101的迁移率等电流特性不均匀。这相当于图1A和图1C等的期间。开关201、开关203处于导通状态，而处于打开(ON)状态。开关601、开关202、开关602优选处于非导通状态，而处于关闭(OFF)状态。通过得到这种状态，通过晶体管101释放电容元件102存储的电荷。像这样，通过晶体管101稍微放电，而可以减少晶体管101的电流不均匀的影响。
接着，如图7D所示，通过晶体管101供给显示元件105电流。这相当于图1B和图1D等的期间。开关202、开关203处于导通状态，而处于打开(ON)状态。开关201、开关601、开关602优选处于非导通状态，而处于关闭(OFF)状态。此时，晶体管101的栅极和源极之间的电压是从相应于阈值电压的电压加图像信号电压的总和电压减去相应于晶体管101的电流特性的电压的电压。因此，可以减少晶体管101的电流特性不均匀的影响，而可以供给显示元件105其大小适当的电流。
另外，在采用图6A所示的电路结构的情况下，在图7A所示的初始化的期间，如图8A所示，可以通过显示元件105控制晶体管101的栅极或漏极(或源极)的电位。开关201、开关202优选处于导通状态，而处于打开(ON)状态。开关601、开关203优选处于非导通状态，而处于关闭(OFF)状态，但是不局限于此。图7B以后的工作可以同样地进行。
另外，在采用图6C所示的电路结构的情况下，在图7A所示的初始化的期间，如图8B所示，可以通过开关603控制晶体管101的栅极或漏极(或源极)的电位。开关201、开关603优选处于导通状态，而处于打开(ON)状态。开关601、开关202、开关203优选处于非导通状态，而处于关闭(OFF)状态，但是不局限于此。图7B以后的工作可以同样地进行。
另外，在图7A至7D中切换各工作时，也可以在该工作之间插入另一工作或另一期间。例如，也可以将图8C所示的状态插入图7A和图7B之间。即使插入这种期间，也没有问题。
注意，可以以参照本实施方式的各个附图描述的内容对其他实施方式描述的内容自由地进行适当的搭配或替换等。
实施方式3
在本实施方式中，示出实施方式1描述的电路及驱动方法的另一具体例子。
图9A示出图1A、图1B、图2A的具体例子。开关901的第一端子连接于布线104，而第二端子连接于晶体管101的栅极。电容元件102的第一端子连接于晶体管101的栅极，而第二端子连接于布线103。开关201的第一端子连接于晶体管101的栅极，而第二端子连接于晶体管101的漏极(或源极)。开关202的第一端子连接于晶体管101的漏极(或源极)，而第二端子连接于显示元件105的第一端子。显示元件105的第二端子连接于布线106。晶体管101的源极(或漏极)连接于布线103。
电路的连接结构不局限于此。只要配置为能够进行所希望的工作，就可以将开关或晶体管等配置在各种各样的位置而实现各种各样的电路结构。
例如，如图9E所示，可以改变开关901的连接。在图9E中，开关901的第一端子连接于布线104，而第二端子连接于晶体管101的漏极(或源极)。
如上所述，可以采用各种结构作为实施方式1所示的结构的例子。再者，虽然示出了图1A、图1B、图2A的具体例子，但是也可以与此同样示出图1A至图1H、图2A至图2F、图4A至图4F、图5A至图5D的具体例子。
下面，说明工作方法。
首先，如图9B所示，进行图像信号的输入。开关901处于导通状态，而处于打开(ON)状态。开关201、开关202优选处于非导通状态，而处于关闭(OFF)状态。并且，从布线104供图像信号。此时，电容元件102存储电荷。
接着，如图9C所示，校正晶体管101的迁移率等电流特性不均匀。这相当于图1A和图1C等的期间。开关201处于导通状态，而处于打开(ON)状态。开关901、开关202优选处于非导通状态，而处于关闭(OFF)状态。通过得到这种状态，通过晶体管101释放电容元件102存储的电荷。像这样，通过晶体管101稍微放电，而可以减少晶体管101的电流不均匀的影响。
接着，如图9D所示，通过晶体管101供给显示元件105电流。这相当于图1B和图1D等的期间。开关202处于导通状态，而处于打开(ON)状态。开关201、开关901优选处于非导通状态，而处于关闭(OFF)状态。此时，晶体管101的栅极和源极之间的电压是从图像信号电压减去相应于晶体管101的电流特性的电压的电压。因此，可以减少晶体管101的电流特性不均匀的影响，而可以供给显示元件105其大小适当的电流。
另外，在采用图9E所示的电路结构的情况下，在图9B所示的期间，开关201和开关901优选处于导通状态，而处于打开(ON)状态。图9C以后的工作可以同样地进行。
另外，在图9A至9E中切换各工作时，也可以在该工作之间插入另一工作或另一期间。
注意，可以以参照本实施方式的各个附图描述的内容对其他实施方式描述的内容自由地进行适当的搭配或替换等。
实施方式4
在本实施方式中，示出实施方式1至3所示的电路的具体例子。
例如，图10示出图6B所示的电路构成一个像素并且将该像素配置为矩阵形状的情况。在图10中，使用P沟道型晶体管实现开关。但是不局限于此，而也可以使用另一极性的晶体管、双方极性的晶体管、二极管或二极管连接的晶体管等。
图6B所示的电路构成相当于一个像素的像素1000M。将其结构与像素1000M相同的像素作为像素1000N、像素1000P、像素1000Q配置为矩阵形状。有时在各像素中根据上下、左右的配置而连接于同一布线。
下面，示出图6B的各元件和像素1000M的各元件的对应关系。布线104对应于布线104M，布线103对应于布线103M，开关601对应于晶体管601M，开关203对应于晶体管203M，晶体管101对应于晶体管101M，电容元件102对应于电容元件102M，开关201对应于晶体管201M，开关202对应于晶体管202M，开关602对应于晶体管602M，显示元件105对应于发光元件105M，布线106对应于布线106M，布线606对应于布线606M。
晶体管601M的栅极连接于布线1002M。晶体管203M的栅极连接于布线1001M。晶体管202M的栅极连接于布线1003M。晶体管201M的栅极连接于布线1004M。晶体管602M的栅极连接于布线1005M。
另外，连接于各晶体管的栅极的布线可以连接于另一像素的布线或同一像素的另一布线。例如，晶体管602M的栅极可以连接于作为像素1000N具有的布线的布线1002N。在此情况下，共同使用布线1005M和布线1002N，而可以不设置布线1005M。
另外，虽然示出使用具有3端子或4端子的晶体管602M作为开关602的情况，但是也可以使用具有2端子的二极管或二极管连接的晶体管。在使用它们的情况下，可以不设置控制晶体管602M的导通或截止的布线1005M。
另外，布线606M可以连接于布线606P、布线606N、布线606Q、布线106M。或者，布线606M可以连接于另一像素具有的布线。
与图10同样地，可以构成各种电路。
注意，可以以参照本实施方式的各个附图描述的内容对其他实施方式描述的内容自由地进行适当的搭配或替换等。
实施方式5
本实施方式中，说明晶体管的结构及制造方法。
图11A至11G示出了晶体管的结构及制造方法的例子。图11A示出了晶体管的结构例子。图11B至11G示出了晶体管的制造方法的例子。
注意，晶体管的结构及制造方法不限于图11A至11G，可以采用各种结构及制造方法。
首先，参照图11A说明晶体管的结构例子。图11A是其结构互不相同的多个晶体管的截面图。这里，为了说明晶体管结构的方便起见，将其结构互不相同的多个晶体管的排列示出于图11A，但是在实际上，晶体管不必如图11A所示那样排列，而可以按需分别设置。
下面，说明构成晶体管的每一层的特征。
作为衬底7011，可以使用玻璃衬底如钡硼硅酸盐玻璃和铝硼硅酸盐玻璃等、石英衬底、陶瓷衬底或包括不锈钢的金属衬底等。此外，也可以使用由以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料或丙烯酸等的柔性合成树脂形成的衬底。通过使用柔性衬底，可以制造可弯曲的半导体装置。柔性衬底在衬底的面积和形状方面没有特别的限制。由此，例如，当使用一边长具有1米以上的矩形衬底作为衬底7011时，可以显著提高生产率。因此，与使用圆形硅衬底的情况相比极具优势。
绝缘膜7012用作基底膜，其防止来自衬底7011的Na等碱金属或碱土金属对半导体元件的特性造成负面影响。绝缘膜7012可以使用包含氧或氮的绝缘膜的单层结构或叠层结构形成，包含氧或氮的绝缘膜例如是氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy，x＞y)或氮氧化硅(SiNxOy，x＞y)等。例如，当采用两层结构形成绝缘膜7012时，优选形成氮氧化硅膜作为第一层绝缘膜，并且形成氧氮化硅膜作为第二层绝缘膜。当采用三层结构形成绝缘膜7012时，优选形成氧氮化硅膜作为第一层绝缘膜，形成氮氧化硅膜作为第二层绝缘膜，并且形成氧氮化硅膜作为第三层绝缘膜。
半导体层7013、7014和7015可以使用非晶半导体、微晶半导体或半非晶半导体(SAS)形成。或者，也可以使用多晶半导体层。SAS是一种具有非晶结构和结晶结构(包括单晶、多晶)之间的中间结构且具有自由能方面稳定的第三状态的半导体，并且包括短程有序且晶格畸变的结晶区域。在膜中的至少一部分区域可以观察到0.5nm至20nm的结晶区域。当以硅作为主要成分时，拉曼光谱向低于520cm-1波数的一侧偏移。在X射线衍射中，可以观察到来源于硅晶格的(111)和(220)的衍射峰。至少包含1原子％以上的氢或卤素，以终止悬空键。通过用材料气体进行辉光放电分解(等离子体CVD)形成SAS。作为材料气体，不仅可以使用SiH4，还可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。或者，也可以混合GeF4。该材料气体也可以用H2或者H2与一种或多种选自He、Ar、Kr和Ne中的稀有气体元素稀释。稀释比率为2倍至1000倍，压力大约为0.1Pa至133Pa，电源频率为1MHz至120MHz，优选为13MHz至60MHz，并且衬底加热温度为300℃以下，即可。作为膜中的杂质元素，大气成分的杂质诸如氧、氮和碳等优选为1×1020cm-1以下。尤其是，氧的浓度为5×1019/cm3以下，优选为1×1019/cm3以下。这里，通过溅射法、LPCVD法或等离子体CVD法等使用以硅(Si)为主要成分的材料(例如SixGe1-x等)形成非晶半导体层，然后，通过诸如激光晶化法、使用RTA或退火炉的热晶化法或使用促进结晶的金属元素的热晶化法等的晶化法使该非晶半导体层结晶化。
绝缘膜7016可以使用包含氧或氮的绝缘膜的单层结构或叠层结构形成，该包含氧或氮的绝缘膜例如是氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)或氮氧化硅(SiNxOy)(x＞y)等。
栅电极7017可以采用导电膜的单层结构、两层或三层导电膜的叠层结构。作为用于栅电极7017的材料，可以使用导电膜。例如，可以使用诸如钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、铬(Cr)、硅(Si)等的元素的单质膜；上述元素的氮化膜(典型地，氮化钽膜、氮化钨膜或氮化钛膜)；组合了上述元素的合金膜(典型地，Mo-W合金或Mo-Ta合金)；或者上述元素的硅化物膜(典型地，钨硅化物膜或钛硅化物膜)等。注意，上述单质膜、氮化膜、合金膜、硅化物膜等可以具有单层结构或叠层结构。
绝缘膜7018可以通过溅射法或等离子体CVD法等使用下列膜的单层或叠层结构形成：如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)氮氧化硅(SiNxOy)(x＞y)等的包含氧或氮的绝缘膜；或如DLC(类金刚石碳)等的包含碳的膜。
绝缘膜7019可以使用如下材料的单层或叠层结构形成：硅氧烷树脂；如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)或氮氧化硅(SiNxOy)(x＞y)等的包含氧或氮的绝缘膜；如DLC(类金刚石碳)等的包含碳的膜；或者如环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯或丙烯酸等的有机材料。注意，硅氧烷树脂相当于包含Si-O-Si键的树脂。硅氧烷的骨架结构由硅(Si)和氧(O)的键构成。作为取代基，也可以使用有机基(如烷基、芳香烃)或氟基。有机基也可以具有氟基。注意，也可以形成直接覆盖栅电极7017的绝缘膜7019而不形成绝缘膜7018。
作为导电膜7023，可以使用诸如Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、Mn等的元素的单质膜、上述元素的氮化膜、组合上述元素的合金膜、上述元素的硅化物膜等。例如，作为包含上述元素中的多个的合金，可以使用包含C及Ti的Al合金、包含Ni的Al合金、包含C及Ni的Al合金、包含C及Mn的Al合金等。例如，在采用叠层结构的情况下，可以采用以Mo或Ti等夹住Al的结构。通过采用该结构，可以提高Al对热或化学反应的耐受力。
接着，参照图11A所示的其结构互不相同的多个晶体管的截面图说明各种结构的特征。
晶体管7001是单漏极晶体管。因为可以通过简单的方法形成单漏极晶体管，所以它具有低制造成本和高成品率的优点。另外，锥形角度为45°以上且小于95°，优选为60°以上且小于95°。或者，锥形角度也可以为小于45°。这里，半导体层7013和7015具有不同的杂质浓度，半导体层7013用作沟道区而半导体层7015用作源区及漏区。通过以这种方式控制杂质量，可以控制半导体层的电阻率。可以将半导体层和导电膜7023之间的电连接状态接近于欧姆接触。另外，作为分别形成杂质量彼此不同的半导体层的方法，可以使用以栅电极7017作为掩模对半导体层掺杂杂质的方法。
晶体管7002是其栅电极7017具有一定程度以上的锥形角的晶体管。因为可以通过简单的方法形成这种晶体管，所以它具有低制造成本和高成品率的优点。这里，半导体层7013、7014和7015具有不同的杂质浓度，半导体层7013用作沟道区，半导体层7014用作轻掺杂漏(LDD)区，并且半导体层7015用作源区及漏区。通过以这种方式控制杂质量，可以控制半导体层的电阻率。可以将半导体层和导电膜7023之间的电连接状态接近于欧姆接触。因为晶体管包括LDD区，所以高电场不容易施加到晶体管内部，而可以抑制由于热载流子导致的元件的退化。另外，作为分别形成杂质量不同的半导体层的方法，可以使用以栅电极7017作为掩模对半导体层掺杂杂质的方法。在晶体管7002中，因为栅电极7017具有一定程度以上的锥形角，所以可以使经过栅电极7017掺杂到半导体层的杂质的浓度具有梯度，而容易形成LDD区。另外，锥形角度为45°以上且小于95°，优选为60°以上且小于95°。或者，锥形角度也可以为小于45°。
晶体管7003是其栅电极7017至少由两层构成且下层栅电极比上层栅电极长的晶体管。在本说明书中，上层栅电极及下层栅电极的形状被称为帽形。当栅电极7017具有帽形时，LDD区可以不追加光掩模地形成。注意，尤其是，将像晶体管7003那样的LDD区与栅电极7017重叠的结构称为GOLD(栅极重叠LDD)结构。作为形成具有帽形的栅电极7017的方法，可以使用下面的方法。
首先，当对栅电极7017进行构图时，通过干蚀刻来蚀刻下层栅电极及上层栅电极，使得其侧面形状具有倾斜(锥形)。然后，通过各向异性蚀刻，加工上层栅电极以使其倾角近于垂直。通过该工序，形成其截面形状为帽形的栅电极。然后，通过进行两次杂质元素的掺杂，形成用作沟道区的半导体层7013，用作LDD区的半导体层7014以及用作源区及漏区的半导体层7015。
注意，将与栅电极7017重叠的LDD区称为Lov区，并且将不与栅电极7017重叠的LDD区称为Loff区。在此，Loff区在抑制截止电流值方面的效果高，而它在通过缓和漏极附近的电场来防止由于热载流子导致的导通电流值的退化方面的效果低。另一方面，Lov区在通过缓和漏极附近的电场来防止导通电流值的退化方面的效果高，而它在抑制截止电流值方面的效果低。因此，优选在各种电路中分别制作具有对应于所需特性的结构的晶体管。例如，当使用半导体装置作为显示装置时，作为像素晶体管优选使用具有Loff区的晶体管以抑制截止电流值。另一方面，作为外围电路中的晶体管，优选使用具有Lov区的晶体管以通过缓和漏极附近的电场来防止导通电流值的退化。
晶体管7004是具有与栅电极7017的侧面接触的侧壁7021的晶体管。当晶体管具有侧壁7021时，可以将与侧壁7021重叠的区域作为LDD区。
晶体管7005是通过使用掩模7022对半导体层进行掺杂来形成LDD(Loff)区的晶体管。通过这种方式，可以准确地形成LDD区，并且可以降低晶体管的截止电流值。
晶体管7006是通过使用掩模对半导体层进行掺杂来形成LDD(Lov)区的晶体管。通过这种方式，可以准确地形成LDD区，并且缓和晶体管的漏极附近的电场，而可以防止导通电流值的退化。
接下来，参照图11B至11G说明一种晶体管的制造方法的例子。
注意，晶体管的结构及制造方法不限于图11A至11G中所示的结构及制造方法，而可以使用各种结构及制造方法。
在本实施方式中，通过利用等离子体处理对衬底701 1的表面、绝缘膜7012的表面、半导体层7013的表面、半导体层7014的表面、半导体层7015的表面、绝缘膜7016的表面、绝缘膜7018的表面或绝缘膜7019的表面进行氧化或氮化处理，可以使半导体层或绝缘膜氧化或氮化。如此，通过利用等离子体处理使半导体层或绝缘膜氧化或氮化，对该半导体层或该绝缘膜的表面进行表面改性，而可以形成比通过CVD法或溅射法形成的绝缘膜更致密的绝缘膜。因此，可以抑制诸如针孔等的缺陷，并且可以提高半导体装置的特性等。注意，将通过进行等离子体处理而形成的绝缘膜7024称为等离子体处理绝缘膜。
注意，作为侧壁7021可以使用氧化硅(SiOx)或氮化硅(SiNx)。作为在栅电极7017的侧面形成侧壁7021的方法，例如，可以使用在形成栅电极7017之后形成氧化硅(SiOx)或氮化硅(SiNx)，然后通过各向异性蚀刻法蚀刻氧化硅(SiOx)或氮化硅(SiNx)膜的方法。通过这样的方法，由于可以仅在栅电极7017的侧面保留氧化硅(SiOx)或氮化硅(SiNx)膜，所以可以在栅电极7017的侧面上形成侧壁7021。
如上所述，说明了晶体管的结构及晶体管的制造方法。这里，布线、电极、导电层、导电膜、端子、通路、插头等优选由如下材料形成：选自由铝(Al)、钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、钕(Nd)、铬(Cr)、镍(Ni)、铂(Pt)、金(Au)、银(Ag)、铜(Cu)、镁(Mg)、钪(Sc)、钴(Co)、锌(Zn)、铌(Nb)、硅(Si)、磷(P)、硼(B)、砷(As)、镓(Ga)、铟(In)、锡(Sn)、氧(O)构成的群中的一种或多种元素；以选自所述群中的一种或多种元素为成分的化合物、合金材料(例如，氧化铟锡(ITO)、氧化铟锌(IZO)、包含氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、氧化锡(SnO)、氧化锡镉(CTO)、铝钕(Al-Nd)、镁银(Mg-Ag)、钼铌(Mo-Nb)等)。或者，布线、电极、导电层、导电膜、端子等优选使用组合这种化合物的物质等形成。或者，优选使用选自所述群中的一种或多种元素和硅的化合物(硅化物)(例如，铝硅、钼硅、镍硅化物等)、选自所述群中的一种或多种元素和氮的化合物(例如，氮化钛、氮化钽、氮化钼等)形成。
另外，硅(Si)也可以包含n型杂质(磷等)或p型杂质(硼等)。通过硅包含杂质，可以提高导电率，或者可以进行与通常的导体同样的工作。因此，硅容易作为布线、电极等利用。
另外，作为硅，可以使用如单晶、多晶(多晶硅)、微晶(微晶硅)等的具有各种晶性的硅。或者，可以使用非晶(非晶硅)等的没有晶性的硅。通过使用单晶硅或多晶硅，可以缩小布线、电极、导电层、导电膜、端子等的电阻。通过使用非晶硅或微晶硅，可以以简单的工序形成布线等。
此外，由于铝或银的导电率高，因此可以减少信号延迟。再者，由于容易进行蚀刻，因此也容易构图，而可以进行微细加工。
此外，由于铜的导电率高，因此可以减少信号延迟。在使用铜的情况下，优选采用叠层结构，以便提高粘合性。
此外，由于钼或钛具有如下优点，所以很优选：即使与氧化物半导体(ITO、IZO等)或硅接触也不引起缺陷；容易蚀刻；其耐热性高等。
此外，由于钨具有其耐热性高等的优点，所以很优选。
此外，由于钕具有其耐热性高等的优点，所以很优选。特别是，当采用钕和铝的合金时，耐热性提高，且铝不容易产生小丘。
此外，由于硅具有能够与晶体管所具有的半导体层同时形成、其耐热性高等的优点，所以很优选。
此外，由于ITO、IZO、ITSO、氧化锌(ZnO)、硅(Si)、氧化锡(SnO)、氧化锡镉(CTO)具有透光性，所以可以将它们使用于透过光的部分。例如，可以用作像素电极、共同电极。
此外，由于IZO容易被蚀刻并加工，所以很优选。在IZO中也不容易发生当蚀刻时的残渣的残留。因此，当使用IZO作为像素电极时，可以减少液晶元件、发光元件中产生的缺陷(短路、取向无序等)。
此外，布线、电极、导电层、导电膜、端子、通路、插头等可以采用单层结构或多层结构。通过采用单层结构，可以使布线、电极、导电层、导电膜、端子等的制造工序简化，减少工序天数，并降低成本。或者，通过采用多层结构，可以当活用每个材料的优点的同时，减少缺点并形成性能优良的布线、电极等。例如，通过将低电阻材料(铝等)包含在多层结构中，可以谋求布线的低电阻化。作为其他例子，通过采用使用高耐热性材料夹着低耐热性材料的叠层结构，可以当活用低耐热性材料的优点的同时，提高布线、电极等的耐热性。例如，优选采用使用包含钼、钛、钕等的层夹着包含铝的层的叠层结构。
此处，在布线、电极等互相直接接触的情况下，有可能彼此受到坏影响。例如，一方布线、电极等的材料进入到另一方布线、电极等的材料中而改变它们的性质，从而不能实现本来的目的。作为其他例子，当形成或制造高电阻部分时发生问题，从而有可能不能正常地制造。在这种情况下，优选采用叠层结构来使用不容易反应的材料夹着或覆盖容易反应的材料。例如，在连接ITO和铝的情况下，优选在ITO和铝之间夹着钛、钼、钕合金。作为其他例子，在连接硅和铝的情况下，优选在硅和铝之间夹着钛、钼、钕合金。
注意，布线是指配置有导电体的零部件。布线形状既可以为线形，又可以配置得短而不是线形。因此，电极被包括在布线。
注意，可以以参照本实施方式的各个附图描述的内容对其他实施方式描述的内容自由地进行适当的搭配或替换等。
实施方式6
在本实施方式中，说明电子设备的例子。
图12A至图12H、图13A至图13D是示出电子设备的图。这些电子设备可以具有外壳9630、显示部9631、扬声器9633、LED灯9634、操作键9635、连接端子9636、传感器9637(它具有测定如下因素的功能：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9638等。
图12A示出移动计算机，除了上述以外还可以具有开关9670、红外端口9671等。图12B示出具备记录介质的便携式图像再现装置(如DVD再现装置)，除了上述以外还可以具有第二显示部9632、记录介质读出部9672等。图12C示出护目镜型显示器，除了上述以外还可以具有第二显示部9632、支撑部9673、耳机9674等。图12D示出便携式游戏机，除了上述以外还可以具有记录介质读出部9672等。图12E示出带电视图像接收功能的数码相机，除了上述以外还可以具有天线9675、快门按钮9676、图像接收部9677等。图12F示出便携式游戏机，除了上述以外还可以具有第二显示部9632、记录介质读出部9672等。图12G示出电视接收机，除了上述以外还可以具有调谐器、图像处理部等。图12H示出便携式电视接收机，除了上述以外还可以具有能够收发信号的充电器9678等。图13A示出显示器，除了上述以外还可以具有支撑台9679等。图13B示出影像拍摄装置，除了上述以外还可以具有外部连接端口9680、快门按钮9676、图像接收部9677等。图13C示出计算机，除了上述以外还可以具有定位装置9681、外部连接端口9680、读写器9682等。图13D示出移动电话，除了上述以外还可以具有发送部、接收部、用于移动电话及移动终端的单波段播放(one-segment broadcasting)部分接收用调谐器等。
图12A至图12H、图13A至图13D所示的电子设备可以具有各种各样的功能。例如，可以具有如下功能：将各种信息(静止图像、活动图像、文字图像等)显示在显示部上；触控面板；显示日历、日期或时刻等；通过利用各种软件(程序)控制处理；进行无线通信；通过利用无线通信功能，与各种计算机网络连接；通过利用无线通信功能，进行各种数据的发送或接收；读出存储在记录介质中的程序或数据来将它显示在显示部上；等等。再者，在具有多个显示部的电子设备中，可以具有如下功能：一个显示部主要显示图像信号，而另一显示部主要显示文字信息；或者，在多个显示部上显示考虑到视差的图像来显示立体图像；等等。再者，在具有图像接收部的电子设备中，可以具有如下功能：拍摄静止图像；拍摄活动图像；对所拍摄的图像进行自动或手工校正；将所拍摄的图像存储在记录介质(外部或内置于影像拍摄装置)中；将所拍摄的图像显示在显示部上；等等。注意，图12A至图12H、图13A至图13D所示的电子设备的功能不局限于上述功能，而可以具有各种各样的功能。
本实施方式所示的电子设备的特征在于：具有用来显示某种信息的显示部。由于在显示部中减少了晶体管的特性不均匀的影响，所以电子设备能够显示非常均匀的图像。
下面，说明半导体装置的应用例子。
图13E示出将半导体装置和建筑物形成为一体的例子。图13E包括外壳9730、显示部9731、作为操作部的遥控装置9732、扬声器9733等。半导体装置被结合到建筑物内作为壁挂式，而不需要较大的空间。
图13F示出在建筑物内将半导体装置和建筑物形成为一体的其他例子。显示面板9741被结合到浴室9742内，从而洗澡的人可以看到显示面板9741。
在本实施方式中，举出墙、浴室作为建筑物。但是，本实施方式不局限于此。半导体装置可以安装在各种建筑物内。
下面，示出将半导体装置和移动物体形成为一体的例子。
图13G示出将半导体装置和汽车形成为一体的例子。显示面板9761被结合到车体9762，并且根据需要能够显示车体的工作或从车体内部或外部输入的信息。另外，也可以具有导航功能。
图13H示出将半导体装置和旅客用飞机形成为一体的例子。图13H示出在将显示面板9782设置在旅客用飞机的座位上方的天花板9781上的情况下使用显示面板9782时的形状。显示面板9782通过铰链部分9783被结合到天花板9781，并且乘客因铰链部分9783伸缩而可以观看显示面板9782。显示面板9782具有通过乘客的操作显示信息的功能。
在本实施方式中，举出汽车、飞机作为移动物体，但是不局限于此，而可以将半导体装置设置在各种移动物体如自动两轮车、自动四轮车(包括汽车、公共汽车等)、火车(包括单轨、铁路客车等)、船等。
注意，可以以参照本实施方式的各个附图描述的内容对其他实施方式描述的内容自由地进行适当的搭配或替换等。
本说明书根据2008年3月5日在日本专利局受理的日本专利申请编号2008-054545而制作，所述申请内容包括在本说明书中。

Claims (10)

1.一种半导体装置的驱动方法，该半导体装置包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、电容元件、显示元件、第一布线及第二布线，包括：
在第一期间，通过所述第一晶体管、所述第二晶体管和所述第四晶体管在所述第一布线和所述电容元件的第一电极之间进行连接；
在第二期间，通过所述第一晶体管、所述第三晶体管和所述第四晶体管在所述第二布线和所述电容元件的所述第一电极之间进行连接，并且使所述第一布线和所述电容元件的所述第一电极之间处于非导通状态；
在第三期间，通过所述第一晶体管、所述第三晶体管和所述第五晶体管在所述第二布线和所述显示元件之间进行连接，
其中，所述第二晶体管电连接到所述第一布线和所述第一晶体管的第一端子，
其中，所述第三晶体管电连接到所述第二布线和所述第一晶体管的所述第一端子，
其中，所述第四晶体管电连接到所述电容元件的所述第一电极和所述第一晶体管的第二端子，
其中，所述第五晶体管电连接到所述显示元件和所述第一晶体管的所述第二端子，
其中，所述第一晶体管的栅极电连接到所述电容元件的所述第一电极，并且
其中，所述电容元件的第二电极电连接到所述第二布线。
2.一种电子设备，包括：
利用根据权利要求1所述的驱动方法的半导体装置；以及
操作开关。
3.一种半导体装置的驱动方法，该半导体装置包括晶体管、电容元件、显示元件、第一布线及第二布线，
其中，所述电容元件电连接到所述晶体管的栅极，
其中，供给所述电容元件图像信号电压，
其中，在第一期间，使所述晶体管的源极和漏极中之一与所述晶体管的栅极之间的连接处于导通状态，使所述晶体管的源极和漏极中另一个与所述第一布线之间的连接处于非导通状态，并且使所述晶体管的源极和漏极中所述另一个与所述第二布线之间的连接处于导通状态，
其中，在第二期间，使所述晶体管的源极及漏极中所述之一和所述晶体管的栅极之间的连接处于导通状态，使所述晶体管的源极及漏极之所述另一个和所述第一布线之间的连接处于导通状态，使所述晶体管的源极及漏极之所述另一个和所述第二布线之间的连接处于非导通状态，并且使所述晶体管的源极及漏极中所述之一和所述显示元件之间的连接处于非导通状态，并且
其中，在第三期间，使所述晶体管的源极及漏极中所述之一和所述晶体管的栅极之间的连接处于非导通状态，使所述晶体管的源极及漏极之所述另一个和所述第一布线之间的连接处于导通状态，使所述晶体管的源极及漏极之所述另一个和所述第二布线之间的连接处于非导通状态，并且使所述晶体管的源极及漏极中所述之一和所述显示元件之间的连接处于导通状态。
4.一种电子设备，包括：
利用根据权利要求3所述的驱动方法的半导体装置；以及
操作开关。
5.一种半导体装置的驱动方法，该半导体装置包括：
晶体管；
控制第一布线和所述晶体管的源极及漏极中之一之间的连接处于导通或非导通状态的第一开关；
控制第二布线和所述晶体管的源极及漏极中所述之一之间的连接处于导通或非导通状态的第二开关；
控制所述晶体管的源极及漏极之另一个和所述晶体管的栅极之间的连接处于导通或非导通状态的第三开关；
控制所述晶体管的源极及漏极之所述另一个和显示元件之间的连接处于导通或非导通状态的第四开关；以及
电连接到所述晶体管的栅极和所述第二布线的电容元件，
其中，在第一期间，使所述第一开关及所述第三开关处于导通状态，并且使所述第二开关及所述第四开关处于非导通状态，并且
其中，在第二期间，使所述第一开关及所述第四开关处于导通状态，并且使所述第二开关及所述第三开关处于非导通状态。
6.根据权利要求5所述的半导体装置的驱动方法，
其中，所述电容元件的第一电极电连接于所述晶体管的栅极，
其中，所述电容元件的第二电极电连接于所述第一布线，并且
其中，供给所述电容元件图像信号电压。
7.一种电子设备，包括：
利用根据权利要求5所述的驱动方法的半导体装置；以及
操作开关。
8.一种半导体装置的驱动方法，该半导体装置包括：
晶体管；
控制第一布线和所述晶体管的源极及漏极中之一之间的连接处于导通或非导通状态的第一开关；
控制第二布线和所述晶体管的源极及漏极中所述之一之间的连接处于导通或非导通状态的第二开关；
控制所述晶体管的源极及漏极之另一个和所述晶体管的栅极之间的连接处于导通或非导通状态的第三开关；
控制所述晶体管的源极及漏极之所述另一个和显示元件之间的连接处于导通或非导通状态的第四开关；以及
电连接到所述晶体管的栅极和所述第二布线的电容元件，
其中，在第一期间，使所述第二开关及所述第三开关处于导通状态，并且使所述第一开关及所述第四开关处于非导通状态，
其中，在第二期间，使所述第一开关及所述第三开关处于导通状态，并且使所述第二开关及所述第四开关处于非导通状态，并且
其中，在第三期间，使所述第一开关及所述第四开关处于导通状态，并且使所述第二开关及所述第三开关处于非导通状态。
9.根据权利要求8所述的半导体装置的驱动方法，
其中，所述电容元件的第一电极电连接于所述晶体管的栅极，
其中，所述电容元件的第二电极电连接于所述第一布线，并且
其中，供给所述电容元件图像信号电压。
10.一种电子设备，包括：
利用根据权利要求8所述的驱动方法的半导体装置；以及
操作开关。
CN200910128516.3A 2008-03-05 2009-03-05 半导体装置的驱动方法 Expired - Fee Related CN101527116B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-054545 2008-03-05
JP2008054545 2008-03-05
JP2008054545 2008-03-05

Publications (2)

Publication Number Publication Date
CN101527116A CN101527116A (zh) 2009-09-09
CN101527116B true CN101527116B (zh) 2014-06-11

Family

ID=41053082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910128516.3A Expired - Fee Related CN101527116B (zh) 2008-03-05 2009-03-05 半导体装置的驱动方法

Country Status (5)

Country Link
US (3) US8305304B2 (zh)
JP (11) JP2009237558A (zh)
KR (1) KR101604981B1 (zh)
CN (1) CN101527116B (zh)
TW (1) TWI457901B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101526475B1 (ko) * 2007-06-29 2015-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
JP2009271199A (ja) 2008-05-01 2009-11-19 Sony Corp 表示装置及び表示装置の駆動方法
JP2009271200A (ja) 2008-05-01 2009-11-19 Sony Corp 表示装置及びその駆動方法
KR101491623B1 (ko) * 2008-09-24 2015-02-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
JP5736114B2 (ja) 2009-02-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置の駆動方法、電子機器の駆動方法
JP2011107692A (ja) * 2009-10-20 2011-06-02 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法、表示装置、及び電子機器。
KR102148664B1 (ko) * 2009-11-06 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101035625B1 (ko) * 2009-11-12 2011-05-19 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
WO2011065230A1 (en) 2009-11-30 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, method for driving the same, and electronic device including the same
KR102067919B1 (ko) 2009-12-18 2020-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 표시 장치
KR101040806B1 (ko) * 2009-12-31 2011-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US9984617B2 (en) 2010-01-20 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device including light emitting element
KR101299256B1 (ko) * 2010-01-29 2013-08-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
KR101770550B1 (ko) 2010-03-12 2017-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법
DE112011101475T5 (de) * 2010-04-28 2013-03-14 Semiconductor Energy Laboratory Co., Ltd. Halbleiteranzeigevorrichtung mit Ansteuerverfahren
US8854220B1 (en) * 2010-08-30 2014-10-07 Exelis, Inc. Indicating desiccant in night vision goggles
US8878589B2 (en) 2011-06-30 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN102881253B (zh) * 2012-09-21 2015-09-09 京东方科技集团股份有限公司 一种像素电路和薄膜晶体管背板
TWI691084B (zh) * 2012-10-24 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2015025978A (ja) * 2013-07-26 2015-02-05 株式会社ジャパンディスプレイ 駆動回路、表示装置、及び駆動方法
CN103500556B (zh) 2013-10-09 2015-12-02 京东方科技集团股份有限公司 一种像素电路及其驱动方法、薄膜晶体管背板
US10483293B2 (en) 2014-02-27 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, and module and electronic appliance including the same
US10055045B2 (en) 2014-05-31 2018-08-21 Synaptics Incorporated Current feedback digital charge accumulator
KR102244075B1 (ko) * 2014-10-29 2021-04-26 삼성디스플레이 주식회사 스캔 구동 장치 및 이를 이용한 표시 장치
US11128786B2 (en) * 2014-11-21 2021-09-21 Apple Inc. Bending a circuit-bearing die
CN118056007A (zh) 2021-09-27 2024-05-17 国立大学法人京都大学 用于生产t细胞的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581273A (zh) * 2003-08-15 2005-02-16 株式会社半导体能源研究所 半导体器件
CN1799081A (zh) * 2003-06-04 2006-07-05 索尼株式会社 像素电路、显示设备以及驱动像素电路的方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3744227B2 (ja) * 1998-09-24 2006-02-08 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP3687399B2 (ja) * 1999-03-16 2005-08-24 セイコーエプソン株式会社 電気光学装置及びその製造方法
US6847341B2 (en) 2000-04-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
JP3931547B2 (ja) * 2000-10-18 2007-06-20 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP2003043995A (ja) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd アクティブマトリックス型ｏｌｅｄ表示装置およびその駆動方法
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP4485119B2 (ja) 2001-11-13 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP2003216100A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
WO2003075256A1 (fr) 2002-03-05 2003-09-12 Nec Corporation Affichage d'image et procede de commande
JP3750616B2 (ja) 2002-03-05 2006-03-01 日本電気株式会社 画像表示装置及び該画像表示装置に用いられる制御方法
JP2004145278A (ja) 2002-08-30 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2004145300A (ja) * 2002-10-03 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電子装置、電気光学装置、電気光学装置の駆動方法及び電子機器
US8035626B2 (en) * 2002-11-29 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
CN1754316B (zh) * 2003-02-28 2011-07-13 株式会社半导体能源研究所 半导体装置及其驱动方法
KR100497246B1 (ko) 2003-04-01 2005-06-23 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
JP2005227310A (ja) * 2004-02-10 2005-08-25 Sanyo Electric Co Ltd 発光素子の駆動方法、画素回路、および表示装置
JP4103850B2 (ja) 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
US7173590B2 (en) 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP2005352398A (ja) * 2004-06-14 2005-12-22 Tohoku Pioneer Corp アクティブマトリクス型発光表示パネル
KR100592641B1 (ko) * 2004-07-28 2006-06-26 삼성에스디아이 주식회사 화소 회로 및 그것을 채용한 유기 발광 표시 장치
JP4327042B2 (ja) 2004-08-05 2009-09-09 シャープ株式会社 表示装置およびその駆動方法
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
JP2006317600A (ja) * 2005-05-11 2006-11-24 Sony Corp 画素回路
KR101174784B1 (ko) 2005-09-06 2012-08-20 엘지디스플레이 주식회사 발광표시장치
EP1764770A3 (en) * 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
KR101324756B1 (ko) * 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
US8004477B2 (en) 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
JP2007148129A (ja) 2005-11-29 2007-06-14 Sony Corp 表示装置及びその駆動方法
JP2007148128A (ja) 2005-11-29 2007-06-14 Sony Corp 画素回路
EP1806724A3 (en) * 2006-01-07 2009-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
KR100698703B1 (ko) * 2006-03-28 2007-03-23 삼성에스디아이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
TW200746022A (en) 2006-04-19 2007-12-16 Ignis Innovation Inc Stable driving scheme for active matrix displays
JP4240059B2 (ja) * 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
KR100811332B1 (ko) 2006-06-19 2008-03-07 비오이 하이디스 테크놀로지 주식회사 유기 전계 발광 표시 장치
JP5245220B2 (ja) * 2006-07-26 2013-07-24 ソニー株式会社 表示装置
JP5055879B2 (ja) 2006-08-02 2012-10-24 ソニー株式会社 表示装置および表示装置の駆動方法
KR100748358B1 (ko) * 2006-08-08 2007-08-09 삼성에스디아이 주식회사 논리 게이트 및 이를 이용한 주사 구동부와 유기전계발광표시장치
KR100821055B1 (ko) * 2006-12-27 2008-04-08 삼성에스디아이 주식회사 유기전계발광 표시장치와 그의 구동방법
KR100876250B1 (ko) * 2007-01-15 2008-12-26 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1799081A (zh) * 2003-06-04 2006-07-05 索尼株式会社 像素电路、显示设备以及驱动像素电路的方法
CN1581273A (zh) * 2003-08-15 2005-02-16 株式会社半导体能源研究所 半导体器件

Also Published As

Publication number Publication date
JP6896051B2 (ja) 2021-06-30
JP2021157187A (ja) 2021-10-07
JP2024040185A (ja) 2024-03-25
US20140327663A1 (en) 2014-11-06
JP2020052417A (ja) 2020-04-02
JP6353945B2 (ja) 2018-07-04
JP6630778B2 (ja) 2020-01-15
JP2021063993A (ja) 2021-04-22
JP2021056530A (ja) 2021-04-08
US20130033470A1 (en) 2013-02-07
JP2015018261A (ja) 2015-01-29
JP2022107733A (ja) 2022-07-22
JP6105780B2 (ja) 2017-03-29
JP2018151668A (ja) 2018-09-27
JP2017129870A (ja) 2017-07-27
US20090225010A1 (en) 2009-09-10
US9824626B2 (en) 2017-11-21
JP2009237558A (ja) 2009-10-15
JP7083946B2 (ja) 2022-06-13
US8791929B2 (en) 2014-07-29
US8305304B2 (en) 2012-11-06
KR101604981B1 (ko) 2016-03-21
CN101527116A (zh) 2009-09-09
KR20090095519A (ko) 2009-09-09
JP6027063B2 (ja) 2016-11-16
JP2016122216A (ja) 2016-07-07
TWI457901B (zh) 2014-10-21
TW200949805A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
CN101527116B (zh) 半导体装置的驱动方法
US20230402547A1 (en) Method for driving semiconductor device
JP6023839B2 (ja) 表示装置、電子機器および移動体
CN104934421B (zh) 半导体装置和显示装置
US8487923B2 (en) Semiconductor device and driving method thereof, and electronic device
CN101419350B (zh) 显示装置
TW202329067A (zh) 半導體裝置及電子設備
CN101833915B (zh) 显示装置、其驱动方法及使用该显示装置的电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140611