JP6094768B2 - セラミック基板複合体およびセラミック基板複合体の製造方法 - Google Patents

セラミック基板複合体およびセラミック基板複合体の製造方法 Download PDF

Info

Publication number
JP6094768B2
JP6094768B2 JP2014512297A JP2014512297A JP6094768B2 JP 6094768 B2 JP6094768 B2 JP 6094768B2 JP 2014512297 A JP2014512297 A JP 2014512297A JP 2014512297 A JP2014512297 A JP 2014512297A JP 6094768 B2 JP6094768 B2 JP 6094768B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
composite
precursor
insulating layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014512297A
Other languages
English (en)
Other versions
JPWO2013161133A1 (ja
Inventor
太治 黒岩
太治 黒岩
中谷 誠一
誠一 中谷
山下 嘉久
嘉久 山下
享 澤田
享 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2013161133A1 publication Critical patent/JPWO2013161133A1/ja
Application granted granted Critical
Publication of JP6094768B2 publication Critical patent/JP6094768B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/017Glass ceramic coating, e.g. formed on inorganic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0139Blade or squeegee, e.g. for screen printing or filling of holes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、セラミック基板複合体およびセラミック基板複合体の製造方法に関する。
セラミック基板は、耐熱性・耐湿性に優れており、また、高周波回路において良好な周波数特性を有する。それ故、セラミック基板は、モバイル機器のRFモジュールや放熱性を利用したパワーLED用の基板や液晶のバックライト向けLED用の基板として用いられる。又、セラミック基板上に導体パターンが形成されたセラミック基板複合体は、ビルドアップ基板のコア基板として用いられている。セラミック基板複合体上に設けられるビルドアップ層は、スパッタリング法、CVD法又はゾル・ゲル法等の薄膜形成技術を用いて形成される。
ビルドアップ基板は、セラミック基板複合体の表面とビルドアップ層との接触状態の影響を受けやすい。すなわち、セラミック基板複合体とビルドアップ層との接触状態は、セラミック基板複合体の表面が平坦ではないと十分に確保できない。それ故、ビルドアップ基板の特性が安定して得られず、又、セラミック基板複合体とビルドアップ層との絶縁性が十分に確保されないという課題を有する。
この課題を解決するために、セラミック基板複合体の表面にガラスコーティングを施して、セラミック基板複合体の表面を平坦にする旨が開示されている(特許文献1、2)。
又、ガラスコーティングを施したセラミック基板複合体の表面を研磨して、セラミック基板上に形成された導体パターンを露出させる内容が開示されている。
特開2005−136396号公報 特開2010−98291号公報
しかしながら、導体パターンを露出させる上で、ガラスコーティングを施したセラミック基板複合体の表面を研磨することは必須である。それ故、セラミック基板複合体の表面を平坦にする工程と、導体パターンを露出させる工程とを両立させることができず、セラミック基板複合体の生産性が悪かった。
そこで、本発明は、セラミック基板複合体の表面を平坦にすることおよび導体パターンを露出させることを両立させることで、生産性が良いセラミック基板複合体およびその製造方法を提供することを目的とする。
記目的を達成するために、本発明では、
セラミック基板上に導体パターン複合体および絶縁層を有して成るセラミック基板複合体の製造方法であって、
セラミック基板上の導体部又はその前駆体を覆うように塗布された絶縁層原料を、濡れ特性に起因して導体部又はその前駆体から濡れはじかせ、それによって、導体パターン複合体又はその前駆体を露出させることを通じて、セラミック基板上に導体パターン複合体と隣接する絶縁層を形成し、および、
導体パターン複合体が導体部および導体部に局所に内在する絶縁部から構成されるとともに、導体パターン複合体の表面と絶縁層の表面とを面一状にする、セラミック基板複合体の製造方法が提供される。
本発明のセラミック基板複合体の製造方法により、セラミック基板複合体の表面を平坦にすること、および導体パターン複合体を露出させることを両立させることができる。それ故、セラミック基板複合体の生産性を良好にすることができる。
又、本発明のセラミック基板複合体は、セラミック基板、導体パターン複合体および絶縁層を有して成る。導体パターン複合体が導体部およびこの導体部に局所的に内在する絶縁部から構成されていることで、表面に凹凸のない導体パターン複合体を形成することができる。それ故、セラミック基板上に相互に接するように形成されている導体パターン複合体の表面と絶縁層の表面とを面一状にすることができる。
本発明のセラミック基板複合体の概略断面図 本発明のセラミック基板複合体の拡大概略断面図 本発明のセラミック基板複合体の第1の製造方法におけるセラミック基板の形成工程によりセラミック基板を形成した際の状態を示す概略断面図 本発明のセラミック基板複合体の第1の製造方法における導体部の前駆体形成工程により導体部の前駆体を形成した際の状態を示す概略断面図 本発明のセラミック基板複合体の第1の製造方法における絶縁層原料の塗布工程により絶縁層原料を塗布した際の状態を示す概略断面図 本発明のセラミック基板複合体の第1の製造方法における導体パターン複合体の前駆体の露出工程により導体パターン複合体の前駆体を露出させた際の状態を示す概略断面図 本発明のセラミック基板複合体の第1の製造方法における本発明のセラミック基板複合体の前駆体の加熱工程により本発明のセラミック基板複合体を形成した際の状態を示す概略断面図 本発明のセラミック基板複合体の第2の製造方法におけるセラミック基板の形成工程によりセラミック基板を形成した際の状態を示す概略断面図 本発明のセラミック基板複合体の第2の製造方法における導体部の前駆体形成工程により導体部の前駆体を形成した際の状態を示す概略断面図 本発明のセラミック基板複合体の第2の製造方法における絶縁層原料の塗布工程により絶縁層原料を塗布した際の状態を示す概略断面図 本発明のセラミック基板複合体の第2の製造方法における導体パターン複合体の形成・露出工程により導体パターン複合体を露出させた際の状態を示す概略断面図 本発明のセラミック基板複合体の第2の製造方法における本発明のセラミック基板複合体の前駆体の加熱工程により本発明のセラミック基板複合体を形成した際の状態を示す概略断面図 本発明のセラミック基板複合体の第2の製造方法における導体部の前駆体形成工程により導体部の前駆体を形成した際の状態を示す平面写真図 本発明のセラミック基板複合体の第2の製造方法における絶縁層原料(厚さ:3.0μm)の塗布工程により絶縁層原料を塗布した際の状態を示す平面写真図 本発明のセラミック基板複合体の第2の製造方法における本発明のセラミック基板複合体の前駆体の加熱工程により本発明のセラミック基板複合体を形成した際の状態を示す平面写真図 本発明のセラミック基板複合体の第2の製造方法における本発明のセラミック基板複合体の前駆体の加熱工程により本発明のセラミック基板複合体を形成した際の状態を示す拡大平面写真図 本発明のセラミック基板複合体の第2の製造方法における導体部の前駆体形成工程により導体部の前駆体を形成した際の状態を示す平面写真図 本発明のセラミック基板複合体の第2の製造方法における絶縁層原料の塗布工程により絶縁層原料(厚さ:10.0μm)を塗布した際の状態を示す平面写真図 本発明のセラミック基板複合体の第2の製造方法における本発明のセラミック基板複合体の前駆体の加熱工程により本発明のセラミック基板複合体を形成した際の状態を示す平面写真図
まず、本発明のセラミック基板複合体について説明する。本発明でいう「セラミック基板複合体」とは、セラミック基板と、セラミック基板上に形成された導体パターン複合体および絶縁層との複合体(又は集合体)を指す。又、本発明でいう「導体パターン複合体」とは、導体部と、導体部に局所的に内在する絶縁部との複合体(又は集合体)を指す。又、本発明でいう「セラミック基板複合体の前駆体」とは、セラミック基板複合体が形成される前に得られる構造体を指す。更に、本発明でいう「導体パターン複合体の前駆体」とは、導体パターン複合体が形成される前に得られる構造体を指す。
図1Aは、本発明のセラミック基板複合体1の概略断面図である。本発明のセラミック基板複合体1は、セラミック基板2、導体パターン複合体9および絶縁層4を有して成る。導体パターン複合体9と絶縁層4とは、セラミック基板2上に形成されており、相互に接するように形成されている。又、導体パターン複合体9の表面と絶縁層4の表面とは面一状に形成されている。すなわち、導体パターン複合体9と絶縁層4とは実質的に同じ厚さを有している。それ故、セラミック基板2上に1つの層、すなわち単一層が形成されている。
図1Bは、本発明のセラミック基板複合体1の拡大概略断面図である。図1Bに示すように、導体パターン複合体9の一部に絶縁層4が重なるように、導体パターン複合体9と絶縁層4とがセラミック基板2上にて相互に接している。具体的には、導体パターン複合体9の周縁部に絶縁層4が重なるように、導体パターン複合体9と絶縁層4とがセラミック基板2上にて相互に接している。導体パターン複合体9は、セラミック基板2内に形成されたビア12上に設けられ、又、導体部3と絶縁部10とから構成されている。導体部3はAg、Cu又はAu焼結性粒子を含んで成り、各焼結性粒子同士は相互に接している。この焼結性粒子の平均粒径は、1μm〜20μm程度となっており、好ましくは1μm〜10μm程度となっている。なお、本明細書でいう「平均粒径」とは、粒子の電子顕微鏡写真又は光学顕微鏡写真に基づいて例えば300個の粒子の粒径を測定し、その数平均として算出した粒径を実質的に意味している(“粒径”は、粒子のあらゆる方向における長さのうち最大となる長さのことを実質的に指している)。焼結性粒子同士が相互に接して形成された導体部3には、空隙が局所的に形成されている。特に、この空隙は導体部3の表面に多く形成されており、空隙を埋めるように絶縁部10が局所的に内在している。この絶縁部10は絶縁層4を構成する絶縁材から成る。導体パターン複合体9が導体部3およびこの導体部3に局所的に内在する絶縁部10から構成されていることで、導体パターン複合体9の表面は凹凸のない形状となる。それ故、セラミック基板2上に相互に接するように形成されている導体パターン複合体9の表面と絶縁層4の表面とを面一状にすることができる。本明細書でいう導体パターン複合体9の表面が凹凸のない形状であるとは、例えば導体パターン複合体9の表面の算術平均粗さRaが0.5μm以下、好ましくは0.1μm以下となっていることを実質的に意味している。なお、「算術平均粗さ(Ra)」とは、平均線の方向に基準長さLだけ抜き取り、この抜き取り部分における平均線から測定曲線までの偏差の絶対値を合計して得られる値を平均化したものを実質的に意味している。
次に、本発明のセラミック基板複合体1の製造方法について説明する。
本発明のセラミック基板複合体1の製造方法は、セラミック基板上の導体部の前駆体を覆う絶縁層原料が、導体部の前駆体を濡れはじいて、セラミック基板上に塗布した絶縁層原料の方向に移動することを特徴とする。
本発明のセラミック基板複合体1の製造方法は、主として2つの製造方法に分かれる。第1の製造方法と第2の製造方法との相違点は次のとおりである。まず、第1の製造方法は、セラミック基板上の導体部の前駆体を覆う濡れ性の低い絶縁層原料が導体部の前駆体を濡れはじいてセラミック基板上に塗布した絶縁層原料の方向に移動し、それによって、導体パターン複合体の前駆体が露出されることを特徴とする。これに対して、第2の製造方法は、セラミック基板上に形成された導体部の前駆体の焼結温度よりも高く絶縁層原料の焼結温度よりも低い温度の範囲内で焼結を行って、セラミック基板上の導体部を覆う絶縁層原料が導体部を濡れはじいてセラミック基板上に塗布した絶縁層原料の方向に移動し、それによって、導体パターン複合体が露出されることを特徴とする。なお、本明細書でいう「濡れ性」とは、液体状の絶縁層原料の導体部又はその前駆体への親和性を指す。又、第1の製造方法と第2の製造方法との相違点を説明した上で、下記に各製造方法について説明する。
まず、本発明のセラミック基板複合体1の第1の製造方法について説明する。
<第1の製造方法>
(セラミック基板2の形成工程)
まず、セラミック成分、ガラス成分および有機バインダ成分を含んで成るシート状部材であるグリーンシートを形成する。セラミック成分しては、アルミナ粉末(平均粒径:0.5〜10μm程度)であってよい。又、ガラス成分としては、ホウケイ酸塩ガラス粉末(平均粒径:1〜20μm程度)であってよい。又、有機バインダ成分としては、例えば、ポリビニルブチラール樹脂、アクリル樹脂、酢酸ビニル共重合体、ポリビニルアルコールおよび塩化ビニル樹脂から成る群から選択される少なくとも1種以上の成分であってよい。あくまでも例示にすぎないが、グリーンシートは、アルミナ粉末を40〜50wt%、ガラス粉末を30〜40wt%および有機バインダ成分を10〜30wt%含んで成ってよい。又、グリーンシートを構成する固体成分と有機バインダ成分との重量比は、80〜90:10〜20程度であってよい。なお、グリーンシートを構成する固体成分とは、アルミナ粉末を50〜60wt%およびガラス粉末を40〜50wt%含んで成るものである。更に、グリーンシートは、その他の成分を含んで成ってよく、例えば、フタル酸エステル、フタル酸ジブチル等のグリーンシートに柔軟性を与える可塑剤、グリコール等のケトン類の分散剤や有機溶剤等を含んで成ってよい。グリーンシートの厚さは、30μm〜500μm程度、例えば60〜350μm程度であってよい。
又、グリーンシートに、例えば、NCパンチプレス又は炭酸ガスレーザ等によって孔を形成し、その孔に導体ペーストを充填することで層間接続用のビア12の前駆体を形成してよい。又、グリーンシート上に内層配線用のビア12の前駆体を形成してよい。なお、ビア12の前駆体の材料は、半導体集積回路LSIのパッケージ配線基板として常套的に使用、採用されているものであればよい。例えば、ビア12の前駆体の材料は、Ag粉末と、接着強度を得るためのガラスフリットと、例えば、エチルセルロースとターピネオールとの有機混合物等の有機ビヒクルとを含んで成るものであればよい。
このグリーンシートを、少なくとも2枚積層、加圧し、次いで800℃〜1000℃の温度条件の下で、好ましくは850℃〜950℃の温度条件の下で、0.1〜3時間程加熱処理行って、図2Aに示すように、ビア12を備えたセラミック基板1を形成する。
(導体部3の前駆体7の形成工程)
次に、図2Bに示すように、スクリーン印刷法を用いて、導体ペーストを所望のパターンに印刷し、導体部3の前駆体7を形成する。導体部3の前駆体7の材料は、半導体集積回路LSIのパッケージ配線基板として常套的に使用、採用されているものであればよい。例えば、導体部3の前駆体7の材料は、Ag、Cu又はAu粒子と、接着強度を得るためのガラスフリットと、例えば、エチルセルロースとターピネオールとの有機混合物等の有機ビヒクルとを含んで成るものであればよい。この時のAg、Cu又はAu粒子は焼結性粒子ではない。
(絶縁層原料5の塗布工程)
次に、図2Cに示すように、導体部3の前駆体7が形成されたセラミック基板1上に、この導体部3の前駆体7を覆うようにスキージを用いて絶縁層原料5を塗布する。第1の製造方法における「絶縁層原料5」とは、SiO又はAlOを含んで成る絶縁性を有する無機成分を樹脂組成物に分散したものであって、導体部3の前駆体7に対して濡れ性が低いものを指す。又、導体部3の前駆体7に対して濡れ性を低くするため、樹脂組成物は、例えば、エチルセルロースとターピネオールとの有機混合物に、フッ素系樹脂、シリコン系樹脂、イミド系樹脂及びエポキシ系樹脂から選択される少なくとも1つを有している。又、絶縁層原料5の粘度は、セラミック表面の一面に均一に塗布できる程度の粘度を有していることが好ましい。
(導体パターン複合体9の前駆体11の露出工程)
次に、水平かつ振動のない場所に5〜10分程度放置し、導体部3の前駆体7を覆う絶縁層原料5を濡れ特性に起因して導体部3の前駆体7から濡れはじかせることで、導体部3の前駆体7を覆う絶縁層原料5がセラミック基板上に塗布された絶縁層原料の方向に移動する。これにより、図2Dに示すように、導体パターン複合体9の前駆体が絶縁層原料5より露出して、セラミック基板複合体1の前駆体が得られる。なお、この時、相互に接する導体部3の前駆体7を構成するAg、Cu又はAu粒子間に局所的に形成される空隙に、絶縁層原料5が導体部3の前駆体7を濡れはじく際に隙間なく入り込み、絶縁部10の前駆体8が形成される。それ故、導体部3の前駆体7と絶縁部10の前駆体8とを有する導体パターン複合体9の前駆体11の表面には凹凸部が形成されない。
(セラミック基板複合体1の前駆体の加熱工程)
次に、図2Eに示すように、セラミック基板複合体1の前駆体を加熱処理してセラミック基板複合体1を得る。すなわち、セラミック基板複合体1の前駆体を加熱処理することで、その構成要素である導体パターン複合体9の前駆体11が導体パターン複合体9になり、又、絶縁層原料5が絶縁層4になるのである。それ故、セラミック基板2、導体パターン複合体9および絶縁層4(厚さ:1.0μm〜10.0μm程度、好ましくは1.0μm〜3.0μm程度)を有して成るセラミック基板複合体1が得られる。なお、セラミック基板複合体1の前駆体の処理条件としては、500℃〜1000℃の温度条件の下で、好ましくは850℃〜950℃温度条件の下で、0.1時間〜3時間程BOX型焼成炉で加熱処理を行うことが好ましい。
この時、セラミック基板複合体1を構成する導体パターン複合体9と絶縁層4とは、セラミック基板2上に相互に接するように形成されている。又、導体パターン複合体9の表面と絶縁層4の表面とは面一状に形成されている。すなわち、導体パターン複合体9と絶縁層4とは、セラミック基板2上に実質的に1つの層を形成しているのである。それ故、全体として、セラミック基板複合体1の表面を平坦にし、かつセラミック基板複合体1の強度を高めることができる。
又、セラミック基板複合体1の表面を平坦にし、かつセラミック基板複合体1の強度を高めることができることで、以下の効果も奏することができる。すなわち、セラミック基板複合体1上に半導体、半導体IC、回路基板、モジュール部品又は受動部品等の電子部品を実装した際のセラミック基板複合体1と電子部品との接続不良を回避することができる。
以上の事から、本発明のセラミック基板複合体1の製造方法は、セラミック基板複合体の表面を平坦にすること、および導体パターン複合体9を露出させることを両立させることができる。それ故、セラミック基板複合体の生産性を良好にすることができる。
次に、本発明のセラミック基板複合体1の第2の製造方法について説明する。
<第2の製造方法>
(セラミック基板2の形成工程)
まず、セラミック成分、ガラス成分および有機バインダ成分を含んで成るシート状部材であるグリーンシートを形成する。セラミック成分しては、アルミナ粉末(平均粒径:0.5〜10μm程度)であってよい。又、ガラス成分としては、ホウケイ酸塩ガラス粉末(平均粒径:1〜20μm程度)であってよい。又、有機バインダ成分としては、例えば、ポリビニルブチラール樹脂、アクリル樹脂、酢酸ビニル共重合体、ポリビニルアルコールおよび塩化ビニル樹脂から成る群から選択される少なくとも1種以上の成分であってよい。あくまでも例示にすぎないが、グリーンシートは、アルミナ粉末を40〜50wt%、ガラス粉末を30〜40wt%および有機バインダ成分を10〜30wt%含んで成ってよい。又、グリーンシートを構成する固体成分と有機バインダ成分との重量比は、80〜90:10〜20程度であってよい。なお、グリーンシートを構成する固体成分とは、アルミナ粉末を50〜60wt%およびガラス粉末を40〜50wt%含んで成るものである。更に、グリーンシートは、その他の成分を含んで成ってよく、例えば、フタル酸エステル、フタル酸ジブチル等のグリーンシートに柔軟性を与える可塑剤、グリコール等のケトン類の分散剤や有機溶剤等を含んで成ってよい。グリーンシートの厚さは、30μm〜500μm程度、例えば60〜350μm程度であってよい。
又、グリーンシートに、例えば、NCパンチプレス又は炭酸ガスレーザ等によって孔を形成し、その孔に導体ペーストを充填することで層間接続用のビア12の前駆体を形成してもよい。又、グリーンシート上に内層配線用のビア12の前駆体を形成してもよい。なお、ビア12の前駆体の材料は、半導体集積回路LSIのパッケージ配線基板として常套的に使用、採用されているものであればよい。例えば、ビア12の前駆体の材料は、Ag粉末と、接着強度を得るためのガラスフリットと、例えば、エチルセルロースとターピネオールとの有機混合物等の有機ビヒクルとを含んで成るものであればよい。
このグリーンシートを、少なくとも2枚積層、加圧し、次いで800℃〜1000℃の温度条件の下で、好ましくは850℃〜950℃の温度条件の下で、0.1〜3時間程加熱処理行って、図3Aに示すように、ビア12を備えたセラミック基板1を形成する。
(導体部3の前駆体7の形成工程)
次に、図3Bに示すように、スクリーン印刷法を用いて、導体ペーストを所望のパターンに印刷し、導体部3の前駆体7を形成する。導体部3の前駆体7の材料は、半導体集積回路LSIのパッケージ配線基板として常套的に使用、採用されているものであればよい。例えば、導体部3の前駆体7の材料は、Ag、Cu又はAu粒子と、接着強度を得るためのガラスフリットと、例えば、エチルセルロースとターピネオールとの有機混合物等の有機ビヒクルとを含んで成るものであればよい。更に、導体部3の前駆体7の材料は10〜100nmのAg、Cu又はAu粒子を含んで成ることが好ましい。
(絶縁層原料の塗布工程)
次に、図3Cに示すように、導体部3の前駆体7が形成されたセラミック基板1上に、この導体部3の前駆体7を覆うようにスキージを用いて絶縁層原料6を塗布して、セラミック基板複合体1の前駆体を形成する。第2の製造方法における「絶縁層原料6」とは、SiO又はAlOを含んで成る絶縁性を有する無機成分を、例えば、エチルセルロース、ポリイミド樹脂、テフロン(登録商標)樹脂又はエポキシ樹脂等とターピネオールとの有機混合物である樹脂組成物に分散したものを指す。又、絶縁層原料6の粘度は、セラミック表面の一面に均一に塗布できる程度の粘度を有していることが好ましい。
(導体パターン複合体9の形成工程 / 導体パターン複合体9の露出工程)
次に、導体部3の前駆体7の焼結温度よりも高く、絶縁層原料6の焼結温度よりも低い温度の範囲内の温度で、具体的には300℃〜500℃の範囲内の温度で、BOX型焼成炉にて0.5時間程導体部3の前駆体7の加熱処理を行う。この加熱処理により、導体パターン複合体9を形成することができる。又、導体パターン複合体9の形成と共に、導体部3を覆う絶縁層原料6を濡れ特性に起因して導体部3から濡れはじかせることで、導体部3を覆う絶縁層原料6がセラミック基板2上に塗布された絶縁層原料6の方向に移動する。これにより、図3Dに示すように、導体パターン複合体9が導体部3を覆う絶縁層原料6より露出して、セラミック基板複合体1の前駆体が得られる。なお、この時、相互に接する導体部3を構成するAg、Cu又はAu焼結性粒子間に局所的に形成される空隙に、絶縁層原料6が導体部3を濡れはじく際に隙間なく入り込み、絶縁部10が形成される。それ故、導体部3と絶縁部10とを有する導体パターン複合体9の表面には凹凸部が形成されない。
(セラミック基板複合体1の前駆体の加熱工程)
次に、セラミック基板複合体1の前駆体を、絶縁層原料6の焼結温度よりも高い温度で、具体的には500℃〜1000℃の範囲内の温度で、0.1時間〜3時間程BOX型焼成炉で加熱処理を行う。好ましくはセラミック基板複合体1の前駆体を、850℃〜950℃の範囲内の温度で、0.5時間程BOX型焼成炉で加熱処理を行うことが好ましい。この加熱処理により、セラミック基板複合体1の前駆体の構成要素である絶縁層原料6を絶縁層4にすることができる。すなわち、図3Eに示すように、セラミック基板複合体1の前駆体を、セラミック基板2、導体パターン複合体9および絶縁層4(厚さ:1.0μm〜10.0μm程度、好ましくは1.0μm〜3.0μm程度)を有して成るセラミック基板複合体1にすることができる。
この時、セラミック基板複合体1を構成する導体パターン複合体9と絶縁層4とは、セラミック基板2上に相互に接するように形成されている。又、導体パターン複合体9の表面と絶縁層4の表面とは面一状に形成されている。すなわち、導体パターン複合体9と絶縁層4とは、セラミック基板2上に1つの層を形成しているのである。それ故、全体として、セラミック基板複合体1の表面を平坦にし、かつセラミック基板複合体1の強度を高めることができる。
又、セラミック基板複合体1の表面を平坦にし、かつセラミック基板複合体1の強度を高めることができることで、以下の効果も奏することができる。すなわち、セラミック基板複合体1上に半導体、半導体IC、回路基板、モジュール部品又は受動部品等の電子部品を実装した際のセラミック基板複合体1と電子部品との接続不良を回避することができる。
次に、本発明の実施例について説明する。
(実施例1)
<絶縁層原料6の厚さ:約3.0μm>
まず、本発明のセラミック基板複合体1の第2製造方法により、本発明のセラミック基板複合体1の形成を試みた。
(セラミック基板2の形成工程)
まず、セラミック成分、ガラス成分および有機バインダ成分を含んで成るシート状部材であるグリーンシートを形成した。次いで、このグリーンシートを、少なくとも2枚積層、加圧し、次いで850℃〜950℃の温度条件の下で加熱処理行って、セラミック基板1を形成した。
(導体部3の前駆体7の形成工程)
次に、図4Aに示すように、スクリーン印刷法を用いて、導体ペーストを所望のパターンに印刷し、導体部3の前駆体7を形成した。導体部3の前駆体7の材料は、10〜100nmのAg粒子を含んで成るAg粒子と、接着強度を得るためのガラスフリットと、エチルセルロースとターピネオールとの有機混合物等の有機ビヒクルとを含んで成るものである。
(絶縁層原料6の塗布工程)
次に、図4Bに示すように、導体部3の前駆体7が形成されたセラミック基板1上に、この導体部3の前駆体7を視認できない程度に覆うようにスキージを用いて絶縁層原料6(厚さ:約3.0μm)を塗布した。この絶縁層原料6は、ガラスをエチルセルロースとターピネオールとの有機混合物である樹脂組成物に分散したものである。
(導体パターン複合体9の形成工程 / 導体パターン複合体9の露出工程)
次に、300℃〜500℃の範囲内の温度で、BOX型焼成炉にて0.5時間導体部3の前駆体7の加熱処理を行った。この加熱処理により、導体パターン複合体9を形成した。又、導体パターン複合体9の形成と共に、導体部3を覆う絶縁層原料6(厚さ:約3.0μm)を濡れ特性に起因して導体部3から濡れはじかせた。これにより、導体パターン複合体9が、導体部3を覆う絶縁層原料6より露出した。以上により、セラミック基板複合体1の前駆体が得られた。
(セラミック基板複合体1の前駆体の加熱工程)
次に、セラミック基板複合体1の前駆体を、850℃〜950℃の範囲内の温度で、0.5時間程BOX型焼成炉で加熱処理を行った。この加熱処理により、絶縁層原料6を絶縁層4にすることができた。
以上の工程を踏んで、図4Cに示すように、導体パターン複合体9が露出した本発明のセラミック基板複合体1を得た。又、図4Dに示すように、本発明のセラミック基板複合体1において、導体パターン複合体9が露出していることを確認した。
(実施例2)
<絶縁層原料6厚さ:約10.0μm>
次に、本発明のセラミック基板複合体1の第2製造方法により、本発明のセラミック基板複合体1の形成を試みた。
(セラミック基板2の形成工程)
まず、セラミック成分、ガラス成分および有機バインダ成分を含んで成るシート状部材であるグリーンシートを形成した。次いで、このグリーンシートを、少なくとも2枚積層、加圧し、次いで850℃〜950℃の温度条件の下で加熱処理行って、セラミック基板1を形成した。
(導体パターン3の前駆体7の形成工程)
次に、図5Aに示すように、スクリーン印刷法を用いて、導体ペーストを所望のパターンに印刷し、導体部3の前駆体7を形成した。導体部3の前駆体7の材料は、10〜100nmのAg粒子を含んで成るAg粒子と、接着強度を得るためのガラスフリットと、エチルセルロースとターピネオールとの有機混合物等の有機ビヒクルとを含んで成るものである。
(絶縁層原料6の塗布工程)
次に、図5Bに示すように、導体部3の前駆体7が形成されたセラミック基板1上に、この導体部3の前駆体7を視認できない程度に覆うようにスキージを用いて絶縁層原料6(厚さ:約10.0μm)を塗布した。この絶縁層原料6は、ガラスをエチルセルロースとターピネオールとの有機混合物である樹脂組成物に分散したものである。
(導体パターン複合体9の形成工程 / 導体パターン複合体9の露出工程)
次に、300℃〜500℃の範囲内の温度で、BOX型焼成炉にて0.5時間導体部3の前駆体7の加熱処理を行った。この加熱処理により、導体パターン複合体9を形成した。又、導体パターン複合体9の形成と共に、導体部3を覆う絶縁層原料6(厚さ:約10.0μm)を濡れ特性に起因して導体部3から濡れはじかせた。これにより、導体パターン複合体9が、導体部3を覆う絶縁層原料6より露出した。以上により、セラミック基板複合体1の前駆体が得られた。
(セラミック基板複合体1の前駆体の加熱工程)
次に、セラミック基板複合体1の前駆体を、850℃〜950℃の範囲内の温度で、0.5時間程BOX型焼成炉で加熱処理を行った。この加熱処理により、絶縁層原料6を絶縁層4にすることができた。
以上の工程を踏んで、図5Cに示すように、導体パターン複合体9が露出した本発明のセラミック基板複合体1を得た。
以上、本発明のセラミック基板複合体1と本発明のセラミック基板複合体1の製造方法とについて説明してきた。しかし、本発明は、これに限定されることなく、特許請求の範囲に規定される発明の範囲から逸脱することなく種々の変更が当業者によってなされると理解されよう。
なお、上述のような本発明は、次の態様を包含している。
第1の態様:
セラミック基板上に、導体パターン複合体と絶縁層とを有して成るセラミック基板複合体であって、
前記絶縁層が前記導体パターン複合体の一部と重なるように、前記導体パターン複合体と前記絶縁層とが前記セラミック基板上に交互に設けられており、また、前記導体パターン複合体が導体部および該導体部に局所的に内在する絶縁部から構成されており、前記絶縁部が前記絶縁層を構成する絶縁材である、セラミック基板複合体。
第2の態様:
上記第1の態様において、前記導体パターン複合体と前記絶縁層とが面一状になるように、前記セラミック基板上に前記導体パターン複合体と前記絶縁層とが交互に設けられている、セラミック基板複合体。
第3の態様:
上記第1又は第2の態様において、前記導体パターン複合体と前記絶縁層とが単一層を成している、セラミック基板複合体。
第4の態様:
上記第1〜第3の態様のいずれかにおいて、前記導体パターン複合体が、前記セラミック基板のビア上に設けられている、セラミック基板複合体。
第5の態様:
上記第1〜第3の態様のいずれかにおいて、前記絶縁層は無機成分を含んで成る、セラミック基板複合体。
第6の態様:
上記第5の態様において、前記無機成分は、SiO又はAlOを含んで成る、セラミック基板複合体。
第7の態様:
上記第1〜第4の態様のいずれかにおいて、前記導体パターン複合体には、Ag、Cu又はAu粒子が少なくとも含まれて成る、セラミック基板複合体。
第8の態様:
上記第7の態様において、前記Ag、Cu又はAu粒子には、10〜100nmのAg、Cu又はAu粒子が含まれて成る、セラミック基板複合体。
第9の態様:
セラミック基板上に導体パターン複合体および絶縁層を有して成るセラミック基板複合体の製造方法であって、
前記セラミック基板上の導体部又はその前駆体を覆うように塗布された絶縁層原料を、濡れ特性に起因して前記導体部又はその前駆体から濡れはじかせ、それによって、前記導体パターン複合体又はその前駆体を露出させることを通じて、前記セラミック基板上に前記導体パターン複合体と隣接する前記絶縁層を形成する、セラミック基板複合体の製造方法。
第10の態様:
上記第9の態様において、
(i) 前記セラミック基板上に、前記導体部の前駆体を形成する工程、
(ii)前記導体部の前駆体を覆うように、前記導体部の前駆体に対して濡れ性の低い前記絶縁層原料を塗布する工程、
(iii)前記導体部の前駆体を覆う前記濡れ性の低い前記絶縁層原料が、前記導体部の前駆体を濡れはじいて、前記導体パターン複合体の前駆体を露出させ、前記セラミック基板複合体の前駆体を形成する工程、および
(iv)前記セラミック基板複合体の前駆体を加熱して、前記セラミック基板上に前記導体パターン複合体と隣接する前記絶縁層を形成する工程を含む、セラミック基板複合体の製造方法。
第11の態様:
上記第9の態様において、
(i)前記セラミック基板上に、前記導体部の前駆体を形成する工程、
(ii)前記導体部の前駆体を覆うように、前記絶縁層原料を塗布する工程、
(iii)前記導体部の前駆体の焼結温度よりも高く、かつ前記絶縁層原料の焼結温度よりも低い温度で加熱して、前記導体パターン複合体を形成しつつ、前記導体部から前記セラミック基板上の導体部を覆う絶縁層原料を濡れ特性に起因して濡れはじかせ、それによって、前記導体パターン複合体を露出させ、前記セラミック基板複合体の前駆体を形成する工程、および
(iv)前記絶縁層原料の焼結温度よりも高い温度で、前記セラミック基板複合体の前駆体を加熱して、前記セラミック基板上に前記導体パターン複合体と隣接する前記絶縁層を形成する工程を含む、セラミック基板複合体の製造方法。
第12の態様:
上記第9〜第11の態様のいずれかにおいて、前記導体パターン複合体と前記絶縁層とが面一状になるように、前記セラミック基板上に前記導体パターン複合体と隣接する前記絶縁層を形成する、セラミック基板複合体の製造方法。
第13の態様:
上記第9〜第12の態様のいずれかにおいて、前記絶縁層が前記導体パターン複合体の一部と重なるように、前記セラミック基板上に前記導体パターン複合体と隣接する前記絶縁層を形成する、セラミック基板複合体の製造方法。
第14の態様:
上記第9〜第13の態様のいずれかにおいて、前記導体パターン複合体を前記セラミック基板のビア上に設ける、セラミック基板複合体の製造方法。
第15の態様:
上記第9〜第11の態様のいずれかにおいて、前記絶縁層原料には、無機成分および樹脂組成物が含まれる、セラミック基板複合体の製造方法。
第16の態様:
上記第15の態様において、前記無機成分には、SiO又はAlOが含まれて成る、セラミック基板複合体の製造方法。
第17の態様:
上記第15の態様において、前記樹脂組成物には、フッ素系樹脂、シリコン系樹脂、イミド系樹脂及びエポキシ系樹脂から選択される少なくとも1つが含まれる、セラミック基板複合体の製造方法。
第18の態様:
上記第9〜第14の態様のいずれかにおいて、前記導体パターン複合体には、Ag、Cu又はAu粒子が含まれる、セラミック基板複合体の製造方法。
第19の態様:
上記第18の態様において、前記Ag、Cu又はAu粒子には、10〜100nmのAg、Cu又はAu粒子が含まれる、セラミック基板複合体の製造方法。
本発明のセラミック基板複合体は、例えば、プローブカード向けビルドアップ基板のコア基板として用いられる。
関連出願の相互参照
本出願は、日本国特許出願第2012−103429号(出願日:2012年4月27日、発明の名称:「セラミック基板複合体およびセラミック基板複合体の製造方法」)に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は、全てこの引用により本明細書に含まれるものとする。
1 セラミック基板複合体
2 セラミック基板
3 導体部
4 絶縁層
5 絶縁層原料
6 絶縁層原料
7 導体部の前駆体
8 絶縁部の前駆体
9 導体パターン複合体
10 絶縁部
11 導体パターン複合体の前駆体
12 ビア

Claims (11)

  1. セラミック基板上に導体パターン複合体および絶縁層を有して成るセラミック基板複合体の製造方法であって、
    前記セラミック基板上の導体部又はその前駆体を覆うように塗布された絶縁層原料を、濡れ特性に起因して前記導体部又はその前駆体から濡れはじかせ、それによって、前記導体パターン複合体又はその前駆体を露出させることを通じて、前記セラミック基板上に前記導体パターン複合体と隣接する前記絶縁層を形成し、および、
    前記導体パターン複合体が前記導体部および前記導体部に局所に内在する絶縁部から構成されるとともに、前記導体パターン複合体の表面と前記絶縁層の表面とを面一状にする、セラミック基板複合体の製造方法。
  2. (i) 前記セラミック基板上に、前記導体部の前駆体を形成する工程、
    (ii)前記導体部の前駆体を覆うように、前記導体部の前駆体に対して濡れ性の低い前記絶縁層原料を塗布する工程、
    (iii)前記導体部の前駆体を覆う前記濡れ性の低い前記絶縁層原料が、前記導体部の前駆体を濡れはじいて、前記導体パターン複合体の前駆体を露出させ、前記セラミック基板複合体の前駆体を形成する工程、および
    (iv)前記セラミック基板複合体の前駆体を加熱して、前記セラミック基板上に前記導体パターン複合体と隣接する前記絶縁層を形成する工程を含む、請求項に記載のセラミック基板複合体の製造方法。
  3. (i)前記セラミック基板上に、前記導体部の前駆体を形成する工程、
    (ii)前記導体部の前駆体を覆うように、前記絶縁層原料を塗布する工程、
    (iii)前記導体部の前駆体の焼結温度よりも高く、かつ前記絶縁層原料の焼結温度よりも低い温度で加熱して、前記導体パターン複合体を形成しつつ、前記導体部から前記セラミック基板上の導体部を覆う絶縁層原料を濡れ特性に起因して濡れはじかせ、それによって、前記導体パターン複合体を露出させ、前記セラミック基板複合体の前駆体を形成する工程、および
    (iv)前記絶縁層原料の焼結温度よりも高い温度で、前記セラミック基板複合体の前駆体を加熱して、前記セラミック基板上に前記導体パターン複合体と隣接する前記絶縁層を形成する工程を含む、請求項に記載のセラミック基板複合体の製造方法。
  4. 前記導体パターン複合体と前記絶縁層とが面一状になるように、前記セラミック基板上に前記導体パターン複合体と隣接する前記絶縁層を形成する、請求項に記載のセラミック基板複合体の製造方法。
  5. 前記絶縁層が前記導体パターン複合体の一部と重なるように、前記セラミック基板上に前記導体パターン複合体と隣接する前記絶縁層を形成する、請求項に記載のセラミック基板複合体の製造方法。
  6. 前記導体パターン複合体を前記セラミック基板のビア上に設ける、請求項に記載のセラミック基板複合体の製造方法。
  7. 前記絶縁層原料には、無機成分および樹脂組成物が含まれる、請求項に記載のセラミック基板複合体の製造方法。
  8. 前記無機成分には、SiO又はAlOが含まれて成る、請求項に記載のセラミック基板複合体の製造方法。
  9. 前記樹脂組成物には、フッ素系樹脂、シリコン系樹脂、イミド系樹脂及びエポキシ系樹脂から選択される少なくとも1つが含まれる、請求項に記載のセラミック基板複合体の製造方法。
  10. 前記導体パターン複合体には、Ag、Cu又はAu粒子が含まれる、請求項に記載のセラミック基板複合体の製造方法。
  11. 前記Ag、Cu又はAu粒子には、10〜100nmのAg、Cu又はAu粒子が含まれる、請求項10に記載のセラミック基板複合体の製造方法。
JP2014512297A 2012-04-27 2012-12-21 セラミック基板複合体およびセラミック基板複合体の製造方法 Expired - Fee Related JP6094768B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012103429 2012-04-27
JP2012103429 2012-04-27
PCT/JP2012/084255 WO2013161133A1 (ja) 2012-04-27 2012-12-21 セラミック基板複合体およびセラミック基板複合体の製造方法

Publications (2)

Publication Number Publication Date
JPWO2013161133A1 JPWO2013161133A1 (ja) 2015-12-21
JP6094768B2 true JP6094768B2 (ja) 2017-03-15

Family

ID=49482491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014512297A Expired - Fee Related JP6094768B2 (ja) 2012-04-27 2012-12-21 セラミック基板複合体およびセラミック基板複合体の製造方法

Country Status (5)

Country Link
US (1) US9320155B2 (ja)
JP (1) JP6094768B2 (ja)
CN (1) CN103688601A (ja)
TW (1) TW201352086A (ja)
WO (1) WO2013161133A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5877932B1 (ja) * 2014-02-26 2016-03-08 日本碍子株式会社 貫通孔を有する絶縁基板
JP6386854B2 (ja) * 2014-09-29 2018-09-05 日本特殊陶業株式会社 セラミック基板
CN105522791B (zh) * 2016-02-03 2017-02-22 武汉华尚绿能科技股份有限公司 高导通夹胶透明玻璃

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232516A (ja) * 1993-02-04 1994-08-19 Ngk Insulators Ltd セラミックス配線基板およびその製造方法
JPH0832239A (ja) * 1994-07-11 1996-02-02 Oki Electric Ind Co Ltd 多層配線基板の製造方法
JP3980801B2 (ja) * 1999-09-16 2007-09-26 株式会社東芝 三次元構造体およびその製造方法
JP3882500B2 (ja) 2000-03-02 2007-02-14 株式会社村田製作所 厚膜絶縁組成物およびそれを用いたセラミック電子部品、ならびに電子装置
CN1790621A (zh) * 2002-04-15 2006-06-21 精工爱普生株式会社 形成配线基片的方法及形成电光装置、电子机器的方法
JP4042497B2 (ja) * 2002-04-15 2008-02-06 セイコーエプソン株式会社 導電膜パターンの形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体
JP2004314447A (ja) * 2003-04-16 2004-11-11 Shin Etsu Polymer Co Ltd フレキシブル積層板およびその製造方法
JP2004319781A (ja) 2003-04-16 2004-11-11 Shin Etsu Polymer Co Ltd フレキシブルプリント基板およびその製造方法
JP2005072329A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 複合配線基板及び電気素子モジュール並びにその製造方法
JP4668577B2 (ja) 2003-10-06 2011-04-13 日本特殊陶業株式会社 薄膜電子部品用セラミック基板及びその製造方法並びにこれを用いた薄膜電子部品
KR101051219B1 (ko) 2003-10-06 2011-07-21 니혼도꾸슈도교 가부시키가이샤 박막 전자부품 및 그 제조방법
JP2005243785A (ja) * 2004-02-25 2005-09-08 Kyocera Corp 高周波モジュールおよび携帯端末機器
JP4666950B2 (ja) * 2004-05-19 2011-04-06 京セラ株式会社 複合体及び複合体の製造方法並びに積層部品の製造方法
JP2005340728A (ja) * 2004-05-31 2005-12-08 Tdk Corp 積層セラミック電子部品、回路基板等、および当該部品、基板等の製造に供せられる電極等を内蔵するセラミックグリーンシートの製造方法
KR100828956B1 (ko) * 2006-06-27 2008-05-13 하나 마이크론(주) Usb 메모리 패키지 및 그 제조 방법
US8937013B2 (en) * 2006-10-17 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor
JP5254589B2 (ja) * 2006-10-17 2013-08-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20100096178A1 (en) 2008-10-17 2010-04-22 Sumsung Electro-Mechanics Co., Ltd. Non-shirinkage ceramic substrate and manufacturing method thereof
JP5316209B2 (ja) * 2009-05-11 2013-10-16 富士通株式会社 回路基板及び回路基板の製造方法
CN103680764A (zh) * 2013-12-12 2014-03-26 东莞市广海大橡塑科技有限公司 一种导电复合体的制作方法

Also Published As

Publication number Publication date
US9320155B2 (en) 2016-04-19
US20140131076A1 (en) 2014-05-15
CN103688601A (zh) 2014-03-26
TW201352086A (zh) 2013-12-16
WO2013161133A1 (ja) 2013-10-31
JPWO2013161133A1 (ja) 2015-12-21

Similar Documents

Publication Publication Date Title
JP5617637B2 (ja) セラミック積層部品とその製造方法
JP3669255B2 (ja) セラミック多層基板の製造方法および未焼成セラミック積層体
JP4096990B2 (ja) セラミック多層基板およびその製造方法
JPWO2008132913A1 (ja) 多層セラミック基板およびその製造方法ならびに電子部品
US20060234021A1 (en) Multi-layer ceramic substrate, method for manufacturing the same and electronic device using the same
JP6094768B2 (ja) セラミック基板複合体およびセラミック基板複合体の製造方法
JP2011040604A (ja) 積層型セラミック電子部品およびその製造方法
JP6113664B2 (ja) 抵抗体内蔵多層ガラスセラミック基板
WO2011102040A1 (ja) 素子搭載用基板およびその製造方法
CN109644559A (zh) 电子器件以及多层陶瓷基板
KR101051219B1 (ko) 박막 전자부품 및 그 제조방법
WO2018037842A1 (ja) セラミック基板及び電子部品内蔵モジュール
KR101088632B1 (ko) 비아 페이스트 조성물
US7348069B2 (en) Ceramic substrate for thin-film electronic components, method for producing the substrate, and thin-film electronic component employing the substrate
JP4535098B2 (ja) 積層型セラミック電子部品の製造方法
JP3757211B2 (ja) 配線基板及びその製造方法
JP5201974B2 (ja) メタライズド基板の製造方法
KR101101489B1 (ko) 세라믹 적층체 및 세라믹 소결체의 제조방법
JP2011238907A (ja) セラミックス基板及びその製造方法
WO2013089128A1 (ja) 導電性組成物、多層セラミック基板およびその製造方法
JP2010034273A (ja) 多層配線基板およびその製造方法
JPH0417392A (ja) 多層セラミック配線基板の製法
KR20240073383A (ko) 절연막 조성물 및 그를 이용한 절연금속기판의 제조 방법
JP4690000B2 (ja) 薄膜電子部品用セラミック基板及びこれを用いた薄膜電子部品
KR100974439B1 (ko) 무소결 세라믹 하이브리드 기판용 비아 페이스트

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170131

R151 Written notification of patent or utility model registration

Ref document number: 6094768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees