JP6060900B2

JP6060900B2 - 光回路

Info

Publication number: JP6060900B2
Application number: JP2013514056A
Authority: JP
Inventors: 中村　滋; 滋中村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2011-05-10
Filing date: 2012-05-10
Publication date: 2017-01-18
Anticipated expiration: 2032-05-10
Also published as: JPWO2012153817A1; US20140334769A1; WO2012153817A1

Description

本発明は、光通信システムや装置間光接続システムに用いられる光回路に関するものである。

光ファイバ通信システムにおいては、波長分割多重（ＷＤＭ：Wavelength Division Multiplexing）技術が普及してきており、今後、波長毎のパス設定の柔軟性向上が期待されている。このような波長パスネットワークを実現していく上で、波長多重された光信号の伝送路と波長毎の光信号の送受信を行う光送受信器との間に、波長毎の光信号の経路を柔軟に設定する機能が必須と考えられる。

複数の伝送路と複数の光送受信器との接続において波長毎の光信号の経路を柔軟に設定する手段としては、例えば特開平５−３０５５２号公報、特開昭６１−１９４４０８号公報、特開平１１−１８１１９号公報に記載される光回路が挙げられる。このような光回路の構成は、分岐選択型光回路と称されることが多い。図５に、分岐選択型光回路の第一の例を示す。この光回路は、伝送路と光送信器との間に配置される場合と、伝送路と光受信器との間に配置される場合でほぼ同様の構成が用いられるが、以下、伝送路と光受信器との間に配置される場合を例にとり説明する。

図５の構成では、伝送路側の４ポート１−１〜１−４と光受信器側の４ポート２−１〜２−４との間が、光分岐素子５１−１〜５１−４と、光ゲート素子群５２−１〜５２−４と、光オア（ＯＲ）素子５３−１〜５３−４とを用いて接続される。光オア素子の代わりに、特開平１１−１８１１９号公報に記載されているような光合流素子が用いられる場合もある。光分岐素子５１−１〜５１−４の各々は、１入力４出力となっている。ポート１−１〜１−４から入力される光信号は、光分岐素子５１−１〜５１−４によって４分岐され、４×４の分岐出力が生成される。この４×４の分岐出力は、光ゲート素子群５２−１〜５２−４を通過した後に光オア素子５３−１〜５３−４に入力される。光ゲート素子群５２−１〜５２−４は、光分岐素子５１−１〜５１−４から入力された４つの分岐出力のそれぞれをオンまたはオフする。光オア素子５３−１〜５３−４は、光ゲート素子群５２−１〜５２−４によってオンまたはオフされた分岐出力を合流させる。こうして、伝送路側のポート１−１〜１−４と光受信器側のポート２−１〜２−４との間で１対１あるいは１対Ｑ（Ｑ≦４）の接続が実現される。

図６に、分岐選択型光回路の第二の例を示す。この場合も、光回路が伝送路と光受信器との間に配置される場合を例にとり説明する。図６の構成では、伝送路側の４ポート１−１〜１−４と光受信器側の４ポート２−１〜２−４との間が、光分岐素子５１−１〜５１−４と、光ゲート素子群５２−１〜５２−４と、光オア素子５３−１〜５３−４とを用いて接続される。ポート１−１〜１−４から入力される光信号は、光分岐素子５１−１〜５１−４によって４分岐される。光ゲート素子群５２−１〜５２−４は、光分岐素子５１−１〜５１−４から入力された４つの分岐出力のそれぞれをオンまたはオフする。光オア素子５３−１〜５３−４は、光ゲート素子群５２−１〜５２−４によってオンまたはオフされた分岐出力を合流させる。こうして、図６に示した構成においても、伝送路側のポート１−１〜１−４と光受信器側のポート２−１〜２−４との間で１対１あるいは１対Ｑ（Ｑ≦４）の接続が実現される。

特開平５−３０５５２号公報によれば、図６の場合には、光分岐素子５１−１と光ゲート素子群５２−１、光分岐素子５１−２と光ゲート素子群５２−２、光分岐素子５１−３と光ゲート素子群５２−３、光分岐素子５１−４と光ゲート素子群５２−４は、それぞれ同一基板上に集積化されており、光ゲート素子群５２−１〜５２−４と光オア素子５３−１〜５３−４との間は光ファイバで接続されている。また、特開平１１−１８１１９号公報によれば、半導体光増幅器を光ゲート素子に用い、光分岐素子と光合流素子と共に同一基板上に集積した構成が記載されている。

図５、図６で説明した光回路を同一基板上に形成する光導波路によって構成する場合、光導波路を交差させる必要が生じる。同一基板上で光導波路を交差させる場合、光信号のロスおよびクロストークが発生し得る。光信号が一つの光経路を伝搬する際の光導波路の交差に起因するロスは、通過する交差の総数が影響する。また、交差に起因するクロストークは、通過する交差のうち他の光信号が交差導波路を伝搬している分を数えることによって見積もられる。

図５の光回路を同一基板上に形成しようとする場合、光分岐素子５１−１〜５１−４と光ゲート素子群５２−１〜５２−４との間で光経路の交差が発生し、一つの光経路における交差の数は最大で９となる。交差一箇所あたりのロスをＬ（ｄＢ）、クロストークをＸ（ｄＢ）とすると、交差に起因するロスは最大で９Ｌ（ｄＢ）、クロストークは９．５＋Ｘ（ｄＢ）発生すると考えられる。ここでは、光分岐素子５１−１〜５１−４と光ゲート素子群５２−１〜５２−４との間の１６本の光経路において同一強度の光信号が伝搬しているものとし、交差一箇所あたりのクロストークが単純に加算されるものとして、一つの光経路あたりのクロストークを算出している。

また、図６の光回路を同一基板上に形成する光導波路によって構成しようとする場合、光ゲート素子群５２−１〜５２−４と光オア素子５３−１〜５３−４との間で光経路の交差が発生し、一つの光経路における交差の数はやはり最大で９となる。交差に起因するロスは最大で９Ｌ（ｄＢ）となる。光ゲート素子群５２−１〜５２−４と光オア素子５３−１〜５３−４との間の１６本の光経路のうち光信号が伝搬しているのは４本であり、それ以外の光経路の光信号は光ゲート素子で遮断されているため、交差に起因するクロストークは最大で５＋Ｘ（ｄＢ）となる。

なお、特開平５−３０５５２号公報では、光分岐素子、光ゲート素子および光選択素子を、全て同一基板上に形成する光導波路によって構成することは想定されていないため、交差の配置に関する記載および示唆はない。また、特開平１１−１８１１９号公報には、光分岐素子、光ゲート素子および光合流素子から成る光クロスバ・スイッチを半導体基板上に形成することが記載されているが、交差の配置に関する記載および示唆はない。特開平１１−１８１１９号公報の図４では光ゲート素子と光合流素子の間に交差が配置された構成が記載されており、この場合、光ゲート素子と光合流素子との間の１６本の光経路のうち光信号が伝搬しているのは４本であるが、光合流素子では合流する４本の光経路からの光信号が同一光強度で加わるため交差に起因するクロストークは９．５＋Ｘ（ｄＢ）となる。

本発明の目的は、光分岐素子、光ゲート素子および光選択素子を同一基板上に形成して複数の入力ポートと複数の出力ポートとの間で柔軟に光経路を設定する分岐選択型光回路において、光導波路の交差による光信号のロスとクロストークを最小限に抑える光回路構成を提供することにある。

本発明の光回路は、基板と、複数の第１の外部接続ポートに接続される複数の光分岐素子と、前記複数の光分岐素子に接続される複数の光ゲート素子と、前記複数の光ゲート素子の出力と複数の第２の外部接続ポートとの間を接続する複数の光選択素子と、素子間を接続する光導波路とを備え、前記複数の光分岐素子と前記複数の光ゲート素子と前記複数の光選択素子とは、前記基板上に光導波路を用いて形成され、前記素子間を接続する光導波路のうち、前記複数の光ゲート素子と前記複数の第２の外部接続ポートの間に配置される光導波路が交差していることを特徴とするものである。

本発明によれば、２入力１出力の光選択素子を１段もしくは複数段縦続接続の構成で配置し、各段毎に光導波路の交差を分散配置することにより、光導波路の交差に起因する光信号のロスを抑えることができる。これにより、本発明では、光分岐素子、光ゲート素子および光選択素子を同一基板上に集積化した分岐選択型光回路において、光導波路の交差に起因するロスおよびクロストークを最低限に抑えることができる。

図１は、本発明の第１実施例に係る光回路の構成図である。図２は、本発明の第１実施例における光ゲート素子の構成を示す斜視図である。図３は、本発明の第１実施例における光選択素子の構成を示す斜視図である。図４は、本発明の第２実施例に係る光回路の構成図である。図５は、本発明に関連する分岐選択型光回路の構成図である。図６は、本発明に関連する分岐選択型光回路の別の構成図である。

［第１実施例］
次に、本発明の実施例について、図１を参照して説明する。図１は本発明の第１実施例に係る光回路の構成図である。図１の説明においても、複数の伝送路と複数の光受信器との間を接続する光回路として用いられる場合を例にとり説明する。伝送路側のＭ本（Ｍは２以上の整数で、本実施例ではＭ＝４）の外部接続ポートである入力ポート１−１〜１−４と光受信器側のＮ本（Ｎは２以上の整数で、本実施例ではＮ＝４）の外部接続ポートである出力ポート２−１〜２−４との間は、光分岐素子３−１〜３−４と、光ゲート素子４−１〜４−４と、光選択素子５−１〜５−４，６−１〜６−４，７−１〜７−４とを介して接続される。光分岐素子３−１〜３−４と光ゲート素子４−１〜４−４と光選択素子５−１〜５−４，６−１〜６−４，７−１〜７−４とは、同一の光回路基板１１上に光導波路を用いて形成される。

光分岐素子３−１〜３−４は、入力ポート１−１〜１−４毎に設けられる。光分岐素子３−１〜３−４の各々は、１入力Ｎ出力となっている。Ｍ本の入力ポート１−１〜１−４から入力される光信号は、光分岐素子３−１〜３−４によってＮ分岐され、Ｍ×Ｎ個の分岐出力が生成される。光ゲート素子４−１〜４−４は、入力ポート１−１〜１−４毎に設けられ、さらに１入力ポート当たりＮ個設けられる。結果として、Ｍ×Ｎ個の光ゲート素子４−１〜４−４は、光分岐素子３−１〜３−４の各出力に１つずつ接続される。各光ゲート素子４−１〜４−４は、光分岐素子３−１〜３−４から出力される光信号をそれぞれオンまたはオフする。Ｍ×Ｎ個の光ゲート素子４−１〜４−４のうち、オン状態になるのはＮ個であり、残りは全てオフ状態となる。

光選択素子５−１〜５−４，６−１〜６−４，７−１〜７−４の各々は、２入力１出力となっている。光選択素子５−１〜５−４，６−１〜６−４は、入力ポート２本当たりＮ個の割合で設けられる。光選択素子７−１〜７−４は、出力ポート２−１〜２−４毎に設けられる。光選択素子５−１〜５−４，６−１〜６−４，７−１〜７−４の各々は、２個の入力のうちどちらか一方を選択して出力する。光選択素子５−ｉ（ｉは１〜Ｎの整数）は、Ｎ個の光ゲート素子４−１のうちｉ番の光ゲート素子から出力される光信号と、Ｎ個の光ゲート素子４−２のうちｉ番の光ゲート素子から出力される光信号のどちらか一方を選択して出力する。光選択素子６−ｉは、Ｎ個の光ゲート素子４−３のうちｉ番の光ゲート素子から出力される光信号と、Ｎ個の光ゲート素子４−４のうちｉ番の光ゲート素子から出力される光信号のどちらか一方を選択して出力する。光選択素子７−ｉは、光選択素子５−ｉから出力される光信号と、光選択素子６−ｉから出力される光信号のどちらか一方を選択して出力する。

こうして、本実施例では、伝送路側の入力ポート１−１〜１−４と光受信器側の出力ポート２−１〜２−４との間で１対１あるいは１対Ｐ（Ｐ≦Ｎ）の接続を実現することができる。

図２は光ゲート素子４−１〜４−４の構成を示す斜視図である。ここでは、クラッドに覆われているコアを透視して記載している。Ｍ×Ｎ個の光ゲート素子４−１〜４−４の各々は、入力ポート３１および出力ポート３２を備えたマッハ・ツェンダ型の素子である。Ｍ×Ｎ個の光ゲート素子４−１〜４−４の各々は、それぞれシリコン基板２１と、シリコン基板２１上に形成された図示しない石英からなる下部クラッドと、下部クラッド上に形成されたシリコンからなるコア２２と、コア２２を覆う石英からなる上部クラッド２３とからなる光導波路を用いて形成されている。入力ポート３１と接続されたコア２２は、途中で２本に分岐し、その後、再び１本に合流して出力ポート３２から光信号が出力される構造となっている。コア２２の分岐部２４，２５のうち一方の分岐部２４の上には、ヒータ２６が設けられている。

入力ポート３１から入力される光信号が分岐部２４，２５を経由して再び１本のコア２２に合流する際に干渉が発生するが、ヒータ２６への電流印加がない場合には、合流する光信号の位相差がπとなって、互いに弱め合う状態となる。このため、光ゲート素子としては光信号を遮断する状態となる。一方、電極パッド２７，２８を介してヒータ２６への所定の電流印加を行うと、入力ポート３１から入力される光信号が分岐部２４，２５を経由して合流する際に、合流する光信号の位相差が０となって、互いに強め合う状態となる。このため、光ゲート素子としては光信号を通過させる状態となる。以上のような位相差の特性を満たすように光導波路を形成することで、入力ポート３１から入力される光信号をオンまたはオフすることができる。

図３は光選択素子５−１〜５−４，６−１〜６−４，７−１〜７−４の構成を示す斜視図である。ここでは、クラッドに覆われているコアを透視して記載している。光選択素子５−１〜５−４，６−１〜６−４，７−１〜７−４の各々は、入力ポート３３，３４および出力ポート３５を備えたマッハ・ツェンダ型の素子である。光選択素子５−１〜５−４，６−１〜６−４，７−１〜７−４の各々は、それぞれシリコン基板２１と、シリコン基板２１上に形成された図示しない石英からなる下部クラッドと、下部クラッド上に形成されたシリコンからなるコア３７〜３９と、コア３７〜３９を覆う石英からなる上部クラッド２３とからなる光導波路を用いて形成されている。入力ポート３３と接続されたコア３７および入力ポート３４と接続されたコア３８は、途中で１本のコア３９に合流する。さらに、コア３９は、途中で２本に分岐し、その後、再び１本に合流して出力ポート３５から光信号が出力される構造となっている。コア３９の分岐部４１，４２のうち一方の分岐部４１の上には、ヒータ４３が設けられている。

ヒータ４３への電流印加がない場合には、入力ポート３３から入力される光信号が分岐部４１，４２を経由して再び１本のコア３９に合流する際に、合流する光信号の位相差が０となって、互いに強め合う状態となる。一方、入力ポート３４から入力される光信号については、分岐部４１，４２を経由して合流する光信号の位相差がπとなって、互いに弱め合う状態となる。このため、光選択素子としては入力ポート３３からの光信号を出力ポート３５へ通過させる状態となる。

これに対し、電極パッド４４，４５を介してヒータ４３への所定の電流印加を行うと、入力ポート３４から入力される光信号が分岐部４１，４２を経由して再び１本のコア３９に合流する際に、合流する光信号の位相差が０となって、互いに強め合う状態となる。一方、入力ポート３３から入力される光信号については、分岐部４１，４２を経由して合流する光信号の位相差がπとなって、互いに弱め合う状態となる。このため、光選択素子としては入力ポート３４からの光信号を出力ポート３５へ通過させる状態となる。以上のような位相差の特性を満たすように光導波路を形成することで、２本の入力ポート３３，３４から入力される光信号のうちどちらか一方を選択して出力することができる。

図１に示した光回路では、光ゲート素子４−１〜４−４と光選択素子５−１〜５−４，６−１〜６−４との間は、光導波路８を用いて接続されており、光選択素子５−１〜５−４，６−１〜６−４と光選択素子７−１〜７−４との間は、光導波路９を用いて接続されている。光導波路８，９も、シリコン基板と、シリコン基板上に形成された石英からなる下部クラッドと、下部クラッド上に形成されたシリコンからなるコアと、コアを覆う石英からなる上部クラッドとから構成される。本実施例では、シリコン基板上で複数の光導波路８を交差させることにより、光ゲート素子４−１〜４−４と光選択素子５−１〜５−４，６−１〜６−４との間を接続し、またシリコン基板上で複数の光導波路９を交差させることにより、光選択素子５−１〜５−４，６−１〜６−４と光選択素子７−１〜７−４との間を接続している。

本発明では、光信号が最大ｎ段（ｎは１以上の整数で、２ⁿ≧Ｍ）の光選択素子を通過するように１段もしくは複数段縦続接続の構成で光選択素子を配置している。本実施例では、光選択素子を２段構成にしている。そして、本実施例では、光ゲート素子４−１〜４−４と光選択素子５−１〜５−４，６−１〜６−４との間の接続および光選択素子５−１〜５−４，６−１〜６−４と光選択素子７−１〜７−４との間の接続に使用する光導波路８，９を、光選択素子５−１〜５−４，６−１〜６−４，７−１〜７−４の入力ポートに接続される１本の光導波路の他の光導波路との交差回数が光選択素子１段当たり（Ｎ−１）回以下となるように配置している。

本実施例では、光選択素子を２段構成にしているので、光回路の入力ポート１−１〜１−４から出力ポート２−１〜２−４までの１つの光経路における光導波路の最大の交差回数は、２×（Ｎ−１）＝６回となる。交差一箇所あたりのロスをＬ（ｄＢ）とすると、交差に起因するロスは最大で６Ｌ（ｄＢ）となる。

また、光ゲート素子４−１〜４−４以降の光経路のうち光信号が伝搬しているのはＮ＝４本であり、それ以外の光経路の光信号は光ゲート素子４−１〜４−４で遮断されている。したがって、交差一箇所あたりのクロストークをＸ（ｄＢ）とすると、交差に起因するクロストークは最大で５＋Ｘ（ｄＢ）となる。こうして、本実施例では、光導波路の交差による光信号のロスとクロストークを最小限に抑えることができる。

［第２実施例］
次に、本発明の別の実施例について、図４を参照して説明する。図４は本発明の第２実施例に係る光回路の構成図である。図４の説明においても、複数の伝送路と複数の光受信器との間を接続する光回路として用いられる場合を例にとり説明する。伝送路側のＭ本（Ｍは２以上の整数で、本実施例ではＭ＝４）の入力ポート１−１〜１−４と光受信器側のＮ本（Ｎは２以上の整数で、本実施例ではＮ＝４）の出力ポート２−１〜２−４との間は、光分岐素子３−１〜３−４と、光ゲート素子４−１〜４−４，１０−１，１０−２と、光選択素子５−１〜５−４，６−１〜６−４，７−１〜７−４とを介して接続される。光分岐素子３−１〜３−４と光ゲート素子４−１〜４−４，１０−１，１０−２と光選択素子５−１〜５−４，６−１〜６−４，７−１〜７−４とは、同一の光回路基板１１上に光導波路を用いて形成される。なお、本実施例では、Ｍ×Ｎは偶数である。

光ゲート素子１０−１，１０−２は、Ｍ×Ｎ個の光ゲート素子４−１〜４−４の半数に対して設けられる。光ゲート素子１０−１は光ゲート素子４−１の各出力に１つずつ接続され、光ゲート素子１０−２は光ゲート素子４−３の各出力に１つずつ接続される。また、光選択素子５−１〜５−４，６−１〜６−４，７−１〜７−４の各々は、２入力１出力となっている。光選択素子５−１〜５−４，６−１〜６−４は、入力ポート２本当たりＮ個の割合で設けられる。各々の光選択素子の２入力のうち、一方は光ゲート素子４−１〜４−４のいずれかと光ゲート素子１０−１〜１０−２のいずれかの両方を通過し、他方は光ゲート素子４−１〜４−４のいずれかを通過する。さらに、光選択素子７−１〜７−４は、出力ポート２−１〜２−４毎に設けられる。光選択素子５−１〜５−４，６−１〜６−４，７−１〜７−４の各々は、２個の入力のうちどちらか一方を選択して出力する。光選択素子５−ｉ（ｉは１〜Ｎの整数）は、Ｎ個の光ゲート素子１０−１のうちｉ番の光ゲート素子から出力される光信号と、Ｎ個の光ゲート素子４−２のうちｉ番の光ゲート素子から出力される光信号のどちらか一方を選択して出力する。光選択素子６−ｉは、Ｎ個の光ゲート素子１０−２のうちｉ番の光ゲート素子から出力される光信号と、Ｎ個の光ゲート素子４−４のうちｉ番の光ゲート素子から出力される光信号のどちらか一方を選択して出力する。光選択素子７−ｉは、光選択素子５−ｉから出力される光信号と、光選択素子６−ｉから出力される光信号のどちらか一方を選択して出力する。

光ゲート素子４−１〜４−４，１０−１，１０−２の構成は、第１実施例と同様、図２に斜視図が示される。また、光選択素子５−１〜５−４，６−１〜６−４，７−１〜７−４の構成は、第１実施例と同様、図３に斜視図が示される。

図４の光回路では、伝送路側の入力ポート１−１から光受信器側の２−１〜２−４のいずれかの出力ポートに光信号を伝搬させる際には、光ゲート素子４−１および光ゲート素子１０−１に対してヒータへの電流印加が行われる。言いかえれば、伝送路側の入力ポート１−１から光受信器側の２−１〜２−４のいずれかの出力ポートに光信号を伝搬させない場合、光信号はヒータへの電流印加が行われずオフ状態になっている光ゲート素子４−１およびヒータへの電流印加が行われずオフ状態になっている光ゲート素子１０−１を通過させることにより遮断される。また、伝送路側の入力ポート１−２から光受信器側の２−１〜２−４のいずれかの出力ポートに光信号を伝搬させる際には、光ゲート素子４−２および光選択素子５−１〜５−４のいずれかに対してヒータへの電流印加が行われる。言いかえれば、伝送路側の入力ポート１−２から光受信器側の２−１〜２−４のいずれかの出力ポートに光信号を伝搬させない場合、光信号はヒータへの電流印加が行われずオフ状態になっている光ゲート素子４−２およびヒータへの電流印加が行われずオフ状態になっている光選択素子５−１〜５−４のいずれかを通過させることにより遮断される。

伝送路側の入力ポート１−３から光受信器側の２−１〜２−４のいずれかの出力ポートへの光信号経路設定、および、伝送路側の入力ポート１−４から光受信器側の２−１〜２−４のいずれかの出力ポートへの光信号経路設定についても同様である。すなわち、伝送路側の入力ポート１−３から光受信器側の２−１〜２−４のいずれかの出力ポートに光信号を伝搬させる際には、光ゲート素子４−３および光ゲート素子１０−２に対してヒータへの電流印加が行われる。言いかえれば、伝送路側の入力ポート１−３から光受信器側の２−１〜２−４のいずれかの出力ポートに光信号を伝搬させない場合、光信号はヒータへの電流印加が行われずオフ状態になっている光ゲート素子４−３およびヒータへの電流印加が行われずオフ状態になっている光ゲート素子１０−２を通過させることにより遮断される。また、伝送路側の入力ポート１−４から光受信器側の２−１〜２−４のいずれかの出力ポートに光信号を伝搬させる際には、光ゲート素子４−４および光選択素子６−１〜６−４のいずれかに対してヒータへの電流印加が行われる。言いかえれば、伝送路側の入力ポート１−４から光受信器側の２−１〜２−４のいずれかの出力ポートに光信号を伝搬させない場合、光信号はヒータへの電流印加が行われずオフ状態になっている光ゲート素子４−４およびヒータへの電流印加が行われずオフ状態になっている光選択素子６−１〜６−４のいずれかを通過させることにより遮断される。

こうして、本実施例では、伝送路側の入力ポート１−１〜１−４と光受信器側の出力ポート２−１〜２−４との間の光信号の遮断は、ヒータへの電流印加が行われずオフ状態となっている光ゲート素子あるいは光選択素子を少なくとも２個通過することによって行われ、ヒータ電流のゆらぎが光信号の遮断に影響しないようになっている。

図４に示した光回路では、光ゲート素子１０−１，４−２，１０−２，４−４と光選択素子５−１〜５−４，６−１〜６−４との間は、光導波路８を用いて接続されており、光選択素子５−１〜５−４，６−１〜６−４と光選択素子７−１〜７−４との間は、光導波路９を用いて接続されている。光導波路８，９も、シリコン基板と、シリコン基板上に形成された石英からなる下部クラッドと、下部クラッド上に形成されたシリコンからなるコアと、コアを覆う石英からなる上部クラッドとから構成される。本実施例では、シリコン基板上で複数の光導波路８を交差させることにより、光ゲート素子１０−１，４−２，１０−２，４−４と光選択素子５−１〜５−４，６−１〜６−４との間を接続し、またシリコン基板上で複数の光導波路９を交差させることにより、光選択素子５−１〜５−４，６−１〜６−４と光選択素子７−１〜７−４との間を接続している。

本発明では、光信号が最大ｎ段（ｎは１以上の整数で、２ⁿ≧Ｍ）の光選択素子を通過するように１段もしくは複数段縦続接続の構成で光選択素子を配置している。本実施例では、光選択素子を２段構成にしている。そして、本実施例では、光ゲート素子１０−１，４−２，１０−２，４−４と光選択素子５−１〜５−４，６−１〜６−４との間の接続および光選択素子５−１〜５−４，６−１〜６−４と光選択素子７−１〜７−４との間の接続に使用する光導波路８，９を、光選択素子５−１〜５−４，６−１〜６−４，７−１〜７−４の入力ポートに接続される１本の光導波路の他の光導波路との交差回数が光選択素子１段当たり（Ｎ−１）回以下となるように配置している。

以上、第１実施例、第２実施例では、光回路について、シリコンを導波路コアとし、石英ガラスをクラッドとする場合について説明したが、その他に、石英ガラスでコアとクラッドとを形成する場合、化合物半導体でコアとクラッドとを形成する場合、有機材料でコアとクラッドとを形成する場合等が考えられる。第１実施例、第２実施例では、光導波路の構成材料に限定されることなく、上記の効果を得ることができる。また、第１実施例、第２実施例では、ヒータを用いた熱印加により光路切り替えを行う光ゲート素子および光選択素子について説明したが、これに限るものではなく、電圧印加あるいはキャリア注入により光路切り替えを行う光ゲート素子および光選択素子を用いるようにしてもよい。

上記の実施例の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

（付記１）基板と、複数の第１の外部接続ポートに接続される複数の光分岐素子と、前記複数の光分岐素子に接続される複数の光ゲート素子と、前記複数の光ゲート素子の出力と複数の第２の外部接続ポートとの間を接続する複数の光選択素子と、素子間を接続する光導波路とを備え、前記複数の光分岐素子と前記複数の光ゲート素子と前記複数の光選択素子とは、前記基板上に光導波路を用いて形成され、前記素子間を接続する光導波路のうち、前記複数の光ゲート素子と前記複数の第２の外部接続ポートの間に配置される光導波路が交差していることを特徴とする光回路。

（付記２）付記１に記載の光回路において、前記複数の光分岐素子は、Ｍ本（Ｍは２以上の整数）の第１の外部接続ポート毎に設けられ、この第１の外部接続ポートから入力される光信号をＮ（Ｎは２以上の整数）分岐させる１入力Ｎ出力の素子であり、前記複数の光ゲート素子は、前記複数の光分岐素子の各出力をオンまたはオフするＭ×Ｎ個の素子であり、前記複数の光選択素子は、前記複数の光ゲート素子の出力とＮ本の第２の外部接続ポートとの間を接続する２入力１出力の複数の素子であり、光信号が最大ｎ段（ｎは１以上の整数で、２ⁿ≧Ｍ）の光選択素子を通過するように１段の構成もしくは複数段縦続接続の構成で配置され、前記素子間を接続する光導波路のうち、前記光ゲート素子と前記光選択素子との間の接続および光選択素子間の接続に使用される光導波路は、前記光選択素子の入力ポートに接続される１本の光導波路の他の光導波路との交差回数が光選択素子１段当たり（Ｎ−１）回以下となるように配置されることを特徴とする光回路。

（付記３）付記１に記載の光回路において、前記複数の光分岐素子は、Ｍ本（Ｍは２以上の整数）の第１の外部接続ポート毎に設けられ、この第１の外部接続ポートから入力される光信号をＮ（Ｎは２以上の整数）分岐させる１入力Ｎ出力の素子であり、前記複数の光ゲート素子は、前記複数の光分岐素子の各出力をオンまたはオフするＭ×Ｎ個（Ｍ×Ｎは偶数）の第１の光ゲート素子と、この第１の光ゲート素子の半数に対し各出力をオンまたはオフするＭ×Ｎ／２個の第２の光ゲート素子とからなり、前記複数の光選択素子は、前記第１の光ゲート素子または第２の光ゲート素子の出力とＮ本の第２の外部接続ポートとの間を接続する２入力１出力の複数の素子であり、光信号が最大ｎ段（ｎは１以上の整数で、２ⁿ≧Ｍ）の光選択素子を通過するように１段の構成もしくは複数段縦続接続の構成で配置され、前記複数の光選択素子のうち、前記第１の光ゲート素子または第２の光ゲート素子の出力が接続される２入力１出力の光選択素子は、一方の入力が前記第１の光ゲート素子の出力に接続され、他方の入力が前記第２の光ゲート素子の出力に接続され、前記素子間を接続する光導波路のうち、前記光ゲート素子と前記光選択素子との間の接続および光選択素子間の接続に使用される光導波路は、前記光選択素子の入力ポートに接続される１本の光導波路の他の光導波路との交差回数が光選択素子１段当たり（Ｎ−１）回以下となるように配置されることを特徴とする光回路。

（付記４）付記１に記載の光回路において、光ゲート素子と光選択素子とは、マッハ・ツェンダ型の素子であることを特徴とする光回路。

（付記５）付記１に記載の光回路において、光導波路は、シリコン、石英ガラス、化合物半導体、および有機材料のうちの少なくとも１つからなることを特徴とする光回路。

以上、上記実施例を参照して本発明を説明したが、本発明は、上記実施例だけに限定されるものではない。本発明の構成や詳細は、上記実施例を適宜組み合わせて用いてもよく、さらに本発明の請求の範囲内において、適宜変更することもできる。
この出願は、２０１１年５月１０日に出願された日本出願特願２０１１−１０５００４号を基礎とする優先権を主張し、その開示の内容を全てここに取り込む。

本発明は、分岐選択型の光回路に適用することができる。

１−１〜１−４…入力ポート、２−１〜２−４…出力ポート、３−１〜３−４…光分岐素子、４−１〜４−４，１０−１，１０−２…光ゲート素子、５−１〜５−４，６−１〜６−４，７−１〜７−４…光選択素子、８，９…光導波路、１１…光回路基板、２１…シリコン基板、２２，３７〜３９…コア、２３…上部クラッド、２４，２５，４１，４２…分岐部、２６，４３…ヒータ、２７，２８，４４，４５…電極パッド、３１，３３，３４…入力ポート、３２，３５…出力ポート。

Claims

基板と、
Ｍ本（Ｍは２以上の整数）の第１の外部接続ポート毎に接続され、この第１の外部接続ポートから入力される光信号をＮ（Ｎは２以上の整数）分岐させる１入力Ｎ出力型の複数の光分岐素子と、
前記複数の光分岐素子に接続され、この光分岐素子の各出力をオンまたはオフするＭ×Ｎ個の光ゲート素子と、
前記複数の光ゲート素子の出力とＮ本の第２の外部接続ポートとの間を接続し、２入力１出力の複数の素子を用いて構成される光選択素子と、
素子間を接続する光導波路とを備え、
前記複数の光分岐素子と前記複数の光ゲート素子と前記複数の光選択素子とは、前記基板上に光導波路を用いて形成され、
前記複数の光ゲート素子から前記第２の外部接続ポートの間は、光信号が最大ｎ段（ｎは１以上の整数で、２ ^ｎ ≧Ｍ）の光選択素子を通過するように１段の構成もしくは複数段縦続接続の構成で配置され、
前記素子間を接続する光導波路のうち、前記光ゲート素子と前記光選択素子との間の接続および光選択素子間の接続に使用される光導波路は、前記光選択素子の入力ポートに接続される１本の光導波路の他の光導波路との交差回数が光選択素子１段当たり（Ｎ−１）回以下となるように配置されることを特徴とする光回路。
基板と、
Ｍ本（Ｍは２以上の整数）の第１の外部接続ポート毎に接続され、この第１の外部接続ポートから入力される光信号をＮ（Ｎは２以上の整数）分岐させる１入力Ｎ出力型の複数の光分岐素子と、
前記複数の光分岐素子に接続され、この光分岐素子の各出力をオンまたはオフするＭ×Ｎ個（Ｍ×Ｎは偶数）の第１の光ゲート素子と、この第１の光ゲート素子の半数に対し各出力をオンまたはオフするＭ×Ｎ／２個の第２の光ゲート素子と、
前記複数の第１の光ゲート素子または第２の光ゲート素子の出力とＮ本の第２の外部接続ポートとの間を接続し、２入力１出力の複数の素子を用いて構成される光選択素子と、
素子間を接続する光導波路とを備え、
前記複数の光分岐素子と前記複数の第１の光ゲート素子と第２の光ゲート素子と前記複数の光選択素子とは、前記基板上に光導波路を用いて形成され、
前記複数の第１の光ゲート素子または第２の光ゲート素子から前記第２の外部接続ポートの間は、光信号が最大ｎ段（ｎは１以上の整数で、２ ^ｎ ≧Ｍ）の光選択素子を通過するように１段の構成もしくは複数段縦続接続の構成で配置され、
前記複数の光選択素子のうち、前記第１の光ゲート素子または第２の光ゲートの出力が接続される２入力１出力の光選択素子は、一方の入力が前記第１の光ゲート素子の出力に接続され、他方の入力が前記第２の光ゲート素子の出力に接続され、
前記素子間を接続する光導波路のうち、前記第１の光ゲート素子または第２の光ゲート素子と前記光選択素子との間の接続および光選択素子間の接続に使用される光導波路は、前記光選択素子の入力ポートに接続される１本の光導波路の他の光導波路との交差回数が光選択素子１段当たり（Ｎ−１）回以下となるように配置されることを特徴とする光回路。
請求項１または請求項２のいずれか１項に記載の光回路において、
前記光ゲート素子と前記光選択素子とは、マッハ・ツェンダ型の素子であることを特徴とする光回路。
請求項１または請求項２のいずれか１項に記載の光回路において、
前記光導波路は、シリコン、石英ガラス、化合物半導体、および有機材料のうちの少なくとも１つからなることを特徴とする光回路。