JP2015043018A - 光信号処理装置 - Google Patents

Abstract

【課題】入力光に対する透過率の波長依存性が小さく、異なる波長を持つ複数の光を容易に合波しうる光信号処理装置を提供する。
【解決手段】Ｄ_１×Ｄ_２個の第１及び第２のポートとをそれぞれ有するＤ_３個の第１のカプラと、Ｄ_３個の第３及び第４のポートとをそれぞれ有し、Ｄ_３個の第３のポートがＤ_３個の第１のカプラの第２のポートにそれぞれ接続されたＤ_１×Ｄ_２個の第２のカプラとを有し、第１のカプラのそれぞれは、Ｄ_１個の第５及び第６のをそれぞれ有し、第５のポートが第１のポート又は第２のポートに接続されたＤ_２個の第３のカプラと、Ｄ_２個の第７及び第８のポートをそれぞれ有し、Ｄ_２個の第７のポートがＤ_２個の第３のカプラの第６のポートにそれぞれ接続され、第８のポートが第２のポート又は第１のポートに接続されたＤ_２個の第４のカプラとを有する。
【選択図】図３

Description

本発明は、光信号処理装置に関する。

近年、シリコンフォトニクスが注目されている。シリコンフォトニクスとは、シリコンを用いた発光素子やシリコン導波路等を、ＬＳＩ内のチップ間又はチップ内に集積することにより、消費電力の低減や信号処理速度の向上を図るための技術である。

シリコンフォトニクスは、光送受信器の大容量高密度集積を行う上で極めて有効であるが、光ファイバなどの伝送路も相応する形で多数且つ高密度実装する必要があり、コスト増加の主要因となり得る。そのため、伝送路数を低減する手段として、異なる波長を持つ光を一つの光導波路にまとめて伝送を行う波長分割多重（ＷＤＭ：Wavelength Division Multiplexing）が重要な役割をもつ。

異なる波長を持つ光を一つの光導波路にまとめるための従来のＷＤＭ合波素子としては、アレイ導波路回折格子（ＡＷＧ：Arrayed Waveguide Grating）、エシェル格子（EchelleGrating）、カスケードマッハツェンダー干渉計（ＣＭＺＩ：Cascaded Mach-ZehnderInterferometer）、リング等が知られている。

特開２０１１−１５４３３１号公報

しかしながら、これらのＷＤＭ合波素子は、波長依存性が大きく、そのため入力光波長とＷＤＭ合波素子の波長とを一致させることが必要であった。特にシリコンフォトニクスを用いた場合、導波路サイズが小さいため、加工ばらつきに起因する光素子の波長ばらつきが大きく、作成時に入力光との波長の一致を保証することが困難であった。そのため、ヒータによる温度調整や電流注入などで屈折率を変化させて波長調整を行う必要があり、これが消費電力を増大させる要因となっていた。

本発明の目的は、入力光に対する透過率の波長依存性が小さく、異なる波長を持つ複数の光を容易に合波しうる光信号処理装置を提供することにある。

実施形態の一観点によれば、Ｄ_１×Ｄ_２個の第１のポートと、Ｄ_１×Ｄ_２個の第２のポートとをそれぞれ有するＤ_３個の第１のカプラと、Ｄ_３個の第３のポートと、Ｄ_３個の第４のポートとをそれぞれ有し、Ｄ_３個の前記第３のポートが、Ｄ_３個の前記第１のカプラの前記第２のポートにそれぞれ接続されたＤ_１×Ｄ_２個の第２のカプラとを有し、前記第１のカプラのそれぞれは、Ｄ_１個の第５のポートと、Ｄ_１個の第６のポートとをそれぞれ有し、前記第５のポートが前記第１のポート又は前記第２のポートに接続されたＤ_２個の第３のカプラと、Ｄ_２個の第７ポートと、Ｄ_２個の第８のポートとをそれぞれ有し、Ｄ_２個の前記第７のポートが、Ｄ_２個の前記第３のカプラの前記第６のポートにそれぞれ接続され、前記第８のポートが前記第２のポート又は前記第１のポートに接続されたＤ_２個の第４のカプラとを有する光信号処理装置が提供される。

また、実施形態の他の観点によれば、Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−１個の第１のポートと、Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−１個の第２のとをそれぞれ有するＤ_Ｎ個のＮ−１段バニヤン・カプラと、Ｄ_Ｎ個の第３のポートと、Ｄ_Ｎ個の第４のポートとをそれぞれ有し、Ｄ_Ｎ個の前記第３のポートが、Ｄ_Ｎ個の前記Ｎ−１段バニヤン・カプラの前記第２のポートにそれぞれ接続された第１のカプラとにより再帰的に定義され、前記第１のポート又は前記第４のポートにより構成されるＤ_１×Ｄ_２×…×Ｄ_Ｎ個の入力ポートと、前記第４のポート又は前記第１のポートにより構成されるＤ_１×Ｄ_２×…×Ｄ_Ｎ個の出力ポートとを含むＮ段バニヤン・カプラを有する光信号処理装置が提供される。

開示の光信号処理装置によれば、光源との波長関係を調整することなく、異なる波長を持つ複数の光を容易に合波することができる。これにより、従来のＷＤＭ合波素子を用いる際に必要であった波長調整機構が不要となり、波長調整に必要な消費電力や回路面積をなくすことが可能になる。その結果、光信号処理装置の低コスト化、小型化及び低消費電力化を実現することができる。

図１は、第１実施形態による光信号処理装置の構造を示す概略図（その１）である。 図２は、第１実施形態による光信号処理装置の構造を示す概略図（その２）である。 図３は、第１実施形態による光信号処理装置の構造を示す平面図である。 図４は、第１実施形態による光信号処理装置の構造を示す概略断面図である。 図５は、第１実施形態による光信号処理装置の光出力特性を示すグラフである。 図６は、比較例による光信号処理装置の構造を示す平面図である。 図７は、比較例による光信号処理装置の光出力特性を示すグラフである。 図８は、第２実施形態による光信号処理装置の構造を示す概略図である。 図９は、第２実施形態による光信号処理装置の構造を示す平面図（その１）である。 図１０は、第２実施形態による光信号処理装置の構造を示す平面図（その２）である。 図１１は、第３実施形態による光信号処理装置の構造を示す平面図（その１）である。 図１２は、第３実施形態による光信号処理装置の構造を示す概略断面図である。 図１３は、第３実施形態による光信号処理装置の構造を示す平面図（その２）である。 図１４は、第４実施形態による光信号処理装置の構造を示す平面図である。 図１５は、第５実施形態による光信号処理装置の構造を示す平面図である。 図１６は、第６実施形態による光信号処理装置の構造を示す平面図である。 図１７は、第７実施形態による光信号処理装置の構造を示す概略図（その１）である。 図１８は、第７実施形態による光信号処理装置の構造を示す概略図（その２）である。 図１９は、第７実施形態による光信号処理装置の構造を示す平面図である。 図２０は、第８実施形態による光信号処理装置の構造を示す平面図である。 図２１は、第９実施形態による光信号処理装置の構造を示す平面図である。

［第１実施形態］
第１実施形態による光信号処理装置について図１乃至図７を用いて説明する。

図１及び図２は、本実施形態による光信号処理装置の構造を示す概略図である。図３は、本実施形態による光信号処理装置の構造を示す平面図である。図４は、本実施形態による光信号処理装置の構造を示す概略断面図である。図５は、本実施形態による光信号処理装置の光出力特性を示すグラフである。図６は、従来の光信号処理装置の構造を示す平面図である。図７は、従来の光信号処理装置の光出力特性を示すグラフである。

はじめに、本実施形態による光信号処理装置の構造について図１乃至４を用いて説明する。

本実施形態による光信号処理装置は、図１に示されるような光導波路構造からなるＮ段Ｄ進バニヤン（Banyan）カプラ１０を有している。図１に示す光導波路構造は、バニヤン・ネットワークと呼ばれる回路網と同様の再帰的に定義される構造を有することから、本明細書では「バニヤン・カプラ」と呼ぶものとする。

Ｎ段Ｄ進バニヤン・カプラ１０は、Ｄ^Ｎ本の入力ポートと、Ｄ^Ｎ本の出力ポートと、Ｄ個のＮ−１段Ｄ進バニヤン・カプラ１２と、Ｄ^Ｎ−１個のＤ×Ｄカプラ１４とを有している。Ｎ−１段Ｄ進バニヤンカプラ１２のそれぞれは、Ｄ^Ｎ−１本の入力ポートとＤ^Ｎ−１本の出力ポートとを有している。Ｄ×Ｄカプラ１４のそれぞれは、Ｄ本の入力ポートとＤ本の出力ポートとを有している。

Ｎ段Ｄ進バニヤン・カプラ１０のＤ^Ｎ本の入力ポートは、Ｄ^Ｎ−１本ずつＤ個の組に分けられ、組毎に別々のＮ−１段Ｄ進バニヤン・カプラ１２の入力ポートに接続されている。各Ｎ−１段Ｄ進バニヤン・カプラ１２のＤ^Ｎ−１本の出力ポートは、Ｄ^Ｎ−１個のＤ×Ｄカプラ１４の入力ポートにそれぞれ接続されている。Ｄ^Ｎ−１個のＤ×Ｄカプラ１４の出力ポートは、Ｎ段Ｄ進バニヤン・カプラ１０の出力ポートとなる。

このように、Ｎ段Ｄ進バニヤン・カプラ１０は、より段数の少ないＮ−１段Ｄ進バニヤン・カプラ１２によって再帰的に定義される。

なお、「Ｎ段」とは、入力ポートから出力ポートに至るまでに通過するカプラの数がＮ個であることを意味する。すなわち、Ｎ段Ｄ進バニヤン・カプラ１０は、入力ポートから出力ポートに至るまでの光の伝搬経路に、Ｎ個のカプラを有している。ここでいうカプラの数は、カプラを構成する最小単位の素子（例えば、方向性結合器やＭＭＩカプラなど）の数である。Ｎ−１段、Ｎ−２段等についても同様である。また、「Ｄ進」とは、入力・出力ポートの数がＤの冪乗で表されることを意味する。

Ｎ−１段Ｄ進バニヤン・カプラ１２は、Ｎ段Ｄ進バニヤン・カプラ１０と同様に、より段数の少ないＮ−２段Ｄ進バニヤン・カプラ１６により再帰的に定義される。すなわち、Ｎ−１段Ｄ進バニヤン・カプラ１２は、図２に示すように、Ｄ^Ｎ−１本の入力ポートと、Ｄ^Ｎ−１本の出力ポートと、Ｄ個のＮ−２段Ｄ進バニヤン・カプラ１６と、Ｄ^Ｎ−２個のＤ×Ｄカプラ１８とを有している。Ｎ−２段Ｄ進バニヤン・カプラ１６のそれぞれは、Ｄ^Ｎ−２本の入力ポートとＤ^Ｎ−２本の出力ポートとを有している。Ｄ×Ｄカプラ１８のそれぞれは、Ｄ本の入力ポートとＤ本の出力ポートとを有している。

Ｎ−１段Ｄ進バニヤン・カプラ１２のＤ^Ｎ−１本の入力ポートは、Ｄ^Ｎ−２本ずつＤ個の組に分けられ、組毎に別々のＮ−２段Ｄ進バニヤン・カプラ１６の入力ポートに接続されている。各Ｎ−２段Ｄ進バニヤン・カプラ１６のＤ^Ｎ−２本の出力ポートは、Ｄ^Ｎ−２個のＤ×Ｄカプラ１８の入力ポートにそれぞれ接続されている。Ｄ^Ｎ−２個のＤ×Ｄカプラ１８の出力ポートは、Ｎ−１段Ｄ進バニヤン・カプラ１６の出力ポートとなる。

Ｎ−２段Ｄ進バニヤン・カプラ１６以降も同様に、１段Ｄ進バニヤン・カプラまで再帰的に定義される。なお、１段Ｄ進バニヤン・カプラはＤ×Ｄカプラとして定義され、０段Ｄ進バニヤン・カプラは通常の光導波路として定義される。

図３に、Ｎ＝４，Ｄ＝２であるＮ段Ｄ進バニヤン・カプラ１０を用いた光信号処理装置の一例を示す。なお、ここではＮ＝４，Ｄ＝２のＮ段Ｄ進バニヤン・カプラ１０を示すが、Ｎ，Ｄが異なる場合も同様である。

Ｎ＝４、Ｄ＝２のＮ段Ｄ進バニヤン・カプラ１０は、図３に示すように、入力・出力ともにＤ^Ｎ＝２^４＝１６本のポートを有し、入力ポートと出力ポートとの間にカプラの最小単位としての２×２カプラが４段構成で接続された構造を有する。ここでは、２×２カプラは、２つの光導波路を近接並行させてなる方向性結合器２４により形成されている。

Ｎ段Ｄ進（４段２進）バニヤン・カプラ１０は、２個のＮ−１段Ｄ進（３段２進）バニヤン・カプラ１２と、８個のＤ×Ｄ（２×２）カプラ１４とを含む。Ｎ−１段Ｄ進（３段２進）バニヤン・カプラ１２は、２個のＮ−２段Ｄ進（２段２進）バニヤン・カプラ１６と、４個のＤ×Ｄ（２×２）カプラ１８とを含む。Ｎ−２段Ｄ進（２段２進）バニヤン・カプラ１６は、２個のＮ−３段Ｄ進（１段２進）バニヤン・カプラ２０と、２個のＤ×Ｄ（２×２）カプラ２２とを含む。

本実施形態による光信号処理装置は、例えば図４に示すように、ＳＯＩ基板３０を用いて形成することができる。図４は、本実施形態による光信号処理装置の光導波路部の断面構造を示す概略断面図である。

ＳＯＩ基板３０は、シリコン基板３２と、シリコン基板３２上に形成されたシリコン酸化膜（ＢＯＸ層）３４と、シリコン酸化膜３４上に形成されたシリコン層（ＳＯＩ層）３６とを有している。シリコン層３６は、所定の光導波路パターンに加工されており、光導波路パターンの側面及び上面は、シリコン酸化膜３８により囲まれている。これにより、シリコン層３６の光導波路パターンをコアとし、シリコン酸化膜３４，３８をクラッドとした光信号処理装置を実現することができる。

光導波路パターンの交差部は、例えば図３に示すように、パターンを直角に交差させることにより実現することができる。また、２×２カプラは、例えば図３に示すように、２つの光導波路を近接並行させた方向性結合器により実現することができる。

コアのサイズは、特に限定されるものではないが、シリコン層３６の厚さを例えば２５０ｎｍ、導波路パターンの幅を例えば５００ｎｍとし、幅５００ｎｍ、高さ２５０ｎｍのコアとすることができる。

なお、光導波路のサイズや構成材料は、上記のものに限定されるものではなく、必要に応じて適宜変更することができる。例えば、シリコン導波路の代わりに石英導波路や化合物半導体で形成された光導波路を用いてもよく、石英光ファイバなどのケーブル状の光導波路を用いてもよい。

次に、本実施形態による光信号処理装置の動作について、図３の光信号処理装置を例にして説明する。

ここで、１６本の入力ポートから、波長λ_１，λ_２，…，λ_１６の光をそれぞれ入力するものとする。すると、波長λ_１，λ_２の光が入力される１段目の２×２カプラ（Ｎ−３段Ｄ進バニヤン・カプラ２０）の出力ポートからは、波長λ_１，λ_２の光が均等に混じった混合光（λ_１，λ_２混合光）が出力される。他の入力ポートから入力された光も同様に、第１段目の２×２カプラによって混合され、出力ポートからは２つの波長の光が均等に混じった混合光が出力される。

２段目の２×２カプラ（Ｄ×Ｄカプラ２２）には、λ_１，λ_２混合光とλ_３，λ_４混合光とが入力される結果、出力ポートからは波長λ_１，λ_２，λ_３，λ_４の光が均等に混じった混合光（λ_１，λ_２，λ_３，λ_４混合光）が出力される。２段目の他の２×２カプラに入力された光も同様に混合され、出力ポートからは４つの波長の光が均等に混じった混合光が出力される。

同様にして、３段目の２×２カプラ（Ｄ×Ｄカプラ１８等）及び４段目の２×２カプラ（Ｄ×Ｄカプラ１４等）を経ることにより、波長λ_１，λ_２，…，λ_１６の光が均等に混じった混合光を２^４個の出力ポートから得ることができる。

本願明細書のＮ段Ｄ進バニヤン・カプラ１０で定義される光導波路構造によれば、カプラにより合波して分岐された光が再び合波されることはない。これにより、分岐された光が干渉して出力光に波長依存性が生じることはない。

図５は、図３に示す光信号処理装置の光出力特性を示すグラフである。図５（ａ）は光源の波長特性及び入力ポートから出力ポートへの透過特性を示すグラフであり、図５（ｂ）は出力ポートから出力される光強度を示すグラフである。

４段２進バニヤン・カプラは、例えば図３に示すように、３２個の２×２カプラにより構成することができる。２×２カプラは、波長帯域が広く、また、入力光の波長に依存することなく両入力ポートから入射された光を混合する機能を有する。そのため、２×２カプラにより構成された図３の光信号処理装置は、図５（ａ）に示すように、入力光の波長に対する依存性が小さく、どの入力ポートから入力した光に対しても均一な透過率特性を得ることができる。また、波長λ_１から波長λ_１６の広い帯域に渡って、均一な透過率特性を得ることができる。この結果、図５（ｂ）に示すように、各波長の光に対して、均一な強度の出力光を得ることができる。

なお、典型的なＷＤＭ合波素子としては、例えば図６に示す光導波路構造が知られている。図６に示すＷＤＭ合波素子は、１６個の入力ポートから波長λ_１，λ_２，…，λ_１６の光をそれぞれ入力し、１個の出力ポートから波長λ_１，λ_２，…，λ_１６の光の混合光を出力するものである。

図７は、図６に示すＷＤＭ合波素子の光出力特性を示すグラフである。図７（ａ）は光源の波長特性及び入力ポートから出力ポートへの透過特性を示すグラフであり、図７（ｂ）は出力ポートから出力される光強度を示すグラフである。

図６に示すＷＤＭ合波素子は、入力光の波長に対する依存性が非常に高いため、例えば図７（ａ）に示すように、各入力ポートから入力される光の波長と出力ポートへの透過率のピーク波長とが一致するように設計される。例えば、入力ポート１に対しては透過率のピーク波長が波長λ_１に一致するように設計され、入力ポート２に対しては透過率のピーク波長が波長λ_２に一致するように設計される。

そのため、加工ばらつきや環境の変化等によって、入力光の波長と透過率のピーク波長との間に解離が生じると、出力光の強度が低下してしまう。例えば図７（ａ）の例では、入力ポート３からの入力光の波長λ_３に対して、透過率特性のピーク波長が長波長側にシフトしており、入力ポート１６からの入力光の波長λ_１６に対して、透過率のピーク波長が短波長側にシフトしている。この場合、例えば図７（ｂ）に示すように、波長λ_３の光及び波長λ_１６の光に対する透過率が低下し、出力ポートからの光出力は低下してしまう。

特に、シリコンフォトニクスを用いて光導波路を形成する場合、コアとクラッドの屈折率差が大きい上、光導波路サイズが小さいため、加工ばらつきに起因する光信号処理装置の波長ばらつきは大きく、作成時に入力光の波長と透過光のピーク波長との一致を保証することは困難である。

そのため、従来のＷＤＭ合波素子では、ヒータによる温度調整や電流注入などで屈折率を変化させて波長調整を行うなど、光源波長と透過率特性のピークとを一致させる必要があり、これが消費電力を増大させる要因となる。

この点、本実施形態による光信号処理装置では、光源との波長関係を調整することを要せず、すなわち、波長調整に必要な位相変調機構やそれを制御する回路が不要である。これにより、素子構成を簡略化するとともに、電力消費を削減することができる。これらの点は、これまでの典型的なＷＤＭ合波素子と比較した大きなメリットである。

このように、本実施形態によれば、光源との波長関係を調整することなく、異なる波長を持つ複数の光を均一な強度で合波することができる。これにより、従来のＷＤＭ合波素子を用いる際に必要であった波長調整機構が不要となり、波長調整に必要な消費電力や回路面積をなくすことが可能になる。その結果、光信号処理装置の低コスト化、小型化及び低消費電力化を実現することができる。

［第２実施形態］
第２実施形態による光信号処理装置について図８乃至図１０を用いて説明する。図１乃至図４に示す第１実施形態による光信号処理装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図８は、本実施形態による光信号処理装置の構造を示す概略図である。図９及び図１０は、本実施形態による光信号処理装置の構造を示す平面図である。

本実施形態による光信号処理装置は、図８に示すように、図１に示す第１実施形態による光信号処理装置において、Ｎ段Ｄ進バニヤン・カプラ１０の入力ポートと出力ポートとを入れ替えたものである。すなわち、第１実施形態による光信号処理装置では、Ｎ−１段Ｄ進バニヤン・カプラ１２側のポートを入力ポート、Ｄ×Ｄカプラ１４側のポートを出力ポートとしている。これに対し、本実施形態による光信号処理装置では、Ｄ×Ｄカプラ１４側のポートを入力ポートとし、Ｎ−１段Ｄ進バニヤン・カプラ１２側のポートを出力ポートとしている。

バニヤン・カプラは、入力ポートと出力ポートとを入れ替えても同様の合波機能を有する。ここでは図示しないが、Ｎ段Ｄ進バニヤンカプラ１０のみならず、Ｎ−１段Ｄ進バニヤンカプラ１２、Ｎ−２段Ｄ進バニヤンカプラ１６等においても同様である。

図９は、図３の光信号処理装置において、入力ポートと出力ポートをそのまま入れ替えたものである。光導波路のレイアウトは異なるが、光導波路接続のトポロジは図３の光信号処理装置と同一である。

図１０は、図９の光信号処理装置において、Ｎ−１段Ｄ進バニヤン・カプラ１２の入力ポートと出力ポートとを入れ替えたものである。すなわち、入力ポート側にＮ−２段バニヤン・カプラ１６が配置され、出力ポート側にＤ×Ｄカプラ１８が配置されている。この場合も、光導波路のレイアウトは異なるが、光導波路接続のトポロジは図３の光信号処理装置と同一である。

図３、図９及び図１０等に示すように、同一のトポロジに対しては多種の配線レイアウトが可能であり、配置上の制約等に応じて適宜好適な配線レイアウトを選択することができる。

このように、本実施形態によれば、光源との波長関係を調整することなく、異なる波長を持つ複数の光を均一な強度で合波することができる。これにより、従来のＷＤＭ合波素子を用いる際に必要であった波長調整機構が不要となり、波長調整に必要な消費電力や回路面積をなくすことが可能になる。その結果、光信号処理装置の低コスト化、小型化及び低消費電力化を実現することができる。

［第３実施形態］
第３実施形態による光信号処理装置について図１１乃至図１３を用いて説明する。図１乃至図１０に示す第１及び第２実施形態による光信号処理装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図１１及び図１３は、本実施形態による光信号処理装置の構造を示す平面図である。図１２は、本実施形態による光信号処理装置の構造を示す概略断面図である。

本実施形態による光信号処理装置は、図１１に示すように、光導波路の平面的なレイアウトは、図３に示す光信号処理装置と同じである。本実施形態による光信号処理装置が図３に示す光信号処理装置と異なる点は、光導波路層を多層化し、光導波路を立体交差していることである。

図１２は、光導波路の交差部における断面構造を示す概略図である。

シリコン基板３２上には、シリコン酸化膜３４を介してシリコン層３６が形成されている。シリコン層３６上には、シリコン酸化膜３８を介してアモルファスシリコン層４０が形成されている。シリコン層３６及びアモルファスシリコン層４０は、光導波路を形成するための光導波路層である。

ここで、シリコン層３６の中央の光導波路４２が、紙面垂直方向に延在しているものとする。この場合、光導波路４２に交差する光導波路４４は、シリコン層３６により形成され、光導波路４２を挟んで左右に延在する光導波路４４ａ，４４ｂと、アモルファスシリコン層４０により形成され、両端部において光導波路４４ａ，４４ｂ上に重なる光導波路４４ｃとにより形成する。下層の光導波路層（シリコン層３６）と上層の光導波路層（アモルファスシリコン層４０）とが重なる領域が方向性結合器として機能するため、下層の光導波路層と上層の光導波路層との間で光を入れ替えることが可能になる。このようにして光導波路４４を光導波路４２に対して立体交差させることにより、光導波路の交差部における損失やクロストークを抑制することができる。

図１１の光信号処理装置では、例えば、図においてベタ塗りした部分の光導波路を下層の光導波路層により形成し、ハッチングを付した部分の光導波路を上層の光導波路層により形成することができる。この例では、特に３段目の２×２カプラと４段目の２×２カプラとの間に光導波路の交差部が多数存在するが、上層に光を導き、下層の導波路を複数跨いだ後に下層へ導くことにより、一組の上下層転換による損失のみで最大７個の交差を実現することができる。これにより、光導波路の交差部における損失やクロストークを更に抑制することができる。

なお、図１１の光信号処理装置では、単純に光導波路の交差部に着目して光導波路層の上下層の転換を行っているため、光の伝搬経路間で上下層転換の数が異なっている。例えば、波長λ_１の光が複数の方向性結合器をすべて直進して伝搬する経路では上下層転換が１度も行われないのに対して、波長λ_３の光が複数の方向性結合器をすべて直進して伝搬する経路では上下層転換が４回行われる。この結果、出力ポート間や波長間でパワーの不均衡が生じることも考えられる。

図１３に示す光信号処理装置は、このようなパワーの不均衡を防止すべく、光の伝搬経路間での上下層転換の数を同一にするように、下層の光導波路と上層の光導波路とを分けたものである。これは、隣接して配置された段のカプラを異なる光導波路層で形成することにより、容易に実現することができる。例えば図１３に示すように、１段目と３段目のカプラを下層の光導波路層により形成し、２段目と４段目のカプラを上層の光導電層により形成する。図１３の例では、どの経路を通っても上下層転換が４回になっており、上下層転換の回数が異なることによるパワーの不均衡を防止することができる。

光導波路層の上下層の転換は、単純に導波路を下層から上層に繋げた構造などでもよく、必ずしも方向性結合器に限定されるものではない。また、上層の光導波路層４４は、アモルファスシリコンに限定されるものではなく、ポリシリコンや、ポリマー導波路等であってもよい。また、光導波路層の層数は、必ずしも２層である必要はなく３層以上であってもよい。

このように、本実施形態によれば、光源との波長関係を調整することなく、異なる波長を持つ複数の光を均一な強度で合波することができる。これにより、従来のＷＤＭ合波素子を用いる際に必要であった波長調整機構が不要となり、波長調整に必要な消費電力や回路面積をなくすことが可能になる。その結果、光信号処理装置の低コスト化、小型化及び低消費電力化を実現することができる。

また、光導波路の交差部で光導波路を立体交差させるので、光導波路の交差部における損失やクロストークを抑制することができる。また、光の伝搬経路間で上下層転換の数を均一化するので、出力ポート間や波長間でパワーの不均衡を抑制することができる。

［第４実施形態］
第４実施形態による光信号処理装置について図１４を用いて説明する。図１乃至図１３に示す第１乃至第３実施形態による光信号処理装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図１４は、本実施形態による光信号処理装置の構造を示す平面図である。

本実施形態による光信号処理装置は、図１４に示すように、光導波路の所定位置に所定の損失量を伴う減衰器５０ａ〜５０ｄを挿入したものである。

交差部において光導波路を立体交差をしない光信号処理装置、例えば図３に示す光信号処理装置においては、交差部において損失が生じる可能性がある。その場合、伝搬経路間で交差数が異なることにより、出力ポート間や波長間でパワーの不均衡が生じることがある。

そこで、本実施形態による光信号処理装置では、このようなパワーの不均衡を防止すべく、交差部の数が少ない経路に、その少ない数に応じた損失を与える減衰器５０ａ〜５０ｄを挿入している。図１４の例では、交差部一つあたりの損失をＬとして、総ての経路において、１段目と２段目の２×２カプラの間の損失量がＬ、２段目と３段目の２×２カプラの間の損失量が３Ｌ、３段目と４段目の２×２カプラの間の損失量が７Ｌとなるように、減衰器５０ａ〜５０ｄを挿入している。ここで、減衰器５０ａは損失量がＬであり、減衰器５０ｂは損失量が３Ｌであり、減衰器５０ｃは損失量が５Ｌであり、減衰器５０ｄは損失量が７Ｌである。光導波路内に所定の損失量を伴う減衰器５０ａ〜５０ｄを挿入し、各伝搬経路におけるトータルの損失を均一化することにより、出力ポート間や波長間でパワーの不均衡を抑制することができる。

減衰器５０ａ〜５０ｄの挿入態様は、総ての伝搬経路において損失量が等しくなるように、光導波路のレイアウトに応じて適宜設定することが望ましい。また、同じ段間を接続する経路については、損失量が互いに同じになるように減衰器５０ａ〜５０ｄを挿入することが望ましい。

なお、図１４には光導波路を立体交差をしない光信号処理装置に減衰器５０ａ〜５０ｄを挿入した例を示したが、例えば図１１の例のように光の経路間で上下層転換の数が異なっている光信号処理装置において、上下層転換の数の違いを補うように減衰器を挿入してもよい。

減衰器５０ａ〜５０ｄは、光に損失を与える構造であれば、特に限定されるものではない。例えば、ドーピングにより局所的に吸収を高めた構造や、光導波路内にギャップを設けた構造や、吸収性のクラッドを局所的に配置した構造や、光導波路の曲げ半径を減少させた構造や、光導波路を薄くした構造等を適用することができる。損失量の大きさの違い等に応じて、これら構造を複数使用するようにしてもよい。

このように、本実施形態によれば、光源との波長関係を調整することなく、異なる波長を持つ複数の光を均一な強度で合波することができる。これにより、従来のＷＤＭ合波素子を用いる際に必要であった波長調整機構が不要となり、波長調整に必要な消費電力や回路面積をなくすことが可能になる。その結果、光信号処理装置の低コスト化、小型化及び低消費電力化を実現することができる。

また、光の伝搬経路間での光導波路の交差回数や上下層の転換回数の違いによる損失量を相殺するように、光導波路内に所定の損失量を伴う減衰器を挿入するので、出力ポート間や波長間でパワーの不均衡を抑制することができる。

［第５実施形態］
第５実施形態による光信号処理装置について図１５を用いて説明する。図１乃至図１４に示す第１乃至第４実施形態による光信号処理装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図１５は、本実施形態による光信号処理装置の構造を示す平面図である。

本実施形態による光信号処理装置は、図１５に示すように、Ｎ段Ｄ進バニヤン・カプラ１０の出力ポートに接続してカスケードリング変調器６０を配置したものである。すなわち、Ｎ段Ｄ進バニヤン・カプラ１０のそれぞれの出力ポートには、互いに共振波長の異なる１６個のリング変調器６０ａ〜６０ｐが縦続接続されている。ここで、リング変調器６０ａ〜６０ｐの共振波長は、Ｎ段Ｄ進バニヤン・カプラ１０の入力ポートへ入射する光の波長λ_１〜λ_１６に対応している。

リング変調器に多波長ＣＷ光を入れた場合、リング変調器の共振波長に一致する光のみ強度変調を行い、他の波長の光をそのまま透過することが可能である。そのため、多波長ＣＷ光の各波長と一致する共振波長を持つリング変調器を縦続接続することにより（リング変調器を縦続接続したものをカスケードリング変調器と呼ぶ）、多波長ＣＷ光の各波長に強度変調をかけることが可能になる。

バニヤン・カプラにより異なる波長を持つ複数の光を合波する際、合波された信号は入力ポートと同数の出力ポートから出力される。そのため図１５に示すように各出力ポートにカスケードリング変調器を備えることにより、多数の波長多重信号を同時に生成することが可能である。

なお、図１５に示す光信号処理装置では、１６個の出力ポートの総てにカスケードリング変調器を接続したが、必ずしも総ての出力ポートに接続する必要はなく、一部の出力ポートだけにカスケードリング変調器を接続するようにしてもよい。また、カスケードリング変調器は、必ずしも入力光の総ての波長に対応したリング変調器を備える必要はなく、入力光の一部の波長に対応したリング変調器だけを備えるようにしてもよい。また、出力ポート毎にカスケードリング変調器の構成を変更するようにしてもよい。

このように、本実施形態によれば、光源との波長関係を調整することなく、異なる波長を持つ複数の光を均一な強度で合波することができる。これにより、従来のＷＤＭ合波素子を用いる際に必要であった波長調整機構が不要となり、波長調整に必要な消費電力や回路面積をなくすことが可能になる。その結果、光信号処理装置の低コスト化、小型化及び低消費電力化を実現することができる。

また、バニヤン・カプラの出力ポートにカスケードリング変調器を接続することにより、任意の波長の光に強度変調を加えた多波長ＣＷ光を出力することができる。

［第６実施形態］
第６実施形態による光信号処理装置について図１６を用いて説明する。図１乃至図１５に示す第１乃至第５実施形態による光信号処理装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図１６は、本実施形態による光信号処理装置の構造を示す平面図である。

第１乃至第５実施形態では、カプラの最小単位を２×２カプラで構成した光信号処理装置を示してきたが、カプラの最小単位は必ずしも２×２カプラである必要はない。

本実施形態による光信号処理装置は、図１６に示すように、カプラの最小単位を３×３カプラで構成したＮ段Ｄ進バニヤン・カプラ１０（３段３進（Ｎ＝３，Ｄ＝３）バニヤン・カプラ）を有するものである。３段３進バニヤン・カプラは、３個のＮ−１段Ｄ進（２段３進）バニヤン・カプラ１２と、９個のＤ×Ｄ（３×３）カプラ１４とを含む。Ｎ−１段Ｄ進（２段３進）バニヤン・カプラ１２は、３個のＮ−２段Ｄ進（１段３進）バニヤン・カプラ１６と、３個のＤ×Ｄ（３×３）カプラ１８とを含む。

３×３カプラは、２×２カプラと同様に、波長帯域が広く、また、入力光の波長に依存することなく両入力ポートから入射された光を混合する機能を有する。２×２カプラの代わりに３×３カプラを用いることにより、段数Ｎに対して３^Ｎ個の波長数を合波することが可能になり、扱える波長数の自由度を上げることができる。カプラの入力・出力ポート数をＤ（Ｄ×Ｄカプラ）とすると、Ｄは２，３に限定されるものではなく、４，５，その他の数であってもよい。その場合、波長数はＤ^Ｎ個となる。

このように、本実施形態によれば、光源との波長関係を調整することなく、異なる波長を持つ複数の光を均一な強度で合波することができる。これにより、従来のＷＤＭ合波素子を用いる際に必要であった波長調整機構が不要となり、波長調整に必要な消費電力や回路面積をなくすことが可能になる。その結果、光信号処理装置の低コスト化、小型化及び低消費電力化を実現することができる。

また、カプラの最小単位の入力・出力ポート数を適宜選択することにより、扱える波長数の自由度を向上することができる。

［第７実施形態］
第７実施形態による光信号処理装置について図１７乃至図１９を用いて説明する。図１乃至図１６に示す第１乃至第６実施形態による光信号処理装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図１７及び図１８は、本実施形態による光信号処理装置の構造を示す概略図である。図１９は、本実施形態による光信号処理装置の構造を示す平面図である。

本実施形態による光信号処理装置は、図１７に示すように、再帰的に定義されるＮ段バニヤン・カプラ７０を有している。Ｎ段バニヤン・カプラ７０は、Ｄ_１×Ｄ_２×…×Ｄ_Ｎ本の入力ポートと、Ｄ_１×Ｄ_２×…×Ｄ_Ｎ本の出力ポートと、Ｄ_Ｎ個のＮ−１段バニヤン・カプラ７２と、Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−１個のＤ_Ｎ×Ｄ_Ｎカプラ７４とを有している。

Ｎ段バニヤン・カプラ７０のＤ^Ｎ本の入力ポートは、Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−１本ずつＤ_Ｎ個の組に分けられ、組毎に別々のＮ−１段バニヤン・カプラ７２の入力ポートに接続されている。各Ｎ−１段バニヤン・カプラ７２のＤ_１×Ｄ_２×…×Ｄ_Ｎ−１本の出力ポートは、Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−１個のＤ_Ｎ×Ｄ_Ｎカプラ７４の入力ポートにそれぞれ接続されている。Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−１個のＤ_Ｎ×Ｄ_Ｎカプラ７４の出力ポートは、Ｎ段バニヤン・カプラ７０の出力ポートとなる。

このように、Ｎ段バニヤン・カプラ７０は、Ｎ−１段バニヤン・カプラ７２によって再帰的に定義される。

なお、「Ｎ段」とは、入力ポートから出力ポートに至るまでに通過するカプラの数がＮ個であることを意味する。すなわち、Ｎ段Ｄ進バニヤン・カプラ７０は、入力ポートから出力ポートに至るまでの光の伝搬経路に、Ｎ個のカプラを有している。ここでいうカプラの数は、カプラを構成する最小単位の素子（例えば、方向性結合器やＭＭＩカプラなど）の数である。Ｎ−１段、Ｎ−２段等についても同様である。また、Ｄ_１，Ｄ_２，…，Ｄ_Ｎは、各段におけるカプラの入力・出力ポート数である。すなわち、Ｄ_１は１段目のカプラの入力・出力ポート数であり、Ｄ_２は２段目のカプラの入力・出力ポート数であり、Ｄ_ＮはＮ段目のカプラの入力・出力ポート数である。

Ｎ−１段バニヤン・カプラ７２は、Ｎ段バニヤン・カプラ７０と同様に、Ｎ−２段バニヤン・カプラ７６により再帰的に定義される。すなわち、Ｎ−１段バニヤン・カプラ７２は、図１８に示すように、Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−１本の入力ポートと、Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−１本の出力ポートと、Ｄ_Ｎ−１個のＮ−２段バニヤン・カプラ７６と、Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−２個のＤ_Ｎ−１×Ｄ_Ｎ−１カプラ７８とを有している。

Ｎ−１段バニヤン・カプラ７２のＤ_１×Ｄ_２×…×Ｄ_Ｎ−１本の入力ポートは、Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−２本ずつＤ_Ｎ−１個の組に分けられ、組毎に別々のＮ−２段バニヤン・カプラ７６の入力ポートに接続されている。各Ｎ−２段バニヤン・カプラ７６のＤ_１×Ｄ_２×…×Ｄ_Ｎ−２本の出力ポートは、Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−２個のＤ_Ｎ−１×Ｄ_Ｎ−１カプラ７８の入力ポートにそれぞれ接続されている。Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−２個のＤ_Ｎ−１×Ｄ_Ｎ−１カプラ７８の出力ポートは、Ｎ−１段バニヤン・カプラ７２の出力ポートとなる。

Ｎ−２段バニヤン・カプラ７６以降も同様に、１段バニヤン・カプラまで再帰的に定義される。なお、１段バニヤン・カプラはＤ_１×Ｄ_１カプラに相当し、０段バニヤン・カプラは通常の光導波路に相当する。

このように、本実施形態による光信号処理装置は、各段におけるカプラの入力・出力ポート数（Ｄ）を変えたものである。ｍ段目のカプラの入力・出力ポート数をＤ_ｍと表記すると、Ｎ段バニヤン・カプラ７０の入力・出力ポート数は、ともにＤ_１×Ｄ_２×…×Ｄ_Ｎ本となり、各段でＤの値が同一の場合の波長数Ｄ^Ｎと比較して、波長数の自由度を更に上げることができる。

なお、第１実施形態において示したＮ段Ｄ進バニヤン・カプラ１０は、本実施形態のＮ段バニヤン・カプラ７０において、Ｄ_１＝Ｄ_２＝…＝Ｄ_Ｎ＝Ｄである場合に相当する。

図１９に、Ｎ＝３，Ｄ_１＝３，Ｄ_２＝３，Ｄ_３＝２としたときのＮ段バニヤン・カプラ７０の一例を示す。なお、ここではＮ＝３，Ｄ_１＝３，Ｄ_２＝３，Ｄ_３＝２のＮ段バニヤン・カプラ７０を示すが、Ｎ，Ｄ_ｍが異なる場合も同様である。

Ｎ＝３，Ｄ_１＝３，Ｄ_２＝３，Ｄ_３＝２のＮ段バニヤン・カプラ７０は、図１９に示すように、入力・出力ともに３×３×２＝１８本のポートを有し、入力ポートと出力ポートとが２段の３×３カプラと１段の２×２カプラの３段構成で接続された構造を有する。

Ｎ段（３段）バニヤン・カプラ７０は、２個のＮ−１段（２段）バニヤン・カプラ７２と、９個のＤ_３×Ｄ_３（２×２）カプラ７４とを含む。Ｎ−１段（２段）バニヤン・カプラ７２は、３個のＮ−２段（１段）バニヤン・カプラ７６と、３個のＤ_２×Ｄ_２（３×３）カプラ７８とを含む。

このように、本実施形態によれば、光源との波長関係を調整することなく、異なる波長を持つ複数の光を均一な強度で合波することができる。これにより、従来のＷＤＭ合波素子を用いる際に必要であった波長調整機構が不要となり、波長調整に必要な消費電力や回路面積をなくすことが可能になる。その結果、光信号処理装置の低コスト化、小型化及び低消費電力化を実現することができる。

また、各段におけるカプラの入力・出力ポート数を適宜選択することにより、扱える波長数の自由度を向上することができる。

［第８実施形態］
第８実施形態による光信号処理装置について図２０を用いて説明する。図１乃至図１９に示す第１乃至第７実施形態による光信号処理装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図２０は、本実施形態による光信号処理装置の構造を示す平面図である。

これまでの実施形態では、ｍ段目のバニヤン・カプラをｍ−１段バニヤン・カプラとＤ_ｍ×Ｄ_ｍカプラとで構成した光信号処理装置について説明してきたが、Ｄ_ｍ×Ｄ_ｍカプラをバニヤン・カプラで構成するようにしてもよい。

図２０は、４段２進バニヤン・カプラ８０を、前段の２段２進バニヤン・カプラ８２と、後段の２段２進バニヤン・カプラ８４とにより構成した例である。

このように、本実施形態によれば、光源との波長関係を調整することなく、異なる波長を持つ複数の光を均一な強度で合波することができる。これにより、従来のＷＤＭ合波素子を用いる際に必要であった波長調整機構が不要となり、波長調整に必要な消費電力や回路面積をなくすことが可能になる。その結果、光信号処理装置の低コスト化、小型化及び低消費電力化を実現することができる。

［第９実施形態］
第９実施形態による光信号処理装置について図２１を用いて説明する。図１乃至図２０に示す第１乃至第８実施形態による光信号処理装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図２１は、本実施形態による光信号処理装置の構造を示す平面図である。

これまでの実施形態では、カプラの最小単位をなす２×２カプラや３×３カプラを方向性結合器２４により構成した例を示したが、必ずしも方向性結合器により構成する必要はない。

図２１は、図３に示す導波路レイアウトの光信号処理装置において、方向性結合器２４の代わりにＭＭＩカプラ２６を用いた例である。光導波路の材料によっては、方向性結合器２４よりもＭＭＩカプラ２６の方が良い特性を示す場合もあり、このような場合は特にＭＭＩカプラ２６を用いることが有効である。

なお、ここでは、図３に示す光信号処理装置にＭＭＩカプラ２６を適用した例を示したが、他の実施形態の光信号処理装置においても同様に適用することができる。

ＭＭＩカプラ２６の入力・出力ポート数は、図２１に示すような２に限定されるものではなく、４やその他の数であってもよい。また、カプラの最小単位は、方向性結合器２４やＭＭＩカプラ２６のみならず、Ｘ分岐、スターカプラ等の他の構造のカプラであってもよい。

［変形実施形態］
上記実施形態に限らず種々の変形が可能である。

例えば、上記第２乃至第９実施形態では、第１実施形態による光信号処理装置に対して種々の変形例を示したが、第１乃至第９実施形態から選択される２以上の光信号処理装置の構造を適宜組み合わせるようにしてもよい。例えば、第６又は第７実施形態による光信号処理装置に対して、第２〜第５，第８，第９実施形態による光信号処理装置を組み合わせてもよい。

また、上記実施形態に記載した光信号処理装置の平面レイアウト、光導波路構造、構成材料等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。

以上の実施形態に関し、更に以下の付記を開示する。

（付記１） Ｄ_１×Ｄ_２個の第１のポートと、Ｄ_１×Ｄ_２個の第２のポートとをそれぞれ有するＤ_３個の第１のカプラと、
Ｄ_３個の第３のポートと、Ｄ_３個の第４のポートとをそれぞれ有し、Ｄ_３個の前記第３のポートが、Ｄ_３個の前記第１のカプラの前記第２のポートにそれぞれ接続されたＤ_１×Ｄ_２個の第２のカプラとを有し、
前記第１のカプラのそれぞれは、
Ｄ_１個の第５のポートと、Ｄ_１個の第６のポートとをそれぞれ有し、前記第５のポートが前記第１のポート又は前記第２のポートに接続されたＤ_２個の第３のカプラと、
Ｄ_２個の第７ポートと、Ｄ_２個の第８のポートとをそれぞれ有し、Ｄ_２個の前記第７のポートが、Ｄ_２個の前記第３のカプラの前記第６のポートにそれぞれ接続され、前記第８のポートが前記第２のポート又は前記第１のポートに接続されたＤ_２個の第４のカプラとを有する
ことを特徴とする光信号処理装置。

（付記２） 付記１記載の光信号処理装置において、
前記第３のカプラのそれぞれは、
Ｄ_４個の第９のポートと、Ｄ_４個の第１０のポートとをそれぞれ有し、前記第９のポートが前記第５のポート又は前記第６のポートに接続されたＤ_５個の第５のカプラと、
Ｄ_５個の第１１のポートと、Ｄ_５個の第１２のポートとをそれぞれ有し、Ｄ_５個の前記第１１のポートが、Ｄ_５個の前記第５のカプラの前記第１０のポートにそれぞれ接続され、前記第１２のポートが前記第６のポート又は前記第５のポートに接続されたＤ_４個の第６のカプラとを有し、
Ｄ_４×Ｄ_５はＤ_３である
ことを特徴とする光信号処理装置。

（付記３） 付記１又は２記載の光信号処理装置において、
前記第１のカプラと前記第２のカプラとを接続する第１の光導波路網及び前記第３のカプラと前記第４のカプラとを接続する第２の光導波路網は、複数の光導波路層により形成されており、一の光導波路と他の光導波路との交差部では、前記一の光導波路と前記他の光導波路とが異なる光導波路層に位置している
ことを特徴とする光信号処理装置。

（付記４） 付記３記載の光信号処理装置において、
前記第１のポートと前記第４のポートとの間を伝搬する光が異なる前記導波路層に転換される回数が、総ての伝搬経路において同じである
ことを特徴とする光信号処理装置。

（付記５） 付記３又は４記載の光信号処理装置において、
前記第２のカプラ、前記第３のカプラ及び前記第４のカプラは、隣接して配置されたもの同士が異なる前記光導波路層に形成されている
ことを特徴とする光信号処理装置。

（付記６） 付記１乃至５のいずれか１項に記載の光信号処理装置において、
前記第１のカプラと前記第２のカプラとを接続する第１の光導波路網及び前記第３のカプラと前記第４のカプラとを接続する第２の光導波路網は、総ての伝搬経路において損失量が均一になるように、光導波路が交差する回数の少ない伝搬経路に、その少ない回数に応じた損失を与える減衰器を有する
ことを特徴とする光信号処理装置。

（付記７） 付記１乃至６のいずれか１項に記載の光信号処理装置において、
前記第１のカプラの前記第１のポート又は前記第２のカプラの前記第４のポートに配置され、互いに共振波長の異なる複数のリング変調器が縦続接続されたカスケードリング変調器を更に有する
ことを特徴とする光信号処理装置。

（付記８） 付記１乃至７のいずれか１項に記載の光信号処理装置において、
前記第２のカプラ、前記第３のカプラ及び前記第４のカプラの最小単位は、方向性結合器である
ことを特徴とする光信号処理装置。

（付記９） 付記１乃至７のいずれか１項に記載の光信号処理装置において、
前記第２のカプラ、前記第３のカプラ及び前記第４のカプラの最小単位は、ＭＭＩカプラである
ことを特徴とする光信号処理装置。

（付記１０） 付記１乃至９のいずれか１項に記載の光信号処理装置において、
前記第２のカプラ又は前記第４のカプラは、バニヤン・カプラである
ことを特徴とする光信号処理装置。

（付記１１） 付記１乃至１０のいずれか１項に記載の光信号処理装置において、
Ｄ_１＝Ｄ_２＝Ｄ_３である
ことを特徴とする光信号処理装置。

（付記１２） Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−１個の第１のポートと、Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−１個の第２のとをそれぞれ有するＤ_Ｎ個のＮ−１段バニヤン・カプラと、Ｄ_Ｎ個の第３のポートと、Ｄ_Ｎ個の第４のポートとをそれぞれ有し、Ｄ_Ｎ個の前記第３のポートが、Ｄ_Ｎ個の前記Ｎ−１段バニヤン・カプラの前記第２のポートにそれぞれ接続された第１のカプラとにより再帰的に定義され、前記第１のポート又は前記第４のポートにより構成されるＤ_１×Ｄ_２×…×Ｄ_Ｎ個の入力ポートと、前記第４のポート又は前記第１のポートにより構成されるＤ_１×Ｄ_２×…×Ｄ_Ｎ個の出力ポートとを含むＮ段バニヤン・カプラを有する
ことを特徴とする光信号処理装置。

１０…Ｎ段Ｄ進バニヤン・カプラ
１２…Ｎ−１段Ｄ進バニヤン・カプラ
１４，１８，２２…Ｄ×Ｄカプラ
１６…Ｎ−２段Ｄ進バニヤン・カプラ
２０…Ｎ−３段Ｄ進バニヤン・カプラ
３０…ＳＯＩ基板
３２…シリコン基板
３４，３８…シリコン酸化膜
３６…シリコン層
４０…アモルファスシリコン層
４２，４４，４４ａ，４４ｂ，４４ｃ…光導波路
５０ａ〜５０ｄ…減衰器
６０ａ〜６０ｐ…リング変調器
７０…Ｎ段バニヤン・カプラ
７２…Ｎ−１段バニヤン・カプラ
７４，７８…Ｄ×Ｄカプラ
７６…Ｎ−２段バニヤン・カプラ
８０，８２…２段２進バニヤン・カプラ

Claims (8)

1. Ｄ_１×Ｄ_２個の第１のポートと、Ｄ_１×Ｄ_２個の第２のポートとをそれぞれ有するＤ_３個の第１のカプラと、
   Ｄ_３個の第３のポートと、Ｄ_３個の第４のポートとをそれぞれ有し、Ｄ_３個の前記第３のポートが、Ｄ_３個の前記第１のカプラの前記第２のポートにそれぞれ接続されたＤ_１×Ｄ_２個の第２のカプラとを有し、
   前記第１のカプラのそれぞれは、
   Ｄ_１個の第５のポートと、Ｄ_１個の第６のポートとをそれぞれ有し、前記第５のポートが前記第１のポート又は前記第２のポートに接続されたＤ_２個の第３のカプラと、
   Ｄ_２個の第７ポートと、Ｄ_２個の第８のポートとをそれぞれ有し、Ｄ_２個の前記第７のポートが、Ｄ_２個の前記第３のカプラの前記第６のポートにそれぞれ接続され、前記第８のポートが前記第２のポート又は前記第１のポートに接続されたＤ_２個の第４のカプラとを有する
   ことを特徴とする光信号処理装置。
2. 請求項１記載の光信号処理装置において、
   前記第３のカプラのそれぞれは、
   Ｄ_４個の第９のポートと、Ｄ_４個の第１０のポートとをそれぞれ有し、前記第９のポートが前記第５のポート又は前記第６のポートに接続されたＤ_５個の第５のカプラと、
   Ｄ_５個の第１１のポートと、Ｄ_５個の第１２のポートとをそれぞれ有し、Ｄ_５個の前記第１１のポートが、Ｄ_５個の前記第５のカプラの前記第１０のポートにそれぞれ接続され、前記第１２のポートが前記第６のポート又は前記第５のポートに接続されたＤ_４個の第６のカプラとを有し、
   Ｄ_４×Ｄ_５はＤ_３である
   ことを特徴とする光信号処理装置。
3. 請求項１又は２記載の光信号処理装置において、
   前記第１のカプラと前記第２のカプラとを接続する第１の光導波路網及び前記第３のカプラと前記第４のカプラとを接続する第２の光導波路網は、複数の光導波路層により形成されており、一の光導波路と他の光導波路との交差部では、前記一の光導波路と前記他の光導波路とが異なる光導波路層に位置している
   ことを特徴とする光信号処理装置。
4. 請求項３記載の光信号処理装置において、
   前記第１のポートと前記第４のポートとの間を伝搬する光が異なる前記導波路層に転換される回数が、総ての伝搬経路において同じである
   ことを特徴とする光信号処理装置。
5. 請求項３又は４記載の光信号処理装置において、
   前記第２のカプラ、前記第３のカプラ及び前記第４のカプラは、隣接して配置されたもの同士が異なる前記光導波路層に形成されている
   ことを特徴とする光信号処理装置。
6. 請求項１乃至５のいずれか１項に記載の光信号処理装置において、
   前記第１のカプラと前記第２のカプラとを接続する第１の光導波路網及び前記第３のカプラと前記第４のカプラとを接続する第２の光導波路網は、総ての伝搬経路において損失量が均一になるように、光導波路が交差する回数の少ない伝搬経路に、その少ない回数に応じた損失を与える減衰器を有する
   ことを特徴とする光信号処理装置。
7. 請求項１乃至６のいずれか１項に記載の光信号処理装置において、
   前記第１のカプラの前記第１のポート又は前記第２のカプラの前記第４のポートに配置され、互いに共振波長の異なる複数のリング変調器が縦続接続されたカスケードリング変調器を更に有する
   ことを特徴とする光信号処理装置。
8. Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−１個の第１のポートと、Ｄ_１×Ｄ_２×…×Ｄ_Ｎ−１個の第２のとをそれぞれ有するＤ_Ｎ個のＮ−１段バニヤン・カプラと、Ｄ_Ｎ個の第３のポートと、Ｄ_Ｎ個の第４のポートとをそれぞれ有し、Ｄ_Ｎ個の前記第３のポートが、Ｄ_Ｎ個の前記Ｎ−１段バニヤン・カプラの前記第２のポートにそれぞれ接続された第１のカプラとにより再帰的に定義され、前記第１のポート又は前記第４のポートにより構成されるＤ_１×Ｄ_２×…×Ｄ_Ｎ個の入力ポートと、前記第４のポート又は前記第１のポートにより構成されるＤ_１×Ｄ_２×…×Ｄ_Ｎ個の出力ポートとを含むＮ段バニヤン・カプラを有する
   ことを特徴とする光信号処理装置。
   

Images