JP6003649B2 - 密閉電子ハウジングおよびそのようなハウジングの密閉組立方法 - Google Patents

密閉電子ハウジングおよびそのようなハウジングの密閉組立方法 Download PDF

Info

Publication number
JP6003649B2
JP6003649B2 JP2012541388A JP2012541388A JP6003649B2 JP 6003649 B2 JP6003649 B2 JP 6003649B2 JP 2012541388 A JP2012541388 A JP 2012541388A JP 2012541388 A JP2012541388 A JP 2012541388A JP 6003649 B2 JP6003649 B2 JP 6003649B2
Authority
JP
Japan
Prior art keywords
housing
support
cover
electronic
assembling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012541388A
Other languages
English (en)
Other versions
JP2013513227A (ja
Inventor
ドレヴォン、クロード
ベンディエ、オリヴィエ
ナセ、ウァリム ベン
ナセ、ウァリム ベン
Original Assignee
テールズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テールズ filed Critical テールズ
Publication of JP2013513227A publication Critical patent/JP2013513227A/ja
Application granted granted Critical
Publication of JP6003649B2 publication Critical patent/JP6003649B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Casings For Electric Apparatus (AREA)

Description

本発明の分野は、少なくとも１つの電子部品を空胴部の内部に入れている密閉電子ハウジングである。密閉電子ハウジングは、製造コストおよび製造効率と同様に、そのハウジングが組み込む電子部品が発揮する電気的機能の性能および信頼性に直接影響を及ぼすため、ハウジングの役割は重要である。ハウジングの主な機能は、ハウジングが入れた電子機能を外部環境から保護することにある。電子部品の信頼性は、空胴部の相対湿度と同様に前記空胴部中に存在するガスに影響を受け易い。相対湿度と同様にガス組成の点からも雰囲気を保つようにハウジングを確実に密閉閉鎖することが不可欠である。このことは、封止した電子部品を正しく操作するのに必要である（例えば、ハウジングが密閉されると、砒化ガリウム(ＧａＡｓ)から作製されたチップを劣化させる水素の侵入をハウジング内において回避される）。
ホイールハンダ付けにより、支持体およびカバーを密閉して組み合わせて得られる密閉ハウジングが知られている。この場合、ホイール閉鎖には、閉鎖中、ホイール間の機械的または電気的干渉を回避するために、ハウジングのサイズを十分に大きくする（約１０ｍｍを超える長さおよび幅）必要がある。
例えばＡｕＳｎの共融ハンダで密閉するように閉鎖したハウジングも知られている。この場合、共融合金に基づくハンダ付け方法は、約３００℃の高温で行うという欠点を有し、そのことにより、ハウジングで封止された電子部品が発揮する電子機能の性能が低下する。これは、熱弾性効果によって、これらの高い温度は、特に高温に敏感な電子部品、および／または、これらの電子部品とハウジングとの連結部を劣化させるからである。さらに、連結部が接着剤結合によって作られる場合、これらの温度で接着剤からガスが抜けることにより連結部が劣化する。さらに、その方法が十分に制御されない場合、不要な金属間化合物がハンダ付け中に形成され、それにより、ハウジングを閉鎖するためのハンダ接合部が弱くなる。
接着剤で支持体をカバーに結合することで得られる密閉ハウジングも知られている。この接着結合は行うのが簡単であるが、接着剤中に含まれる有機材料が、多かれ少なかれ長期的に湿気を通すため、確実にハウジングを良好に密閉できないという欠点を有する。
ガラスの密閉で支持体およびカバーを組み立てることで得られる密閉ハウジングも知られている。この種の方法では、良好な密閉性を有するハウジングを得ることができる。しかしながら、これらの密閉方法は、約３５０℃から４００℃の高温で行うという欠点を有し、それによって封止される電子部品または電子部品と支持体との連結部を劣化させる。
さらに、カバーと支持体との間の界面に金属間化合物を形成することにより、密閉するように組み立てるハウジングが知られている。これらのハウジングは、必要となるのは比較的低い組み立て温度（１５０℃を超える）で、一旦形成されるとより高い温度（約２００℃）に耐えるという利点を有する。しかしながら、金属間化合物の形成に基づいてハウジングを組み立てることは、複雑な手段および長い製造時間（数時間）を要するという欠点を有する。さらに、金属間化合物は、高純度で、金属間化合物に適合する金属ハウジングを組み立てることのみ可能である。
本発明の目的は、経済的で、良好な密閉性を有し、機械的に強く、高性能の電子機能を封止する、密閉電子ハウジングを提供することである。
本発明の別の目的は、実施することが容易で、ハウジングに含まれる電子機能の電子性能を低下させない、電子ハウジングの密閉組立方法を提供することである。
このように本発明は、密閉するように接合されている支持体およびカバーを含む密閉電子ハウジングであって、前記支持体に固定された少なくとも１つの電子部品を含む空胴部を画定するためのものであり、前記支持体および前記カバーは、金属ナノ粒子の凝集体を含む接合部によって密閉するように接合されている密閉電子ハウジングに関する。
本発明による電子ハウジングは、以下の特性、
・金属ナノ粒子は、銀あるいは銅、金、別の金属のナノ粒子、または金属合金であることと、
・支持体は全体的に平坦な形状を有することと、
・支持体はベースおよび電気絶縁周縁部を含むことと、
・カバーは箱型形状を有することと、
・支持体は箱型形状を有することと、
・カバーは全体的に平坦な形状を有することと、
を個々にまたは組み合わせて任意に含む。
本発明はまた、１つ以上の電子部品を含む電子ハウジングの密閉組立方法であって、
・ペーストと、前記ペースト中で懸濁状態の１０ｎｍから３０ｎｍのサイズのナノ粒子とを含む混合物により、電子部品が固定された支持体を、カバーに接触させてハウジングを組み立てるステップと、
・金属ナノ粒子を焼結可能な１５０℃から１８０℃の温度Ｔまでハウジングを加熱し、少なくとも２．５×１０５Ｐａと等しい圧力を加えることにより、ハウジングを密閉するように閉鎖するステップと、
を含む方法に関する。
本発明による方法は、以下の特性、
・１０分以上、好ましくは１０分から３０分の時間Ｄの間、温度Ｔを与えることと、
・カバーと支持体との連結部に、その連結部に沿って移動させる熱源によって、温度Ｔを点で与えることと、
・熱源はレーザ源であることと、
・ペーストは少なくとも１つの有機溶剤を含むことと、
・その混合物は、ナノ粒子を７０％から９０％の体積濃度で含むことと、
・ハウジングを組み立てるステップの前に、電子部品を支持体に固定するステップを含むことと、
を個々にまたは組み合わせて任意に含む。
本発明による方法の第２の実施形態は、ハウジングを組み立てるステップが、ペーストを支持体上に堆積させるステップと、ペーストによって支持体をカバーに接触させるステップとを含む。
さらに、少なくとも２．５×１０５Ｐａと等しい圧力をハウジングに加えながら、金属ナノ粒子を焼結可能な１５０℃から１８０℃の温度Ｔまでハウジングを加熱することにより、ハウジングを密閉するように閉鎖するステップは、
・ペーストに含まれる可能性のある溶剤を除去し、焼結を開始するために、支持体をカバーに接触させるステップの前に、支持体上に堆積したペーストにレーザ源を垂直に当てる第１のステップと、
・前記ペーストによって、支持体をカバーに接触させるステップの後に、前記ペーストにレーザを水平に当てる第２のステップと、
を含む。
本発明は、良好な機械的強度を有し、高性能電子機能を封止する、電子ハウジングを提供するという利点を有する。さらに、本発明によるハウジングは、ハウジングに含まれる電子部品が発揮する電子機能を低下させるリスクがない方法によって得られる。このハウジングの閉鎖は実行するのが簡単であり、複雑な装置を必要としない。
本発明の他の特性および利点は、以下の詳細な説明を読めば明らかとなり、非限定的な実施例を示し、添付の図面が参照される。全ての図において、同じ要素は同じ参照符号で示す。
本発明によるハウジングの第１の実施例における密閉電子ハウジングの外観を概略的に斜視図で示す。 図１のハウジングの鉛直面Ｍ全体における断面を概略的に示す。 本発明によるハウジングの第２の実施例の、鉛直面全体における断面を概略的に示す。 （ａ）および（ｂ）は、それぞれ、本発明によるハウジングの第３の実施例の第１の鉛直面全体、および第１の鉛直面に垂直な第２の鉛直面全体における断面を概略的に示す。 （ａ）、（ｂ）、（ｃ）は、本発明による方法のステップを概略的に示す。
図１は、本発明によるハウジングの第１の実施例における平行六面体密閉電子ハウジング２全体の外観を斜視図で示す。密閉電子ハウジング２は、支持体３およびカバー５を含み、これらは、前記支持体３に固定された電子部品４（これらを図２に示す）を含む空胴部７を画定する壁を形成するように配置されている。支持体３およびカバー５は、金属ナノ粒子の凝集体を含む接合部６によって密閉されるように接合されている。凝集体の構造はメゾスコピックタイプである。
図２は、図１で示したハウジングの鉛直面Ｍにおける断面を概略的に示す。電子ハウジング２は、カバー５と、電子部品４が固定される支持体３とを含む。図２に示した実施形態では、支持体３は、全体が平板形状のベースを形成している。支持体３は、さらに基板機能を有し、電子部品４が支持体３の上面１１に固定されている（すなわち、配置され、取り付けられ、一体化されている）。ハウジングは、インテリジェントベースを有していると言える。
支持体３は有利にセラミックから成る。図２の実施形態では、支持体３は、例えば、電子部品４と空胴部７の外側との間に電気的相互接続を提供する、基板中に作られた導電性ビア１０（これらを破線で示す）を組み込む多層セラミック基板である。電子部品は、導電性パッド１２に接続された電気接続手段１３によって導体１０に電気的に接続され、同様に導電性パッド１２は導電性ビア１０に接続されている。
カバー５は箱型形状を有する。この箱は、その開口部が支持体３に面するように逆さまになっている。より正確には、箱は支持体３の上面１１上において逆さまになっている。箱はベース８および周縁部９を含む。箱の周縁部９は、カバー５を支持体３に密閉するように接合する密閉接合部６によって支持体３、より正確には、支持体３の上面１１（箱に面する支持体の表面である）に配置されている。箱は距離をおいて電子部品４を囲む。言い換えれば、空胴部は、下部をベース３によって、上部をカバー５のベース８によって、および側部をベース８からカバー５まで延在する周縁部９によって、境界を定められている。
密閉接合部６は、支持体３とカバー５とを、確実に機械的に密閉接続する。金属ナノ粒子の凝集体を含む接合部６は、下記に述べるように、金属ナノ粒子を焼結することにより有利に得られる。
図３は、図１に示したハウジングと全体的に同じ形状を有する、本発明による電子ハウジングの第２の実施例の鉛直面における断面を概略的に示す。本実施形態では、支持体３０は、ベース３０ａおよび電気絶縁性周縁部３０ｂを含む。支持体の絶縁縁部３０ｂは、ベース３０ａに、特にベース３０ａの上面１１０（カバーに面するベースの表面である）に密閉するように固定されている。より正確には、絶縁縁部は導電性トラック１００によってベースの特定の部分上に直接固定されており、導電性トラック１００はベースと縁部との間の他の部分に置かれている。絶縁縁部は、例えば所謂低温ガラス等の電気絶縁材料から成る。基板の役割は、電子部品４が固定されたベース３０ａによって果たされる。基板３０ａは本実施形態において積層基板ではない。例えばセラミック、または石英、サファイア等、他の無機材料から成る基板である。ベース３０ａの上面１１０上に延在し、絶縁材料３０ｂの下を通過することにより空胴部の外側に到達する導電性トラック１００によって、電子部品４と外側との間の相互接続はベース３０ａの表面上に形成されている。電子部品４は、電気接続手段１３０によって導電性トラック１００に接続される。
本実施形態では、箱の周縁部９は、支持体３０上に、より正確には支持体の絶縁縁部３０ｂの上に、カバー５を支持体３０に密閉するように接続する密閉接合部６によって配置されている。有利には、水平面、すなわちベース３０ａに平行な面において、絶縁縁部３０ｂは、例えば、長方形または円形の、全体的に周縁部と同一の形状を有する。水平面における２つの縁部の幅は必ずしも同一ではない。このように、箱は縁部３０ｂの全周囲上に配置されている。言い換えれば、空胴部は、下部をベース３０ａによって、上部をカバー５のベース８によって、および側部を周縁部９および絶縁縁部３０ｂによって、境界を定められている。
図４ａおよび図４ｂは、それぞれ、本発明の第３の実施形態によるハウジング２００の第１の鉛直面全体、および第１の鉛直面に垂直な第２の鉛直面全体における断面を概略的に示す。支持体３００は、箱型形状を有する。支持体３００は、ベース３００ａと、ベース３００ａの上面１１００上に固定された基板３００ｂとを含む。本実施形態では、ベース３００ａは、例えば金属材料、ほとんどの場合、ニッケル鉄コバルト、銅タングステンまたは高熱導電性材料から成る。基板３００ｂは、例えばセラミック、より一般には誘電材料から成る。
電子部品４は、基板３００ｂの上面２２（すなわち、支持体に面している一面である）に固定されている。空胴部の内側と外側との相互接続は、例えばハンダ付けによりベース３００ａに密閉するように固定されたセラミック挿入物（または浸透物）３００ｃによって形成されている。電子部品４は、導電性基板３００ｂの上面に形成されたトラック１０００に電子部品４を接続している第１の電気接続部１３００によって、および挿入物３００ｃにトラック１００を接続している第２の電気接続部１３１によって、セラミック挿入物３００ｃに接続されている。支持体３００は、さらに挿入物３００ｃおよびベース３００ｂに密閉するように固定されたフレーム３００ｄを含む。フレームは導電性である。フレームは、例えば金属から成る。
金属フレーム３００ｄはベース３００ａの周囲に縁部を形成する。一方ではフレーム３００ｄと挿入物３００ｃとの連結部、および他方ではフレーム３００ｄとベース３００ａとの連結部は、例えばハンダ付けにより形成される。本実施形態では、カバー５００は、例えば全体的に長方形の板状である。カバー５００は、支持体３００とカバー５００とを密閉して接続する接合部６によって、金属フレーム３００ｄに取り付けられ、支持体３００、特にフレーム３００ｄに接合されている。周縁フレーム３００ｄは、カバー５００と、ベース３００ａあるいは挿入物３００ｃとの間に延在する。空胴部７は、下部を基板３００ｂおよび基板３００ｂに面するベース３００ａによって、上部をカバーによって、および側部をフレーム３００ｄおよび挿入物３００ｃによって、境界を定められている。
電子ハウジングは、もちろん複数の電子部品４を含むことができるが、上記の図中では１つの電子部品を含む電子ハウジングを示している。支持体３、３０、３００に固定され、空胴部内部に収容された電子部品４は、例えば受動素子、能動素子またはマイクロシステム等の異なる種類であっても良い。本発明は、高温、すなわち２００℃を超える温度で劣化し易い電子部品に特に有利である。ここでは微小電気機械システム（ＭＥＭＳ）を備えている。
本発明によるハウジングのサイズは、１ｍｍ３から数ｃｍ３である。大変小さい空洞部（約１ｍｍ３の小さいサイズのハウジング）を画定するハウジングの場合、ホイール・クロージャ法に適さないため、提案する発明は特に有利である。
剪断試験は、一般に接合部を特徴付けることができる。金属ナノ粒子の凝集体を含む接合部６を有するハウジングについては、出願人は、接合部自体の中で界面の剪断が起こることを観察した。このことから、接合部と組み立てる支持体表面およびカバー表面とは確実に良好に接着されている。
図５ａ、５ｂ、５ｃに示すように、本発明による電子ハウジング２の密閉組立方法のステップを述べる。図５ａ、５ｂ、５ｃは、第１の実施形態による電子ハウジング２の密閉組立方法の、それぞれのステップの実施例を概略的に示す。本発明による方法では、カバー５と、少なくとも１つの電子部品４が固定された支持体３とを最初に準備（Ａ）する。また、ハウジングの内側と外側とを接続する。
本方法は、ペースト１９と、前記ペースト１９中で懸濁状態のナノ粒子１７とを含む混合物１８により、電子部品４が固定された支持体３をカバー５に接触させてハウジング２を組み立てるステップ（Ｂ）、金属ナノ粒子を焼結可能な温度Ｔまでハウジング２を加熱することにより、ハウジングを密閉するように閉鎖するステップ（Ｃ）とを含む。
混合物は、支持体とカバーとの界面に塗布することが有利である。組み立てステップは、前記カバー５と前記支持体３との界面で、支持体３および／またはカバー５に混合物１８を塗布するステップ（図示せず）を有利に含む。
第１の実施形態による装置では、カバー５と支持体３との界面は、カバー５の下縁部（すなわち、支持体に面する周縁部９の一部）と、カバー５の下縁部と同じ形状を有する、ベース３ａの下面１１の周囲の一部とを含む。本発明による方法はまた、図３、図４ａおよび図４ｂに示したハウジングを組み立てるために使用される。図３に示したハウジングのカバーと支持体との界面は、絶縁縁部３０ｂの上縁（すなわち、カバー５に面する絶縁縁部の縁部）と同様に、カバー５の下縁を含む。図４ａおよび図４ｂに示したハウジングのカバーと支持体との界面は、フレーム３００ｄの上縁と同じ形状を有する、カバー５００の周囲の一部と同様に、フレーム３００ｄの上縁（すなわち、カバーに面するフレームの縁部）を含む。
ペースト１９は、１種以上の有機溶剤を有利に含む。有機溶剤は、例えばテルピネオール、α−テルピネオール、トルエン、ヘキサンまたはキシレンである。有機溶剤は、ナノ粒子を移動させ、かつ、これらのナノ粒子１７の凝集を防ぐために使用される。これらの有機化合物はバインダーおよび／または分散剤であっても良い。混合物１８は、金属ナノ粒子１７を７０％から９０％の体積濃度で、そして溶剤を１０％から３０％の体積濃度で含むことが好ましい。これらの濃度により焼結が可能となる。
有利なことに、溶剤の蒸発温度は温度Ｔより低い。
用語「ナノ粒子」は、サイズが１０ｎｍから１００ｎｍの粒子を意味することを意図している。ナノ粒子のサイズは、１０ｎｍから３０ｎｍであることが好ましい。用語「サイズ」は、ナノ粒子の直径を意味することを意図している。そのサイズは、低温で焼結を行うことが可能な粒子のナノメートルサイズである。粒子が小さいほど焼結温度は低いが、ナノ粒子が小さ過ぎる場合、得られる接合部が導電性に成る可能性があるため、下限値を有する。ナノ粒子のサイズが３０ｎｍを超える場合、２００℃未満の温度で、例えば２．５ｂａｒの使用圧で焼結を行うことは不可能であることを出願人は確認した。これは、ナノ粒子のサイズが増加すると、粒子の焼結温度が上昇するからである。
ペーストは、安定したコロイド溶液から、または前駆体の分解、または別の方法によって、ナノ粒子を製造するステップと、ナノ粒子の粉末を準備および回収するステップと、溶剤中にナノ粒子を分散させるステップ（例えば、ナノ粒子の焼結を起こさずに、均一分散可能な超音波法によって）とを含む方法によって有利に準備する。
金属ナノ粒子は銀Ａｇの粒子が好ましい。銀は、カバーの中、およびカバーに接触する支持体のいくつかの部分に含まれている可能性のある様々な材料、すなわち錫Ｓｎ、金Ａｕおよび／またはニッケルＮｉに適し（電解現象がない）、特に有利である。銀は金に大変類似した物理的特性（結晶構造、原子半径、電気陰性度等）および化学的特性（低い酸化力等）を有する。広範囲な組成物において安定した固溶体の形成を予想できる、ヒューム−ロザリーの法則によって、カバーと支持体がそれらの界面に金を含む場合、金および銀は完全な溶解度（それらの平衡状態図によって確認される）を有する合金を形成する。したがって、合金はいかなる組成物の中でも安定しているため（金と銀との間に金属間化合物を生成しない）、脆弱でない。このように、ハウジングの良好な機械的強度は確実である。
金属ナノ粒子はまた、銅、金または別の金属、若しくは金属合金のナノ粒子であっても良い。ハウジング２が温度Ｔまで加熱されると、混合物に含まれるナノ粒子１７は凝集する。これは焼結による高密度化と呼ばれる。ナノ粒子はまた、一方では支持体３と、他方ではカバー５と機械的結合を形成し、その結果、ナノ粒子１７の凝集体は、カバーと支持体との間に機械的接続を形成する。ナノ粒子と、支持体３および／またはカバーとの間の機械的結合は、化学的なものまたは完全に機械的なもの（例えば、カバー表面と支持体の上に形成された穴の中に金属ナノ粒子を浸透させることによって）であっても良い。混合物１８との界面に位置する支持体３の表面および／またはカバー５の表面が金を含む場合（金属支持体、および／または金をいくらか含むカバーの場合）、接合部に含まれる銀のナノ粒子は、一方の部分と接合部との界面に位置する金と、金−銀合金を有利に形成する。金−銀合金は、その一方の部分および接合部（化学的結合）を機械的に接合する。
焼結温度を与えた後、少なくとも溶剤のいくらかは蒸発し、支持体とカバーとの連結部に位置する接合部６は、ナノ粒子を構成する金属と支持体の電子部品との間に確立した化学結合と同様に、凝集したナノ粒子および孔を含む。特に、接合部は凝集したナノ粒子を６５％から８０％の体積濃度で含み、残りの２０％から３５％の大部分は孔を含む。
出願人は、接合部６が支持体とカバーとの間に密閉接続を形成することを実証した。具体的には、出願人は、ヘリウムで加圧したチャンバにおいて、第１の実施形態による電子ハウジングの微量リーク試験を行った。約１０−７ａｔｍ．ｃｍ３／ｓのヘリウムリーク率を測定した。実際、密閉された空胴部の体積に応じて、ヘリウムリーク率が１０−７ａｔｍ．ｃｍ３／ｓから１０−８ａｔｍ．ｃｍ３／ｓである場合、ハウジングは従来通り良好な密閉を有していると考えられる。因みに１ａｔｍ．ｃｍ３は１ｍｂａｒと等しい。
このように、多孔性の接合部６は支持体とカバーとの間に密閉接続を形成する。溶剤が蒸発すると、高密度化が起こる。高密度化はまず接合部の周囲で生じる。接合部の周囲は、溶剤がより容易に逃げることができるからである。その後、この周囲の高密度化により、接合部の内部の溶剤が蒸発するための経路が塞がれる可能性がある。溶剤は接合部の中心に残り、高密度化が限定される場合がある。このように、接合部６は、少なくとも接合部の周囲に金属ナノ粒子１７の凝集体を含む。
支持体３に固定された電子部品を劣化させないように、混合物のナノ粒子を焼結させるための温度Ｔは１５０℃から２５０℃である。この低い焼結温度に関連した基本的な利点は、密閉接合部の形成中に電子部品が発揮する機能が低下しないことである。さらに、この方法は実行することが簡単である。組み立てられた密閉ハウジングはさらに、焼結後、遙かにより高い温度に耐えることができる。１８０℃で銀のナノ粒子を焼結させた場合は約８００℃に耐えることができる。温度Ｔは、１５０℃から１８０℃が好ましい。これらの温度により、ＭＥＭＳタイプの電子部品は劣化しないことが確実である。ナノ粒子が小さいほど、低い温度Ｔの選択がより可能となる。
混合物１８によって組み立てられたハウジング２を焼結温度Ｔまで加熱する場合、圧縮力をハウジングに加えることが好ましい。その圧縮力で支持体とカバーとが互いに保持し合う。加える圧力は、好ましくは、０グラム重量から３００グラム重量ほどが好ましく、１グラム重量（ｇｒａｖｅｔ）は９．８０６６５ｍＮと等しい。
加える圧縮力がより高い場合、接合部は、それに比例してより高密度となり、すなわち硬質で密閉される。さらに、ハウジングに高圧を加えることにより、焼結温度の適用時間Ｄを短縮すること、および／または温度Ｔを下げることが可能になる。
さらに、焼結温度適用中に、少なくとも２．５ｂａｒと等しい圧力、すなわち２．５×１０５Ｐａより低い、例えば２ｂａｒと等しい圧力において、ハウジングは有利に配置される。
２．５ｂａｒ未満では、密閉接合部を得るために必要な融解も高密度化も得られないことを出願人は確認した。
少なくとも２．５ｂａｒと等しい圧力で、１０ｎｍから３０ｎｍのサイズを有するナノ粒子を使用するだけで、電子部品を確実に劣化させず、１５０℃から１８０℃の温度で密閉接合部を得ることができることを、出願人は特に確認した。これらの範囲以外では、より高い温度を使用する必要がある。
有利には、カバーと支持体との連結部に、その連結部に沿って移動させる熱源、例えばレーザ源によって温度を点で与える。
有利には、金属ナノ粒子７を焼結し、かつ、ペースト１９の溶剤を最大に蒸発させるために、ハウジングを所定時間Ｄの間、温度Ｔまで加熱する。好適には、温度Ｔの適用時間Ｄは１０分以上で、１０分から３０分が好ましい。ナノ粒子のサイズが小さいほど、低い温度Ｔおよび／または短い時間Ｄを選択することがより可能となる。
有利には、電子部品の強さ、電子部品と基板との結合の強さの機能、所望の機械的強度およびハウジングの密閉性の機能、およびナノ粒子のサイズの機能によって、圧力、焼結温度Ｔ、および温度Ｔの適用時間Ｄを適合させる。
有利には、本発明による方法は、ペースト１８を塗布するステップの前に、電子部品４を前記支持体に固定するステップ、および可能な限り、ハウジングの中に電気接続を確立するステップを含む。
図３、図４ａおよび図４ｂに示した実施形態では、本発明による組立方法は、ハウジングを組み立てるステップの前に、支持体を組み立てるステップ、すなわち、支持体３０、３００を構成する部品を組み立てるステップを有利に含む。有利には、支持体を組み立てるステップによって電子部品が発揮する機能を低下させないように、このステップの後、電子部品を支持体に固定するステップを行う。
本発明による方法により、ハンダまたはアマルガムと異なる接合部を得ることができる。その凝集（焼結）は接合部に局所的にハンダ付けすることに似ているが、金属ナノ粒子の再融解がない。焼結は、再融解することなく、固体状態で拡散することによる高密度化方法である。
本発明による方法の第２の実施形態では、ハウジングを組み立てるステップは、支持体にペーストを堆積するステップと、ペーストによって支持体をカバーに接触させるステップとを含む。
さらに、ハウジングに少なくとも２．５×１０５Ｐａと等しい圧力を加えながら、金属ナノ粒子を焼結可能な１５０℃から１８０℃の温度Ｔまでハウジングを加熱することにより、ハウジングを密閉するように閉鎖するステップは、ペーストに含まれる溶剤を可能な限り除去し、焼結を開始するために、支持体をカバーに接触させるステップの前に、支持体に堆積させた前記ペーストにレーザ源を垂直に当てる第１のステップと、ペーストによって支持体をカバーに接触させるステップの後に、前記ペーストにレーザを水平に当てる第２のステップとを含む。

Claims (6)

  1. １つ以上の電子部品（４）を含む電子ハウジング（２、２０、２００）の密閉組立方法であって、
    ペースト（１９）と、前記ペースト（１９）中で懸濁状態の１０ｎｍから３０ｎｍのサイズの金属ナノ粒子（１７）とを含む混合物（１８）により、前記電子部品（４）を固定した支持体（３）をカバー（５）に接触させて、前記ハウジング（２、２０、２００）を組み立てるステップ（Ｂ）と、
    少なくとも２．５×１０５Ｐａに等しい圧力を前記ハウジングに加えながら、前記金属ナノ粒子（１７）を焼結可能な１５０℃から１８０℃の温度Ｔまで前記ハウジング（２、２０、２００）を加熱することにより、前記ハウジング（２、２０、２００）を密閉するように閉鎖するステップ（Ｃ）と、
    を含み、
    前記熱源がレーザ源であり、
    前記ハウジングを組み立てる前記ステップが、前記混合物を前記支持体上に堆積させるステップと、前記混合物によって、前記支持体を前記カバーに接触させるステップとを含み、少なくとも２．５×１０ ５ Ｐａと等しい圧力を前記ハウジングに与えながら、前記金属ナノ粒子を焼結可能な１５０℃から１８０℃の温度Ｔまで前記ハウジングを加熱することにより、前記ハウジングを密閉するように閉鎖するステップが、前記混合物に含まれるいかなる溶剤をも除去して前記焼結を開始するために、前記支持体を前記カバーに接触させる前記ステップの前に、前記支持体上に堆積させた前記混合物にレーザ源を垂直に当てる第１のステップと、前記混合物によって前記支持体を前記カバーに接触させる前記ステップの後に、前記混合物に前記レーザを水平に当てる第２のステップとを含む
    ことを特徴とする、電子ハウジング（２、２０、２００）の密閉組立方法。
  2. １０分以上、または１０分から３０分の時間Ｄの間、前記温度Ｔを与えることを特徴とする、請求項１に記載の電子ハウジング（２、２０、２００）の密閉組立方法。
  3. 前記カバーと前記支持体との連結部に、前記連結部に沿って移動させる熱源によって、前記温度Ｔを点で与えることを特徴とする、請求項１または請求項２に記載の電子ハウジング（２、２０、２００）の密閉組立方法。
  4. 前記ペースト（１９）が少なくとも１つの有機溶剤を含むことを特徴とする、請求項１〜請求項３の何れか１項に記載の電子ハウジング（２、２０、２００）の密閉組立方法。
  5. 前記混合物（１８）が金属ナノ粒子を７０％から９０％の体積濃度で含むことを特徴とする、請求項１〜請求項４の何れか１項に記載の電子ハウジング（２、２０、２００）の密閉組立方法。
  6. 前記ハウジングを組み立てるステップの前に、前記電子部品を前記支持体上に固定するステップを含むことを特徴とする、請求項１〜請求項５の何れか１項に記載の電子ハウジング（２、２０、２００）の密閉組立方法。
JP2012541388A 2009-12-04 2010-11-10 密閉電子ハウジングおよびそのようなハウジングの密閉組立方法 Expired - Fee Related JP6003649B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0905873A FR2953679B1 (fr) 2009-12-04 2009-12-04 Boitier electronique hermetique et procede d'assemblage hermetique d'un boitier
FR09/05873 2009-12-04
PCT/EP2010/067228 WO2011067085A1 (fr) 2009-12-04 2010-11-10 Boîtier electronique hermetique et procede d'assemblage hermetique d'un boîtier

Publications (2)

Publication Number Publication Date
JP2013513227A JP2013513227A (ja) 2013-04-18
JP6003649B2 true JP6003649B2 (ja) 2016-10-05

Family

ID=42289712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012541388A Expired - Fee Related JP6003649B2 (ja) 2009-12-04 2010-11-10 密閉電子ハウジングおよびそのようなハウジングの密閉組立方法

Country Status (6)

Country Link
US (1) US8850698B2 (ja)
EP (1) EP2507825B1 (ja)
JP (1) JP6003649B2 (ja)
CN (1) CN102640276B (ja)
FR (1) FR2953679B1 (ja)
WO (1) WO2011067085A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953679B1 (fr) * 2009-12-04 2012-06-01 Thales Sa Boitier electronique hermetique et procede d'assemblage hermetique d'un boitier
JP6281858B2 (ja) * 2012-12-18 2018-02-21 セイコーインスツル株式会社 光学デバイス
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187396A (ja) * 1984-10-05 1986-05-02 株式会社日立製作所 電子回路装置とその製造方法
US5188985A (en) * 1991-03-29 1993-02-23 Aegis, Inc. Surface mount device with high thermal conductivity
EP0732107A3 (en) * 1995-03-16 1997-05-07 Toshiba Kk Screen device for circuit substrate
JP3218971B2 (ja) * 1996-04-01 2001-10-15 株式会社村田製作所 ラダー形フィルタ
US6976295B2 (en) * 1997-07-29 2005-12-20 Seiko Epson Corporation Method of manufacturing a piezoelectric device
DE10039646A1 (de) * 1999-08-18 2001-03-08 Murata Manufacturing Co Leitende Abdeckung, Elektronisches Bauelement und Verfahren zur Bildung einer isolierenden Schicht der leitenden Abdeckung
JP4405636B2 (ja) * 2000-03-09 2010-01-27 リバーエレテック株式会社 電子部品用パッケージの製造方法
WO2004070836A1 (ja) * 2003-02-06 2004-08-19 Neomax Co., Ltd. 気密封止用キャップおよびその製造方法
JP2005317793A (ja) * 2004-04-28 2005-11-10 Kyocera Kinseki Corp 電子部品容器及びその封止方法
US7556189B2 (en) * 2004-05-26 2009-07-07 Georgia Tech Research Corporation Lead-free bonding systems
JP4728755B2 (ja) * 2005-09-22 2011-07-20 ハリマ化成株式会社 導電性接合の形成方法
WO2008114784A1 (ja) * 2007-03-22 2008-09-25 Tanaka Kikinzoku Kogyo K. K. 封止用の金属ペースト及び圧電素子の気密封止方法並びに圧電デバイス
US8069549B2 (en) * 2007-03-22 2011-12-06 Seiko Epson Corporation Method for sealing a quartz crystal device
WO2009116136A1 (ja) * 2008-03-18 2009-09-24 株式会社応用ナノ粒子研究所 複合銀ナノペースト、その製法及びナノペースト接合方法
FR2953679B1 (fr) * 2009-12-04 2012-06-01 Thales Sa Boitier electronique hermetique et procede d'assemblage hermetique d'un boitier

Also Published As

Publication number Publication date
FR2953679B1 (fr) 2012-06-01
FR2953679A1 (fr) 2011-06-10
US20120266462A1 (en) 2012-10-25
CN102640276A (zh) 2012-08-15
US8850698B2 (en) 2014-10-07
EP2507825A1 (fr) 2012-10-10
CN102640276B (zh) 2015-08-12
JP2013513227A (ja) 2013-04-18
EP2507825B1 (fr) 2014-02-12
WO2011067085A1 (fr) 2011-06-09

Similar Documents

Publication Publication Date Title
JP6003649B2 (ja) 密閉電子ハウジングおよびそのようなハウジングの密閉組立方法
KR101732444B1 (ko) 부착방법 및 이 방법을 사용하여 제조된 디바이스
US11546998B2 (en) Multilayered transient liquid phase bonding
US7692292B2 (en) Packaged electronic element and method of producing electronic element package
KR101102214B1 (ko) 금속 표면의 접촉을 위한 방법 및 페이스트
JP4635230B2 (ja) 接合方法及び接合構造
TWI550807B (zh) 接合結構及方法
US20040245648A1 (en) Bonding material and bonding method
TWI512914B (zh) Semiconductor package
JP4134893B2 (ja) 電子素子パッケージ
CN107408535A (zh) 封装体的制造方法和通过该方法制造的封装体
CN101622706B (zh) 气密密封用盖、电子部件容纳用封装和电子部件容纳用封装的制造方法
JP6193480B2 (ja) 微小電気機械システムデバイスパッケージおよび微小電気機械システムデバイスパッケージを製造するための方法
JP2014130981A (ja) 基板の接合方法及び電子部品のパッケージ
JP5955412B2 (ja) 腐食保護されたボンディング接続部を有する電子デバイス、及び、該電子デバイスの製造方法
JP2009147643A (ja) 圧電デバイス及びその封止方法
JP4285753B2 (ja) ハーメチックシールカバー及びその製造方法
JP4089609B2 (ja) 電子素子パッケージおよび電子素子パッケージの製造方法
JP4471015B2 (ja) 電子素子パッケージ
JP4279970B2 (ja) 電子部品収納用容器
JP2005183571A (ja) 電子素子パッケージおよび電子素子パッケージの製造方法
CN110418692B (zh) 接合用成型体及其制造方法
WO2012023899A1 (en) Hermetic seal and method of manufacture thereof
JP2017121030A (ja) セラミックパッケージ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140806

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140905

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141105

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141007

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140828

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150807

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160822

R150 Certificate of patent or registration of utility model

Ref document number: 6003649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees