JP5973322B2

JP5973322B2 - インバータ装置の蓄積電力放電回路

Info

Publication number: JP5973322B2
Application number: JP2012240375A
Authority: JP
Inventors: 佳宏貝沼; 郷司　陽一; 陽一郷司
Original assignee: 東芝シュネデール・インバータ株式会社
Priority date: 2012-10-31
Filing date: 2012-10-31
Publication date: 2016-08-23
Anticipated expiration: 2032-10-31
Also published as: CN103795283A; CN103795283B; EP2728731B1; JP2014090627A; EP2728731A2; US9231415B2; US20140125293A1; EP2728731A3

Description

本発明の実施形態は、インバータ装置の蓄積電力放電回路に関する。

インバータ装置は、交流電源を整流、平滑化して直流電圧を生成し、当該直流電圧をインバータ主回路に供給してインバータ主回路を駆動する。ここで直流電圧を平滑するための主回路コンデンサとしてアルミ電解コンデンサなどの大容量コンデンサを使用する。直流電力は電源を遮断した場合にも主回路コンデンサに蓄積されるため、主回路コンデンサに直流電力が蓄積した状態でインバータ装置に接触すると感電事故の虞がある。

そのため、主回路コンデンサの蓄積電力を放電するため、主回路コンデンサと並列に放電用の抵抗を接続し、電源遮断時の放電時間を短縮する方法が採用されている。しかし、この方法では電源供給されているときにも放電されてしまうため、電源投入後の通常動作時の放電が少なくなるように抵抗値を大きくする必要があり、電源遮断時の放電時間を短くできないという問題がある。また、抵抗値を小さくすると放電時間を短くできるが、通常動作時に不要な損失が増加してしまうという問題がある。

例えば、特許文献１に示されるように、主回路コンデンサとして複数のコンデンサを直列接続して用いる場合、これらの複数の主回路コンデンサの印加電圧の均衡を図るため、バランス抵抗を各主回路コンデンサに並列接続することがある。バランス抵抗を放電抵抗として併用することを考慮したとしても、放電抵抗が主回路コンデンサに常時接続された状態であることに変わりはないため、通常動作時に不要な損失を生じていた。

特開平１０−２９５０８１号公報特開平５−３０７５５号公報特開平５−２５２７５５号公報

そこで、複数の主回路コンデンサを直列接続した構成を採用したときに、通常動作時の放電による損失を減らして複数の主回路コンデンサの電圧バランスを保ちながら、電源遮断時には主回路コンデンサの蓄積電荷を急速放電させることができるインバータ装置の蓄積電力放電回路を提供する。

一実施形態は、通常動作時において複数の主回路コンデンサに並列接続される直列抵抗を備える。また、通常動作時において直列抵抗の分圧電圧に応じて複数の主回路コンデンサのそれぞれの端子間電圧を安定化する電圧安定化回路を備える。また、制御入力を備え、電源遮断時には直列抵抗の間の直接的な接続を切断し電圧安定化回路による複数の主回路コンデンサの電圧安定状態を崩す制御スイッチを備える。

また、一実施形態は、複数の抵抗を用いて前記複数の主回路コンデンサに並列接続された第１直列抵抗を備える。また、複数の抵抗を用いて複数の主回路コンデンサに並列接続された第２直列抵抗を備える。また、通常動作時において第１直列抵抗の分圧電圧および前記第２直列抵抗の分圧電圧に応じて複数の主回路コンデンサのそれぞれの端子間電圧を安定化する電圧安定化回路を備える。また、制御入力を備え、電源遮断時には第１直列抵抗の分圧電圧の分圧比を他の第１分圧比にすると同時に、第２直列抵抗の分圧電圧の分圧比を第１分圧比とは異なる他の第２分圧比に切換えることで電圧安定化回路による複数の主回路コンデンサの電圧安定状態を崩す制御スイッチを備える。

第１実施形態について概略的に示すインバータ装置の電気的構成図第１実施形態について電源遮断前後における要部ノードの電圧の時間変化を示すタイミングチャート第２実施形態について示す図１相当図第２実施形態について示す図２相当図第１および第２実施形態の比較対象回路を示す図１、図３相当図第１および第２実施形態の比較対象特性を示す図２、図４相当図

（第１の実施形態）
第１の実施形態について図１および図２を参照して説明する。図１に示すように、インバータ装置１は、三相交流電源２を入力する端子Ｒ,Ｓ,Ｔを備え、端子Ｒ，Ｓ，Ｔには整流器３が接続されている。この整流器３は、端子Ｒ，Ｓ，Ｔに入力された三相交流電源２の交流電源を入力し整流する。この整流器３の出力は主電源線Ｎ１およびＮ２に与えられている。この主電源線Ｎ１およびＮ２間には主回路コンデンサＣ１およびＣ２が直列接続されており、主回路コンデンサＣ１およびＣ２は整流器３の整流出力を平滑化し直流電力（直流電圧）を出力する。主回路コンデンサＣ１およびＣ２はそれぞれ数千μＦ程度（例えば６８００μＦ）に設定されている。主回路コンデンサＣ１およびＣ２を複数直列接続しているが、これは整流器３による整流電圧がより高くても耐圧を確保できるようにするためである。

この直流電力はＤＣＤＣコンバータ４に入力されている。ＤＣＤＣコンバータ４は、入力された直流電力を電圧変換し、制御用直流電源Ｖ１について出力ノードＮ３を通じて制御回路５に供給する。主回路コンデンサＣ１およびＣ２が平滑化した直流電力はインバータ主回路６にも与えられている。インバータ主回路６は、入力した直流電力について制御回路５が出力するＰＷＭ制御信号に基づいて交流変換し三相交流電力をモータ７に供給する。

通常動作時に、複数の主回路コンデンサＣ１およびＣ２の互いの電圧バランスを保つため、バランス回路８が主回路コンデンサＣ１およびＣ２の各端子間に接続されている。このバランス回路８は主回路コンデンサＣ１およびＣ２の電圧バラつきを補正するように構成されている。

バランス回路８は、放電制御用スイッチ（制御スイッチ相当）９、直列抵抗１０、および電圧安定化回路１１を組み合わせて構成される。直列抵抗１０は、主電源線Ｎ１及びＮ２間に、放電制御用スイッチ９の固定接点９ａ及び可動接点９ｃを介して抵抗Ｒａ１乃至Ｒａ４を直列接続して構成されている。本実施形態では、これらの抵抗Ｒａ１乃至Ｒａ４は、例えば互いに同一の抵抗値に設定されており、抵抗Ｒａ２及びＲａ３間に放電制御用スイッチ９が接続されている。なお、抵抗Ｒａ１乃至Ｒａ４は、それぞれ例えば数百ｋΩ（例えば３６０ｋΩ）程度の抵抗値に設定されている。

放電制御用スイッチ９は、前記の固定接点９ａおよび可動接点９ｃの他に固定接点９ｂを備える。この放電制御用スイッチ９は、例えばａタイプのリレースイッチを用いて構成されるもので、通常動作時には固定接点９ａおよび可動接点９ｃが導通接続され、放電制御回路１２から放電指令信号が与えられると、固定接点９ａ側から固定接点９ｂ側に接続を切換える。したがって、直列抵抗１０は、通常動作時には抵抗Ｒａ１〜Ｒａ４が直列接続され、その後、放電制御回路１２から放電指令信号が与えられると、抵抗Ｒａ１及びＲａ２と抵抗Ｒａ３及びＲａ４とが分断される。放電制御用スイッチ９は半導体スイッチを用いても良い。

電圧安定化回路１１は直列抵抗１０の後段に接続されている。この電圧安定化回路１１は、主電源線Ｎ１及びＮ２間に、第１通電抵抗となる抵抗Ｒｃ１、ＮＰＮトランジスタ（第１トランジスタ）Ｑｂのコレクタエミッタ間、ＰＮＰトランジスタ（第２トランジスタ）Ｑａのエミッタコレクタ間、第２通電抵抗となる抵抗Ｒｃ２を直列接続すると共に、各トランジスタＱｂ、Ｑａのベースエミッタ間に抵抗Ｒｄ１、Ｒｄ２をそれぞれ接続して構成される。

また、トランジスタＱａおよびＱｂのエミッタが共通接続されると共に、当該共通接続点が主回路コンデンサＣ１およびＣ２の共通接続点に接続されている。抵抗Ｒｃ１および抵抗Ｒｃ２は例えば互いに同一抵抗値に設定されると共に、抵抗Ｒｄ１と抵抗Ｒｄ２は例えば互いに同一抵抗値に設定されている。なお、抵抗Ｒｃ１、Ｒｃ２はそれぞれ数十ｋΩ（例えば２８ｋΩ）の抵抗値に設定されており、抵抗Ｒｄ１、Ｒｄ２はそれぞれ数十ｋΩ（例えば１８０ｋΩ）の抵抗値に設定されている。本実施形態では、１０が直列抵抗、Ｒａ１＋Ｒａ２が第１抵抗、Ｒａ３＋Ｒａ４が第２抵抗、Ｒｃ１が第１通電抵抗、Ｒｃ２が第２通電抵抗に相当する。

他方、端子Ｒ，Ｓ，Ｔ及びＤＣＤＣコンバータ４の出力には、放電制御回路１２が接続されている。放電制御回路１２は、これらの端子Ｒ，Ｓ，Ｔの電源入力信号、整流器３の出力電圧（主電源線Ｎ１−Ｎ２間端子電圧Ｖ０）、及び／又は、ＤＣＤＣコンバータ４の出力電圧Ｖ１、を入力し放電制御用スイッチ９に放電指令信号を出力する。

放電制御回路１２は、例えば、３相交流電源２を整流する整流器、各種抵抗、各種トランジスタ（例えばＰＮＰトランジスタ、ＮＰＮトランジスタ、ＦＥＴ）などにより構成されるもので、例えば３相交流電源２の出力が遮断されることで、電源入力が所定の閾値電圧より低下したり、主電源線Ｎ１およびＮ２間の出力電圧Ｖ０、又は、ＤＣＤＣコンバータ４の出力電圧Ｖ１が閾値電圧より低下したことを検出すると、放電制御用スイッチ９に放電指令信号を出力する。

上記構成の作用について説明する。主回路コンデンサＣ１およびＣ２は大容量の電解コンデンサを用いることが多く、また、主回路コンデンサＣ１およびＣ２の共通接続ノードＮ４の電圧Ｖｃ２は、当該コンデンサＣ１及びＣ２の漏れ電流のバラつき差に応じて理想的な電圧（＝Ｖ０／２）とは異なることが多い。そこで、本実施形態においてはバランス回路８が設けられている。

前述したように、電源投入後の通常動作時には、放電制御用スイッチ９が可動接点９ｃと固定接点９ａとを接続しており、直列抵抗１０（Ｒａ１及びＲａ２並びにＲａ３及びＲａ４）は全て直列接続されている。すると、主電源線Ｎ１およびＮ２間に供給される直流電圧が直列抵抗１０に印加され、各トランジスタＱｂ及びＱａのベース（制御端子）にバイアス電圧Ｖａを与える。抵抗Ｒａ１＋Ｒａ２：抵抗Ｒａ３＋Ｒａ４の抵抗比が１：１に設定されていれば、このバイアス電圧Ｖａは主電源線Ｎ１およびＮ２間の直流電圧Ｖ０の１／２となる。

主回路コンデンサＣ１およびＣ２は互いに同一容量値のものが用いられていれば、理想的にはノードＮ４の電圧Ｖｃ２は主電源線Ｎ１およびＮ２間電圧Ｖ０の１／２となる。すると、各トランジスタＱｂ、Ｑａのベースエミッタ間電圧は０となるため、トランジスタＱａ、Ｑｂは共にオフとなり、トランジスタＱａ、Ｑｂは共に電流が流れることはない。

しかし、各主回路コンデンサＣ１及びＣ２の素子間のバラつきに応じて、例えば主回路コンデンサＣ１の漏れ電流が主回路コンデンサＣ２の漏れ電流に比較して大きいと、主回路コンデンサＣ１の端子間電圧Ｖｃ１が主回路コンデンサＣ２の端子間電圧Ｖｃ２より小さくなり、ノードＮ４の電圧Ｖｃ２が理想的な電圧（＝Ｖ０／２）から上昇する。この場合、図１の回路構成によれば、トランジスタＱｂがオフしたままトランジスタＱａがオンすることで抵抗Ｒｃ２に電流が流れ、電圧Ｖｃ２を小さくすることで理想的な電圧（＝Ｖ０／２）に近付ける。

逆に、主回路コンデンサＣ１の漏れ電流が主回路コンデンサＣ２の漏れ電流に比較して小さいと、主回路コンデンサＣ１の端子間電圧Ｖｃ１が主回路コンデンサＣ２の端子間電圧Ｖｃ２より大きくなり、ノードＮ４の電圧Ｖｃ２が理想的な電圧（＝Ｖ０／２）から下降する。この場合、トランジスタＱａがオフしたままトランジスタＱｂがオンすることで抵抗Ｒｃ１に電流が流れ、電圧Ｖｃ２を大きくすることで標準電圧（＝Ｖ０／２）に近付ける。

したがって、主回路コンデンサＣ１及びＣ２の漏れ電流のバラつき具合がどのような態様になったとしても、ノードＮ４の電圧を理想的な電圧（＝Ｖ０／２）に近付けることができる。さて、例えば三相交流電源２の電源入力が遮断されると、放電制御回路１０が放電制御用スイッチ９に放電指令信号を与える。放電制御スイッチ９は、可動接点９ｃの接続を固定接点９ａ側から固定接点９ｂ側に切換える。

すると、トランジスタＱｂのベース電圧は、主電源線Ｎ１の電圧に急激に引き寄せられる。このとき、トランジスタＱａのベース電圧は、電圧Ｖａから電圧Ｖａ１（＞Ｖａ）に上昇する。また同時に、トランジスタＱａのベース電圧は、主電源線Ｎ２の電圧に急激に引き寄せられる。このとき、トランジスタＱｂのベース電圧は、電圧Ｖａから電圧Ｖａ２（＜Ｖａ）に下降する。すると、各トランジスタＱｂ、Ｑａのベースエミッタ間に当該トランジスタの閾値電圧以上の電圧がほぼ同時に印加され、トランジスタＱｂ、Ｑａは同時にオンする。

主回路コンデンサＣ１の蓄積電荷は主に抵抗Ｒｃ１およびトランジスタＱｂのコレクタエミッタ間を通じて放電され、主回路コンデンサＣ２の蓄積電荷は主にトランジスタＱａおよび抵抗Ｒｃ２を通じて放電される。これにより例えば三相交流電源２の電源入力が遮断されたとしても、主回路コンデンサＣ１およびＣ２の蓄積電荷を安全に放電できる。

図２は、放電指令前後の主電源線Ｎ１及びＮ２間の電圧Ｖ０と各コンデンサＣ１、Ｃ２の端子電圧Ｖｃ１、Ｖｃ２の放電特性を示す。なお、後述実施形態の図４、図６に示す特性では、横軸の時間スケール、縦軸の電圧スケール共に同一目盛で図示しているが、図２に示す放電特性によれば、後述実施形態の図４、図６に示す放電特性よりも素早く放電できることがわかる。

本実施形態によれば、通常動作時にはトランジスタＱａ、Ｑｂがオンオフ動作することで、主回路コンデンサＣ１及びＣ２の共通接続ノードＮ４の電圧Ｖｃ２をほぼＶ０／２に保ちながら、電源遮断時には、放電制御用スイッチ９により直列抵抗１０を複数に分断することで、電圧安定化回路１１による複数の主回路コンデンサＣ１及びＣ２の電圧安定状態を崩している。

具体的には、トランジスタＱｂのベース電圧を、電圧Ｖａから電圧Ｖａ１に上昇切換えすると同時に、トランジスタＱａのベース電圧を電圧Ｖａから電圧Ｖａ２に下降切換えしている。すると、トランジスタＱａ、Ｑｂが同時に且つ急激にオンすることで主回路コンデンサＣ１及びＣ２の蓄積電荷を急速放電できる。これにより、電源遮断したときに、主回路コンデンサＣ１及びＣ２の蓄積電荷を急速放電できる。

（第２実施形態）
図３乃至図６は、第２実施形態を示すもので、前述実施形態と異なるところは、バランス回路の構成を変更したところにある。前述実施形態と同一又は類似部分については同一又は類似符号（例えば１００を加算した符号）を付して必要に応じて説明を省略し、異なる部分を中心に説明する。

図３に示すように、バランス回路１０８は、主電源線Ｎ１及びＮ２間に、２つの直列抵抗１１０ａ、１１０ｂを並列接続した抵抗回路を備える。直列抵抗１１０ａは抵抗Ｒａ１乃至Ｒａ４を直列接続して構成される。直列抵抗１１０ｂは抵抗Ｒｂ１乃至Ｒｂ５を直列接続して構成される。これらの抵抗Ｒａ１乃至Ｒａ４、及び、抵抗Ｒｂ１乃至Ｒｂ４は互いに同一の抵抗値に設定されている。抵抗Ｒｂ５は必ずしも抵抗Ｒｂ１〜Ｒｂ４と同一抵抗値に設定される必要はない。

抵抗Ｒａ１乃至Ｒａ４および抵抗Ｒｂ１乃至Ｒｂ４の抵抗値はそれぞれ数百ｋΩ程度（例えば３６０ｋΩ）に設定され、抵抗Ｒｂ５の抵抗値もまた数百ｋΩ程度（例えば１８０ｋΩ）に設定されている。抵抗値比は、抵抗Ｒａ１＋Ｒａ２の抵抗値：抵抗Ｒａ３＋Ｒａ４の抵抗値＝１：１、抵抗Ｒａ１＋Ｒａ２＋Ｒａ３の抵抗値：抵抗Ｒａ４の抵抗値＝３：１に設定されている。

本実施形態では、１１０ａが第１直列抵抗、１１０ｂが第２直列抵抗、Ｒａ１＋Ｒａ２が第３抵抗、Ｒａ３＋Ｒａ４が第４抵抗、Ｒｂ１＋Ｒｂ２が第５抵抗、Ｒｂ３＋Ｒｂ４が第６抵抗、Ｒｂ５が第７抵抗に相当する。

また、バランス回路１０８は、２つの直列抵抗１１０ａ、１１０ｂの後段に電圧安定化回路１１１を備える。この電圧安定化回路１１１は、前述実施形態の電圧安定化回路１１の構成を主とし、各トランジスタＱｂ、Ｑａのエミッタベース間にそれぞれ逆並列接続された保護ダイオードＤｂ、Ｄａを備える。

抵抗Ｒａ１及びＲａ２による直列抵抗と、抵抗Ｒａ３及びＲａ４による直列抵抗との共通接続点Ｎ５は、トランジスタＱａのベースに接続されている。また、抵抗Ｒｂ１及びＲｂ２による直列抵抗と、抵抗Ｒｂ３乃至Ｒｂ５による直列抵抗との共通接続点Ｎ６は、トランジスタＱｂのベースに接続されている。

保護ダイオードＤｂ、Ｄａは、主回路コンデンサＣ１、Ｃ２の端子間電圧にアンバランスが生じた場合や、主回路コンデンサＣ１、Ｃ２の何れかが何らかの影響によってショートモードとなり、当該端子間電圧にアンバランスが生じたときに、インバータ装置１の他の部分に当該異常が拡大しないようにするために設けられる。

例えば、主回路コンデンサＣ１がショートすると、電圧Ｖｃ２＝電圧Ｖ０となるため、トランジスタＱｂのベースエミッタ間に逆バイアスがかかる。このときの影響でトランジスタＱｂが異常となる可能性があるため保護ダイオードＤｂを設ける。逆もまた同様であり、トランジスタＱａのベースエミッタ間には保護ダイオードＤａが設けられている。

なお、前述実施形態の図１の構成では、主回路コンデンサＣ１及びＣ２の電圧分担が崩れたとしてもトランジスタＱｂ、Ｑａのベースエミッタ間に逆バイアスを生じることはないため、図１に示す回路構成では本実施形態の保護ダイオードＤｂ、Ｄａを設ける必要はない。

放電制御用スイッチ１０９は、例えば所謂ｃ接点タイプのリレースイッチを用いて構成されており、その可動接点９ｃが、抵抗Ｒａ４及びＲｂ５の共通接続点（主電源線Ｎ２）に接続され、その固定接点９ａは抵抗Ｒｂ５の他端子に接続されている。また、放電制御用スイッチ９の固定接点９ｂは抵抗Ｒａ４の他端子に接続されている。

通常動作時には、放電制御用スイッチ１０９の可動接点９ｃは固定接点９ａ側に接続されている。すると、トランジスタＱｂ、Ｑａのベース電圧は互いに電圧Ｖａ（＝Ｖ０／２）で同一電圧となる。

前述実施形態と同様に、漏れ電流のバラつきに応じて主回路コンデンサＣ１の端子間電圧Ｖｃ１が大きくなるときには、ノードＮ４の電圧Ｖｃ２が下降するためトランジスタＱｂがオンし抵抗Ｒｃ１に通電されることでノードＮ４の電圧Ｖｃ２を上昇させるようにする。逆に、主回路コンデンサＣ１の端子間電圧Ｖｃ１が小さくなるときには、ノードＮ４の電圧Ｖｃ２が上昇するためトランジスタＱａがオンし抵抗Ｒｃ２に通電されることでノードＮ４の電圧Ｖｃ２は下降する。これにより電圧バランスを保つことができる。

放電制御回路１２が放電指令信号を放電制御用スイッチ１０９に与えると、放電制御用スイッチ１０９は、可動接点９ｃの接続を固定接点９ａ側から固定接点９ｂ側に切換える。

したがって、電源遮断時に放電制御用スイッチ１０９の接続が固定接点９ｂ側に切換えられると、ノードＮ６の電圧は上昇すると同時にノードＮ５の電圧は下降する。すなわち、トランジスタＱｂのベースに電圧Ｖａ３（＞Ｖ０／２）が与えられると同時に、トランジスタＱａのベースに電圧Ｖａ４（＜Ｖ０／２）が与えられる。すると、各トランジスタＱｂ、Ｑａのベースエミッタ間に当該トランジスタの閾値電圧以上の電圧が印加され、トランジスタＱｂ、Ｑａは同時にオンする。

主回路コンデンサＣ１の蓄積電荷は主に抵抗Ｒｃ１およびトランジスタＱｂのコレクタエミッタ間を通じて放電され、主回路コンデンサＣ２の蓄積電荷は主にトランジスタＱａおよび抵抗Ｒｃ２を通じて放電される。これにより、例えば三相交流電源２の電源入力が遮断されたとしても、主回路コンデンサＣ１およびＣ２の蓄積電荷を安全に放電できる。このような図３の回路構成を用いたとしても、前述実施形態と同様に主回路コンデンサＣ１およびＣ２の蓄積電荷を安全に放電できる。

図４は、放電指令前後の主電源線Ｎ１及びＮ２間の電圧Ｖ０と各コンデンサＣ１、Ｃ２の端子電圧Ｖｃ１、Ｖｃ２の放電特性を示す。なお、前述実施形態の図２、後述の図６に示す特性では、横軸の時間スケール、縦軸の電圧スケール共に同一目盛で図示している。本実施形態では、後述の図６に示す放電特性より素早く放電できることがわかる。

図５は図１又は図３の比較対象回路を示し、図６は図５の回路構成の放電特性を示す。図５に示すバランス回路２０８は、フォトモスリレー２０９を用いて構成され、電源遮断時には、２つの直列抵抗２１０ａ、２１０ｂのうち一の直列抵抗２１０ａの抵抗分圧バランスのみを変更するようにしている。

バランス回路２０８の構成を説明する。直列抵抗２１０ａは抵抗Ｒａ１乃至Ｒａ４を直列接続して構成されると共に、直列抵抗２１０ｂは抵抗Ｒｂ１乃至Ｒｂ４を直列接続して構成され、ノーマリーオフタイプのフォトモスリレー２０９の一次側を放電制御回路１２に接続すると共に、その二次側を抵抗Ｒａ４の両端子に接続して構成されている。また、２つ並列接続された直列抵抗２１０ａ、２１０ｂの後段には、電圧安定化回路１１１と同一回路構成の電圧安定化回路２１１が接続されている。

直列抵抗２１０ｂの分圧電圧Ｖａ（＝Ｖ０／２）がトランジスタＱｂのベースに与えられる。また、通常動作時には、フォトモスリレー２０９の二次側が開放されるため、直列抵抗２１０ａの分圧電圧Ｖａ（＝Ｖ０／２）がトランジスタＱａのベースに与えられる。よって、前述実施形態と同様に各主回路コンデンサＣ１及びＣ２の電圧バランスを保つことができる。

電源遮断時には、放電制御回路１２からフォトモスリレー２０９に放電指令信号（フォトダイオードの非通電信号）が与えられるが、このときフォトモスリレー２０９は二次側を通電オンする。すると、抵抗Ｒａ４の端子間が短絡され、まずトランジスタＱａのベース電圧が下降し、トランジスタＱａがオンする。このタイミングではトランジスタＱｂはオフ状態を保持しているが、トランジスタＱａがオンし続けるため、主回路コンデンサＣ２の蓄積電荷がまず放電される。

すると、ノードＮ４の電圧は低下し、トランジスタＱｂのベースエミッタ間電圧が閾値電圧以上になるとトランジスタＱｂが遅れてオンする。すると、主回路コンデンサＣ１の蓄積電荷も放電される。このような動作により主回路コンデンサＣ１及びＣ２の蓄積電荷を安全に放電できる。

図６の放電特性に示すように、主回路コンデンサＣ１の端子間電圧Ｖｃ１は主回路コンデンサＣ２の端子間電圧Ｖｃ２より遅れて下降していることがわかる。このトランジスタＱａ、Ｑｂのオンタイミングのずれの影響等により、最終的な放電時間も図６の放電特性が図２、図４の放電特性に比較して遅いことが確認されている。

この図５に示す回路構成を採用したときであっても、前述の回路構成（図１、図３）と同様に主回路コンデンサＣ１及びＣ２の蓄積電荷を安全に放電できるが、図１、図３に示す回路構成の方が放電時間を短縮できることが確認されている。

本実施形態の図３に示す回路構成によれば、電源遮断時には、直列抵抗１１０ｂによるノードＮ６の分圧電圧Ｖａの分圧比を第１分圧比（Ｒｂ１＋Ｒｂ２：Ｒｂ３＋Ｒｂ４＋Ｒｂ５）に切換えると同時に、直列抵抗１１０ａによるノードＮ５の分圧比を第２分圧比（Ｒａ１＋Ｒａ２：Ｒａ３）に切換えている。

電圧動作としては、直列抵抗１１０ｂの分圧電圧Ｖａを電圧Ｖａ３に上昇させると同時に、直列抵抗１１０ａの分圧電圧Ｖａを電圧Ｖａ４に下降させている。このため、各トランジスタＱａ及びＱｂを同時にオンさせることができ、複数の主回路コンデンサＣ１及びＣ２の放電時間を短縮できる。

本発明のいくつかの実施形態を説明したが、各実施形態に示した構成、条件に限定されることはなく、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

図面中、８、１０８はバランス回路（インバータ装置の蓄積電力放電回路）、９、１０９は放電制御用スイッチ（制御スイッチ）、１０は直列抵抗、１１０ａは直列抵抗（第１直列抵抗）、１１０ｂは直列抵抗（第２直列抵抗）、２１０ａ、２１０ｂは直列抵抗、１１、１１１、２１１は電圧安定化回路、１２は放電制御回路、を示す。

Claims

通常動作時において複数の主回路コンデンサに並列接続される直列抵抗と、
通常動作時において前記直列抵抗の分圧電圧に応じて前記複数の主回路コンデンサのそれぞれの端子間電圧を安定化する電圧安定化回路と、
制御入力を備え、電源遮断時には前記直列抵抗の間の直接的な接続を切断し前記電圧安定化回路による前記複数の主回路コンデンサの電圧安定状態を崩す制御スイッチと、
を備えることを特徴とするインバータ装置の蓄積電力放電回路。
複数の抵抗を用いて複数の主回路コンデンサに並列接続された第１直列抵抗と、
複数の抵抗を用いて複数の主回路コンデンサに並列接続された第２直列抵抗と、
通常動作時において前記第１直列抵抗の分圧電圧および前記第２直列抵抗の分圧電圧に応じて前記複数の主回路コンデンサのそれぞれの端子間電圧を安定化する電圧安定化回路と、
制御入力を備え、電源遮断時には前記第１直列抵抗の分圧電圧の分圧比を他の第１分圧比にすると同時に前記第２直列抵抗の分圧電圧の分圧比を第１分圧比とは異なる他の第２分圧比に切換えることで前記電圧安定化回路による前記複数の主回路コンデンサの電圧安定状態を崩す制御スイッチと、
を備えることを特徴とするインバータ装置の蓄積電力放電回路。
前記複数の主回路コンデンサは第１主回路コンデンサと第２主回路コンデンサとを備え、
前記直列抵抗は第１抵抗と第２抵抗とを直列接続して構成され、
前記制御スイッチは前記制御入力に応じて前記第１抵抗と前記第２抵抗との間を通断切換えするように構成され、
前記電圧安定化回路は、
前記第１主回路コンデンサの端子間に直列接続される第１通電抵抗及び第１トランジスタを備えると共に、前記第２主回路コンデンサの端子間に直列接続される第２通電抵抗及び第２トランジスタを備え、
前記第１トランジスタの制御端子が前記第１抵抗と前記制御スイッチとの間に接続されると共に、前記第２トランジスタの制御端子が前記制御スイッチと前記第２抵抗との間に接続され、
前記制御スイッチは、通常動作時には前記第１抵抗と前記第２抵抗との間を通電切換えし、電源遮断時には前記第１抵抗と前記第２抵抗との間を断電切換えすることを特徴とする請求項１記載のインバータ装置の蓄積電力放電回路。
前記複数の主回路コンデンサは第１主回路コンデンサと第２主回路コンデンサとを備え、
前記第１直列抵抗は、第３抵抗と、この第３抵抗に抵抗値が同一の第４抵抗とを直列接続して構成され、
前記第２直列抵抗は、第５抵抗と、この第５抵抗に抵抗値が同一の第６抵抗と、第７抵抗とを直列接続して構成され、
前記電圧安定化回路は、
前記第１主回路コンデンサの端子間に直列接続される第１通電抵抗及び第１トランジスタを備えると共に、前記第２主回路コンデンサの端子間に直列接続される第２通電抵抗及び第２トランジスタを備え、
前記第１トランジスタの制御端子は前記第２直列抵抗の前記第５抵抗と前記第６及び第７抵抗の直列回路との間に接続されると共に、前記第２トランジスタの制御端子は前記第１直列抵抗の前記第３抵抗と前記第４抵抗との間に接続され、
前記制御スイッチは、通常動作時には第７抵抗の端子間を短絡し、電源遮断時には当該第７抵抗の端子間を開放すると同時に前記第４抵抗の一部を短絡することを特徴とする請求項２記載のインバータ装置の蓄積電力放電回路。