JP5952353B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5952353B2 JP5952353B2 JP2014159303A JP2014159303A JP5952353B2 JP 5952353 B2 JP5952353 B2 JP 5952353B2 JP 2014159303 A JP2014159303 A JP 2014159303A JP 2014159303 A JP2014159303 A JP 2014159303A JP 5952353 B2 JP5952353 B2 JP 5952353B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- protective layer
- semiconductor device
- stress region
- extension line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 239000011241 protective layer Substances 0.000 claims description 66
- 238000009434 installation Methods 0.000 claims description 31
- 230000001681 protective effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Pressure Sensors (AREA)
- Dicing (AREA)
Description
なお、従来の半導体装置は、例えば特許文献1に記載されている。
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的かつ効果的に課題を改善する本発明の提案に到った。
第一保護層は、保護層設置領域に設置され、且つ第一設置領域、少なくとも1つの第一抵抗応力領域、及び第一設置領域並びに第一抵抗応力領域の外側に位置する第一露出領域からなる第一表面を有し、第一抵抗応力領域は隅部に位置する。
第三保護層は、第二設置領域に設置され、第三側面及び第四側面を有する。
本発明の第1実施形態を図1〜3に基づいて説明する。半導体装置100は少なくとも1つの隅部100aを有すると共にキャリア110、第一保護層120、第二保護層130及び第三保護層140を備える。
第一保護層120は、第一表面121を有し、第一表面121は第一設置領域121a、少なくとも1つの第一抵抗応力領域121b、及び第一設置領域121a並びに第一抵抗応力領域121bの外側に位置する第一露出領域121cを有し、第一抵抗応力領域121bは半導体装置100の隅部100aに位置する。
第二表面131は第二設置領域131a、少なくとも1つの第二抵抗応力領域131b、及び第二設置領域131a並びに第二抵抗応力領域131bの外側に位置する第二露出領域131cを有する。第二抵抗応力領域131bは第二設置領域131aの隅部に位置し、第二抵抗応力領域131b及び第一抵抗応力領域121bは共に半導体装置100の隅部100aに位置する。
この好ましい実施形態では、第一抵抗応力領域121bの面積は第二抵抗応力領域131bの面積以上である。
この好ましい実施形態では、第一延出線L1は第二延出線L2に垂直になり、第一接合面134は平面である(図2及び図3参照)。
第一保護層120の第一表面121には第四側面142を投影した第二投影線P2が形成され、第二投影線P2の延出線と第一側面132の第一底辺132aとが相互に交差することで第二交差点I2が形成される。
第一抵抗応力領域121bは、第一基準点A1、第一交差点I1及び第二交差点I2で形成される領域である。
この好ましい実施形態では、第二接合面143は平面である。
第二抵抗応力領域131bは、第二基準点A2、第一端点T1及び第二端点T2で形成される領域である(図2参照)。
この好ましい実施形態では、第二基準点A2及び第一端点T1は第一距離D1を有し、第二基準点A2及び第二端点T2は第二距離D2を有し、第一距離D1は第二距離D2に等しい。
本発明の第2実施形態を図4、図5に基づいて説明する。第1実施形態との差異は、第一接合面134及び第二接合面143が弧面である点である。第一接合面134及び第二接合面143が弧面であるため、半導体装置100の応力が第二保護層130及び第一保護層120の重畳する隅部の箇所(隅部100aの近隣)に集中するのを防止する効果を有し、これにより半導体装置100の隅部100aの箇所の断裂や破裂を回避することができる。
100a:隅部
110 :キャリア
111 :キャリア表面
111a:保護層設置領域 111b:保護層露出領域
120 :第一保護層
121 :第一表面
121a:第一設置領域 121b:第一抵抗応力領域 121c:第一露出領域
130 :第二保護層
131 :第二表面
131a:第二設置領域 131b:第二抵抗応力領域 131c:第二露出領域
132 :第一側面 132a:第一底辺
133 :第二側面 133a:第二底辺
134 :第一接合面
140 :第三保護層
141 :第三側面 141a:第三底辺
142 :第四側面 142a:第四底辺
143 :第二接合面
200 :半導体装置
210 :キャリア
220 :第一保護層
230 :第二保護層
240 :第三保護層
A1:第一基準点 A2:第二基準点
D1:第一距離 D2:第二距離
I1:第一交差点 I2:第二交差点
L1:第一延出線 L2:第二延出線 L3:第三延出線 L4:第四延出線
P1:第一投影線 P2:第二投影線
T1:第一端点 T2:第二端点
Claims (7)
- 少なくとも1つの隅部を有する半導体装置であって、
保護層設置領域、及び前記保護層設置領域の外側に位置する保護層露出領域からなるキャリア表面を有するキャリアと、
前記保護層設置領域に設置され、且つ第一設置領域、少なくとも1つの第一抵抗応力領域、及び前記第一設置領域並びに前記第一抵抗応力領域の外側に位置する第一露出領域からなる第一表面を有し、前記第一抵抗応力領域は前記隅部に位置する第一保護層と、
前記第一設置領域に設置され、前記第一抵抗応力領域及び前記第一露出領域が露出し、且つ第二表面、第一側面及び第二側面を有し、前記第二表面は第二設置領域、及び前記第二設置領域の外側に位置する第二露出領域を有し、前記第一側面は第一底辺を有し、前記第二側面は第二底辺を有し、前記第一底辺から延出される第一延出線と前記第二底辺から延出される第二延出線とが相互に交差する第一基準点を有する第二保護層と、
前記第二設置領域に設置され、第三側面及び第四側面を有する第三保護層と、
を備え、
前記第一抵抗応力領域は、前記第一基準点、前記第三側面を前記第一保護層の前記第一表面に投影した第一投影線の延出線と前記第二側面の前記第二底辺とが相互に交差する第一交差点、及び、前記第四側面を前記第一保護層の前記第一表面に投影した第二投影線の延出線と前記第一側面の前記第一底辺とが相互に交差する第二交差点で形成される領域であることを特徴とする半導体装置。 - 前記第一延出線は前記第二延出線に垂直になることを特徴とする、請求項1記載の半導体装置。
- 前記第二保護層の前記第二表面は前記第二設置領域の隅部に位置する少なくとも1つの第二抵抗応力領域を更に有し、また、前記第二露出領域は前記第二抵抗応力領域の外側に位置し、前記第三保護層では前記第二抵抗応力領域が露出し、前記第二抵抗応力領域及び前記第一抵抗応力領域は共に前記隅部に位置し、
且つ前記第一抵抗応力領域の面積は前記第二抵抗応力領域の面積以上であることを特徴とする請求項1記載の半導体装置。 - 前記第三側面は第一端点からなる第三底辺を有し、前記第四側面は第二端点からなる第四底辺を有し、前記第三底辺から延出される第三延出線と前記第四底辺から延出される第四延出線とが相互に交差する第二基準点が形成され、
前記第二抵抗応力領域は、前記第二基準点、前記第一端点及び前記第二端点で形成される領域であることを特徴とする請求項3記載の半導体装置。 - 前記第二基準点及び前記第一端点は第一距離を有し、前記第二基準点及び前記第二端点は第二距離を有し、且つ前記第一距離は前記第二距離に等しいことを特徴とする請求項4記載の半導体装置。
- 前記第二保護層は前記第一側面及び前記第二側面に接合される第一接合面を更に有し、
前記第一接合面は平面或いは弧面であることを特徴とする請求項1記載の半導体装置。 - 前記第三保護層は前記第三側面及び前記第四側面に接合される第二接合面を更に有し、
前記第二接合面は平面或いは弧面であることを特徴とする請求項1記載の半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102132529A TWI467711B (zh) | 2013-09-10 | 2013-09-10 | 半導體結構 |
TW102132529 | 2013-09-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015056658A JP2015056658A (ja) | 2015-03-23 |
JP5952353B2 true JP5952353B2 (ja) | 2016-07-13 |
Family
ID=52624798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014159303A Active JP5952353B2 (ja) | 2013-09-10 | 2014-08-05 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9000569B2 (ja) |
JP (1) | JP5952353B2 (ja) |
KR (1) | KR101552185B1 (ja) |
CN (1) | CN104425564B (ja) |
SG (1) | SG10201404290YA (ja) |
TW (1) | TWI467711B (ja) |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01120028A (ja) * | 1987-11-02 | 1989-05-12 | Nec Corp | 半導体集積回路 |
JP2833655B2 (ja) * | 1989-03-30 | 1998-12-09 | 富士通株式会社 | 半導体装置の製造方法 |
KR930001371A (ko) * | 1991-06-27 | 1993-01-16 | 김광호 | 반도체 제조용 기판 및 그 형성방법 |
JPH08293476A (ja) * | 1995-04-21 | 1996-11-05 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク |
US5729896A (en) * | 1996-10-31 | 1998-03-24 | International Business Machines Corporation | Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder |
JP2001127024A (ja) * | 1999-10-28 | 2001-05-11 | Iwate Toshiba Electronics Kk | 半導体装置及びその製造方法 |
JP4116962B2 (ja) * | 2003-10-21 | 2008-07-09 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP5428123B2 (ja) * | 2006-08-16 | 2014-02-26 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
US8014154B2 (en) * | 2006-09-27 | 2011-09-06 | Samsung Electronics Co., Ltd. | Circuit substrate for preventing warpage and package using the same |
WO2008121552A2 (en) * | 2007-03-29 | 2008-10-09 | Sandisk Corporation | Semiconductor die stack having heightened contact for wire bond |
US8125054B2 (en) * | 2008-09-23 | 2012-02-28 | Texas Instruments Incorporated | Semiconductor device having enhanced scribe and method for fabrication |
JP2010135565A (ja) * | 2008-12-04 | 2010-06-17 | Panasonic Corp | 半導体装置及びその製造方法 |
US7897433B2 (en) * | 2009-02-18 | 2011-03-01 | Advanced Micro Devices, Inc. | Semiconductor chip with reinforcement layer and method of making the same |
TWI399845B (zh) * | 2009-09-24 | 2013-06-21 | Powertech Technology Inc | 無線弧之多晶片堆疊構造及其製造方法 |
TWI544604B (zh) * | 2009-11-04 | 2016-08-01 | 英維瑟斯公司 | 具有降低應力電互連的堆疊晶粒總成 |
TWI467757B (zh) * | 2013-08-02 | 2015-01-01 | Chipbond Technology Corp | 半導體結構 |
-
2013
- 2013-09-10 TW TW102132529A patent/TWI467711B/zh active
- 2013-09-17 CN CN201310425213.4A patent/CN104425564B/zh active Active
- 2013-10-01 US US14/042,976 patent/US9000569B2/en active Active
-
2014
- 2014-07-22 SG SG10201404290YA patent/SG10201404290YA/en unknown
- 2014-08-05 KR KR1020140100353A patent/KR101552185B1/ko active IP Right Grant
- 2014-08-05 JP JP2014159303A patent/JP5952353B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20150069584A1 (en) | 2015-03-12 |
CN104425564B (zh) | 2017-09-15 |
SG10201404290YA (en) | 2015-04-29 |
TWI467711B (zh) | 2015-01-01 |
KR20150029533A (ko) | 2015-03-18 |
TW201511199A (zh) | 2015-03-16 |
US9000569B2 (en) | 2015-04-07 |
CN104425564A (zh) | 2015-03-18 |
JP2015056658A (ja) | 2015-03-23 |
KR101552185B1 (ko) | 2015-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6315886B2 (ja) | 再剥離性重ね合わせシート | |
JP2014057062A5 (ja) | ||
JP5666145B2 (ja) | 太陽電池モジュール | |
US20120212448A1 (en) | Capacitive touch panel | |
CN105226079A (zh) | 一种显示装置 | |
JP2018085515A5 (ja) | 半導体素子パッケージ | |
WO2016035257A1 (ja) | シャント抵抗器 | |
JP2012533505A5 (ja) | ||
JP5952353B2 (ja) | 半導体装置 | |
US8981536B1 (en) | Semiconductor structure | |
JP5933645B2 (ja) | 半導体装置 | |
JP5855361B2 (ja) | 半導体装置 | |
JP2011176665A5 (ja) | ||
KR102395374B1 (ko) | Led 실장용 기판, led | |
JP4284113B2 (ja) | ガゼット袋 | |
JP6106473B2 (ja) | 電線の保護構造及び電線保護用シート | |
JP2008205016A (ja) | 半導体装置 | |
TWI361026B (ja) | ||
CN110549710A (zh) | 折叠屏保护膜及折叠屏组件 | |
CN105118822B (zh) | 换线结构 | |
JP2007234782A (ja) | 複合回路基板 | |
JP6066476B2 (ja) | はんだペーストの塗布構造 | |
JP6417070B1 (ja) | コーナーパット | |
JP2009010061A5 (ja) | ||
JP6438334B2 (ja) | 梁補強金具および梁補強構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160517 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5952353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |