JP5933104B2 - 電子機器、及び電子機器の制御方法 - Google Patents

Description

本発明は、電子機器、及び電子機器の制御方法に関する。

近年、各種の情報を提供する端末が、例えば病院、美術館、図書館、観光地、駅等の公共の場や商業施設に設置されている。このような公共の場や商業施設に設置される表示装置は、多くの情報を表示できる大画面化が求められている。
大画面化を実現する１つの方法として、複数の表示装置を縦横に配置する方法が提案されている（例えば、特許文献１参照）。

このように複数の端末を配置する場合には、全ての表示装置をデイジーチェーンで接続、または親機に他の表示装置を接続している。そして各表示装置は、それぞれの表示装置を制御する処理装置から出力される映像信号および制御信号を、それぞれの接続部を介して受け取る。処理装置と端末間、およびそれぞれの表示装置間の通信には、例えばＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）による通信、Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）バスによる通信、およびＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）による通信が用いられている。

例えば、複数の表示装置がＬＡＮケーブルにより接続されている場合、各表示装置は、物理層（ＰＨＹｓｉｃａｌ Ｌａｙｅｒ）を制御する物理層回路部と、論理層を制御する論理層回路部とを有している。物理層回路部は、例えば、論理信号を電気的な信号に変換する。論理層回路部は、例えば、送信されるＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）フレームの情報からＭＡＣアドレスなどの解釈を行う。デイジ−チェーンで接続される表示装置は、ＬＡＮケーブルが接続されるＬＡＮ端子を複数有し、さらにＬＡＮ端子毎に物理層回路部を有している。

また、近年、待機時の消費電力の低減が求められている。このため、複数の表示装置に対して、例えば映像信号や制御信号が入力されていない場合、それぞれの表示装置はスタンバイ状態に制御される。ここで、スタンバイ状態とは、表示装置の電源復帰に要する回路以外の機能部を待機状態に制御する状態である。各表示装置は、接続されている複数の表示装置のうち、少なくとも１つの表示装置が有する操作部がスタンバイ状態に操作がされたことを検出して、各回路をスタンバイ状態に移行させる。
また、複数の表示装置を制御する処理装置は、ＬＡＮのＷＯＬ（Ｗａｋｅ Ｏｎ ＬＡＮ）機能を使用して、表示装置にスタンバイ状態から電源オン状態に移行させる指示をそれぞれの表示装置に送信することで、各表示装置を電源オン状態にする。

特開２００３−１９９０９２号公報

しかしながら、従来の技術においては、処理装置から送信された指示に応じて、各表示装置がＷＯＬ機能によりスタンバイ状態から電源オン状態に移行する。このため、従来の技術では、スタンバイ状態であっても、表示装置内の物理層回路部や論理層回路部等の電源をオン状態にしておく必要があり、論理層回路部とＬＡＮ端子毎の物理層回路部とが電力を消費するため待機時の消費電力を効率よく低減できない。特に物理層回路部は、通信回線と装置を絶縁する必要があり、また論理信号を、電気信号を変換するために、消費電力が大きい。

本発明は、上記の問題点に鑑みてなされたものであって、スタンバイ状態における消費電力を効率よく低減する電子機器、及び電子機器の制御方法を提供することを目的としている。

上記目的を達成するため、本発明の一態様に係る表示装置は、自装置に接続されている他の装置と通信を行い物理層を制御するｎ（ｎは２以上の整数）個の物理層制御部と、前記他の装置との通信における論理層を制御する論理層制御部と、自装置に対する待機指示に応じて、前記論理層制御部を電源オン状態から待機状態に制御する制御部と、を備え、ｎ個の前記物理層制御部のうちの１個の前記物理層制御部は、接続されている発振子を用いてクロックを生成し、他の前記物理層制御部は、前記発振子が接続されている前記物理層制御部が生成した前記クロックが入力される。

上記目的を達成するため、本発明の一態様に係る表示装置の制御方法は、自装置に接続されている他の装置と通信を行い物理層を制御するｎ（ｎは２以上の整数）個の物理層制御部と、前記他の装置との通信における論理層を制御する論理層制御部とを備える電子機器であって、ｎ個の前記物理層制御部のうちの１個の前記物理層制御部に接続されている発振子を用いてクロックを生成して他の前記物理層制御部に供給する手順と、自装置に対する待機指示に応じて、前記論理層制御部を電源オン状態から待機状態に制御する手順と、自装置に対する待機状態から電源オン状態への移行指示に応じて、前記論理層制御部を待機状態から電源オン状態に制御する手順、を含む。

本発明は、電子機器のスタンバイ状態における消費電力を効率よく低減できる。

第１実施形態に係る表示装置の概略構成図である。 本実施形態に係る４台の表示装置の配置を説明する図である。 第１実施形態に係る画像表示システムの接続例を説明する図である。 第１本実施形態に係るスタンバイ状態から電源オン状態に移行する処理手順のフローチャートである。 本実施形態に係る物理層制御部を３つ以上備える表示装置の概略構成図である。 比較例の表示装置の概略構成図である。 第２実施形態に係る表示装置の概略構成図である。 第３実施形態に係る表示装置の概略構成図である。

まず、本発明の概要を説明する。
本発明の電子機器では、電子機器が備える第１の物理層制御部に発振子が接続され、第１の物理層制御部はこの発振子を用いて基準クロック信号を生成する。そして、電子機器が備える制御部は、自装置に対するスタンバイ指示に応じて、基準クロック信号を生成する第１の物理層制御部のみを動作させ、論理層制御部をスタンバイ状態に制御する。これにより、本発明に係る電子機器は、スタンバイ状態における消費電力を効率よく低減する。
以下、図面を用いて本発明の実施形態について詳細に説明する。なお、本発明の実施形態では、電子機器を表示装置に適応する例を説明する。

［第１実施形態］
図１は、本実施形態に係る表示装置１０の概略構成図である。図１に示すように表示装置１０は、画像入力部１０１、表示部１０２、入力検出部１０３、および通信制御部１０４を備えている。

画像入力部１０１は、外部から入力された映像信号を通信制御部１０４の制御部２０１に出力する。表示部１０２は、制御部２０１の制御により画像を表示する。表示部１０２は、例えばバックライト装置等を含んで構成される液晶パネルである。表示部１０２に搭載される表示素子は、液晶方式以外の表示素子、例えば有機エレクトロルミネッセンス表示素子、無機エレクトロルミネッセンス表示素子、ＰＡＬＣ（Ｐｌａｓｍａ Ａｄｄｒｅｓｓ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ；プラズマ・アドレス液晶）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）やＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）であってもよい。また、表示部１０２は、プロジェクタであってもよい。

入力検出部１０３は、表示装置１０の本体に設けられている操作ボタンが操作されたことを検出し、または表示装置１０のリモコン受光部が受信した操作信号を検出し、検出した操作信号を制御部２０１に出力する。

通信制御部１０４は、制御部２０１、端子２０２−１と２０２−２、第１の物理層（ＰＨＹｓｉｃａｌ Ｌａｙｅｒ）制御部２０３−１、第２の物理層制御部２０３−２、発振子２０４、および論理層制御部２０５を備えている。
制御部２０１は、入力検出部１０３から入力された操作信号がスタンバイを指示する信号の場合、論理層制御部２０５に電力を供給しないように制御する。なお、スタンバイ状態とは、表示装置１０における電源復帰に要する回路以外の機能部が待機状態に制御される状態である。また制御部２０１は、第１の物理層制御部２０３−１または第２の物理層制御部２０３−２が出力するインタラプト信号ｓ３に応じて、論理層制御部２０５に電力を供給するように制御する。制御部２０１は、画像入力部１０１から入力された映像信号を表示部１０２に表示する。

端子２０２−１、２０２−２は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）ケーブル２０が接続される、例えばＬＡＮ端子である。

第１の物理層制御部２０３−１は、ＩＮ端子に接続されている発振子２０４を用いて基準クロック信号ｓ１を生成する。第１の物理層制御部２０３−１は、生成した基準クロック信号ｓ１を内部のバッファ回路を介して、ＯＵＴ端子から第２の物理層制御部２０３−２に出力する。なお、第１の物理層制御部２０３−１、第２の物理層制御部２０３−２、および論理層制御部２０５は、基準クロック信号ｓ１を、受信信号または送信信号のタイミング合わせ等に用いる。

第１の物理層制御部２０３−１は、ＬＡＮケーブル２０、および端子２０２−１を介して外部装置が送信した受信信号を受信する。ここで、受信信号には、受信データ、制御信号等が含まれている。第１の物理層制御部２０３−１は、制御部２０１の制御に応じて論理層制御部２０５が出力した送信信号をＬＡＮケーブル２０、および端子２０２を介して外部装置に出力する。ここで、送信信号には、送信データ、制御信号等が含まれている。第１の物理層制御部２０３−１は、受信した制御信号に対して物理層での処理を行う。なお、物理層の処理とは、送信信号に関するバッファ処理、受信信号に関するバッファ処理、信号のＤ／Ａ（デジタル−アナログ）変換処理等である。第１の物理層制御部２０３−１は、物理層の処理をした信号ｓ２を論理層制御部２０５に出力する。また、第１の物理層制御部２０３−１は、後述するマジック・パケット（Ｍａｇｉｃ Ｐａｃｋｅｔ）を受信した場合、インタラプト信号ｓ３を生成し、生成したインタラプト信号ｓ３を制御部２０１に出力する。
発振子２０４は、所望の周波数の発振を起こす受動素子であり、例えば水晶発振子である。なお、発振子２０４は、発振器であってもよい。

第２の物理層制御部２０３−２は、第１の物理層制御部２０３−１からＩＮ端子に入力された基準クロック信号ｓ１を内部のバッファ回路を介して、ＯＵＴ端子から論理層制御部２０５に出力する。第２の物理層制御部２０３−２は、ＬＡＮケーブル２０、および端子２０２−２を介して外部装置が送信した受信信号を受信する。第２の物理層制御部２０３−２は、制御部２０１の制御に応じて論理層制御部２０５が出力した送信信号をＬＡＮケーブル２０、および端子２０２−２を介して外部装置に出力する。

第２の物理層制御部２０３−２は、受信した受信信号に対して物理層の処理を行う。第２の物理層制御部２０３−２は、物理層の処理をした信号ｓ２を論理層制御部２０５に出力する。また、第２の物理層制御部２０３−２は、後述するマジック・パケットを受信した場合、インタラプト信号ｓ３を生成し、生成したインタラプト信号ｓ３を制御部２０１に出力する。
なお、第１の物理層制御部２０３−１および第２の物理層制御部２０３−２は、例えばＰＨＹチップ（ＰＨＹｓｉｃａｌ Ｌａｙｅｒ ｃｈｉｐ）である。また、第１の物理層制御部２０３−１または第２の物理層制御部２０３−２と、論理層制御部２０５との間で入出力される信号ｓ２には、ＭＩＩ（Ｍｅｄｉａ Ｉｎｄｅｐｅｎｄｅｎｔ Ｉｎｔｅｒｆａｃｅ）規格、ＲＭＩＩ（Ｒｅｄｕｃｅｄ ＭＩＩ）規格、ＧＭＩＩ（Ｇｉｇａｂｉｔ ＭＩＩ）規格などの信号を用いる。

論理層制御部２０５は、第１の物理層制御部２０３−１または第２の物理層制御部２０３−２が出力した信号ｓ２に対してＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）アドレスなどの解釈を行う等の論理層の処理を行う。論理層制御部２０５は、論理層の処理を行った後の受信データ等を制御部２０１に出力する。表示装置１０がスタンバイ状態のときに論理層制御部２０５は、制御部２０１の制御により電力の供給が停止され、復帰時に制御部２０１の制御により電力の供給が再開される。
また、論理層制御部２０５は、制御部２０１が出力した送信信号に対して論理層の処理を行い、論理層の処理を行った送信データ等を第１の物理層制御部２０３−１または第２の物理層制御部２０３−２に出力する。

図２は、本実施形態に係る４台の表示装置１０−１〜１０−４の配置を説明する図である。図２に示す例では、４台の表示装置１０−１〜１０−４を、縦方向に２台と横方向に２台を並べて、１つの画像または各表示装置１０−１〜１０−４に異なる画像を表示する。図２では、表示装置１０−１を左上に、表示装置１０−２を右上に、表示装置１０−３を左下に、表示装置１０−４を右下にそれぞれ配置している例を示している。なお、以下の説明では、表示装置１０−１〜１０−４のいずれも特定しない場合、単に表示装置１０と称する。また、各表示装置１０−１〜１０−４は、図１に示した構造と同じである。このため、表示装置１０を特定しない場合の各機能部を、単に画像入力部１０１、表示部１０２、入力検出部１０３、および通信制御部１０４と称する。また、例えば、表示装置１０の画面サイズが各々４０インチである場合、４台の表示装置１０を統合した画面サイズは、８０インチに相当する。

図３は、本実施形態に係る画像表示システム１の接続例を説明する図である。図３に示すように画像表示システム１は、４台の表示装置１０−１〜１０−４、処理装置３０を備えている。各表示装置１０の構成は、図１に示した構成である。処理装置３０と表示装置１０−１〜１０−４は、ＬＡＮケーブル２０−１〜２０−４により数珠つなぎ状に接続（デイジーチェーン接続）されている。

図３に示した例では、処理装置３０は、ＬＡＮケーブル２０−１の一方端が接続され、表示装置１０−１の端子２０２−１にＬＡＮケーブル２０−１の他方端が接続されている。また、表示装置１０−１の端子２０２−２には、ＬＡＮケーブル２０−２の一方端が接続され、表示装置１０−２の端子２０２−１にＬＡＮケーブル２０−２の他方端が接続されている。また、表示装置１０−２の端子２０２−２には、ＬＡＮケーブル２０−３の一方端が接続され、表示装置１０−３の端子２０２−１にＬＡＮケーブル２０−３の他方端が接続されている。また、表示装置１０−３の端子２０２−２には、ＬＡＮケーブル２０−４の一方端が接続され、表示装置１０−４の端子２０２−１にＬＡＮケーブル２０−４の他方端が接続されている。

次に、表示装置１０をスタンバイ状態に移行する制御と、スタンバイ状態から電源オン状態への移行する制御とについて説明する。
まず、スタンバイ状態に移行する制御について説明する。
各表示装置１０の入力検出部１０３は、不図示のリモコンによりスタンバイ状態に移行する指示が送信されたことを検出すると、検出した操作信号を制御部２０１に出力する。各表示装置１０の制御部２０１は、入力検出部１０３が出力したスタンバイ指示を表す操作信号に応じて、自装置内の論理層制御部２０５に電力を供給しないように制御する。これにより、論理層制御部２０５は、スタンバイ状態になる。

次に、スタンバイ状態から電源オン状態に移行する制御について説明する。図４は、本実施形態に係るスタンバイ状態から電源オン状態に移行する処理手順のフローチャートである。なお、以下の処理は、図３に示したように、処理装置３０がＬＡＮケーブル２０−１を介して表示装置１０−１に接続されている場合の処理である。

（ステップＳ１）処理装置３０は、ＬＡＮケーブル２０−１を介して表示装置１０−１にＷＯＬ機能を実行するためのパケットを送信する。例えばマジック・パケット方式を用いる場合、処理装置３０は、例えば０ｘｆｆ−０ｘｆｆ−０ｘｆｆ−０ｘｆｆ−０ｘｆｆ−０ｘｆｆ（６ｂｙｔｅｓ）のデータと、ＷＯＬ対象の表示装置１０に対応するＭＡＣアドレス（６ｂｙｔｅｓ）を１６回繰り返したデータとの合計１０２ｂｙｔｅｓのデータを持つＵＤＰ（Ｕｓｅｒ Ｄａｔａｇｒａｍ Ｐｒｏｔｏｃｏｌ；ユーザ データグラム プロトコル）データをブロードキャストで送信する。なお、処理装置３０が送信するパケットは、カスタマイズ・パケットであってもよい。

（ステップＳ２）表示装置１０−１の第１の物理層制御部２０３−１は、ＬＡＮケーブル２０−１を介して処理装置３０から受信したマジック・パケットに応じてインタラプト信号ｓ３を生成し、生成したインタラプト信号ｓ３を制御部２０１に出力する。
（ステップＳ３）表示装置１０−１の制御部２０１は、第１の物理層制御部２０３−１が出力したインタラプト信号ｓ３に応じて、自装置の論理層制御部２０５への電力の供給を再開するように制御する。
（ステップＳ４）表示装置１０−１の論理層制御部２０５は、電力の供給が再開された後、自部の起動処理を行う。

（ステップＳ５）表示装置１０−１が起動した後、論理層制御部２０５は、他の表示装置１０に対するマジック・パケットを第２の物理層制御部２０３−２、端子２０２−２、およびＬＡＮケーブル２０−２を介して、表示装置１０−２へ送信する。なお、他の表示装置１０に対するマジック・パケットは、処理装置３０が表示装置１０−１に送信したマジック・パケットに含まれていてもよく、あるいは表示装置１０−１の制御部２０１が生成して論理層制御部２０５に出力してもよい。

以下、表示装置１０−２の第１の物理層制御部２０３−１は、ＬＡＮケーブル２０−２を介して表示装置１０−１から受信したマジック・パケットに応じてインタラプト信号ｓ３を生成し、生成したインタラプト信号ｓ３を自装置の制御部２０１に出力する。表示装置１０−２は、表示装置１０−１と同様にステップＳ３〜Ｓ５の処理を行う。そして、表示装置１０−３は、表示装置１０−１と同様にステップＳ２〜Ｓ５の処理を行う。さらに、表示装置１０−４は、表示装置１０−１と同様にステップＳ２〜Ｓ５の処理を行う。以上の処理により、各表示装置１０は、スタンバイ状態に制御されていたそれぞれの論理層制御部２０５をスタンバイ状態から電源オン状態へ移行させる。

なお、上述した例では、表示装置１０が物理層制御部２０３を２つ備える例を説明したが、これに限られない。表示装置１０は、物理層制御部２０３を３つ以上備えていてもよい。図５は、本実施形態に係る物理層制御部２０３を３つ以上備える表示装置１０ａの概略構成図である。図１に示した表示装置１０と同じ機能部は、同じ符号を用いて説明を省略する。

図５に示すように、表示装置１０ａの通信制御部１０４ａは、制御部２０１ａ、ｎ（ｎは３以上の整数）個の端子２０２−１〜２０２−ｎ、ｎ個の物理層制御部２０３−１〜２０３−ｎ、発振子２０４、および論理層制御部２０５ａを備えている。
制御部２０１ａは、入力検出部１０３が出力した操作信号がスタンバイ指示の場合、論理層制御部２０５ａに電源を供給しないように制御する。また制御部２０１は、第１〜第ｎのいずれかの物理層制御部２０３が出力するインタラプト信号ｓ３に応じて、論理層制御部２０５に電力を供給するように制御する。

第２の物理層制御部２０３−２は、第１の物理層制御部２０３−１から入力された基準クロック信号ｓ１を内部のバッファ回路を介してＯＵＴ端子から、第３の物理層制御部２０３−３に出力する。以下同様に、第（ｎ−１）の物理層制御部２０３−（ｎ−１）は、第（ｎ−２）の物理層制御部２０３−（ｎ−２）から入力された基準クロック信号ｓ１を内部のバッファ回路を介してＯＵＴ端子から、第ｎの物理層制御部２０３−ｎに出力する。第ｎの物理層制御部２０３−ｎは、第（ｎ−１）の物理層制御部２０３−（ｎ−１）から入力された基準クロック信号ｓ１を内部のバッファ回路を介してＯＵＴ端子から、論理層制御部２０５ａに出力する。
また、第１〜第ｎの物理層制御部２０３−１〜２０３−ｎのそれぞれは、受信した受信信号に対して物理層の処理をした信号ｓ２を論理層制御部２０５ａに出力する。第１〜第ｎの物理層制御部２０３−１〜２０３−ｎは、マジック・パケットを受信した場合、インタラプト信号ｓ３を生成し、生成したインタラプト信号ｓ３を制御部２０１ａに出力する。

論理層制御部２０５ａは、第１〜第ｎの物理層制御部２０３−１〜２０３−ｎが出力した信号ｓ２に対して論理層の処理を行う。論理層制御部２０５ａは、論理層の処理をした後、受信データ等を制御部２０１ａに出力する。論理層制御部２０５ａは、スタンバイ状態のときに制御部２０１ａの制御により電力の供給が停止され、復帰時に制御部２０１ａの制御により電力の供給が再開される。

以上のように、表示装置１０ａは、スタンバイ状態において、マジック・パケットの受信を待つ第１〜第ｎの物理層制御部２０３−１〜２０３−ｎのみが基準クロック信号ｓ１と電力が供給され起動されている状態である。そして、スタンバイ状態において、論理層制御部２０５ａには、基準クロック信号ｓ１と電力が供給されていない。この結果、本実施形態の表示装置１０ａは、スタンバイ状態における消費電力を効率よく低減できる。

このような構成の表示装置１０ａは、図２に示したようなマルチスクリーンを構成する場合、親機として用いるようにしてもよい。例えば、表示装置１０ａが物理層制御部２０３と端子２０２とを４個ずつ備える場合について説明する。表示装置１０ａの端子２０２−１には、処理装置３０（図３参照）と接続されるＬＡＮケーブル２０の他方端が接続され、表示装置１０ａの端子２０２−２に表示装置１０−２と接続されるＬＡＮケーブル２０の一方端が接続される。表示装置１０ａの端子２０２−３には、表示装置１０−３と接続されるＬＡＮケーブル２０の一方端が接続され、表示装置１０ａの端子２０２−４に表示装置１０−４と接続されるＬＡＮケーブル２０の一方端が接続される。

図６は、比較例の表示装置１０ｂの概略構成図である。図１に示した表示装置１０と同じ機能部は、同じ符号を用いて説明を省略する。なお、図６では、それぞれの物理層制御部２０３ｂと論理層制御部２０５ｂとの間の信号ｓ２を省略して示している。
論理層制御部２０５ｂは、ＩＮ端子に接続されている発振子２０４を用いて基準クロック信号ｓ１を生成する。論理層制御部２０５ｂは、生成した基準クロック信号ｓ１をＯＵＴ端子から、クロックバッファ回路２０６ｂに出力する。

クロックバッファ回路２０６ｂは、基準クロック信号ｓ１に対するバッファ回路である。クロックバッファ回路２０６ｂは、論理層制御部２０５ｂが出力した基準クロック信号ｓ１を、第１の物理層制御部２０３ｂ−１のＩＮ端子、および第２の物理層制御部２０３ｂ−２のＩＮ端子に出力する。

図６に示した比較例の表示装置１０ｂでは、基準クロック信号ｓ１が論理層制御部２０５ｂから第１の物理層制御部２０３ｂ−１および第２の物理層制御部２０３ｂ−２に供給されている。このため、比較例の表示装置１０ｂは、スタンバイ状態であっても、第１の物理層制御部２０３ｂ−１、第２の物理層制御部２０３ｂ−２にマジック・パケット等の受信を待機させるために、第１の物理層制御部２０３ｂ−１と第２の物理層制御部２０３ｂ−２へ基準クロック信号ｓ１を供給する必要がある。基準クロック信号ｓ１を論理層制御部２０５ｂから第１の物理層制御部２０３ｂ−１と第２の物理層制御部２０３ｂ−２に供給するために、比較例の表示装置１０ｂは、スタンバイ状態においても論理層制御部２０５ｂに電力が供給され続けている必要がある。
従って、比較例の表示装置１０ｂでは、図１に示した本実施形態の表示装置１０と比較して、スタンバイ状態における論理層制御部２０５ｂの消費電力が余計に消費されている。一方、本実施形態の表示装置１０は、図６に示した比較例の表示装置１０ｂに対して、スタンバイ状態における論理層制御部２０５ｂの消費電力を低減することができる。

以上のように、本実施形態に係る電子機器は、自装置に接続されている他の装置と通信を行い物理層を制御するｎ（ｎは２以上の整数）個の物理層制御部と、他の装置との通信における論理層を制御する論理層制御部と、自装置に対する待機指示に応じて、論理層制御部を電源オン状態から待機状態に制御する制御部と、を備え、ｎ個の物理層制御部のうちの１個の物理層制御部は、接続されている発振子を用いてクロックを生成し、他の物理層制御部は、発振子が接続されている物理層制御部が生成した前記クロックが入力される。

また、本実施形態に係る電子機器は、ｎ個の物理層制御部がクロックの信号線により数珠つなぎ状に直列に接続され、数珠つなぎ状に接続された最終段の物理層制御部と論理層制御部とがクロックの信号線により接続され、発振子が接続されている１段目の物理層制御部が生成したクロックを２段目の物理層制御部へ出力し、２段目から（ｎ−１）段目までの物理層制御部が、前段の物理層制御部から出力されるクロックを入力して次段の物理層制御部に出力し、数珠つなぎ状に接続された最終段であるｎ段目の物理層制御部が、（ｎ−１）段目の物理層制御部から出力されたクロックを入力して論理層制御部に出力する。

この構成により、本実施形態の表示装置１０は、スタンバイ状態において、マジック・パケットの受信を待つ第１〜第２の物理層制御部２０３−１〜２０３−２のみが基準クロック信号ｓ１を供給され、かつ電力が供給されて起動している状態である。そして、本実施形態の表示装置１０は、スタンバイ状態において、論理層制御部２０５には、基準クロック信号ｓ１が供給されず、かつ電力が供給されていない。このため、本実施形態の表示装置１０は、表示装置１０の待機時の消費電力を効率よく低減できる。

また、以上のように構成したことにより、本実施形態の表示装置１０は、基準クロック信号ｓ１をデイジーチェーン接続（数珠つなぎ状に接続）させることにより、基準クロック信号ｓ１を発生させる発振子２０４を全ての物理層制御部２０３および論理層制御部２０５に設ける必要がない。このため、本実施形態の表示装置１０は、発振子２０４の個数を削除でき、コストを削減できる。さらに図６に示したように、論理層制御部２０５から物理層制御部２０３に基準クロック信号ｓ１を供給する比較例に対して、クロックバッファが不要になるためコストを削減できる。

［第２実施形態］
第１実施形態では、論理層制御部２０５（含む２０５ａ）に電源を供給しないことでスタンバイ状態に制御する例を説明した。本実施形態では、スタンバイ状態において複数の物理層制御部２０３のうち１つのみを起動し続け、他の物理層制御部２０３の動作を停止させる例について説明する。

図７は、本実施形態に係る表示装置１０ｃの概略構成図である。図７に示すように表示装置１０ｃは、画像入力部１０１、表示部１０２、入力検出部１０３、および通信制御部１０４ｃを備えている。図１に示した表示装置１０または図５に示した表示装置１０ａと同じ機能部は、同じ符号を用いて説明を省略する。なお、図７では、それぞれの物理層制御部２０３と論理層制御部２０５との間の信号ｓ２を省略して示している。

通信制御部１０４ｃは、制御部２０１ｃ、ｎ（ｎは２以上の整数）個の端子２０２−１〜２０２−ｎ、ｎ個の第１〜第ｎの物理層制御部２０３−１〜２０３−ｎ、発振子２０４、論理層制御部２０５ａ、およびスイッチ２２０を備えている。

制御部２０１ｃは、入力検出部１０３が出力した操作信号がスタンバイ指示の場合、第２〜第ｎの物理層制御部２０３−２〜２０３−ｎ、および論理層制御部２０５ａに基準クロック信号ｓ１を供給しないようにスイッチ２２０を切り替える。制御部２０１ｃは、第１の物理層制御部２０３−１が出力するインタラプト信号ｓ３に応じて、第２〜第ｎの物理層制御部２０３−２〜２０３−ｎ、および論理層制御部２０５ａに基準クロック信号ｓ１を供給するようにスイッチ２２０を切り替える。

第１の物理層制御部２０３−１は、ＩＮ端子に接続されている発振子２０４を用いて基準クロック信号ｓ１を生成する。第１の物理層制御部２０３−１は、生成した基準クロック信号ｓ１をＯＵＴ端子から、スイッチ２２０に出力する。
第２〜第ｎの物理層制御部２０３−２〜２０３−ｎ、および論理層制御部２０５ａのＩＮ端子には、スイッチ２２０から基準クロック信号ｓ１が入力される。

スイッチ２２０は、制御部２０１ｃからの制御に応じて、第１の物理層制御部２０３−１から入力された基準クロック信号ｓ１の出力状態を切り替える。また、スイッチ２２０は、第１の物理層制御部２０３−１から入力された基準クロック信号ｓ１に対するクロックバッファ回路を備えている。

以上のように、本実施形態の電子機器は、制御部からの制御に応じて発振子が接続されている物理層制御部が生成したクロックの出力先を切り替える第１のスイッチを備え、制御部は、自装置に対する待機指示に応じて、第１のスイッチに入力されたクロックを、電源オン状態から待機状態に制御する物理層制御部と論理層制御部とに供給しないように第１のスイッチを切り替える。

このような構成により、本実施形態の表示装置１０ｃは、スタンバイ状態において、制御部２０１ｃがスイッチ２２０を切り替え、基準クロック信号ｓ１を第２〜第ｎの物理層制御部２０３−２〜２０３−ｎ、および論理層制御部２０５ａに出力しない。この結果、スタンバイ状態において基準クロック信号ｓ１が供給されていないため、第２〜第ｎの物理層制御部２０３−２〜２０３−ｎ、および論理層制御部２０５ａの動作は停止している。このため、スタンバイ状態において第２〜第ｎの物理層制御部２０３−２〜２０３−ｎ、および論理層制御部２０５ａの消費電力を低減することができる。従って本実施形態の表示装置１０ｃは、スタンバイ状態において論理層制御部２０５ａの消費電力の低減に加え、さらに第２〜第ｎの物理層制御部２０３−２〜２０３−ｎの消費電力を低減することができる。

なお、本実施形態で説明したスイッチ２２０は、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）などにより構成してもよい。スイッチ２２０がＦＰＧＡ等のように複数の出力端子を有する場合は、図７と同様に、スイッチ２２０を第１の物理層制御部２０３−１の後段に設けて、スイッチ２２０が基準クロック信号ｓ１を分配する。

また、上述したスイッチ２２０は、出力イネーブル制御が可能なＦＰＧＡなどのＩＣを用いることによって、複数個実装された物理層制御部２０３に対して個別に電源のオン状態とオフ状態とを制御することも可能である。この場合、制御部２０１ｃは、スタンバイ指示が入力されたとき以外にも、未使用の物理層制御部２０３に基準クロック信号ｓ１を供給しないようにスイッチ２２０を制御することで、未使用の物理層制御部２０３を個別に電源のオン状態とオフ状態とに制御するようにしてもよい。ここで、未使用の物理層制御部２０３とは、端子２０２にＬＡＮケーブル２０が接続されていない物理層制御部２０３である。なお、制御部２０１ｃは、例えば電源オン状態のときに論理層制御部２０５ａが出力した信号ｓ２に基づいて、ＬＡＮケーブル２０が接続されていない物理層制御部２０３を判別することができる。

以上のように、本実施形態の電子機器において、制御部は、複数の物理層制御部のうち他の装置と未通信の物理層制御部に対して、第１のスイッチに入力されたクロックを供給しないように当該第１のスイッチを切り替える。
これにより、本実施形態の表示装置１０ｃは、スタンバイ指示が入力されたとき以外にも消費電力を低減することができる。

なお、本実施形態では、表示装置１０ｃが多数の物理層制御部２０３を備える例を説明したが、表示装置１０ｃは２つの物理層制御部２０３−１と２０３−２とを備える用にしてもよい。この場合、制御部２０１ｃは、スタンバイ指示に応じて、第２の物理層制御部２０３−２、および論理層制御部２０５aに基準クロック信号ｓ１を出力しないようにスイッチ２２０を切り替える。

［第３実施形態］
スタンバイ状態における消費電力を低減するため、第１実施形態では、電力の供給を切り替える例を説明し、第２実施形態では、基準クロック信号ｓ１の供給を切り替える例を説明した。本実施形態では、スタンバイ状態におけるデータの入力と出力状態を切り替える例を説明する。

図８は、本実施形態に係る表示装置１０ｄの概略構成図である。図８に示すように表示装置１０ｄは、画像入力部１０１、表示部１０２、入力検出部１０３、および通信制御部１０４ｄを備えている。図１に示した表示装置１０と同じ機能部は、同じ符号を用いて説明を省略する。

通信制御部１０４ｄは、制御部２０１ｄ、２個の端子２０２−１〜２０２−２、第１〜第２の物理層制御部２０３−１〜２０３−２、論理層制御部２０５、およびスイッチ２３０を備えている。

制御部２０１ｄは、表示装置１０ｄがスタンバイ状態以外のとき、スイッチ２３０に第１の状態の切替信号を出力する。制御部２０１ｄは、表示装置１０ｄがスタンバイ状態のとき、スイッチ２３０に第２の状態の切替信号を出力する。ここで、第１の状態の切替信号とは、例えばローレベルの信号であり、第２の状態の切替信号とは、例えばハイレベルの信号である。

スイッチ２３０は、第１の物理層制御部２０３−１と、第２の物理層制御部２０３−２と、論理層制御部２０５との間の信号ｓ２の間に接続されている。スイッチ２３０は、制御部２０１ｄから出力される切替信号に応じて、スタンバイ状態における信号ｓ２の接続状態を切り替える。

スイッチ２３０は、切替信号が第１の状態の場合、第１の物理層制御部２０３−１と論理層制御部２０５の信号ｓ２を接続した状態に切り替え、第２の物理層制御部２０３−２と論理層制御部２０５の信号ｓ２を接続した状態に切り替える。スイッチ２３０は、切替信号が第２の状態の場合、第１の物理層制御部２０３−１と論理層制御部２０５の信号ｓ２を切断した状態に切り替え、第２の物理層制御部２０３−２と論理層制御部２０５の信号ｓ２を切断した状態に切り替える。

信号ｓ２は、例えば物理層制御部２０３を制御するためのＭＤＩＯ（Ｍａｎａｇｅｍｅｎｔ Ｄａｔａ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ；マネージメント・データ入力／出力）、ＭＤＣ（マネージメント・データ・クロック）のマネージメントシリアルインターフェイスである。ＭＤＩＯは双方向のデータ通信ラインであり、ＭＤＣは論理層制御部２０５側から出力され、物理層制御部２０３に入力されている。本ＭＤＩＯ通信は、論理層制御部２０５側がマスターデバイスとして動作し、物理層制御部２０３側はスレーブデバイスとして動作するため、論理層制御部２０５側から読み出しのＲｅａｄコマンドが来ない限り、物理層制御部２０３からＭＤＩＯを出力することは無いものとする。

また、第１実施形態のように論理層制御部２０５に電力を供給しない場合、図１の構成に図８で説明したスイッチ２３０をさらに設けるようにしてもよい。これにより、電力が供給されていない論理層制御部２０５へのデータ入力を停止することができるので、本実施形態の表示装置１０ｄでは、スタンバイ状態において電力が供給されていない論理層制御部２０５の入力端子を保護することができる。

また、第２実施形態のように第２〜第ｎの物理層制御部２０３−２〜２０３−ｎに基準クロック信号ｓ１を供給しない場合、図７の構成に図８で説明したスイッチ２３０をさらに設けるようにしてもよい。これにより、基準クロック信号ｓ１が供給されていない第２〜第ｎの物理層制御部２０３−２〜２０３−ｎへのデータ入力を停止することができるので、本実施形態の表示装置１０ｄでは、スタンバイ状態において基準クロック信号ｓ１が供給されていない論理層制御部２０５の入力端子を保護することができる。この場合、制御部２０１ｃは、まず第２〜第ｎの物理層制御部２０３−２〜２０３−ｎ、および論理層制御部２０５に基準クロックｓ１を供給しないようにスイッチ２２０を切り替えるようにしてもよい。次に、制御部は、スイッチ２２０を切り替えた後、論理層制御部２０５に対して信号ｓ２が入力されないようにスイッチ２３０を切り替えるようにしてもよい。これにより、論理層制御部２０５には、基準クロックｓ１の供給を停止した後に信号ｓ２の入力が停止されるようになるため、電源オン状態からスタンバイ状態に移行のとき論理層制御部２０５の誤動作を防ぐことができる。

また、スイッチ２２０とスイッチ２３０が設けられている場合、スタンバイ状態から電源オン状態に移行させるとき、制御部２０１ｄは、まず第２〜第ｎの物理層制御部２０３−２〜２０３−ｎ、および論理層制御部２０５に基準クロックｓ１を供給するようにスイッチ２２０を切り替えるようにしてもよい。制御部２０１ｄは、スイッチ２２０を切り替えた後、論理層制御部２０５に対して信号ｓ２が入力されるようにスイッチ２３０を切り替えるようにしてもよい。これにより、論理層制御部２０５には、基準クロックｓ１が供給された後に信号ｓ２が入力されるため、スタンバイ状態から電源オン状態に移行のとき論理層制御部２０５の誤動作を防ぐことができる。

上述したスイッチ２３０は、出力イネーブル制御が可能なＦＰＧＡなどのＩＣを用いることによって、複数個実装された物理層制御部２０３に対して個別に電源のオン状態とオフ状態とを制御することが可能となる。この場合、制御部２０１ｄは、スタンバイ指示が入力されたとき以外にも、未使用の物理層制御部２０３と論理層制御部２０５との間の信号ｓ２を遮断するようにスイッチ２３０を制御してもよい。

以上のように、本実施形態の電子機器は、ｎ個の物理層制御部と論理層制御部と間の制御信号を切り替える第２のスイッチを備え、制御部は、自装置に対する待機指示に応じて、論理層制御部から出力される制御信号を、電源オン状態から待機状態に制御する物理層制御部に供給しないように第２のスイッチを切り替える。

これにより、本実施形態の表示装置１０ｄは、スタンバイ状態において電力が供給されていない論理層制御部２０５に対して、第１の物理層制御部２０３−１または第２の物理層制御部２０３−２からの信号ｓ２が入力されることを防ぐことができる。

なお、第１〜第３の実施形態では、通信制御部１０４（含む１０４ａ、１０４ｃおよび１０４ｄ）を表示装置１０（含む１０ａ、１０ｃおよび１０ｄ）に適応する例を説明したが、これに限られない。通信制御部１０４は、通信機能を有する他の装置に適用してもよい。通信機能を有する他の装置とは、例えば、レコーダー、映像録画再生装置、プロジェクタ等である。

なお、実施形態の図１に示した制御部２０１、図５に示した制御部２０１ａ、図７に示した制御部２０１ｃ、および図８に示した制御部２０１ｄの機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより各部の処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＣＤ−ＲＯＭ等の可搬媒体、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ） Ｉ／Ｆ（インタフェース）を介して接続されるＵＳＢメモリ、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、サーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。

１…画像表示システム、１０、１０ａ、１０ｃ、１０ｄ…表示装置、２０…ＬＡＮケーブル、１０１…画像入力部、１０２…表示部、１０３…入力検出部、１０４、１０４ａ、１０４ｃ、１０４ｄ…通信制御部、２０１、２０１ａ、２０１ｃ、２０１ｄ…制御部、２０２−１〜２０２−ｎ…端子、２０３−１〜２０３−ｎ…物理層制御部、２０４…発振子、２０５、２０５ａ…論理層制御部、２２０、２３０…スイッチ

Claims (9)

1. 自装置に接続されている他の装置と通信を行い物理層を制御するｎ（ｎは２以上の整数）個の物理層制御部と、
   前記他の装置との通信における論理層を制御する論理層制御部と、
   自装置に対する待機指示に応じて、前記論理層制御部を電源オン状態から待機状態に制御する制御部と、
   を備え、
   ｎ個の前記物理層制御部のうちの１個の前記物理層制御部は、接続されている発振子を用いてクロックを生成し、他の前記物理層制御部は、前記発振子が接続されている前記物理層制御部が生成した前記クロックが入力される
   ことを特徴とする電子機器。
2. 前記制御部は、
   自装置に対する待機状態から電源オン状態への移行指示に応じて、前記論理層制御部を待機状態から電源オン状態に制御する
   ことを特徴とする請求項１に記載の電子機器。
3. ｎ個の前記物理層制御部が前記クロックの信号線により数珠つなぎ状に直列に接続され、該数珠つなぎ状に接続された最終段の前記物理層制御部と前記論理層制御部とが前記クロックの信号線により接続され、
   前記発振子が接続されている１段目の前記物理層制御部が生成した前記クロックを２段目の前記物理層制御部へ出力し、
   ２段目から（ｎ−１）段目までの前記物理層制御部が、前段の前記物理層制御部から出力される前記クロックを入力して次段の前記物理層制御部に出力し、
   前記数珠つなぎ状に接続された最終段であるｎ段目の前記物理層制御部が、前記（ｎ−１）段目の前記物理層制御部から出力された前記クロックを入力して前記論理層制御部に出力する
   ことを特徴とする請求項１または請求項２に記載の電子機器。
4. 前記制御部からの制御に応じて前記発振子が接続されている前記物理層制御部が生成したクロックの出力先を切り替える第１のスイッチを備え、
   前記制御部は、
   自装置に対する前記待機指示に応じて、前記第１のスイッチに入力された前記クロックを、電源オン状態から待機状態に制御する前記物理層制御部と前記論理層制御部とに供給しないように前記第１のスイッチを切り替える
   ことを特徴とする請求項１または請求項２に記載の電子機器。
5. 前記制御部は、
   複数の前記物理層制御部のうち前記他の装置と未通信の前記物理層制御部に対して、前記第１のスイッチに入力された前記クロックを供給しないように当該第１のスイッチを切り替える
   ことを特徴とする請求項４に記載の電子機器。
6. ｎ個の前記物理層制御部と前記論理層制御部と間の制御信号を切り替える第２のスイッチを備え、
   前記制御部は、
   自装置に対する前記待機指示に応じて、前記論理層制御部から出力される前記制御信号を、電源オン状態から待機状態に制御する前記物理層制御部に供給しないように前記第２のスイッチを切り替える
   ことを特徴とする請求項１から請求項５のいずれか１項に記載の電子機器。
7. 前記制御部は、
   複数の前記物理層制御部のうち前記他の装置と未通信の前記物理層制御部に対して、前記第２のスイッチに入力された前記制御信号を供給しないように当該第２のスイッチを切り替える
   ことを特徴とする請求項６に記載の電子機器。
8. 前記制御部は、
   自装置に対する前記待機指示に応じて、前記第１のスイッチを、ｎ個の前記物理層制御部と前記論理層制御部との間の制御信号を切り替える第２のスイッチを切り替えるタイミングより前のタイミングで切り替える
   ことを特徴とする請求項４に記載の電子機器。
9. 自装置に接続されている他の装置と通信を行い物理層を制御するｎ（ｎは２以上の整数）個の物理層制御部と、前記他の装置との通信における論理層を制御する論理層制御部とを備える電子機器であって、
   ｎ個の前記物理層制御部のうちの１個の前記物理層制御部に接続されている発振子を用いてクロックを生成して他の前記物理層制御部に供給する手順と、
   自装置に対する待機指示に応じて、前記論理層制御部を電源オン状態から待機状態に制御する手順と、
   自装置に対する待機状態から電源オン状態への移行指示に応じて、前記論理層制御部を待機状態から電源オン状態に制御する手順、
   を含むことを特徴とする電子機器の制御方法。

Images