CN104995888A - 电子设备和用于控制电子设备的方法 - Google Patents
电子设备和用于控制电子设备的方法 Download PDFInfo
- Publication number
- CN104995888A CN104995888A CN201380072652.XA CN201380072652A CN104995888A CN 104995888 A CN104995888 A CN 104995888A CN 201380072652 A CN201380072652 A CN 201380072652A CN 104995888 A CN104995888 A CN 104995888A
- Authority
- CN
- China
- Prior art keywords
- control unit
- layer control
- physical layer
- switch
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Security & Cryptography (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Human Computer Interaction (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Small-Scale Networks (AREA)
- Power Sources (AREA)
- Communication Control (AREA)
Abstract
提供了n(n是大于或等于2的整数)个物理层控制单元,所述物理层控制单元与连接到设备自身的另一装置进行通信并且控制物理层,逻辑层控制单元,其控制与另一装置进行通信的逻辑层,以及控制单元其根据所述设备自身的待机指令控制所述逻辑层控制单元从电源开启状态到待机状态,其中所述n个物理层控制单元中的一个物理层控制单元使用所连接的谐振器生成时钟,并且其它物理层控制单元接收由连接谐振器的物理层控制单元生成的时钟。
Description
技术领域
本发明涉及电子设备和用于控制该电子设备的方法。
背景技术
近年来,用于提供各种类型的信息的终端,例如,已经被安装在诸如医院、博物馆、图书馆、旅游景点、以及车站的公共场所和商业设施上。安装在这些公共场所和商业设施上的显示装置需要能够显示大量信息的大屏幕。
作为一种用于实现大屏幕的方法,用于水平地及垂直地排列多个显示装置的方法已经被提出(例如,见专利文献1)。
当以这种方式排列多个终端的时候,所有显示装置被接入菊花链连接,或者其它显示装置被连接到主设备上。然后,每个显示装置接收从处理装置输出的视频信号和控制信号,用于经由每个连接单元控制每个显示装置。作为处理装置和这些终端之间的通信,以及处理装置和显示装置之间的通信,使用例如,通过通用异步接收器/发射器(UART)的通信、通过内部整合电路(I2C)总线的通信、通过局域网(LAN)的通信。
例如,当通过局域网(LAN)电缆连接多个显示装置时,每个显示装置具有控制物理层的物理层电路单元和控制逻辑层的逻辑层电路单元。物理层电路单元,例如,将逻辑信号转换为电信号。逻辑层电路单元,例如,解释来自所传输的媒体存取控制(MAC)帧的信息的MAC地址等。接入菊花链的显示装置具有多个LAN端口,LAN电缆被连接到这些端口,并且具有用于每个LAN端口的物理层电路单元。
此外,近年来,要求在待机期间减少功率消耗。因此,当例如视频信号和控制信号没有被输入到多个显示装置的时候,每个显示装置被控制为待机状态。此处,待机状态是指在该状态下将除了用于恢复显示装置的电源供应的必要电路之外的功能单元控制为待机状态。每个显示装置通过检测在多个已连接的显示装置中的至少一个显示装置中所提供的操作单元已经被操作为待机状态,使得每个电路被转变为机状态。
此外,控制多个显示装置的处理装置通过使用LAN的唤醒局域网(WOL)功能将用于从待机状态转变成到电源供应开启状态的指令传送到每个显示装置,来将每个显示装置设置为电源供应开启状态。
引用文件
专利文件
专利文件1:日本未经审查的专利申请,第一公开号2003-199092
发明内容
本发明所解决的问题
然而,在传统技术中,每个显示装置根据从处理装置传送的指令通过WOL功能从待机状态被转变成电源供应开启状态。因此,在传统技术中,有必要设置显示装置中的物理层电路单元、逻辑层电路等等在开启状态甚至待机状态下的电源供应,并且因此很难有效地减少在待机状态期间的功率消耗,因为用于每个LAN端口的逻辑层电路单元和物理层电路都消耗电源。特别地,有必要为物理层电路单元隔离出通信线路和装置,并且由于逻辑信号要转换成电信号因此功率消耗是非常大的。
本发明是考虑到前述问题而做出的,并且因此提供电子设备和用于控制该电子设备的方法的示例性对象,用于在待机状态有效地减少功率消耗。
解决问题的手段
为了实现前述示例性对象,根据本发明的示例性方面的显示装置包括:n(n是大于或等于2的整数)个物理层控制单元,所述物理层控制单元与连接到设备自身的另一装置进行通信并且控制物理层;逻辑层控制单元,所述逻辑层控制单元控制与另一装置进行通信的逻辑层;以及控制单元,所述控制单元根据设备自身的待机指令控制所述逻辑层控制单元从电源供应开启状态到待机状态,其中n个物理层控制单元中的一个物理层控制单元使用所连接的谐振器生成时钟,并且另一物理层控制单元接收由连接谐振器的物理层控制单元生成的时钟。
为了实现前述示例性对象,在根据本发明的示例性方面的用于控制显示装置的方法中,电子设备包括:n(n是大于或等于2的整数)个物理层控制单元,所述物理层控制单元与连接到设备自身的另一装置进行通信并且控制物理层;以及逻辑层控制单元,所述逻辑层控制单元控制与另一装置进行通信的逻辑层,并且所述方法包括:使用连接到n个物理层控制单元当中的一个物理层控制单元的谐振器来生成时钟,并且将所生成的时钟供应到另一物理层控制单元的步骤;根据设备自身的待机指令控制逻辑层控制单元从电源供应开启状态到待机状态的步骤;以及根据设备自身的从待机状态到电源开启状态的转变指令控制逻辑层控制单元从待机状态到电源开启状态的步骤。
本发明的优点
根据本发明,可以有效地减少电子设备在待机状态下的功率消耗。
附图说明
图1是根据第一示例性实施例的显示装置的示意性配置图。
图2是根据本示例性实施例的解释四个显示装置的布局的图。
图3是根据第一示例性实施例的解释图像显示系统的连接的示例的图。
图4是根据第一示例性实施例的用于从待机状态转变为电源供应开启状态的处理过程的流程图。
图5是根据本示例性实施例的具有三个或更多物理层控制单元的显示装置的示意性配置图。
图6是根据对比示例的显示装置的示意性配置图。
图7是根据第二示例性实施例的显示装置的示意性配置图。
图8是根据第三示例性实施例的显示装置的示意性配置图。
具体实施方式
首先,将描述本发明的总纲。
在本发明的电子设备中,谐振器被连接到在所述电子设备中所提供的第一物理层控制单元,并且所述第一物理层控制单元使用该谐振器生成参考时钟信号。然后,在该电子设备中所提供的控制单元根据设备自身的待机指令仅操作产生参考时钟信号的第一物理层控制单元,并且在待机状态下控制逻辑层控制单元。因此,根据本发明所述电子设备有效地减少在待机状态下的功率消耗。
在下文中,将使用附图详细描述本发明的示例性实施例。应当注意的是,本发明的示例性实施例描述了适合于显示装置的电子设备的示例。
【第一示例性实施例】
图1是根据本示例性实施例的显示装置10的示意性配置图。如图1所图示,显示装置10包括图像输入单元101、显示单元102、输入检测单元103、以及通信控制单元104。
图像输入单元101输出视频信号,该视频信号被外部地输入到通信控制单元104的控制单元201。显示单元102在控制单元201的控制下显示图像。显示单元102,例如,是被配置成包括背光装置等的液晶面板。安装在显示单元102上的显示元件可以是除液晶类型之外的类型的显示元件,例如,有机电致发光显示元件、无机电致发光显示元件、等离子寻址液晶(PALC)、等离子面板(PDP)、或者场致发射显示器(FED)。此外,显示单元102可以是投影仪。
输入检测单元103检测到在显示装置10的主体中所提供的操作按钮已经被操作,或者检测到由显示装置10的远程控制光接收单元所接收到的操作信号,并且输出所检测到的操作信号到控制单元201。
通信控制单元104包括控制单元201、端口202-1和202-2、第一物理层控制单元203-1、第二物理层控制单元203-2、谐振器204、以及逻辑层控制单元205。
控制单元201执行控制以便当从输入检测单元103输入的操作信号是待机指令信号时,没有电源被供应到逻辑层控制单元205。还应当注意的是,待机状态是指在该状态下将除了用于恢复显示装置10的电源供应的必要电路之外的功能单元控制为待机状态。此外,控制单元201执行控制以便根据由第一物理层控制单元203-1或第二物理层控制单元203-2输出的中断信号s3将电源供应到逻辑层控制单元205。
端口202-1和202-2,例如,是连接局域网(LAN)电缆20的局域网(LAN)端口。
第一物理层控制单元203-1使用连接到输入端口的谐振器204生成参考时钟信号s1。第一物理层控制单元203-1经由内部缓冲电路将所生成的参考时钟信号s1从输出端口输出到第二物理层控制单元203-2。应当注意的是,第一物理层控制单元203-1、第二物理层控制单元203-2、以及逻辑层控制单元205使用参考时钟信号s1,例如,用于接收信号和传输信号的定时校准。
第一物理层控制单元203-1接收由外部装置经由LAN电路20和端口202-1传送的接收信号。此处,接收信号包括接收数据、控制信号等等。第一物理层控制单元203-1根据控制单元201的控制经由LAN电缆20和端口202将由逻辑层控制单元205输出的传输信号输出到外部装置。此处,所述传输信号包括传输数据、控制信号等等。第一物理层控制单元203-1执行物理层的过程用于接收控制信号。应当注意的是,所述物理层的过程包括与所述传输信号有关的缓冲处理、与接收信号有关的缓冲处理、对信号的数字-模拟(DA)转换过程,等等。第一物理层控制单元203-1将通过执行所述物理层的处理所获得的信号s2输出到逻辑层控制单元205。此外,当接收到下面将要描述的魔术分组(magic packet)的时候,第一物理层控制单元203-1生成中断信号s3并且将所生成的中断信号s3输出到控制单元201。
谐振器204是用于引起期望频率的振荡的无源元件,并且,例如,是晶体谐振器。应当注意的是,谐振器204可以是振荡器。
第二物理层控制单元203-2将被第一物理层控制单元203-1输入到输入(IN)端口参考时钟信号s1,经由内部缓冲电路从输出(OUT)端口输出到逻辑层控制单元205。第二物理层控制单元203-2接收由外部装置经由LAN电缆20和端口202-2传送的接收信号。第二物理层控制单元203-2根据控制单元201的控制经由LAN电缆20和端口202-2将由逻辑层控制单元205输出的传输信号输出到外部装置。
第二物理层控制单元203-2对所接收到的接收信号执行物理层的处理。第二物理层控制单元203-2将通过执行物理层的处理所获得信号s2输出到逻辑层控制单元205。此外,当接收到下面将要描述的魔术分组的时候,第二物理层控制单元203-2生成中断信号s3并且将所生成的中断信号s3输出到控制单元201。
应当注意的是第一物理层控制单元203-1和第二物理层控制单元203-2,例如,是物理层(PHY)芯片。此外,媒体独立接口(MII)标准的信号、减少的MII(RMII)标准的信号、千兆位MII(GMII)标准的信号等等被用作信号s2,在第一物理层控制单元203-1或第二物理层控制单元203-2和逻辑层控制单元205之间输入/输出。
逻辑层控制单元205执行逻辑层的处理诸如解释媒体存取控制(MAC)地址等等的过程,用于由第一物理层控制单元203-1或第二物理层控制单元203-2所输出的信号s2。逻辑层控制单元205在对控制单元201执行逻辑层的处理之后输出接收数据等等。当显示装置10处于待机状态的时候,经由控制单元201的控制停止对逻辑层控制单元205的电源的供应,并且在恢复时通过控制单元201的控制重新开始对逻辑层控制单元205的电源的供应。
此外,逻辑层控制单元205对控制单元201所输出的传输信号执行逻辑层的处理,并且输出通过对第一物理层控制单元203-1或第二物理层控制单元203-2执行逻辑层的处理而获得的传输数据等。
图2是根据本示例性实施例的解释四个显示装置10-1至10-4的布局的图。在图2所图示的示例中,四个显示装置10-1至10-4被布置成使得两个显示装置被排列为垂直方向且两个显示装置被排列为水平方向,并且在显示装置10-1至10-4上显示一个图像或者不同图像。图2示出示例其中显示装置10-1被布置在左上角位置,显示装置10-2被布置在右上角位置,显示装置10-3被布置在左下角位置,以及显示装置10-4被布置在右下角位置。应当注意的是,在接下来的描述中,当没有意指特定的显示装置10-1至10-4时,它们被简称为显示装置10。此外,显示装置10-1至10-4中的每一个都具有图1所图示的结构。因此,当没有意指特定的显示装置10时功能单元被简称为图像输入单元101、图像单元102、输入检测单元103、以及通信控制单元104。此外,例如,当每个显示装置10的屏幕尺寸都是40英寸,通过整合四个显示装置10而获得的屏幕尺寸相当于80英寸。
图3是根据本示例性实施例的解释图像显示系统1的连接示例的图。如图3所图示,图像显示系统1包括四个显示装置10-1至10-4以及处理装置30。每个显示装置10的配置是如图1所图示的配置。处理装置30和显示装置10-1至10-4通过LAN电缆20-1至20-4接入菊花链连接。
在图3所图示的示例中,处理装置30被连接到LAN电缆20-1的一端,而LAN电缆的另一端被连接到显示装置10-1的端口202-1。此外,LAN电缆20-2的一端被连接到显示装置10-1的端口202-2,而LAN电缆20-2的另一端被连接到显示装置10-2的端口202-1。此外,LAN电缆20-3的一端被连接到显示装置10-2的端口202-2,而LAN电缆20-3的另一端被连接到显示装置10-3的端口202-1。此外,LAN电缆20-4的一端被连接到显示装置10-3的端口202-2,而LAN电缆20-4的另一端被连接到显示装置10-4的端口202-1。
接下来,将描述控制显示装置10转变为待机状态并且控制显示装置10从待机状态转变为电源供应开启状态。
首先,将描述控制转变为待机状态。
当检测到远程控制器(未图示)传送来用于转变为待机状态的指令,每个显示装置10的输入检测单元103输出所检测到的操作信号到控制单元201。每个显示装置10的控制单元201根据指示由输入检测单元103输出的待机指令的操作信号,执行控制使得没有电源被供应到装置自身中的逻辑层控制单元205。因此,逻辑层控制单元205处于待机状态。
接下来,描述控制用于从待机状态转变为电源供应开启状态。图4是根据本示例性实施例的用于从待机状态到电源供应开启状态的转变的处理过程的流程图。应当注意的是,接下来的过程是当处理装置30如图3所图示经由LAN电缆20-1被连接到显示装置10-1的时候的过程。
(步骤S 1)处理装置30经由LAN电缆20-1向显示装置10-1传送用于执行WOL功能的分组。例如,当使用魔术分组方案时,处理装置30,例如,传送包括数据0xff-0xff-0xff-0xff-0xff-0xff(6字节)的102字节的用户数据报协议(UDP)数据,以及通过以广播模式重复对应于WOL目标的显示装置10的MAC地址(6字节)16次而获得的数据。应当注意的是通过处理装置30所传送的分组可以是自定义的分组。
(步骤S2)显示装置10-1的第一物理层控制单元203-1根据经由LAN电缆20-1从处理装置30所接收的魔术分组生成中断信号s3,并且输出所生成的中断信号s3到控制单元201。
(步骤S3)显示装置10-1的控制单元201根据通过第一物理层控制单元203-1所输出的中断信号s3执行控制,使得重新开始对装置自身的逻辑层控制单元205的电源的供应。
(步骤S4)显示装置10-1的逻辑层控制单元205在重新恢复电源的供应之后执行单元自身的激活过程。
(步骤S5)在显示装置10-1被激活之后,逻辑层控制单元205经由第二物理层控制单元203-2、端口202-2、和LAN电缆20-2传送用于另一显示装置10的魔术分组到显示装置10-2。应当注意的是用于其它显示装置10的魔术分组可以被包括在由处理装置30传送到显示装置10-1的魔术分组中,或者可以由显示装置10-1的控制单元201生成,并输出到逻辑层控制单元205。
在下文中,显示装置10-2的第一物理层控制单元203-1根据经由LAN电缆20-2从显示装置10-1所接收到的魔术分组生成中断信号s3,并且将所生成的中断信号s3输出到装置自身的控制单元201。与显示装置10-1同样的,显示装置10-2执行步骤S3至S5的过程。然后,与显示装置10-1同样的,显示装置10-3执行步骤S2至S5的过程。更进一步,与显示装置10-1同样的,显示装置10-4执行步骤S2至S5的过程。通过上面的过程,显示装置10使得每个被控制为待机状态的逻辑层控制单元205被从待机状态转变为电源供应开启状态。
应当注意的是,尽管上面所描述的示例描述了显示装置10具有两个物理层控制单元203的示例,但是本实施例并不限于此。显示装置10可以包括三个或更多物理层控制单元203。图5是根据本示例性实施例的具有三个或更多物理层控制单元203的显示装置10a的示意性配置图。通过相同的参考标志来表示与图1中所图示的显示装置10的功能单元相同的功能单元,并且因此省略其描述。
如图5所图示,显示装置10a的通信控制单元104a包括控制单元201a、n(n是大于或等于3的整数)个端口202-1至202-n、n个物理层控制单元203-1至203-n、谐振器204、以及逻辑层控制单元205a。
当由输入检测单元103所输出的操作信号是待机指令的时候,控制单元201a执行控制以便没有电源被供应到逻辑层控制单元205a。此外,根据由第一至第n物理层控制单元203所输出的中断信号s3,控制单元201执行控制使得电源被供应到逻辑层控制单元205。
第二物理层控制单元203-2将从第一物理层控制单元203-1输入的参考时钟信号s1,经由内部缓冲电路从输出(OUT)端口输出到第三物理层控制单元203-3。同样地,第(n-1)物理层控制单元203-(n-1)将从第(n-2)物理层控制单元203-(n-2)输入的参考时钟信号s1,经由内部缓冲电路从输出(OUT)端口输出到第n物理层控制单元203-n。第n物理层控制单元203-n将从第(n-1)物理层控制单元203-(n-1)输入的参考时钟信号s1,经由内部缓冲电路从输出(OUT)端口输出到逻辑层控制单元205a。
此外,第一至第n物理层控制单元203-1至203-n中的每一个将通过对所接收到的接收信号执行物理层的处理所获得的信号s2输出到逻辑层控制单元205a。当接收到魔术分组的时候,第一至第n物理层控制单元203-1至203-n生成中断信号s3并且将所生成的中断信号s3输出到控制单元201a。
逻辑层控制单元205a对由第一至第n物理层控制单元203-1至203-n所输出的信号s2执行逻辑层的处理。在执行所述逻辑层的处理之后,逻辑层控制单元205a输出接收数据等到控制单元201a。在待机状态下,通过控制单元201a的控制停止对逻辑层控制单元205a的电源的供应,并且在恢复时由控制单元201a重新开始对逻辑层控制单元205a的电源的供应。
如上所述,在待机状态下,显示装置10a所处的状态为参考时钟信号s1和电源都仅仅被供应到正在等待接收魔术分组的第一至第n物理层控制单元203-1至203-n,并且只有第一至第n物理层控制单元203-1至203-n被激活。于是,在待机状态下,参考时钟信号s1和电源不被供应到逻辑层控制单元205a。结果,本示例性实施例的显示装置10a可以有效地减少待机状态下的功率消耗。
当配置如图2所图示的多屏幕的时候,可以使用上文所描述的配置的显示装置10a作为主设备。例如,将描述显示装置10a包括四个物理层控制单元203和四个端口202的情况。另一端被连接到处理装置30(见图3)的LAN电缆20被连接到显示装置10a的端口202-1,并且一端被连接到显示装置10-2的LAN电缆20被连接到显示装置10a的端口202-2。一端被连接到显示装置10-3的LAN电缆20被连接到显示装置10a的端口202-3,并且一端被连接到显示装置10-4的LAN电缆20被连接到显示装置10a的端口202-4。
图6是比较示例的显示装置10b的示意性配置示例。通过相同的参考标志来表示与图1中所图示的显示装置10的功能单元相同的功能单元,并且因此省略其描述。应当注意的是在图6中,省略了每个物理层控制单元203b和逻辑层控制单元205b之间的信号s2的图示。
逻辑层控制单元205b使用连接到输入(IN)端口的谐振器204生成参考时钟信号s1。逻辑层控制单元205b将所生成的参考时钟信号s1从输出(OUT)端口输出到时钟缓冲电路206b。
时钟缓冲电路206b是用于参考时钟信号s1的缓冲电路。时钟缓冲电路206b将由逻辑层控制单元205b输出的参考时钟信号s1输出到第一物理层控制单元203b-1的输入(IN)端口和第二物理层控制单元203b-2的输入(IN)端口。
在图6所图示的比较示例的显示装置10b中,参考时钟信号s1被从逻辑层控制单元205b供应到第一物理层控制单元203b-1和第二物理层控制单元203b-2。因此,就对比示例的显示装置10b而言,必须供应参考时钟信号s1到第一物理层控制单元203b-1和第二物理层控制单元203b-2,以便使得第一物理层控制单元203b-1和第二物理层控制单元203b-2即便在待机状态下也能够等待对魔术分组等的接收。为了将参考时钟信号s1从逻辑层控制单元205b供应到第一物理层控制单元203b-1和第二物理层控制单元203b-2,就对比示例的显示装置10b而言,即使是在待机状态下,也必须不断地供应电源到逻辑层控制单元205b。
相应地,与图1中所图示的本示例性实施例相比,在对比示例的显示装置10b中,逻辑层控制单元205b在待机状态下的功率消耗是不必要地过多的。相反,与图6中所图示的对比示例中的显示装置10b相比,本示例性实施例的显示装置10可以减少逻辑层控制单元205b在待机状态下的功率消耗。
如上文所描述的,根据本示例性实施例的电子设备包括:n(n是大于或等于2的整数)个物理层控制单元,其与另一连接到设备自身的装置进行通信并且控制物理层;逻辑层控制单元,其控制逻辑层与其它装置进行通信;以及控制单元,其根据设备自身的待机指令控制逻辑层控制单元从电源供应开启状态到待机状态,其中n个物理层控制单元中的一个物理层控制单元使用所连接的谐振器生成时钟,并且另一物理层控制单元接收由连接谐振器的物理层控制单元所生成的时钟。
此外,在根据本示例性实施例的电子设备中,n个物理层控制单元通过时钟的线路信号串行接入菊花链连接,通过时钟的线路信号来连接接入菊花链连接最后一级的物理层控制单元和逻辑层控制单元,由连接谐振器的第一级的物理层控制单元生成的时钟被输出到第二级的物理层控制单元,第二至(n-1)级的物理层控制单元接收前一级的物理层控制单元的时钟并且将所接收到的时钟输出到下一级的物理层控制单元,并且第n级的物理层控制单元也就是连接到菊花链连接的最后一级,从第(n-1)级的物理层控制单元接收时钟输出并将所接收的时钟输出到逻辑层控制单元。
通过这种配置,在待机状态下,本示例性实施例的显示装置10所处的状态为参考时钟信号s1和电源都仅仅被供应到正在等待接收魔术分组的第一和第二物理层单元203-1和203-2,并且只有第一和第二物理层控制单元203-1被激活。此外,在本示例性实施例的显示装置10中,在待机状态下参考时钟信号s1和电源不被供应到逻辑层控制单元205。因此,本示例性实施例的显示装置10可以有效地减少显示装置10在待机状态期间的功率消耗。
此外,通过上文所描述的配置,本示例性实施例的显示装置10使得参考时钟信号s1被接入菊花链连接中,并且因此不需要在所有物理层控制单元203和逻辑层控制单元205中提供谐振器204用于生成参考时钟信号s1。因此,本示例性实施例的显示装置10可以减少谐振器的数目进而降低成本。更进一步,可以降低成本,因为与如图6中所图示的其中参考时钟信号s1被从逻辑层控制单元205供应到物理层控制单元203的对比示例相比,时钟缓冲器是不必要的。
【第二示例性实施例】
第一示例性实施例描述了示例,在此示例中通过阻止电源被供应到逻辑层控制单元205(包括逻辑层控制单元205a)将状态控制为待机状态。本示例性实施例描述了示例,在此示例中多个物理层控制单元203中只有一个在待机状态下被不断地激活,而其它物理层控制单元203的操作被停止。
图7是根据本示例性实施例的显示装置10c的示意性配置图。如图7中所图示的,显示装置10c包括图像输入单元101、显示单元102、输入检测单元103、以及通信控制单元104c。通过相同的参考标志来表示与图1中所图示的显示装置10和图5中所图示的显示装置10a的功能单元相同的功能单元,并且因此省略其描述。应当注意的是,在图7中,省略了每个物理层控制单元203和逻辑层控制单元205之间的信号s2的图示。
通信控制单元104c包括控制单元201c、n(n是大于或等于2的整数)个端口202-1至202-n,n个第一至第n物理层控制单元203-1至203-n、谐振器204、逻辑层控制单元205a、以及开关220。
当由输入检测单元103所输出的操作信号是待机指令的时候,控制单元201c切换开关220以便参考时钟信号s1不供应到第二至第n物理层控制单元203-2至203-n和逻辑层控制单元205a。根据由第一物理层控制单元203-1输出的中断信号s3,控制单元201c切换开关220以便参考时钟信号s1被供应到第二至第n物理层控制单元203-2至203-n和逻辑层控制单元205a。
第一物理层控制单元203-1使用连接到输入端口的谐振器204生成参考时钟信号s1。第一物理层控制单元203-1从输出(OUT)端口输出所生成的参考时钟信号s1到开关220。
参考时钟信号s1被从开关220输入到第二至第n物理层控制单元203-2至203-n的输入(IN)端口和逻辑层控制单元205a。
根据控制单元201c的控制,开关220切换从第一物理层控制单元203-1输入的参考时钟信号s1的输出状态。此外,开关220包括用于从第一物理层控制单元203-1输入的参考时钟信号s1的时钟缓冲电路。
如上文所描述的,本示例性实施例的电子设备包括第一开关,根据控制单元的控制,所述第一开关将由物理层控制单元生成的时钟的输出目的地切换至谐振器所连接(的位置),其中,根据设备自身的待机指令,控制单元切换第一开关以便输入至第一开关的时钟不被供应到被控制为从电源供应开启状态到待机状态的物理层控制单元和逻辑层控制单元。
通过这种配置,在本示例性实施例的显示装置10c中,在待机状态下,控制单元201c切换开关220从而不将参考时钟信号s1输出至第二至第n物理层控制单元203-2至203-n和逻辑层控制单元205a。结果,因为在待机状态下不供应参考时钟信号s1,所以第二至第n物理层控制单元203-2至203-n和逻辑层控制单元205a的操作被停止。因此,可以减少第二至第n物理层控制单元203-2至203-n和逻辑层控制单元205a在待机状态下的功率消耗。相应地,本实例性实施例的显示装置10c可以进一步减少第二至第n物理层控制单元203-2至203-n在待机状态下的功率消耗,除此之外减少逻辑层控制单元205a在待机状态下的功率消耗。
应当注意的是,在本示例性实施例中描述的开关220可以通过现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)等等来配置。当开关220具有多个输出端口如FPGA,开关220通过如图7中在第一物理层控制单元203-1之后的级提供开关220来分发参考时钟信号s1。
此外,上述开关220还可以使用IC诸如其中可以输出使能控制的FPGA来分别控制多个已安装的物理层控制单元203的电源供应的开启和关闭状态。在这种情况下,控制单元201c可以通过控制开关220来分别控制从未用过的物理层控制单元203处于电源开启和关闭状态,以便参考时钟信号s1不会在除输入待机指令之外的时间被供应到未使用的物理层控制单元203。此处,未使用过的物理层控制单元203是指LAN电缆20没有连接到端口202的物理层控制单元203。应当注意的是,基于例如由物理层控制单元205a在电源供应开启状态期间所输出的信号s2,控制单元201c可以确定LAN电缆20没有连接到物理层控制单元203。
如上所述,在本示例性实施例的电子设备中,控制单元切换第一开关以便第一开关的时钟输入不被供应到多个物理层控制单元当中的不与另一装置进行通信的物理层控制单元。
因此,本示例性实施例的显示装置10c可以在除输入待机指令之外的时间减少功率消耗。
应当注意的是尽管本示例性实施例描述了显示装置10c包括大量物理层控制单元203的示例,但是显示装置10c也可以包括两个物理层控制单元203-1和203-2。在这种情况下,控制单元201c根据待机指令切换开关220以便参考时钟信号s1不会被输出到第二物理层控制单元203-2和逻辑层控制单元205a。
【第三示例性实施例】
为了减少待机状态下的能源消耗,第一示例性实施例描述了切换电源的供应的示例,而第二示例性实施例描述了切换参考时钟信号s1的示例。本示例性实施例描述了在待机状态下切换数据的输入和输出状态的示例。
图8是根据本示例性实施例的显示装置10d的示意性配置图。如图8所图示,显示装置10d包括图像输入单元101、显示单元102、输入检测单元103、以及通信控制单元104d。通过相同的参考标志来表示与图1中所图示的显示装置10的功能单元相同的功能单元,并且因此省略其描述。
通信控制单元104d包括控制单元201d、两个端口202-1和202-2、第一至第二物理层控制单元203-1至203-2、逻辑层控制单元205、以及开关230。
控制单元201d在除了当显示装置10d处于待机状态之外的时间,输出第一状态的切换信号至开关230。控制单元201d在显示装置10d处于待机状态的时候输出第二状态的切换信号至开关230。此处,第一状态的切换信号,例如,是低电平信号,而第二状态的切换信号,例如,是高电平信号。
在第一物理层控制单元203-1、第二物理层控制单元203-2,和逻辑层控制单元205之间,开关230被连接到信号s2。开关230在待机状态下根据从控制单元201d所输出的切换信号来切换信号s2的连接状态。
当切换信号处于第一状态,开关230被切换到第一物理层控制单元203-1的信号s2和逻辑层控制单元205的信号s2相连接的状态,以及被切换到第二物理层控制单元203-2的信号s2和逻辑层控制单元205的信号s2相连接的状态。当切换信号处于第二状态,开关230被切换到第一物理层控制单元203-1的信号s2和逻辑层控制单元205的信号s2被断开的状态,以及被切换到第二物理层控制单元203-2的信号s2和逻辑层控制单元205的信号s2被断开的状态。
信号s2,例如,是用于管理数据输入/输出(MDIO)的管理串行接口和用于控制物理层控制单元203的管理数据时钟(MDC)。MDIO是双向数据通信线路,而MDC从逻辑层控制单元205输出并被输入到物理层控制单元203。因为在与该MDIO的通信中,逻辑层控制单元205作为主设备操作并且物理层控制单元203作为从设备操作,所以假设只要没有接收到来自逻辑层控制单元205的用于读取的读命令,那么就不从物理层控制单元203输出MDIO。
此外,如第一示例性实施例中,当没有电源被供应到逻辑层控制单元205的时候,参考图8所描述的开关230可以被进一步用图1中的配置来提供。因此,因为可以停止对没有电源供应的逻辑层控制单元205的数据输入,所以对本示例性实施例的显示装置10d而言可以保护在待机状态下没有电源供应的逻辑层控制单元205的输入端口。
此外,如第二示例性实施例中,当没有参考时钟信号s1被供应到第二至第n物理层控制单元203-2至203-n的时候,参考图8所描述的开关230可以被进一步用图7中的配置来提供。因此,因为可以停止对没有参考时钟信号s1供应的第二至第n物理层控制单元203-2至203-n的数据输入,所以对本示例性实施例的显示装置10d而言可以保护在待机状态下没有参考时钟信号s1供应的逻辑层控制单元205的输入端口。在这种情况下,首先,控制单元201c可以切换第一开关220以便没有参考时钟信号s1被供应到第二至第n物理层控制单元203-2至203-n以及逻辑层控制单元205。接下来,控制单元可以切换开关230以便在切换了开关220之后没有信号s2被输入到逻辑层控制单元205。因此,因为在停止了对逻辑层控制单元205的参考时钟s1的供应之后,信号s2的输入被停止,所以可以阻止在从电源供应开启状态转变为待机状态时逻辑层控制单元205的错误操作。
此外,当提供了开关220和开关230的时候,控制单元201d可以首先切换开关220以便当从待机状态转变为电源供应开启状态时参考时钟信号s1被供应到第二至第n物理层控制单元203-2至203-n和逻辑层控制单元205。控制单元201d可以切换开关230以便在切换开关220之后信号s2被输入至逻辑层控制单元205。因此,因为在供应了参考时钟信号s1之后信号s2被输入到逻辑层控制单元205,所以可以阻止在从待机状态转变为电源供应开启状态时逻辑层控制单元205的错误操作。
上述开关230可以使用IC诸如其中可以输出使能控制的FPGA来分别控制多个已安装的物理层控制单元203的电源供应的开启和关闭状态。在这种情况下,控制单元201d可以控制开关230以便未使用过的物理层控制单元230和逻辑层控制单元205之间的信号s2不会在除当输入了待机指令之外的时间被阻塞。
如上所述,本示例性实施例的电子设备包括第二开关,其在n个物理层控制单元和逻辑层控制单元之间切换控制信号,其中根据设备自身的待机指令,控制单元切换所述第二开关以便从逻辑层控制单元输出的控制信号不被供应到被控制为从电源供应开启状态到待机状态的物理层控制单元。
因此,本示例性实施例的显示装置10d可以阻止来自第一物理层控制单元203-1或第二物理层控制单元203-2的信号s2,使其不被输入到在待机状态下没有电源供应的逻辑层控制单元205。
应当注意的是,第一至第三示例性实施例描述了示例,其中通信控制单元104(包括通信控制单元104a、104c、和104d)适用于显示装置10(包括显示装备10a、10c、和10d),这些实施例不限于此。通信控制单元104可以被应用于具有通信功能的其它装置。具有通信功能的其它装置是,例如,录音机、视频记录/再现装置、投影仪,等等。
应当注意的是,可以通过在计算机可读记录介质上记录程序来执行对单元的处理,所记录的程序用于实施本示例性实施例中的图1中所图示的控制单元201、图5中所图示的控制单元201、图7中所图示的控制单元201c、以及图8中所图示的控制单元201d的功能,并且使得计算机系统读和执行记录在记录介质上的程序。应当注意的是此处所使用的“计算机系统”被假设为包括操作系统(OS)和诸如外围设备的硬件。此外,“计算机系统”被假设为还包括当使用WWW系统的时候提供环境(或显示环境)的主页。此外,“计算机可读记录介质”是指便携式介质诸如软磁盘、磁光盘、只读存储器(ROM)、CD-ROM、经由通用串行总线(USB)接口(I/F)连接的USB存储器、或者存储装置诸如嵌入在计算机系统中的硬盘。此外,“计算机可读记录介质”还被假设为包括为恒定周期时间保留程序的介质,诸如计算机系统内作为服务器或客户端服务的易失性存储器。上述程序可以实施上述功能的一部分。此外,上述程序可以是能够与已经记录在计算机系统上的程序结合来实施上述功能的程序。
附图标记描述
1 图像显示系统
10,10a,10c,10d 显示装置
20 LAN电缆
101 图像输入单元
102 显示单元
103 输入检测单元
104,104a,104c,104d 通信控制单元
201,201a,201c,201d 控制单元
202-1 to 202-n 端口
203-1 to 203-n 物理层控制单元
204 谐振器
205,205a 逻辑层控制单元
220,230 开关
Claims (9)
1.一种电子设备,包括:
n(n是大于或等于2的整数)个物理层控制单元,所述n个物理层控制单元与连接到所述设备自身的另一装置进行通信,并且控制物理层;
逻辑层控制单元,所述逻辑层控制单元控制与所述另一装置进行通信的逻辑层;以及
控制单元,所述控制单元根据用于所述设备自身的待机指令来控制所述逻辑层控制单元从电源供应开启状态到待机状态,
其中,所述n个物理层控制单元中的一个物理层控制单元使用所连接的谐振器来生成时钟,并且另一物理层控制单元接收由所述谐振器所连接到的所述物理层控制单元所生成的所述时钟。
2.根据权利要求1所述的电子设备,其中,所述控制单元根据用于所述设备自身的从所述待机状态到所述电源供应开启状态的转变指令来控制所述逻辑层控制单元从所述待机状态到所述电源供应开启状态。
3.根据权利要求1或2所述的电子设备,其中,所述n个物理层控制单元通过所述时钟的信号线以菊花链连接被串联连接,并且以所述菊花链连接所连接的最后一级的物理层控制单元和所述逻辑层控制单元通过所述时钟的所述信号线连接,
由所述谐振器所连接到的第一级的所述物理层控制单元所生成的所述时钟被输出到第二级的物理层控制单元,
第二级物理层控制单元至第(n-1)级物理层控制单元接收从前一级的物理层控制单元所输出的所述时钟,并且将所接收到的时钟输出到下一级的物理层控制单元,并且
作为以所述菊花链连接所连接的最后一级的第n级的所述物理层控制单元接收从所述第(n-1)级的所述物理层控制单元输出的所述时钟,并且将所接收到的时钟输出到所述逻辑层控制单元。
4.根据权利要求1或2所述的电子设备,所述电子设备包括第一开关,所述第一开关根据所述控制单元的控制来切换由所述谐振器所连接到的所述物理层控制单元所生成的所述时钟的输出目的地,
其中,所述控制单元切换所述第一开关,使得输入到所述第一开关的所述时钟不被供应到所述物理层控制单元和所述逻辑层控制单元,所述物理层控制单元和所述逻辑层控制单元根据所述设备自身的所述待机指令而被控制从所述电源供应开启状态到所述待机状态。
5.根据权利要求4所述的电子设备,其中,所述控制单元切换所述第一开关,使得输入到所述第一开关的所述时钟不被供应到所述多个物理层控制单元当中的不与所述另一装置进行通信的物理层控制单元。
6.根据权利要求1至5中的任何一项所述的电子设备,所述电子设备包括第二开关,所述第二开关在所述n个物理层控制单元和所述逻辑层控制单元之间切换控制信号,
其中,所述控制单元切换所述第二开关,使得从所述逻辑层控制单元输出的所述控制信号不被供应到要根据所述设备自身的所述待机指令被控制从所述电源供应开启状态到所述待机状态的所述物理层控制单元。
7.根据权利要求6所述的电子设备,其中,所述控制单元切换所述第二开关,使得输入到所述第二开关的所述控制信号不被供应到所述多个物理层控制单元当中的不与所述另一装置进行通信的物理层控制单元。
8.根据权利要求4所述的电子设备,其中,所述控制单元根据所述设备自身的所述待机指令,在切换第二开关的定时之前的定时切换所述第一开关,所述第二开关切换在所述n个物理层控制单元和所述逻辑层控制单元之间的控制信号。
9.一种用于控制电子设备的方法,所述电子设备包括n(n是大于或等于2的整数)个物理层控制单元和逻辑层控制单元,所述n个物理层控制单元与连接到所述设备自身的另一装置进行通信并且控制物理层,所述逻辑层控制单元控制与所述另一装置进行通信的逻辑层,所述方法包括下述步骤:
使用连接到所述n个物理层控制单元当中的一个物理层控制单元的谐振器来生成时钟,并且将所述生成的时钟供应到另一物理层控制单元;
根据用于所述设备自身的待机指令来控制所述逻辑层控制单元从电源供应开启状态到待机状态;以及
根据用于所述设备自身的从所述待机状态到所述电源开启状态的转变指令来控制所述逻辑层控制单元从所述待机状态到所述电源开启状态。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2013/053217 WO2014125560A1 (ja) | 2013-02-12 | 2013-02-12 | 電子機器、及び電子機器の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104995888A true CN104995888A (zh) | 2015-10-21 |
CN104995888B CN104995888B (zh) | 2018-11-16 |
Family
ID=51353596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380072652.XA Active CN104995888B (zh) | 2013-02-12 | 2013-02-12 | 电子设备和用于控制电子设备的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9740276B2 (zh) |
JP (1) | JP5933104B2 (zh) |
CN (1) | CN104995888B (zh) |
WO (1) | WO2014125560A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111656429A (zh) * | 2018-01-19 | 2020-09-11 | Nec显示器解决方案株式会社 | 电子设备和用于管理电子设备的电源的方法 |
CN111819620A (zh) * | 2018-03-15 | 2020-10-23 | Nec显示器解决方案株式会社 | 显示设备、控制方法和程序 |
CN114095580A (zh) * | 2021-11-16 | 2022-02-25 | 天津市滨海新区信息技术创新中心 | 一种RapidIO低延时、高传输效率架构实现方法及电子设备 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014064824A1 (ja) * | 2012-10-26 | 2014-05-01 | Necディスプレイソリューションズ株式会社 | 識別子制御装置、識別子制御システム、多画面表示システム、識別子制御方法及びプログラム |
TWM486210U (zh) * | 2014-01-28 | 2014-09-11 | Chyng Hong Electronic Co Ltd | 交直流電源供應器之主從控制系統 |
JP2016081012A (ja) * | 2014-10-22 | 2016-05-16 | シャープ株式会社 | マルチディスプレイ装置 |
EP3497688A4 (en) * | 2016-09-29 | 2019-12-18 | Hewlett-Packard Development Company, L.P. | MODULAR ACCESSORIES |
KR102067128B1 (ko) * | 2018-06-07 | 2020-01-16 | 코츠테크놀로지주식회사 | 헬스 모니터링 장치 및 이를 포함하는 대화면 시현기 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090243958A1 (en) * | 2008-03-25 | 2009-10-01 | Samsung Electronics Co., Ltd. | Method of displaying dual images, dual display device for performing the method and dual display mobile phone having the dual display device |
CN101689073A (zh) * | 2007-05-03 | 2010-03-31 | 密克罗奇普技术公司 | 当检测到传感器或频率源激活的频率改变时对处于低功率休眠模式中的电子装置的中断/唤醒 |
CN102233756A (zh) * | 2010-04-08 | 2011-11-09 | 佳能株式会社 | 能够降低功耗及噪声的控制设备 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001313646A (ja) * | 2000-04-27 | 2001-11-09 | Sony Corp | 電子機器およびその物理層回路のステート制御方法 |
JP2003199092A (ja) | 2001-12-28 | 2003-07-11 | Sony Corp | 表示装置および制御方法、プログラムおよび記録媒体、並びに表示システム |
US7227404B2 (en) * | 2003-09-15 | 2007-06-05 | Texas Instruments Incorporated | Method for preventing regulated supply undershoot in state retained latches of a leakage controlled system using a low drop out regulator |
US7702963B2 (en) * | 2004-11-01 | 2010-04-20 | Tekelec | Methods and systems for clock signal distribution and fault location detection in a multi-shelf modular computing system |
US7675806B2 (en) * | 2006-05-17 | 2010-03-09 | Freescale Semiconductor, Inc. | Low voltage memory device and method thereof |
US8045356B2 (en) * | 2009-02-27 | 2011-10-25 | Micron Technology, Inc. | Memory modules having daisy chain wiring configurations and filters |
KR100937509B1 (ko) * | 2009-05-13 | 2010-01-19 | 고화수 | 타이밍 컨트롤러, 컬럼 드라이버 및 이를 갖는 표시 장치 |
US8362757B2 (en) * | 2009-06-10 | 2013-01-29 | Microchip Technology Incorporated | Data retention secondary voltage regulator |
JP5347753B2 (ja) * | 2009-06-24 | 2013-11-20 | ソニー株式会社 | 電源ユニット、処理システム及び制御方法 |
JP5150567B2 (ja) * | 2009-06-26 | 2013-02-20 | アラクサラネットワークス株式会社 | パケット中継装置 |
US8195857B2 (en) * | 2009-12-18 | 2012-06-05 | Infineon Technologies Ag | Coupling devices, system comprising a coupling device and method for use in a system comprising a coupling device |
JP2011182123A (ja) * | 2010-02-26 | 2011-09-15 | Autonetworks Technologies Ltd | 通信システム、通信装置及び通信方法 |
JP2011205241A (ja) * | 2010-03-24 | 2011-10-13 | Sony Corp | シャッタメガネおよびシャッタメガネのシャッタ制御信号取得方法 |
US8381051B2 (en) * | 2010-04-23 | 2013-02-19 | Stmicroelectronics International N.V. | Testing of multi-clock domains |
JP5221617B2 (ja) * | 2010-09-24 | 2013-06-26 | 株式会社東芝 | 通信装置、通信システム、制御方法及びプログラム |
US8230247B2 (en) * | 2011-12-30 | 2012-07-24 | Intel Corporation | Transferring architectural functions of a processor to a platform control hub responsive to the processor entering a deep sleep state |
WO2013190146A2 (en) * | 2012-06-22 | 2013-12-27 | Universitaet Des Saarlandes | Method and system for displaying pixels on display devices |
US9736781B2 (en) * | 2012-09-26 | 2017-08-15 | Intel Corporation | Determining points of interest within a geofence |
GB201301489D0 (en) * | 2013-01-28 | 2013-03-13 | Adder Tech Ltd | Digital video and data transmission |
WO2014151844A2 (en) * | 2013-03-14 | 2014-09-25 | Microchip Technology Incorporated | Improved capless voltage regulator using clock-frequency feed forward control |
US9870473B2 (en) * | 2013-10-31 | 2018-01-16 | Advanced Micro Devices, Inc. | System and method for security processor control over CPU power states |
KR102195518B1 (ko) * | 2013-12-13 | 2020-12-29 | 삼성전자 주식회사 | 전자장치의 화면 표시 제어장치 및 방법 |
US9606563B2 (en) * | 2014-04-08 | 2017-03-28 | Texas Instruments Deutschland Gmbh | Bandgap reference voltage failure detection |
-
2013
- 2013-02-12 US US14/761,509 patent/US9740276B2/en active Active
- 2013-02-12 CN CN201380072652.XA patent/CN104995888B/zh active Active
- 2013-02-12 WO PCT/JP2013/053217 patent/WO2014125560A1/ja active Application Filing
- 2013-02-12 JP JP2015500013A patent/JP5933104B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101689073A (zh) * | 2007-05-03 | 2010-03-31 | 密克罗奇普技术公司 | 当检测到传感器或频率源激活的频率改变时对处于低功率休眠模式中的电子装置的中断/唤醒 |
US20090243958A1 (en) * | 2008-03-25 | 2009-10-01 | Samsung Electronics Co., Ltd. | Method of displaying dual images, dual display device for performing the method and dual display mobile phone having the dual display device |
CN102233756A (zh) * | 2010-04-08 | 2011-11-09 | 佳能株式会社 | 能够降低功耗及噪声的控制设备 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111656429A (zh) * | 2018-01-19 | 2020-09-11 | Nec显示器解决方案株式会社 | 电子设备和用于管理电子设备的电源的方法 |
CN111656429B (zh) * | 2018-01-19 | 2023-06-16 | 夏普Nec显示器解决方案株式会社 | 电子设备和用于管理电子设备的电源的方法 |
CN111819620A (zh) * | 2018-03-15 | 2020-10-23 | Nec显示器解决方案株式会社 | 显示设备、控制方法和程序 |
CN111819620B (zh) * | 2018-03-15 | 2022-11-04 | 夏普Nec显示器解决方案株式会社 | 显示设备、控制方法和程序 |
US11546152B2 (en) | 2018-03-15 | 2023-01-03 | Sharp Nec Display Solutions, Ltd. | Display device, control method and program |
CN114095580A (zh) * | 2021-11-16 | 2022-02-25 | 天津市滨海新区信息技术创新中心 | 一种RapidIO低延时、高传输效率架构实现方法及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
US20150338911A1 (en) | 2015-11-26 |
CN104995888B (zh) | 2018-11-16 |
JPWO2014125560A1 (ja) | 2017-02-02 |
JP5933104B2 (ja) | 2016-06-08 |
WO2014125560A1 (ja) | 2014-08-21 |
US9740276B2 (en) | 2017-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104995888A (zh) | 电子设备和用于控制电子设备的方法 | |
TWI502374B (zh) | 用於大型可縮放處理器設施之模組化運算供應之系統及方法中之系統板及節點卡 | |
US20090234998A1 (en) | Connection system | |
CN101119171B (zh) | 一种先进电信计算机体系的时钟同步系统及方法 | |
KR20190105490A (ko) | 다수의 솔리드-스테이트 드라이브들을 지원하기 위한 모듈러 시스템 아키텍처 | |
CN103677916A (zh) | 一种基于fpga的在线重配置系统及方法 | |
US20070198991A1 (en) | Microcontrol architecture for a system on a chip (SoC) | |
CN114564428B (zh) | 机载电子设备i/o端口扩展系统 | |
US6751699B1 (en) | Fibre channel mini-hub powered by and supported within a host computer and directly controlled over a bus of the host computer | |
CN101641889A (zh) | 同步网络设备 | |
CN105425918A (zh) | 微型服务器系统 | |
CN109586956B (zh) | 一种可灵活配置端口的FCoE交换机及方法 | |
US7398293B2 (en) | System and method for using a shared bus for video communications | |
CN108664440A (zh) | 接口服务器和机箱 | |
US20150113187A1 (en) | Server System | |
CN112636932B (zh) | 一种设备功耗动态调整方法及系统 | |
US10831694B1 (en) | Multi-host network interface controller (NIC) with external peripheral component bus cable including plug termination management | |
CN115037684A (zh) | 一种卫星互联网有效载荷路由转发设备 | |
CN107564492B (zh) | 一种自适应级联的图形信号发生系统 | |
CN103544133B (zh) | 一种转换装置及方法 | |
KR20120047153A (ko) | 제어 보드, 제어 보드를 구비하는 외장형 멀티 디바이스 베이 및 이를 이용한 시스템 | |
WO2007056687A2 (en) | Ic with dual communication interfaces | |
CN214205558U (zh) | 一种自主可控网络测试仪 | |
JP2008123464A (ja) | リモートコンソール機構を備えたサーバシステム | |
Zhang et al. | Design of ZYNQ-Based Dynamic Configurable Optical Fiber Communication Test Equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: Tokyo, Japan Patentee after: Sharp NEC display solutions Co.,Ltd. Address before: Tokyo, Japan Patentee before: NEC DISPLAY SOLUTIONS, Ltd. |