JP5905576B2 - 合成出力をもつ低雑音増幅器 - Google Patents

Description

米国特許法第１１９条による優先権の主張
[0001]本特許出願は、本出願の譲受人に譲渡され、参照により本明細書に明確に組み込まれる、２０１１年８月１６日に出願された「Method and apparatus for RF front end area and component reduction」と題する仮出願第６１／５２４，２５０号の優先権を主張する。

[0002]本開示は、一般に電子機器に関し、より詳細には低雑音増幅器（ＬＮＡ：low noise amplifier）に関する。

[0003]ワイヤレス通信システムにおけるワイヤレスデバイス（たとえば、セルラーフォンまたはスマートフォン）は、双方向通信のためのデータを送信および受信し得る。ワイヤレスデバイスは、データ送信のための送信機と、データ受信のための受信機とを含み得る。データ送信では、送信機は、データをもつ無線周波（ＲＦ）キャリア信号を変調して変調（modulated）ＲＦ信号を取得し、変調ＲＦ信号を増幅して、適切な出力電力レベルを有する出力ＲＦ信号を取得し、出力ＲＦ信号をアンテナを介して基地局に送信し得る。データ受信では、受信機は、アンテナを介して受信ＲＦ信号を取得し得、受信ＲＦ信号を増幅し処理して、基地局によって送られたデータを復元し得る。

[0004]ワイヤレスデバイスは、異なる周波数帯域、異なる無線技術、受信ダイバーシティなどをサポートするために複数の受信機を含み得る。回路およびコストを低減しながら良好なパフォーマンスを達成するためにそれらの受信機を実装することが望ましい。

[0005]異なるワイヤレス通信システムと通信することが可能なワイヤレス通信デバイスを示す図。 [0006]ワイヤレスデバイスのブロック図。 [0007]ワイヤレスデバイスの受信部分を示す図。 [0008]合成出力をもつＬＮＡを含む受信部分を示す図。 [0009]合成出力をもつシングルエンドＬＮＡの例示的な設計を示す図。 [0009]合成出力をもつシングルエンドＬＮＡの例示的な設計を示す図。 [0010]合成出力をもつ異なるＬＮＡの例示的な設計を示す図。 [0011]合成出力をもつＬＮＡを含むトランシーバを示す図。 [0012]入力ＲＦ信号を増幅するためのプロセスを示す図。

[0013]以下に示す発明を実施するための形態は、本開示の例示的な設計を説明するものであり、本開示が実施され得る唯一の設計を表すものではない。「例示的」という用語は、本明細書では、「例、事例、または例示の働きをすること」を意味するために使用する。「例示的」として本明細書で説明するいかなる設計も、必ずしも他の設計よりも好ましいまたは有利であると解釈されるべきではない。発明を実施するための形態は、本開示の例示的な設計の完全な理解を与えるための具体的な詳細を含む。本明細書で説明する例示的な設計はこれらの具体的な詳細なしに実施され得ることが当業者には明らかであろう。いくつかの例では、本明細書で提示する例示的な設計の新規性を不明瞭にしないように、よく知られている構造およびデバイスをブロック図の形式で示す。

[0014]合成出力をもつ複数のＬＮＡを備えるワイヤレスデバイスについて本明細書で説明する。ＬＮＡ出力を合成することは、以下で説明するように、相互接続、入力／出力（Ｉ／Ｏ）ポート、回路、回路面積、コストなどを低減し得る。

[0015]図１に、異なるワイヤレス通信システム１２０および１２２と通信することが可能なワイヤレスデバイス１１０を示す。ワイヤレスシステム１２０および１２２は、それぞれ、符号分割多元接続（ＣＤＭＡ：Code Division Multiple Access）システム、Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ（登録商標））システム、Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）システム、または何らかの他のワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標）：Wideband CDMA）、ｃｄｍａ２０００、またはＣＤＭＡの何らかの他のバージョンを実装し得る。簡単のために、図１に、１つの基地局１３０と１つのシステムコントローラ１４０とを含むワイヤレスシステム１２０と、１つの基地局１３２と１つのシステムコントローラ１４２とを含むワイヤレスシステム１２２とを示す。概して、各ワイヤレスシステムは、任意の数の基地局と、ネットワークエンティティの任意のセットとを含み得る。

[0016]ワイヤレスデバイス１１０は、ユーザ機器（ＵＥ）、移動局、端末、アクセス端末、加入者ユニット、局などと呼ばれることもある。ワイヤレスデバイス１１０は、セルラーフォン、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレスフォン、ワイヤレスローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイスなどであり得る。ワイヤレスデバイス１１０はワイヤレスシステム１２０および／または１２２と通信することが可能であり得る。ワイヤレスデバイス１１０はまた、放送局（たとえば、放送局１３４）から信号を受信することが可能であり得る。ワイヤレスデバイス１１０はまた、１つまたは複数のグローバルナビゲーション衛星システム（ＧＮＳＳ：global navigation satellite systems）中の衛星（たとえば、衛星１５０）から信号を受信することが可能であり得る。ワイヤレスデバイス１１０は、ＬＴＥ、ｃｄｍａ２０００、ＷＣＤＭＡ、ＧＳＭ、８０２．１１など、ワイヤレス通信のための１つまたは複数の無線技術をサポートし得る。

[0017]図２に、図１のワイヤレスデバイス１１０の例示的な設計のブロック図を示す。この例示的な設計では、ワイヤレスデバイス１１０は、１次アンテナ２１０に結合されたトランシーバ２２０と、２次アンテナ２１２に結合された受信機２３０と、データプロセッサ／コントローラ２８０とを含む。トランシーバ２２０は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーション（carrier aggregation）などをサポートするために、複数（Ｋ個）の受信機２５０ａａ〜２５０ａｋと複数（Ｋ個）の送信機２７０ａ〜２７０ｋとを含む。受信機２３０は、複数の周波数帯域、複数の無線技術、受信ダイバーシティ、多入力多出力（ＭＩＭＯ）送信、キャリアアグリゲーションなどをサポートするために複数（Ｍ個）の受信機２５０ｂａ〜２５０ｂｍを含む。

[0018]図２に示す例示的な設計では、各受信機２５０は、入力回路２５２と、ＬＮＡ２６０と、受信回路２６２とを含む。データ受信では、アンテナ２１０は、基地局および／または他の送信機局から信号を受信し、受信ＲＦ信号を与え、その受信ＲＦ信号は、スイッチプレクサ２４０を介してルーティングされ、選択された受信機に与えられる。以下の説明では、受信機２５０ａａが選択された受信機であると仮定する。受信機２５０ａａ内で、受信ＲＦ信号は、入力回路２５２ａａに通され、ＬＮＡ２６０ａａに与えられる。入力回路２５２ａａは、受信フィルタ、インピーダンス整合回路、デュプレクサなどを含み得る。ＬＮＡ２６０ａａは、入力回路２５２ａａからの受信ＲＦ信号を増幅し、増幅ＲＦ信号を与える。受信回路２６２ａａは、増幅ＲＦ信号を増幅し、フィルタ処理し、ＲＦからベースバンドにダウンコンバートし、データプロセッサ２８０にアナログ入力信号を与える。受信回路２５２ａａは、増幅器、フィルタ、ミキサ、インピーダンス整合回路、発振器、局部発振器（ＬＯ）生成器、位相ロックループ（ＰＬＬ：phase locked loop）などを含み得る。トランシーバ２２０中の各残りの受信機２５０と、受信機２３０中の各受信機２５０とは、トランシーバ２２０中の受信機２５０ａａと同様の方法で動作し得る。

[0019]図２に示す例示的な設計では、各送信機２７０は、送信回路２７２と、電力増幅器（ＰＡ）２７４と、出力回路２７６とを含む。データ送信では、データプロセッサ２８０は、送信されるべきデータを処理（たとえば、符号化および変調）し、選択された送信機にアナログ出力信号を与える。以下の説明では、送信機２７０ａが選択された送信機であると仮定する。送信機２７０ａ内で、送信回路２７２ａは、アナログ出力信号を増幅し、フィルタ処理し、ベースバンドからＲＦにアップコンバートし、変調ＲＦ信号を与える。送信回路２７２ａは、増幅器、フィルタ、ミキサ、インピーダンス整合回路、発振器、ＬＯ生成器、ＰＬＬなどを含み得る。ＰＡ２７４ａは、変調ＲＦ信号を受信し、増幅し、適切な出力電力レベルを有する増幅信号を与える。増幅信号は、出力回路２７６ａに通され、スイッチプレクサ２４０を通してルーティングされ、アンテナ２１０を介して送信される。出力回路２７６ａは、送信フィルタ、インピーダンス整合回路、方向性結合器、デュプレクサなどを含み得る。

[0020]図２に、受信機２５０および送信機２７０の例示的な設計を示す。受信機および送信機はまた、フィルタ、インピーダンス整合回路など、図２に示されていない他の回路を含み得る。トランシーバ２２０の全部または一部分ならびに受信機２３０は、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、混合信号ＩＣなどの上に実装され得る。たとえば、ＬＮＡ２６０と、受信回路２６２と、送信回路２７２とは、ＲＦＩＣなどであり得る１つのモジュール上に実装され得る。スイッチプレクサ２４０および２４２と、入力回路２５２と、出力回路２７６と、ＰＡ２７４とは、ハイブリッドモジュールなどであり得る別のモジュール上に実装され得る。受信機２５０および送信機２７０中の回路はまた、他の方法で実装され得る。

[0021]データプロセッサ／コントローラ２８０は、ワイヤレスデバイス１１０のための様々な機能を実行し得る。たとえば、データプロセッサ２８０は、受信機２５０を介して受信され、送信機２７０を介して送信されるデータの処理を実行し得る。コントローラ２８０は、スイッチプレクサ２４０および／または２４２、入力回路２５２、ＬＮＡ２６０、受信回路２６２、送信回路２７２、ＰＡ２７４、出力回路２７６、あるいはそれらの組合せの動作を制御し得る。メモリ２８２は、データプロセッサ／コントローラ２８０のプログラムコードおよびデータを記憶し得る。データプロセッサ／コントローラ２８０は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上に実装され得る。

[0022]複数のモジュール中にワイヤレスデバイス上の受信機のための回路を実装することが望ましいことがある。モジュールは、任意の回路を含むことができるユニットであり、モジュール中の回路によって信号が送信および受信され得るＩ／Ｏポートをさらに含む。たとえば、モジュールは、ＩＣダイ／チップ（たとえば、ＲＦＩＣ）、ＩＣパッケージ、ハイブリッドモジュール、回路カードなどであり得る。モジュールは、ＩＣダイ／チップなどの単一の構成要素を備え得る。モジュールはまた構成要素のアセンブリを備え得る。たとえば、ハイブリッドモジュールは、回路板と、ハウジングまたはエンクロージャと、１つまたは複数のＩ／Ｏポート（たとえば、ＲＦコネクタ）とを含み得る。回路板は、アルミナ基板または何らかの他の基板を備え得、インダクタ、抵抗、個別トランジスタ、ＩＣダイなどの受動および／または能動デバイスを含み得る。別の例として、モジュールは、有機または非有機材料から構成され得る、受動基板上に取り付けられた１つまたは複数のＩＣダイを含み得る。受動基板は、相互接続トレースと、プリント受動回路構成要素／要素（たとえば、インダクタ）と、ディスクリート回路構成要素（たとえば、キャパシタ、インダクタ、抵抗など）とを含み得る。ハイブリッドモジュールは、相互接続トレースを含んでいる回路板に取り付けられた個別電界効果トランジスタ（ＦＥＴ：field effect transistor）および／またはＩＣダイなど、１つまたは複数の技術の回路を含み得る。フロントエンドモジュールは、送信機および／または受信機のためのアンテナの近くに位置する回路（たとえば、スイッチプレクサ、フィルタ、デュプレクサ、増幅器、インピーダンス整合回路など）を含むモジュールである。モジュールは、様々な回路構成要素を備え得るが、単一の構成要素として扱われ得る。モジュールは、クローズドまたはオープンパッケージ上に実装され得る。モジュールのいくつかの例としては、フロントエンドモジュール、電力増幅器モジュール（ＰＡＭ：power amplifier module）、およびシステムインパッケージ（ＳｉＰ：system-in-a-package）モジュールがある。フロントエンドモジュールは、ハイブリッドモジュール、ＩＣダイ、ＩＣパッケージなどであり得る。異なるモジュールは、異なる方法で実装され得、異なる回路に対してより好適および経済的であり得る。たとえば、ハイブリッドモジュールは、フィルタ、インピーダンス整合回路、微小電子機械システム（ＭＥＭＳ：micro-electro-mechanical system）スイッチなどにより好適であり得る。ＩＣダイは、増幅器、半導体スイッチなどの半導体回路により好適であり得る。

[0023]モジュールは様々な特性に関連付けられ得る。たとえば、モジュールは、それ自体の電源および回路接地接続に関連付けられ得る。モジュールはまた、回路設計および製造中に単一のユニットとして扱われ得る。

[0024]図３に、ワイヤレスデバイスの受信部分３００の例示的な設計を示す。図３に示す例示的な設計では、受信部分３００は、（ｉ）アンテナ３１０に結合されたフロントエンドモジュール３２０、および（ｉｉ）フロントエンドモジュール３２０に結合されたＲＦＩＣ３３０を含む。受信部分３００はまた、フロントエンドモジュール３２０とＲＦＩＣ３３０との上に実装される複数（Ｎ個）の受信機３５０ａ〜３５０ｎを含む。受信機３５０ａ〜３５０ｎは、図３に示すように、Ｎ個の異なる周波数帯域をカバーし得る。受信機３５０はまた、異なる無線技術、異なる機能（たとえば、キャリアアグリゲーション）などをカバーし得る。

[0025]図３に示す例示的な設計では、各受信機３５０は、受信フィルタ３５２と、インピーダンス整合回路３５４と、ＬＮＡ３６０と、受信回路３６２とを含む。受信フィルタ３５２とインピーダンス整合回路３５４とはフロントエンドモジュール３２０中に備わり、ＬＮＡ３６０と受信回路３６２とはＲＦＩＣ３３０中に備わる。受信フィルタ３５２とインピーダンス整合回路３５４とは、図２の入力回路２５２の一部であり得る。受信フィルタ３５２は、注目する受信周波数帯域中の信号成分をパスし、送信周波数帯域中の信号成分を減衰させるために受信ＲＦ信号をフィルタ処理する。インピーダンス整合回路３５４は、受信フィルタ３５２の出力インピーダンスとＬＮＡ３６０の入力インピーダンスとの間のインピーダンス整合を実行する。ＬＮＡ３６０は、受信ＲＦ信号を増幅し、増幅ＲＦ信号を与える。受信回路３６２は、増幅ＲＦ信号を増幅し、フィルタ処理し、ＲＦからベースバンドにダウンコンバートし、データプロセッサ（図３に図示せず）にアナログ入力信号を与える。

[0026]図３に示すように、複数の周波数帯域をサポートするために、複数の受信フィルタ３５２と、複数のインピーダンス整合回路３５４と、複数のＬＮＡ３６０と、複数の受信回路３６２とが使用され得る。受信フィルタ３５２とインピーダンス整合回路３５４とは、ハイブリッドモジュールであり得るフロントエンドモジュール３２０上に実装され得る。ＬＮＡ３６０と受信回路３６２とはＲＦＩＣ３３０上に実装され得る。周波数帯域のための各受信機３５０は、次いで、フロントエンドモジュール３２０上に受信フィルタ３５２とインピーダンス整合回路３５４とを含み、ＲＦＩＣ３３０上にＬＮＡ３６０と受信回路３６２とを含み得る。

[0027]ＲＦＩＣ３３０中のＮ個のＬＮＡ３６０ａ〜３６０ｎは、Ｎ個の相互接続３７０ａ〜３７０ｎ、ＬＮＡ３６０ごとに１つの相互接続３７０を介してフロントエンドモジュール３２０中のＮ個のインピーダンス整合回路３５４ａ〜３５４ｎに接続され得る。各相互接続３７０は、フロントエンドモジュール３２０上の１つのＩ／Ｏポート３７２とＲＦＩＣ３３０中の１つのＩ／Ｏポート３７４との間にある。フロントエンドモジュール３２０とＲＦＩＣ３３０との間のＮ個の相互接続３７０ａ〜３７０ｎのために、フロントエンドモジュール３２０上のＮ個のＩ／Ｏポート３７２ａ〜３７２ｎと、ＲＦＩＣ３３０上のＮ個のＩ／Ｏポート３７４ａ〜３７４ｎとが使用され得る。ワイヤレスデバイスがいくつかの周波数帯域および／またはいくつかの無線技術をサポートする場合、フロントエンドモジュール３２０とＲＦＩＣ３３０との間に多くの相互接続３７０があり得る。フロントエンドモジュール３２０とＲＦＩＣ３３０との間の多くの相互接続をサポートするために、フロントエンドモジュール３２０上に多くのＩ／Ｏポート３７２もあり得、ＲＦＩＣ３３０上に多くのＩ／Ｏポート３７４もあり得る。

[0028]一態様では、ワイヤレスデバイス中に受信機を実装するモジュール間の相互接続の数を低減するために、合成出力をもつＬＮＡが使用され得る。ＬＮＡは、フロントエンドモジュール上に実装され得、受信フィルタに直接結合され得る。受信回路はＲＦＩＣ上に実装され得る。ＬＮＡの出力は合成され得る。次いで、出力が合成されるすべてのＬＮＡのためにフロントエンドモジュールとＲＦＩＣとの間の単一の相互接続が使用され得る。ＬＮＡ出力を合成することは、モジュール間の相互接続の数ならびに各モジュール上のＩ／Ｏポートの数を大幅に低減し得る。ＬＮＡ出力を合成することはまた、回路、回路面積およびコストを低減し得、またパフォーマンスの改善など他の利益を与え得る。

[0029]図４に、ワイヤレスデバイス、たとえば、図１のワイヤレスデバイス１１０の受信部分４００の例示的な設計を示す。図４に示す例示的な設計では、受信部分４００は、（ｉ）アンテナ４１０に結合されたフロントエンドモジュール４２０、および（ｉｉ）フロントエンドモジュール４２０に結合されたＲＦＩＣ４３０を含む。受信部分４００はまた、フロントエンドモジュール４２０とＲＦＩＣ４３０との上に実装される複数（Ｎ個）の受信機４５０ａ〜４５０ｎを含む。受信機４５０ａ〜４５０ｎは、図４に示すように、Ｎ個の異なる周波数帯域をカバーし得る。受信機４５０ａ〜４５０ｎはまた、異なる無線技術、異なる機能などをカバーし得る。受信機４５０ａ〜４５０ｎは、図２の１次アンテナ２１０のための受信機２５０ａａ〜２５０ａｋのために使用され得、Ｎ＝Ｋである。受信機４５０ａ〜４５０ｎはまた、図２の２次アンテナ２１２のための受信機２５０ｂａ〜２５０ｂｍのために使用され得、Ｎ＝Ｍである。

[0030]図４に示す例示的な設計では、各受信機４５０は、受信フィルタ４５２と、ＬＮＡ４６０とを含む。Ｎ個の受信機４５０ａ〜４５０ｎは受信回路４６２を共有する。受信フィルタ４５２とＬＮＡ３６０とはフロントエンドモジュール４２０上に備わり、受信回路４６２はＲＦＩＣ４３０上に備わる。各受信機４５０について、受信フィルタ４５２は、図２の入力回路２５２の一部であり得、表面弾性波（ＳＡＷ：surface acoustic wave）フィルタまたは何らかの他のタイプのフィルタであり得る。受信フィルタ４５２は、（ｉ）時分割複信（ＴＤＤ：time division duplexing）のための別個の受信フィルタ、または（ｉｉ）周波数分割複信（ＦＤＤ：frequency division duplexing）のためのデュプレクサの一部であり得る。受信フィルタ４５２は、受信帯域中の信号成分をパスし、送信帯域中の信号成分を減衰させるために受信ＲＦ信号をフィルタ処理する。第１の例示的な設計では、受信フィルタ４５２は、ＬＮＡ４６０の入力インピーダンスを整合させるように設計された出力インピーダンスを有する。第２の例示的な設計では、受信フィルタ４５２はターゲット出力インピーダンスを有し、また、ＬＮＡ４６０が受信フィルタ４５２に近接して配置されるので、受信フィルタ４５２とＬＮＡ４６０との間のインピーダンス整合は必要がないことがある。第１の例示的な設計と第２の例示的な設計の両方では、受信フィルタ４５２とＬＮＡ４６０との間のインピーダンス整合回路は図４に示すように省略され得る。第３の例示的な設計では、インピーダンス整合回路は、受信フィルタ４５２とＬＮＡ４６０との間に位置し、受信フィルタ４５２の出力インピーダンスとＬＮＡ４６０の入力インピーダンスとの間のインピーダンス整合を実行する。ＬＮＡ４６０は、受信ＲＦ信号を増幅し、増幅ＲＦ信号を与える。受信回路４６２は、増幅ＲＦ信号を増幅し、フィルタ処理し、ＲＦからベースバンドにダウンコンバートし、データプロセッサ（たとえば、図２のデータプロセッサ２８０）にアナログ入力信号を与える。

[0031]例示的な設計では、受信回路４６２は、Ｎ個すべての受信機４５０ａ〜４５０ｎによって共有され得る共通回路を含む。この例示的な設計では、共通回路は、すべての周波数帯域に対して同じバイアスを有するか、または受信機４５０ａ〜４５０ｎによってサポートされる異なる周波数帯域ごとに異なるバイアスを有し得る。別の例示的な設計では、受信回路４６２は、受信機４５０ごとに、または注目する受信機４５０のサブセットごとに別個の回路を含む。この例示的な設計では、受信機４５０ごとに、または受信機４５０のサブセットごとに別個の回路は、その受信機または受信機のそのサブセットによってサポートされる１つまたは複数の周波数帯域に対して良好なパフォーマンスを与えるように設計され得る。

[0032]図４に示すように、複数の周波数帯域をサポートするために、複数の受信フィルタ４５２と、複数のＬＮＡ４６０とが使用され得る。受信フィルタ４５２とＬＮＡ４６０とは、ハイブリッドモジュールであり得るフロントエンドモジュール４２０上に実装され得る。受信回路４６２はＲＦＩＣ４３０上に実装され得る。周波数帯域のための各受信機４５０は、次いで、フロントエンドモジュール４２０上に受信フィルタ４５２とＬＮＡ４６０とを含み、ＲＦＩＣ３３０上に受信回路４６２を含み得る。ＲＦＩＣ４３０中のＮ個のＬＮＡ３６０ａ〜３６０ｎは、単一の相互接続４７０を介してフロントエンドモジュール４２０中の受信回路４６２に接続され得る。相互接続４７０は、フロントエンドモジュール４２０上のＩ／Ｏポート４７２とＲＦＩＣ４３０上のＩ／Ｏポート４７４との間にある。

[0033]図３および図４に示すように、ＬＮＡの出力を合成することによって、モジュール間の相互接続の数、ならびに各モジュール上のＩ／Ｏポートの数が大幅に低減され得る。さらに、ＬＮＡ出力が合成されることにより、回路が低減され得る。特に、ＲＦＩＣではなくフロントエンドモジュール上にＬＮＡを配置することによって、図４に示すように、受信フィルタとＬＮＡとの間のインピーダンス整合回路が省略され得る。回路はまた、図４に同じく示すように、複数のＬＮＡのための受信回路を共有することによって低減され得る。

[0034]例示的な設計では、Ｎ個のＬＮＡ４６０ａ〜４６０ｎは、それぞれ、Ｎ個のイネーブル制御信号Ｅｎｂ１〜ＥｎｂＮを介して個々に有効化または無効化され得る。選択された周波数帯域のための１つのＬＮＡ４６０は所与の瞬間において有効化され得、残りのＬＮＡ４６０は無効化され得る。別の例示的な設計では、複数のＬＮＡは、受信ＲＦ信号を増幅し、増幅ＲＦ信号を与えることが同時に可能であり得る。

[0035]例示的な設計では、Ｎ個のＬＮＡ４６０ａ〜４６０ｎは、図４に示されていないＮ個のスイッチを介して共通加算ノードに結合され得る。各ＬＮＡ４６０は、それの出力がスイッチの一端に結合され得、スイッチの他端は、共通加算ノードに結合され得る。各ＬＮＡ４６０のためのスイッチは、そのＬＮＡのためのそれぞれのイネーブル制御信号を介して開閉され得る。別の例示的な設計では、各ＬＮＡ４６０は、そのＬＮＡが有効化されたときに共通加算ノードに接続され、ＬＮＡが無効化されたときに共通加算ノードから切断され得る。複数のＬＮＡはまた、他の方法で共通加算ノードに結合され得る。

[0036]合成出力をもつＬＮＡは様々な方法で実装され得る。合成出力をもつＬＮＡのいくつかの例示的な設計について以下で説明する。

[0037]図５に、合成出力をもつ複数（Ｎ個）のシングルエンドＬＮＡ５６０ａ〜５６０ｎの例示的な設計の概略図を示す。ＬＮＡ５６０ａ〜５６０ｎは、図４のそれぞれＬＮＡ４６０ａ〜４６０ｎのために使用され得る。

[0038]ＬＮＡ５６０ａ内で、交流（ＡＣ）結合キャパシタ５７４ａは、一端がＬＮＡ５６０ａのための入力ＲＦ信号（Ｖｉｎ１）を受信し、他端がＮチャネル金属酸化物半導体（ＮＭＯＳ：N-channel metal oxide semiconductor）トランジスタ５７０ａのゲートに結合される。抵抗５７６ａは、一端がＬＮＡ５６０ａのための第１のバイアス電圧（Ｖｂｉａｓ１ａ）を受信し、他端がＮＭＯＳトランジスタ５７０ａのゲートに結合される。ＮＭＯＳトランジスタ５７０ａは、それのドレインがＮＭＯＳトランジスタ５８０ａのソースに結合され、それのソースがインダクタ５７２ａの一端に結合される。インダクタ５７２ａの他端は回路接地に結合される。ＮＭＯＳトランジスタ５８０ａは、それのゲートがＬＮＡ５６０ａのための第２のバイアス電圧（Ｖｂｉａｓ１ｂ）を受信し、それのドレインが加算ノードＡに結合される。ＮＭＯＳトランジスタ５８０ａは、ＬＮＡ５６０ａが有効化されたとき増幅ＲＦ信号（Ｖａｍｐ）を与える。

[0039]残りのＬＮＡ５６０ｂ〜５６０ｎの各々は、ＬＮＡ５６０ａと同様の方法で実装され得る。各ＬＮＡ５６０ｘ、ただし、インデックスｘ∈｛ａ，．．．，ｎ｝は、ＮＭＯＳトランジスタ５７０ｘおよび５８０ｘと、インダクタ５７２ｘと、ＡＣ結合キャパシタ５７４ｘと、抵抗５７６ｘとを含む。各ＬＮＡ５６０ｘについて、ＮＭＯＳトランジスタ５７０ｘは、キャパシタ５７４ｘを介してそのＬＮＡのための入力ＲＦ信号を受信し、同じく、抵抗５７６ｘを介してそのＬＮＡのための第１のバイアス電圧を受信する。各ＬＮＡ５６０ｘについて、ＮＭＯＳトランジスタ５８０ｘは、そのＬＮＡのための第２のバイアス電圧を受信する。インダクタ５９０は、電源電圧（Ｖｄｄ）とノードＡとの間に結合される。インダクタ５９０は、Ｎ個のＬＮＡ５６０ａ〜５６０ｎによって共有される負荷である。

[0040]各ＬＮＡ５６０ｘ内で、ＮＭＯＳトランジスタ５７０ｘとインダクタ５７２ｘとは、入力ＲＦ信号のための入力利得段を形成する。ＮＭＯＳトランジスタ５７０ｘは入力ＲＦ信号の信号増幅を行う。インダクタ５７２ｘは、ＬＮＡ５６０ｘの線形性を改善するために、ＮＭＯＳトランジスタ５７０ｘのソースデジェネレイション（source degeneration）を行う。インダクタ５７２ｘは、ＮＭＯＳトランジスタ５７０ｘのゲートを見る入力インピーダンス整合をさらに行い得る。ＮＭＯＳトランジスタ５８０ｘは、ＮＭＯＳトランジスタ５７０ｘのための負荷隔離を行うカスコード（cascode）トランジスタであり、ＬＮＡ５６０ｘからの増幅ＲＦ信号のための信号駆動をも行う。ＬＮＡ５６０ｘは、ＮＭＯＳトランジスタ５７０ｘのための第１のバイアス電圧および／またはＮＭＯＳトランジスタ５８０ｘのための第２のバイアス電圧に基づいて有効化または無効化され得る。ＬＮＡ５６０ｘごとのバイアス電圧は、そのＬＮＡのためのイネーブル制御信号に基づいて生成され得る。

[0041]Ｎ個の異なる入力ＲＦ信号Ｖｉｎ１〜ＶｉｎＮは、それぞれＮ個のＬＮＡ５６０ａ〜５６０ｎに与えられる。ＬＮＡ５６０ａ〜５６０ｎのための入力ＲＦ信号は、Ｎ個の受信フィルタ、たとえば、図４の受信フィルタ４５２ａ〜４５２ｎによって与えられ得る。Ｎ個の第１のバイアス電圧Ｖｂｉａｓ１ａ〜ＶｂｉａｓＮａとＮ個の第２のバイアス電圧Ｖｂｉａｓ１ｂ〜ＶｂｉａｓＮｂともＮ個のＬＮＡ５６０ａ〜５６０ｎに与えられる。

[0042]図６に、合成出力をもつ複数（Ｎ個）のシングルエンドＬＮＡ６６０ａ〜６６０ｎの例示的な設計の概略図を示す。ＬＮＡ６６０ａ〜６６０ｎはまた、図４のそれぞれＬＮＡ４６０ａ〜４６０ｎのために使用され得る。

[0043]各ＬＮＡ６６０ｘ、ただし、インデックスｘ∈｛ａ，．．．，ｎ｝は、ＮＭＯＳトランジスタ６７０ｘと、ソースデジェネレイションインダクタ６７２ｘと、ＡＣ結合キャパシタ６７４ｘと、抵抗６７６ｘとを含み、それらは、図５のＬＮＡ５６０ａ中のＮＭＯＳトランジスタ５７０ａと、インダクタ５７２ａと、キャパシタ５７４ａと、抵抗５７６ｘと同じ方法で結合される。Ｎ個のＬＮＡ６６０ａ〜６６０ｎのためのＮＭＯＳトランジスタ６７０ａ〜６７０ｎのドレインは加算ノードＢに結合される。ＮＭＯＳトランジスタ６８０は、それのソースが加算ノードＢに結合され、それのゲートがバイアス電圧（Ｖｂｉａｓ０）を受信し、それのドレインが増幅ＲＦ信号（Ｖａｍｐ）を与える。インダクタ６９０は、一端がＮＭＯＳトランジスタ６８０のドレインに結合され、他端がＶｄｄ電圧に結合される。

[0044]各ＬＮＡ６６０ｘについて、ＮＭＯＳトランジスタ６７０ｘは、キャパシタ６７４ｘを介してそのＬＮＡのための入力ＲＦ信号（Ｖｉｎ）を受信し、同じく、抵抗６７６ｘを介してそのＬＮＡのためのバイアス電圧（Ｖｂｉａｓ）を受信する。Ｎ個の異なる入力ＲＦ信号Ｖｉｎ１〜ＶｉｎＮは、それぞれＮ個のＬＮＡ６６０ａ〜６６０ｎに与えられる。Ｎ個のバイアス電圧Ｖｂｉａｓ１〜ＶｂｉａｓＮはまた、それぞれ、Ｎ個のＬＮＡ６６０ａ〜６６０ｎに与えられる。

[0045]各ＬＮＡ６６０ｘ内で、ＮＭＯＳトランジスタ６７０ｘとインダクタ６７２ｘとは、入力利得段を形成する。各ＬＮＡ６６０ｘは、そのＬＮＡのためのイネーブル制御信号に基づいて生成され得る、そのＬＮＡのためのバイアス電圧に基づいて有効化または無効化され得る。ＮＭＯＳトランジスタ６８０は、すべてのＮ個のＬＮＡ６６０ａ〜６６０ｎのための共通カスコードトランジスタである。インダクタ６９０は、すべてのＮ個のＬＮＡ６６０ａ〜６６０ｎのための共通負荷インダクタである。

[0046]図７に、合成出力をもつ複数（Ｎ個）のシングルエンドＬＮＡ７６０ａ〜７６０ｎの例示的な設計の概略図を示す。ＬＮＡ７６０ａ〜７６０ｎはまた、図４のそれぞれＬＮＡ４６０ａ〜４６０ｎのために使用され得る。ＬＮＡ７６０ａ〜７６０ｎは、フロントエンドモジュール７３０上に実装され、単一の相互接続７２２を介してＲＦＩＣ７３０上の受信回路７６２に結合される。

[0047]各ＬＮＡ７６０ｘ、ただし、インデックスｘ∈｛ａ，．．．，ｎ｝は、ＮＭＯＳトランジスタ７７０ｘと、ソースデジェネレイションインダクタ７７２ｘとを含み、それらは、図５のＬＮＡ５６０ａ中のＮＭＯＳトランジスタ５７０ａと、インダクタ５７２ａと同じ方法で結合される。各ＬＮＡ７６０ｘはまた、（ｉ）ＬＮＡ７６０ｘの入力と回路接地との間に結合された分路回路構成要素７６６ｘ、および（ｉｉ）ＬＮＡ７６０ｘの入力とＮＭＯＳトランジスタ７７０ｘのゲートとの間に結合された直列回路構成要素７６８ｘを備える入力インピーダンス整合回路７６４ｘを含む。回路構成要素７６４ｘおよび７６６ｘは、それぞれインダクタまたはキャパシタであり得る。それぞれＬＮＡ７６０ａ〜７６０ｎのためのＮＭＯＳトランジスタ７７０ａ〜７７０ｎのドレインは加算ノードＤに結合される。伝送線路７７６は、加算ノードＤとフロントエンドモジュール７２０上のＩ／Ｏポート７７８との間に結合される。

[0048]各ＬＮＡ７６０ｘについて、ＮＭＯＳトランジスタ７７０ｘは、そのＬＮＡのための入力ＲＦ信号（Ｖｉｎ）を受信する。Ｎ個の異なる入力ＲＦ信号Ｖｉｎ１〜ＶｉｎＮは、それぞれＮ個のＬＮＡ７６０ａ〜７６０ｎに与えられる。各ＬＮＡ７６０ｘは、そのＬＮＡのためのバイアス電圧（図７に図示せず）に基づいて有効化または無効化され得る。フロントエンドモジュール７２０上のＮ個のＬＮＡ７６０ａ〜７６０ｎは、ＲＦＩＣ７３０上の受信回路７６２への現在モードインターフェースを有する。

[0049]受信回路７６２は、共通ゲート段７８０と、バイパス可能（bypassable）増幅器７９０と、ＡＣ結合キャパシタ７４８と、ミキサ７５０とを含む。増幅器７９０は、図５のＮＭＯＳトランジスタ５７０ａおよび５８０ａと、インダクタ５７２ａおよび５９０と同様の方法で結合されるＮＭＯＳトランジスタ７９２および７９４と、ソースデジェネレイションインダクタ７９６と、負荷インダクタ７９８とを含む。負荷インダクタ７９８は、１つまたは複数のＭＯＳトランジスタから構成される能動負荷と置き換えられ得る。共通ゲート段７８０は、ＮＭＯＳトランジスタ７８２および７８４とＡＣ結合キャパシタ７８６とを含む。ＮＭＯＳトランジスタ７８２は、それのソースが回路接地に結合され、それのゲートが第１のバイアス電圧（Ｖｂｉａｓ１）を受信し、それのドレインがＮＭＯＳトランジスタ７９２のゲートに結合される。ＮＭＯＳトランジスタ７８４は、それのソースが受信回路７６２の入力に結合され、それのゲートが第２のバイアス電圧（Ｖｂｉａｓ２）を受信し、それのドレインがＮＭＯＳトランジスタ７９２のドレインに結合される。キャパシタ７８６は、受信回路７６２の入力とＮＭＯＳトランジスタ７９２のゲートとの間に結合される。概して、共通ゲート段は、それのゲートがＡＣ接地に結合され、それのソースが入力信号を受信し、それのドレインが出力信号を与えるトランジスタ（たとえば、ＮＭＯＳトランジスタ７８４）を含む。

[0050]ＲＦＩＣ７３０上の共通ゲート段７８０は、フロントエンドモジュール７２０上のＬＮＡ７６０ａ〜７６０ｎにバイアス電流を供給する。増幅器７９０は、ＮＭＯＳトランジスタ７８２を介してＮＭＯＳトランジスタ７９２をオフにすることによってバイパスされ得る。特に、ＮＭＯＳトランジスタ７９２は、ＮＭＯＳトランジスタ７８２のゲートにおいて高バイアス電圧を印加することによって達成され得る低電圧に（たとえば、０ボルトに）それのゲートをプルすること（pulling）によってオフにされ得る。ＮＭＯＳトランジスタ７８４は、オンにされ得、スイッチとして動作し得る。その結果、ＮＭＯＳトランジスタ７９４のバイアス電流は、選択された／有効化されたＬＮＡ７６０中のＮＭＯＳトランジスタ７７０にルーティングされ得る。選択されたＬＮＡ７６０中のＮＭＯＳトランジスタ７７０からの出力信号は、ＮＭＯＳトランジスタ７９４にＮＭＯＳトランジスタ７８４を介してルーティングされ得る。カスコード増幅器は、（ＮＭＯＳトランジスタ７９２および７９４ではなく）ＮＭＯＳトランジスタ７７０および７９４によって形成され得る。伝送線路７７６へのインピーダンス整合は、共通ゲート段７８０の入力インピーダンスと、スイッチとして動作するＮＭＯＳトランジスタ７８４のオン抵抗とを介して達成され得る。

[0051]図７における例示的な設計は様々な利点を与え得る。第１に、負荷インダクタは省略され得るので、ＬＮＡ７６０はより小さい回路面積に実装され得る。第２に、ミキサ７５０は、共通ゲート段７８０を介してフロントエンドモジュール７２０から分離され得る。第３に、ＬＮＡ７６０ａ〜７６０ｎは、共通ソース回路設計を用いて実装され、良好な雑音指数（noise figure）を有する。第４に、図７の回路設計によって、ＲＦＩＣ７３０上へのバイパス可能増幅器７９０のより容易な実装が可能になり得る。

[0052]図８に、合成出力をもつ複数（Ｎ個）の異なるＬＮＡ８６０ａ〜８６０ｎの例示的な設計の概略図を示す。ＬＮＡ８６０ａ〜８６０ｎはまた、図４のそれぞれＬＮＡ４６０ａ〜４６０ｎのために使用され得る。

[0053]ＬＮＡ８６０ａは、ＮＭＯＳトランジスタ８７０ａおよび８８０ａと、インダクタ８７２ａと、キャパシタ８７４ａと、抵抗８７６ａとを含み、それらは、図５のＮＭＯＳトランジスタ５７０ａおよび５８０ａと、インダクタ５７２ａと、キャパシタ５７４ａと、抵抗５７６ａと同じ方法で結合される。ＬＮＡ８６０ａはまた、ＮＭＯＳトランジスタ８７０ｂおよび８８０ｂと、インダクタ８７２ｂと、キャパシタ８７４ｂと、抵抗８７６ｂとを含み、それらは、同じく、図５のＮＭＯＳトランジスタ５７０ａおよび５８０ａと、インダクタ５７２ａと、キャパシタ５７４ａと、抵抗５７６ａと同じ方法で結合される。ＬＮＡ８６０ａは、Ｖｉｎ１ｐ信号とＶｉｎ１ｎ信号とから構成される差動入力ＲＦ信号を受信する。Ｖｉｎ１ｐ信号はキャパシタ８７４ａに与えられ、Ｖｉｎ１ｎ信号はキャパシタ８７４ｂに与えられる。ＮＭＯＳトランジスタ８８０ａのドレインは第１の加算ノードＥに結合され、ＮＭＯＳトランジスタ８８０ｂのドレインは第２の加算ノードＦに結合される。インダクタ８９０ａは、ノードＥとＶｄｄ電圧との間に結合される。インダクタ８９０ｂは、ノードＦとＶｄｄ電圧との間に結合される。

[0054]残りのＬＮＡ８６０ｂ〜８６０ｎの各々は、ＬＮＡ８６０ａと同様の方法で実装され得る。Ｎ個の差動入力ＲＦ信号は、Ｎ個のＬＮＡ８６０ａ〜８６０ｎに与えられる。各差動入力ＲＦ信号は、（ｉ）関連するＬＮＡ８６０中の第１のＮＭＯＳトランジスタに与えられる非反転入力ＲＦ信号（たとえば、Ｖｉｎ１ｐ）、および（ｉｉ）関連するＬＮＡ８６０中の第２のＮＭＯＳトランジスタに与えられる反転入力ＲＦ信号（たとえば、Ｖｉｎ１ｎ）を含む。Ｖａｍｐｐ信号とＶａｍｐｎ信号とから構成される差動増幅ＲＦ信号は、ノードＥおよびノードＦを介して与えられる。

[0055]図８の差動ＬＮＡ８６０ａ〜８６０ｎは、図５のシングルエンドＬＮＡ５６０ａ〜５６０ｎに基づく。差動ＬＮＡはまた、図６のシングルエンドＬＮＡ６６０ａ〜６６０ｎに基づいて実装され得る。

[0056]図５〜図８は、合成出力をもつＬＮＡの３つの例示的な設計を示している。合成出力をもつＬＮＡはまた他の方法で実装され得る。たとえば、利得トランジスタは、並行に結合された複数のＮＭＯＳトランジスタを用いて実装され得る。負荷インダクタは、Ｐチャネル金属酸化物半導体（ＰＭＯＳ：P-channel metal oxide semiconductor）トランジスタまたは何らかの他のタイプのトランジスタを用いて実装され得る能動負荷と置き換えられ得る。

[0057]図５のＬＮＡ５６０ａ〜５６０ｎと、図６のＬＮＡ６６０ａ〜６６０ｎと、図８のＬＮＡ８６０ａ〜８６０ｎとは、それらの関連する周波数帯域に対して良好なパフォーマンスを与えるように設計され得る。たとえば、ＮＭＯＳトランジスタのサイズ、ＮＭＯＳトランジスタのためのバイアス電圧および／またはバイアス電流、ソースデジェネレイションインダクタの値、ならびに／あるいは各ＬＮＡの他の特性は、そのＬＮＡによってサポートされる周波数帯域において良好なパフォーマンスを与えるように設計され得る。異なるＬＮＡは、異なるトランジスタサイズ、差動バイアス（たとえば、異なるバイアス電圧および／または異なるバイアス電流）、異なるソースインダクタンスなどを有し得る。

[0058]図５〜図８には示されていないが、キャパシタは、負荷インダクタ、たとえば、図５のインダクタ５９０、図６のインダクタ６９０、または図８のインダクタ８９０ａおよび８９０ｂの各々と並列に結合され得る。負荷インダクタとキャパシタとは、共振周波数を有する共振器回路を形成することになる。キャパシタは調整可能／可変であり得、共振周波数は、キャパシタのキャパシタンスを変化させることによって調整され得る。共振周波数は注目する周波数帯域に設定され得る。調整可能キャパシタは、負荷インダクタを共有するＮ個のＬＮＡによってサポートされる異なる周波数帯域にわたる負荷調整を可能にし得る。

[0059]ワイヤレスデバイスは、周波数帯域および動作モードの急増により複合ＲＦフロントエンドを必要とし得る。従来、ＰＡと、デュプレクサと、フィルタと、スイッチとは、個別構成要素を用いて実装される。ＬＮＡは、一般に、トランシーバ（たとえば、ＲＦＩＣ）に位置し、ＰＡは一般にスタンドアロンである。ＬＮＡとＰＡとは、一般に、それらの関連するフィルタとデュプレクサとから分離される。したがって、多くのＲＦルーティングトレースとインピーダンス整合構成要素とが、一般に、フィルタおよび／またはデュプレクサと、それらの関連するＬＮＡおよびＰＡとの間に必要とされる。大きいボードエリアは、一般に、個別ＰＡ、個別フィルタおよび／またはデュプレクサ、ならびにフィルタおよび／またはデュプレクサと、それらの関連するＬＮＡおよびＰＡとの間の相互接続によって消費される。

[0060]別の態様では、１つまたは複数のモジュール中でＬＮＡと、ＰＡと、デュプレクサと、フィルタと、スイッチとを組み合わせることによってよりコンパクトなワイヤレスデバイスが達成され得る。ＬＮＡとＰＡとは、同じＩＣダイ上にモノリシック（monolithically）に一体化され得るか、または同じパッケージ中の異なるＩＣダイ上に実装され得る。スイッチは、ＬＮＡおよび／またはＰＡとモノリシックに一体化され得るか、または同じパッケージ中の異なるＩＣダイ上に実装され得る。ＬＮＡと、ＰＡと、デュプレクサと、フィルタと、スイッチとを組み合わせることは、相互接続を低減し、インピーダンス整合構成要素を回避し、ボードエリアを低減し、場合によっては、他の利点を与え得る。

[0061]図９に、ワイヤレスデバイスのためのトランシーバ９００の例示的な設計を示す。図９に示す例示的な設計では、トランシーバ９００は、（ｉ）アンテナ９１０に結合されたフロントエンドモジュール９２０、および（ｉｉ）フロントエンドモジュール９２０に結合されたＲＦＩＣ９３０を含む。トランシーバ９００はまた、いずれもフロントエンドモジュール９２０およびＲＦＩＣ９３０上に実装される（ｉ）ローバンドのためのＬ個の受信機およびＬ個の送信機、ならびに（ｉｉ）ハイバンドのためのＨ個の受信機およびＨ個の送信機を含み、ＬおよびＨはそれぞれ任意の整数値であり得る。ローバンドのためのＬ個の受信機は、ローバンドのための異なる周波数帯域および／または異なる無線技術をカバーし得る。ハイバンドのためのＨ個の受信機は、ハイバンドのための異なる周波数帯域および／または異なる無線技術をカバーし得る。

[0062]図９に示す例示的な設計では、ローバンドのための各受信機は、デュプレクサ９５２と、ＬＮＡ９６０と、受信回路９６２とを含む。ローバンド１のための受信機では、デュプレクサ９５２ａａは、それの出力ポートがスイッチプレクサ９４０内のスイッチ９４２ａａの一端に結合され、それの受信ポートがＬＮＡ９６０ａａの入力に結合される。ローバンドのための各残りの受信機は、ローバンド１のための受信機と同様の方法で接続される。ローバンドのためのＬ個のＬＮＡ９６０ａａ〜９６０ａｌの出力は、互いに接続され、相互接続９６８ａを介してＲＦＩＣ９３０上の受信回路９６２ａに結合される。ハイバンドのための各受信機は、ローバンドのための各受信機と同様の方法で接続される。ハイバンドのためのＨ個のＬＮＡ９６０ｂａ〜９６０ｂｈの出力は、互いに接続され、相互接続９６８ｂを介してＲＦＩＣ９３０上の受信回路９６２ｂに結合される。

[0063]図９に示す例示的な設計では、ローバンドのための各送信機は、送信回路９７２と、ＰＡ９７４と、デュプレクサ９５２とを含む。ローバンド１のための送信機では、ＰＡ９７４ａは、それの入力が相互接続９７８ａを介してＲＦＩＣ９３０上の送信回路９６２ａに接続される。ＰＡ９７４ａａは、それの出力がスイッチ９７６ａａを介してデュプレクサ９５２ａａの送信ポートに接続される。ローバンドのための各残りの送信機は、ローバンド１のための送信機と同様の方法で接続される。ハイバンドのための各送信機はまた、ローバンドのための各送信機と同様の方法で接続される。ハイバンドのためのＰＡ９７４ｂの入力は、相互接続９７８ｂを介してＲＦＩＣ９３０上の送信回路９７２ｂに結合される。

[0064]図９に示すように、フロントエンドモジュール９２０とＲＦＩＣ９３０との間のＲＦ接続の数、ならびにフロントエンドモジュール９２０とＲＦＩＣ９３０との各々上のＩ／Ｏポートの数は、ＬＮＡの出力を合成することによって実質的に低減され得る。多くの周波数帯域および／または多くの無線技術のための多くのＬＮＡがあるとき、ＬＮＡ出力を合成することは特に有利であり得る。さらに、ＬＮＡをデュプレクサの近くに配置することによって、デュプレクサ９５２とＬＮＡ９６０との間のインピーダンス整合回路が省略され得る。

[0065]図９に、ＦＤＤのためのトランシーバ９００の例示的な設計を示す。この場合、デュプレクサ９５２は、受信機と送信機とによって共有される。デュプレクサは、１つのパッケージ上に一体化された送信フィルタと受信フィルタとを含む。ＴＤＤについて、ＰＡは、デュプレクサを通ることなしにスイッチプレクサに直接結合され得、ＬＮＡは、デュプレクサではなく受信フィルタに結合され得る。

[0066]図９における例示的な設計は、本開示の様々な特徴を示している。第１に、１つのモジュール上の複数のＬＮＡの出力は、合成され、単一の相互接続を介して別のモジュール上の受信回路に結合され得る。代替的に、複数のＬＮＡの入力は同じく合成され得、ＬＮＡの出力は、スイッチを介して単一の相互接続に結合され得る。第２に、フロントエンドモジュールは、合成出力をもつＬＮＡならびに１つまたは複数のＰＡ、１つまたは複数の受信フィルタ、１つまたは複数の送信フィルタ、１つまたは複数のデュプレクサ、あるいはそれらの組合せを含み得る。ＰＡは、複数の周波数帯域および／または複数の動作モードをサポートし得、図９に示すように、特定の周波数帯域および／または特定のモードを選択するスイッチに結合され得る。ＰＡは、それの入力が、複数の周波数帯域および／または複数のモードのための共通送信回路に結合され得、それの出力が、異なる周波数帯域および／または異なるモードのための複数の送信経路（たとえば、デュプレクサ）に結合され得る。

[0067]図４および図９に、ＬＮＡの複数のセットおよび受信フィルタ／デュプレクサをもつフロントエンドモジュールの２つの例示的な設計を示し、ＬＮＡ出力は共通負荷で合成される。これによりＬＮＡの複数のセットおよび受信フィルタ／デュプレクサを単一の相互接続に接続することが可能になる。ＬＮＡは、図４および図９に示すように、インピーダンス整合回路を通ることなしに受信フィルタ／デュプレクサに直接結合され得る。合成出力をもつＬＮＡは、１次アンテナに結合された１次受信機のために、ならびに２次アンテナに結合された２次受信機（たとえば、ダイバーシティ受信機）のために使用され得る。

[0068]例示的な設計では、装置（たとえば、ワイヤレスデバイス、ＩＣ、回路モジュールなど）は、フロントエンドモジュールとＩＣとを備え得る。フロントエンドモジュール（たとえば、図４のフロントエンドモジュール４２０）は、合成された出力を有する複数のＬＮＡ（たとえば、図４のＬＮＡ４６０ａ〜４６０ｎ）を備え得る。ＩＣ（たとえば、図４のＲＦＩＣ４３０）は、単一の相互接続（たとえば、図４の相互接続４７０）を介して複数のＬＮＡに結合された受信回路（たとえば、受信回路４６２）を備え得る。例示的な設計では、フロントエンドモジュールは、異なる技術の回路構成要素を含むハイブリッドモジュールを備え得る。例示的な設計では、ＩＣはＲＦＩＣを備え得る。フロントエンドモジュールとＩＣとは他のタイプのモジュールをも備え得る。単一の相互接続は、シングルエンド設計では、フロントエンドモジュール上の単一のＩ／Ｏポートと、ＩＣ上の単一のＩ／Ｏポートと、たとえば、図５に示したように、これらのＩ／Ｏポート間の単一のＲＦルーティングトレースとに関連付けられ得る。代替的に、単一の相互接続は、差動ＬＮＡ設計では、フロントエンドモジュール上の２つのＩ／Ｏポートと、ＩＣ上の２つのＩ／Ｏポートと、フロントエンドモジュール上のそれらの２つのＩ／ＯポートとＩＣ上のそれらの２つのＩ／Ｏポートとの間の２つのＲＦルーティングトレースとに関連付けられ得る。

[0069]例示的な設計では、複数のＬＮＡの各々は、たとえば、図４に示したように、そのＬＮＡのためのそれぞれの制御信号を介して有効化または無効化され得る。複数のＬＮＡのサブセット（たとえば、１つ）が所与の瞬間において有効化され得、複数のＬＮＡの残りのＬＮＡが無効化され得る。

[0070]例示的な設計では、フロントエンドモジュールは、複数のＬＮＡのうちの少なくとも１つに結合された少なくとも１つの受信フィルタ（たとえば、図４のフィルタ４５２ａ〜４５２ｎ）を備え得る。複数のＬＮＡのうちの少なくとも１つは、図４に示すように、インピーダンス整合回路を通ることなしに、少なくとも１つの受信フィルタに直接結合され得る。少なくとも１つの受信フィルタは、たとえば、図９に示すように、少なくとも１つのデュプレクサの一部であり得る。フロントエンドモジュールは、少なくとも１つの受信フィルタに結合されたスイッチプレクサ（たとえば、図４のスイッチプレクサ４４０）をさらに備え得る。フロントエンドモジュールはまた、他の回路構成要素を備え得る。

[0071]例示的な設計では、複数のＬＮＡの各々は、たとえば、図５に示すように、第１のトランジスタと第２のトランジスタとを備え得る。第１のトランジスタ（たとえば、図５のＮＭＯＳトランジスタ５７０ａ）は、入力ＲＦ信号を受信するゲートを有し得る。第２のトランジスタ（たとえば、図５のＮＭＯＳトランジスタ５８０ａ）は、加算ノード（たとえば、図５のノードＡ）に結合されたドレインと、第１のトランジスタのドレインに結合されたソースとを有し得る。

[0072]別の例示的な設計では、複数のＬＮＡの各々は、入力ＲＦ信号を受信するゲートと、加算ノード（たとえば、図６のノードＢまたは図７のノードＤ）に結合されたドレインとを有する第１のトランジスタ（たとえば、図６のＮＭＯＳトランジスタ６７０ａまたは図７のＮＭＯＳトランジスタ７６０ａ）を備え得る。例示的な設計では、複数のＬＮＡは、加算ノードに結合されたソースと、増幅ＲＦ信号を与えるドレインとを有する第２のトランジスタ（たとえば、図６のＮＭＯＳトランジスタ６８０）をさらに備え得る。別の例示的な設計では、加算ノードは、たとえば、図７に示すように、現在のインターフェースを介して受信回路に結合され得る。受信回路は、共通ゲート段と増幅器とを備え得る。共通ゲート段（たとえば、図７の共通ゲート段７８０）は、複数のＬＮＡにバイアス電流を与え得る。増幅器（たとえば、図７の増幅器７９０）は、共通ゲート段に結合され得、その共通ゲート段を介してバイパス可能であり得る。

[0073]１つの例示的な設計では、各ＬＮＡは、たとえば、図５および図６に示すように、シングルエンド入力ＲＦ信号を受信し、シングルエンド増幅ＲＦ信号を与えるシングルエンドＬＮＡであり得る。別の例示的な設計では、各ＬＮＡは、たとえば、図８に示すように、差動入力ＲＦ信号を受信し、差動増幅ＲＦ信号を与える差動ＬＮＡであり得る。

[0074]例示的な設計では、複数のＬＮＡは、複数のＬＮＡによって共有される負荷インダクタ（たとえば、図５のインダクタ５９０）を備え得る。複数のＬＮＡは、負荷インダクタと並列に結合された調整可能キャパシタをさらに備え得る。複数のＬＮＡは、異なるトランジスタサイズ、異なるトランジスタバイアス、異なるＬＮＡ回路設計、何らかの他の異なる特性、またはそれらの組合せに関連付けられ得る。

[0075]例示的な設計では、複数のＬＮＡ（たとえば、図９のＬＮＡ９６０ａａ〜９６０ａｌ）はローバンドのためのものであり得る。フロントエンドモジュールは、ハイバンドのための、合成された出力を有する第２の複数のＬＮＡ（たとえば、図９のＬＮＡ９６０ｂａ〜９６０ｂｈ）をさらに備え得る。ＩＣは、第２の相互接続を介して第２の複数のＬＮＡに結合された第２の受信回路（たとえば、受信回路９６２ｂ）をさらに備え得る。

[0076]例示的な設計では、フロントエンドモジュールは、少なくとも１つの電力増幅器（たとえば、図９のＰＡ９７４ａおよび／または９７４ｂ）をさらに備え得る。ＩＣは、少なくとも１つの電力増幅器に結合された送信回路（たとえば、図９の送信回路９７２ａおよび／または９７２ｂ）をさらに備え得る。フロントエンドモジュールは、たとえば、図９に示すように、複数の周波数帯域のための複数の送信フィルタまたは複数のデュプレクサをさらに備え得る。少なくとも１つの電力増幅器は、たとえば、図９に示すように、複数の周波数帯域をサポートし、複数のスイッチを介して複数の送信フィルタまたは複数のデュプレクサに結合された電力増幅器を含み得る。

[0077]図１０に、信号増幅を実行するためのプロセス１０００の例示的な設計を示す。少なくとも１つのフィルタのうちの１つを用いて受信ＲＦ信号をフィルタ処理して、入力ＲＦ信号を取得する（ブロック１０１２）。少なくとも１つのフィルタは、複数のＬＮＡのうちの少なくとも１つに結合され得る。合成された出力を有し、フロントエンドモジュール上に備わる複数のＬＮＡの中から選択されたＬＮＡを用いて入力ＲＦ信号を増幅する（ブロック１０１４）。ＩＣ上に備わる受信回路によって、複数のＬＮＡを受信回路に結合する単一の相互接続を介して、選択されたＬＮＡから増幅ＲＦ信号を受信する（ブロック１０１６）。受信回路は、増幅ＲＦ信号を処理し、アナログ入力信号を与え得る。

[0078]ＩＣ上に備わる送信回路によってアナログ出力信号を調整（たとえば、増幅、フィルタ処理、アップコンバートなど）して、出力ＲＦ信号を取得する（ブロック１０１８）。フロントエンドモジュール上に備わる少なくとも１つの電力増幅器の中から選択された電力増幅器を用いて出力ＲＦ信号を増幅する（ブロック１０２０）。

[0079]本明細書で説明する合成出力をもつ複数のＬＮＡは、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路板（ＰＣＢ）、電子デバイスなどの上に実装され得る。合成出力をもつ複数のＬＮＡは、相補型金属酸化物半導体（ＣＭＯＳ：complementary metal oxide semiconductor）、ＮＭＯＳ、ＰＭＯＳ、バイポーラ接合トランジスタ（ＢＪＴ：bipolar junction transistor）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ：bipolar-CMOS）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：heterojunction bipolar transistor）、高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）、シリコンオンインシュレータ（ＳＯＩ：silicon-on-insulator）など、様々なＩＣプロセス技術を用いて作製され得る。

[0080]本明細書で説明する合成出力をもつ複数のＬＮＡを実装する装置は、スタンドアロンデバイスであり得るか、またはより大きいデバイスの一部であり得る。デバイスは、（ｉ）スタンドアロンＩＣ、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含み得る１つまたは複数のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）などのＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）などのＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれ得るモジュール、（ｖｉ）受信機、セルラーフォン、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、（ｖｉｉ）その他であり得る。

[0081]１つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの組合せで実装され得る。ソフトウェアで実装した場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体とコンピュータ通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびブルーレイ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含めるべきである。

[0082]本開示についての以上の説明は、いかなる当業者も本開示を作成または使用することができるように与えたものである。本開示への様々な修正は当業者には容易に明らかとなり、本明細書で定義した一般原理は、本開示の範囲から逸脱することなく他の変形形態に適用され得る。したがって、本開示は、本明細書で説明した例および設計に限定されるものではなく、本明細書で開示した原理および新規の特徴に合致する最も広い範囲を与えられるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
合成された出力を有する複数の低雑音増幅器（ＬＮＡ）を備えるフロントエンドモジュールと、
単一の相互接続を介して前記複数のＬＮＡに結合された受信回路を備える集積回路（ＩＣ）と
を備える、装置。
［Ｃ２］
前記フロントエンドモジュールが少なくとも１つの電力増幅器をさらに備え、前記ＩＣが、前記少なくとも１つの電力増幅器に結合された送信回路をさらに備える、Ｃ１に記載の装置。
［Ｃ３］
前記フロントエンドモジュールが、複数の周波数帯域のための複数の送信フィルタまたは複数のデュプレクサをさらに備え、前記少なくとも１つの電力増幅器が、前記複数の周波数帯域をサポートし、前記複数の送信フィルタまたは前記複数のデュプレクサに結合された電力増幅器を備える、Ｃ２に記載の装置。
［Ｃ４］
前記複数のＬＮＡのサブセットが所与の瞬間において有効化され、前記複数のＬＮＡの残りのＬＮＡが無効化される、Ｃ１に記載の装置。
［Ｃ５］
前記フロントエンドモジュールが、
前記複数のＬＮＡのうちの少なくとも１つに結合された少なくとも１つの受信フィルタ
を備える、Ｃ１に記載の装置。
［Ｃ６］
前記複数のＬＮＡの各々が、
入力無線周波（ＲＦ）信号を受信するゲートを有する第１のトランジスタと、
加算ノードに結合されたドレインと前記第１のトランジスタのドレインに結合されたソースとを有する第２のトランジスタと
を備える、Ｃ１に記載の装置。
［Ｃ７］
前記複数のＬＮＡの各々が、
入力無線周波（ＲＦ）信号を受信するゲートと、加算ノードに結合されたドレインとを有する第１のトランジスタ
を備える、Ｃ１に記載の装置。
［Ｃ８］
前記複数のＬＮＡが、
前記加算ノードに結合されたソースと、増幅ＲＦ信号を与えるドレインとを有する第２のトランジスタ
を備える、Ｃ７に記載の装置。
［Ｃ９］
前記受信回路が、
前記複数のＬＮＡにバイアス電流を与えるように構成された共通ゲート段と、
前記共通ゲート段に結合された増幅器と
を備える、Ｃ７に記載の装置。
［Ｃ１０］
前記複数のＬＮＡの各々が、
シングルエンド入力無線周波（ＲＦ）信号を受信し、シングルエンド増幅ＲＦ信号を与えるシングルエンドＬＮＡ
を備える、Ｃ１に記載の装置。
［Ｃ１１］
前記複数のＬＮＡの各々が、
差動入力無線周波（ＲＦ）信号を受信し、差動増幅ＲＦ信号を与える差動ＬＮＡ
を備える、Ｃ１に記載の装置。
［Ｃ１２］
前記複数のＬＮＡが、
前記複数のＬＮＡによって共有される負荷インダクタ
を備える、Ｃ１に記載の装置。
［Ｃ１３］
前記複数のＬＮＡが、
前記負荷インダクタと並列に結合された調整可能キャパシタ
をさらに備える、Ｃ１２に記載の装置。
［Ｃ１４］
前記複数のＬＮＡが、異なるトランジスタサイズ、異なるトランジスタバイアス、または異なるＬＮＡ回路設計のうちの少なくとも１つに関連付けられる、Ｃ１に記載の装置。
［Ｃ１５］
前記複数のＬＮＡがローバンドのためのものであり、前記フロントエンドモジュールが、ハイバンドのための第２の複数のＬＮＡをさらに備え、合成された出力を有し、前記ＩＣが、第２の相互接続を介して前記第２の複数のＬＮＡに結合された第２の受信回路をさらに備える、Ｃ１に記載の装置。
［Ｃ１６］
合成された出力を有し、フロントエンドモジュール上に備わる複数の低雑音増幅器（ＬＮＡ）の中から選択されたＬＮＡを用いて入力無線周波（ＲＦ）信号を増幅することと、
集積回路（ＩＣ）上に備わる受信回路において、前記複数のＬＮＡを前記受信回路に結合する単一の相互接続を介して前記選択されたＬＮＡから増幅ＲＦ信号を受信することと
を備える、方法。
［Ｃ１７］
前記入力ＲＦ信号を取得するために少なくとも１つのフィルタのうちの１つを用いて受信ＲＦ信号をフィルタ処理することをさらに備え、前記少なくとも１つのフィルタが、前記複数のＬＮＡのうちの少なくとも１つに結合された、Ｃ１６に記載の方法。
［Ｃ１８］
前記ＩＣ上に備わる送信回路を用いて、出力ＲＦ信号を取得するためにアナログ出力信号を調整することと、
前記フロントエンドモジュール上に備わる少なくとも１つの電力増幅器の中から選択された電力増幅器を用いて前記出力ＲＦ信号を増幅することと
をさらに備える、Ｃ１６に記載の方法。
［Ｃ１９］
合成された出力を有し、第１のモジュール上に備わる増幅するための複数の手段であって、増幅するための前記複数の手段のうちの１つが、入力無線周波（ＲＦ）信号を増幅し、増幅ＲＦ信号を与えるように選択される、増幅するための複数の手段と、
前記増幅ＲＦ信号を処理するための手段であって、処理するための前記手段が、第２のモジュール上に備わり、単一の相互接続を介して、増幅するための前記複数の手段に結合された、処理するための手段と
を備える、装置。
［Ｃ２０］
前記入力ＲＦ信号を取得するために受信ＲＦ信号をフィルタ処理するための手段であって、フィルタ処理するための前記手段が、増幅するための前記複数の手段のうちの前記選択された１つに結合された、フィルタ処理するための手段を
をさらに備える、Ｃ１９に記載の装置。

Claims (19)

1. 複数の低雑音増幅器（ＬＮＡ）を備え、前記複数のＬＮＡの出力が合成されてポートより出力されるフロントエンドモジュールと、
   単一の相互接続を介して前記ポートに結合された受信回路を備える集積回路（ＩＣ）とを備え、
   前記複数のＬＮＡの各々が、
   入力無線周波（ＲＦ）信号を受信するゲートと、加算ノードに結合されたドレインとを有する第１のトランジスタを備え、
   前記受信回路が、
   前記複数のＬＮＡにバイアス電流を与えるように構成された共通ゲート段を備える、装置。
2. 前記フロントエンドモジュールが少なくとも１つの電力増幅器をさらに備え、前記ＩＣが、前記少なくとも１つの電力増幅器に結合された送信回路をさらに備える、請求項１に記載の装置。
3. 前記フロントエンドモジュールが、複数の周波数帯域のための複数の送信フィルタまたは複数のデュプレクサをさらに備え、前記少なくとも１つの電力増幅器が、前記複数の周波数帯域をサポートし、前記複数の送信フィルタまたは前記複数のデュプレクサに結合された電力増幅器を備える、請求項２に記載の装置。
4. 前記複数のＬＮＡのサブセットが所与の瞬間において有効化され、前記複数のＬＮＡの残りのＬＮＡが無効化される、請求項１に記載の装置。
5. 前記フロントエンドモジュールが、
   前記複数のＬＮＡのうちの少なくとも１つに結合された少なくとも１つの受信フィルタを備える、請求項１に記載の装置。
6. 前記複数のＬＮＡの各々が、
   入力無線周波（ＲＦ）信号を受信するゲートを有する第１のトランジスタと、
   加算ノードに結合されたドレインと前記第１のトランジスタのドレインに結合されたソースとを有する第２のトランジスタとを備える、請求項１に記載の装置。
7. 前記複数のＬＮＡが、
   前記加算ノードに結合されたソースと、増幅ＲＦ信号を与えるドレインとを有する第２のトランジスタを備える、請求項１に記載の装置。
8. 前記受信回路が、
   前記共通ゲート段に結合された増幅器をさらに備える、請求項１に記載の装置。
9. 前記複数のＬＮＡの各々が、
   シングルエンド入力無線周波（ＲＦ）信号を受信し、シングルエンド増幅ＲＦ信号を与えるシングルエンドＬＮＡを備える、請求項１に記載の装置。
10. 前記複数のＬＮＡの各々が、
    差動入力無線周波（ＲＦ）信号を受信し、差動増幅ＲＦ信号を与える差動ＬＮＡを備える、請求項１に記載の装置。
11. 前記複数のＬＮＡが、
    前記複数のＬＮＡによって共有される負荷インダクタを備える、請求項１に記載の装置。
12. 前記複数のＬＮＡが、
    前記負荷インダクタと並列に結合された調整可能キャパシタをさらに備える、請求項１１に記載の装置。
13. 前記複数のＬＮＡが、異なるトランジスタサイズ、異なるトランジスタバイアス、または異なるＬＮＡ回路設計のうちの少なくとも１つに関連付けられる、請求項１に記載の装置。
14. 前記複数のＬＮＡがローバンドのためのものであり、前記フロントエンドモジュールが、ハイバンドのための第２の複数のＬＮＡをさらに備え、合成された出力を有し、前記ＩＣが、第２の相互接続を介して前記第２の複数のＬＮＡに結合された第２の受信回路をさらに備える、請求項１に記載の装置。
15. フロントエンドモジュール上に備わる複数の低雑音増幅器（ＬＮＡ）の出力が合成されて出力されるポートを有し、前記複数のＬＮＡの中から選択されたＬＮＡを用いて入力無線周波（ＲＦ）信号を増幅することと、
    集積回路（ＩＣ）上に備わり、単一の相互接続を介して前記ポートに結合された受信回路が、前記選択されたＬＮＡから増幅ＲＦ信号を受信することと、を備え、
    前記複数のＬＮＡの各々が、
    入力ＲＦ信号を受信するゲートと、加算ノードに結合されたドレインとを有する第１のトランジスタを備え、
    前記受信回路が、
    前記複数のＬＮＡにバイアス電流を与えるように構成された共通ゲート段を備える方法。
16. 前記入力ＲＦ信号を取得するために少なくとも１つのフィルタのうちの１つを用いて受信ＲＦ信号をフィルタ処理することをさらに備え、前記少なくとも１つのフィルタが、前記複数のＬＮＡのうちの少なくとも１つに結合された、請求項１５に記載の方法。
17. 前記ＩＣ上に備わる送信回路を用いて、出力ＲＦ信号を取得するためにアナログ出力信号を調整することと、
    前記フロントエンドモジュール上に備わる少なくとも１つの電力増幅器の中から選択された電力増幅器を用いて前記出力ＲＦ信号を増幅することとをさらに備える、請求項１５に記載の方法。
18. 第１のモジュール上に備わる増幅するための複数の手段であって、増幅するための前記複数の手段のうちの１つが、入力無線周波（ＲＦ）信号を増幅し、増幅ＲＦ信号を与えるように選択される、増幅するための複数の手段と、なお、前記第１のモジュールは、増幅するための前記複数の手段の出力が合成されて出力されるポートを備え、
    前記増幅ＲＦ信号を処理するための手段であって、処理するための前記手段が、第２のモジュール上に備わり、単一の相互接続を介して前記ポートに結合され、前記増幅ＲＦ信号を供給される、処理するための手段と、を備え、
    増幅するための前記複数の手段の各々が、
    前記ＲＦ信号を受信するゲートと、加算ノードに結合されたドレインとを有する第１のトランジスタを備え、
    前記処理するための手段が、
    増幅するための前記複数の手段にバイアス電流を与えるように構成された共通ゲート段を備える、装置。
19. 前記入力ＲＦ信号を取得するために受信ＲＦ信号をフィルタ処理するための手段であって、フィルタ処理するための前記手段が、増幅するための前記複数の手段のうちの前記選択された１つに結合された、フィルタ処理するための手段
    をさらに備える、請求項１８に記載の装置。

Images