JP2000216696A - 信号切換回路 - Google Patents

信号切換回路

Info

Publication number
JP2000216696A
JP2000216696A JP11016227A JP1622799A JP2000216696A JP 2000216696 A JP2000216696 A JP 2000216696A JP 11016227 A JP11016227 A JP 11016227A JP 1622799 A JP1622799 A JP 1622799A JP 2000216696 A JP2000216696 A JP 2000216696A
Authority
JP
Japan
Prior art keywords
signal
circuit
amplifier circuit
input
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11016227A
Other languages
English (en)
Inventor
Junichi Noro
順一 野呂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP11016227A priority Critical patent/JP2000216696A/ja
Publication of JP2000216696A publication Critical patent/JP2000216696A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

(57)【要約】 【課題】 増幅回路をオフ状態としたときに入力を開放
する必要がある信号切換回路に関し、増幅回路を動作さ
せ、信号を増幅して、出力するときには、入力インピー
ダンスを増幅回路にインピーダンスマッチングさせ、増
幅回路を停止させ、信号を切断するときには、確実に開
放状態にできる信号切換回路を提供することを目的とす
る。 【解決手段】 第1のアンテナ2で受信された第1の受
信信号S1は第1の入力パターン4を介して第1の増幅
回路6に供給され、第2のアンテナ3で受信された第2
の受信信号S2は第2の入力パターン5を介して第2の
増幅回路7に供給され、このとき、第1及び第2の入力
パターン4、5は第1及び第2の増幅回路6、7の入力
端子に接続され、第1及び第2の増幅回路6、7がオフ
時に第1及び第2の増幅回路6、7とともに第1及び第
2の受信信号S1、S2の1/4波長の伝送線路を短絡
した特性となるように形成してなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は信号切換回路に係
り、特に、増幅回路をオフ状態としたときに入力を開放
状態にする信号切換回路に関する。
【0002】
【従来の技術】2偏波共用アンテナにおいては、アンテ
ナブースタ部、通常はLNA(Low Noise Amplifier )
の入力経路をスイッチなどを切り替えることにより切り
替えて、受信すべき偏波を切り替えていた。このとき、
ブースタ部の信号入力は、片方の偏波を増幅、出力して
いるときには、他方の偏波の受信信号は、入力端を50
Ωで終端するか、開放、すなわち、ハイインピーダンス
状態にし、非駆動経路からの信号流入及びアンテナへの
影響を防止している。
【0003】このとき、非駆動経路を開放状態にするに
は、ダイオード、SPDT(SinglePole Double Thro
w)スイッチICなどが用いられていた。図3は従来の
ダイオードを用いた信号切換回路の一例のブロック構成
図を示す。第1のアンテナ100は、第1の偏波を受信
する。第1のアンテナ100で受信された第1の偏波
は、第1の受信信号S11として第1のダイオードスイッ
チ101を介して第1の増幅回路102に供給される。
第1の増幅回路102は、第1の受信信号を増幅して第
1の出力端子Tout1から出力する。
【0004】第2のアンテナ110は、第2の偏波を受
信する。第2のアンテナ110で受信された第2の偏波
は、第2の受信信号S12として第1のダイオードスイッ
チ101を介して第2の増幅回路112に供給される。
第2の増幅回路112は、第2の受信信号を増幅して第
2の出力端子Tout2から出力する。第1のダイオードス
イッチ101及び第2のダイオードスイッチ111に印
加するバイアスを制御することにより、第1の受信信号
S11及び第2の受信信号S12を選択的に出力する。第1
のダイオードスイッチ101をオンし、第2のダイオー
ドスイッチ111をオフさせることにより、第1の受信
信号S11が第1の増幅回路102に供給され、第1の出
力端子Tout1から出力される。また、第1のダイオード
スイッチ101をオフし、第2のダイオードスイッチ1
11をオンさせることにより、第2の受信信号S12が第
2の増幅回路112に供給され、第2の出力端子Tout2
から出力される。
【0005】また、第1及び第2の増幅回路102、1
12を一つにして、第1及び第2の受信信号S11、S12
で共用するようにした信号切換回路もある。図4は従来
のダイオードを用いた信号切換回路の他の一例のブロッ
ク構成図を示す。なお、図3と同一構成部分には同一符
号を付し、その説明は省略する。図4に示す信号切換回
路は第1のダイオードスイッチ101のカソードと、第
2のダイオードスイッチ111のカソードとをともに、
増幅回路120の入力に接続する。
【0006】図3と同様に、第1のダイオードスイッチ
101及び第2のダイオードスイッチ111に印加する
バイアスを制御することにより、第1の受信信号S11及
び第2の受信信号S12を選択的に出力する。第1のダイ
オードスイッチ101をオンし、第2のダイオードスイ
ッチ111をオフさせることにより、第2の受信信号S
12は切断され、第1の受信信号S11が増幅回路120に
供給される。増幅回路120は、第1の受信信号S11を
増幅して、出力端子Tout0に出力する。
【0007】また、第1のダイオードスイッチ101を
オフし、第2のダイオードスイッチ111をオンさせる
ことにより、第1の受信信号S11はオフされ、第2の受
信信号S12が増幅回路120に供給される。増幅回路1
20は、第2の受信信号S12を増幅して、出力端子Tou
t0に出力する。以上により第1のアンテナ100で受信
された第1の受信信号S11と第2のアンテナ110で受
信された第2の受信信号S12とを出力端子Tout0から選
択的に出力させることができる。
【0008】次に、スイッチを用いた信号切換回路につ
いて説明する。図5は従来のスイッチを用いた信号切換
回路の一例のブロック構成図を示す。図4と同一構成部
分には同一符号を付し、その説明は省略する。図5に示
す信号切換回路は、図4に示す第1及び第2のダイオー
ドスイッチ101、111に替えて、第1及び第2のス
イッチ130及び131を設ける。
【0009】第1及び第2のスイッチ130、131を
操作し、第1のスイッチ130をオンし、第2のスイッ
チ131をオフさせることにより、第1の受信信号S11
が第1の増幅回路102に供給され、第1の増幅回路1
02で増幅されて、第1の出力端子Tout1から出力され
る。また、第1のスイッチ130をオフし、第2のスイ
ッチ131をオンさせることにより、第2の受信信号S
12が第2の増幅回路112に供給され、第2の増幅回路
112で増幅されて、第2の出力端子Tout2から出力さ
れる。
【0010】また、SDPTスイッチを用いることによ
り、第1及び第2の増幅回路102、112を一つにし
て、第1及び第2の受信信号S11、S12で共用するよう
にした信号切換回路も構成できる。図6は従来のスイッ
チを用いた信号切換回路の他の一例のブロック構成図を
示す。
【0011】図6に示す信号切換回路では、第1のアン
テナ100で受信した第1の受信信号S11は、SPDT
スイッチ140の第1の入力端子T1 に接続され、第2
のアンテナ110で受信した第2の受信信号S12は、S
PDTスイッチ140の第2の入力端子T2 に接続され
る。SPDTスイッチ140は、外部から供給される制
御信号に応じて出力端子T3 を第1の入力端子T1 又は
第2の入力端子T2 に接続する。SPDTスイッチ14
0の出力端子T3 は、増幅回路150に接続される。増
幅回路150は、第1の入力端子T1 又は第2の入力端
子T2 に供給される第1又は第2の受信信号S11、S12
が供給され、第1又は第2の受信信号S11、S12を増幅
して、出力端子Tout0から出力する。
【0012】
【発明が解決しようとする課題】しかるに、図3、図5
に示す信号切換回路では、第1の受信信号と第2の受信
信号とを別々に受ける必要があり、後段の回路構成が複
雑になる等の問題点があった。また、図3乃至図5に示
す信号切換回路では、第1及び第2のアンテナ100、
110と増幅回路120との間に第1及び第2のダイオ
ードスイッチ101、111、あるは、第1及び第2の
スイッチ130、131を挿入する必要があるので、第
1及び第2のアンテナ100、110で受信された第1
及び第2の受信信号S11、S12が減衰されて、第1及び
第2の増幅回路102、112あるいは増幅回路120
に供給されてしまい、受信信号が劣化する等の問題点が
あった。
【0013】同様に、図6に示す信号切換回路では、第
1及び第2のアンテナ100、110と増幅回路120
との間にSDPTスイッチ140を挿入する必要がある
ので、第1及び第2のアンテナ100、110で受信さ
れた第1及び第2の受信信号S11、S12が減衰されて増
幅回路150に供給されてしまう等の問題点があった。
【0014】さらに、図3乃至図6に示す信号切換回路
では、第1及び第2のダイオードスイッチ101、11
1、第1及び第2のスイッチ130、131、SDPT
スイッチ140は、ICから構成されるので、専用の部
品が必要となるなどの問題点があった。本発明の上記の
点に鑑みてなされたもので、増幅回路を動作させ、信号
を増幅して、出力するときには、入力インピーダンスを
増幅回路にインピーダンスマッチングさせ、増幅回路を
停止させ、信号を切断するときには、確実に開放状態に
できる信号切換回路を提供することを目的とする。
【0015】
【課題を解決するための手段】本発明は、入力信号を増
幅して出力する増幅回路を有し、該増幅回路の動作をオ
ン・オフすることにより該入力信号の出力を制御する信
号切換回路において、前記増幅回路の前記入力信号の入
力部分に形成され、前記増幅回路がオフ動作のときに、
前記入力信号の入力側から前記増幅回路側を見たときの
インピーダンスが開放した場合と等価になるように形成
された入力パターンを有することを特徴とする。
【0016】本発明のよれば、増幅回路をオフすること
により、オフされた増幅回路の入力側が開放状態と等価
になるので、ダイオードやスイッチなどを設けることな
く、入力信号を遮断でき、また、増幅回路をオンしたと
きには、通常の伝送線路として機能するので、信号の損
失なく、増幅回路の信号を供給できる。また、本発明
は、前記入力パターンは、動作がオフ状態の前記増幅回
路と組み合わされて、前記入力信号の1/4波長の伝送
線路を短絡した回路と等価になるように形成されたこと
を特徴とする。
【0017】本発明によれば、1/4波長の伝送線路を
短絡した状態は、原理的に開放状態と等価であるので、
入力パターンを動作がオフ状態の増幅回路と組み合わせ
たときに、入力信号の1/4波長の伝送線路を短絡した
回路と等価になるように形成することにより、増幅回路
をオフしたときに、1/4波長の伝送線路を短絡した状
態にでき、原理的に開放状態と等価にできるので、増幅
回路のオフ時に入力信号を遮断できる。
【0018】
【発明の実施の形態】図1は本発明の一実施例のブロッ
ク構成図を示す。本実施例の信号切換回路1は、左偏波
受信用の第1のアンテナ2により受信された第1の受信
信号S1と右偏波受信用の第2のアンテナ3により受信
された第2の受信信号S2とを増幅し、選択的に出力す
る回路であり、第1の入力パターン4、第2の入力パタ
ーン5、第1の増幅回路6、第2の増幅回路7、制御回
路8から構成される。
【0019】第1のアンテナ2は、左偏波を受信して第
1の受信信号S1を生成する。第2のアンテナ3は、右
偏波を受信して第2の受信信号S2を生成する。第1の
アンテナ2で受信された第1の受信信号S1は、第1の
入力パターン4を介して第1の増幅回路6に供給され
る。第1の入力パターン4は、第1の増幅回路6の入力
端子に接続され、第1の増幅回路6がオフ時に第1の増
幅回路6とともに第1の受信信号S1の1/4波長の伝
送線路を短絡した特性となるように形成される。
【0020】なお、第1及び第2のアンテナ2、3は、
例えば、一体型で2出力型である。第2のアンテナ3で
受信された第2の受信信号S2は、第2の入力パターン
5を介して第2の増幅回路7に供給される。第2の入力
パターン5は、第2の増幅回路7の入力端子に接続さ
れ、第2の増幅回路7がオフ時に第2の増幅回路7とと
もに第2の受信信号S2の1/4波長の伝送線路を短絡
した特性となるように形成される。
【0021】第1の増幅回路6は、第1のアンテナ2か
ら第1の入力パターン4を介して供給された第1の受信
信号S1を増幅して出力端子Tout に供給する。第2の
増幅回路7は、第2のアンテナ3から第2の入力パター
ン5を介して供給された第2の受信信号S2を増幅して
出力端子Tout に供給する。第1の受信信号S1と第2
の受信信号S2との切り換えは、第1の増幅回路6及び
第2の増幅回路7の動作を制御することにより行う。第
1の増幅回路6及び第2の増幅回路7は制御回路8に接
続されており、制御回路8により動作が制御される。制
御回路8は、出力端子Tout に接続され、出力端子Tou
t から出力される出力信号のレベルに応じて第1の増幅
回路6と第2の増幅回路7の動作を制御する。
【0022】制御回路8は、まず、第1の増幅回路6を
駆動状態とし、第2の増幅回路7を非駆動状態として、
第1の増幅回路6により増幅され、出力端子Tout から
出力される第1の受信信号S1の信号レベルを検出す
る。次に、制御回路8は、第2の増幅回路7を駆動状態
とし、第1の増幅回路6を非駆動状態として、第1の増
幅回路6により増幅され、出力端子Tout から出力され
る第1の受信信号S1の信号レベルを検出する。
【0023】制御回路8は、出力端子Tout から検出し
た第1の受信信号S1及び第2の受信信号S2のうちレ
ベルの大きい信号が出力端子Tout から出力されるよう
に、第1の増幅回路6及び第2の増幅回路7の動作を制
御する。制御回路8は、例えば、出力端子Tout から検
出される第1の受信信号S1が第2の受信信号S2より
大きいときには、第1の増幅回路6を駆動状態とし、第
2の増幅回路7を非駆動状態とする。
【0024】制御回路8は、例えば、出力端子Tout か
ら検出される第2の受信信号S2が第1の受信信号S1
より大きいときには、第2の増幅回路7を駆動状態と
し、第1の増幅回路6を非駆動状態とする。第1の入力
パターン4と第1の増幅回路6とは第1の増幅回路6が
制御回路8により非駆動状態のときに、先端を短絡した
1/4波長の伝送線路と等価になるようにインピーダン
ス特性が設定されている。また、第2の入力パターン5
と第2の増幅回路7も第1の入力パターン4と第1の増
幅回路6と同様に、第2の増幅回路7が制御回路8によ
り非駆動状態のときに、先端を短絡した1/4波長の伝
送線路と等価になるようにインピーダンス特性が設定さ
れている。
【0025】図2は本発明の一実施例の入力パターンと
増幅回路との等価回路図を示す。図2(A)は第1又は
第2の増幅回路6、7を非駆動状態としたときの第1又
は第2の入力パターン4、5と第1又は第2の増幅回路
6、7との接続状態、図2(B)は第1又は第2の増幅
回路6、7を非駆動状態としたときの第1又は第2の入
力パターン4、5と第1又は第2の増幅回路6、7との
等価回路を示す。
【0026】制御回路8により、第1又は第2の増幅回
路6、7を非駆動状態にすると、例えば、第1又は第2
の増幅回路6、7の出力は、図2(A)に示すように5
0Ωの抵抗R0 を介して接地された回路となる。このと
き、第1又は第2の入力パターン4、5と第1又は第2
の増幅回路6、7は、第1又は第2の増幅回路6、7が
制御回路8により非駆動状態となったときには、図2
(B)に示すように1/4波長の伝送線路を接地に短絡
した回路と等価になるようにインピーダンス特性が設定
されている。図2(B)に示すように接地に短絡された
1/4波長の伝送線路は、一般に原理的に開放と等価と
されている。
【0027】よって、制御回路8により第1又は第2の
増幅回路6、7を非駆動とすることにより、第1又は第
2のアンテナ2、3で受信された第1又は第2の受信信
号S1、S2は、第1又は第2の入力パターン4、5を
第1又は第2の増幅回路6、7が開放状態となるため、
出力端子Tout 側に供給されることがなくなる。また、
第1又は第2の入力パターン4、5は、第1又は第2の
増幅回路6、7が駆動状態のときには、単なるパターン
であるので、第1又は第2のアンテナで受信された第1
又は第2の受信信号はS1、S2は、ほとんど損失なく
第1又は第2の増幅回路6、7に供給される。
【0028】以上本実施例によれば、パターンを設ける
だけであるので、ダイオードやスイッチなどの電子部品
が不要であり、簡単な構成で実現できるため、安価に、
かつ、省スペースに実現できる。また、第1及び第2の
アンテナ2、3で受信された第1及び第2の受信信号S
1、S2は、第1又は第2の増幅回路6、7を駆動した
状態では単なるパターンである第1及び第2の入力パタ
ーン4、5を介して第1及び第2の増幅回路6、7に供
給されるので、ほとんど損失なく、第1及び第2の増幅
回路6、7に供給できる。よって、信号感度の劣化が少
ない。
【0029】なお、本実施例では第1及び第2のアンテ
ナにより受信された第1及び2の受信信号の切り換えに
適用した例について説明したが、これに限られることは
なく、アンテナからの出力である必要はない。また、2
つの信号を選択的に出力するだけでなく、複数の信号を
1つに限らず複数選択するような信号切り換えにも適用
できる。
【0030】
【発明の効果】上述の如く、本発明のよれば、増幅回路
をオフすることにより、オフされた増幅回路の入力側が
開放状態と等価になるので、ダイオードやスイッチなど
を設けることなく、入力信号を遮断でき、また、増幅回
路をオンしたときには、通常の伝送線路として機能する
ので、信号の損失なく、増幅回路の信号を供給できる等
の特長を有する。
【0031】また、本発明によれば、入力パターンを動
作がオフ状態の増幅回路と組み合わせたときに、入力信
号の1/4波長の伝送線路を短絡した回路と等価になる
ように形成することにより、増幅回路をオフしたとき
に、1/4波長の伝送線路を短絡した状態にでき、原理
的に開放状態と等価にできるので、増幅回路のオフ時に
入力信号を遮断できる等の特長を有する。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック構成図である。
【図2】本発明の一実施例の入力パターンと増幅回路と
の等価回路図である。
【図3】従来のダイオードを用いた信号切換回路の一例
のブロック構成図である。
【図4】従来のダイオードを用いた信号切換回路の他の
一例のブロック構成図である。
【図5】従来のスイッチを用いた信号切換回路の一例の
ブロック構成図である。
【図6】従来のスイッチを用いた信号切換回路の他の一
例のブロック構成図である。
【符号の説明】
1 信号切換回路 2 第1のアンテナ 3 第2のアンテナ 4 第1の入力パターン 5 第2の入力パターン 6 第1の増幅回路 7 第2の増幅回路 8 制御回路 Tout 出力端子 S1 第1の受信信号 S2 第2の受信信号

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 入力信号を増幅して出力する増幅回路を
    有し、該増幅回路の動作をオン・オフすることにより該
    入力信号の出力を制御する信号切換回路において、 前記増幅回路の前記入力信号の入力部分に形成され、前
    記増幅回路がオフ動作のときに、前記入力信号の入力側
    から前記増幅回路側を見たときのインピーダンスが開放
    した場合と等価になるように形成された入力パターンを
    有することを特徴とする信号切換回路。
  2. 【請求項2】 前記入力パターンは、動作がオフ状態の
    前記増幅回路と組み合わされて、前記入力信号の1/4
    波長の伝送線路を短絡した回路と等価になるように形成
    されたことを特徴とする請求項1記載の信号切換回路。
JP11016227A 1999-01-25 1999-01-25 信号切換回路 Pending JP2000216696A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11016227A JP2000216696A (ja) 1999-01-25 1999-01-25 信号切換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11016227A JP2000216696A (ja) 1999-01-25 1999-01-25 信号切換回路

Publications (1)

Publication Number Publication Date
JP2000216696A true JP2000216696A (ja) 2000-08-04

Family

ID=11910670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11016227A Pending JP2000216696A (ja) 1999-01-25 1999-01-25 信号切換回路

Country Status (1)

Country Link
JP (1) JP2000216696A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014522216A (ja) * 2011-08-16 2014-08-28 クゥアルコム・インコーポレイテッド 合成出力をもつ低雑音増幅器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014522216A (ja) * 2011-08-16 2014-08-28 クゥアルコム・インコーポレイテッド 合成出力をもつ低雑音増幅器
US12081243B2 (en) 2011-08-16 2024-09-03 Qualcomm Incorporated Low noise amplifiers with combined outputs

Similar Documents

Publication Publication Date Title
US4959873A (en) Transmission line switch
EP0700169B1 (en) Transmit-receive switch circuit for radiocommunication apparatus
US5161198A (en) Mobile radio audio system
JPH077449A (ja) アンテナ切り替えスイッチ
TWI692214B (zh) 射頻收發前端電路
WO1999059243A1 (fr) Circuit a semi-conducteur
US6600377B2 (en) Gain control amplifier
US6950634B2 (en) Transceiver circuit arrangement and method
US5669068A (en) Complimentary switched amplifier transceiver system
US20100026388A1 (en) Balanced Amplifying Device Having a Bypass Branch
JP2000216696A (ja) 信号切換回路
US5216378A (en) Switch adaptable radio frequency amplifier
EP1943728B1 (en) Bypass device for microwave amplifier unit
US6864743B2 (en) Microwave amplifier with bypass segment
JPH10303830A (ja) 無線装置の内部折り返し試験回路
EP1344313B1 (en) Microwave amplifier with bypass segment
JPH0750628A (ja) アンテナ切替式ダイバーシティ受信回路
US5646582A (en) Transmission line switch
JP3404988B2 (ja) 時分割多重化信号通信装置
JPH09162662A (ja) 可変利得回路
KR100851896B1 (ko) 마이크로스트립라인과 슬롯라인의 결합에 의한 고주파스위치 및 이를 이용한 스위치 모듈
JP4675943B2 (ja) 高周波増幅器
JPH0799457A (ja) 高周波電力切換装置
JPS61208908A (ja) 信号選択回路
JPH0520019Y2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070810

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070824

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071109