JP5892787B2 - 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび三相pwmコンバータシステム - Google Patents

電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび三相pwmコンバータシステム Download PDF

Info

Publication number
JP5892787B2
JP5892787B2 JP2011283473A JP2011283473A JP5892787B2 JP 5892787 B2 JP5892787 B2 JP 5892787B2 JP 2011283473 A JP2011283473 A JP 2011283473A JP 2011283473 A JP2011283473 A JP 2011283473A JP 5892787 B2 JP5892787 B2 JP 5892787B2
Authority
JP
Japan
Prior art keywords
signal
phase
transfer function
harmonic
harmonic compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011283473A
Other languages
English (en)
Other versions
JP2013085435A (ja
JP2013085435A5 (ja
Inventor
彰大 大堀
彰大 大堀
将之 服部
将之 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Priority to JP2011283473A priority Critical patent/JP5892787B2/ja
Priority to CN201710427083.6A priority patent/CN107171582B/zh
Priority to CN201210369406.8A priority patent/CN103036529B/zh
Priority to EP12186629.7A priority patent/EP2575252B1/en
Priority to DK18171865.1T priority patent/DK3399641T3/da
Priority to DK18171875.0T priority patent/DK3396850T3/da
Priority to DK12186629.7T priority patent/DK2575252T3/en
Priority to EP18171875.0A priority patent/EP3396850B1/en
Priority to US13/630,381 priority patent/US20130082636A1/en
Priority to EP18171865.1A priority patent/EP3399641B8/en
Priority to EP18171874.3A priority patent/EP3399642B1/en
Priority to DK18171874.3T priority patent/DK3399642T3/da
Publication of JP2013085435A publication Critical patent/JP2013085435A/ja
Publication of JP2013085435A5 publication Critical patent/JP2013085435A5/ja
Priority to US14/644,433 priority patent/US10110111B2/en
Application granted granted Critical
Publication of JP5892787B2 publication Critical patent/JP5892787B2/ja
Priority to US16/117,957 priority patent/US10491101B2/en
Priority to US16/600,726 priority patent/US10833576B2/en
Priority to US17/036,682 priority patent/US11381152B2/en
Priority to US17/804,877 priority patent/US11527948B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、電力変換回路の出力または入力を制御するための制御回路、この制御回路を用いた系統連系インバータシステムおよび三相PWMコンバータシステムに関し、特に、高調波の補償を行うものに関する。
従来、太陽電池などによって生成される直流電力を交流電力に変換して、電力系統に供給する系統連系インバータシステムが開発されている。
図18は、従来の一般的な系統連系インバータシステムを説明するためのブロック図である。
系統連系インバータシステムA100は、直流電源1が生成した電力を変換して三相電力系統Bに供給するものである。なお、以下では3つの相をU相、V相およびW相とする。
インバータ回路2は、直流電源1から入力される直流電圧をスイッチング素子(図示しない)のスイッチングにより交流電圧に変換する。フィルタ回路3は、インバータ回路2から出力される交流電圧に含まれるスイッチング周波数成分を除去する。変圧回路4は、フィルタ回路3から出力される交流電圧を三相電力系統Bの系統電圧に昇圧(または降圧)する。制御回路700は、電流センサ5および電圧センサ6などが検出した電流信号および電圧信号を入力され、これに基づいてPWM信号を生成してインバータ回路2に出力する。インバータ回路2は、制御回路700から入力されるPWM信号に基づいてスイッチング素子のスイッチングを行う。
図19は、制御回路700の内部構成を説明するためのブロック図である。
電流センサ5から入力された各相の電流信号は三相/二相変換部73に入力される。
三相/二相変換部73は、入力された3つの電流信号Iu,Iv,Iwを、α軸電流信号Iαおよびβ軸電流信号Iβに変換するものである。三相/二相変換部73は、いわゆる三相/二相変換処理(αβ変換処理)を行うものであり、電流信号Iu,Iv,Iwを互いに直交するα軸成分とβ軸成分とにそれぞれ分解して、各軸成分をまとめることでα軸電流信号Iαおよびβ軸電流信号Iβを生成する。
三相/二相変換部73で行われる変換処理は、下記(1)式に示す行列式で表される。
回転座標変換部78は、三相/二相変換部73から入力されるα軸電流信号Iαおよびβ軸電流信号Iβを、回転座標系のd軸電流信号Idおよびq軸電流信号Iqに変換するものである。回転座標系は、直交するd軸とq軸とを有し、三相電力系統Bの系統電圧の基本波と同一の角速度で同一の方向に回転する直交座標系である。回転座標系の反対概念として、回転しない座標系を静止座標系とする。回転座標変換部78は、いわゆる回転座標変換処理(dq変換処理)を行うものであり、静止座標系のα軸電流信号Iαおよびβ軸電流信号Iβを、位相検出部71が検出した系統電圧の基本波の位相θに基づいて、回転座標系のd軸電流信号Idおよびq軸電流信号Iqに変換する。
回転座標変換部78で行われる変換処理は、下記(2)式に示す行列式で表される。
LPF74aおよびLPF75aは、ローパスフィルタであり、それぞれd軸電流信号Idおよびq軸電流信号Iqの直流成分だけを通過させる。回転座標変換処理によって、α軸電流信号Iαおよびβ軸電流信号Iβの基本波成分が、それぞれd軸電流信号Idおよびq軸電流信号Iqの直流成分に変換されている。PI制御部74bおよびPI制御部75bは、それぞれd軸電流信号Idおよびq軸電流信号Iqの直流成分とその目標値との偏差に基づいてPI制御(比例積分制御)を行い、基本波補償信号Xd,Xqを出力するものである。目標値として直流成分を用いることができるので、PI制御部74bおよびPI制御部75bは、精度のよい制御を行うことができる。
静止座標変換部79は、PI制御部74bおよびPI制御部75bからそれぞれ入力される基本波補償信号Xd,Xqを、静止座標系の2つの基本波補償信号Xα,Xβに変換するものであり、回転座標変換部78とは逆の変換処理を行うものである。静止座標変換部79は、いわゆる静止座標変換処理(逆dq変換処理)を行うものであり、回転座標系の基本波補償信号Xd,Xqを、位相θに基づいて、静止座標系の基本波補償信号Xα,Xβに変換する。
静止座標変換部79で行われる変換処理は、下記(3)式に示す行列式で表される。
二相/三相変換部76は、静止座標変換部79から出力される基本波補償信号Xα,Xβに、後述する高調波補償コントローラ800から出力される高調波補償信号Yα,Yβを加算した補正値信号X’α,X’βを、3つの補正値信号Xu,Xv,Xwに変換するものである。二相/三相変換部76は、いわゆる二相/三相変換処理(逆αβ変換処理)を行うものであり、三相/二相変換部73とは逆の変換処理を行うものである。
二相/三相変換部76で行われる変換処理は、下記(4)式に示す行列式で表される。
PWM信号生成部77は、二相/三相変換部76が出力した補正値信号Xu,Xv,Xwに基づいてPWM信号を生成して出力する。
制御回路700には、三相電力系統Bから入力される高調波およびインバータ回路2から出力される高調波を抑制する機能が備えられている。高調波補償コントローラ800は、電流センサ5から入力された各相の電流信号から高調波成分を抽出し、これを打ち消す高調波を出力するための高調波補償信号を出力する。系統連系インバータシステムA100は高調波補償信号に基づく高調波(すなわち、検出した高調波の逆位相の高調波)を出力して打ち消させることで、高調波を抑制する。
図20は、高調波補償コントローラ800の内部構成を説明するためのブロック図である。三相電力系統Bまたはインバータ回路2からの高調波は、一般的に、5次高調波、7次高調波、および11次高調波が多い。これらの高調波を抑制するために、5次高調波を抑制するための5次高調波補償部810、7次高調波を抑制するための7次高調波補償部820、および11次高調波を抑制するための11次高調波補償部830が、高調波補償コントローラ800に備えられている。5次高調波補償部810は、回転座標変換部811、LPF812,813、I制御部814,815、および静止座標変換部816を備えている。なお、7次高調波補償部820および11次高調波補償部830は5次高調波補償部810と同様の構成なので、図20における記載および説明を省略している。
回転座標変換部811は、三相/二相変換部73から入力されるα軸電流信号Iαおよびβ軸電流信号Iβを、回転座標系のd軸電流信号Id5およびq軸電流信号Iq5に変換するものである。この回転座標系は、系統電圧の基本波の角速度の5倍の角速度で逆の方向に回転する直交座標系である。回転座標変換部811は、いわゆる回転座標変換処理(dq変換処理)を行うものであり、静止座標系のα軸電流信号Iαおよびβ軸電流信号Iβを、位相検出部71が検出した系統電圧の基本波の位相θに基づいて、回転座標系のd軸電流信号Id5およびq軸電流信号Iq5に変換する。
回転座標変換部811で行われる変換処理は、下記(5)式に示す行列式で表される。
なお、7次高調波補償部820および11次高調波補償部830の回転座標変換部は、上記(5)式において、(−5θ)をそれぞれ7θ、(−11θ)とした処理を行う。
LPF812およびLPF813は、ローパスフィルタであり、それぞれd軸電流信号Id5およびq軸電流信号Iq5の直流成分だけを通過させる。回転座標変換処理によって、α軸電流信号Iαおよびβ軸電流信号Iβの5次高調波が、それぞれd軸電流信号Id5およびq軸電流信号Iq5の直流成分に変換されている。I制御部814およびI制御部815は、それぞれd軸電流信号Id5およびq軸電流信号Iq5の直流成分に基づいてI制御(積分制御)を行い、5次高調波補償信号Yd5,Yq5を出力するものである。目標値として直流成分を用いることができるので、I制御部814およびI制御部815は、精度のよい制御を行うことができる。
静止座標変換部816は、I制御部814およびI制御部815からそれぞれ入力される5次高調波補償信号Yd5,Yq5を、静止座標系の2つの5次高調波補償信号Yα5,Yβ5に変換するものであり、回転座標変換部811とは逆の変換処理を行うものである。静止座標変換部816は、いわゆる静止座標変換処理(逆dq変換処理)を行うものであり、回転座標系の5次高調波補償信号Yd5,Yq5を、位相θに基づいて、静止座標系の5次高調波補償信号Yα5,Yβ5に変換する。
静止座標変換部816で行われる変換処理は、下記(6)式に示す行列式で表される。
なお、位相θ5は、出力する高調波の位相を調整するためのものであり、あらかじめ設定されている。例えば、制御対象で位相が90度遅延する場合であれば、θ5=−90度として180度位相を遅延させることで逆位相にする。また、7次高調波補償部820および11次高調波補償部830の回転座標変換部は、上記(6)式において、(−5θ−θ5)をそれぞれ(7θ+θ7)、(−11θ−θ11)とした処理を行う。位相θ7、θ11は、出力する高調波の位相をそれぞれ調整するためのものである。
同様にして、7次高調波補償部820は7次高調波補償信号Yα7,Yβ7を生成して出力し、11次高調波補償部830は11次高調波補償信号Yα11,Yβ11を生成して出力する。5次高調波補償信号Yα5、7次高調波補償信号Yα7、11次高調波補償信号Yα11を加算した高調波補償信号Yαと、5次高調波補償信号Yβ5、7次高調波補償信号Yβ7、11次高調波補償信号Yβ11を加算した高調波補償信号Yβとが、高調波補償コントローラ800から出力され、静止座標変換部79から出力される基本波補償信号Xα,Xβにそれぞれ加算されて、補正値信号X’α,X’βとして二相/三相変換部76に入力される。
特許第4421700号公報
しかしながら、各高調波補償のための制御系を設計することに大変な労力が必要であるという問題がある。各高調波補償のための制御系を設計するために、LPF812,813のパラメータや、I制御部814,815の積分ゲインを最適に設計する必要がある。しかし、回転座標変換部811および静止座標変換部816は非線形時変処理を行うために、線形制御理論を用いて制御系を設計することができなかった。また、制御系が非線形時変処理を含むため、システム解析もできなかった。
本発明は上記した事情のもとで考え出されたものであって、回転座標変換を行ってから所定の制御を行って、生成された高調波補償信号に静止座標変換を行うのと同様の処理であり、かつ、線形性および時不変性を有する処理を行う制御回路を提供することをその目的としている。
上記課題を解決するため、本発明では、次の技術的手段を講じている。
本発明の第1の側面によって提供される制御回路は、三相交流に関する電力変換回路内の複数のスイッチング手段の駆動をPWM信号により制御する制御回路であって、前記電力変換回路の三相の出力または入力に基づく3つの信号を第1の信号と第2の信号に変換する三相二相変換手段と、前記第1の信号および前記第2の信号にそれぞれ含まれる所定の高調波成分を抑制する制御を行って、第1の高調波補償信号および第2の高調波補償信号を生成する高調波補償手段と、前記第1の高調波補償信号および第2の高調波補償信号を3つの補正値信号に変換する二相三相変換手段と、前記3つの補正値信号に基づいてPWM信号を生成するPWM信号生成手段とを備えており、前記高調波補償手段は、前記第1の信号を第1の伝達関数によって信号処理し、位相の調整処理を行うことで、前記第1の高調波補償信号を生成し、前記第2の信号を前記第1の伝達関数によって信号処理し、位相の調整処理を行うことで、前記第2の高調波補償信号を生成し、前記第1の伝達関数は、所定の制御処理を表す伝達関数をF(s)、前記三相交流の基本波の角周波数をω0、虚数単位をjとし、n次高調波を抑制する場合、
であることを特徴とする。
本発明の好ましい実施の形態においては、前記高調波補償手段は、前記第1の信号を前記第1の伝達関数によって信号処理し、前記第2の信号を第2の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第1の高調波補償信号を生成し、前記第1の信号を第3の伝達関数によって信号処理し、前記第2の信号を前記第1の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第2の高調波補償信号を生成し、前記第2の伝達関数および前記第3の伝達関数は、n次高調波(n=3k+1:k=1,2,…)を抑制する場合、それぞれ、
であり、n次高調波(n=3k+2:k=0,1,2,…)を抑制する場合、それぞれ、
である。
本発明の好ましい実施の形態においては、前記第1の信号および前記第2の信号にそれぞれ含まれる基本波成分をそれぞれの目標値に追従させる制御を行って、第1の基本波補償信号および第2の基本波補償信号を生成する制御手段と、前記第1の基本波補償信号と前記第1の高調波補償信号とを加算して第1の補正値信号を生成し、前記第2の基本波補償信号と前記第2の高調波補償信号とを加算して第2の補正値信号を生成する補正値信号生成手段とをさらに備え、前記二相三相変換手段は、前記第1の補正値信号および第2の補正値信号を前記3つの補正値信号に変換する。
本発明の第2の側面によって提供される制御回路は、三相交流に関する電力変換回路内の複数のスイッチング手段の駆動をPWM信号により制御する制御回路であって、前記電力変換回路の三相の出力または入力に基づく3つの信号である第1の信号、第2の信号、および第3の信号にそれぞれ含まれる所定の高調波成分を抑制する制御を行って、第1の高調波補償信号、第2の高調波補償信号、および第3の高調波補償信号を生成する高調波補償手段と、前記3つの高調波補償信号に基づいてPWM信号を生成するPWM信号生成手段とを備えており、前記高調波補償手段は、前記第1の信号を第1の伝達関数によって信号処理し、前記第2の信号を第2の伝達関数によって信号処理し、前記第3の信号を前記第2の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第1の高調波補償信号を生成し、前記第1の信号を前記第2の伝達関数によって信号処理し、前記第2の信号を前記第1の伝達関数によって信号処理し、前記第3の信号を前記第2の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第2の高調波補償信号を生成し、前記第1の信号を前記第2の伝達関数によって信号処理し、前記第2の信号を前記第2の伝達関数によって信号処理し、前記第3の信号を前記第1の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第3の高調波補償信号を生成し、
前記第1の伝達関数および前記第2の伝達関数は、所定の制御処理を表す伝達関数をF(s)、前記三相交流の基本波の角周波数をω0、虚数単位をjとし、n次高調波を抑制する場合、それぞれ、
であることを特徴とする。
本発明の第3の側面によって提供される制御回路は、三相交流に関する電力変換回路内の複数のスイッチング手段の駆動をPWM信号により制御する制御回路であって、前記電力変換回路の三相の出力または入力に基づく3つの信号である第1の信号、第2の信号、および第3の信号にそれぞれ含まれる所定の高調波成分を抑制する制御を行って、第1の高調波補償信号、第2の高調波補償信号、および第3の高調波補償信号を生成する高調波補償手段と、前記3つの高調波補償信号に基づいてPWM信号を生成するPWM信号生成手段とを備えており、前記高調波補償手段は、前記第1の信号を第1の伝達関数によって信号処理し、前記第2の信号を第2の伝達関数によって信号処理し、前記第3の信号を第3の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第1の高調波補償信号を生成し、前記第1の信号を前記第3の伝達関数によって信号処理し、前記第2の信号を前記第1の伝達関数によって信号処理し、前記第3の信号を前記第2の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第2の高調波補償信号を生成し、前記第1の信号を前記第2の伝達関数によって信号処理し、前記第2の信号を前記第3の伝達関数によって信号処理し、前記第3の信号を前記第1の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第3の高調波補償信号を生成し、前記第1ないし第3の伝達関数は、所定の制御処理を表す伝達関数をF(s)、前記三相交流の基本波の角周波数をω0、虚数単位をjとし、n次高調波(n=3k+1:k=1,2,…)を抑制する場合、それぞれ、
であり、
n次高調波(n=3k+2:k=0,1,2,…)を抑制する場合、それぞれ、
であることを特徴とする。
本発明の好ましい実施の形態においては、前記第1の信号、第2の信号、および第3の信号にそれぞれ含まれる基本波成分をそれぞれの目標値に追従させる制御を行って、第1の基本波補償信号、第2の基本波補償信号、および第3の基本波補償信号を生成する制御手段と、前記第1の基本波補償信号と前記第1の高調波補償信号とを加算して第1の補正値信号を生成し、前記第2の基本波補償信号と前記第2の高調波補償信号とを加算して第2の補正値信号を生成し、前記第3の基本波補償信号と前記第3の高調波補償信号とを加算して第3の補正値信号を生成する補正値信号生成手段とをさらに備え、前記PWM信号生成手段は、前記第1の補正値信号、第2の補正値信号、および第3の補正値信号に基づいてPWM信号を生成する。
本発明の好ましい実施の形態においては、前記所定の制御処理を表す伝達関数が、F(s)=KI/s(但し、KIは積分ゲイン)である。
本発明の好ましい実施の形態においては、前記所定の制御処理を表す伝達関数が、F(s)=KP+KI/s(但し、KPおよびKIは、それぞれ比例ゲインおよび積分ゲイン)である。
本発明の好ましい実施の形態においては、前記所定の制御処理を表す伝達関数が、F(s)=KP+KI/s+KD・s(但し、KP、KIおよびKDは、それぞれ比例ゲイン、積分ゲイン、微分ゲイン)である。
本発明の好ましい実施の形態においては、前記3つの信号は、各相の出力電流または入力電流を検出した信号である。
本発明の好ましい実施の形態においては、前記3つの信号は、各相の出力電圧または入力電圧を検出した信号である。
本発明の好ましい実施の形態においては、制御系の設計が、ロバスト制御設計を用いて行われている。
本発明の好ましい実施の形態においては、制御系の設計が、H∞ループ整形法を用いて行われている。
本発明の好ましい実施の形態においては、前記高調波補償手段から出力される前記第1または第2の高調波補償信号に基づいて、前記高調波成分を抑制する制御が発散傾向にあることを判定する発散判定手段と、前記発散判定手段によって発散傾向にあると判定された場合、前記第1および第2の高調波補償信号の出力を停止する停止手段とをさらに備えている。
本発明の好ましい実施の形態においては、前記高調波補償手段から出力される前記第1または第2の高調波補償信号に基づいて、前記高調波成分を抑制する制御が発散傾向にあることを判定する発散判定手段と、前記発散判定手段によって発散傾向にあると判定された場合、前記第1および第2の高調波補償信号の位相を、制御が発散しない位相に変更する位相変更手段とをさらに備えている。
本発明の好ましい実施の形態においては、前記発散判定手段は、前記第1または第2の高調波補償信号が所定の閾値を超えたことで、発散傾向にあると判定する。
本発明の第4の側面によって提供される系統連系インバータシステムは、インバータ回路と、本発明の第1ないし第3の側面によって提供される制御回路とを備えていることを特徴とする。
本発明の第5の側面によって提供される三相PWMコンバータシステムは、コンバータ回路と、本発明の第1ないし第3の側面によって提供される制御回路とを備えていることを特徴とする。
本発明によれば、第1の信号および第2の信号をそれぞれ第1の伝達関数G1(s)によって信号処理し、位相の調整処理を行うことで、第1の高調波補償信号および第2の高調波補償信号を生成している。第1の伝達関数G1(s)による信号処理は、回転座標変換を行ってから所定の制御処理を行って生成された高調波補償信号を静止座標変換するのと同様の処理である。また、第1の伝達関数G1(s)による信号処理は、線形性および時不変性を有する。したがって、線形制御理論に基づいた設計法を用いることができ、制御系の設計を容易にすることができる。また、システム解析も行うことができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
回転座標変換および静止座標変換を伴う処理を線形時不変の処理に変換する方法について説明するためのブロック線図である。 回転座標変換および静止座標変換を伴う処理を線形時不変の処理に変換する方法について説明するためのブロック線図であり、行列で表したものである。 行列の計算を説明するためのブロック線図である。 回転座標変換を行ってからPI制御を行った後に静止座標変換を行う処理を示すブロック線図である。 回転座標変換を行ってからI制御を行った後に静止座標変換を行う処理を示すブロック線図である。 行列GIの各要素である伝達関数を解析するためのボード線図である。 正相分の信号と逆相分の信号を説明するための図である。 第1実施形態に係る系統連系インバータシステムを説明するためのブロック図である。 第2実施形態において行ったシミュレーション結果を説明するための図である。 第2実施形態において行った実験結果を説明するための図である。 第2実施形態において行った実験結果を説明するための表である。 第3実施形態に係る制御回路を説明するためのブロック図である。 第4実施形態に係る制御回路を説明するためのブロック図である。 連系前後の伝達関数の一例を示すボード線図である。 第5実施形態に係る高調波補償コントローラを説明するための図である。 第5実施形態に係る高調波補償コントローラの他の実施例を説明するための図である。 第6実施形態に係る三相PWMコンバータシステムを説明するためのブロック図である。 従来の一般的な系統連系インバータシステムを説明するためのブロック図である。 制御回路の内部構成を説明するためのブロック図である。 高調波補償コントローラの内部構成を説明するためのブロック図である。
以下、本発明の実施の形態を、図面を参照して具体的に説明する。
まず、回転座標変換および静止座標変換を伴う処理を線形時不変の処理に変換する方法について説明する。
図1(a)は、回転座標変換および静止座標変換を伴う処理を説明するための図である。当該処理では、まず、信号αおよびβが、回転座標変換によって、信号dおよびqに変換される。信号dおよびqに対して、それぞれ所定の伝達関数F(s)で表される処理が行われ、信号d’およびq’が出力される。次に、信号d’およびq’が静止座標変換によって、信号α’およびβ’に変換される。図1(a)に示す非線形時変の処理を、図1(b)に示す線形時不変の伝達関数の行列Gを用いた処理に変換する。
図1(a)に示す回転座標変換は下記(7)式の行列式で表され、静止座標変換は下記(8)式の行列式で表される。
したがって、図1(a)に示す処理を、行列を用いて、図2(a)のように表すことができる。図2(a)に示す3つの行列の積を計算し、算出された行列を線形時不変の行列にすることで、図1(b)に示す行列Gを算出することができる。このとき、静止座標変換および回転座標変換の行列を行列の積に変換したうえで、算出を行う。
回転座標変換の行列は、下記(9)式に示す右辺の行列の積に変換することができる。
但し、jは虚数単位であり、exp()は自然対数の底eの指数関数であり、
である。なお、T-1は、Tの逆行列である。
となり、オイラーの公式より、exp(jθ)=cosθ+jsinθ、exp(−jθ)=cosθ−jsinθを代入して計算すると、
であることが、確認できる。
また、静止座標変換の行列は、下記(10)式に示す右辺の行列の積に変換することができる。当該行列の積の中央の行列は線形時不変の行列である。
但し、jは虚数単位であり、exp()は自然対数の底eの指数関数であり、
である。なお、T-1は、Tの逆行列である。
となり、オイラーの公式より、exp(jθ)=cosθ+jsinθ、exp(−jθ)=cosθ−jsinθを代入して計算すると、
であることが、確認できる。
上記(9)式および(10)式を用いて、図2(a)に示す3つの行列の積を計算して、行列Gを算出すると、下記(11)式のように計算される。
上記(11)式の中央の3つの行列の1行1列目の要素に注目し、これをブロック線図で表すと、図3に示すブロック線図になる。図3に示すブロック線図の入出力特性を計算すると、
となる。ただし、F(s)はインパルス応答f(t)をもつ一入力一出力伝達関数である 。
ここで、θ(t)=ω0tとすると、θ(t)−θ(τ)=ω0t−ω0τ=ω0(t−τ)=θ(t−τ)となるので、図3に示すブロック線図の入出力特性は、インパルス応答f(t)exp(−jω0t)を持つ線形時不変系のものに等しい。インパルス応答f(t)exp(−jω0t)をラプラス変換すると、伝達関数F(s+jω0)が得られる。また、図3に示すブロック線図のexp(jθ(t))とexp(−jθ(t))とを入れ換えた場合の入出力特性は、伝達関数F(s−jω0)の入出力特性になる。
したがって、上記(11)式からさらに計算を進めると、
と計算される。
これにより、図2(a)に示す処理を、図2(b)に示す処理に変換することができる。図2(b)に示す処理は、回転座標変換を行ってから所定の伝達関数F(s)で表される処理を行った後に静止座標変換を行う処理と等価の処理であって、当該処理のシステムは線形時不変のシステムである。
PI制御(比例積分制御)コントローラの伝達関数は、比例ゲインおよび積分ゲインをそれぞれKPおよびKIとすると、F(s)=KP+KI/sで表される。したがって、図4に示す処理、すなわち、回転座標変換を行ってからPI制御を行った後に静止座標変換を行う処理と等価の処理を示す伝達関数の行列GPIは、上記(12)式を用いて、下記(13)式のように算出される。
また、I制御(積分制御)コントローラの伝達関数は、積分ゲインをKIとすると、F(s)=KI/sで表される。したがって、図5に示す処理、すなわち、回転座標変換を行ってからI制御を行った後に静止座標変換を行う処理と等価の処理を示す伝達関数の行列GIは、上記(12)式を用いて、下記(14)式のように算出される。
図6は、行列GIの各要素である伝達関数を解析するためのボード線図である。同図(a)は行列GIの1行1列要素(以下では、「(1,1)要素」と記載する。他の要素についても同様に記載する。)および(2,2)要素の伝達関数を示しており、同図(b)は行列GIの(1,2)要素の伝達関数を示しており、同図(c)は行列GIの(2,1)要素の伝達関数を示している。同図は、系統電圧の基本波の周波数(以下では、「中心周波数」とする。また、中心周波数に対応する角周波数を「中心角周波数」とする。)が60Hzの場合(すなわち、角周波数ω0=120πの場合)のものであり、積分ゲインKIを「0.1」,「1」,「10」,「100」とした場合を示している。
同図(a),(b)および(c)が示す振幅特性は、いずれも、中心周波数にピークがあり、積分ゲインKIが大きくなると、振幅特性が大きくなっている。また、同図(a)が示す位相特性は、中心周波数で0度になる。つまり、行列GIの(1,1)要素および(2,2)要素の伝達関数は、中心周波数(中心角周波数)の信号を位相を変化させることなく通過させる。同図(b)が示す位相特性は、中心周波数で90度になる。つまり、行列GIの(1,2)要素の伝達関数は、中心周波数(中心角周波数)の信号の位相を90度進めて通過させる。一方、同図(c)が示す位相特性は、中心周波数で−90度になる。つまり、行列GIの(2,1)要素の伝達関数は、中心周波数(中心角周波数)の信号の位相を90度遅らせて通過させる。
上述した伝達関数の行列G(GPI,GI)は、基本波成分の正相分の制御を行うためのものである。次に、逆相分の制御を行う方法について説明する。
図7は、基本波の正相分の信号と逆相分の信号を説明するための図である。同図(a)は基本波の正相分の信号を示しており、同図(b)は基本波の逆相分の信号を示している。
同図(a)において、電流信号Iu,Iv,Iwの基本波成分の正相分信号を破線矢印のベクトルu,v,wで示している。ベクトルu,v,wは互いに120度ずつ向きが異なっており、時計回りの順番で並んで角周波数ω0で反時計回りの方向に回転している。前記正相分信号を三相/二相変換したα軸信号およびβ軸信号は、実線矢印のベクトルα,βで示される。ベクトルα,βは、時計回りの順番で90度向きが異なっており、角周波数ω0で反時計回りの方向に回転している。
つまり、α軸信号はβ軸信号より90度位相が進んでいる。α軸信号に行列GIの(1,1)要素の伝達関数に示す処理を行っても、位相は変化しない(図6(a)参照)。また、β軸信号に行列GIの(1,2)要素の伝達関数に示す処理を行うと、位相が90度進む(図6(b)参照)。したがって、両者の位相がα軸信号と同じ位相になるので、両者を加算することで強め合うことになる。一方、α軸信号に行列GIの(2,1)要素の伝達関数に示す処理を行うと、位相が90度遅れる(図6(c)参照)。また、β軸信号に行列GIの(2,2)要素の伝達関数に示す処理を行っても、位相は変化しない。したがって、両者の位相がβ軸信号と同じ位相になるので、両者を加算することで強め合うことになる。
逆相分は相順が正相分とは逆方向になっている成分である。図7(b)において、電流信号Iu,Iv,Iwの基本波成分の逆相分信号を破線矢印のベクトルu,v,wで示している。ベクトルu,v,wは互いに120度ずつ向きが異なっており、反時計回りの順番で並んで角周波数ω0で反時計回りの方向に回転している。前記逆相分信号を三相/二相変換したα軸信号およびβ軸信号は、実線矢印のベクトルα,βで示される。ベクトルα,βは、反時計回りの順番で90度向きが異なっており、角周波数ω0で反時計回りの方向に回転している。
つまり、α軸信号はβ軸信号より90度位相が遅れている。α軸信号に行列GIの(1,1)要素の伝達関数に示す処理を行っても、位相は変化しない。また、β軸信号に行列GIの(1,2)要素の伝達関数に示す処理を行うと、位相が90度進む。したがって、両者の位相が逆位相になるので、両者を加算することで打ち消し合うことになる。一方、α軸信号に行列GIの(2,1)要素の伝達関数に示す処理を行うと、位相が90度遅れる。また、β軸信号に行列GIの(2,2)要素の伝達関数に示す処理を行っても、位相は変化しない。したがって、両者の位相が逆位相になるので、両者を加算することで打ち消し合うことになる。したがって、伝達関数の行列GIは、正相分の制御を行ない、逆相分の制御は行なわない。
伝達関数の行列GIの(1,2)要素と(2,1)要素とを入れ換えた場合、上記とは逆に、正相分が打ち消しあって、逆相成分が強めあうことになる。したがって、逆相分の制御を行う場合には、伝達関数の行列GIの(1,2)要素と(2,1)要素とを入れ換えた行列を用いればよい。伝達関数の行列G,GPIについても同様である。
次に、高調波成分の制御を行う方法について説明する。
上記(12)式に示す伝達関数の行列Gは、基本波成分を制御するためのものである。n次高調波は基本波の角周波数をn倍した角周波数の成分である。n次高調波の正相分を三相/二相変換した場合、α軸信号がβ軸信号より位相が進む場合と遅れる場合とがある。n=3k+1(k=1,2,…)の場合、n次高調波の正相分信号の相の順番は、基本波の正相分信号の相の順番に一致する。すなわち、基本波の正相分のU,V,W相の信号をそれぞれ、Vu=Vcosθ、Vv=Vcos(θ−2π/3)、Vw=Vcos(θ−4π/3)とすると、例えば7次高調波の正相分のU,V,W相の信号はそれぞれ、Vu7=V7cos7θ、Vv7=V7cos(7θ−14π/3)=V7cos(7θ−2π/3)、Vw7=V7cos(7θ−28π/3)=V7cos(7θ−4π/3)となる。この場合、相の順番が基本波の正相分信号の相の順番に一致し、図7(a)と同様に、α軸信号の位相がβ軸信号の位相より90度進む。したがってn次高調波(n=3k+1)の正相分を制御する場合の伝達関数の行列は、上記(12)式においてω0をn・ω0とした下記(15)式に示す伝達関数の行列Gnとなる。一方、n=3k+2(k=0,1,2,…)の場合、n次高調波の正相分信号の相の順番は、基本波の逆相分信号の相の順番に一致する。すなわち、基本波の正相分のU,V,W相の信号Vu,Vv,Vwを上記の様にすると、例えば5次高調波の正相分のU,V,W相の信号はそれぞれ、Vu5=V5cos5θ、Vv5=V5cos(5θ−10π/3)=V5cos(5θ−4π/3)、Vw5=V5cos(5θ−20π/3)=V5cos(5θ−2π/3)となる。この場合、相の順番が基本波の逆相分信号の相の順番に一致し、図7(b)と同様に、α軸信号の位相がβ軸信号の位相より90度遅れる。したがってn次高調波(n=3k+2)の正相分を制御する場合の伝達関数の行列は、上記(12)式においてω0をn・ω0とし、(1,2)要素と(2,1)要素とを入れ換えた下記(15’)式に示す伝達関数の行列Gnとなる。
また、n次高調波(n=3k+1)の正相分をI制御するための伝達関数の行列GInは、上記(14)式においてω0をn・ω0として、下記(16)式のように算出される。一方、n次高調波(n=3k+2)の正相分をI制御するための伝達関数の行列GInは、上記(14)式においてω0をn・ω0とし、(1,2)要素と(2,1)要素とを入れ換えて、下記(16’)式のように算出される。下記(16)式および(16’)式は、上記(15)式および(15’)式において、F(s)=KI/sとして算出することもできる。
以下に、上記(16)式および(16’)式の伝達関数の行列GInで表される処理を行う高調波補償コントローラを系統連系インバータシステムの制御回路に適用した場合を、本発明の第1実施形態として説明する。
図8は、第1実施形態に係る系統連系インバータシステムを説明するためのブロック図である。
同図に示すように、系統連系インバータシステムAは、直流電源1、インバータ回路2、フィルタ回路3、変圧回路4、電流センサ5、電圧センサ6、および制御回路7を備えている。
直流電源1は、インバータ回路2に接続している。インバータ回路2、フィルタ回路3、および変圧回路4は、この順で、U相、V相、W相の出力電圧の出力ラインに直列に接続されて、三相交流の電力系統Bに接続している。電流センサ5および電圧センサ6は、変圧回路4の出力側に設置されている。制御回路7は、インバータ回路2に接続されている。系統連系インバータシステムAは、直流電源1が出力する直流電力を交流電力に変換して電力系統Bに供給する。なお、系統連系インバータシステムAの構成は、これに限られない。例えば、電流センサ5および電圧センサ6を変圧回路4の入力側に設けてもよいし、インバータ回路2の制御に必要な他のセンサを設けていてもよい。また、変圧回路4をフィルタ回路3の入力側に設けるようにしてもよいし、変圧回路4を設けない、いわゆるトランスレス方式にしてもよい。また、直流電源1とインバータ回路2との間にDC/DCコンバータ回路を設けるようにしてもよい。
直流電源1は、直流電力を出力するものであり、例えば太陽電池を備えている。太陽電池は、太陽光エネルギーを電気エネルギーに変換することで、直流電力を生成する。直流電源1は、生成された直流電力を、インバータ回路2に出力する。なお、直流電源1は、太陽電池により直流電力を生成するものに限定されない。例えば、直流電源1は、燃料電池、蓄電池、電気二重層コンデンサやリチウムイオン電池であってもよいし、ディーゼルエンジン発電機、マイクロガスタービン発電機や風力タービン発電機などにより生成された交流電力を直流電力に変換して出力する装置であってもよい。
インバータ回路2は、直流電源1から入力される直流電圧を交流電圧に変換して、フィルタ回路3に出力するものである。インバータ回路2は、三相インバータであり、図示しない3組6個のスイッチング素子を備えたPWM制御型インバータ回路である。インバータ回路2は、制御回路7から入力されるPWM信号に基づいて、各スイッチング素子のオンとオフとを切り替えることで、直流電源1から入力される直流電圧を交流電圧に変換する。なお、インバータ回路2はこれに限定されず、例えば、マルチレベルインバータであってもよい。
フィルタ回路3は、インバータ回路2から入力される交流電圧から、スイッチングによる高周波成分を除去するものである。フィルタ回路3は、リアクトルとコンデンサとからなるローパスフィルタを備えている。フィルタ回路3で高周波成分を除去された交流電圧は、変圧回路4に出力される。なお、フィルタ回路3の構成はこれに限定されず、高周波成分を除去するための周知のフィルタ回路であればよい。変圧回路4は、フィルタ回路3から出力される交流電圧を系統電圧とほぼ同一のレベルに昇圧または降圧する。
電流センサ5は、変圧回路4から出力される各相の交流電流(すなわち、系統連系インバータシステムAの出力電流)を検出するものである。検出された電流信号I(Iu,Iv,Iw)は、制御回路7に入力される。電圧センサ6は、電力系統Bの各相の系統電圧を検出するものである。検出された電圧信号V(Vu,Vv,Vw)は、制御回路7に入力される。なお、系統連系インバータシステムAが出力する出力電圧は、系統電圧とほぼ一致している。
制御回路7は、インバータ回路2を制御するものであり、例えばマイクロコンピュータなどによって実現されている。制御回路7は、電流センサ5から入力される電流信号I、および、電圧センサ6から入力される電圧信号Vに基づいて、PWM信号を生成してインバータ回路2に出力する。制御回路7は、系統連系インバータシステムAが出力する出力電圧の波形を指令するための指令値信号を各センサから入力される検出信号に基づいて生成し、当該指令値信号に基づいて生成されるパルス信号をPWM信号として出力する。インバータ回路2は、入力されるPWM信号に基づいて各スイッチング素子のオンとオフとを切り替えることで、指令値信号に対応した波形の交流電圧を出力する。制御回路7は、指令値信号の波形を変化させて系統連系インバータシステムAの出力電圧の波形を変化させることで、出力電流を制御している。これにより、制御回路7は、各種フィードバック制御を行っている。また、制御回路7は、電力系統Bから入力される高調波を打ち消すための高調波をインバータ回路2に出力させることで、高調波の抑制を行う。
図8においては、出力電流制御と高調波抑制制御を行うための構成のみを記載して、その他の制御のための構成を省略している。実際には、制御回路7は、直流電圧制御(入力直流電圧が予め設定された電圧目標値となるように行うフィードバック制御)や無効電力制御(出力無効電力が予め設定された無効電力目標値となるように行うフィードバック制御)なども行っている。なお、制御回路7が行う制御の手法は、これに限られない。例えば、出力電圧制御や有効電力制御を行うようにしてもよい。
制御回路7は、系統対抗分生成部72、三相/二相変換部73、電流コントローラ74、二相/三相変換部76、PWM信号生成部77、および高調波補償コントローラ8を備えている。
系統対抗分生成部72は、電圧センサ6から電圧信号Vを入力されて、系統指令値信号Ku,Kv,Kwを生成して出力する。系統指令値信号Ku,Kv,Kwは系統連系インバータシステムAが出力する出力電圧の波形を指令するための指令値信号の基準となるものであり、系統指令値信号Ku,Kv,Kwが後述する補正値信号Xu,Xv,Xwで補正されることにより指令値信号が生成される。
三相/二相変換部73は、図19に示す三相/二相変換部73と同じものであり、電流センサ5より入力される3つの電流信号Iu,Iv,Iwを、α軸電流信号Iαおよびβ軸電流信号Iβに変換するものである。三相/二相変換部73で行われる変換処理は、上記(1)式に示す行列式で表される。
電流コントローラ74は、三相/二相変換部73より出力されるα軸電流信号Iαおよびβ軸電流信号Iβとそれぞれの基本波の正相分の目標値との偏差を入力され、電流制御のための基本波補償信号Xα,Xβを生成するものである。電流コントローラ74は、上記(14)式に示す、基本波の正相分をI制御するための伝達関数の行列GIに表される処理を行う。つまり、α軸電流信号Iαおよびβ軸電流信号Iβとそれぞれの基本波の正相分の目標値との偏差をそれぞれΔIαおよびΔIβとすると、下記(17)式に示す処理を行っている。角周波数ω0は系統電圧の基本波の角周波数(例えば、ω0=120π[rad/sec](60[Hz]))があらかじめ設定されており、積分ゲインKIはあらかじめ設計されている。また、電流コントローラ74は、安定余裕を最大化する処理を行っており、この中で、制御ループでの位相の遅延分を補正するための位相の調整も行われている。
本実施形態において、α軸電流目標値およびβ軸電流目標値には、d軸電流目標値およびq軸電流目標値を静止座標変換したものが用いられる。d軸電流目標値には図示しない直流電圧制御のための補正値が用いられ、q軸電流目標値には、図示しない無効電力制御のための補正値が用いられる。なお、三相の電流目標値が与えられる場合は、当該目標値を三相/二相変換して、α軸電流目標値およびβ軸電流目標値とすればよい。また、3つの電流信号Iu,Iv,Iwと三相の電流目標値とのそれぞれの偏差を先に算出し、この3つの偏差信号を三相/二相変換して、電流コントローラ74に入力するようにしてもよい。また、α軸電流目標値およびβ軸電流目標値が直接与えられる場合は、当該目標値をそのまま用いればよい。
本実施形態において、電流コントローラ74は、周波数重みに伝達関数の行列GIを用いて、線形制御理論の1つであるH∞ループ整形法によって設計される。電流コントローラ74で行われる処理は、伝達関数の行列GIで示されるので、線形時不変の処理である。したがって、線形制御理論を用いた制御系設計を行うことができる。
電流コントローラ74には、出力電流が正弦波目標値に追従すること、および、瞬低時に出力を所定の時間内に所定の割合まで戻すこと(速応性)が、設計仕様として求められている。システムの出力がある目標値に完全追従するには、閉ループ系が目標発生器と同じ極を持ち、かつ、閉ループ系が漸近安定でなければならない(内部モデル原理)。正弦波目標値の極は±jωoであり、行列GIの各要素の伝達関数に含まれる1/(s2+ω0 2)の項の極も±jωoである。したがって、閉ループ系と目標発生器の極は同じである。また、H∞ループ整形法を用いれば、閉ループ系が漸近安定になるコントローラを設計することができる。したがって、速応性の条件を満たすようにH∞ループ整形法を用いて設計を行うことで、設計仕様に適合し最も安定な制御系を容易に設計することができる。
なお、制御系の設計に用いる設計方法はこれに限られず、その他の線形制御理論を用いることもできる。例えば、ループ整形法、最適制御、H∞制御、混合感度問題などを用いて設計するようにしてもよい。
図8に戻って、高調波補償コントローラ8は、三相/二相変換部73より出力されるα軸電流信号Iαおよびβ軸電流信号Iβを入力され、高調波抑制制御のための高調波補償信号Yα,Yβを生成するものである。高調波補償コントローラ8は、5次高調波を抑制するための5次高調波補償部81、7次高調波を抑制するための7次高調波補償部82、および、11次高調波を抑制するための11次高調波補償部83を備えている。
5次高調波補償部81は、5次高調波の正相分を抑制するためのものである。5次高調波補償部81は、上記(16’)式の伝達関数の行列GInにおいて、n=5とした5次高調波の正相分を制御するための伝達関数の行列GI5に表される処理を行う。つまり、5次高調波補償部81は、下記(18)式に示す処理を行って、5次高調波補償信号Yα5,Yβ5を出力する。角周波数ω0は系統電圧の基本波の角周波数(例えば、ω0=120π[rad/sec](60[Hz]))があらかじめ設定されており、積分ゲインKI5はあらかじめ設計されている。また、5次高調波補償部81は、安定余裕を最大化する処理も行っており、この中で、制御ループでの位相の遅延分を補正して逆位相にするための位相の調整も行われている。
本実施形態において、5次高調波補償部81は、周波数重みに伝達関数の行列GI5を用いて、線形制御理論の1つであるH∞ループ整形法によって設計される。5次高調波補償部81で行われる処理は、伝達関数の行列GI5で示されるので、線形時不変の処理である。したがって、線形制御理論を用いた制御系設計を行うことができる。
なお、制御系の設計に用いる設計方法はこれに限られず、その他の線形制御理論を用いることもできる。例えば、ループ整形法、最適制御、H∞制御、混合感度問題などを用いて設計するようにしてもよい。また、位相の遅延分から調整するための位相θ5をあらかじめ算出して設定するようにしてもよい。例えば、制御対象で位相が90度遅延する場合であれば、180度位相を遅延させるために、θ5=−90度として設定してもよい。この場合、上記(18)式に位相θ5に基づく回転変換行列を追加することになる。
7次高調波補償部82は、7次高調波の正相分を抑制するためのものである。7次高調波補償部82は、上記(16)式の伝達関数の行列GInにおいて、n=7とした7次高調波の正相分を制御するための伝達関数の行列GI7に表される処理を行う。つまり、7次高調波補償部82は、下記(19)式に示す処理を行って、7次高調波補償信号Yα7,Yβ7を出力する。角周波数ω0は系統電圧の基本波の角周波数があらかじめ設定されており、積分ゲインKI7はあらかじめ設計されている。また、7次高調波補償部82は、安定余裕を最大化する処理も行っており、この中で、制御ループでの位相の遅延分を補正して逆位相にするための位相の調整も行われている。7次高調波補償部82も、5次高調波補償部81と同様の方法で設計される。
11次高調波補償部83は、11次高調波の正相分を抑制するためのものである。11次高調波補償部83は、上記(16’)式の伝達関数の行列GInにおいて、n=11とした11次高調波の正相分を制御するための伝達関数の行列GI11に表される処理を行う。つまり、11次高調波補償部83は、下記(20)式に示す処理を行って、11次高調波補償信号Yα11,Yβ11を出力する。角周波数ω0は系統電圧の基本波の角周波数があらかじめ設定されており、積分ゲインKI11はあらかじめ設計されている。また、11次高調波補償部83は、安定余裕を最大化する処理も行っており、この中で、制御ループでの位相の遅延分を補正して逆位相にするための位相の調整も行われている。11次高調波補償部83も、5次高調波補償部81と同様の方法で設計される。

5次高調波補償部81が出力した5次高調波補償信号Yα5,Yβ5、7次高調波補償部82が出力した7次高調波補償信号Yα7,Yβ7、および、11次高調波補償部83が出力した11次高調波補償信号Yα11,Yβ11がそれぞれ加算されて、高調波補償信号Yα,Yβとして高調波補償コントローラ8から出力される。なお、本実施形態では、高調波補償コントローラ8が、5次高調波補償部81、7次高調波補償部82、および11次高調波補償部83を備えている場合について説明したが、これに限られない。高調波補償コントローラ8は、抑制する必要がある高調波の次数に応じて設計すればよい。例えば、5次高調波のみを抑制したい場合は、5次高調波補償部81のみを備えていればよい。また、さらに13次高調波も抑制したい場合には、上記(16)式の伝達関数の行列GInにおいて、n=13とした伝達関数の行列GI13に表される処理を行う13次高調波補償部をさらに備えるようにすればよい。
図8に戻って、二相/三相変換部76は、図19に示す二相/三相変換部76と同じものであり、補正値信号X’α,X’βを、3つの補正値信号Xu,Xv,Xwに変換するものである。二相/三相変換部76で行われる変換処理は、上記(4)式に示す行列式で表される。補正値信号X’α,X’βは、電流コントローラ74から出力される基本波補償信号Xα,Xβに高調波補償コントローラ8から出力される高調波補償信号Yα,Yβを加算したものである。
系統対抗分生成部72が出力する系統指令値信号Ku,Kv,Kwと、二相/三相変換部76が出力する補正値信号Xu,Xv,Xwとがそれぞれ加算されて、指令値信号X’u,X’v,X’wが算出され、PWM信号生成部77に入力される。
PWM信号生成部77は、入力される指令値信号X’u,X’v,X’wと、所定の周波数(例えば、4kHz)の三角波信号として生成されたキャリア信号とに基づいて、三角波比較法によりPWM信号Pu,Pv,Pwを生成する。三角波比較法では、指令値信号X’u,X’v,X’wとキャリア信号とがそれぞれ比較され、例えば、指令値信号X’uがキャリア信号より大きい場合にハイレベルとなり、小さい場合にローレベルとなるパルス信号がPWM信号Puとして生成される。生成されたPWM信号Pu,Pv,Pwは、インバータ回路2に出力される。
本実施形態において、5次高調波補償部81は、回転座標変換および静止座標変換を行うことなく、静止座標系で制御を行っている。伝達関数の行列GI5は、回転座標変換を行ってからI制御を行った後に静止座標変換を行う処理と等価の処理を示す伝達関数の行列である。したがって、伝達関数の行列GI5で表される処理を行う5次高調波補償部81は、図20に示す回転座標変換部811、静止座標変換部816、およびI制御部814,815と等価の処理を行っている。また、行列GI5の各要素のボード線図は、基本波周波数の5倍の周波数を中心周波数とした、図6に示す各ボード線図と同様のものとなる。つまり、5次高調波補償部81は、基本波周波数の5倍の周波数成分だけがハイゲインになる。したがって、図20に示すLPF812および813を設ける必要がない。つまり、5次高調波補償部81は、図20に示す5次高調波補償部810と等価の処理を行っている。
また、5次高調波補償部81で行われる処理は、伝達関数の行列GI5で示されるので、線形時不変の処理である。また、5次高調波補償の制御ループには非線形時変処理である回転座標変換処理および静止座標変換処理が含まれていないので、線形時不変システムになっている。したがって、線形制御理論を用いた制御系設計やシステム解析が可能となる。このように、上記(18)式に示す伝達関数の行列GI5を用いることで、回転座標変換を行ってからI制御を行った後に静止座標変換を行う非線形の処理を、線形時不変の多入出力系へ帰着させることができ、これによりシステム解析や制御系設計が容易になる。
7次高調波補償部82および11次高調波補償部83についても同様であり、7次高調波補償部82および11次高調波補償部83は、図20に示す7次高調波補償部820および11次高調波補償部830とそれぞれ等価の処理を行っている。また、7次高調波補償部82および11次高調波補償部83で行われる処理も線形時不変の処理であり、線形制御理論を用いた制御系設計やシステム解析が可能となる。
なお、上記実施形態においては、伝達関数の行列の各要素の積分ゲインが同一である場合について説明したが、要素毎に異なる値を用いるようにしてもよい。例えば、α軸成分の速応性を向上させたり、安定性を高めたりするなどの付加特性を与えるように設計することもできる。また、(1,2)要素と(2,1)要素の積分ゲインKIを「0」に設計して、正相分、逆相分の両方を制御するという付加特性を与えることもできる。正相分、逆相分の両方を制御する場合については、後述する。
また、上記実施形態においては、5次高調波補償部81、7次高調波補償部82、11次高調波補償部83をそれぞれ個別に設計する場合について説明したが、これに限られない。積分ゲインを共通にするようにして、5次高調波補償部81、7次高調波補償部82、11次高調波補償部83を一度に設計するようにしてもよい。
上記実施形態においては、各高調波の正相分を制御する場合について説明したが、これに限られない。各高調波の逆相分を制御するようにしてもよい。この場合は、正相分を制御する場合に用いられた伝達関数の行列GInの(1,2)要素と(2,1)要素とを入れ換えた行列を用いればよい。また、正相分、逆相分の両方の制御を行うようにしてもよい。以下に、正相分、逆相分の両方の制御を行う場合を、第2実施形態として説明する。
行列GIの(1,1)要素および(2,2)要素の伝達関数に示す処理は、正相分および逆相分の位相を変化させずに通過させる(図6(a)参照)。したがって、上記(14)式に示す行列GIの(1,2)要素および(2,1)要素を「0」にした行列を用いると、正相分、逆相分の両方の制御を行うことができる。行列Gn、GInについても同様であり、上記(15)、(16)式において、(1,2)要素および(2,1)要素を「0」にした行列を用いると、正相分、逆相分の両方の制御を行うことができる。
第2実施形態に係る制御回路は、図8に示す制御回路7において、5次高調波補償部81、7次高調波補償部82、および11次高調波補償部83でそれぞれ用いられる伝達関数の行列GI5、GI7、GI11の(1,2)要素および(2,1)要素を「0」にしたものである。第2実施形態においては、各次数の高調波の正相分、逆相分の両方の制御を行うことができる。また、第2実施形態においても、第1実施形態と同様に、線形制御理論を用いた制御系設計やシステム解析を行うことができるという効果を奏することができる。
図9は、第2実施形態において行ったシミュレーション結果を説明するための図である。
系統連系インバータシステムA(図8参照)の各相の電流に不平衡外乱および各高調波外乱を加えて、目標電流を20[A]とした場合のシミュレーションを行った。図9は、各相の出力電流を電流センサ5によって検出した電流信号Iu,Iv,Iwの波形を示している。同図(a)はシミュレーション開始直後のものであり、同図(b)はシミュレーション開始から50秒後のものである。同図(b)に示すように、電流信号Iu,Iv,Iwの各波形は、各高調波成分が抑制された滑らかな波形になっている。
図10および図11は、第2実施形態において行った実験結果を説明するための図である。
不平衡外乱および各高調波外乱が含まれる電力系統Bに接続された系統連系インバータシステムA(図8参照)において、高調波補償コントローラ8を設けた場合(5次高調波補償部81と7次高調波補償部82のみ)と、設けなかった場合とで、実験を行った。図10は、定常状態になったときの、U相の電流信号Iuの波形を示している。同図(a)は高調波補償コントローラ8を設けなかった場合のものであり、同図(b)は高調波補償コントローラ8を設けた場合のものである。同図(a)と比べて、同図(b)の波形の方が、5次および7次高調波成分が抑制された滑らかな波形になっている。図11は、定常状態になったときの電流信号Iu,Iv,Iwに含まれる各高調波成分の割合を示す表であり、基本波成分の割合を100とした場合の各高調波成分の割合を示している。同図(a)は高調波補償コントローラ8を設けなかった場合のものであり、同図(b)は高調波補償コントローラ8を設けた場合のものである。同図(a)の表と比べて、同図(b)の表の方が、5次および7次高調波成分が抑制されている。
上記第1および第2実施形態においては、3つの電流信号Iu,Iv,Iwをα軸電流信号Iαおよびβ軸電流信号Iβに変換して制御する場合について説明したが、これに限られない。例えば、3つの電流信号Iu,Iv,Iwを用いて直接制御するようにしてもよい。以下に、この場合の実施形態を第3実施形態として説明する。
図12は、第3実施形態に係る制御回路を説明するためのブロック図である。同図において、図8に示す制御回路7と同一または類似の要素には、同一の符号を付している。
図12に示す制御回路7’は、三相/二相変換部73および二相/三相変換部76を備えておらず、電流コントローラ74’、5次高調波補償部81’、7次高調波補償部82’、および11次高調波補償部83’が3つの電流信号Iu,Iv,Iwを用いて直接制御を行う点で、第1実施形態に係る制御回路7(図8参照)と異なる。
三相/二相変換および二相/三相変換は、上記(1)式および(4)式で表されるので、三相/二相変換を行ってから伝達関数の行列Gで表される処理を行った後に二相/三相変換を行う処理は、下記(21)式に示す伝達関数の行列G’で表される。
したがって、電流コントローラ74’が行う処理を表す伝達関数の行列G’Iは、下記(22)式で表される。
電流コントローラ74’は、電流センサ5より出力される3つの電流信号Iu,Iv,Iwとそれぞれの基本波の正相分の目標値との偏差を入力され、電流制御のための基本波補償信号X”u,X”v,X”wを生成するものである。電流コントローラ74’は、上記(22)式の伝達関数の行列G’Iで表される処理を行う。つまり、電流信号Iu,Iv,Iwとそれぞれの基本波の正相分の目標値との偏差をそれぞれΔIu,ΔIv,ΔIwとすると、下記(23)式に示す処理を行っている。角周波数ω0は系統電圧の基本波の角周波数(例えば、ω0=120π[rad/sec](60[Hz]))があらかじめ設定されており、積分ゲインKIはあらかじめ設計されている。また、電流コントローラ74’は、安定余裕を最大化する処理を行っており、この中で、制御ループでの位相の遅延分を補正するための位相の調整も行われている。
本実施形態において、電流信号Iu,Iv,Iwの基本波の正相分の目標値には、d軸電流目標値およびq軸電流目標値を静止座標変換してさらに二相/三相変換したものが用いられる。なお、三相の電流目標値が直接与えられる場合は、当該目標値をそのまま用いればよい。また、α軸電流目標値およびβ軸電流目標値が与えられる場合は、二相/三相変換したものを用いればよい。
また、三相/二相変換を行ってから伝達関数の行列Gnで表される処理を行った後に二相/三相変換を行う処理は、下記(24)式に示す伝達関数の行列G’ nで表される。
したがって、三相/二相変換を行ってから伝達関数の行列GInで表される処理を行った後に二相/三相変換を行う処理は、下記(25)式に示す伝達関数の行列G’Inで表される。
5次高調波補償部81’は、電流センサ5より出力される3つの電流信号Iu,Iv,Iwを入力され、5次高調波の正相分を抑制するための5次高調波補償信号Yu5,Yv5,Yw5を生成するものであり、下記(26)式に示す処理を行っている。なお、伝達関数の行列G’I5は、上記(25)式の伝達関数の行列G’Inにおいて、n=5としたものである。また、5次高調波補償部81’は、安定余裕を最大化する処理を行っており、この中で、制御ループでの位相の遅延分を補正して逆位相にするための位相の調整も行われている。
本実施形態において、5次高調波補償部81’は、周波数重みに伝達関数の行列G’I5を用いて、線形制御理論の1つであるH∞ループ整形法によって設計される。5次高調波補償部81’で行われる処理は、伝達関数の行列G’I5で示されるので、線形時不変の処理である。したがって、線形制御理論を用いた制御系設計を行うことができる。5次高調波補償部81’は、第1実施形態に係る5次高調波補償部81と同様にして設計される。なお、その他の線形制御理論を用いて設計してもよい。
7次高調波補償部82’は、電流センサ5より出力される3つの電流信号Iu,Iv,Iwを入力され、7次高調波の正相分を抑制するための7次高調波補償信号Yu7,Yv7,Yw7を生成するものであり、下記(27)式に示す処理を行っている。なお、伝達関数の行列G’I7は、上記(25)式の伝達関数の行列G’Inにおいて、n=7としたものである。また、7次高調波補償部82’は、安定余裕を最大化する処理を行っており、この中で、制御ループでの位相の遅延分を補正して逆位相にするための位相の調整も行われている。7次高調波補償部82’も、5次高調波補償部81’と同様の方法で設計される。

11次高調波補償部83’は、電流センサ5より出力される3つの電流信号Iu,Iv,Iwを入力され、11次高調波の正相分を抑制するための11次高調波補償信号Yu11,Yv11,Yw11を生成するものであり、下記(28)式に示す処理を行っている。なお、伝達関数の行列G’I11は、上記(25)式の伝達関数の行列G’Inにおいて、n=11としたものである。また、11次高調波補償部83’は、安定余裕を最大化する処理を行っており、この中で、制御ループでの位相の遅延分を補正して逆位相にするための位相の調整も行われている。11次高調波補償部83’も、5次高調波補償部81’と同様の方法で設計される。

5次高調波補償部81’が出力した5次高調波補償信号Yu5,Yv5,Yw5、7次高調波補償部82’が出力した7次高調波補償信号Yu7,Yv7,Yw7、および、11次高調波補償部83’が出力した11次高調波補償信号Yu11,Yv11,Yw11がそれぞれ加算されて、高調波補償信号Yu,Yv,Ywとして高調波補償コントローラ8’から出力され、電流コントローラ74’が出力した基本波補償信号X”u,X”v,X”wにそれぞれ加算されて、補正値信号Xu,Xv,Xwになる。なお、高調波補償コントローラ8’は、抑制する必要がある高調波の次数に応じて設計すればよい。例えば、5次高調波のみを抑制したい場合は5次高調波補償部81’のみを備えていればよく、さらに13次高調波も抑制したい場合には、上記(25)式の伝達関数の行列G’Inにおいて、n=13とした伝達関数の行列G’I13に表される処理を行う13次高調波補償部をさらに備えるようにすればよい。
本実施形態において、伝達関数の行列G’I5で表される処理を行う5次高調波補償部81’は、図19に示す三相/二相変換部73および二相/三相変換部76、図20に示す回転座標変換部811、静止座標変換部816、およびI制御部814,815と等価の処理を行っている。また、5次高調波補償部81’は、基本波周波数の5倍の周波数成分だけがハイゲインになるので、図20に示すLPF812および813を設ける必要がない。また、5次高調波補償部81’で行われる処理は、伝達関数の行列G’I5で示されるので、線形時不変の処理である。また、5次高調波補償の制御ループには非線形時変処理である回転座標変換処理および静止座標変換処理が含まれていないので、線形時不変システムになっている。したがって、線形制御理論を用いた制御系設計やシステム解析が可能となる。7次高調波補償部82’および11次高調波補償部83’についても同様である。
第3実施形態において、各高調波の逆相分を制御する場合は、正相分を制御する場合に用いられた伝達関数の行列G’Inの要素の内、GIn12(s)、GIn23(s)およびGIn31(s)と、GIn13(s)、GIn21(s)およびGIn32(s)とを入れ換えた行列(すなわち、行列G’Inの転置行列)を用いればよい。また、正相分、逆相分の両方の制御を行うようにしてもよい。以下に、第3実施形態において、5次高調波補償部81’、7次高調波補償部82’、および11次高調波補償部83’が、正相分、逆相分の両方の制御を行う場合について説明する。
上記(24)式において、行列Gnの(1,2)要素と(2,1)要素とを「0」にした場合を考えると、下記(29)式に示す伝達関数の行列G”nが算出できる。
したがって、5次高調波補償部81’が正相分、逆相分の両方の制御を行う場合は、下記(30)式の伝達関数の行列G”Inにおいて、n=5とした行列G”I5を用いるようにすればよい。同様に、7次高調波補償部82’が正相分、逆相分の両方の制御を行う場合は、下記(30)式の伝達関数の行列G”Inにおいて、n=7とした行列G”I7を用いるようにすればよく、11次高調波補償部83’が正相分、逆相分の両方の制御を行う場合は、下記(30)式の伝達関数の行列G”Inにおいて、n=11とした行列G’I11を用いるようにすればよい。
上記第1ないし第3実施形態においては、5次高調波補償部81(81’)、7次高調波補償部82(82’)、および11次高調波補償部83(83’)がI制御に代わる制御を行う場合について説明したがこれに限られない。例えば、PI制御に代わる制御を行うようにしてもよい。第1実施形態において、5次高調波補償部81、7次高調波補償部82、および11次高調波補償部83がPI制御に代わる制御を行うようにする場合は、n=3k+1(k=1,2,…)の場合、上記(13)式においてω0をn・ω0として、下記(31)式のように算出される伝達関数の行列GPInを用いればよい。また、n=3k+2(k=0,1,2,…)の場合、上記(13)式においてω0をn・ω0とし、(1,2)要素と(2,1)要素とを入れ換えて、下記(31’)式のように算出される伝達関数の行列GPInを用いればよい。なお、下記(31)式および(31’)式は、上記(15)式および(15’)式において、F(s)=KP+KI/sとして算出することもできる。
5次高調波補償部81がPI制御に代わる制御を行うようにする場合、上記(31’)式においてn=5とした行列GPI5を用いればよく、7次高調波補償部82がPI制御に代わる制御を行うようにする場合、上記(31)式においてn=7とした行列GPI7を用いればよく、11次高調波補償部83がPI制御に代わる制御を行うようにする場合、上記(31’)式においてn=11とした行列GPI11を用いればよい。
第2実施形態において、5次高調波補償部81、7次高調波補償部82、および11次高調波補償部83がPI制御に代わる制御を行うようにする場合は、上記(31)式および(31’)式に示される伝達関数の行列GPInの(1,2)要素および(2,1)要素を「0」にした行列を用いればよい。
第3実施形態において、5次高調波補償部81’、7次高調波補償部82’、および11次高調波補償部83’がPI制御に代わる制御を行うようにする場合は、下記(32)式に示される伝達関数の行列G’PInを用いればよい。
第3実施形態で各高調波の逆相分を制御する場合において、5次高調波補償部81’、7次高調波補償部82’、および11次高調波補償部83’がPI制御に代わる制御を行うようにする場合は、上記(32)式に示す伝達関数の行列G’PInの要素の内、GPIn12(s)、GPIn23(s)およびGPIn31(s)と、GPIn13(s)、GPIn21(s)およびGPIn32(s)とを入れ換えた行列(すなわち、行列G’PInの転置行列)を用いればよい。また、第3実施形態で正相分、逆相分の両方の制御を行う場合において、5次高調波補償部81’、7次高調波補償部82’、および11次高調波補償部83’がPI制御に代わる制御を行うようにする場合は、下記(33)式に示される伝達関数の行列G”PInを用いればよい。
PI制御に代わる制御を行う場合、比例ゲインKPを調整することにより、過渡時のダンピング効果を付加することができるというメリットがあるが、モデル化誤差の影響を受けやすくなるというデメリットがある。逆に、I制御に代わる制御を行う場合、過渡時のダンピング効果を付加することができないというデメリットがあるが、モデル化誤差の影響を受けにくくなるというメリットがある。
なお、5次高調波補償部81(81’)、7次高調波補償部82(82’)、および11次高調波補償部83(83’)がI制御およびPI制御以外の制御に代わる制御を行うようにしてもよい。上記(15)式において、伝達関数F(s)を各制御の伝達関数とすることで、回転座標変換を行ってから当該制御を行った後に静止座標変換を行う処理と等価の処理を示す伝達関数の行列を算出することができる。したがって、PID制御(伝達関数は、比例ゲインをKP、積分ゲインをKI、微分ゲインをKDとすると、F(s)=KP+KI/s+KD・sで表される。)に代わる制御を行うようにすることができるし、D制御(微分制御:伝達関数は、微分ゲインをKDとすると、F(s)=KD・sで表される。)、P制御(比例制御:伝達関数は、比例ゲインをKPとすると、F(s)=KPで表される。)、PD制御、ID制御などに代わる制御を行うようにすることができる。
上記第1ないし第3実施形態においては、出力電流を制御する場合について説明したが、これに限られない。例えば、出力電圧を制御するようにしてもよい。以下に、出力電圧を制御する場合について、第4実施形態として説明する。
図13は、第4実施形態に係る制御回路を説明するためのブロック図である。同図において、図8に示す系統連系インバータシステムAと同一または類似の要素には、同一の符号を付している。
図13に示すインバータシステムA’は、電力系統Bではなく負荷Lに電力を供給する点で、第1実施形態に係る系統連系インバータシステムA(図8参照)と異なる。負荷Lに供給される電圧を制御する必要があるので、制御回路9は、出力電流ではなく出力電圧を制御する。制御回路9は、電圧センサ6から入力される電圧信号Vに基づいてPWM信号を生成する点で、第1実施形態に係る制御回路7(図8参照)と異なる。インバータシステムA’は、出力電圧をフィードバック制御によって目標値に制御しながら、負荷Lに電力を供給する。
三相/二相変換部93は、電圧センサ6から入力される3つの電圧信号Vu,Vv,Vwを、α軸電圧信号Vαおよびβ軸電圧信号Vβに変換するものである。三相/二相変換部93で行われる変換処理は、下記(34)式に示す行列式で表される。
なお、電圧信号Vu,Vv,Vwは各相の相電圧信号であるが、線間電圧信号を検出して用いるようにしてもよい。なお、この場合、線間電圧信号を相電圧信号に変換してから上記(34)式に示す行列式を用いるか、上記(34)式に示す行列に代えて、線間電圧信号をα軸電圧信号Vαおよびβ軸電圧信号Vβに変換する行列にすればよい。
電圧コントローラ94は、三相/二相変換部93より出力されるα軸電圧信号Vαおよびβ軸電圧信号Vβとそれぞれの基本波の正相分の目標値との偏差を入力され、電圧制御のための基本波補償信号Xα,Xβを生成するものである。電圧コントローラ94は、上記(14)式の伝達関数の行列GIで表される処理を行う。
本実施形態においても、高調波補償コントローラ8は備えられている。5次高調波補償部81は、三相/二相変換部93より出力されるα軸電圧信号Vαおよびβ軸電圧信号Vβを入力され、伝達関数の行列GI5に表される処理、および、出力する高調波を逆位相にするために位相を調整する処理を行って、5次高調波補償信号Yα5,Yβ5を出力する。同様に、7次高調波補償部82は、伝達関数の行列GI7に表される処理、および、出力する高調波を逆位相にするために位相を調整する処理を行って、7次高調波補償信号Yα7,Yβ7を出力し、11次高調波補償部83は、伝達関数の行列GI11に表される処理、および、出力する高調波を逆位相にするために位相を調整する処理を行って、11次高調波補償信号Yα11,Yβ11を出力する。
本実施形態においても、第1実施形態と同様の効果を奏することができる。また、出力電圧を制御する場合でも、上記第1ないし第3実施形態で説明した各制御方法を用いることができる。例えば、正相分、逆相分の両方の制御を行うようにしてもよいし、3つの電圧信号Vu,Vv,Vwを直接用いて制御するようにしてもよいし、PI制御に代わる制御を行うようにしてもよい。また、第1実施形態と第4実施形態とを組み合わせて、出力電圧の制御と出力電流の制御とを切り替えるようにしてもよい。すなわち、電力系統Bに連系しているときには電流制御を行って電力系統Bに電力を供給し、電力系統Bに連系していないときには電圧制御を行って負荷Lに電力を供給するようにしてもよい。
次に、高調波の抑制制御が発散してしまうことを防止するための方法について説明する。
上記第1実施形態(図8参照)において、5次高調波補償部81は、制御ループでの位相の遅延分を補正して逆位相にするための位相の調整を行っている。調整される位相は、電力系統Bに連系する前の系統連系インバータシステムAのインピーダンス(主には、フィルタ回路3のリアクトルのインダクタンスとコンデンサのキャパシタンスによる)に基づいて設定されている。系統連系インバータシステムAを電力系統Bに連系した場合、電力系統Bの負荷条件が想定と異なっていると、フィルタ回路3の共振点がずれたり増えたりする場合がある。この場合、調整される位相が適切でなくなって、制御が発散してしまう場合がある。
図14は、インバータ回路2の出力電圧から系統連系インバータシステムAの出力電流までの伝達関数のボード線図を示しており、系統連系インバータシステムAが電力系統Bに連系する前の伝達関数と連系した後の伝達関数の一例を示している。
系統電圧の基本波の角周波数ω0を120π[rad/sec](60[Hz])とすると、5次高調波の角周波数は600π(≒1885)[rad/sec](300[Hz])になる。同図によると、5次高調波の位相は、連系前は約90度遅れるが、連系後は約270度遅れる。つまり、連系前に制御が負帰還制御となるように位相が調整されていたとしても、連系後には正帰還制御になって、制御が発散してしまう。以下では、このような制御の発散を防止するための構成を備えた場合を、第5実施形態として説明する。
図15は、第5実施形態に係る高調波補償コントローラを説明するための図であり、5次高調波補償部81とその後段に備えられる発散防止部とを示している。
発散防止部84は、5次高調波の抑制制御の発散を防止するためのものである。発散防止部84は、制御が発散傾向にあると判定した場合、5次高調波補償部81から入力される5次高調波補償信号Yα5,Yβ5の位相を変更して出力する。発散防止部84は、発散判定部841および位相変更部842を備えている。
発散判定部841は、制御が発散傾向にあることを判定するものである。発散判定部841は、5次高調波補償部81から入力される5次高調波補償信号Yα5(または、5次高調波補償信号Yβ5)を所定の閾値と比較して、5次高調波補償信号Yα5が所定の閾値より大きい場合に制御が発散傾向にあると判定する。発散判定部841は、制御が発散傾向にあると判定した場合、位相変更部842に判定信号を出力する。なお、発散判定部841による発散傾向の判定方法はこれに限られない。例えば、5次高調波補償信号Yα5が所定の閾値より大きい状態が所定時間継続した場合に、制御が発散傾向にあると判定するようにしてもよい。また、5次高調波補償信号Yα5の最大値を常に保存しておいて、その最大値の傾きに基づいて発散傾向にあることを判定するようにしてもよい。
位相変更部842は、5次高調波補償部81から入力される5次高調波補償信号Yα5,Yβ5の位相を変更して出力するものである。位相変更部842は、下記(35)式に示す処理を行って、5次高調波補償信号Y’α5,Y’β5を出力する。
Δθ5には初期値「0」が設定されており、発散判定部841から判定信号が入力されるまでは、5次高調波補償信号Yα5,Yβ5の位相を変更せずにそのまま出力する。発散判定部841から判定信号を入力された場合、位相変更部842はΔθ5を変化させて、位相が変更された5次高調波補償信号Y’α5,Y’β5を出力する。発散判定部841から判定信号が入力されなくなると、Δθ5を固定して、位相が変更された5次高調波補償信号Y’α5,Y’β5を出力する。位相変更部842は、Δθ5を変化(例えば増加)させたときに5次高調波補償信号Yα5がより大きくなった場合はΔθ5を逆方向に変化(例えば減少)させることで、制御が収束するためのΔθ5を探索する。
制御が発散傾向にある場合は、Δθ5を変化させて適切なΔθ5を探索し、制御が発散傾向にない場合は、Δθ5を固定して適切に位相が変更された5次高調波補償信号Y’α5,Y’β5が出力される。これにより、制御が発散することを防止することができる。
なお、制御の発散を防止するための構成は、上記に限られない。他の方法で制御の発散を防止するようにしてもよい。
図16は、第5実施形態の他の実施例に係る高調波補償コントローラを説明するための図であり、5次高調波補償部81とその後段に備えられる発散防止部とを示している。
発散防止部84’は、5次高調波の抑制制御の発散を防止するためのものである。発散防止部84’は、制御が発散傾向にあると判定した場合、5次高調波補償部81から入力される5次高調波補償信号Yα5,Yβ5の出力を停止する。発散防止部84’は、位相変更部842に代えて出力停止部843を備えている点で、図15に示す発散防止部84と異なる。
出力停止部843は、発散判定部841から判定信号が入力されない間は5次高調波補償信号Yα5,Yβ5をそのまま出力し、発散判定部841から判定信号を入力された場合は5次高調波補償信号Yα5,Yβ5の出力を停止する。
制御が発散傾向にない場合は、5次高調波補償部81から入力される5次高調波補償信号Yα5,Yβ5がそのまま出力され、制御が発散傾向にある場合は、5次高調波補償信号Yα5,Yβ5の出力が停止される。5次高調波補償信号Yα5,Yβ5が出力されなくなると、5次高調波の抑制制御は行われなくなるので、制御の発散を防止することができる。5次高調波の抑制制御が行われなくなっても、その他の制御には影響を及ぼさない。
なお、出力停止部843の前段に図15に示す位相変更部842を設けておいて、5次高調波の抑制制御を停止している間にΔθ5を探索し、Δθ5を決定した後に出力停止部843の停止を解除するようにしてもよい。
なお、7次高調波補償部82および11次高調波補償部83においても同様の構成を設けて、各高調波抑制制御の発散を防止することができる。また、第2ないし第4実施形態においても、同様にして各高調波抑制制御の発散を防止することができる。
上記第1ないし第5実施形態においては、本発明に係る制御回路を系統連系インバータシステム(インバータシステム)に用いた場合について説明したが、これに限られない。本発明は、例えば、高調波補償装置、電力用アクティブフィルタ、不平衡補償装置、静止型無効電力補償装置(SVC、SVG)、無停電電源装置(UPS)などに用いられる高調波補償を行うインバータ回路を制御する制御回路にも適用することができる。例えば、高調波補償装置は、図8、図12または図13において、電流コントローラ74(74’)または電圧コントローラ94をなくし、高調波補償コントローラ8による高調波抑制に機能を特化したものである。また、直流を三相交流に変換するインバータ回路を制御する場合に限られず、例えば、三相交流を直流に変換するコンバータ回路や、三相交流の周波数を変換するサイクロコンバータなどの制御回路にも適用することができる。以下に、本発明をコンバータ回路の制御回路に適用した場合を、第6実施形態として説明する。
図17は、第6実施形態に係る三相PWMコンバータシステムを説明するためのブロック図である。同図において、図8に示す系統連系インバータシステムAと同一または類似の要素には、同一の符号を付している。
図17に示す三相PWMコンバータシステムCは、電力系統Bから供給される交流電力を直流電力に変換して負荷L’に供給するものである。負荷L’は、直流負荷である。三相PWMコンバータシステムCは、変圧回路4、フィルタ回路3、電流センサ5、電圧センサ6、コンバータ回路10、および制御回路7を備えている。
変圧回路4は、電力系統Bから入力される交流電圧を所定のレベルに昇圧または降圧する。フィルタ回路3は、変圧回路4より入力される交流電圧から高周波成分を除去して、コンバータ回路10に出力する。電流センサ5は、コンバータ回路10に入力される各相の交流電流を検出する。検出された電流信号Iは、制御回路7に入力される。電圧センサ6は、コンバータ回路10に入力される各相の交流電圧を検出するものである。検出された電圧信号Vは、制御回路7に入力される。コンバータ回路10は、入力される交流電圧を直流電圧に変換して、負荷L’に出力する。コンバータ回路10は、三相PWMコンバータであり、図示しない3組6個のスイッチング素子を備えた電圧型コンバータ回路である。コンバータ回路10は、制御回路7から入力されるPWM信号に基づいて、各スイッチング素子のオンとオフとを切り替えることで、入力される交流電圧を直流電圧に変換する。なお、コンバータ回路10はこれに限定されず、電流型コンバータ回路であってもよい。
制御回路7は、コンバータ回路10を制御するものである。制御回路7は、第1実施形態の制御回路7と同様に、PWM信号を生成してコンバータ回路10に出力する。図17においては、入力電流制御および高調波補償を行うための構成のみを記載して、その他の制御のための構成を省略している。図示していないが、制御回路7は、直流電圧コントローラおよび無効電力コントローラも備えており、出力電圧および入力無効電力も制御している。なお、制御回路7が行う制御の手法は、これに限られない。例えば、コンバータ回路10が電流型コンバータ回路の場合、出力電圧制御に代えて、出力電流制御を行うようにすればよい。
本実施形態においても、第1実施形態の場合と同様の効果を奏することができる。三相PWMコンバータシステムCにおいて入力電流の高調波を抑制するための高調波補償が必要となるが、本実施形態においては、線形制御理論を用いて容易に高調波補償のための制御系の設計を行うことができる。
なお、三相PWMコンバータシステムCの構成は上記に限られない。例えば、制御回路7に代えて、制御回路7’,9を用いるようにしてもよい。また、コンバータ回路10の出力側にインバータ回路を設け、直流電力をさらに交流電力に変換して交流負荷に供給する、いわゆるサイクロコンバータとしてもよい。
本発明に係る制御回路、この制御回路を用いた系統連系インバータシステムおよび三相PWMコンバータシステムは、上述した実施形態に限定されるものではない。本発明に係る制御回路、この制御回路を用いた系統連系インバータシステムおよび三相PWMコンバータシステムの各部の具体的な構成は、種々に設計変更自在である。
A 系統連系インバータシステム
A’ インバータシステム
1 直流電源
2 インバータ回路(電力変換回路)
3 フィルタ回路
4 変圧回路
5 電流センサ
6 電圧センサ
7,7’,9 制御回路
72 系統対抗分生成部
73,93 三相/二相変換部
74,74’ 電流コントローラ(制御手段)
76 二相/三相変換部
77 PWM信号生成部
8,8’ 高調波補償コントローラ
81,81’ 5次高調波補償部(高調波補償手段)
82,82’ 7次高調波補償部(高調波補償手段)
83,83’ 11次高調波補償部(高調波補償手段)
84,84’ 発散防止部
841 発散判定部
842 位相変更部
843 出力停止部
94 電圧コントローラ(制御手段)
10 コンバータ回路(電力変換回路)
B 電力系統
C 三相PWMコンバータシステム
L,L’ 負荷

Claims (18)

  1. 三相交流に関する電力変換回路内の複数のスイッチング手段の駆動をPWM信号により制御する制御回路であって、
    前記電力変換回路の三相の出力または入力に基づく3つの信号を第1の信号と第2の信号に変換する三相二相変換手段と、
    前記第1の信号および前記第2の信号にそれぞれ含まれる所定の高調波成分を抑制する制御を行って、第1の高調波補償信号および第2の高調波補償信号を生成する高調波補償手段と、
    前記第1の高調波補償信号および第2の高調波補償信号を3つの補正値信号に変換する二相三相変換手段と、
    前記3つの補正値信号に基づいてPWM信号を生成するPWM信号生成手段と、
    を備えており、
    前記高調波補償手段は、
    前記第1の信号を第1の伝達関数によって信号処理し、位相の調整処理を行うことで、前記第1の高調波補償信号を生成し、
    前記第2の信号を前記第1の伝達関数によって信号処理し、位相の調整処理を行うことで、前記第2の高調波補償信号を生成し、
    前記第1の伝達関数は、所定の制御処理を表す伝達関数をF(s)、前記三相交流の基本波の角周波数をω0、虚数単位をjとし、n次高調波を抑制する場合、
    である、
    ことを特徴とする制御回路。
  2. 前記高調波補償手段は、
    前記第1の信号を前記第1の伝達関数によって信号処理し、前記第2の信号を第2の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第1の高調波補償信号を生成し、
    前記第1の信号を第3の伝達関数によって信号処理し、前記第2の信号を前記第1の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第2の高調波補償信号を生成し、
    前記第2の伝達関数および前記第3の伝達関数は、
    n次高調波(n=3k+1:k=1,2,…)を抑制する場合、それぞれ、
    であり、
    n次高調波(n=3k+2:k=0,1,2,…)を抑制する場合、それぞれ、
    である、
    請求項1に記載の制御回路。
  3. 前記第1の信号および前記第2の信号にそれぞれ含まれる基本波成分をそれぞれの目標値に追従させる制御を行って、第1の基本波補償信号および第2の基本波補償信号を生成する制御手段と、
    前記第1の基本波補償信号と前記第1の高調波補償信号とを加算して第1の補正値信号を生成し、前記第2の基本波補償信号と前記第2の高調波補償信号とを加算して第2の補正値信号を生成する補正値信号生成手段と、
    をさらに備え、
    前記二相三相変換手段は、前記第1の補正値信号および第2の補正値信号を前記3つの補正値信号に変換する、
    請求項1または2に記載の制御回路。
  4. 三相交流に関する電力変換回路内の複数のスイッチング手段の駆動をPWM信号により制御する制御回路であって、
    前記電力変換回路の三相の出力または入力に基づく3つの信号である第1の信号、第2の信号、および第3の信号にそれぞれ含まれる所定の高調波成分を抑制する制御を行って、第1の高調波補償信号、第2の高調波補償信号、および第3の高調波補償信号を生成する高調波補償手段と、
    前記3つの高調波補償信号に基づいてPWM信号を生成するPWM信号生成手段と、
    を備えており、
    前記高調波補償手段は、
    前記第1の信号を第1の伝達関数によって信号処理し、前記第2の信号を第2の伝達関数によって信号処理し、前記第3の信号を前記第2の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第1の高調波補償信号を生成し、
    前記第1の信号を前記第2の伝達関数によって信号処理し、前記第2の信号を前記第1の伝達関数によって信号処理し、前記第3の信号を前記第2の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第2の高調波補償信号を生成し、
    前記第1の信号を前記第2の伝達関数によって信号処理し、前記第2の信号を前記第2の伝達関数によって信号処理し、前記第3の信号を前記第1の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第3の高調波補償信号を生成し、
    前記第1の伝達関数および前記第2の伝達関数は、所定の制御処理を表す伝達関数をF(s)、前記三相交流の基本波の角周波数をω0、虚数単位をjとし、n次高調波を抑制する場合、それぞれ、
    である、
    ことを特徴とする制御回路。
  5. 三相交流に関する電力変換回路内の複数のスイッチング手段の駆動をPWM信号により制御する制御回路であって、
    前記電力変換回路の三相の出力または入力に基づく3つの信号である第1の信号、第2の信号、および第3の信号にそれぞれ含まれる所定の高調波成分を抑制する制御を行って、第1の高調波補償信号、第2の高調波補償信号、および第3の高調波補償信号を生成する高調波補償手段と、
    前記3つの高調波補償信号に基づいてPWM信号を生成するPWM信号生成手段と、
    を備えており、
    前記高調波補償手段は、
    前記第1の信号を第1の伝達関数によって信号処理し、前記第2の信号を第2の伝達関数によって信号処理し、前記第3の信号を第3の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第1の高調波補償信号を生成し、
    前記第1の信号を前記第3の伝達関数によって信号処理し、前記第2の信号を前記第1の伝達関数によって信号処理し、前記第3の信号を前記第2の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第2の高調波補償信号を生成し、
    前記第1の信号を前記第2の伝達関数によって信号処理し、前記第2の信号を前記第3の伝達関数によって信号処理し、前記第3の信号を前記第1の伝達関数によって信号処理し、これらを加算して位相の調整処理を行うことで、前記第3の高調波補償信号を生成し、
    前記第1ないし第3の伝達関数は、所定の制御処理を表す伝達関数をF(s)、前記三相交流の基本波の角周波数をω0、虚数単位をjとし、
    n次高調波(n=3k+1:k=1,2,…)を抑制する場合、それぞれ、
    であり、
    n次高調波(n=3k+2:k=0,1,2,…)を抑制する場合、それぞれ、
    である、
    ことを特徴とする制御回路。
  6. 前記第1の信号、第2の信号、および第3の信号にそれぞれ含まれる基本波成分をそれぞれの目標値に追従させる制御を行って、第1の基本波補償信号、第2の基本波補償信号、および第3の基本波補償信号を生成する制御手段と、
    前記第1の基本波補償信号と前記第1の高調波補償信号とを加算して第1の補正値信号を生成し、前記第2の基本波補償信号と前記第2の高調波補償信号とを加算して第2の補正値信号を生成し、前記第3の基本波補償信号と前記第3の高調波補償信号とを加算して第3の補正値信号を生成する補正値信号生成手段と、
    をさらに備え、
    前記PWM信号生成手段は、前記第1の補正値信号、第2の補正値信号、および第3の補正値信号に基づいてPWM信号を生成する、
    請求項4または5に記載の制御回路。
  7. 前記所定の制御処理を表す伝達関数が、F(s)=KI/s(但し、KIは積分ゲイン)である、請求項1ないし6のいずれかに記載の制御回路。
  8. 前記所定の制御処理を表す伝達関数が、F(s)=KP+KI/s(但し、KPおよびKIは、それぞれ比例ゲインおよび積分ゲイン)である、請求項1ないし6のいずれかに記載の制御回路。
  9. 前記所定の制御処理を表す伝達関数が、F(s)=KP+KI/s+KD・s(但し、KP、KIおよびKDは、それぞれ比例ゲイン、積分ゲイン、微分ゲイン)である、請求項1ないし6のいずれかに記載の制御回路。
  10. 前記3つの信号は、各相の出力電流または入力電流を検出した信号である、請求項1ないし9のいずれかに記載の制御回路。
  11. 前記3つの信号は、各相の出力電圧または入力電圧を検出した信号である、請求項1ないし9のいずれかに記載の制御回路。
  12. 制御系の設計が、ロバスト制御設計を用いて行われている、請求項1ないし11のいずれかに記載の制御回路。
  13. 制御系の設計が、H∞ループ整形法を用いて行われている、請求項12に記載の制御回路。
  14. 前記高調波補償手段から出力される前記第1または第2の高調波補償信号に基づいて、前記高調波成分を抑制する制御が発散傾向にあることを判定する発散判定手段と、
    前記発散判定手段によって発散傾向にあると判定された場合、前記第1および第2の高調波補償信号の出力を停止する停止手段と、
    をさらに備えている、
    請求項1ないし13のいずれかに記載の制御回路。
  15. 前記高調波補償手段から出力される前記第1または第2の高調波補償信号に基づいて、前記高調波成分を抑制する制御が発散傾向にあることを判定する発散判定手段と、
    前記発散判定手段によって発散傾向にあると判定された場合、前記第1および第2の高調波補償信号の位相を、制御が発散しない位相に変更する位相変更手段と、
    をさらに備えている、
    請求項1ないし13のいずれかに記載の制御回路。
  16. 前記発散判定手段は、前記第1または第2の高調波補償信号が所定の閾値を超えたことで、発散傾向にあると判定する、
    請求項14または15に記載の制御回路。
  17. インバータ回路と、前記請求項1ないし16のいずれかに記載の制御回路とを備えた系統連系インバータシステム。
  18. コンバータ回路と、前記請求項1ないし16のいずれかに記載の制御回路とを備えた三相PWMコンバータシステム。
JP2011283473A 2011-09-29 2011-12-26 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび三相pwmコンバータシステム Active JP5892787B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP2011283473A JP5892787B2 (ja) 2011-09-29 2011-12-26 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび三相pwmコンバータシステム
CN201210369406.8A CN103036529B (zh) 2011-09-29 2012-09-27 信号处理装置、滤波器、控制电路、逆变器和转换器系统
CN201710427083.6A CN107171582B (zh) 2011-09-29 2012-09-27 信号处理装置、滤波器、控制电路、逆变器和转换器系统
DK18171874.3T DK3399642T3 (da) 2011-09-29 2012-09-28 Signalprocessor, filter, strømkredsløb til strømomformerkredsløb, forbindelsesvekselrettersystem og PWM-omformersystem
DK18171875.0T DK3396850T3 (da) 2011-09-29 2012-09-28 Signalprocessor, filter, styrekredsløb til strømomformerkredsløb, forbindelsesvekselrettersystem og PWM-omformersystem
DK12186629.7T DK2575252T3 (en) 2011-09-29 2012-09-28 Signal processor, filter, power converter for power converter circuit, connection inverter system and PWM inverter system
EP18171875.0A EP3396850B1 (en) 2011-09-29 2012-09-28 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and pwm converter system
US13/630,381 US20130082636A1 (en) 2011-09-29 2012-09-28 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and pwm converter system
EP18171865.1A EP3399641B8 (en) 2011-09-29 2012-09-28 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and pwm converter system
EP18171874.3A EP3399642B1 (en) 2011-09-29 2012-09-28 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and pwm converter system
EP12186629.7A EP2575252B1 (en) 2011-09-29 2012-09-28 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system
DK18171865.1T DK3399641T3 (da) 2011-09-29 2012-09-28 Signalprocessor, filter, styrekredsløb til strømomformerkredsløb, forbindelsesvekselrettersystem og PWM-omformersystem
US14/644,433 US10110111B2 (en) 2011-09-29 2015-03-11 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system
US16/117,957 US10491101B2 (en) 2011-09-29 2018-08-30 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system
US16/600,726 US10833576B2 (en) 2011-09-29 2019-10-14 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system
US17/036,682 US11381152B2 (en) 2011-09-29 2020-09-29 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system
US17/804,877 US11527948B2 (en) 2011-09-29 2022-06-01 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011215739 2011-09-29
JP2011215739 2011-09-29
JP2011283473A JP5892787B2 (ja) 2011-09-29 2011-12-26 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび三相pwmコンバータシステム

Publications (3)

Publication Number Publication Date
JP2013085435A JP2013085435A (ja) 2013-05-09
JP2013085435A5 JP2013085435A5 (ja) 2014-11-20
JP5892787B2 true JP5892787B2 (ja) 2016-03-23

Family

ID=48530054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011283473A Active JP5892787B2 (ja) 2011-09-29 2011-12-26 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび三相pwmコンバータシステム

Country Status (1)

Country Link
JP (1) JP5892787B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101460442B1 (ko) * 2013-05-29 2014-11-12 울산대학교 산학협력단 반복 제어기를 이용한 고조파 전압 보상 장치
US9225172B2 (en) 2013-06-21 2015-12-29 Hamilton Sundstrand Corporation Systems and methods for tuning the control of a shunt active power filter over a variable frequency
CN113759184B (zh) 2020-06-03 2024-09-24 台达电子企业管理(上海)有限公司 逆变器的孤岛检测方法及装置
CN113765137A (zh) * 2020-06-03 2021-12-07 台达电子企业管理(上海)有限公司 三相交流系统的控制方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08503117A (ja) * 1992-10-30 1996-04-02 エレクトリック パワー リサーチ インスチテュート インコーポレイテッド 同期変換制御式の能動的な電力ライン調整装置
JPH07336891A (ja) * 1994-06-14 1995-12-22 Fuji Electric Co Ltd 無効電力補償装置の制御回路
JPH09171414A (ja) * 1995-12-20 1997-06-30 Hitachi Ltd アクティブフィルタの制御装置
JP3323759B2 (ja) * 1996-10-23 2002-09-09 株式会社日立製作所 パルス幅変調コンバータ装置
JP3372177B2 (ja) * 1996-12-04 2003-01-27 株式会社荏原製作所 直交2軸信号用フィルタ回路
JP2000116148A (ja) * 1998-02-13 2000-04-21 Mitsubishi Electric Corp 電力変換装置
JP4421700B2 (ja) * 1999-06-30 2010-02-24 株式会社ダイヘン 系統連系インバータ
JP4107570B2 (ja) * 2002-07-31 2008-06-25 剛 舟木 自励式変換器の制御方式
US6984960B2 (en) * 2003-08-05 2006-01-10 General Motors Corporation Methods and apparatus for current control of a three-phase voltage source inverter in the overmodulation region
JP4926778B2 (ja) * 2007-03-26 2012-05-09 株式会社ダイヘン 系統連系インバータ装置
JP5964568B2 (ja) * 2011-09-29 2016-08-03 株式会社ダイヘン 信号処理装置およびインバータ回路の制御回路
JP5777996B2 (ja) * 2011-09-29 2015-09-16 株式会社ダイヘン 座標変換処理手段を備えた信号処理装置、電動機および再生可能エネルギーに用いられる系統連系インバータ

Also Published As

Publication number Publication date
JP2013085435A (ja) 2013-05-09

Similar Documents

Publication Publication Date Title
US10833576B2 (en) Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system
CN114024309B (zh) 孤岛微电网系统及其交互振荡抑制方法、系统
JP5865090B2 (ja) 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび単相pwmコンバータシステム
JP5892787B2 (ja) 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび三相pwmコンバータシステム
JP5944670B2 (ja) 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび単相pwmコンバータシステム
JP5964613B2 (ja) モータ駆動用インバータ回路の制御回路、および、当該制御回路を備えたインバータ装置
CN113162045B (zh) 含非线性负荷孤岛微电网谐波抑制的逆变器控制方法及装置
JP2011055591A5 (ja)
JP5964568B2 (ja) 信号処理装置およびインバータ回路の制御回路
JP5938190B2 (ja) 位相調整装置、系統対抗分生成装置、系統連系インバータシステム、および、位相調整方法
JP5944660B2 (ja) 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび三相pwmコンバータシステム
Sheng et al. Dc-Link Ripple Suppression of Cascaded H-Bridge Based MV Grid Emulator Apparatus for Analysis and Testing of Grid-Tied Converters in Distribution System
Phan et al. Enhanced proportional-resonant current controller for unbalanced stand-alone DFIG-based wind turbines
JP5944663B2 (ja) 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび三相pwmコンバータシステム
Wang et al. Source current control strategy of active power filters for unbalanced load compensation in three-phase four-wire distribution networks
Song et al. Stationary frame control strategy for voltage source inverter under unbalanced and distorted grid voltage
JP5938216B2 (ja) 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび単相pwmコンバータシステム
US11527948B2 (en) Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system
Tapia-Olvera et al. Efficient Adaptive Regulation Strategy for Control Position of Induction Motors
JP2013188062A (ja) マトリクスコンバータ回路の制御回路、および、当該制御回路を備えたマトリクスコンバータ装置
Xu et al. Modeling and simulation of grid-connected inverter based on outloop power control and experimental verification
Chai et al. Improved Super-Twisting Sliding Mode Control for Single-Phase T-Type Three-Level Converters Based on Fixed-Time Extended State Observer

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160223

R150 Certificate of patent or registration of utility model

Ref document number: 5892787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250