JP5878029B2 - 圧電デバイス - Google Patents

Description

本発明は、電子機器等に用いられる圧電デバイスに関する。

従来、携帯電話機などの電子機器には、基準信号源またはクロック信号源などの信号源が搭載されており、かかる信号源として、圧電振動素子とＩＣ素子とが搭載された圧電デバイスが知られている。

圧電デバイスは、電子機器において求められている用途に応じた信号を出力する必要がある。出力信号の違いとしては、周波数の違い、波形の違い等がある。周波数が異なる出力信号とは、源振周波数信号および分周信号であり、波形が異なる出力信号とは、例えばサイン波および矩形波である。

特開２００８−２８９１３９号公報

従来、異なる信号を出力する圧電デバイスを実現するためには、その出力信号に応じて専用のＩＣ素子を準備する必要があり、生産コストの低減が困難であった。

本発明の一つの態様による圧電デバイスは、複数のＩＣ素子搭載パッドを有している素子搭載部材と、複数のＩＣ素子搭載パッドに搭載されたＩＣ素子と、素子搭載部材に搭載されており、ＩＣ素子に電気的に接続された圧電振動素子とを備えており、複数のＩＣ素子搭載パッドが、第１のパッド群および第２のパッド群を含んでおり、第１のパッド群における複数のＩＣ素子搭載パッドのそれぞれが、第１の方向に延在するようにして設けられており、第２のパッド群における複数のＩＣ素子搭載パッドが、第１の方向において第１のバッド群における複数のＩＣ素子搭載パッドよりも短くなるように設けられると共に、第２のパッド群における隣り合う複数のＩＣ搭載パッドが第１方向にずれるように配置され、ＩＣ素子が、それぞれ異なる信号が出力される複数の接続端子を有しており、複数の接続端子の一部が、第２のパッド群の複数のＩＣ素子搭載パッドの１つと重なるようにして電気的に接続されている。

本発明の一つの態様による圧電デバイスにおいて、複数のＩＣ素子搭載パッドは、第１のパッド群および第２のパッド群を含んでいる。第１のパッド群における複数のＩＣ素子搭載パッドのそれぞれは、第１の方向に延在しており、第２のパッド群における複数のＩＣ素子搭載パッドは、第１の方向において異なる位置に設けられているとともに第１の方向に直交する第２の方向においても異なる位置に設けられている。ＩＣ素子は、それぞれ異なる信号が出力される複数の接続端子を有しており、複数の接続端子の一部が、第２のパッド群の複数のＩＣ素子搭載パッドの一部に電気的に接続されている。本発明の一つの態様による圧電デバイスは、このような構成を有していることによって、ＩＣ素子の実装位置が異なるだけで異なる信号を出力することができ、生産コストに関して改善されている。

本発明の第１の実施形態における圧電デバイスを示す縦断面図である。 図１に示された圧電デバイスにおいてＩＣ素子を取り外した状態を示す下面図である。 図２に示された圧電デバイスにおけるＩＣ素子の搭載位置の一つの例を示す下面図である。 図２に示された圧電デバイスにおけるＩＣ素子の搭載位置の他の例を示す下面図である。 本発明の第２の実施形態における圧電デバイスにおいてＩＣ素子を取り外した状態を示す下面図である。 図５に示された圧電デバイスにおけるＩＣ素子の搭載位置の一つ例を示す下面図である。 図５に示された圧電デバイスにおけるＩＣ素子の搭載位置の他の例を示す下面図である。 図５に示された圧電デバイスにおけるＩＣ素子の搭載位置の他の例を示す下面図である。

以下、本発明の例示的な実施形態について図面を参照して説明する。

（第１の実施形態）
図１に示されているように、本発明の第１の実施形態における圧電デバイス１００は、素子搭載部材１１０と、素子搭載部材１１０に搭載されたＩＣ素子１２０および圧電振動素子１３０とを含んでいる。なお、図１は、図３に示されている圧電デバイス１００のＡ―Ａにおける縦断面図を示している。

素子搭載部材１１０は、図１に示されているように、基板部１１０ａと、基板部１１０ａの下面に設けられた第１の枠部１１０ｂと、基板部１１０ａの上面に設けられた第２の枠部１１０ｃとを含んでいる。ここで、素子搭載部材１１０の下面の凹部空間を第１の凹部空間Ｋ１、上面の凹部空間を第２の凹部空間Ｋ２とする。素子搭載部材１１０を構成する基板部１１０ａと第１の枠部１１０ｂと第２の枠部１１０ｃとは、例えば、ガラス−セラミックス、アルミナセラミックス等のセラミック材料からなる。

また、基板部１１０ａは、例えば、図１、図２に示されているように、矩形の平板状である。第１の枠部１１０ｂは、基板部１１０ａの下面の縁部に沿って設けられており、基板部１１０ａとで第１の凹部空間Ｋ１が形成されている。また、第２の枠部１１０ｃは、基板部１１０ａの上面の縁部に沿って設けられており、基板部１１０ａとで第２の凹部空間Ｋ２が形成されている。尚、外部端子１１６は、第１の枠部１１０ｂの下面の四隅部に設けられている。

また、素子搭載部材１１０は、図２に示されているように、基板部１１０ａの一方の主面にＩＣ素子１２０が搭載される複数のＩＣ素子搭載パッド１１３が設けられている。

ＩＣ素子搭載パッド１１３は、図１に示されているように、ＩＣ素子１２０が有する接続端子１２１と対向する位置に設けられている。また、ＩＣ素子１２０が搭載されるＩＣ素子搭載パッド１１３は、図１に示されているように、例えば、半田等の導電性接合材１２２によって、ＩＣ素子１２０が有する接続端子１２１と電気的に接続されている。また、例えば、ＩＣ素子１２０に設けられている８個の接続端子１２１に接続されているＩＣ素子搭載パッド１１３のうちの所定の２つは、圧電振動素子１３０と電気的に接続されている。

また、圧電振動素子１３０は、所定の結晶軸でカットされた圧電素板に外部からの変動電圧が一対の接続用電極と励振用電極を介して圧電素板に印加されると、所定の周波数で厚みすべり振動を起こすようになっている。また、圧電素板としては、例えばＡＴカットの水晶が用いられる。また、圧電振動素子１３０が収容される素子搭載部材１１０の他方の第２の凹部空間Ｋ２は、第２の枠部１１０ｃと蓋部材１４０とで気密封止されている。

外部端子１１６は、図２に示されているように、素子搭載部材１１０の第１の凹部空間Ｋ１を形成する第１の枠部１１０ｂの四隅部に設けられている。外部端子１１６は、例えば、出力端子１１６ａ、ＧＮＤ端子１１６ｂ、制御端子１１６ｃ、電源端子１１６ｄとして機能する端子である。尚、外部端子１１６の出力端子１１６ａは、素子搭載部材１１０の内層配線を介して後述するＩＣ素子搭載パッド１１３の第２のパッド群１１８に電気的に接続されている。

第１の実施形態における圧電デバイス１００は、図２に示されているように、複数のＩＣ素子搭載パッド１１３が、第１のパッド群１１７および第２のパッド群１１８を含んでいる。第１のパッド群１１７における複数のＩＣ素子搭載パッド１１３のそれぞれは、第１の方向に延在しており、第２のパッド群１１８における複数のＩＣ素子搭載パッド１１３が、第１の方向において異なる位置に設けられているとともに第１の方向に直交する第２の方向においても異なる位置に設けられている。ここで、図２において、第１の方向とは、仮想のＹ軸方向のことをいい、圧電デバイス１００の短辺方向である。また、第２の方向とは、仮想のＸ軸方向のことをいい、圧電デバイス１００の長辺方向である。第２のパッド群１１８における複数のＩＣ素子搭載パッド１１３は、仮想のＹ軸方向において互いにずれた位置に設けられており、仮想のＸ軸方向においても互いにずれた位置に設けられている。また、ＩＣ素子１２０が、それぞれ異なる信号が出力される複数の接続端子１２１を有しており、複数の接続端子１２１の一部が、第２のパッド群１１８の複数のＩＣ素子搭載パッド１１３の一部に電気的に接続されている。

ここで、第１の実施形態における圧電デバイス１００は、図２に示されているように、第１のパッド群１１７のＩＣ素子搭載パッド１１３が６個設けられ、第２のパッド群１１８のＩＣ素子搭載パッド１１３が２個設けられている。また、第１の実施形態における圧電デバイス１００は、例えば、図３、図４に示されているように、第２のパッド群１１８のＩＣ素子搭載パッド１１３の２個の一方が、ＩＣ素子１２０の接続端子１２１の１つと導電性接合材１２２を介して電気的に接続されている。

即ち、図３に示されているように圧電デバイス１００は、ＩＣ素子１２０が第１の方向に延在されている第１のパッド群１１７の上方に配置されることで、ＩＣ素子１２０の接続端子１２１ａが第２のパッド群１１８の上方に配置されているＩＣ素子搭載パッド１１３ａに接続される。また、図４に示されている圧電デバイス１００は、ＩＣ素子１２０が第１の方向に延在されている第１のパッド群１１７の下方に配置されることで、ＩＣ素子１２０の接続端子１２１ｂが第２のパッド群１１８の下方に配置されているＩＣ素子搭載パッド１１３ｂと接続される。また、ＩＣ素子１２０の接続端子１２１a、１２１ｂは、第２のパッド群１１８のＩＣ素子搭載パッド１１３ａ、１１３ｂに接続される接続端子１２１ａ、１２１ｂのどちらかに導電性接合材１２２が形成されているが両方の接続端子１２１ａ、１２１ｂに導電性接合材１２２を形成しても構わない。また、両方の接続端子１２１ａ、１２１ｂに導電性接合材１２２を形成する場合は、第２のパッド群１１８に導電性接合材１２２を接続するダミーとなるＩＣ素子搭載パッドを設けても構わない。

これにより、第１の実施形態における圧電デバイス１００は、第２のパッド群１１８のＩＣ素子搭載パッド１１３の一つがＩＣ素子１２０の接続端子１２１に接続されている。よって、第１の実施形態における圧電デバイス１００は、１つのＩＣ素子１２０に異なる出力信号用の接続端子１２１を２つ設け、第２のパッド群１１８の１つのＩＣ素子搭載パッド１１３と接続するようにしたことで、１つのＩＣ素子１２０で異なる出力信号のうちの１つを出力できる圧電デバイス１００を実現できる。ここで、上述の異なる出力信号とは、周波数が異なる出力信号または波形の異なる出力信号である。また、周波数が異なる出力信号とは、例えば源振周波数信号および分周信号などである。また、波形が異なる出力信号とは、例えばサイン波および矩形波などである。

よって、第１の実施形態における圧電デバイス１００は、ＩＣ素子１２０の素子搭載部材１１０への搭載位置を変えることにより、１つのＩＣ素子１２０で異なる出力信号のうちの１つを出力できる圧電デバイス１００を実現できる。

（第２の実施形態）
次に、図５に示されているように本発明の第２の実施形態における圧電デバイス１００は、素子搭載部材１１０の一方の主面のＩＣ素子搭載パッド１１３の第１のパッド群１１７と第２のパッド群１１８が配置されている。第２の実施形態における圧電デバイス１００は、第１のパッド群１１７のＩＣ素子搭載パッド１１３が７個設けられ、第２のパッド群１１８のＩＣ素子搭載パッド１１３が３個設けられている。また、第２の実施形態における圧電デバイス１００は、例えば、図６に示されているように、第２のパッド群１１８のＩＣ素子搭載パッド１１３の３個のうちの１つが、ＩＣ素子１２０の異なる出力信号用の接続端子１２１の３つのうちの１つと導電性接合材１２２を介して電気的に接続されている。

即ち、第２の実施形態の１つの例として、図６に示されている圧電デバイス１００は、ＩＣ素子１２０が第１の方向に延在されている第１のパッド群１１７の上方に配置されることで、ＩＣ素子１２０の接続端子１２１ａが第２のパッド群１１８の上方に配置されているＩＣ素子搭載パッド１１３と接続される。また、他の例として、図７に示されている圧電デバイス１００は、ＩＣ素子１２０が第１の方向に延在されている第１のパッド群１１７のセンターに配置されることで、ＩＣ素子１２０の接続端子１２１ｂが第２のパッド群１１８のセンターに配置されているＩＣ素子搭載パッド１１３ｂと接続される。また、同様に、図８に示されている圧電デバイス１００は、ＩＣ素子１２０が第１の方向に延在されている第１のパッド群１１７の下方に配置されることで、ＩＣ素子１２０の接続端子１２１ｃが第２のパッド群１１８の下方に配置されているＩＣ素子搭載パッド１１３ｃと接続される。

よって、第２の実施形態における圧電デバイス１００は、１つのＩＣ素子１２０に異なる出力信号用の接続端子１２１を３つ設け、第２のパッド群１１８の１つのＩＣ素子搭載パッド１１３と接続するようにしたことで、１つのＩＣ素子１２０で異なる出力信号のうちの１つを出力できる圧電デバイス１００を実現できる。よって、本実施形態における圧電デバイス１００は、出力信号毎にＩＣ素子１２０を準備する必要がなく、また、素子搭載部材１１０も出力信号毎に変更する必要がないので、ＩＣ素子１２０と素子搭載部材１１０の部材管理が容易になり、部材コストの低減及び生産性の改善が可能となる。

また、前記した実施形態以外にも、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、上述の実施形態に示した圧電デバイス１００の他方の第２の凹部空間Ｋ２に搭載される素子として、ＡＴカットの圧電振動素子１３０とを示したが、これに限定することなく、例えば、音叉型振動素子や弾性表面波素子を用いても構わない。

１００・・・圧電デバイス
１１０・・・素子搭載部材
１１０ａ・・・基板部
１１０ｂ・・・第１の枠部
１１０ｃ・・・第２の枠部
１１３・・・ＩＣ素子搭載パッド
１１６・・・外部端子
１１６ａ・・・出力端子
１１６ｂ・・・ＧＮＤ端子
１１６ｃ・・・制御端子
１１６ｄ・・・電源端子
１１７・・・第１のパッド群
１１８・・・第２のパッド群
１２０・・・ＩＣ素子
１２１・・・接続端子
１２２・・・導電性接合材
１３０・・・圧電振動素子
１４０・・・蓋部材
Ｋ１・・・第１の凹部空間
Ｋ２・・・第２の凹部空間

Claims (1)

1. 複数のＩＣ素子搭載パッドを有している素子搭載部材と、
   前記複数のＩＣ素子搭載パッドに搭載されたＩＣ素子と、
   前記素子搭載部材に搭載されており、前記ＩＣ素子に電気的に接続された圧電振動素子とを備えており、
   前記複数のＩＣ素子搭載パッドが、第１のパッド群および第２のパッド群を含んでおり、前記第１のパッド群における前記複数のＩＣ素子搭載パッドのそれぞれが、第１の方向に延在するようにして設けられており、
   前記第２のパッド群における前記複数のＩＣ素子搭載パッドが、第１の方向において前記第１のバッド群における前記複数のＩＣ素子搭載パッドよりも短くなるように設けられると共に、前記第２のパッド群における隣り合う前記複数のＩＣ搭載パッドが第１方向にずれるように配置され、
   前記ＩＣ素子が、それぞれ異なる信号が出力される複数の接続端子を有しており、前記複数の接続端子の一部が、前記第２のパッド群の前記複数のＩＣ素子搭載パッドの１つと重なるようにして電気的に接続されていることを特徴とする圧電デバイス。

Images