JP5865533B2 - 同期化結晶発振器ベースのクロックを採用するシステム - Google Patents

Description

本発明は、クロックシステムに関し、特に、数多くの結晶発振器を採用するクロックシステムに関する。

クロック信号は、デジタルシステムにおける最も重要な制御信号である。ロジック遷移のタイミングは、変調方式とは関係なくシステムのクロックによって決定される。チップ上、基板上、または基板全域の任意のレベルでのシステムの性能は、構成要素の中でとりわけクロック信号の調整に基づいている。周知のアプリケーションの例が以下で説明されうる。
同期システム
同期システムは、あらゆる送信／受信交換において周波数ロックされ、信号とクロックの位相関係を設定するためにゼロスキューを有する設計を必要とするクロック信号を提供する。同期システムにおけるクロック信号の調整の難しさは、チップ、回路、およびシステムレベルごとに異なる。チップ上では、単一クロックがあらゆる素子を駆動するために容易に分配され、データ−クロックスキューが容易に制御される。回路（複数チップ）およびシステム（複数基板）レベルでは状況がさらに複雑である。同期は、（１）中心クロックが回路全域に分配されること、（２）回路構成要素にとって局所的な独立クロックが周波数ロックされること、あるいは、（３）低周波基準クロックが回路全域に分配されて各構成要素におけるデータレートまで拡大されること、のいずれかを必要とする。現行のシステムで採用されるこれらの解決策の各々は、構成要素のコスト、設計の複雑さ、ジッターおよびノイズの増加、および信頼性の低下においていっそうの問題を引き起こす。加えて、構成要素数および分離距離によって難しさがさらに増す。

理想的な同期回路では、あらゆる構成要素のロジックレベルのあらゆる変化が共通クロック信号のレベル変化によって同時に規定され、すべての事象のタイミングが安全にとられ、種々の事象のタイミングを監視し調整するための能動部品が不要である。しかし、現実は理想とは全く異なる。実際の回路において、ロジックの遷移は、有限の立ち上がり／立ち下り時間を有し、信号の伝播には時間がかかり、レジスタは非ゼロラッチ時間を有する。これら全ての要因、および更なる要因は、最大限可能なシステム速度を決定するよう組み合わせられる。チップレベルでは、クロック品質と各構成要素の遅延との組合せが最大クロック速度を制限する。回路およびシステムレベルでは、事態が異なり、すべての事象が同時でないかもしれないが、それでも、あらゆる事象のタイミングが、何らかの方法でシステムレベルで調整されることを必要とする。基板内のシステム（たとえば、サーバー・ブレード・アプリケーション）では、１つのクロックドメインで動作するモジュールが、第２のクロックドメインで動作する別のモジュールにデータを送る必要がある。

現在のところ、最も一般的な同期システムは、マスタークロックをシステムの各構成要素に広げることによって共通クロック信号を分配する。単一入力クロック信号が複数の出力バッファによって再駆動される。バッファは伝播遅延を有するが、出力間のスキューを排除するために位相ロックループ（ＰＬＬ）組み込んだファンアウトが利用される。しかし、ＰＬＬはジッターを生じる。複数のファンアウト部分が必要なときは、ファンアウトモデル間スキューを排除するために回路内に調整可能な遅延を含むことが重要である。現在の多くのアプリケーションでは、低周波クロックがシステム全域に広げられ、クロックは各構成要素におけるデータレートに拡大される。ＰＬＬ乗算器の電圧制御発振器（ＶＣＯ）のジッターはクロック信号に加算され、乗算の結果、クロック自体のジッターが倍率の二乗に比例して増加する。

もう一つの最新のクロック分配方法は、システム全域で単一クロック信号を単純にデイジーチェーンすることである。各構成要素では、システムを同期させるために十分に調整された遅延が提供されなければならない。実際に、クロック信号が各タップで反射されないほど完全にインピーダンスを整合させることは困難である。多様な反射は信号に干渉してノイズおよびジッターを生じる。

スキューは２つの信号間の一定のタイミングである。スキューの主な原因は、トレース長の差であるが、トレース幅およびインピーダンス、誘電率の変化、ならびに温度など、信号伝播に影響を与えるものはいずれもスキューの一因となりうる。レシーバがクロック信号の立上りエッジでデータをサンプリングする場合、クロックがレシーバに正しい時刻に立上りエッジを提供する限り、関連するスキューはない。しかし、ジッターを考慮して、データを遷移させるために使用されたクロックエッジと同じクロックエッジを使用してレシーバでその遷移をストローブするようにすると、システムの実効ジッターを劇的に減少させることができる。データシステムとクロック信号がともに同じジッターを有する場合、これらは互いに追跡しうる。レシーバに使用されるクロックがデータと同じジッターを有するようにすることは、非同期構造を採用する動機付けの一つである。
非同期システム
非同期システムは、同期システムよりも多くの自立的な構成要素を有しており、周波数や位相がロックされることはなく、構成要素間の遅延およびスキューは問題とならない。トランスミッタでは、クロック信号がロジック遷移を決定し、レシーバでは、同期タイミングを普通に仮定した単純な入力データよりもむしろ、各ビットがその中心でサンプリングされうるように、単独のクロックが少なくとも一時的に位相および周波数ロックされなければならない。

最新の非同期構造は、基板間レベルにおける同期設計に対していくつかの利点を有しており、回路レベルでは利点が少なく、チップレベルではごくまれな例を除いて利点がない。非同期システムは、一般的な同期システムによって提起される問題のいくつかを解決する。たとえば、ファンアウトおよび関連するジッターの増加は問題を提起することがなく、スキューは問題でなく、複数のクロックを有することが壊滅的な中心クロックの機能停止の可能性を軽減する。非同期構造の自立性は、拡張性および冗長性を提供する。基板間の調整が減少することによって、必要に応じた追加と削除が容易になる。

しかし、種々の構成要素はシステムに内でなお情報をやり取りしなければならず、そのためには、同期の要素が必要である。同期構造から非同期構造に移る場合に第１に犠牲となるのは、システム内の各事象の途切れのない透過的なタイミングである。これは、あらゆる事象が一致して発生するシステム内でのみ実現されうる超高性能を放棄することを意味する。非同期システムにおける情報のやり取りに必要な同期のレベルを実現する一つの方法は、制御されるデータ信号を１つのクロックによって送信し、その受信を別のクロックによって制御することである。もう一つの方法は、クロック修復システムを採用することである。ここで、ＰＬＬのＶＣＯは入力データの遷移にロックされてレシーバをストローブするために使用され、入力データを再現するために使用されるクロックはデータ自体に組み込まれる。ストローブの位置を設定の中心にうまく置いてレシーバの安全域を確保しなければならないクロック修復回路内を除いて、スキューに関連する問題は排除される。クロック修復回路の帯域幅を広げるとデータのジッターを追尾するクロックのジッターが増す。ある設計では、低周波クロック信号がレシーバに分配されてクロック修復回路を支援する。ＰＬＬベースのクロック修復回路は高価な構成要素であり、デジタル代替手段である位相補間器（ＰＩ）はさほど高価でないものの特性を明らかにすることが比較的難しい。また、ＰＩは非線形効果を受ける傾向があり、通常、分配されたクロックを必要とする。

非特許文献１に、２つの同期化バスを有しそれらにクロックモジュールを交互に接続するという一般的概念が掲載されている。非特許文献１には、Ｓｙｎｃ Ａバスに接続されている第１のＳＸＯモジュールのＳｙｎｃ Ｉｎ、Ｓｙｎｃ Ｂバスに接続されている第１のＳＸＯのモジュールのＳｙｃ Ｏｕｔ、Ｓｙｎｃ Ｂバスに接続されている第２のＳＸＯのモジュールのＳｙｎｃ Ｉｎ、Ｓｙｎｃ Ａバスに接続されている第２のＳＸＯモジュールのＳｙｎｃ Ｏｕｔを有する同期クロック回路が記載されている。

ランサム・スティーブンス（Ｒａｎｓｏｍ Ｓｔｅｐｈｅｎｓ）、ロマン・ボロディッツキー（Ｒｏｍａｎ Ｂｏｒｏｄｉｔｓｋｙ）、ジョルジ・ゴメス（Ｊｏｒｇｅ Ｇｏｍｅｚ）著、「マルチ・クロック・システムの将来（Ｔｈｅ Ｆｕｔｕｒｅ ｏｆ Ｍｕｌｔｉ−Ｃｌｏｃｋ Ｓｙｓｔｅｍｓ）」、デザインコン２００８（ＤｅｓｉｇｎＣｏｎ ２００８）、２００８年、１４−ＷＡ１

本発明は、前述のシステムの改良と、提起された問題、あるいは提起され以って解決されていない問題の一部の解決法とに関する。

したがって、本発明は、同期クロック信号を必要とする複数のシステムノードを有する電子システム用の同期クロックシステムを提供する。クロックシステムは、第１の同期バスと第１の同期バスから絶縁された第２の同期バスとを含む。少なくとも１対のＳＸＯモジュールが含まれ、好ましくは複数対のＳＸＯモジュールが含まれる。各ＳＸＯモジュールは、Ｓｙｎｃ ＩＮ端子およびＳｙｎｃｈ ＯＵＴ端子を有する。ＳＸＯモジュールは、バスに交互に接続される。すなわち、ＳＸＯモジュールの一方は、そのＳｙｎｃｈ ＩＮ端子によって第１の同期バスに接続され、そのＳｙｎｃｈ ＯＵＴ端子によって第２の同期バスに接続される。ＳＸＯモジュールの他方は、そのＳｙｎｃｈ ＩＮ端子によって第２の同期バスに接続され、そのＳｙｎｃｈ ＯＵＴ端子によって第１の同期バスに接続される。システムノードの各々は、第１のバスに沿った任意の場所において適宜選択されたあらゆる接続点のうちの異なる１つにおいて接続される。第１および第２の同期バスは、各々が２つの端部を有し、各バスに対してこれら２つの端部は終端される。あるいは、バスはループ構成で配置される。ＳＸＯモジュールが接続されるバスに沿った点は、およそ等間隔で隔てられる。システムノードは信号調整回路を用いてバスに接続され、信号調整回路は、補正回路、増幅器、周波数逓倍器、論理変換器、およびファンバッファを含んでいてもよい。

本発明の他の目的および長所は、以下において明らかになるであろう。

本発明に従って、複数の結晶ベースの発振器モジュールを使用する同期クロックシステムを採用する電子システムの回路図である。 図１に示されたシステムで使用されうるタイプの結晶ベースの発振器モジュールの例の回路図である。

図１に示されるように、クロックシステムを必要とする電子システム１１２用のクロックシステム１１０が示されている。クロックシステム１１０は、２つの同期バス、同期バスＡおよび同期バスＢを含む。同期バスＡおよび同期バスＢには、複数の実質的に全く同じ同期化結晶発振器モジュール（ｓｙｎｃｈｒｏｎｉｚｅｄ ｃｒｙｓｔａｌ ｏｓｃｉｌｌａｔｏｒ）ＳＸＯが接続される。「実質的に全く同じ」が意味するところは、すべてのＳＸＯモジュールが同じまたは正確に等しい構成要素を有するように指定されることであり、ばらつきだけはこれら構成要素内の許容誤差に基づいている。このシステムに相応しいＳＸＯモジュールの一例の回路図が図２に示されており、２００９年３月５日に出願された同時係属中の米国特許出願（シリアル番号第１２／３９８，８０７号）にさらに詳しく記載されている。この出願に開示された情報は、その全体が参照によって本明細書に組み入れられる。

バスＳｙｎｃｈ ＡおよびＳｙｎｃｈ Ｂは、実質的に電子システム全体に張り巡らされおり、ＳＸＯモジュールはバスに接続され、それら自体はバスに沿っておよそ等間隔で隔てられる。「およそ等間隔で隔てられる」という表現が意味するところは、バスに沿った隣接するＳＸＯモジュール間の最大間隔がバスに沿ったＳＸＯモジュール間の最小間隔よりも約２０％大きいことである。各ＳＸＯモジュールはＳｙｎｃｈ ＩＮ端子およびＳｙｎｃｈ ＯＵＴ端子を有し、各ＳＸＯモジュールに対して、これら２つの端子の一方はＳｙｎｃｈ Ａバスに接続され、他方はＳｙｎｃｈ Ｂ端子に接続される。さらに、バスに沿って移動すると、ＳＸＯモジュールはバスに交互に接続されており、すなわち、各ＳＸＯモジュールは、前のモジュールが接続される経路と反対の経路に接続される。さらに詳しく説明すると、１つのＳＸＯモジュールがＳｙｎｃｈ Ａバスに接続されたそのＳｙｎｃｈ ＩＮ端子とＳｙｎｃｈ Ｂバスに接続されたそのＳｙｎｃｈ ＯＵＴ端子とを有する場合、バスに沿ってそのモジュールに隣接するＳＸＯモジュールの各々は、反対経路に接続されることになり、それらのＳｙｎｃｈ ＩＮ端子はＳｙｎｃｈ Ｂバスに接続され、それらのＳｙｎｃｈ ＯＵＴ端子はＳｙｎｃｈ Ａバスに接続される。各Ｓｙｎｃｈ
ＯＵＴ端子においてバスと直列に接続された図示の抵抗器Ｒ５およびＲ６は、各モジュールの一部であり、インピーダンス整合の目的を果たす。

好ましい実施形態において、バスＳｙｎｃｈ ＡおよびＳｙｎｃｈ Ｂは、プリント配線基板上に物理的に形成された配線（ｔｒａｃｅ）の特性インピーダンスを一般に整合させることによって終端される。多くの場合、このことは５０Ω抵抗器の使用を意味することになる。別の実施形態において、バスはエンドレスであってもよく、各バスの両端は２つのバスの分離をなお維持しながらループ状に共に接続される。

図１に示されるように、同期クロック信号を必要とする電子システム１１２のシステムノード１１４は、選択されたバスに沿った任意の場所においてバスＳｙｎｃｈ ＡおよびＳｙｎｃｈ Ｂの選択された一方に接続される。単一バスがノードの接続用に選択される理由は、位相同期およびスキューの問題を最小限に抑制するためである。示された図１では、Ｓｙｎｃｈ Ａバスが選択された。位相同期およびスキューが問題でなければ、特定のシステムノード１１４がいずれのバスにも接続されうる。

同期クロック信号は、バスに沿ったいかなる点で取り出されてもよい。静的位相誤差を補正する必要がある場合、同期信号が補正回路１１６を通過し、補正回路１１６は静的位相誤差を補正するために既知の遅延量を挿入する。いずれにしても、信号は、この後、信号調整回路１１８に供給される。信号調整回路１１８は増幅器１２０を含む。オプションとして、システムクロック周波数がバス周波数に対して実際よりも高い場合、信号調整回路は周波数逓倍器１２２を含んでいてもよい。また、バスＳｙｎｃｈ ＡおよびＳｙｎｃｈ Ｂは基本的に正弦波を流しているので、電子システム１１２で使用されているどんな論理にも適合するように論理変換器１２４が含まれていてもよい。たぶん、論理変換器１２４は、差動変換器であるはずである。その意味で、ＳＸＯモジュールから発生し、しかし直ちに適切に調整されたクロック信号は、システムノード１１４に直接供給されても良い。あるいは、クロック信号は、必要に応じてファンバッファ１２６に供給されても良い。

一般に、システムは、偶数のＳＸＯモジュールの場合、すなわち、ＳＸＯモジュールが対として適用される場合に功を奏する。システムとしての機能を実現するための絶対最小値は１対ということになるが、１対を有するシステムは１つのＳＸＯモジュールが故障するだけで機能を失うことになる。すなわち、１対のＳＸＯモジュールがあってかつモジュールの一方が故障しているバスから同期信号が取り出される（ｔａｐｐｅｄ ｏｆｆ）場合、信号タップは同期信号を持たないことになる。本発明の機能および長所を提供するためには、より多くの対が必要である。必ずしも具体的な「最適」数があるわけではないが、最適値はバスの長さに依存するはずである。２対間の最大距離が同期信号の減衰によって問題を起こす可能性のある距離を超えないように、複数の対が提供されるべきである。一般に、その最大距離はバスに沿って数インチの長さであろう。

システムノード１１４の数は、ＳＸＯ対の数よりもはるかに多くてもよい。ＳＸＯがおよそ等間隔に互いに数インチ以内で離れている限り、タップオフの数は実際と同程度の大きさであり必ずしも等しいとは限らない。事実上、特定の対のＳＸＯモジュール間のバスのセクションには１つのタップオフがある（あるいは、全くない）かもしれず、次の対の間に１０個以上のタップオフがあるかもしれない。全入力インピーダンスがバスに負担をかけ過ぎて同期信号の減衰をもたらした場合がおよそ唯一の限界となろう。

このシステム１１２は複数の長所を含む。１つの長所は同時性である。すなわち、特定バス上のすべての点で周波数が同期していると、動的な位相誤差が仮にあっても無視されうるほど小さい。さらに、各ノードに対して一定である静的位相誤差は、必要に応じて補正されうる。スキューは、まさしくわずかであり、ファンアウトバッファ１２６が使用される場合はそのスキューによって決定されることになる。

もう１つの長所は、信頼性を向上させる冗長性である。任意数の個々のＳＸＯモジュールの故障がシステム故障をもたらす可能性はない。その他すべてのユニットは、同期したままで、バス上に安定した同期信号を提供し、システムによってタップオフされる。当然ながら、マスタークロックがなければ１つの故障点もない。さらに、潜在的な問題を有するＳＸＯモジュールは他のＳＸＯモジュールからのバスＳｙｎｃｈ ＩＮ信号に起因するジャンプスタートを与えられるので、発振器の起動問題が回避される。

さらにもう１つの長所は、信号の完全性、すなわち、ノイズがないことである。いずれのバス上の信号も、各ＳＸＯモジュールの反復フィルター処理によって浄化される。いずれのバス信号の位相ノイズおよびジッターのレベルも、システム内の最良のＳＸＯモジュールと同等である。

上記の装置は記載される本来の目的を達成するように効果的に適合されるが、本発明は本明細書に記載される同期化結晶発振器モジュールの特定の好ましい実施形態に限定されるものではないことを理解されたい。むしろ、本発明は以下に記載される特許請求の範囲の要旨に相応しいすべての等効物を含むものと理解されたい。

１１０ クロックシステム
１１２ 電子システム
１１４ システムノード
１１６ 補正回路
１１８ 信号調整回路
１２０ 増幅器
１２２ 周波数逓倍器
１２４ 論理変換器
１２６ ファンバッファ
Ｒ５、Ｒ６ 抵抗器
１０ 同期結晶発振器（ＳＸＯ）モジュール
１２ ステージ維持増幅器
１４ 利得制御ネットワーク
１６ 同期化範囲拡大回路
１８ 調整回路
２０ 整合ネットワーク
２２ 制御入力
２４ 遅延回路
Ｃ１〜Ｃ１１ キャパシタ
Ｌ１〜Ｌ３ インダクタ
Ｒ１ バイアス抵抗器
Ｒ２ ダンピング抵抗器
Ｒ３〜Ｒ７ 抵抗器
Ｕ１、Ｕ２、Ｕ４ ＣＭＯＳインバータゲート
Ｕ３ トライステートバッファ
Ｕ５ ＣＭＯＳインバータ
Ｖｃｃ コレクタ電源ライン
Ｚ１ 共振器

Claims (11)

1. 同期クロック信号を必要とする複数のシステムノードを有する電子システム用の同期クロックシステムであって、該同期クロックシステムは、
   第１の同期バスと、
   前記第１の同期バスから絶縁された第２の同期バスと、
   少なくとも１対のＳＸＯモジュールであって、各ＳＸＯモジュールはＳｙｎｃｈ ＩＮ端子およびＳｙｎｃｈ ＯＵＴ端子を有し、前記１対の一方は、該一方のＳｙｎｃｈ ＩＮ端子を用いて前記第１の同期バスに接続され、かつ前記一方のＳｙｎｃｈ ＯＵＴ端子を用いて前記第２の同期バスに接続されており、前記１対の他方は、該他方のＳｙｎｃｈ ＩＮ端子を用いて前記第２の同期バスに接続され、かつ前記他方のＳｙｎｃｈ ＯＵＴ端子を用いて前記第１の同期バスに接続されている、前記少なくとも１対のＳＸＯモジュールと
   を備え、
   前記複数のシステムノードの各々は、前記第１の同期バスに沿った任意の場所において適宜選択された複数の接続点のうちの異なる１つにおいて接続されており、前記複数のシステムノードの各々は、前記第２の同期バスには接続されておらず、
   前記第１の同期バスおよび前記第２の同期バスは、同期クロックシステムが搭載されるプリント配線基板上に物理的に形成された配線の特性インピーダンスを整合させることによって終端される、同期クロックシステム。
2. 前記ＳＸＯモジュールが接続されるバスに沿った点はおよそ等間隔で隔てられる、請求項１に記載の同期クロックシステム。
3. 前記システムノードは信号調整回路を用いて前記バスに接続される、請求項１に記載の同期クロックシステム。
4. 前記信号調整回路は補正回路を用いて前記バスに接続される、請求項３に記載の同期クロックシステム。
5. 前記信号調整回路は増幅器を含む、請求項３に記載の同期クロックシステム。
6. 前記信号調整回路は周波数逓倍器を含む、請求項５に記載の同期クロックシステム。
7. 前記信号調整回路は論理変換器を含む、請求項５に記載の同期クロックシステム。
8. 前記信号調整回路はファンバッファを用いて前記システムノードに接続される、請求項３に記載の同期クロックシステム。
9. 同期クロック信号を必要とする複数のシステムノードを有する電子システム用の同期クロックシステムであって、該同期クロックシステムは、
   第１の同期バスと、
   前記第１の同期バスから絶縁された第２の同期バスと、
   少なくとも２対のＳＸＯモジュールであって、各ＳＸＯモジュールはＳｙｎｃｈ ＩＮ端子およびＳｙｎｃｈ ＯＵＴ端子を有し、前記ＳＸＯモジュールの一方は、該一方のＳｙｎｃｈ ＩＮ端子を用いて前記第１の同期バスに接続され、かつ前記一方のＳｙｎｃｈ ＯＵＴ端子を用いて前記第２の同期バスに接続されており、隣接する前記ＳＸＯモジュールの各々は、該隣接するＳＸＯモジュールの各々のＳｙｎｃｈ ＩＮ端子を用いて前記第２の同期バスに接続され、かつ前記隣接するＳＸＯモジュールの各々のＳｙｎｃｈ ＯＵＴ端子を用いて前記第１の同期バスに接続されている、前記少なくとも２対のＳＸＯモジュールと
   を備え、
   前記複数のシステムノードの各々は、前記第１および第２の同期バスの一方に沿った任意の場所において適宜選択された複数の接続点のうちの異なる１つにおいて接続されており、前記複数のシステムノードの各々は、前記第１および第２の同期バスの他方には接続されておらず、
   前記第１の同期バスおよび前記第２の同期バスは、同期クロックシステムが搭載されるプリント配線基板上に物理的に形成された配線の特性インピーダンスを整合させることによって終端される、同期クロックシステム。
10. 前記複数のシステムノードの各々は同じバスに沿った任意の場所において適宜選択された複数の接続点のうちの異なる１つにおいて接続されている、請求項９に記載のクロックシステム。
11. 同期クロック信号を必要とする複数のシステムノードを有する電子システムであって、該電子システムは同期クロックシステムを備え、該同期クロックシステムは、
    第１の同期バスと、
    前記第１の同期バスから絶縁された第２の同期バスと、
    少なくとも２対のＳＸＯモジュールであって、各ＳＸＯモジュールはＳｙｎｃｈ ＩＮ端子およびＳｙｎｃｈ ＯＵＴ端子を有し、前記ＳＸＯモジュールの一方は、該一方のＳｙｎｃｈ ＩＮ端子を用いて前記第１の同期バスに接続され、かつ前記一方のＳｙｎｃｈ ＯＵＴ端子を用いて前記第２の同期バスに接続されており、隣接する前記ＳＸＯモジュールの各々は、該隣接するＳＸＯモジュールの各々のＳｙｎｃｈ ＩＮ端子を用いて前記第２の同期バスに接続され、かつ前記隣接するＳＸＯモジュールの各々のＳｙｎｃｈ ＯＵＴ端子を用いて前記第１の同期バスに接続されている、前記少なくとも２対のＳＸＯモジュールと
    を含み、
    前記複数のシステムノードの各々は、前記第１および第２の同期バスの一方に沿った任意の場所において適宜選択された複数の接続点のうちの異なる１つにおいて接続されており、前記複数のシステムノードの各々は、前記第１及び第２の同期バスの他方には接続されておらず、
    前記第１の同期バスおよび前記第２の同期バスは、同期クロックシステムが搭載されるプリント配線基板上に物理的に形成された配線の特性インピーダンスを整合させることによって終端される、電子システム。