JP5863209B2 - 抵抗性記憶素子を含むマルチポート不揮発性メモリ - Google Patents
抵抗性記憶素子を含むマルチポート不揮発性メモリ Download PDFInfo
- Publication number
- JP5863209B2 JP5863209B2 JP2014226970A JP2014226970A JP5863209B2 JP 5863209 B2 JP5863209 B2 JP 5863209B2 JP 2014226970 A JP2014226970 A JP 2014226970A JP 2014226970 A JP2014226970 A JP 2014226970A JP 5863209 B2 JP5863209 B2 JP 5863209B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- write
- voltage
- bit line
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/74—Array wherein each memory cell has more than one access device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Description
104 複数のメモリセル
106 第1のメモリセル
110 第1の抵抗性記憶素子
112 第2のメモリセル
114 第2の抵抗性記憶素子
116 第1のポート
118 第2のポート
119 第1のメモリ動作
120 第2のメモリ動作
122 出力データ
130 ポートデータセレクタ
160 第1の制御信号
161 第2の制御信号
Claims (39)
- 抵抗性メモリセルと、
前記抵抗性メモリセルに結合されたマルチポートであって、前記マルチポートの第1のポートは第1のビット線と第1のセンス線を含む、マルチポートと、
前記マルチポートに結合され、読取り/書込み制御信号と書込みデータを受信し前記読取り/書込み制御信号と前記書込みデータに基づいて前記マルチポートの各ポートを介して読取り動作と書込み動作を前記抵抗性メモリセルで実行するように構成されたポートデータセレクタであって、
前記第1のビット線に結合されたビット線マルチプレクサと、
前記第1のセンス線に結合されたセンス線マルチプレクサと、
前記ビット線マルチプレクサに結合されたビット線書込み電圧マルチプレクサと、
前記センス線マルチプレクサに結合されたセンス線書込み電圧マルチプレクサと、
を備えるポートデータセレクタと、
を備える、マルチポート不揮発性記憶デバイス。 - 前記ビット線マルチプレクサは、読取り動作を示す前記読取り/書込み制御信号に基づいて第1の電圧を出力し、書込み動作を示す前記読取り/書込み制御信号に基づいて前記ビット線書込み電圧マルチプレクサの出力電圧を出力するように構成され、
前記センス線マルチプレクサは、前記読取り動作を示す前記読取り/書込み制御信号に基づいて第2の電圧を出力し、前記書込み動作を示す前記読取り/書込み制御信号に基づいて前記センス線書込み電圧マルチプレクサの出力電圧を出力するように構成される、
請求項1に記載のデバイス。 - 前記ビット線書込み電圧マルチプレクサは、第1の値を有する前記書込みデータに基づいて第3の電圧を出力し、第2の値を有する前記書込みデータに基づいて前記第2の電圧を出力するように構成され、
前記センス線書込み電圧マルチプレクサは、前記第1の値を有する前記書込みデータに基づいて前記第2の電圧を出力し、前記第2の値を有する前記書込みデータに基づいて前記第3の電圧を出力するように構成される、
請求項2に記載のデバイス。 - 前記第1の電圧は約0.2ボルトであり、前記第2の電圧は約ゼロボルトであり、前記第3の電圧は約1.2ボルトである、請求項3に記載のデバイス。
- 前記抵抗性メモリセルは、
抵抗性記憶素子と、
前記第1のビット線と前記第1のセンス線の間で前記抵抗性記憶素子を選択的に結合するように構成された第1の組のアクセストランジスタと、
第2のビット線と第2のセンス線の間で前記抵抗性記憶素子を選択的に結合するように構成された第2の組のアクセストランジスタであって、前記マルチポートの第2のポートは前記第2のビット線と前記第2のセンス線を含む、第2の組のアクセストランジスタと、
を備える、請求項1に記載のデバイス。 - 前記第1の組のアクセストランジスタは前記第1のポートに対応する第1のワード線に応答し、前記第2の組のアクセストランジスタは前記第2のポートに対応する第2のワード線に応答する、請求項5に記載のデバイス。
- 前記抵抗性メモリセルが磁気トンネル接合(MTJ)デバイスを含む、請求項1に記載のデバイス。
- 前記マルチポートの少なくとも1つのポートが読取りポートであり、前記マルチポートの少なくとも1つのポートが書込みポートであり、前記抵抗性メモリセル、前記マルチポート、および前記ポートデータセレクタが少なくとも1つの半導体ダイに組み込まれる、請求項1に記載のデバイス。
- 前記抵抗性メモリセルが磁気記憶素子を含み、前記抵抗性メモリセル、前記マルチポート、および前記ポートデータセレクタがセットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定式の位置データユニット、コンピュータ、またはそれらの組合せに組み込まれる、請求項1に記載のデバイス。
- 中央処理装置(CPU)と、
前記CPUに結合され、前記CPUのインスタントオンの能力を可能にする、マルチポートメモリと
を含み、
前記マルチポートメモリが、
抵抗性メモリセルと、
前記抵抗性メモリセルに結合されたマルチポートであって、前記マルチポートの第1のポートがビット線とセンス線を含む、マルチポートと、
前記マルチポートに結合され、読取り/書込み制御信号と書込みデータを受信し前記読取り/書込み制御信号と前記書込みデータに基づいて前記マルチポートの各ポートを介して読取り動作と書込み動作を前記抵抗性メモリセルで実行するように構成されたポートデータセレクタであって、
前記ビット線に結合されたビット線マルチプレクサと、
前記センス線に結合されたセンス線マルチプレクサと、
前記ビット線マルチプレクサに結合されたビット線書込み電圧マルチプレクサと、
前記センス線マルチプレクサに結合されたセンス線書込み電圧マルチプレクサと、
を含むポートデータセレクタと、
を含む、
システム。 - 前記マルチポートメモリが複数の不揮発性メモリセルを含み、前記複数の不揮発性メモリセルの少なくとも1つの不揮発性メモリセルが前記第1のポートと第2のポートを介して同時にアクセスされるように構成される、請求項10に記載のシステム。
- 前記マルチポートメモリが複数のマルチポートメモリセルを含むレジスタファイルであり、前記複数のマルチポートメモリセルの各マルチポートメモリセルが対応する磁気記憶素子を含む、請求項10に記載のシステム。
- 前記マルチポートメモリが少なくとも1つの半導体ダイに組み込まれる、請求項10に記載のシステム。
- 前記マルチポートメモリがセットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定式の位置データユニット、コンピュータ、またはそれらの組合せに組み込まれる、請求項10に記載のシステム。
- マルチポート不揮発性記憶デバイスにアクセスする方法であって、
ポートデータセレクタで読取り/書込み制御信号と書込みデータを受信するステップであって、前記ポートデータセレクタが、ビット線に結合されたビット線マルチプレクサと、センス線に結合されたセンス線マルチプレクサと、前記ビット線マルチプレクサに結合されたビット線書込み電圧マルチプレクサと、前記センス線マルチプレクサに結合されたセンス線書込み電圧マルチプレクサマルチプレクサとを含むステップと、
第1のメモリセルに関する第1のメモリ動作と第2のメモリセルに関する第2のメモリ動作を同時に実行するステップであって、前記第1のメモリ動作は第1のポートを介して実行され、前記第2のメモリ動作は第2のポートを介して実行され、前記第1のポートは前記ビット線と前記センス線を含み、前記第1のメモリセルは第1の抵抗性メモリ構造を含み、前記第2のメモリセルは第2の抵抗性メモリ構造を含み、前記第1のメモリ動作を実行するステップは、ビット線電圧を前記ビット線マルチプレクサから前記ビット線に出力するステップとセンス線電圧を前記センス線マルチプレクサから前記センス線に出力するステップを含むステップと、
を含む、方法。 - 前記第1のメモリ動作が読取り動作であるとき、前記ビット線電圧は第1の電圧であり、前記センス線電圧は第2の電圧である、請求項15に記載の方法。
- 前記第1のメモリ動作が書込み動作であり前記書込みデータが第1の値を有するとき、前記ビット線電圧は第3の電圧であり、前記センス線電圧は前記第2の電圧である、請求項16に記載の方法。
- 前記第1のメモリ動作が書込み動作であり前記書込みデータが第2の値を有するとき、前記ビット線電圧は前記第2の電圧であり、前記センス線電圧は前記第3の電圧である、請求項17に記載の方法。
- 第1の制御信号に基づいて、前記第1のポートを介した前記第1の抵抗性メモリ構造へのアクセスを可能とし、前記第2のポートを介した前記第1の抵抗性メモリ構造へのアクセスを不可能とするステップと、
第2の制御信号に基づいて、前記第2のポートを介した前記第2の抵抗性メモリ構造へのアクセスを可能とし、前記第1のポートを介した前記第1の抵抗性メモリ構造へのアクセスを不可能とするステップと、
をさらに含む、請求項15に記載の方法。 - 前記第1のメモリ動作は書込み動作であり、前記第2のメモリ動作は読取り動作であり、前記第1のメモリセルと前記第2のメモリセルは前記第1のポートと前記第2のポートを介して読取り動作と書込み動作に関してそれぞれアクセス可能である、請求項15に記載の方法。
- 前記第1のメモリ動作と前記第2のメモリ動作は読取り動作である、請求項15に記載の方法。
- 前記第1のメモリセルにおける第2のデータ書込み動作が、前記第1のメモリセルにおける第1のデータ書込み動作の間阻止される、請求項15に記載の方法。
- 前記第1のメモリ動作と前記第2のメモリ動作を実行するステップが、電子デバイスに組み込まれたプロセッサにおいて実行される、請求項15に記載の方法。
- 複数のメモリセルを含むメモリアレイと、
前記複数のメモリセルに結合されたマルチポートと、
前記マルチポートに結合され、読取り/書込み制御信号と書込みデータを受信し前記読取り/書込み制御信号と前記書込みデータに基づいて前記マルチポートの各ポートを介して読取り動作と書込み動作を前記複数のメモリセルで実行するように構成されたポートデータセレクタであって、前記ポートデータセレクタは、
ビット線に結合されたビット線マルチプレクサと、
センス線に結合されたセンス線マルチプレクサと、
前記ビット線マルチプレクサに結合されたビット線書込み電圧マルチプレクサと、
前記センス線マルチプレクサに結合されたセンス線書込み電圧マルチプレクサと、
を含むポートデータセレクタと、
を含む、マルチポート不揮発性記憶デバイス。 - データ値を記憶するための手段と、
前記記憶するための手段にアクセスするための第1の手段と、
前記記憶するための手段にアクセスするための第2の手段と、
前記アクセスするための第1の手段と前記アクセスするための第2の手段の各々に結合され、読取り/書込み制御信号と書込みデータを受信し、前記読取り/書込み制御信号と前記書込みデータに基づいて、前記アクセスするための第1の手段と前記アクセスするための第2の手段の各々を介して読取り動作と書込み動作を前記記憶するための手段で実行するように構成されたポートデータ選択手段であって、前記ポートデータ選択手段は、
ビット線電圧を選択するための手段と、
センス線電圧を選択するための手段と、
ビット線書込み電圧を選択するための手段と、
センス線書込み電圧を選択するための手段と、
を含む、ポートデータ選択手段と、
を含み、
前記ビット線書込み電圧を選択するための手段が、前記書込みデータを受け取り、前記書込みデータに基づく電圧を、前記ビット線電圧を選択するための手段に出力し、
前記センス線電圧を選択するための手段が、前記書込みデータを受け取り、前記書込みデータに基づく電圧を、前記センス線電圧を選択するための手段に出力し、
前記ビット線電圧を選択するための手段が、前記読取り/書込み制御信号と、前記ビット線電圧を選択するための手段から出力された電圧とに基づいて、電圧を前記第1の手段に出力し、
前記センス線電圧を選択するための手段が、前記読取り/書込み制御信号と、前記センス線電圧を選択するための手段から出力された電圧とに基づいて、電圧を前記第2の手段に出力する、
装置。 - 前記記憶するための手段、前記アクセスするための第1の手段、前記アクセスするための第2の手段、および前記ポートデータ選択手段が少なくとも1つの半導体ダイに組み込まれる、請求項25に記載の装置。
- 前記記憶するための手段、前記アクセスするための第1の手段、前記アクセスするための第2の手段、および前記ポートデータ選択手段が、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定式の位置データユニット、コンピュータ、またはそれらの組合せに組み込まれる、請求項25に記載の装置。
- 読取り/書込み制御信号と書込みデータをポートデータセレクタで受信する第1のステップであって、前記ポートデータセレクタは、ビット線に結合されたビット線マルチプレクサと、センス線に結合されたセンス線マルチプレクサと、前記ビット線マルチプレクサに結合されたビット線書込み電圧マルチプレクサと、前記センス線マルチプレクサに結合されたセンス線書込み電圧マルチプレクサマルチプレクサを含む、第1のステップと、
第1のメモリセルに関する第1のメモリ動作と、第2のメモリセルに関する第2のメモリ動作を同時に実行する第2のステップであって、前記第1のメモリ動作は第1のポートを介して実行され、前記第2のメモリ動作は第2のポートを介して実行され、前記第1のポートは前記ビット線と前記センス線を含み、前記第1のメモリセルは第1の抵抗性メモリ構造を含み、前記第2のメモリセルは第2の抵抗性メモリ構造を含み、前記第1のメモリ動作を実行するステップは、ビット線電圧を前記ビット線マルチプレクサから前記ビット線に出力するステップと、センス線電圧を前記センス線マルチプレクサから前記センス線に出力するステップとを含む、第2のステップと、
を含む、方法。 - 前記第1のステップと前記第2のステップが、電子デバイスに組み込まれるプロセッサによって実行される、請求項28に記載の方法。
- プロセッサにより実行されたときに、前記プロセッサに、
読取り/書込み制御信号と書込みデータを、ビット線に結合されたビット線マルチプレクサと、センス線に結合されたセンス線マルチプレクサと、前記ビット線マルチプレクサに結合されたビット線書込み電圧マルチプレクサと、前記センス線マルチプレクサに結合されたセンス線書込み電圧マルチプレクサマルチプレクサを含むポートデータセレクタで受信し、
第1のメモリセルに関する第1のメモリ動作と、第2のメモリセルに関する第2のメモリ動作を同時に実行させる
命令を記憶したコンピュータ可読媒体であって、
前記第1のメモリ動作は第1のポートを介して実行され、前記第2のメモリ動作は第2のポートを介して実行され、前記第1のポートは前記ビット線と前記センス線を含み、前記第1のメモリセルは第1の抵抗性メモリ構造を含み、前記第2のメモリセルは第2の抵抗性メモリ構造を含み、前記第1のメモリ動作を実行するステップは、ビット線電圧を前記ビット線マルチプレクサから前記ビット線に出力するステップと、センス線電圧を前記センス線マルチプレクサから前記センス線に出力するステップとを含む、第2のステップと、
を含む、コンピュータ可読媒体。 - 前記プロセッサが、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定式の位置データユニット、コンピュータ、またはそれらの組合せに組み込まれる、請求項30に記載のコンピュータ可読媒体。
- 半導体デバイスの少なくとも1つの物理的な特性を表す設計情報を受け取るステップであって、前記半導体デバイスが、
抵抗性メモリセルと、
前記抵抗性メモリセルに結合されたマルチポートであって、前記マルチポートの第1のポートは第1のビット線と第1のセンス線を含むマルチポートと、
前記マルチポートに結合され、読取り/書込み制御信号と書込みデータを受信し前記読取り/書込み制御信号と前記書込みデータに基づいて前記マルチポートの各ポートを介して読取り動作と書込み動作を前記抵抗性メモリセルで実行するように構成されたポートデータセレクタと、
を含むステップを含み、
前記ポートデータセレクタが、
前記第1のビット線に結合されたビット線マルチプレクサと、
前記第1のセンス線に結合されたセンス線マルチプレクサと、
前記ビット線マルチプレクサに結合されたビット線書込み電圧マルチプレクサと、
前記センス線マルチプレクサに結合されたセンス線書込み電圧マルチプレクサと、
前記設計情報を送信してデータファイルを生成するステップと、
を含む、
方法。 - 前記データファイルがGDSIIフォーマットを含む、請求項32に記載の方法。
- 前記データファイルがGERBERフォーマットを含む、請求項32に記載の方法。
- 半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って、前記半導体デバイスを製造するステップであって、前記半導体デバイスが、
抵抗性メモリセルと、
前記抵抗性メモリセルに結合されたマルチポートであって、前記マルチポートの第1のポートは第1のビット線と第1のセンス線を含むステップと、
前記マルチポートに結合され、読取り/書込み制御信号と書込みデータを受信し前記読取り/書込み制御信号と前記書込みデータに基づいて前記マルチポートの各ポートを介して読取り動作と書込み動作を前記抵抗性メモリセルで実行するように構成されたポートデータセレクタと、
を含むステップと、
を含み、
前記ポートデータセレクタが、
前記第1のビット線に結合されたビット線マルチプレクサと、
前記第1のセンス線に結合されたセンス線マルチプレクサと、
前記ビット線マルチプレクサに結合されたビット線書込み電圧マルチプレクサと、
前記センス線マルチプレクサに結合されたセンス線書込み電圧マルチプレクサと、
を含む、方法。 - 前記データファイルがGDSIIフォーマットを有する、請求項35に記載の方法。
- パッケージングされた半導体デバイスの回路基板での物理的な位置情報を含む設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って、前記パッケージングされた半導体デバイスを受け取るように構成された前記回路基板を製造するステップであって、前記パッケージングされた半導体デバイスが、
抵抗性メモリセルと、
前記抵抗性メモリセルに結合されたマルチポートであって、前記マルチポートの第1のポートは第1のビット線と第1のセンス線を含むマルチポートと、
前記マルチポートに結合され、読取り/書込み制御信号と書込みデータを受信し前記読取り/書込み制御信号と前記書込みデータに基づいて前記マルチポートの各ポートを介して読取り動作と書込み動作を前記抵抗性メモリセルで実行するように構成されたポートデータセレクタと、
を含むステップと、
を含み、
前記ポートデータセレクタが、
前記第1のビット線に結合されたビット線マルチプレクサと、
前記第1のセンス線に結合されたセンス線マルチプレクサと、
前記ビット線マルチプレクサに結合されたビット線書込み電圧マルチプレクサと、
前記センス線マルチプレクサに結合されたセンス線書込み電圧マルチプレクサと、
を含む、方法。 - 前記データファイルがGERBERフォーマットを有する、請求項37に記載の方法。
- 前記回路基板を、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定式の位置データユニット、コンピュータ、またはそれらの組合せに組み込むステップをさらに含む、請求項37に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/728,337 | 2010-03-22 | ||
US12/728,337 US8400822B2 (en) | 2010-03-22 | 2010-03-22 | Multi-port non-volatile memory that includes a resistive memory element |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013501415A Division JP5672514B2 (ja) | 2010-03-22 | 2011-03-22 | 抵抗性記憶素子を含むマルチポート不揮発性メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015057752A JP2015057752A (ja) | 2015-03-26 |
JP5863209B2 true JP5863209B2 (ja) | 2016-02-16 |
Family
ID=43877097
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013501415A Expired - Fee Related JP5672514B2 (ja) | 2010-03-22 | 2011-03-22 | 抵抗性記憶素子を含むマルチポート不揮発性メモリ |
JP2014226970A Expired - Fee Related JP5863209B2 (ja) | 2010-03-22 | 2014-11-07 | 抵抗性記憶素子を含むマルチポート不揮発性メモリ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013501415A Expired - Fee Related JP5672514B2 (ja) | 2010-03-22 | 2011-03-22 | 抵抗性記憶素子を含むマルチポート不揮発性メモリ |
Country Status (7)
Country | Link |
---|---|
US (2) | US8400822B2 (ja) |
EP (1) | EP2550658A1 (ja) |
JP (2) | JP5672514B2 (ja) |
KR (2) | KR101531242B1 (ja) |
CN (2) | CN105185406B (ja) |
TW (1) | TW201203251A (ja) |
WO (1) | WO2011119647A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8411493B2 (en) * | 2009-10-30 | 2013-04-02 | Honeywell International Inc. | Selection device for a spin-torque transfer magnetic random access memory |
US8400822B2 (en) | 2010-03-22 | 2013-03-19 | Qualcomm Incorporated | Multi-port non-volatile memory that includes a resistive memory element |
US8315081B2 (en) * | 2010-03-22 | 2012-11-20 | Qualcomm Incorporated | Memory cell that includes multiple non-volatile memories |
US8531907B2 (en) * | 2011-01-28 | 2013-09-10 | Infineon Technologies Ag | Semiconductor memory device and method |
JP6218353B2 (ja) * | 2011-12-16 | 2017-10-25 | 凸版印刷株式会社 | 不揮発性デュアルポートメモリ |
US8907564B2 (en) * | 2012-01-04 | 2014-12-09 | Nordson Corporation | Microwave excited ultraviolet lamp system with data logging and retrieval circuit and method |
US9208870B2 (en) * | 2012-09-13 | 2015-12-08 | Adesto Technologies Corporation | Multi-port memory devices and methods having programmable impedance elements |
KR20140044121A (ko) * | 2012-10-04 | 2014-04-14 | 삼성전자주식회사 | 멀티 인터페이스를 갖는 멀티포트 반도체 메모리 장치 |
US9129706B2 (en) * | 2012-10-31 | 2015-09-08 | Qualcomm Incorporated | Dummy read to prevent crowbar current during read-write collisions in memory arrays with crosscoupled keepers |
US8811102B2 (en) * | 2013-01-16 | 2014-08-19 | International Business Machines Corporation | Multiple read port memory system with a single port memory cell |
US9223716B2 (en) | 2013-10-04 | 2015-12-29 | The Penn State Research Foundation | Obstruction-aware cache management |
US10540099B2 (en) | 2013-12-12 | 2020-01-21 | Commissariat à l'énergie atomique et aux énergies alternatives | System for managing the wear of an electronic memory |
FR3016724B1 (fr) * | 2014-01-22 | 2016-02-05 | Commissariat Energie Atomique | Memoire non volatile multiport |
US20170124246A1 (en) * | 2014-07-30 | 2017-05-04 | Hewlett Packard Enterprise Development Lp | System and method for designing a printed circuit board |
SG11201702791TA (en) | 2014-10-15 | 2017-05-30 | Agency Science Tech & Res | Flip-flop circuit, method of controlling a flip-flop circuit and memory device |
US10043971B2 (en) * | 2014-11-18 | 2018-08-07 | Intel Corporation | Non-volatile register file including memory cells having conductive oxide memory element |
US10929026B2 (en) | 2016-02-23 | 2021-02-23 | Samsung Electronics Co., Ltd. | Multi-cell structure for non-volatile resistive memory |
JP6122170B1 (ja) | 2016-03-16 | 2017-04-26 | 株式会社東芝 | 不揮発性ram及び不揮発性ramを含むシステム |
IT201700019514A1 (it) | 2017-02-21 | 2018-08-21 | St Microelectronics Srl | Dispositivo di memoria non volatile a cambiamento di fase dotato di una funzione di accesso alla memoria |
US10553643B2 (en) * | 2018-06-28 | 2020-02-04 | Microsemi Soc Corp. | Circuit and layout for resistive random-access memory arrays having two bit lines per column |
US10553646B2 (en) | 2018-06-28 | 2020-02-04 | Microsemi Soc Corp. | Circuit and layout for resistive random-access memory arrays |
TWI727850B (zh) * | 2020-07-13 | 2021-05-11 | 大陸商珠海南北極科技有限公司 | 磁阻式隨機存取記憶體及其操作方法 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08249887A (ja) * | 1995-03-09 | 1996-09-27 | Kawasaki Steel Corp | マルチポートメモリ |
JP3579205B2 (ja) * | 1996-08-06 | 2004-10-20 | 株式会社ルネサステクノロジ | 半導体記憶装置、半導体装置、データ処理装置及びコンピュータシステム |
US5923593A (en) * | 1996-12-17 | 1999-07-13 | Monolithic Systems, Inc. | Multi-port DRAM cell and memory system using same |
US5847998A (en) * | 1996-12-20 | 1998-12-08 | Advanced Micro Devices, Inc. | Non-volatile memory array that enables simultaneous read and write operations |
US6377502B1 (en) * | 1999-05-10 | 2002-04-23 | Kabushiki Kaisha Toshiba | Semiconductor device that enables simultaneous read and write/erase operation |
US6880048B1 (en) * | 2000-06-08 | 2005-04-12 | Palm, Source, Inc. | Method and apparatus for fault-tolerant update of flash ROM contents |
EP1182559B1 (en) * | 2000-08-21 | 2009-01-21 | Texas Instruments Incorporated | Improved microprocessor |
US6760249B2 (en) * | 2001-06-21 | 2004-07-06 | Pien Chien | Content addressable memory device capable of comparing data bit with storage data bit |
JP4047615B2 (ja) * | 2002-04-03 | 2008-02-13 | 株式会社ルネサステクノロジ | 磁気記憶装置 |
JP4118654B2 (ja) * | 2002-11-15 | 2008-07-16 | 富士通株式会社 | 半導体記憶セル |
KR100479810B1 (ko) * | 2002-12-30 | 2005-03-31 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 |
US7100134B2 (en) * | 2003-08-18 | 2006-08-29 | Aprio Technologies, Inc. | Method and platform for integrated physical verifications and manufacturing enhancements |
KR100569549B1 (ko) * | 2003-12-13 | 2006-04-10 | 주식회사 하이닉스반도체 | 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치 |
US7184359B1 (en) * | 2003-12-23 | 2007-02-27 | Cypress Semiconductor Corp. | System and method for staging concurrent accesses to a memory address location via a single port using a high speed sampling clock |
JP4403386B2 (ja) * | 2004-04-15 | 2010-01-27 | ソニー株式会社 | 記憶装置 |
US7307884B2 (en) * | 2004-06-15 | 2007-12-11 | Sandisk Corporation | Concurrent programming of non-volatile memory |
US7289350B2 (en) * | 2005-04-05 | 2007-10-30 | Infineon Technologies Ag | Electronic device with a memory cell |
CN100520973C (zh) * | 2005-06-02 | 2009-07-29 | 株式会社东芝 | 半导体集成电路器件 |
US7397691B2 (en) * | 2006-04-24 | 2008-07-08 | International Business Machines Corporation | Static random access memory cell with improved stability |
US7403413B2 (en) * | 2006-06-28 | 2008-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple port resistive memory cell |
JP5091450B2 (ja) * | 2006-10-03 | 2012-12-05 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
KR100825782B1 (ko) * | 2006-10-04 | 2008-04-28 | 삼성전자주식회사 | 멀티-포트 상변화 메모리 셀 및 상기 멀티-포트 상변화 메모리 셀을 구비하는 멀티-포트 상변화 메모리 장치 |
US7630272B2 (en) * | 2007-02-19 | 2009-12-08 | Freescale Semiconductor, Inc. | Multiple port memory with prioritized world line driver and method thereof |
KR100849794B1 (ko) * | 2007-07-04 | 2008-07-31 | 주식회사 하이닉스반도체 | 강유전체 소자를 적용한 반도체 메모리 장치 |
US7633789B2 (en) | 2007-12-04 | 2009-12-15 | Unity Semiconductor Corporation | Planar third dimensional memory with multi-port access |
WO2009122519A1 (ja) * | 2008-03-31 | 2009-10-08 | 株式会社 東芝 | 磁気ランダムアクセスメモリ |
US8295073B2 (en) | 2009-01-30 | 2012-10-23 | Unity Semiconductor Corporation | Non-volatile dual port third dimensional memory |
US8064256B2 (en) * | 2009-03-02 | 2011-11-22 | Unity Semiconductor Corporation | Non-volatile FIFO with third dimension memory |
CN101599530B (zh) * | 2009-06-24 | 2010-10-13 | 中国科学院宁波材料技术与工程研究所 | 一种电阻型随机存储器的存储单元及其制备方法 |
US8400822B2 (en) * | 2010-03-22 | 2013-03-19 | Qualcomm Incorporated | Multi-port non-volatile memory that includes a resistive memory element |
US8315081B2 (en) * | 2010-03-22 | 2012-11-20 | Qualcomm Incorporated | Memory cell that includes multiple non-volatile memories |
-
2010
- 2010-03-22 US US12/728,337 patent/US8400822B2/en active Active
-
2011
- 2011-03-22 CN CN201510543004.9A patent/CN105185406B/zh not_active Expired - Fee Related
- 2011-03-22 CN CN201180014924.1A patent/CN102812517B/zh active Active
- 2011-03-22 KR KR1020147000913A patent/KR101531242B1/ko active IP Right Grant
- 2011-03-22 TW TW100109771A patent/TW201203251A/zh unknown
- 2011-03-22 KR KR1020127027506A patent/KR101492109B1/ko not_active IP Right Cessation
- 2011-03-22 JP JP2013501415A patent/JP5672514B2/ja not_active Expired - Fee Related
- 2011-03-22 WO PCT/US2011/029483 patent/WO2011119647A1/en active Application Filing
- 2011-03-22 EP EP11712122A patent/EP2550658A1/en not_active Ceased
-
2013
- 2013-02-21 US US13/772,411 patent/US9135974B2/en active Active
-
2014
- 2014-11-07 JP JP2014226970A patent/JP5863209B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2011119647A1 (en) | 2011-09-29 |
US8400822B2 (en) | 2013-03-19 |
JP2015057752A (ja) | 2015-03-26 |
JP2013528887A (ja) | 2013-07-11 |
KR20140012213A (ko) | 2014-01-29 |
KR101492109B1 (ko) | 2015-02-10 |
TW201203251A (en) | 2012-01-16 |
KR20130009815A (ko) | 2013-01-23 |
US20110228594A1 (en) | 2011-09-22 |
KR101531242B1 (ko) | 2015-06-25 |
CN102812517A (zh) | 2012-12-05 |
CN105185406A (zh) | 2015-12-23 |
EP2550658A1 (en) | 2013-01-30 |
CN105185406B (zh) | 2019-04-05 |
US20130163319A1 (en) | 2013-06-27 |
US9135974B2 (en) | 2015-09-15 |
CN102812517B (zh) | 2016-01-20 |
JP5672514B2 (ja) | 2015-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5863209B2 (ja) | 抵抗性記憶素子を含むマルチポート不揮発性メモリ | |
JP5940195B2 (ja) | 複数命令ストリームメモリシステム | |
US8446753B2 (en) | Reference cell write operations at a memory | |
JP5509344B2 (ja) | 参照セルを選択するためのシステムおよび方法 | |
JP5490259B2 (ja) | 磁気トンネル接合に加えられる電流の方向を制御するためのシステムおよび方法 | |
JP5592018B2 (ja) | 2ダイオードアクセスデバイスを有する抵抗ベースメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5863209 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |