JP2013528887A - 抵抗性記憶素子を含むマルチポート不揮発性メモリ - Google Patents
抵抗性記憶素子を含むマルチポート不揮発性メモリ Download PDFInfo
- Publication number
- JP2013528887A JP2013528887A JP2013501415A JP2013501415A JP2013528887A JP 2013528887 A JP2013528887 A JP 2013528887A JP 2013501415 A JP2013501415 A JP 2013501415A JP 2013501415 A JP2013501415 A JP 2013501415A JP 2013528887 A JP2013528887 A JP 2013528887A
- Authority
- JP
- Japan
- Prior art keywords
- port
- memory
- memory cell
- resistive
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 321
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000013461 design Methods 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000004891 communication Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 230000004044 response Effects 0.000 description 19
- 230000008569 process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 239000003795 chemical substances by application Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 239000000047 product Substances 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/74—Array wherein each memory cell has more than one access device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Architecture (AREA)
- Software Systems (AREA)
- Hall/Mr Elements (AREA)
Abstract
Description
104 複数のメモリセル
106 第1のメモリセル
110 第1の抵抗性記憶素子
112 第2のメモリセル
114 第2の抵抗性記憶素子
116 第1のポート
118 第2のポート
119 第1のメモリ動作
120 第2のメモリ動作
122 出力データ
130 ポートデータセレクタ
160 第1の制御信号
161 第2の制御信号
Claims (41)
- 抵抗性メモリセルと、
前記抵抗性メモリセルに結合された複数のポートと
を含む、マルチポート不揮発性記憶デバイス。 - 前記複数のポートの少なくとも1つが読取りポートである、請求項1に記載のデバイス。
- 前記複数のポートの少なくとも1つが書込みポートである、請求項1に記載のデバイス。
- 前記マルチポート不揮発性記憶デバイスがSTT-MRAMである、請求項1に記載のデバイス。
- 前記抵抗性メモリセルが、
抵抗性記憶素子と、
第1のポートを介した前記抵抗性記憶素子へのアクセスを選択的に可能にするように構成される、アクセストランジスタの第1のセットと、
第2のポートを介した前記抵抗性記憶素子へのアクセスを選択的に可能にするように構成される、アクセストランジスタの第2のセットと
を含む、請求項1に記載のデバイス。 - 前記アクセストランジスタの第1のセットが、前記第1のポートに対応する第1のワード線に応答し、前記アクセストランジスタの第2のセットが、前記第2のポートに対応する第2のワード線に応答する、請求項5に記載のデバイス。
- 前記アクセストランジスタの第1のセットが、前記第1のポートに対応する、第1のビット線と第1のセンス線との間に、前記抵抗性記憶素子を選択的に結合するように構成され、前記アクセストランジスタの第2のセットが、前記第2のポートに対応する、第2のビット線と第2のセンス線との間に、前記抵抗性記憶素子を選択的に結合するように構成される、請求項5に記載のデバイス。
- 少なくとも1つの半導体ダイに組み込まれる、請求項1に記載のデバイス。
- セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに含み、前記デバイスに前記記憶デバイスが組み込まれる、請求項1に記載のデバイス。
- 中央処理装置(CPU)と、
前記CPUに結合され、前記CPUのインスタントオンの能力を可能にする、マルチポートメモリと
を含む、システム。 - 前記マルチポートメモリが、複数の不揮発性メモリセルを含む、請求項10に記載のシステム。
- 前記複数の不揮発性メモリセルの少なくとも1つのセルが、第1のポートを介して、かつ第2のポートを介して、同時にアクセスされるように構成される、請求項11に記載のシステム。
- 前記マルチポートメモリが、マルチポートスピントルク注入磁気抵抗ランダムアクセスメモリ(STT-MRAM)セルを含むレジスタファイルである、請求項10に記載のシステム。
- 少なくとも1つの半導体ダイに組み込まれる、請求項10に記載のシステム。
- セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに含み、前記デバイスに前記記憶デバイスが組み込まれる、請求項10に記載のシステム。
- マルチポート不揮発性記憶デバイスにアクセスする方法であって、
第2のメモリセルに関する第2のメモリ動作を実行している間に、第1のメモリセルに関する第1のメモリ動作を実行するステップ
を含み、
前記第1のメモリ動作が第1のポートを介し、前記第2のメモリ動作が第2のポートを介し、
前記第1のメモリセルが、第1の抵抗性メモリ構造を含む第1の不揮発性メモリを含み、前記第2のメモリセルが、第2の抵抗性メモリ構造を含み、前記第1のメモリセルおよび前記第2のメモリセルが、前記第1のポートおよび前記第2のポートを介して各々アクセス可能である、方法。 - 第1の制御信号に応答して、前記第1のポートを介した前記第1の抵抗性メモリ構造へのアクセスを可能にして、前記第2のポートを介した前記第1の抵抗性メモリ構造へのアクセスを不可能にするステップと、
第2の制御信号に応答して、前記第2のポートを介した前記第2の抵抗性メモリ構造へのアクセスを可能にして、前記第1のポートを介した前記第1の抵抗性メモリ構造へのアクセスを不可能にするステップと
をさらに含む、請求項16に記載の方法。 - 前記第1のメモリ動作がデータ書込み動作であり、前記第2のメモリ動作がデータ読取り動作である、請求項16に記載の方法。
- 前記第1のメモリ動作および前記第2のメモリ動作がデータ読取り動作である、請求項16に記載の方法。
- 前記第1のメモリセルにおける第2のデータ書込み動作が、前記第1のメモリセルにおける第1のデータ書込み動作の間、阻止される、請求項18に記載の方法。
- 前記第1のメモリセルが、第1のアクセストランジスタを介して第1のビット線に結合され第2のアクセストランジスタを介して第1のソース線に結合される、抵抗性記憶素子を含み、前記抵抗性記憶素子がさらに、第3のアクセストランジスタを介して第2のビット線に結合され、第4のアクセストランジスタを介して第2のソース線に結合される、請求項16に記載の方法。
- 前記抵抗性記憶素子が磁気トンネル接合(MTJ)を含む、請求項16に記載の方法。
- 前記第1のメモリ動作を実行する前記ステップが、電子デバイスに組み込まれるプロセッサにおいて実行される、請求項16に記載の方法。
- 複数のメモリセルを含むメモリアレイと、
前記メモリアレイに結合された複数のポートと
を含み、
前記複数のメモリセルの少なくとも1つが抵抗性記憶素子を含み、
前記複数のポートの各々が、前記メモリセルのいずれにもアクセスするように動作可能であり、
前記複数のポートの少なくとも2つを、メモリ動作を同時に行うために用いることができる、マルチポート不揮発性記憶デバイス。 - 複数のメモリセルを含むメモリアレイと、
前記メモリアレイに結合された複数のポートと
を含み、
前記複数のポートの各々が、前記メモリセルのいずれにもアクセスするように動作可能であり、
前記複数のポートの少なくとも2つを、メモリ動作を同時に実行するために用いることができ、前記ポートの少なくとも1つが書込みポートである、マルチポート不揮発性記憶デバイス。 - 抵抗性記憶素子にデータ値を記憶するための手段と、
第1のポートを介して、記憶するための前記手段にアクセスするための第1の手段と、
第2のポートを介して、記憶するための前記手段にアクセスするための第2の手段と
を含む、装置。 - 少なくとも1つの半導体ダイに組み込まれた、請求項26に記載の装置。
- セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに含み、前記デバイスに前記記憶デバイスが組み込まれる、請求項26に記載の装置。
- 第2のメモリセルに関する第2のメモリ動作を実行している間に、第1のメモリセルに関する第1のメモリ動作を実行するための第1のステップであって、
前記第1のメモリ動作が第1のポートを介し、前記第2のメモリ動作が第2のポートを介し、
前記第1のメモリセルが、第1の抵抗性メモリ構造を含む第1の不揮発性メモリを含み、前記第2のメモリセルが、第2の不揮発性の抵抗性メモリ構造を含み、前記第1のセルおよび前記第2のメモリセルが、前記第1のポートおよび前記第2のポートを介して各々アクセス可能である、ステップと、
第1の制御信号に応答して、前記第1のポートを介した前記第1の抵抗性メモリ構造へのアクセスを可能にして、前記第2のポートを介した前記第1の抵抗性メモリ構造へのアクセスを不可能にするための第2のステップと、
第2の制御信号に応答して、前記第2のポートを介した前記第2の抵抗性メモリ構造へのアクセスを可能にして、前記第1のポートを介した前記第1の抵抗性メモリ構造へのアクセスを不可能にするための第3のステップと
を含む、方法。 - 前記第1のステップ、前記第2のステップ、および前記第3のステップが、電子デバイスに組み込まれるプロセッサによって実行される、請求項29に記載の方法。
- コンピュータにより実行可能な命令を記憶するコンピュータ可読媒体であって、前記命令が、
第2のメモリセルに関する第2のメモリ動作を実行している間に、第1のメモリセルに関する第1のメモリ動作を実行するように、前記コンピュータにより実行可能な命令であって、
前記第1のメモリ動作が第1のポートを介し、前記第2のメモリ動作が第2のポートを介し、
前記第1のメモリセルが、第1の抵抗性メモリ構造を含む第1の不揮発性メモリを含み、前記第2のメモリセルが、第2の不揮発性の抵抗性メモリ構造を含み、前記第1のセルおよび前記第2のメモリセルが、前記第1のポートおよび前記第2のポートを介して各々アクセス可能である、命令と、
第1の制御信号に応答して、前記第1のポートを介した前記第1の抵抗性メモリ構造へのアクセスを可能にして、前記第2のポートを介した前記第1の抵抗性メモリ構造へのアクセスを不可能にするように、前記コンピュータにより実行可能な命令と、
第2の制御信号に応答して、前記第2のポートを介した前記第2の抵抗性メモリ構造へのアクセスを可能にして、前記第1のポートを介した前記第1の抵抗性メモリ構造へのアクセスを不可能にするように、前記コンピュータにより実行可能な命令と
を含む、コンピュータ可読媒体。 - 前記命令が、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれるプロセッサにより実行可能な、請求項31に記載のコンピュータ可読媒体。
- 半導体デバイスの少なくとも1つの物理的な特性を表す設計情報を受け取るステップであって、前記半導体デバイスが、
抵抗性メモリセルと、
前記抵抗性メモリセルに結合された複数のポートと
を含む、ステップと、
前記設計情報を変換してファイルフォーマットに適合させるステップと、
前記変換された設計情報を含むデータファイルを生成するステップと
を含む、方法。 - 前記データファイルがGDSIIフォーマットを含む、請求項33に記載の方法。
- 半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って、前記半導体デバイスを製造するステップであって、前記半導体デバイスが、
抵抗性メモリセルと、
前記抵抗性メモリセルに結合された複数のポートと
を含む、ステップと
を含む、方法。 - 前記データファイルがGDSIIフォーマットを有する、請求項35に記載の方法。
- パッケージングされた半導体デバイスの回路基板上での物理的な位置情報を含む設計情報を受け取るステップであって、前記パッケージングされた半導体デバイスが半導体構造を含み、前記半導体構造が、
抵抗性メモリセルと、
前記抵抗性メモリセルに結合された複数のポートと
を含む、ステップと、
前記設計情報を変換して、データファイルを生成するステップと
を含む、方法。 - 前記データファイルがGERBERフォーマットを有する、請求項37に記載の方法。
- パッケージングされた半導体デバイスの回路基板上での物理的な位置情報を含む設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って、前記パッケージングされた半導体デバイスを受け取るように構成された前記回路基板を製造するステップであって、前記パッケージングされた半導体デバイスが、
抵抗性メモリセルと、
前記抵抗性メモリセルに結合された複数のポートと
を含む、ステップと
を含む、方法。 - 前記データファイルがGERBERフォーマットを有する、請求項39に記載の方法。
- 前記回路基板を、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込むステップをさらに含む、請求項39に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/728,337 | 2010-03-22 | ||
US12/728,337 US8400822B2 (en) | 2010-03-22 | 2010-03-22 | Multi-port non-volatile memory that includes a resistive memory element |
PCT/US2011/029483 WO2011119647A1 (en) | 2010-03-22 | 2011-03-22 | Multi-port non-volatile memory that includes a resistive memory element |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014226970A Division JP5863209B2 (ja) | 2010-03-22 | 2014-11-07 | 抵抗性記憶素子を含むマルチポート不揮発性メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013528887A true JP2013528887A (ja) | 2013-07-11 |
JP5672514B2 JP5672514B2 (ja) | 2015-02-18 |
Family
ID=43877097
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013501415A Expired - Fee Related JP5672514B2 (ja) | 2010-03-22 | 2011-03-22 | 抵抗性記憶素子を含むマルチポート不揮発性メモリ |
JP2014226970A Expired - Fee Related JP5863209B2 (ja) | 2010-03-22 | 2014-11-07 | 抵抗性記憶素子を含むマルチポート不揮発性メモリ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014226970A Expired - Fee Related JP5863209B2 (ja) | 2010-03-22 | 2014-11-07 | 抵抗性記憶素子を含むマルチポート不揮発性メモリ |
Country Status (7)
Country | Link |
---|---|
US (2) | US8400822B2 (ja) |
EP (1) | EP2550658A1 (ja) |
JP (2) | JP5672514B2 (ja) |
KR (2) | KR101492109B1 (ja) |
CN (2) | CN102812517B (ja) |
TW (1) | TW201203251A (ja) |
WO (1) | WO2011119647A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6122170B1 (ja) * | 2016-03-16 | 2017-04-26 | 株式会社東芝 | 不揮発性ram及び不揮発性ramを含むシステム |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8411493B2 (en) * | 2009-10-30 | 2013-04-02 | Honeywell International Inc. | Selection device for a spin-torque transfer magnetic random access memory |
US8400822B2 (en) | 2010-03-22 | 2013-03-19 | Qualcomm Incorporated | Multi-port non-volatile memory that includes a resistive memory element |
US8315081B2 (en) * | 2010-03-22 | 2012-11-20 | Qualcomm Incorporated | Memory cell that includes multiple non-volatile memories |
US8531907B2 (en) * | 2011-01-28 | 2013-09-10 | Infineon Technologies Ag | Semiconductor memory device and method |
JP6218353B2 (ja) * | 2011-12-16 | 2017-10-25 | 凸版印刷株式会社 | 不揮発性デュアルポートメモリ |
US8907564B2 (en) * | 2012-01-04 | 2014-12-09 | Nordson Corporation | Microwave excited ultraviolet lamp system with data logging and retrieval circuit and method |
US9208870B2 (en) * | 2012-09-13 | 2015-12-08 | Adesto Technologies Corporation | Multi-port memory devices and methods having programmable impedance elements |
KR20140044121A (ko) * | 2012-10-04 | 2014-04-14 | 삼성전자주식회사 | 멀티 인터페이스를 갖는 멀티포트 반도체 메모리 장치 |
US9129706B2 (en) * | 2012-10-31 | 2015-09-08 | Qualcomm Incorporated | Dummy read to prevent crowbar current during read-write collisions in memory arrays with crosscoupled keepers |
US8811102B2 (en) * | 2013-01-16 | 2014-08-19 | International Business Machines Corporation | Multiple read port memory system with a single port memory cell |
US9223716B2 (en) | 2013-10-04 | 2015-12-29 | The Penn State Research Foundation | Obstruction-aware cache management |
US10540099B2 (en) | 2013-12-12 | 2020-01-21 | Commissariat à l'énergie atomique et aux énergies alternatives | System for managing the wear of an electronic memory |
FR3016724B1 (fr) * | 2014-01-22 | 2016-02-05 | Commissariat Energie Atomique | Memoire non volatile multiport |
US20170124246A1 (en) * | 2014-07-30 | 2017-05-04 | Hewlett Packard Enterprise Development Lp | System and method for designing a printed circuit board |
WO2016060617A1 (en) * | 2014-10-15 | 2016-04-21 | Agency For Science, Technology And Research | Flip-flop circuit, method of controlling a flip-flop circuit and memory device |
US10043971B2 (en) | 2014-11-18 | 2018-08-07 | Intel Corporation | Non-volatile register file including memory cells having conductive oxide memory element |
US10929026B2 (en) | 2016-02-23 | 2021-02-23 | Samsung Electronics Co., Ltd. | Multi-cell structure for non-volatile resistive memory |
IT201700019514A1 (it) * | 2017-02-21 | 2018-08-21 | St Microelectronics Srl | Dispositivo di memoria non volatile a cambiamento di fase dotato di una funzione di accesso alla memoria |
US10553646B2 (en) | 2018-06-28 | 2020-02-04 | Microsemi Soc Corp. | Circuit and layout for resistive random-access memory arrays |
US10553643B2 (en) * | 2018-06-28 | 2020-02-04 | Microsemi Soc Corp. | Circuit and layout for resistive random-access memory arrays having two bit lines per column |
TWI727850B (zh) * | 2020-07-13 | 2021-05-11 | 大陸商珠海南北極科技有限公司 | 磁阻式隨機存取記憶體及其操作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08249887A (ja) * | 1995-03-09 | 1996-09-27 | Kawasaki Steel Corp | マルチポートメモリ |
JP2003297069A (ja) * | 2002-04-03 | 2003-10-17 | Mitsubishi Electric Corp | 磁気記憶装置 |
JP2004164780A (ja) * | 2002-11-15 | 2004-06-10 | Fujitsu Ltd | 半導体記憶セル |
JP2005302235A (ja) * | 2004-04-15 | 2005-10-27 | Sony Corp | 記憶装置 |
JP2008091701A (ja) * | 2006-10-03 | 2008-04-17 | Toshiba Corp | 磁気ランダムアクセスメモリ |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3579205B2 (ja) * | 1996-08-06 | 2004-10-20 | 株式会社ルネサステクノロジ | 半導体記憶装置、半導体装置、データ処理装置及びコンピュータシステム |
US5923593A (en) * | 1996-12-17 | 1999-07-13 | Monolithic Systems, Inc. | Multi-port DRAM cell and memory system using same |
US5847998A (en) * | 1996-12-20 | 1998-12-08 | Advanced Micro Devices, Inc. | Non-volatile memory array that enables simultaneous read and write operations |
US6377502B1 (en) * | 1999-05-10 | 2002-04-23 | Kabushiki Kaisha Toshiba | Semiconductor device that enables simultaneous read and write/erase operation |
US6880048B1 (en) * | 2000-06-08 | 2005-04-12 | Palm, Source, Inc. | Method and apparatus for fault-tolerant update of flash ROM contents |
DE60041444D1 (de) * | 2000-08-21 | 2009-03-12 | Texas Instruments Inc | Mikroprozessor |
US6760249B2 (en) * | 2001-06-21 | 2004-07-06 | Pien Chien | Content addressable memory device capable of comparing data bit with storage data bit |
KR100479810B1 (ko) * | 2002-12-30 | 2005-03-31 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 |
US7100134B2 (en) * | 2003-08-18 | 2006-08-29 | Aprio Technologies, Inc. | Method and platform for integrated physical verifications and manufacturing enhancements |
KR100569549B1 (ko) * | 2003-12-13 | 2006-04-10 | 주식회사 하이닉스반도체 | 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치 |
US7184359B1 (en) * | 2003-12-23 | 2007-02-27 | Cypress Semiconductor Corp. | System and method for staging concurrent accesses to a memory address location via a single port using a high speed sampling clock |
US7307884B2 (en) * | 2004-06-15 | 2007-12-11 | Sandisk Corporation | Concurrent programming of non-volatile memory |
US7289350B2 (en) * | 2005-04-05 | 2007-10-30 | Infineon Technologies Ag | Electronic device with a memory cell |
CN100520973C (zh) * | 2005-06-02 | 2009-07-29 | 株式会社东芝 | 半导体集成电路器件 |
US7397691B2 (en) * | 2006-04-24 | 2008-07-08 | International Business Machines Corporation | Static random access memory cell with improved stability |
US7403413B2 (en) * | 2006-06-28 | 2008-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple port resistive memory cell |
KR100825782B1 (ko) * | 2006-10-04 | 2008-04-28 | 삼성전자주식회사 | 멀티-포트 상변화 메모리 셀 및 상기 멀티-포트 상변화 메모리 셀을 구비하는 멀티-포트 상변화 메모리 장치 |
US7630272B2 (en) * | 2007-02-19 | 2009-12-08 | Freescale Semiconductor, Inc. | Multiple port memory with prioritized world line driver and method thereof |
KR100849794B1 (ko) * | 2007-07-04 | 2008-07-31 | 주식회사 하이닉스반도체 | 강유전체 소자를 적용한 반도체 메모리 장치 |
US7633789B2 (en) | 2007-12-04 | 2009-12-15 | Unity Semiconductor Corporation | Planar third dimensional memory with multi-port access |
WO2009122519A1 (ja) | 2008-03-31 | 2009-10-08 | 株式会社 東芝 | 磁気ランダムアクセスメモリ |
US8295073B2 (en) | 2009-01-30 | 2012-10-23 | Unity Semiconductor Corporation | Non-volatile dual port third dimensional memory |
US8064256B2 (en) * | 2009-03-02 | 2011-11-22 | Unity Semiconductor Corporation | Non-volatile FIFO with third dimension memory |
CN101599530B (zh) * | 2009-06-24 | 2010-10-13 | 中国科学院宁波材料技术与工程研究所 | 一种电阻型随机存储器的存储单元及其制备方法 |
US8400822B2 (en) | 2010-03-22 | 2013-03-19 | Qualcomm Incorporated | Multi-port non-volatile memory that includes a resistive memory element |
US8315081B2 (en) * | 2010-03-22 | 2012-11-20 | Qualcomm Incorporated | Memory cell that includes multiple non-volatile memories |
-
2010
- 2010-03-22 US US12/728,337 patent/US8400822B2/en active Active
-
2011
- 2011-03-22 WO PCT/US2011/029483 patent/WO2011119647A1/en active Application Filing
- 2011-03-22 KR KR1020127027506A patent/KR101492109B1/ko not_active IP Right Cessation
- 2011-03-22 CN CN201180014924.1A patent/CN102812517B/zh active Active
- 2011-03-22 CN CN201510543004.9A patent/CN105185406B/zh not_active Expired - Fee Related
- 2011-03-22 KR KR1020147000913A patent/KR101531242B1/ko active IP Right Grant
- 2011-03-22 JP JP2013501415A patent/JP5672514B2/ja not_active Expired - Fee Related
- 2011-03-22 EP EP11712122A patent/EP2550658A1/en not_active Ceased
- 2011-03-22 TW TW100109771A patent/TW201203251A/zh unknown
-
2013
- 2013-02-21 US US13/772,411 patent/US9135974B2/en active Active
-
2014
- 2014-11-07 JP JP2014226970A patent/JP5863209B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08249887A (ja) * | 1995-03-09 | 1996-09-27 | Kawasaki Steel Corp | マルチポートメモリ |
JP2003297069A (ja) * | 2002-04-03 | 2003-10-17 | Mitsubishi Electric Corp | 磁気記憶装置 |
JP2004164780A (ja) * | 2002-11-15 | 2004-06-10 | Fujitsu Ltd | 半導体記憶セル |
JP2005302235A (ja) * | 2004-04-15 | 2005-10-27 | Sony Corp | 記憶装置 |
JP2008091701A (ja) * | 2006-10-03 | 2008-04-17 | Toshiba Corp | 磁気ランダムアクセスメモリ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6122170B1 (ja) * | 2016-03-16 | 2017-04-26 | 株式会社東芝 | 不揮発性ram及び不揮発性ramを含むシステム |
JP2017168167A (ja) * | 2016-03-16 | 2017-09-21 | 株式会社東芝 | 不揮発性ram及び不揮発性ramを含むシステム |
US9858976B2 (en) | 2016-03-16 | 2018-01-02 | Kabushiki Kaisha Toshiba | Nonvolatile RAM comprising a write circuit and a read circuit operating in parallel |
Also Published As
Publication number | Publication date |
---|---|
CN105185406B (zh) | 2019-04-05 |
US20130163319A1 (en) | 2013-06-27 |
KR101531242B1 (ko) | 2015-06-25 |
CN102812517A (zh) | 2012-12-05 |
JP2015057752A (ja) | 2015-03-26 |
US20110228594A1 (en) | 2011-09-22 |
WO2011119647A1 (en) | 2011-09-29 |
CN105185406A (zh) | 2015-12-23 |
KR101492109B1 (ko) | 2015-02-10 |
EP2550658A1 (en) | 2013-01-30 |
TW201203251A (en) | 2012-01-16 |
JP5863209B2 (ja) | 2016-02-16 |
US9135974B2 (en) | 2015-09-15 |
KR20130009815A (ko) | 2013-01-23 |
US8400822B2 (en) | 2013-03-19 |
CN102812517B (zh) | 2016-01-20 |
JP5672514B2 (ja) | 2015-02-18 |
KR20140012213A (ko) | 2014-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5863209B2 (ja) | 抵抗性記憶素子を含むマルチポート不揮発性メモリ | |
JP5940195B2 (ja) | 複数命令ストリームメモリシステム | |
US8446753B2 (en) | Reference cell write operations at a memory | |
JP5509344B2 (ja) | 参照セルを選択するためのシステムおよび方法 | |
JP5490259B2 (ja) | 磁気トンネル接合に加えられる電流の方向を制御するためのシステムおよび方法 | |
JP5592018B2 (ja) | 2ダイオードアクセスデバイスを有する抵抗ベースメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131224 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140324 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140331 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140422 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140522 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141107 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5672514 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |