JP5857757B2 - 充電装置およびそのプログラム - Google Patents

Description

本発明は、充電装置およびそのプログラムに関するものである。

交流電力を全波整流した後、ＤＣ−ＤＣコンバータで変換した直流電力を蓄電池に供給可能に構成されており、交流電力の全波整流波形に対する逆相波形に基づいて得られるパルス幅変調信号によりＤＣ−ＤＣコンバータのスイッチング動作を制御する充電装置として、例えば、下記特許文献１に開示されるものがある。この充電装置は、交流電力の全波整流波形に対する逆相波形として、予め設定された理想的な波形データを波形メモリに記憶しており、この波形データに基づいてパルス幅変調信号を生成している。

特開２００４−１４７４８４号公報

この種の充電装置では、マイクロコンピュータ（以下「マイコン」という）により構成される制御装置によって充電に関する制御が行われていることが多く、例えば、所定の時間周期で発生するタイマー割込みにより一定時間ごとに充電制御処理が行われている。上記特許文献１の充電装置においては、パルス幅変調信号を生成してＤＣ−ＤＣコンバータに出力するマイコンの制御処理をタイマー割込みにより定期的に行う構成が採られ得る。

このような充電装置に対する交流電力の供給には、一般に商用電源が用いられることから、充電制御処理においても商用電源の周波数に基づいたタイミングで情報処理をした方が都合の良いものもある。例えば、前述した波形メモリに記憶されている波形データは、タイマー割込みのタイミングで読み出されてパルス幅変調信号の生成に用いられるが、その読出し位置の初期化は、商用電源の極性が入れ替わるゼロクロスタイミングを基準に行われている。

しかしながら、このようなパルス幅変調信号は、ＤＣ−ＤＣコンバータのスイッチング動作を制御するものであるから、タイマー割込みの周波数は、商用電源の周波数に対して例えば数１００倍以上の周波数に設定されている。そのため、タイマー割込み周期の整数倍と商用電源周波数の時間周期とが一致しない場合には、両タイミングの同期を取ることは難しい。また、タイマー割込み周期の整数倍が商用電源周波数の時間周期に一致するようにタイマー割込みの周波数を設定しても、その周波数の精度やハードウェアの遅延時間等、物理的に回避し難い誤差が両タイミングの同期を難しくしている。

このため、上記特許文献１の充電装置においては、ゼロクロスタイミングを基準に波形データの読出し位置の初期化をしても、ゼロクロスタイミングとこの初期化の処理タイミングとの間には、両タイミングが非同期であることに起因したバラツキのある時間差が発生する。したがって、本来のタイミングからズレたタイミングの波形データが波形メモリから読み出されてしまい、読み出された波形データによっては、充電装置から蓄電池に出力される電力波形に乱れが生じたり、力率の低下を招いたりし得るという問題があった。

また、交流電力の全波整流波形は、一般的には、それに含まれ得るリップル成分の割合（凹凸の波高値）が充電装置の負荷状態によって変動する。即ち、平滑コンデンサにより除去可能なリップル成分は出力電流が小さいほど減少する傾向にあるため、負荷が比較的軽い状態においてはリップル成分が少なく、逆に重い状態においてはリップル成分が多くなる。そのため、予め設定された波形データを波形メモリから読み出してパルス幅変調信号を生成する構成では、このような負荷変動に動的に対応したパルス幅変調信号を生成することはできない。したがって、負荷状態の軽重によっては、出力波形が却って乱れ得るという問題があった。

本発明は、上述した課題を解決するためになされたもので、出力波形の乱れや力率の低下を抑制し得る充電装置およびそのプログラムを提供することを目的とする。

上記目的を達成するため、特許請求の範囲の請求項１に記載された充電装置は、交流電力を全波整流した後、ＤＣ−ＤＣコンバータで変換した直流電力を蓄電池に供給可能に構成されており、前記交流電力の全波整流波形に対する逆相波形に基づいて得られるパルス幅変調信号により前記ＤＣ−ＤＣコンバータのスイッチング動作を制御する充電装置であって、前記交流電力の入力電圧波形のゼロクロスタイミングを検出するゼロクロス検出部と、前記入力電圧波形のゼロクロスタイミングとは異なる所定タイミングの時間周期で前記全波整流波形の電圧を検出する電圧検出部と、前記電圧検出部により検出された電圧に基づいて前記所定タイミングにおける前記逆相波形に対応する逆相対応値を算出する逆相対応値算出部と、前記逆相波形の波形情報として前記時間周期ごとに前記逆相対応値算出部により算出された複数の前記逆相対応値を時系列順に位置決めされた記憶位置に記憶する波形記憶部と、を備え、前記所定タイミングが前記ゼロクロスタイミングの直後タイミングである場合には、前記ゼロクロスタイミングから前記直後タイミングまでの経過時間を算出した後、前記直後タイミングにおける前記逆相対応値を記憶する前記波形記憶部の記憶位置を、時間経過方向にこの経過時間に相当する分、シフトさせ、前記所定タイミングが前記直後タイミングよりも後のタイミングである場合には、この所定タイミングにおける前記逆相対応値を記憶する前記波形記憶部の記憶位置を、前記直後タイミングにおいて算出した前記経過時間に相当する分、時間経過方向にシフトさせることを技術的特徴とする。

また、特許請求の範囲の請求項２に記載された充電装置は、請求項１記載の充電装置において、前記パルス幅変調信号は、前記波形記憶部の前記記憶位置に対して、任意の位相角分、位相を進めまたは遅らせた位置から読み出される前記逆相波形の波形情報に基づいて生成されることを技術的特徴とする。

さらに、特許請求の範囲の請求項３に記載された充電装置は、請求項１または２記載の充電装置において、前記波形記憶部に前記逆相対応値を記憶する際に、前記波形記憶部の前記記憶位置に既に前記逆相対応値が記憶されている場合には、既に記憶されている逆相対応値に所定の重み付けをしたものに新たな逆相対応値を加えて得た平均値を前記記憶位置に記憶することを技術的特徴とする。

上記目的を達成するため、特許請求の範囲の請求項４に記載された充電装置のプログラムは、交流電力を全波整流した後、ＤＣ−ＤＣコンバータで変換した直流電力を蓄電池に供給可能に構成された充電装置を制御するプログラムで、前記交流電力の全波整流波形に対する逆相波形で波形記憶部に記憶された波形情報に基づいて得られるパルス幅変調信号により前記ＤＣ−ＤＣコンバータをスイッチングする制御をコンピュータに実行させるためのプログラムであって、前記交流電力の入力電圧波形のゼロクロスタイミングとは異なる所定タイミングの時間周期で前記全波整流波形の電圧を検出する電圧検出ステップと、前記電圧検出ステップにより検出された電圧に基づいて前記所定タイミングにおける前記逆相波形の逆相対応値を算出する逆相対応値算出ステップと、前記所定タイミングが前記ゼロクロスタイミングの直後タイミングである場合には、前記ゼロクロスタイミングから前記直後タイミングまでの経過時間を算出するステップおよび前記直後タイミングにおける前記逆相対応値を前記逆相波形の波形情報として時系列順に位置決めされた前記波形記憶部の記憶位置においてこの記憶位置を前記経過時間に相当する分、時間経過方向にシフトさせた位置に決定するステップを有するゼロクロス直後処理ステップと、前記所定タイミングが前記直後タイミングよりも後のタイミングである場合には、この所定タイミングにおいて前記逆相対応値算出ステップにより算出された前記逆相対応値を記憶する波形記憶部の前記記憶位置を、前記ゼロクロス直後処理ステップにより算出した前記経過時間に相当する分、時間経過方向にシフトさせた位置に決定するゼロクロス以後処理ステップと、前記ゼロクロス直後処理ステップまたは前記ゼロクロス以後処理ステップにより決定された前記波形記憶部の前記記憶位置に前記逆相対応値算出ステップにより算出された前記逆相対応値を記憶する逆相対応値記憶ステップと、前記波形記憶部に記憶された前記波形情報を読み出して前記パルス幅変調信号を生成するパルス幅変調部に出力する波形情報出力ステップと、を含むことを技術的特徴とする。

また、特許請求の範囲の請求項５に記載された充電装置のプログラムは、請求項４記載のプログラムにおいて、前記波形情報出力ステップは、前記波形記憶部の前記記憶位置に対して、任意の位相角分、位相を進めまたは遅らせた位置から前記波形情報を読み出して前記パルス幅変調信号に出力することを技術的特徴とする。

請求項１の発明では、電圧検出部により全波整流波形の電圧を検出する所定タイミングがゼロクロスタイミングの直後のタイミングである場合、つまり波形記憶部に記憶させる逆相波形の逆相対応値が先頭（最初または１番目）の逆相対応値である場合には、ゼロクロスタイミングから直後タイミングまでの経過時間を算出した後、直後タイミングにおける逆相対応値を記憶する波形記憶部の記憶位置を、時間経過方向にこの経過時間に相当する分、シフトさせる。また、電圧検出部により全波整流波形の電圧を検出する所定タイミングが直後タイミングよりも後のタイミングである場合、つまり波形記憶部に記憶させる逆相波形の逆相対応値が先頭（最初）よりも後（２番目以降）の逆相対応値である場合には、この所定タイミングにおける逆相対応値を記憶する波形記憶部の記憶位置を、直後タイミングにおいて算出した前記経過時間に相当する分、時間経過方向にシフトさせる。

これにより、ゼロクロスタイミングから直後タイミングまでの経過時間、つまりゼロクロスタイミングから電圧検出部により電圧を検出するまでの間の遅れた時間に相当するだけ、波形記憶部に記憶させる先頭（最初または１番目）の逆相対応値の記憶位置を時間経過方向（遅れ方向）にシフトさせて補正するとともに、その後（２番目以降）の逆相対応値である場合についても、この遅れた時間に相当するだけシフトさせて補正するため、このような時間的なズレを補正することなく、波形記憶部に記憶させる先頭（最初）の逆相対応値の記憶位置をそのままの所定位置に記憶させた場合に比べて、適正な逆相対応値を波形記憶部に記憶させることができる。したがって、当該充電装置では、このような適正な逆相波形に基づくパルス幅変調信号が得られるため、時間的なズレによる電力波形に乱れを抑制することができる。

請求項２の発明や請求項５の発明では、パルス幅変調信号は、波形記憶部の記憶位置に対して、任意の位相角分、位相を進めまたは遅らせた位置から読み出される逆相波形の波形情報に基づいて生成される。これにより、任意の位相角分、位相を進めたり遅らせたりした逆相波形に基づくパルス幅変調信号が得られるため、時間的なズレによる電力波形に乱れを抑制に加えて、力率の低下も抑制することができる。

請求項３の発明では、波形記憶部に逆相対応値を記憶する際に、波形記憶部の記憶位置に既に逆相対応値が記憶されている場合には、既に記憶されている逆相対応値に所定の重み付けをしたものに新たな逆相対応値を加えて得た平均値を記憶位置に記憶する。これにより、既に記憶されている逆相対応値にウェイトを置いて新たな逆相対応値が記憶されるため、例えば、今回の逆相対応値とそれまでに波形記憶部に記憶された逆相対応値との間に大きな違いがあっても、今回の逆相対応値がそのまま記憶される場合に比べて逆相対応値の変動を抑制することができる。

請求項４の発明では、電圧検出ステップにより全波整流波形の電圧を検出する所定タイミングがゼロクロスタイミングの直後のタイミングである場合、つまり波形記憶部に記憶させる逆相波形の逆相対応値が先頭（最初または１番目）の逆相対応値である場合には、ゼロクロス直後処理ステップにより、ゼロクロスタイミングから直後タイミングまでの経過時間を算出し、直後タイミングにおける逆相対応値を逆相波形の波形情報として時系列順に位置決めされた波形記憶部の記憶位置においてこの記憶位置を経過時間に相当する分、時間経過方向にシフトさせた位置に決定する。また、電圧検出ステップにより全波整流波形の電圧を検出する所定タイミングが直後タイミングよりも後（２番目）のタイミングである場合には、ゼロクロス以後処理ステップにより、この所定タイミングにおいて逆相対応値算出ステップにより算出された逆相対応値を記憶する波形記憶部の記憶位置を、ゼロクロス直後処理ステップにより算出した経過時間に相当する分、時間経過方向にシフトさせた位置に決定する。

これにより、ゼロクロスタイミングから直後タイミングまでの経過時間、つまりゼロクロスタイミングから電圧検出ステップにより電圧を検出するまでの間の遅れた時間に相当するだけ、波形記憶部に記憶させる先頭（最初または１番目）の逆相対応値の記憶位置を時間経過方向（遅れ方向）にシフトさせて補正するとともに、その後（２番目以降）の逆相対応値である場合についても、この遅れた時間に相当するだけシフトさせて補正するため、このような時間的なズレを補正することなく、波形記憶部に記憶させる先頭（最初）の逆相対応値の記憶位置をそのままの所定位置に記憶させた場合に比べて、適正な逆相対応値を波形記憶部に記憶させることができる。したがって、当該充電装置のプログラムでは、このような適正な逆相波形に基づくパルス幅変調信号が得られるため、時間的なズレによる電力波形に乱れを抑制することができる。

本発明の一実施形態に係る充電装置の構成例を示すブロック図である。 各波形の例を示す説明図で、図２(A)は逆相波形、図２(B)は３相交流電圧を全波整流した全波整流波形（直流電圧波形）、図２(C)は図２(B)に示す全波整流波形のうちリップル成分を含む一部分の波形とその逆相波形、図２(D)は図２(C)に示す逆相波形に基づくＰＷＭ信号波形、をそれぞれ示すものである。 各波形の例を示す説明図で、図３(A)は３相交流電圧波形、図３(B)はゼロクロス検出信号波形、図３(C)はタイマー割込み信号波形、図３(D)は図３(A)〜図３(C)に示す各波形を重ね合わせて二点鎖線α区間内を拡大した波形、図３(E)は図３(D)に示す二点鎖線β枠内を拡大した波形、をそれぞれ示すものである。 図４(A)はメモリに格納される逆パターン値による逆相波形の概念例、図４(B)は図４(A)に示すメモリに格納される過程のうち最初の１サイクル分に関して逆相波形の概念に置き換えて表した例、図４(C)〜図４(F)は図４(A)に示すメモリに格納される過程を逆相波形の概念に置き換えて表した例、図４(G)〜図４(J)は図４(C)〜図４(F)に対応する比較例、をそれぞれ示す説明図である。 本実施形態に係る充電装置の制御ユニットによる充電制御処理の流れを示すフローチャートである。

以下、本発明の充電装置およびそのプログラムの実施形態について図を参照して説明する。まず、図１〜図３を参照して充電装置１０のハードウェア構成を説明する。図１には、充電装置１０の構成例を示すブロック図が図示されている。また、図２および図３には、逆相波形、全波整流波形、ＰＷＭ信号波形、３相交流電圧波形、ゼロクロス検出信号波形やタイマー割込み信号波形、等が図示されている。

図１に示すように、充電装置１０は、３相交流電源ＡＣから供給される交流電力を直流電力に変換してバッテリＢattを充電し得る機能を有するもので、主に、全波整流ダイオード１２、降圧用ＩＧＢＴモジュール１３、昇圧用ＩＧＢＴモジュール１５、検出トランス１８、電流センサ１９、制御ユニット２０等から構成されている。なお、本実施形態に係る充電装置１０は、バッテリＢattに供給する充電電力の充電電流Ｉｏが所定の定電流値Ｉcntとなるように制御する定電流制御タイプの一例である。

全波整流ダイオード１２は、３相交流電源ＡＣから供給される３相２００Ｖの交流電圧（図３(A)参照）のすべての相間（ＵＶ相，ＶＷ相，ＷＵ相）について全波整流可能に複数のダイオード（半導体整流素子）により構成される半導体モジュールである。この全波整流ダイオード１２により整流された直流電圧（入力電圧Ｖｉ）の波形Ｗrctには、図２(B)に示すように全波整流波形のリップル成分が含まれており、降圧用ＩＧＢＴモジュール１３と制御ユニット２０とに出力される。なお、「全波整流波形のリップル成分」とは、図２(B)において太い実線により表現されている山と谷の繰り返し波形のことである。

降圧用ＩＧＢＴモジュール１３は、全波整流ダイオード１２から出力される直流電圧（入力電圧Ｖｉ）を降圧するためのスイッチング素子を含む半導体モジュールで、スイッチング素子に例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を用いたものある。本実施形態では、例えば、ＰＮＰタイプのＩＧＢＴからなり、入力側（コレクタ）に入力が、また出力側（エミッタ）にチョーコイル１４がそれぞれ接続されるとともに、入出力間をオンオフ制御を可能にするＰＷＭ信号Ｄpwmを入力可能に制御端子（ゲート）に制御ユニット２０のゲート出力部２７が接続されている。

本実施形態では、バッテリＢattの充電電圧Ｖｏを３相交流電源ＡＣから供給される電圧以下にする必要があるときに、電流センサ１９により検出された充電電流Ｉｏが所定の定電流値Ｉcntに近づくように制御されたＰＷＭ信号Ｄpwmがゲート出力部２７を介して当該スイッチング素子に入力される。これにより、ＣＰＵ２１から出力されるＰＷＭ信号Ｄpwmによってスイッチング素子のオンオフ期間が制御されるため、充電電流Ｉｏの目標値として所定の定電流値Ｉcntに向けた、降圧用ＩＧＢＴモジュール１３の出力電流の増減制御が可能となる。

一方、昇圧用ＩＧＢＴモジュール１５は、降圧用ＩＧＢＴモジュール１３から出力される直流電圧を昇圧するためのスイッチング素子を含む半導体モジュールで、降圧用ＩＧＢＴモジュール１３とは逆向きの電圧制御が行われる。即ち、この昇圧用ＩＧＢＴモジュール１５は、バッテリＢattの充電電圧Ｖｏを３相交流電源ＡＣから供給される電圧以上にする必要があるときに、充電電流Ｉｏが所定の定電流値Ｉcntに近づくように、昇圧用ＩＧＢＴモジュール１５の出力電流を増減し得るように構成されている。

本実施形態では、例えば、入力側から出力側に向けて電流を許容しその逆方向の流れを阻止し得るように入出力間に接続されるダイオードと、入力側に接続されるチョークコイル１４とアース等の基準電位との間をオンオフ制御可能に接続されるＮＰＮタイプのＩＧＢＴと、からなる。なお、このＩＧＢＴの制御端子（ゲート）にも、入出力間をオンオフ制御を可能にするＰＷＭ信号Ｕpwmを入力可能に制御ユニット２０のゲート出力部２７が接続されている。これにより、ＣＰＵ２１から出力されるＰＷＭ信号Ｕpwmによってスイッチング素子のオンオフ期間が制御されることで充電電流Ｉｏが所定の定電流値Ｉcntに近づくように出力電流が増減可能に制御される。

このように本実施形態では、降圧用ＩＧＢＴモジュール１３は電圧を下げる方向、昇圧用ＩＧＢＴモジュール１５は電圧を上げる方向、というように、降圧用ＩＧＢＴモジュール１３と昇圧用ＩＧＢＴモジュール１５は互いに逆方向の電圧制御が行われる。このため、降圧用ＩＧＢＴモジュール１３によって充電装置１０の充電電流Ｉｏが制御されている場合には、昇圧用ＩＧＢＴモジュール１５による電流制御は行われることなく、この間、昇圧用ＩＧＢＴモジュール１５のスイッチング素子はオフ状態を維持するようにＣＰＵ２１により制御される。また、昇圧用ＩＧＢＴモジュール１５によって充電装置１０の充電電流Ｉｏが制御されている場合には、降圧用ＩＧＢＴモジュール１３による電流制御は行われることなく、この間、降圧用ＩＧＢＴモジュール１３のスイッチング素子はオン状態を維持するようにＣＰＵ２１により制御される。

本実施形態では、昇圧用ＩＧＢＴモジュール１５の出力側には、アース等の基準電位との間に平滑コンデンサ１６が接続され、さらにこの平滑コンデンサ１６には、当該充電装置１０の出力に一端側が接続されるチョーコイル１７の他端側が接続されている。これにより、昇圧用ＩＧＢＴモジュール１５の出力電圧に含まれ得るスイッチングノイズやリップル成分の除去等を可能にしている。

検出トランス１８は、３相交流電源ＡＣから入力される３相交流電圧のうち、所定の２相間の相間電圧に比例した電圧を高精度に出力する電圧測定用のトランスである。本実施形態では、例えば、検出トランス１８の入力が３相交流電源ＡＣのＵＶ相間に接続されるとともに、その出力が制御ユニット２０の入力電圧検出部２３およびゼロクロス検出部２５に接続されている。これにより、ＵＶ相の相間電圧Ｖuvに比例した電圧を入力電圧検出部２３やゼロクロス検出部２５に出力可能にしている。なお、３相交流電源ＡＣのＶＷ相間やＷＵ相間に接続して相間電圧ＶvwやＶwuに比例した電圧を入力電圧検出部２３やゼロクロス検出部２５に出力可能にしても良い。また、すべての相間電圧Ｖuv，Ｖvw，Ｖwuに比例したそれぞれの電圧を入力電圧検出部２３やゼロクロス検出部２５に出力可能に構成しても良い。

電流センサ１９は、昇圧用ＩＧＢＴモジュール１５から出力される出力電流や昇圧用ＩＧＢＴモジュール１５を介して降圧用ＩＧＢＴモジュール１３から出力される出力電流の電流値に比例した電圧を出力する電流測定用のトランスで、平滑コンデンサ１６とチョーコイル１７との間を流れる電流、つまり当該充電装置１０からバッテリＢattに出力される充電電流Ｉｏを検出可能に両者間に接続されている。本実施形態では、電流センサ１９の出力を制御ユニット２０に接続することにより、充電電流Ｉｏに比例した電圧を制御ユニット２０の出力電流検出部２８に出力可能に構成されている。

制御ユニット２０は、ＣＰＵ２１を中心に、メモリ２２、入力電圧検出部２３、ゼロクロス検出部２５、入力電圧検出部２６、ゲート出力部２７、出力電流検出部２８、出力電圧検出部２９等により構成されており、特許請求の範囲に記載の「コンピュータ」に相当し得るものである。

ＣＰＵ２１は、マイコン（演算処理装置）で、図略のシステムバスやデータバスあるいは入出力ポート等を介して、メモリ２２や入力電圧検出部２３等に接続されている。なお、本実施形態では、ＣＰＵ２１とメモリ２２とを個々の半導体モジュールとして構成しているが、両者を１つのモジュールまたはパッケージに集約したワンチップマイコンとしても良い。

メモリ２２は、ＳＲＡＭ、ＤＲＡＭ、ＥＥＰＲＯＭ等からなる半導体記憶装置で、ＣＰＵ２１が使用する主記憶空間や補助記憶空間を構成している。主記憶空間はワーク領域やデータ領域に割り当てられ、また補助記憶空間には、後述する充電制御処理やその他の基本処理がＣＰＵ２１により実行可能にコード化されたプログラム（充電制御プログラムや基本プログラム）や逆パターン値（逆相波形の逆相対応値）が格納されている。このメモリ２２は、特許請求の範囲に記載の「波形記憶部」に相当し得る。

入力電圧検出部２３は、検出トランス１８から出力される相間電圧Ｖuvに比例した検出電圧（アナログ値）を所定ビット数のディジタルデータ（ディジタル値）に変換し得るＡ／Ｄ変換機能を有するもので、入力が検出トランス１８の出力に接続されている。この入力電圧検出部２３の出力は、ＣＰＵ２１の入力ポートに接続可能に構成されており、これによりＣＰＵ２１は３相交流波形のうちのＵＶ相波形Ｗuvの電圧情報を取得することが可能となる。なお、検出トランス１８から出力される相間電圧が、ＶＷ相間の電圧ＶvwやＷＵ相間の電圧Ｖwuである場合には、ＣＰＵ２１は３相交流波形のうちのＶＷ相波形ＷvwやＷＵ相波形Ｗwuの各電圧情報を取得することが可能となる（図３(A)参照）。

ゼロクロス検出部２５は、図３(A)に示すように、交流電圧が周期的に０Ｖ（同図中に示す破線位置）になる点のうち、マイナス値からプラス値に変化、つまり立ち上がりエッジによる点Ｐz（以下「ゼロクロス点Ｐz」という）のタイミングを検出し得る機能を有するもので、この出力は、ＣＰＵ２１の入力ポートに接続可能に構成されている。これにより、ＣＰＵ２１は、例えば、ゼロクロス検出部２５からＣＰＵ２１に入力されるゼロクロス検出信号Ｓzcの立ち上がりエッジの検出をトリガーにして、インプットキャプチャ機能によりゼロクロス点Ｐｚのタイミング（以下「ゼロクロスタイミング」という）Ｔｂを取得することが可能となる。このゼロクロスタイミングＴｂは、例えば、計時用のカウンタＣｔのカウント値によって与えられる。なお、立ち下がりエッジ（プラス値からマイナス値に変化）のタイミングをゼロクロス点Ｐｚにしても良い。

入力電圧検出部２６も、入力電圧検出部２３等と同様にＡ／Ｄ変換機能を有するもので、入力が全波整流ダイオード１２の出力側に接続されることによって、全波整流ダイオード１２から出力される全波整流後の３相整流電圧（アナログ値）を所定ビット数のディジタルデータ（ディジタル値）に変換可能に構成されている。本実施形態では、前述したように、リップル成分を含んだ直流電圧として入力電圧Ｖｉ（図２(B)に示す全波整流波形Ｗrct）が全波整流ダイオード１２から入力される。このため、入力電圧検出部２６からはこのようなリップル成分を含めた入力電圧Ｖｉの情報が出力される。この入力電圧検出部２６の出力は、ＣＰＵ２１の入力ポートに接続可能に構成されており、これによりＣＰＵ２１は全波整流波の電圧情報（リップル成分を含んだ入力電圧情報）を取得可能となる。なお、この入力電圧検出部２６は、特許請求の範囲に記載の「電圧検出部」に相当し得るものである。

ゲート出力部２７は、後述するようにＣＰＵ２１によって生成されるＰＷＭ信号Ｄpwm，Ｕpwmを降圧用ＩＧＢＴモジュール１３や昇圧用ＩＧＢＴモジュール１５に出力制御するための出力ドライバである。このため、ゲート出力部２７の入力は、降圧用ＩＧＢＴモジュール１３や昇圧用ＩＧＢＴモジュール１５のそれぞれに対応するＰＷＭ信号Ｄpwm，Ｕpwmが出力されるＣＰＵ２１の出力ポートに接続され、またゲート出力部２７の出力は、降圧用ＩＧＢＴモジュール１３および昇圧用ＩＧＢＴモジュール１５のそれぞれ別個に接続されている。

出力電流検出部２８も、入力電圧検出部２３等と同様にＡ／Ｄ変換機能を有するもので、入力が電流センサ１９の出力側に接続されることによって、電流センサ１９から出力される、降圧用ＩＧＢＴモジュール１３や昇圧用ＩＧＢＴモジュール１５の出力電流値、つまり当該充電装置１０の充電電流Ｉｏに比例した電圧を（アナログ値）を所定ビット数のディジタルデータ（ディジタル値）に変換可能に構成されている。この出力電流検出部２８の出力は、ＣＰＵ２１の入力ポートに接続可能に構成されており、これによりＣＰＵ２１は当該充電装置１０の充電電流（出力電流）の情報を取得可能となる。

出力電圧検出部２９も、入力電圧検出部２３等と同様にＡ／Ｄ変換機能を有するもので、入力がチョーコイル１７の出力側、つまり当該充電装置１０の出力に接続されることにより、当該充電装置１０の充電電圧Ｖｏを（アナログ値）を所定ビット数のディジタルデータ（ディジタル値）に変換可能に構成されている。この出力電圧検出部２９の出力は、ＣＰＵ２１の入力ポートに接続可能に構成されており、これによりＣＰＵ２１は当該充電装置１０の充電電圧（出力電圧）の情報を取得可能となる。

ここで、後述する充電制御処理によりメモリ２２に格納される逆パターン値について図２、図４(A)および図４(B)を参照して説明する。なお、図２(A)や図２(B)に示される波形は３相交流電圧波形の１相当たりの１サイクル（周期）分に相当するもので、また図２(B)においては、ＵＶ相間だけに着目した場合の電圧が実線により、ＶＷ相間だけに着目した場合の電圧が破線により、ＷＵ相間だけに着目した場合の電圧が一点鎖線により、それぞれ示されている。

また、図４(A)には、メモリ２２に格納される逆パターン値により表し得る逆相波形Ｗmemの概念例が図示されており、さらに図４(B)には、メモリ２２に逆パターン値が格納される過程のうち最初の１サイクル分の逆パターン値ｄ１に関して逆相波形Ｗmemの概念に置き換えて表した例が図示されている。図４に示される逆相波形Ｗmemは、図２や図３と同様、紙面左側から右側に向かって時間が経過することを前提にしている。また、紙面左側から右側に向かってアドレス値が順次増加するように、メモリ２２のアドレスが対応し得る。

本実施形態では、図２(B)に示すような全波整流波形Ｗrctのリップル成分を逆位相にしたもの（電圧波形におけるリップル成分の電圧の大小関係を反転したもの）として、図２(A)に示すような逆相波形Ｗinvに対応した逆パターン値（逆相対応値）をメモリ２２に格納可能にしている。例えば、メモリ２２において１０２４個分の逆パターン値を記憶可能な逆パターンデータ領域を確保するとともに、３相交流電圧波形の１相当たりの１サイクル分を１０２４分割して所定の基準時からの経過時間に関連づけて逆パターン値を時系列順に格納可能に構成している。なお、この所定の基準時は、メモリ２２の逆パターンデータ領域においては所定の基準位置として設定される。

この逆パターン値は、後述するように、入力電圧検出部２６により検出された全波整流後の入力電圧Ｖｉの情報に基づく所定演算により求めることができ、本実施形態では、所定タイミングごとに発生するタイマー割込みによる充電制御処理によって生成される。これにより、逆パターン値がタイマー割込みの都度、生成されて逆パターンデータ領域に順次格納されることで逆相波形Ｗinvに対応した逆パターン値がメモリ２２に蓄積される。

例えば、図２(C)に示すような３相交流電圧波形の１相（ＵＶ相）の１／６周期におけるリップル波形Ｒｕを例示して説明をすると、メモリ２２の逆パターンデータ領域に格納される逆パターン値は、図２(C)において破線で示す逆相波形Ｗinvにほぼ対応して、全波整流波形Ｗrctのリップル成分のピーク（極大値）部分で最小値となり、リップル成分のボトム（極小値）部分で最大値、となる。また図２(D)に示すように、ＰＷＭ信号波形Ｗpwmのパルス幅も、リップル成分のピーク部分で最小値Ｗminとなり、リップル成分のボトム部分で最大値Ｗmaxとなる。これらの各ＰＷＭ信号は、その面積（図２(C)に示す網掛け部分の面積）がいずれもほぼ同一になるようにパルス幅が設定される。

このような逆相波形Ｗinvに対応する逆パターン値を、ＣＰＵ２１がタイマー割込みによる所定タイミングでメモリ２２の逆パターンデータ領域から出力パターンとして読み出すとともに、この読み出した出力パターンと充電電流Ｉｏと所定の定電流値Ｉcntとに基づいて、降圧用ＩＧＢＴモジュール１３や昇圧用ＩＧＢＴモジュール１５に出力する適正なＰＷＭ信号を生成可能にしている。これにより、当該充電装置１０は、充電電流Ｉｏが所定の定電流値Ｉcntに一致するように出力することが可能となる。

ところで、このようにメモリ２２の逆パターンデータ領域に蓄積される逆パターン値は、タイマー割込みより実行される充電制御処理によって生成されることから、例えば、タイマー割込みが５０マイクロ秒ごとに発生する場合には、３相交流電力の周波数が６０Hzであれば１サイクル（１６．７ミリ秒）間内に３３３．３回（＝１６．７ｍＳ／５０μＳ）、また５０Hzであれば１サイクル（２０ミリ秒）間内に４００回（＝２０ｍＳ／５０μＳ）、の割合で充電制御処理により生成されてメモリ２２に格納される。しかし、本実施形態では、この１サイクルの間に生成される逆パターン値の個数（３３３個または４００個）と、メモリ２２に確保されているデータの格納可能個数（１０２４個）とが一致しないため、タイマー割込みによる割込み時間間隔（５０マイクロ秒）ごとに時系列的な隙間ができた「間引き状態」で、メモリ２２のデータ領域に格納される。

例えば、メモリ２２に格納される逆パターン値によって表される逆相波形の概念が図４(A)に示す波形Ｗmemである場合、最初の１サイクル（６０Hzの場合、３３３個）の間にメモリ２２に格納される逆パターン値ｄ１は、図４(B)に示すように、破線で表した波形Ｗmemに沿って所定間隔ごとに位置する。即ち、最初の１サイクルにおいては、１０２４分割されたうちの所定の基準時（図４(B)の場合は紙面左端の最古時点）を起点として、割込み時間間隔（例えば５０マイクロ秒）ごとに時系列的な隙間を形成して逆パターン値ｄ１がメモリ２２に格納される。なお、図４(B)において破線による波形Ｗmem上に表示される短い縦線は、逆パターン値ｄ１が格納される時系列的な位置関係を明示するための印である。また、これらの各図において逆パターン値ｄ１等は、図面表現上、便宜的に１／１０以下の個数に減らして表示されていることに留意されたい。

このように、時系列的な隙間を形成した間引き状態で逆パターン値がメモリ２２の逆パターンデータ領域に格納されるため、１サイクル（１０２４個）分の逆パターン値が十分に揃うまでには、例えば、数１０サイクル程度（１秒前後）の時間を要することなるが、通常、充電装置１０の使用特性上、電源投入後に少なくとも１秒程度の時間的な余裕が存在するので、この間に十分な逆パターン値をメモリ２２に格納して蓄えることができる。

時系列的な隙間(間引きの間隔）は、例えば、メモリ２２に確保されているデータの格納可能個数が１０２４個で、３相交流電力の周波数が６０Hzの場合、格納されるデータ３個（＝１０２４個／３３３回）分に相当する。なお、このようなメモリ２２上の格納位置は、後述するように、充電制御処理中でカウントアップされる計数用のカウンタＣｉのカウント値に基づいて設定されるとともに、ゼロクロス検出部２５によってゼロクロス検出信号Ｓzcが検出された直後に処理される充電制御処理の中でこのカウンタＣｉがリセットされてカウント値が初期値（例えば「１」）に戻る。

即ち、図３(A)，図３(B)に示すゼロクロスタイミングＴｂ(0)の直後のタイミング（以下「直後タイミング」という）Ｔａ(1)に発生するタイマー割込みにより実行される充電制御処理において、当該カウンタＣｉはリセットされる。カウンタＣｉの初期値は、例えば、図４(B)に示す逆相波形Ｗmemの左端（最古時点）に対応した値に設定されており、リセットによりその値に戻る。ところが、図３(D)や図３(E)に示すように、ゼロクロスタイミングＴｂ(n)（ｎは、−１，０，１）とタイマー割込みのタイミングＴａ(n)（ｎは、−１，０，１，２）は、必ずしも一致しない。場合によっては両者間に最大５０マイクロ秒の時間的なズレ（図３(D)に示すＴdly）が生じ、ゼロクロスタイミングＴｂ(0)から５０マイクロ秒遅れて検出された入力電圧Ｖｉが逆相波形Ｗmemの左端（最古時点）に対応してメモリ２２に格納され得る。

この場合、最初の１サイクルの間にメモリ２２に格納される逆パターン値ｄ１は、図４(G)に示すように、本来の逆相波形Ｗmemからズレた位置に対応してメモリ２２に格納され、またこれに続く各サイクルでメモリ２２に格納される逆パターン値ｄ２，ｄ３は、図４(H)や図４(I)に示すように、逆相波形Ｗmemからズレた位置に対応してメモリ２２に格納される。このため、図４(J)に示すように、最終的に逆パターンデータ領域に格納される逆パターン値ｄｎによる逆相波形Ｗmem’は、本来の逆相波形Ｗmemに対して、ゼロクロスタイミングＴｂ(0)とタイマー割込みの直後タイミングＴａ(1)とのズレによる遅れ時間Ｔdlyに対応する位相角Ｆdlyだけ位相が進んでしまう。なお、図４(G)〜図４(J)に示す逆パターン値ｄ１〜ｄ３，ｄｎは、逆相波形Ｗmemに対する位置ズレを明確にするため、図面表現上、ズレが強調されていることに留意されたい。

したがって、メモリ２２の逆パターンデータ領域には、このような位相にズレのある逆相波形Ｗmemの逆パターン値が格納され得ることから、逆パターン値の読み出しにおいては、本来、読み出されるべき逆相波形Ｗmemとは異なった波形Ｗmem’の逆パターン値が読み出され、それに基づいてＰＷＭ信号波形が生成されることがある。このため、降圧用ＩＧＢＴモジュール１３や昇圧用ＩＧＢＴモジュール１５から出力される充電電圧Ｖｏや充電電流Ｉｏの波形に乱れが生じ得る。

そこで、本実施形態では、図３(D)に示すように、ゼロクロスタイミングＴｂ(0)の直後タイミングＴａ(1)に発生するタイマー割込みによる充電制御処理においては、逆パターンデータ領域の格納位置に関連するカウンタＣｉをリセットするとともに、ゼロクロスタイミングＴｂ(0)と直後タイミングＴａ(1)との時間差（遅れ時間Ｔdly）を算出し、メモリ２２の逆パターンデータ領域に格納する逆パターン値の格納位置を、この時間差分だけシフトさせるようにした。これにより、このような格納位置のズレによる出力波形の乱れを抑制可能にしている。なお、タイマー割込み信号Ｓitの直後タイミングＴａ(0)や直後タイミングＴａ(0)よりも後のタイミング（以下「他のタイミングＴａ」という）Ｔａ(-1)，Ｔａ(1)，Ｔａ(2)は、計時用のカウンタＣｔのカウント値によって与えられる。

このような充電制御処理の例として、フローチャートが図５に図示されているので、ここからは図３〜図５を参照して説明する。なお、この充電制御処理は、メモリ２２の主記憶領域にロードされている充電制御プログラムが、例えば５０マイクロ秒ごとに発生するタイマー割込みの度に起動されてＣＰＵ２１により実行されることにより実現される。

図５に示すように、充電制御処理では、まずステップＳ１０１によりゼロクロス情報取得処理が行われる。この処理は、当該充電制御処理がゼロクロスタイミングＴｂ(0)の直後に起動されたものであるか否かの情報とゼロクロスタイミングＴｂ(0)の時間情報とを取得するもので、例えば、インプットキャプチャの有無を示すフラグ情報と、インプットキャプチャ機能によるゼロクロスタイミングＴｂ(0)におけるカウンタＣｔのカウント値（時間情報）とを取得する。なお、インプットキャプチャにより保持されるカウンタＣｔのカウント値は、現在のものであるが、１つ前（前回）のＴｂ(-1)のものはメモリ２２に保持されて残っている。

次のステップＳ１０２では、入力電圧取得処理が行われる。この処理は、全波整流ダイオード１２から出力される全波整流後の３相整流電圧、つまり入力電圧Ｖｉの情報を入力電圧検出部２６から取得する。この入力電圧Ｖｉの情報は、後述する逆パターン値算出処理（Ｓ１１９）で用いられる。

続くステップＳ１０３では、ステップＳ１０１により取得したゼロクロス情報に基づいて、当該充電制御処理がゼロクロスタイミングＴｂ(0)の直後のタイマー割込みによって起動されたものであるか否かの判断処理が行われる。例えば、ステップＳ１０１によるフラグ情報に基づいて、フラグ値からインプットキャプチャの有無を判断する。この判断処理によりインプットキャプチャ「有」で、ゼロクロスタイミングＴｂ(0)の直後タイミングＴａ(1)によるタイマー割込みによって起動されたものであると判断された場合には（Ｓ１０３；Ｙｅｓ）、続くステップＳ１０５に処理を移行する。これに対して、インプットキャプチャ「無」で、ゼロクロスタイミングＴｂ(0)の直後タイミングＴａ(1)によるタイマー割込みによって起動されたものであると判断されない場合には（Ｓ１０３；Ｎｏ）、ステップＳ１０５，Ｓ１０７，Ｓ１０９を行うことなくステップＳ１１５に処理を移行する。

即ち、ゼロクロスタイミングＴｂ(0)の直後のタイマー割込みによりも後の他のタイミングＴａ(2)（またはＴａ(0),Ｔａ(-1)）によるタイマー割込みによって起動された場合には（Ｓ１０３；Ｎｏ）、カウンタＣｉをリセットしたり（Ｓ１０７）、ゼロクロスタイミングＴｂ(0)と直後タイミングＴａ(1)との時間差Ｔdlyを算出（Ｓ１０９）する必要がないため、これらの処理をスキップする。また、当該充電制御処理が直後タイミングＴａ(1)のタイマー割込みによって起動された場合には、続くステップＳ１０５，Ｓ１０７，Ｓ１０９の各処理が行われる。

ステップＳ１０５では、割込み情報取得処理が行われる。この処理は、タイマー割込みが発生した時間情報を取得するもので、例えば、タイマー割込み信号Ｓitをトリガーにしてタイマー割込みのタイミングＴａにおけるカウンタＣｔのカウント値（時間情報）を取得する。

続くステップＳ１０７では、カウンタ初期化処理が行われる。即ち、この処理では、カウンタＣｉを初期値（例えばゼロ）に戻す処理が行われる。これにより、ゼロクロスタイミングＴｂ(0)の直後のタイマー割込みによって当該充電制御処理が起動された場合には、逆パターンデータ領域に設定される基準位置を起点に逆パターン値の格納が可能となる。また、このステップＳ１０７において、インプットキャプチャのフラグ値、即ち、インプットキャプチャの有無を示すフラグ情報をクリア（インプットキャプチャ「無」）する処理が行われる。これにより、新たなゼロクロス点Ｐzによってインプットキャプチャが発生しない限り、このフラグはインプットキャプチャ「有」にはならない。

ステップＳ１０９では、遅れ時間算出処理が行われる。この処理は、ゼロクロスタイミングＴｂ(0)からタイマー割込みによって当該充電制御処理が起動されるまでに要した時間、つまりゼロクロスタイミングＴｂ(0)に対する遅れ時間を算出する。本実施形態では、ステップＳ１０１により取得したゼロクロスタイミングＴｂ(0)におけるカウンタＣｔのカウント値（時間情報）と、ステップＳ１０５により取得した当該タイミングＴａ(1)におけるカウンタＣｔのカウント値（時間情報）と、に基づいて、遅れ時間Ｔdly（＝Ｔａ(1)−Ｔｂ(0)）が算出される。

ステップＳ１１５以降の各処理は、当該充電制御処理がゼロクロスタイミングＴｂ(0)の直後のタイマー割込みによって起動されたか否かを問わず行われる。
ステップＳ１１５では、保存先位置算出処理が行われる。この処理は、後のステップＳ１１９で算出される逆パターン値の保存先、つまりメモリ２２の逆パターンデータ領域における格納位置を算出するものである。

例えば、図４(C)に示すように、充電制御処理が１回実行されるごとに、タイマー割込みによる割込み時間間隔（６０Hzの場合、５０マイクロ秒）分の隙間を形成するようにして、最初の１サイクル時間Ｔcycが経過すると、図４(C)に示すような間引き状態になるように、逆パターン値ｄ１の格納位置が毎回、算出される。

例えば、直後タイミングＴａ(1)に発生するタイマー割込みでは（Ｃｉ＝１）、メモリ２２に確保されているデータの格納可能個数１０２４個、割込み間隔５０マイクロ秒、遅れ時間Ｔdlyおよび１サイクル（１６．７ミリ秒）から、１０２４×（５０μＳ＋Ｔdly）／１６．７ｍＳにより格納位置が算出され、その次のタイマー割込みでは（Ｃｉ＝２）、１０２４×（１００μＳ＋Ｔdly）／１６．７ｍＳにより格納位置が算出される。なお、小数点以下は、例えば切り捨てて整数化する（四捨五入や切り上げによる整数化でも良い）。

つまり、メモリ２２上における逆パターン値の格納位置は、（１０２４×（５０μＳ×Ｃｉ＋Ｔdly）／１６．７ｍＳ）により、充電制御処理が実行される度に、毎回、１つずつカウントアップされるカウンタＣｉのカウンタ値に基づいて算出される。これにより、逆パターン値ｄ１の格納位置は、例えば、図４(C)に示すように、遅れ時間Ｔdlyに相当する時間的にずらした位置として、逆パターンデータ領域の最古時間に対応する位置（図４(C)に示す逆相波形Ｗmemの紙面左端）から最新時間方向（図４(C)に示す逆相波形Ｗmemの紙面右端）に向かってシフト量Ｆsftだけ移動させた位置になるとともに、図４(C)に示す間引き状態で逆相波形Ｗmemの最新時間方向に進むことになる。

ステップＳ１１７では、逆パターン値読出処理が行われる。この処理は、ステップＳ１１５により算出された逆パターン値の格納位置に、既に格納されている逆パターン値を読み出すものである。即ち、次のステップＳ１１９で逆パターン値を算出するに際し、これまでに蓄積されている過去の逆パターン値を加味するために行われるものである。

ステップＳ１１９では、逆パターン値算出処理が行われる。この処理は、ステップＳ１０２により取得した入力電圧Ｖｉの情報に基づいた演算を行うことによって、逆パターン値を算出するものである。例えば、入力電圧Ｖｉの逆数を算出することにより、当該入力電圧Ｖｉに対応した逆パターン値が得られるが、本実施形態では、これにより得られた逆パターン値に、ステップＳ１１７で読み出した過去の逆パターン値をＮ（整数）倍したものを加算し、この加算結果を（Ｎ＋１）で割ることによって、過去の逆パターン値を加味した新たな逆パターン値を求める。Ｎの値は、例えば、十分な逆パターン値が揃い逆相波形Ｗmemが完成するのに要する当該充電制御処理の実行回数や、別途設けられた当該充電制御処理の実行回数をカウントするカウンタ値等に設定される。

これにより、重み付けをされた過去の逆パターン値に対して、今回、算出した現在の逆パターン値が足されてその平均値として新たな逆パターン値を得ることができる。即ち、既に保存（格納）されている過去の逆パターン値にウェイトを置いて新たな逆パターン値が算出されることから、例えば、前回や前々回等の過去の逆パターン値に比べて現在の逆パターン値に大きな変動が生じた場合であっても、算出される新たな逆パターン値に対してこのような変動による影響を抑制することが可能となる。

ステップＳ１２１では、逆パターン値保存処理が行われる。この処理は、ステップＳ１１９により算出された逆パターン値の保存、つまり保存先位置として、ステップＳ１１５により算出された逆パターンデータ領域の格納位置に当該逆パターン値を格納するものである。これにより、例えば、最初の１サイクルでは、図４(C)に示す各逆パターン値ｄ１が保存され、また次の１サイクルでは、図４(D)に示す各逆パターン値ｄ２が保存される。さらにその次の１サイクルでは、図４(E)に示す各逆パターン値ｄ３が保存されて、数１０サイクル後に十分な逆パターン値ｄ１〜ｄｎが揃い、図４(F)に示すような逆相波形Ｗmemが完成する。

このようにして出来上がった図４(F)に示す逆相波形Ｗmemは、図４(C)〜図４(E)に示すように、遅れ時間Ｔdlyに相当するシフト量Ｆsftだけ時間経過方向に移動した一点鎖線の基準位置を起点にした格納位置に、各逆パターン値ｄ１〜ｄｎを保存したものである。このため、図４(J)に示すように、このような移動をすることなく最古時点（図４(G)〜図４(I)に示す紙面左端）を起点として保存した逆相波形Ｗmem’に比べて、遅れ時間Ｔdlyに対応する位相角Ｆdly分の位相が進むようなことがない。これから説明する出力パターン読出処理等によりメモリ２２の逆パターンデータ領域から読み出された出力パターン（逆パターン値）が不適当な値となることがない。

ステップＳ１２３では、カウントアップ処理が行われる。この処理は、カウンタＣｉのカウンタ値を当該充電制御処理が実行される度ごとにカウントアップさせるもので、これにより、メモリ２２の逆パターンデータ領域に格納される逆パターン値の格納位置を、時間の経過方向（最古時点から最新時点（図４示す紙面左端から右端））に向かって進めることが可能となる。

ステップＳ１２５では、読出先位置算出処理が行われる。この処理は、メモリ２２の逆パターンデータ領域に格納された逆パターン値を読み出す位置を算出するものである。この処理では、ステップＳ１１５で算出されたメモリ２２の逆パターンデータ領域における格納位置に対して、任意の位相角だけ位相を進めた格納位置、または任意の位相角だけ位相を遅らせた格納位置から、逆パターン値を読み出すように、当該読出位置を算出する。例えば、この進めたり遅らせたりする位相角を時間換算したものをＴαとすると、ステップＳ１１５で説明した式を用いて、（１０２４×（５０μＳ×Ｃｉ＋Ｔdly＋Ｔα）／１６．７ｍＳ）により、読み出し位置を算出することができる。これにより、ハードウェア処理やソフトウェア処理その他の要因による遅延を吸収することが可能となり、またそれに伴う力率の低下を抑制できる。

ステップＳ１２７では、出力パターン読出処理が行われ、さらにステップＳ１２９では、出力パターン出力処理が行われる。即ち、ステップＳ１２５により算出された読出位置に基づいてメモリ２２の逆パターンデータ領域から出力パターン（逆パターン値）を読み出した後、前述したように、この出力パターンと充電電流Ｉｏと所定の定電流値Ｉcntとに基づいて、適正なＰＷＭ信号ＤpwmまたはＰＷＭ信号Ｕpwmを生成して、降圧用ＩＧＢＴモジュール１３または昇圧用ＩＧＢＴモジュール１５に出力する。これにより、降圧用ＩＧＢＴモジュール１３や昇圧用ＩＧＢＴモジュール１５では、バッテリＢattに供給する充電電力の充電電流Ｉｏが所定の定電流値Ｉcntとなるように制御することが可能となる。

以上説明したように本実施形態に係る充電装置１０によると、入力電圧検出部２６（入力電圧取得処理Ｓ１０２）により全波整流波形Ｗrctの入力電圧Ｖｉを検出するタイマー割込みのタイミングＴａがゼロクロスタイミングＴｂの直後タイミングＴａ(1)である場合（Ｓ１０３；Ｙｅｓ）、つまりメモリ２２に記憶させる逆相波形Ｗmemの逆パターン値が先頭（最初または１番目）の逆パターン値ｄ１である場合には、ゼロクロスタイミングＴｂから直後タイミングＴａ(1)までの遅れ時間Ｔdlyを算出した後（遅れ時間算出処理Ｓ１０９）、直後タイミングＴａ(1)における逆パターン値ｄ１を記憶するメモリ２２の格納位置（記憶位置）を、この遅れ時間Ｔdlyに相当するシフト量Ｆsft分、時間経過方向にシフトさせる（保存先位置算出処理Ｓ１１５）。また、入力電圧検出部２６（入力電圧取得処理Ｓ１０２）により全波整流波形Ｗrctの入力電圧Ｖｉを検出するタイマー割込みのタイミングＴａが直後タイミングＴａ(1)よりも後の他のタイミングＴａ(2)である場合（Ｓ１０３；Ｎｏ）、つまりメモリ２２に記憶させる逆相波形Ｗmemの逆パターン値が先頭（最初）よりも後（２番目以降）の逆パターン値ｄ２，ｄ３，ｄｎである場合には、この他のタイミングＴａ(2)における逆パターン値ｄ２，ｄ３，ｄｎを記憶するメモリ２２の格納位置（記憶位置）を、直後タイミングＴａ(1)において算出した遅れ時間Ｔdlyに相当するシフト量Ｆsft分、時間経過方向にシフトさせる（保存先位置算出処理Ｓ１１５）。

これにより、ゼロクロスタイミングＴｂの直後タイミングＴａ(1)までの遅れ時間Ｔdly、つまりゼロクロスタイミングＴｂから入力電圧検出部２６により入力電圧Ｖｉを検出するまでの間の遅れた時間に相当するだけ、メモリ２２に記憶させる先頭（最初または１番目）の逆パターン値ｄ１の格納位置を時間経過方向（遅れ方向）にシフトさせて補正するとともに、その後（２番目以降）の逆パターン値ｄ２，ｄ３，ｄｎである場合についても、この遅れた時間に相当するだけシフトさせて補正するため、このような時間的なズレを補正することなく、メモリ２２に記憶させる先頭（最初）の逆パターン値ｄ１の格納位置をそのままの最古時点に記憶させた場合に比べて、適正な逆パターン値をメモリ２２に記憶させることができる。したがって、当該充電装置１０では、このような適正な逆パターン値に基づくパルス幅変調信号Ｄpwm，Ｕpwmが得られるため、時間的なズレによる電力波形に乱れを抑制することができる。

また、本実施形態に係る充電装置１０によると、パルス幅変調信号Ｕpwm，Ｄpwmは、メモリ２２の格納位置に対して、任意の位相角分、位相を進めまたは遅らせた位置から読み出される逆相波形Ｗmemの波形情報に基づいて生成される。これにより、任意の位相角分、位相を進めたり遅らせたりした逆相波形に基づくパルス幅変調信号Ｕpwm，Ｄpwmが得られるため、時間的なズレによる電力波形に乱れを抑制に加えて、力率の低下も抑制することができる。

さらに、本実施形態に係る充電装置１０によると、メモリ２２に逆パターン値を記憶する際に、メモリ２２の格納位置に既に逆パターン値が記憶されている場合には、既に記憶されている逆パターン値に所定の重み付けをしたものに新たな逆パターン値を加えて得た平均値を記憶位置に記憶する。これにより、既に記憶されている逆パターン値にウェイトを置いて新たな逆パターン値が記憶されるため、例えば、今回の逆パターン値とそれまでにメモリ２２に記憶された逆パターン値との間に大きな違いがあっても、今回の逆パターン値がそのまま記憶される場合に比べて逆パターン値の変動を抑制することができる。

なお、上述した実施形態では、３相交流電源ＡＣと全波整流ダイオード１２とを直結にしたが、例えば、３相２００Ｖの交流電圧を１００Ｖに降圧する３相トランスを介在させても良い。また、降圧用ＩＧＢＴモジュール１３と昇圧用ＩＧＢＴモジュール１５との両方を備えた構成にしたが、出力電圧Ｖｏや出力電流Ｉｏの要求仕様に対応して、いずれか一方を備えるように充電装置１０を構成しても良い。これらいずれの場合でも、上述した実施形態と同様の作用および効果を得ることができる。

また、上述した実施形態では、バッテリＢattに供給する充電電力の充電電流Ｉｏが所定の定電流値Ｉcntとなるように、充電電圧Ｖｏを制御する定電流制御タイプの充電装置１０を例示して説明したが、バッテリＢattに供給する充電電力の充電電圧Ｖｏが所定の定電圧値Ｖcntとなるように、充電電流Ｉｏを制御する定電圧制御タイプの充電装置であっても、電流の概念を電圧の概念に、また電圧の概念を電流に概念に、それぞれ入れ替えることによって、上述した実施形態と同様の作用および効果を得ることができる。

さらに、上述した実施形態では、保存先位置算出処理（Ｓ１１５）として、例えば、次式（１０２４×（５０μＳ×Ｃｉ＋Ｔdly）／１６．７ｍＳ）を用いて、メモリ２２上の格納位置を求めたが、これに限られることなく、例えば、遅れ時間算出処理（Ｓ１０９）の直後において、ステップＳ１０９で算出した遅れ時間Ｔdlyと１サイクル時間Ｔcycに基づいてメモリ２２の逆パターンデータ領域に設定する基準位置、つまり遅れ時間Ｔdlyに相当する分だけシフトさせた位置を求め、これを基準に、これまで通りメモリ２２上で所定間隔（隙間）ごとに逆パターン値を格納するように構成しても良い。この場合の「所定間隔（隙間）」は、逆パターンデータ領域に格納可能な逆パターン値の個数を１サイクルの間に生成される逆パターン値の個数で割ることで求められる（例えば６０Hzの場合、データ３個（＝１０２４個／３３３回））。

より具体的には、例えば、図４(C)に示すように、ゼロクロスタイミングＴｂ(0)の直後の逆パターン値ｄ１の保存（格納）先を、当該逆パターンデータ領域の最古時間に対応する位置（図４(C)に示す逆相波形Ｗmemの紙面左端）から最新時間方向（図４(C)に示す逆相波形Ｗmemの紙面右端）に向かって移動させるシフト量Ｆsftを算出して基準位置（図４(C)に示す一点鎖線の位置）を決める。例えば、１サイクル時間Ｔcycをメモリ２２に確保されている逆パターンデータ領域の格納可能個数（１０２４個）で割ることにより、データ１個分のシフト量を時間換算することができるため、遅れ時間Ｔdlyをこの時間で割ることによって、遅れ時間Ｔdlyに相当するデータ個数を求める。例えば、交流電力の周波数が６０Hzで、遅れ時間Ｔdlyが５０マイクロ秒の場合、３．０８個（＝５０マイクロ秒／（Ｔcyc／１０２４個））（但し、Ｔcyc＝１６．６６７ミリ秒）になる。このため、逆パターンデータ領域の最古時間に対応する位置から３個分だけ最新時間方向に移動した位置が基準位置に決まる。

また、シフト量として位相差を算出しても良い。即ち、ステップＳ１０９で算出した遅れ時間Ｔdlyと１サイクル時間Ｔcycに基づいて、遅れ時間Ｔdlyに相当する位相角θdly（＝Ｔdly×３６０／Ｔcyc）を算出しこれをシフト量Ｆsftとして基準位置を決定する。先の例（６０Hz、Ｔdly＝５０マイクロ秒）の場合、位相角θdlyは１．０８度（＝５０マイクロ秒×３６０度／Ｔcyc）で、これがシフト量Ｆsft（位相角θdly）になる。この場合、タイマー割込みによる割込み時間間隔を位相角に換算することによって、割込み時間間隔とカウンタＣｉのカウンタ値との積にシフト量を加えたものに相当する位相角を、データ１個当たりの位相角（３６０度／１０２４個）で割ることで、このシフト量Ｆsft（位相角θdly）を基準にした所定間隔（隙間）ごとの逆パターン値の格納位置を算出することが可能となる。

このような遅れ時間Ｔdlyに相当する分だけシフトさせた位置を求め、これを基準に、メモリ２２上で所定間隔（隙間）ごとに逆パターン値を格納するようにする構成は、「交流電力を全波整流した後、ＤＣ−ＤＣコンバータで変換した直流電力を蓄電池に供給可能に構成されており、前記交流電力の全波整流波形に対する逆相波形に基づいて得られるパルス幅変調信号により前記ＤＣ−ＤＣコンバータのスイッチング動作を制御する充電装置であって、前記交流電力の入力電圧波形のゼロクロスタイミングを検出するゼロクロス検出部と、前記入力電圧波形のゼロクロスタイミングとは異なる所定タイミングの時間周期で前記全波整流波形の電圧を検出する電圧検出部と、前記電圧検出部により検出された電圧に基づいて前記所定タイミングにおける前記逆相波形に対応する逆相対応値を算出する逆相対応値算出部と、前記逆相波形の波形情報として前記時間周期ごとに前記逆相対応値算出部により算出された複数の前記逆相対応値を時系列順に位置決めされた記憶位置に記憶する波形記憶部と、を備え、前記所定タイミングが前記ゼロクロスタイミングの直後タイミングである場合には、前記ゼロクロスタイミングから前記直後タイミングまでの経過時間を算出した後、前記直後タイミングにおける前記逆相対応値を記憶する前記波形記憶部の記憶位置を、時間経過方向にこの経過時間に相当する分、シフトさせ、前記所定タイミングが前記直後タイミングよりも後のタイミングである場合には、この所定タイミングにおける前記逆相対応値を記憶する前記波形記憶部の記憶位置を、前記直後タイミングのシフト後の記憶位置を基準に決定する」という技術的思想として把握することができる。

１０…充電装置
１２…全波整流ダイオード
１３…降圧用ＩＧＢＴモジュール（ＤＣ−ＤＣコンバータ）
１５…昇圧用ＩＧＢＴモジュール（ＤＣ−ＤＣコンバータ）
２０…制御ユニット（コンピュータ）
２１…ＣＰＵ（逆相対応値算出部）
２２…メモリ（逆相対応値算出部、波形記憶部）
２５…ゼロクロス検出部
２６…入力電圧検出部（電圧検出部）
２８…出力電流検出部
２９…出力電圧検出部
ＡＣ…３相交流電源
Ｂatt…バッテリ（蓄電池）
Ｄpwm，Ｕpwm…ＰＷＭ信号
ｄ１，ｄ２，ｄ３，ｄｎ…逆パターン値
Ｆsft…シフト量
Ｉcnt…所定の定電流値
Ｉｏ…充電電流
Ｐz…ゼロクロス点
Ｓit…タイマー割込み信号
Ｓzc…ゼロクロス検出信号
Ｔａ…タイマー割込みのタイミング（所定タイミング）
Ｔａ(1)…直後タイミング（直後タイミング）
Ｔａ(2)…他のタイミング（直後タイミングよりも後のタイミング）
Ｔｂ(0)，Ｔｂ(-1)，Ｔｂ(1)，…ゼロクロスタイミング
Ｔcyc…１サイクル時間
Ｔdly…遅れ時間（ゼロクロスタイミングから直後タイミングまでの経過時間）
Ｗinv…逆相波形（逆相波形）
Ｗrct…全波整流波形（全波整流波形）
Ｗuv…ＵＶ相電圧波形（交流電力の入力電圧波形）
Ｗvw…ＶＷ相電圧波形（交流電力の入力電圧波形）
Ｗwu…ＷＵ相電圧波形（交流電力の入力電圧波形）
Ｖｉ…入力電圧（全波整流波形の電圧）
Ｖｏ…充電電圧
Ｖuv…ＵＶ相電圧（交流電力の入力電圧）
Ｖvw…ＶＷ相電圧（交流電力の入力電圧）
Ｖwu…ＷＵ相電圧（交流電力の入力電圧）
Ｒuv…リップル幅
Ｓ１０２（電圧検出ステップ）
Ｓ１０９（経過時間を算出するステップ、ゼロクロス直後処理ステップ）
Ｓ１１５（時間経過方向にシフトさせた位置に決定するステップ、ゼロクロス直後処理ステップ、ゼロクロス以後処理ステップ）
Ｓ１１９（逆相対応値算出ステップ）
Ｓ１２１（逆相対応値記憶ステップ）
Ｓ１２７（波形情報出力ステップ）
Ｓ１２９（波形情報出力ステップ）

Claims (5)

1. 交流電力を全波整流した後、ＤＣ−ＤＣコンバータで変換した直流電力を蓄電池に供給可能に構成されており、前記交流電力の全波整流波形に対する逆相波形に基づいて得られるパルス幅変調信号により前記ＤＣ−ＤＣコンバータのスイッチング動作を制御する充電装置であって、
   前記交流電力の入力電圧波形のゼロクロスタイミングを検出するゼロクロス検出部と、
   前記入力電圧波形のゼロクロスタイミングとは異なる所定タイミングの時間周期で前記全波整流波形の電圧を検出する電圧検出部と、
   前記電圧検出部により検出された電圧に基づいて前記所定タイミングにおける前記逆相波形に対応する逆相対応値を算出する逆相対応値算出部と、
   前記逆相波形の波形情報として前記時間周期ごとに前記逆相対応値算出部により算出された複数の前記逆相対応値を時系列順に位置決めされた記憶位置に記憶する波形記憶部と、を備え、
   前記所定タイミングが前記ゼロクロスタイミングの直後タイミングである場合には、前記ゼロクロスタイミングから前記直後タイミングまでの経過時間を算出した後、前記直後タイミングにおける前記逆相対応値を記憶する前記波形記憶部の記憶位置を、時間経過方向にこの経過時間に相当する分、シフトさせ、
   前記所定タイミングが前記直後タイミングよりも後のタイミングである場合には、この所定タイミングにおける前記逆相対応値を記憶する前記波形記憶部の記憶位置を、前記直後タイミングにおいて算出した前記経過時間に相当する分、時間経過方向にシフトさせることを特徴とする充電装置。
2. 前記パルス幅変調信号は、前記波形記憶部の前記記憶位置に対して、任意の位相角分、位相を進めまたは遅らせた位置から読み出される前記逆相波形の波形情報に基づいて生成されることを特徴とする請求項１記載の充電装置。
3. 前記波形記憶部に前記逆相対応値を記憶する際に、前記波形記憶部の前記記憶位置に既に前記逆相対応値が記憶されている場合には、既に記憶されている逆相対応値に所定の重み付けをしたものに新たな逆相対応値を加えて得た平均値を前記記憶位置に記憶することを特徴とする請求項１または２記載の充電装置。
4. 交流電力を全波整流した後、ＤＣ−ＤＣコンバータで変換した直流電力を蓄電池に供給可能に構成された充電装置を制御するプログラムで、前記交流電力の全波整流波形に対する逆相波形で波形記憶部に記憶された波形情報に基づいて得られるパルス幅変調信号により前記ＤＣ−ＤＣコンバータをスイッチングする制御をコンピュータに実行させるためのプログラムであって、
   前記交流電力の入力電圧波形のゼロクロスタイミングとは異なる所定タイミングの時間周期で前記全波整流波形の電圧を検出する電圧検出ステップと、
   前記電圧検出ステップにより検出された電圧に基づいて前記所定タイミングにおける前記逆相波形の逆相対応値を算出する逆相対応値算出ステップと、
   前記所定タイミングが前記ゼロクロスタイミングの直後タイミングである場合には、前記ゼロクロスタイミングから前記直後タイミングまでの経過時間を算出するステップおよび前記直後タイミングにおける前記逆相対応値を前記逆相波形の波形情報として時系列順に位置決めされた前記波形記憶部の記憶位置においてこの記憶位置を前記経過時間に相当する分、時間経過方向にシフトさせた位置に決定するステップを有するゼロクロス直後処理ステップと、
   前記所定タイミングが前記直後タイミングよりも後のタイミングである場合には、この所定タイミングにおいて前記逆相対応値算出ステップにより算出された前記逆相対応値を記憶する波形記憶部の前記記憶位置を、前記ゼロクロス直後処理ステップにより算出した前記経過時間に相当する分、時間経過方向にシフトさせた位置に決定するゼロクロス以後処理ステップと、
   前記ゼロクロス直後処理ステップまたは前記ゼロクロス以後処理ステップにより決定された前記波形記憶部の前記記憶位置に前記逆相対応値算出ステップにより算出された前記逆相対応値を記憶する逆相対応値記憶ステップと、
   前記波形記憶部に記憶された前記波形情報を読み出して前記パルス幅変調信号を生成するパルス幅変調部に出力する波形情報出力ステップと、
   を含むことを特徴とするプログラム。
5. 前記波形情報出力ステップは、前記波形記憶部の前記記憶位置に対して、任意の位相角分、位相を進めまたは遅らせた位置から前記波形情報を読み出して前記パルス幅変調信号に出力することを特徴とする請求項４記載のプログラム。

Images