JP5854832B2 - 撮像装置及び撮像方法 - Google Patents
撮像装置及び撮像方法 Download PDFInfo
- Publication number
- JP5854832B2 JP5854832B2 JP2011289637A JP2011289637A JP5854832B2 JP 5854832 B2 JP5854832 B2 JP 5854832B2 JP 2011289637 A JP2011289637 A JP 2011289637A JP 2011289637 A JP2011289637 A JP 2011289637A JP 5854832 B2 JP5854832 B2 JP 5854832B2
- Authority
- JP
- Japan
- Prior art keywords
- frame rate
- phase
- conversion information
- rate conversion
- system clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Studio Devices (AREA)
Description
以下、図面を参照して本発明の実施形態を説明する。
図1は、本発明の実施形態1に係る撮像装置100に含まれる構成要素を説明するためのブロック図である。実施形態1の撮像装置100は、外部装置から入力された映像同期信号及びタイムコードの位相と、タイムコード信号に重畳されるフレームレート変換情報の位相と、撮像装置100内部のシステムクロック及びタイムコードの位相とを合わせることを可能にする。
フレームレート変換情報生成部117は記録フレームレートを24P⇔60iや24P⇔60Pなどに変換するための情報を生成する。
更新フレーム情報202は、その映像が時間的に1垂直期間(1V)前の映像に対して映像が同じものかどうかをフレーム単位で示している。つまり、更新フレーム情報202に01という情報が入っていた場合は2枚のフレームが入っている。そして、前方のフレームは時間的に1垂直期間(1V)前のフレームと同じ映像であり、後方のフレームは時間的にひとつ前の1垂直期間(1V)前と異なる映像であることを示している。
まず、外部装置から入力されるユーザーズビット301は外部装置から入力されたタイムコード信号のユーザーズビット領域の合計32bitを表している。詳細な説明は図2で行ったので省略する。そして、外部装置から入力されるユーザーズビット301の中からシーケンス番号と更新フレーム情報を抜き出したのが2:3:2:3プルダウン情報302である。
図4の処理は、撮像装置100に電源が入り、起動している状態において実行される処理の流れを説明するフローチャートである。この処理は、システム制御部101を構成するCPUがメモリM1に格納されているプログラムをメモリM2に展開して実行することにより行なわれる。
S407では、外部装置から入力されている垂直同期信号の位相と撮像装置100内部の垂直同期信号の位相とを合わせを行うために算出したずれ量分、撮像装置100内部のシステムクロック周期をずらす。
S409では、撮像装置100内部の位相をずらした後に、外部装置から入力されている垂直同期信号の位相と撮像装置100内部の入力されている垂直同期信号の位相とが合っているか否かを判定する。位相が合っている場合はS409が肯定判定され、S410へ進む。位相が合っていない場合はS409が否定判定され、S402へ進む。
水平同期信号の位相が合った状態で、外部装置からの垂直同期信号5301の位相と撮像装置100内部の垂直同期信号5302の位相とがずれており、そのずれ量が300ラインであり、さらにシステムクロック周期を短くする方向にずらす場合の例で説明する。S405ですでに説明しているが、実施形態1での閾値は250ラインである。そのため、撮像装置100の垂直同期信号の位相を250ラインずらすと、外部装置からの垂直同期信号5303の位相と撮像装置100内部の垂直同期信号5304の位相とのずれ量は50ラインになる。
S413では、フレームレート変換情報位相制御部119は、外部装置から入力されているタイムコード信号に重畳されている外部プルダウン情報の位相と、撮像装置100の内部プルダウン情報の位相とが合っているか否かを判定する。外部装置から入力されているタイムコード信号に重畳されている外部プルダウン情報の位相と、撮像装置100の内部プルダウン情報の位相とが合っている場合は、S413が肯定判定され、S415へ進む。外部装置から入力されているタイムコード信号に重畳されている外部プルダウン情報の位相と、撮像装置100の内部プルダウン情報の位相とが合っていない場合はS413が否定判定され、S414へ進む。
次に、本発明の実施形態2を説明する。実施形態2において、実施形態1と同様の構成要素、構成、機能、処理などについては、それらの説明を省略する。
図12は、本発明の実施形態2に係る撮像装置600に含まれる構成要素を説明するためのブロック図である。図12は、SDI(Serial Digital Interface)端子、HDMI(High-Definition Multimedia Interface)端子などを使用して外部装置からの映像同期信号とタイムコード情報が入力された場合の撮像装置600の例である。実施形態2では、撮像装置600の位相をずらす方向がシステムクロックを短くする方向にしかずらせない場合を考慮している。図12に示す構成要素のうちの図1に示す構成要素と同様の構成要素については、同一番号を付し、その説明を省略する。
S701では、システム制御部101に含まれるシステムタイマーを開始する。
S702では、S701から計測を開始しているシステムタイマーのカウント値が上限値を超えたか否かを判定する。システムタイマーのカウント値が上限値を超えた場合はS702が肯定判定され、S703へ進む。システムタイマーのカウント値が上限値を超えない場合はS702が否定判定され、S402へ進む。
以上の説明はあくまでも一例であり、本発明は、前述の実施形態1及び2に何ら限定されるものではない。
実施形態1及び2で説明した様々な機能及び処理は、パーソナルコンピュータ、マイクロコンピュータ、CPU(Central Processing Unit)などがプログラムを用いて実現することもできる。以下、実施形態3では、パーソナルコンピュータ、マイクロコンピュータ、CPUなどを「コンピュータX」と呼ぶ。また、実施形態3では、コンピュータXを制御するためのプログラムであって、実施形態1及び2で説明した様々な機能及び処理を実現するためのプログラムを「プログラムY」と呼ぶ。
Claims (9)
- フレームレート変換情報を使用している撮像装置であって、
前記撮像装置のシステムクロックを生成するシステムクロック生成手段と、
外部装置から入力された映像同期信号の位相と、前記システムクロック生成手段により生成されたシステムクロックの位相とのずれ量を算出する同期信号位相制御手段と、
タイムコードを生成するタイムコード生成手段と、
フレームレートを変換するためのフレームレート変換情報を生成するフレームレート変換情報生成手段と、
前記フレームレート変換情報生成手段により生成されたフレームレート変換情報を読み出すフレームレート変換情報制御手段と、
前記外部装置から入力されたタイムコード信号からフレームレート変換情報を読み出す外部フレームレート変換情報制御手段と、
前記外部フレームレート変換情報制御手段により読み出されたフレームレート変換情報の位相と、前記フレームレート変換情報生成手段により読み出されたフレームレート変換情報の位相とのずれ量を算出するフレームレート変換情報位相制御手段と、
前記同期信号位相制御手段により算出された位相のずれ量の調整が指示されると、前記システムクロック生成手段に対して位相のずれを吸収する調整を行うシステムクロック制御手段と、
前記システムクロック制御手段により行なわれる調整で同期信号の位相が合っている状態において、前記外部フレームレート変換情報制御手段により前記タイムコード信号から読み出されたフレームレート変換情報の位相と、前記フレームレート変換情報制御手段により読み出されたフレームレート変換情報の位相が合っているか否かを判定する判定手段とを有し、
前記フレームレート変換情報位相制御手段は、前記判定手段の判定結果に応じて前記同期信号位相制御手段に対して、算出する位相のずれ量を調整するように指示することを特徴とする撮像装置。 - 前記外部フレームレート変換情報制御手段から読み出されるフレームレート変換情報は前記タイムコード信号のユーザーズビット領域に重畳されている情報であることを特徴とする請求項1に記載の撮像装置。
- 前記同期信号位相制御手段またはフレームレート変換情報位相制御手段は、前記システムクロック制御手段に位相のずれ量の少ない方向に位相の調整を行うように指示することを特徴とする請求項1または2に記載の撮像装置。
- 前記同期信号位相制御手段またはフレームレート変換情報位相制御手段は、前記システムクロックを短くする方向に位相の調整を行う場合は、前記システムクロック制御手段に撮像装置の内部の処理を破綻させない閾値を設定して前記ずれ量の調整を行うよう指示することを特徴とする請求項1または2に記載の撮像装置。
- 動画像を表示する表示部と、表示用データを記憶する表示用データ記憶部と、前記表示用データ記憶部から表示用データを読み出す表示用データ制御手段と、前記表示用データ記憶部から読み出された表示用データと動画像を合成する表示制御手段とをさらに有し、
前記外部フレームレート変換情報制御手段により、タイムコード信号からフレームレート変換情報が読み出すことできないと判定された場合は前記表示部に警告表示を行うことを特徴とする請求項1から4のいずれか1項に記載の撮像装置。 - 前記システムクロック生成手段により生成されるシステムクロックを使用して時間を計測するシステムクロック制御手段をさらに有し、
前記同期信号位相制御手段により前記システムクロック制御手段に対して算出された位相のずれ量分の調整が指示されてから前記システムクロック制御手段が計測しているシステムタイマーのカウント値が上限値を超えても位相が合わない場合は前記表示部に警告表示を行うことを特徴とする請求項5に記載の撮像装置。 - フレームレート変換情報を使用している撮像装置を用いる撮像方法であって、
前記撮像装置のシステムクロックを生成するシステムクロック生成ステップと、
外部装置から入力された映像同期信号の位相と、前記システムクロック生成ステップにおいて生成されたシステムクロックの位相とのずれ量を算出する同期信号位相制御ステップと、
タイムコードを生成するタイムコード生成ステップと、
フレームレートを変換するためのフレームレート変換情報を生成するフレームレート変換情報生成ステップと、
前記フレームレート変換情報生成ステップにおいて生成されたフレームレート変換情報を読み出すフレームレート変換情報制御ステップと、
前記外部装置から入力されたタイムコード信号からフレームレート変換情報を読み出す外部フレームレート変換情報制御ステップと、
前記外部フレームレート変換情報制御ステップにおいて読み出されたフレームレート変換情報の位相と、前記フレームレート変換情報生成ステップにおいて読み出されたフレームレート変換情報の位相とのずれ量を算出するフレームレート変換情報位相制御ステップと、
前記同期信号位相制御ステップにおいて算出された位相のずれ量の調整が指示されると、前記システムクロック生成ステップに対して位相のずれを吸収する調整を行うシステムクロック制御ステップと、
前記システムクロック制御ステップにおいて行なわれる調整で同期信号の位相が合っている状態において、前記外部フレームレート変換情報制御ステップにおいて前記タイムコード信号から読み出されたフレームレート変換情報の位相と、前記フレームレート変換情報制御ステップにおいて読み出されたフレームレート変換情報の位相が合っているか否かを判定する判定ステップとを有し、
前記フレームレート変換情報位相制御ステップは、前記判定ステップの判定結果に応じて前記同期信号位相制御ステップに対して、算出する位相のずれ量を調整するように指示することを特徴とする撮像方法。 - フレームレート変換情報を使用している撮像装置を用いる撮像方法をコンピュータに実行させるためのプログラムであって、
前記撮像方法は、
前記撮像装置のシステムクロックを生成するシステムクロック生成ステップと、
外部装置から入力された映像同期信号の位相と、前記システムクロック生成ステップにおいて生成されたシステムクロックの位相とのずれ量を算出する同期信号位相制御ステップと、
タイムコードを生成するタイムコード生成ステップと、
フレームレートを変換するためのフレームレート変換情報を生成するフレームレート変換情報生成ステップと、
前記フレームレート変換情報生成ステップにおいて生成されたフレームレート変換情報を読み出すフレームレート変換情報制御ステップと、
前記外部装置から入力されたタイムコード信号からフレームレート変換情報を読み出す外部フレームレート変換情報制御ステップと、
前記外部フレームレート変換情報制御ステップにおいて読み出されたフレームレート変換情報の位相と、前記フレームレート変換情報生成ステップにおいて読み出されたフレームレート変換情報の位相とのずれ量を算出するフレームレート変換情報位相制御ステップと、
前記同期信号位相制御ステップにおいて算出された位相のずれ量の調整が指示されると、前記システムクロック生成ステップに対して位相のずれを吸収する調整を行うシステムクロック制御ステップと、
前記システムクロック制御ステップにおいて行なわれる調整で同期信号の位相が合っている状態において、前記外部フレームレート変換情報制御ステップにおいて前記タイムコード信号から読み出されたフレームレート変換情報の位相と、前記フレームレート変換情報制御ステップにおいて読み出されたフレームレート変換情報の位相が合っているか否かを判定する判定ステップとを有し、
前記フレームレート変換情報位相制御ステップは、前記判定ステップの判定結果に応じて前記同期信号位相制御ステップに対して、算出する位相のずれ量を調整するように指示することを特徴とするプログラム。 - 請求項8に記載のプログラムを記憶したコンピュータ読み取り可能な記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011289637A JP5854832B2 (ja) | 2011-12-28 | 2011-12-28 | 撮像装置及び撮像方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011289637A JP5854832B2 (ja) | 2011-12-28 | 2011-12-28 | 撮像装置及び撮像方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013141070A JP2013141070A (ja) | 2013-07-18 |
JP5854832B2 true JP5854832B2 (ja) | 2016-02-09 |
Family
ID=49038164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011289637A Expired - Fee Related JP5854832B2 (ja) | 2011-12-28 | 2011-12-28 | 撮像装置及び撮像方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5854832B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103561202B (zh) * | 2013-11-12 | 2016-09-21 | 武汉微创光电股份有限公司 | 一种具有bpc自动校时功能的摄像机及自动校时方法 |
JP6507518B2 (ja) * | 2014-08-11 | 2019-05-08 | セイコーエプソン株式会社 | 画像処理装置及び撮像表示システム |
JP6075357B2 (ja) | 2014-11-19 | 2017-02-08 | カシオ計算機株式会社 | 撮像装置、撮像制御方法及びプログラム |
CN109936677B (zh) * | 2017-12-15 | 2021-07-27 | 浙江舜宇智能光学技术有限公司 | 应用于多目相机的视频同步方法 |
JP7146575B2 (ja) * | 2018-10-29 | 2022-10-04 | キヤノン株式会社 | 撮像装置、撮像装置の制御方法およびプログラム |
JP7146574B2 (ja) * | 2018-10-29 | 2022-10-04 | キヤノン株式会社 | 撮像装置、撮像装置の制御方法およびプログラム |
JP7340957B2 (ja) * | 2019-05-27 | 2023-09-08 | キヤノン株式会社 | 撮像装置及びその制御方法及びプログラム |
JP7374698B2 (ja) * | 2019-10-16 | 2023-11-07 | キヤノン株式会社 | 撮像装置、制御方法およびプログラム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3949431B2 (ja) * | 2001-11-12 | 2007-07-25 | 松下電器産業株式会社 | 撮像装置、撮像記録装置および撮像記録システム |
JP2007067953A (ja) * | 2005-08-31 | 2007-03-15 | Canon Inc | 画像記録装置及び画像記録方法 |
JP4689525B2 (ja) * | 2006-04-18 | 2011-05-25 | キヤノン株式会社 | 記録装置 |
-
2011
- 2011-12-28 JP JP2011289637A patent/JP5854832B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013141070A (ja) | 2013-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5854832B2 (ja) | 撮像装置及び撮像方法 | |
KR101955848B1 (ko) | 전자 기기 | |
US9967464B2 (en) | Image reproducing apparatus, image reproducing method, and storage medium | |
JP5516662B2 (ja) | 撮像装置 | |
JP4643407B2 (ja) | フレームレート変換装置および撮像装置 | |
US9225907B2 (en) | Image capturing apparatus and method for controlling the same | |
TWI459126B (zh) | 可產生廣角影像之影像處理裝置、影像處理方法及記錄媒體 | |
JP6402934B2 (ja) | 動画生成装置、動画生成方法、及びプログラム | |
JP7146574B2 (ja) | 撮像装置、撮像装置の制御方法およびプログラム | |
JP5938655B2 (ja) | 再生装置、撮像装置およびプログラム | |
JP4007276B2 (ja) | 撮像装置とその制御装置 | |
JP6645279B2 (ja) | 撮影装置 | |
JP5972016B2 (ja) | 撮像装置 | |
JP7146575B2 (ja) | 撮像装置、撮像装置の制御方法およびプログラム | |
JP2021141532A (ja) | 撮像装置及びその制御方法及びプログラム | |
US11843854B2 (en) | Display control device and display control method | |
JP2020195003A (ja) | 電子機器及びその制御方法及びプログラム | |
JP4423484B2 (ja) | 撮像装置とその制御装置および撮像システム | |
JP2014160927A (ja) | 撮像装置 | |
JP2018195892A (ja) | 撮像装置 | |
JP2011114382A (ja) | 動画撮像装置および動画撮像方法 | |
JP2021141531A (ja) | 撮像装置及びその制御方法及びプログラム | |
JP4420028B2 (ja) | 撮像装置、制御装置、撮像システム及び画像信号生成装置 | |
JP5613285B2 (ja) | 撮像装置、撮像方法、表示装置および表示方法 | |
JP2011199346A (ja) | 撮像装置、出力装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151208 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5854832 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |