JP5841293B2 - デジタルアンプ、３値信号出力方法、及び、スピーカー - Google Patents
デジタルアンプ、３値信号出力方法、及び、スピーカー Download PDFInfo
- Publication number
- JP5841293B2 JP5841293B2 JP2015502797A JP2015502797A JP5841293B2 JP 5841293 B2 JP5841293 B2 JP 5841293B2 JP 2015502797 A JP2015502797 A JP 2015502797A JP 2015502797 A JP2015502797 A JP 2015502797A JP 5841293 B2 JP5841293 B2 JP 5841293B2
- Authority
- JP
- Japan
- Prior art keywords
- signal output
- ternary
- output
- driver
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000010586 diagram Methods 0.000 description 12
- 238000001228 spectrum Methods 0.000 description 12
- 230000005236 sound signal Effects 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000005855 radiation Effects 0.000 description 8
- 230000033228 biological regulation Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 101150073536 FET3 gene Proteins 0.000 description 2
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 101150015217 FET4 gene Proteins 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R5/00—Stereophonic arrangements
- H04R5/04—Circuit arrangements, e.g. for selective connection of amplifier inputs/outputs to loudspeakers, for loudspeaker detection, or for adaptation of settings to personal preferences or hearing impairments
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
- H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
- H03F3/185—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04S—STEREOPHONIC SYSTEMS
- H04S3/00—Systems employing more than two channels, e.g. quadraphonic
- H04S3/008—Systems employing more than two channels, e.g. quadraphonic in which the audio signals are in digital form, i.e. employing more than two discrete digital channels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2420/00—Details of connection covered by H04R, not provided for in its groups
- H04R2420/01—Input selection or mixing for amplifiers or loudspeakers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Description
本発明は、デジタル信号を処理するデジタルアンプ、３値信号出力方法、及び、当該デジタルアンプを有するスピーカーに関する。
従来、入力に基づいて、２値または３値の信号を出力するデジタルアンプが知られている（例えば、特許文献１参照）。
ここで、デジタルアンプにおいて、３値の信号の出力を行うことを想定する。これにより、２値の信号を出力するデジタルアンプと比して、低消費電力動作が期待できる。この場合、できるだけ３値の出力に伴って発生するノイズを低減したいとするニーズがある。
本発明は、上述した事情に鑑みてなされたものであり、３値の出力に際し、ノイズを低減したデジタルアンプ、３値出力方法、及び、スピーカーを提供することを目的とする。
本発明は、上述した事情に鑑みてなされたものであり、３値の出力に際し、ノイズを低減したデジタルアンプ、３値出力方法、及び、スピーカーを提供することを目的とする。
上記目的を達成するために、本発明は、デジタルアンプにおいて、正極に係る信号出力回路、及び、負極に係る信号出力回路のそれぞれが、互いに反転した３値の信号出力を行い、正極と負極との差動出力により、３値の出力を実行することを特徴とする。
また、本発明は、前段の回路から、３値を示す信号が、前記正極に係る信号出力回路に入力されると共に、当該３値を示す信号が、分岐され、反転されて、前記負極に係る信号出力回路に入力され、前記正極に係る信号出力回路、及び、前記負極に係る信号出力回路のそれぞれは、それぞれの入力に基づいて互いに反転した３値の信号出力を行なうことを特徴とする。
また、本発明は、前記正極に係る信号出力回路、及び、前記負極に係る信号出力回路のそれぞれは、３種の電位の出力を持つ電源と、各電源に接続された３つのスイッチと、前記前段の回路からの入力に基づいて、各前記スイッチを駆動するスイッチ制御回路と、を備え、前記スイッチ制御回路による各前記スイッチの切替えにより、３値の信号出力を実行することを特徴とする。
また、本発明は、前記スイッチ制御回路による３つの前記スイッチの切替え時に、いずれの前記スイッチもオフとなる期間を設けたことを特徴とする。
また、上記目的を達成するために、本発明は、３値信号出力方法において、正極に係る信号出力回路、及び、負極に係る信号出力回路のそれぞれは、互いに反転した信号出力を行ない、正極と負極との差動出力により、３値の出力を実行することを特徴とする。
また、本発明は、前段の回路から、３値を示す信号が、前記正極に係る信号出力回路に入力されると共に、当該３値を示す信号が、分岐され、反転されて、前記負極に係る信号出力回路に入力され、前記正極に係る信号出力回路、及び、前記負極に係る信号出力回路のそれぞれは、それぞれの入力に基づいて互いに反転した３値の信号出力を行なうことを特徴とする。
また、本発明は、前記正極に係る信号出力回路、及び、前記負極に係る信号出力回路のそれぞれは、３種の電位の出力を持つ電源と、各前記電源に接続された３つのスイッチと、前記前段の回路からの入力に基づいて、各前記スイッチを駆動するスイッチ制御回路と、を備えており、前記スイッチ制御回路による各前記スイッチの駆動により、３値の信号出力を行なうことを特徴とする。
また、本発明は、前記スイッチ制御回路は、３つの前記スイッチの切替えに際し、いずれの前記スイッチもオフの状態とした後、切替えを実行することを特徴とする。
また、上記目的を達成するために、本発明は、スピーカーにおいて、多チャンネルに対応したスピーカーにおいて、正極に係る信号出力回路、及び、負極に係る信号出力回路のそれぞれが、互いに反転した３値の信号出力を行い、正極と負極との差動出力により、３値の出力を実行するデジタルアンプを、チャンネルごとに有することを特徴とする。
また、本発明は、チャンネルごとにコイルを有し、１のチャンネルに対応する前記デジタルアンプが有する前記正極に係る信号出力回路の出力、及び、前記負極に係る信号出力回路の出力は、当該１のチャンネルに対応する前記コイルに作動出力されることを特徴とする。
本発明によれば、３値の出力に際し、ノイズを低減できる。
以下、図面を参照して本発明の実施形態について説明する。
まず、従来のデジタルアンプの構成について説明し、従来のデジタルアンプの課題、特に、３値を出力するデジタルアンプの課題について説明する。
図１は、従来の３値を出力するデジタルアンプＱ１を備えるスピーカーＳＰの回路構成の一例を示す図である。
図１に示すように、スピーカーＳＰは、オーバーサンプリング回路Ｑ２と、変調回路Ｑ３と、正極に係るＤ級ドライバーＱ４及び負極に係るＤ級ドライバーＱ５を有するデジタルアンプＱ１と、各ドライバーに対応して設けられたローパスフィルターＱ６、Ｑ７と、スピーカー本体Ｑ８と、を含んで構成されている。
オーバーサンプリング回路Ｑ２は、オーディオ装置等からのオーディオ信号の入力に基づいて、所定のサンプリング周期で所定階調の音声信号を生成し、変調回路Ｑ３に出力する。
変調回路Ｑ３は、オーバーサンプリング回路Ｑ２からの入力に基づいて、ΔΣ変調や、量子化等の信号処理を行なって、２値を示す信号をＤ級ドライバーＱ４、Ｑ５のそれぞれに出力する。変調回路Ｑ３は、後に示すように、Ｄ級ドライバーＱ４、Ｑ５の差動出力により３値の出力が実現されるように、各ドライバーに対して、適切なタイミングで、適切な２値を示す信号を出力する。変調回路Ｑ３としては、ＰＷＭやΔΣ変調（ＰＤＭを含む）を用いたものなどがある。
まず、従来のデジタルアンプの構成について説明し、従来のデジタルアンプの課題、特に、３値を出力するデジタルアンプの課題について説明する。
図１は、従来の３値を出力するデジタルアンプＱ１を備えるスピーカーＳＰの回路構成の一例を示す図である。
図１に示すように、スピーカーＳＰは、オーバーサンプリング回路Ｑ２と、変調回路Ｑ３と、正極に係るＤ級ドライバーＱ４及び負極に係るＤ級ドライバーＱ５を有するデジタルアンプＱ１と、各ドライバーに対応して設けられたローパスフィルターＱ６、Ｑ７と、スピーカー本体Ｑ８と、を含んで構成されている。
オーバーサンプリング回路Ｑ２は、オーディオ装置等からのオーディオ信号の入力に基づいて、所定のサンプリング周期で所定階調の音声信号を生成し、変調回路Ｑ３に出力する。
変調回路Ｑ３は、オーバーサンプリング回路Ｑ２からの入力に基づいて、ΔΣ変調や、量子化等の信号処理を行なって、２値を示す信号をＤ級ドライバーＱ４、Ｑ５のそれぞれに出力する。変調回路Ｑ３は、後に示すように、Ｄ級ドライバーＱ４、Ｑ５の差動出力により３値の出力が実現されるように、各ドライバーに対して、適切なタイミングで、適切な２値を示す信号を出力する。変調回路Ｑ３としては、ＰＷＭやΔΣ変調（ＰＤＭを含む）を用いたものなどがある。
図２（Ａ）は、Ｄ級ドライバーＱ４の回路構成の一例を示す図であり、図２（Ｂ）は、Ｄ級ドライバーＱ４の回路構成を単純化して模式的に示す図である。
Ｄ級ドライバーＱ４は、電圧制御スイッチとして機能するｐＭＯＳトランジスターを有するスイッチＱ９、及び、電圧制御スイッチとして機能するｎＭＯＳトランジスターを有するスイッチＱ１０と、変調回路Ｑ３からの入力に基づいてこれらスイッチＱ９、Ｑ１０を駆動するスイッチ制御回路Ｑ１１（例えば、ゲートドライバー）を備え、スイッチＱ９、Ｑ１０のオン／オフの組合せで、２値の信号出力を実現した回路である。
図２において、スイッチＱ９に係る電源電圧ＶＨと、スイッチＱ１０に係る電源電圧ＶＬは、ＶＨ＞ＶＬである。なお、使用するトランジスターの種類によって、ゲート／ソース間に加える制御電圧の条件は異なるが、電圧制御スイッチとして機能している点での差異はない。
Ｄ級ドライバーＱ４は、電圧制御スイッチとして機能するｐＭＯＳトランジスターを有するスイッチＱ９、及び、電圧制御スイッチとして機能するｎＭＯＳトランジスターを有するスイッチＱ１０と、変調回路Ｑ３からの入力に基づいてこれらスイッチＱ９、Ｑ１０を駆動するスイッチ制御回路Ｑ１１（例えば、ゲートドライバー）を備え、スイッチＱ９、Ｑ１０のオン／オフの組合せで、２値の信号出力を実現した回路である。
図２において、スイッチＱ９に係る電源電圧ＶＨと、スイッチＱ１０に係る電源電圧ＶＬは、ＶＨ＞ＶＬである。なお、使用するトランジスターの種類によって、ゲート／ソース間に加える制御電圧の条件は異なるが、電圧制御スイッチとして機能している点での差異はない。
図３は、スイッチ制御回路Ｑ１１に対する入力と、Ｄ級ドライバーＱ４の出力との関係で、スイッチＱ９、及び、スイッチＱ１０の動作を示すタイミングチャートである。
図２に示す回路構成の下、スイッチ制御回路Ｑ１１への入力がＬｏｗを示しているときは、スイッチＱ９のｐＭＯＳトランジスターのゲートがオフされることによってスイッチＱ９がオフされると共に、スイッチＱ１０のｎＭＯＳトランジスターのゲートがオンされることによってスイッチＱ１０がオンされる。これにより、Ｄ級ドライバーＱ４から、Ｌｏｗの信号（２値の信号）が出力される。一方、スイッチ制御回路Ｑ１１への入力がＨｉｇｈを示しているときは、スイッチＱ９がオンされると共に、スイッチＱ１０がオフされ、これにより、Ｄ級ドライバーＱ４から、Ｈｉｇｈの信号（２値の信号）が出力される。
なお、スイッチＱ９、Ｑ１０のオン／オフの切替えに関し、スイッチＱ９、Ｑ１０オン／オフを瞬時に切り替えることは不可能である。このことを踏まえ、双方のスイッチＱ９、Ｑ１０が同時にオンになり電源ショートする危険を避けるため、これらスイッチＱ９、Ｑ１０のオン／オフの切替え時に、双方のスイッチＱ９、Ｑ１０がオフになるデッドタイムＤＴ（図３参照）を設けている。
図２に示す回路構成の下、スイッチ制御回路Ｑ１１への入力がＬｏｗを示しているときは、スイッチＱ９のｐＭＯＳトランジスターのゲートがオフされることによってスイッチＱ９がオフされると共に、スイッチＱ１０のｎＭＯＳトランジスターのゲートがオンされることによってスイッチＱ１０がオンされる。これにより、Ｄ級ドライバーＱ４から、Ｌｏｗの信号（２値の信号）が出力される。一方、スイッチ制御回路Ｑ１１への入力がＨｉｇｈを示しているときは、スイッチＱ９がオンされると共に、スイッチＱ１０がオフされ、これにより、Ｄ級ドライバーＱ４から、Ｈｉｇｈの信号（２値の信号）が出力される。
なお、スイッチＱ９、Ｑ１０のオン／オフの切替えに関し、スイッチＱ９、Ｑ１０オン／オフを瞬時に切り替えることは不可能である。このことを踏まえ、双方のスイッチＱ９、Ｑ１０が同時にオンになり電源ショートする危険を避けるため、これらスイッチＱ９、Ｑ１０のオン／オフの切替え時に、双方のスイッチＱ９、Ｑ１０がオフになるデッドタイムＤＴ（図３参照）を設けている。
なお、Ｄ級ドライバーＱ５の構成は、Ｄ級ドライバーＱ４の構成と同様であり、図を用いた詳細な説明を省略する。
また、図２の例では、Ｄ級ドライバーＱ４は、ｐＭＯＳトランジスターと、ｎＭＯＳトランジスターとの２つのトランジスターにより２値の出力を実現していたが、例えば、２つのｎＭＯＳトランジスターにより２値の出力を実現するもの等、回路構成は様々なものが存在する。
また、図２の例では、Ｄ級ドライバーＱ４は、ｐＭＯＳトランジスターと、ｎＭＯＳトランジスターとの２つのトランジスターにより２値の出力を実現していたが、例えば、２つのｎＭＯＳトランジスターにより２値の出力を実現するもの等、回路構成は様々なものが存在する。
デジタルアンプＱ１は、正極に係るＤ級ドライバーＱ４、及び、負極に係るＤ級ドライバーＱ５の差動出力により３値の出力を実現している。すなわち、デジタルアンプＱ１に係る３値の出力回路は、２つの２値のＤ級ドライバーを差動出力として正負組み合わせた回路構成で実現される。
図４は、Ｄ級ドライバーＱ４、Ｑ５の差動出力との関係で、これらドライバーのそれぞれの出力の状態を示すタイミングチャートであり、（Ａ）はＤ級ドライバーＱ４の出力を、（Ｂ）はＤ級ドライバーＱ５の出力を、（Ｃ）はこれらドライバーの差動出力を、それぞれ示している。（Ｄ）は、差動出力に係るコモンモードを示している。
以下、図４を用いて、デジタルアンプＱ１による３値の出力について詳述する。
図４（Ｃ）に示すように、Ｄ級ドライバーＱ４、Ｑ５の差動出力によって実現される３値のそれぞれを、値「１」、値「０」、及び、値「−１」と表現するとすると、正極に係るＤ級ドライバーＱ４の出力がＨｉｇｈで、負極に係るＤ級ドライバーＱ５の出力がＬｏｗのとき、値「１」の出力が行なわれる。また、Ｄ級ドライバーＱ４／Ｑ５の出力がＬｏｗ／Ｈｉｇｈのとき、値「−１」の出力が、また、Ｄ級ドライバーＱ４／Ｑ５の出力がＬｏｗ／Ｌｏｗ又はＨｉｇｈ／Ｈｉｇｈのとき、値「０」の出力が行なわれる。なお、０レベルのときは負荷に電流が流れず出力オフの状態が実現できる。
なお、図４（Ｄ）に示すように、Ｄ級ドライバーＱ４の出力と、Ｄ級ドライバーＱ５の出力の和の１／２に対応するコモンモードノイズが発生する。
図４は、Ｄ級ドライバーＱ４、Ｑ５の差動出力との関係で、これらドライバーのそれぞれの出力の状態を示すタイミングチャートであり、（Ａ）はＤ級ドライバーＱ４の出力を、（Ｂ）はＤ級ドライバーＱ５の出力を、（Ｃ）はこれらドライバーの差動出力を、それぞれ示している。（Ｄ）は、差動出力に係るコモンモードを示している。
以下、図４を用いて、デジタルアンプＱ１による３値の出力について詳述する。
図４（Ｃ）に示すように、Ｄ級ドライバーＱ４、Ｑ５の差動出力によって実現される３値のそれぞれを、値「１」、値「０」、及び、値「−１」と表現するとすると、正極に係るＤ級ドライバーＱ４の出力がＨｉｇｈで、負極に係るＤ級ドライバーＱ５の出力がＬｏｗのとき、値「１」の出力が行なわれる。また、Ｄ級ドライバーＱ４／Ｑ５の出力がＬｏｗ／Ｈｉｇｈのとき、値「−１」の出力が、また、Ｄ級ドライバーＱ４／Ｑ５の出力がＬｏｗ／Ｌｏｗ又はＨｉｇｈ／Ｈｉｇｈのとき、値「０」の出力が行なわれる。なお、０レベルのときは負荷に電流が流れず出力オフの状態が実現できる。
なお、図４（Ｄ）に示すように、Ｄ級ドライバーＱ４の出力と、Ｄ級ドライバーＱ５の出力の和の１／２に対応するコモンモードノイズが発生する。
Ｄ級ドライバーＱ４、Ｑ５の出力は、ローパスフィルターＱ６、Ｑ７を介してスピーカー本体Ｑ８のコイル（不図示）に差動出力される。コイルに対する差動出力に伴って、コイルが巻き回されたボビンが駆動し、ボビンに支持された振動板が振動し、音声が出力される。
以上説明した３値を出力するデジタルアンプＱ１は、２値のデジタルアンプより低消費電力動作が可能となっていることが大きな特徴の１つである。３値のデジタルアンプＱ１は、出力に含まれる量子化ノイズのレベルが２値のデジタルアンプに比較して小さく、スピーカーとアンプを直結したフィルターレスの利用方法が採用される場合もある。近年はデジタルアンプの特徴である低消費電力性能をさらに向上させるべく技術開発が進んでおり、３値の変調は低消費性能向上に有効な方式の１つと考えられる。
一方で、２値の出力回路を組み合わせた従来技術の３値のデジタルアンプＱ１では、出力に大きなコモンモードノイズを生じ、コモンモードに起因するノイズ輻射が大きくなるという課題がある。
特に、車載環境などのノイズに対する規制の厳しい環境で使用するためには、輻射ノイズを抑えるためのフィルターやシールドなどでノイズ対策コストが増加する課題があり、コモンモードによるノイズ輻射を出さない３値デジタルアンプを実現することが求められる。
詳述すると、図４（Ｄ）に示すように、従来技術においては、２値のドライバーを組み合わせて３値出力を実現しており、各々の２値ドライバー出力には、理想的な３値出力（バランス出力の３値）との差異があり、非常に大きなコモンモードノイズが含まれている。
図５、及び、図６は、従来技術の３値のデジタルアンプＱ１で１ｋＨｚの正弦波を再生時のオーディオ信号帯域近傍の信号成分の波形とスペクトルの１例を図示している。
図５は、理想的なドライバーを仮定した場合であり、図６は各ドライバーの性能バラツキを考慮した場合である。
図５、及び、図６において、（Ａ）は正極のＤ級ドライバーＱ４の出力の波形を示し、（Ｂ）は負極のＤ級ドライバーＱ５の出力の波形を示し、（Ｃ）は各ドライバー単体の出力（ローパスフィルター通過後）の波形を示し、（Ｄ）は各ドライバーの差動出力の波形、及び、コモンモードノイズに係る波形を示している。また、（Ｅ）はドライバー単体の出力のスペクトルを示す図であり、（Ｆ）は、各ドライバーの差動出力のスペクトル、及び、コモンモードノイズに係るスペクトルを示す図である。
図５、及び、図６に示すように、ドライバー各々の単体ドライバー出力に注目すると、非常に大きなコモンモードのノイズ成分を持っていることがわかる。また、コモンモードノイズはオーディオ帯域まで成分を含んでおり、フィルターによる成分分離が難しいことがわかる。このため、特にハイパワーのオーディオへの応用や、車載などのノイズ輻射に対する規制が厳しい環境への応用が難しく、応用する場合にはスピーカーまでの接続ケーブルのシールドや、コモンモードノイズを除去するフィルターを挿入するなどのコストの高いノイズ対策が伴う。従来技術においては、コモンモードノイズの存在は原理的に仕方の無いものであり、ドライバー性能の改善ではコモンモードノイズを下げることはできない。
特に、車載環境などのノイズに対する規制の厳しい環境で使用するためには、輻射ノイズを抑えるためのフィルターやシールドなどでノイズ対策コストが増加する課題があり、コモンモードによるノイズ輻射を出さない３値デジタルアンプを実現することが求められる。
詳述すると、図４（Ｄ）に示すように、従来技術においては、２値のドライバーを組み合わせて３値出力を実現しており、各々の２値ドライバー出力には、理想的な３値出力（バランス出力の３値）との差異があり、非常に大きなコモンモードノイズが含まれている。
図５、及び、図６は、従来技術の３値のデジタルアンプＱ１で１ｋＨｚの正弦波を再生時のオーディオ信号帯域近傍の信号成分の波形とスペクトルの１例を図示している。
図５は、理想的なドライバーを仮定した場合であり、図６は各ドライバーの性能バラツキを考慮した場合である。
図５、及び、図６において、（Ａ）は正極のＤ級ドライバーＱ４の出力の波形を示し、（Ｂ）は負極のＤ級ドライバーＱ５の出力の波形を示し、（Ｃ）は各ドライバー単体の出力（ローパスフィルター通過後）の波形を示し、（Ｄ）は各ドライバーの差動出力の波形、及び、コモンモードノイズに係る波形を示している。また、（Ｅ）はドライバー単体の出力のスペクトルを示す図であり、（Ｆ）は、各ドライバーの差動出力のスペクトル、及び、コモンモードノイズに係るスペクトルを示す図である。
図５、及び、図６に示すように、ドライバー各々の単体ドライバー出力に注目すると、非常に大きなコモンモードのノイズ成分を持っていることがわかる。また、コモンモードノイズはオーディオ帯域まで成分を含んでおり、フィルターによる成分分離が難しいことがわかる。このため、特にハイパワーのオーディオへの応用や、車載などのノイズ輻射に対する規制が厳しい環境への応用が難しく、応用する場合にはスピーカーまでの接続ケーブルのシールドや、コモンモードノイズを除去するフィルターを挿入するなどのコストの高いノイズ対策が伴う。従来技術においては、コモンモードノイズの存在は原理的に仕方の無いものであり、ドライバー性能の改善ではコモンモードノイズを下げることはできない。
以上説明したように、２値の出力回路を組み合わせた従来技術の３値のデジタルアンプＱ１は、出力に大きなコモンモードノイズを生じ、コモンモードに起因するノイズ輻射が大きくなるという課題がある。車載環境などのノイズに対する規制の厳しい環境で使用するためには、輻射ノイズを抑えるためのフィルターやシールドなどによるノイズ対策が必要になりコストが増加してしまう問題があり、コモンモードによるノイズ輻射を出さない３値のデジタルアンプを実現することが課題となっている。
以上を踏まえ、本実施形態に係るデジタルアンプ１は、以下の構成の下、以下のように動作し、コモンモードによるノイズ輻射を低減している。
図７は、本実施形態に係るデジタルアンプ１が適用されたデジタルスピーカー１０の回路構成を示す図である。
デジタルスピーカー１０は、スピーカー本体１１を備えている。スピーカー本体１１は、ボビン（不図示）と、このボビンに支持された振動板（不図示）とを備えており、ボビンの駆動に基づく振動板の振動により音声を出力する。
本実施形態に係るデジタルスピーカー１０では、６チャンネルに対応したスピーカーであり、ボビンに、各チャンネルに応じた６層のコイルＣ１〜Ｃ６が設けられている。コイルＣ１〜Ｃ６は、例えば、ボビンの周方向に多層となるように重ねて設けられ、また例えば、ボビンの軸方向に層ごとに間隔を開けて設けられている。
デジタルスピーカー１０は、スピーカー本体１１を備えている。スピーカー本体１１は、ボビン（不図示）と、このボビンに支持された振動板（不図示）とを備えており、ボビンの駆動に基づく振動板の振動により音声を出力する。
本実施形態に係るデジタルスピーカー１０では、６チャンネルに対応したスピーカーであり、ボビンに、各チャンネルに応じた６層のコイルＣ１〜Ｃ６が設けられている。コイルＣ１〜Ｃ６は、例えば、ボビンの周方向に多層となるように重ねて設けられ、また例えば、ボビンの軸方向に層ごとに間隔を開けて設けられている。
図７に示すように、デジタルスピーカー１０は、オーバーサンプリング回路１５と、多値変調回路１６と、コード変換回路１７（前段の回路）と、チャンネルごとに設けられたデジタルアンプ１と、各デジタルアンプ１が有する３値ドライバー１８ａ、１８ｂに対応して設けられたローパスフィルター１９と、を含んで構成されている。
オーバーサンプリング回路１５は、オーディオ装置等からのオーディオ信号の入力に基づいて、所定のサンプリング周期で所定階調の音声信号を生成し、多値変調回路１６に出力する。
多値変調回路１６は、オーバーサンプリング回路１５からの入力に基づいて、ΔΣ変調や、量子化等の所定の信号処理を行なって、６チャンネル分の多値の音声信号を生成し、コード変換回路１７に出力する。
コード変換回路１７は、多値変調回路１６から入力された６チャンネル分の多値の音声信号に基づいて、６チャンネル分の３値を示す信号を生成し、６つのポートＰ１〜Ｐ６を介して、チャンネルごとに設けられた６つのデジタルアンプ１のそれぞれに出力する。
コード変換回路１７（前段の回路）は、多値のスカラー出力を、３値のパラレル出力に分配する機能が実装されており、最終的にコイルＣ１〜Ｃ６のそれぞれが適切に駆動するよう、適切に６チャンネル分の３値を示す信号を生成し、適切なタイミングで各ポートＰ１〜Ｐ６から出力する。
オーバーサンプリング回路１５は、オーディオ装置等からのオーディオ信号の入力に基づいて、所定のサンプリング周期で所定階調の音声信号を生成し、多値変調回路１６に出力する。
多値変調回路１６は、オーバーサンプリング回路１５からの入力に基づいて、ΔΣ変調や、量子化等の所定の信号処理を行なって、６チャンネル分の多値の音声信号を生成し、コード変換回路１７に出力する。
コード変換回路１７は、多値変調回路１６から入力された６チャンネル分の多値の音声信号に基づいて、６チャンネル分の３値を示す信号を生成し、６つのポートＰ１〜Ｐ６を介して、チャンネルごとに設けられた６つのデジタルアンプ１のそれぞれに出力する。
コード変換回路１７（前段の回路）は、多値のスカラー出力を、３値のパラレル出力に分配する機能が実装されており、最終的にコイルＣ１〜Ｃ６のそれぞれが適切に駆動するよう、適切に６チャンネル分の３値を示す信号を生成し、適切なタイミングで各ポートＰ１〜Ｐ６から出力する。
図７に示すように、デジタルアンプ１のそれぞれは、正極に係る３値ドライバー１８ａ（正極に係る信号出力回路）と、負極に係る３値ドライバー１８ｂ（負極に係る信号出力回路）と、を備えている。
そして、コード変換回路１７から出力された３値を示す信号は、正極に係る３値ドライバー１８ａに入力されると共に、分岐され、反転回路２０により反転されて、負極に係る３値ドライバー１８ｂに入力される。
すなわち、正極に係る３値ドライバー１８ａ、及び、負極に係る３値ドライバー１８ｂのそれぞれには、同タイミングで、互いに反転した３値を示す信号が入力される。
そして、コード変換回路１７から出力された３値を示す信号は、正極に係る３値ドライバー１８ａに入力されると共に、分岐され、反転回路２０により反転されて、負極に係る３値ドライバー１８ｂに入力される。
すなわち、正極に係る３値ドライバー１８ａ、及び、負極に係る３値ドライバー１８ｂのそれぞれには、同タイミングで、互いに反転した３値を示す信号が入力される。
図８は、正極に係る３値ドライバー１８ａの構成を概念的に示す図である。図９は、３値ドライバー１８ａが備える各スイッチ（後述）の状態と、当該ドライバーの出力との関係を示す図であり、（Ａ）は上記関係を回路図によって表わし、（Ｂ）は上記関係を表によって表わしている。
なお、図示は省略するが、負極に係る３値ドライバー１８ｂは、３値ドライバー１８ａと同様の構成である。
図８に示すように、３値ドライバー１８ａは、３種の電位（電源電圧ＶＨ、ＶＭ、ＶＬ）の出力をもつ電源と、各電源に接続された３つのスイッチＳＷ１、ＳＷ２、及び、ＳＷ３と、コード変換回路１７からの入力に基づいて各スイッチＳＷ１、ＳＷ２、及び、ＳＷ３を駆動するスイッチ制御回路２２（例えば、ゲートドライバー）と、を備えている。
ここで、電源電圧ＶＬ＜ＶＭ＜ＶＨであり、理想的にはＶＭは、ＶＬとＶＨとの中間電位であり、ＶＭ＝（ＶＬ＋ＶＨ）／２である。また、具体的な電源電圧としては、ＶＨをプラス、ＶＬをマイナスの電源（ＶＬ＝−ＶＨ）とし、ＶＭを０Ｖ（ＧＮＤ）とすることや、ＶＬを０Ｖ（ＧＮＤ）とし、ＶＭ＝ＶＨ／２としてプラス電源のみ使用することが可能であるが、用途に応じて適切な回路構成を選択可能である。
なお、図示は省略するが、負極に係る３値ドライバー１８ｂは、３値ドライバー１８ａと同様の構成である。
図８に示すように、３値ドライバー１８ａは、３種の電位（電源電圧ＶＨ、ＶＭ、ＶＬ）の出力をもつ電源と、各電源に接続された３つのスイッチＳＷ１、ＳＷ２、及び、ＳＷ３と、コード変換回路１７からの入力に基づいて各スイッチＳＷ１、ＳＷ２、及び、ＳＷ３を駆動するスイッチ制御回路２２（例えば、ゲートドライバー）と、を備えている。
ここで、電源電圧ＶＬ＜ＶＭ＜ＶＨであり、理想的にはＶＭは、ＶＬとＶＨとの中間電位であり、ＶＭ＝（ＶＬ＋ＶＨ）／２である。また、具体的な電源電圧としては、ＶＨをプラス、ＶＬをマイナスの電源（ＶＬ＝−ＶＨ）とし、ＶＭを０Ｖ（ＧＮＤ）とすることや、ＶＬを０Ｖ（ＧＮＤ）とし、ＶＭ＝ＶＨ／２としてプラス電源のみ使用することが可能であるが、用途に応じて適切な回路構成を選択可能である。
３値ドライバー１８ａは、スイッチ制御回路２２による各スイッチＳＷ１、ＳＷ２、及び、ＳＷ３の切替えにより、３値の信号出力を実行する。
詳述すると、図９（Ａ）、（Ｂ）に示すように、入力される３値を示す信号が、値「１」、値「−１」、及び、値「０」を取り得るとすると、入力が値「１」である場合、スイッチＳＷ１のみがオンされてＨｉｇｈの信号が出力され、入力が値「−１」である場合、スイッチＳＷ２のみがオンされて、Ｌｏｗの信号が出力され、入力が値「０」である場合、スイッチＳＷ３のみがオンされてＭｉｄｄｌｅの信号が出力される。全てのスイッチがオフされると、出力がハイインピーダンスの状態となる。
詳述すると、図９（Ａ）、（Ｂ）に示すように、入力される３値を示す信号が、値「１」、値「−１」、及び、値「０」を取り得るとすると、入力が値「１」である場合、スイッチＳＷ１のみがオンされてＨｉｇｈの信号が出力され、入力が値「−１」である場合、スイッチＳＷ２のみがオンされて、Ｌｏｗの信号が出力され、入力が値「０」である場合、スイッチＳＷ３のみがオンされてＭｉｄｄｌｅの信号が出力される。全てのスイッチがオフされると、出力がハイインピーダンスの状態となる。
図１０は、３値ドライバー１８ａが備えるスイッチ制御回路２２に対する入力と、３値ドライバー１８ａの出力との関係で、３値ドライバー１８ａが備える各スイッチＳＷ１、ＳＷ２、及び、ＳＷ３の動作を示すタイミングチャートである。
図８に示す回路構成の下、スイッチ制御回路２２への入力が値「１」を示しているときは、スイッチＳＷ１のみがオンされることによって、３値ドライバー１８ａから、Ｈｉｇｈの信号が出力される。また、スイッチ制御回路２２への入力が値「−１」を示しているときは、スイッチＳＷ２のみがオンされて、Ｌｏｗの信号が出力される。また、スイッチ制御回路２２への入力が値「０」を示しているときは、スイッチＳＷ３のみがオンされて、Ｍｉｄｄｌｅの信号が出力される。
ここで、実際の回路では、実現できるスイッチの応答時間は有限である。このため、２つのスイッチが同時にオンになりショートすることを避けるため、各スイッチＳＷ１、ＳＷ２、及び、ＳＷ３の切替え時に時間的なマージンが必要となる。そのため、図１０に示すように、スイッチ制御回路２２は、各スイッチＳＷ１、ＳＷ２、及び、ＳＷ３の切替え時に、全てのスイッチがオフの状態（出力がハイインピーダンスの状態）となるデッドタイムＤＴを経由して、スイッチの切替えを実行する。すなわち、スイッチ制御回路２２は、入力の値「１」「−１」、及び、「０」に対して、対応する１箇所のスイッチのみをオンにし、他はオフとすることで、３値の駆動状態を得るが、状態を変化させるときには、一旦、全てのスイッチをオフにする状態を経てから、次の状態に移るようにスイッチを制御する。
図８に示す回路構成の下、スイッチ制御回路２２への入力が値「１」を示しているときは、スイッチＳＷ１のみがオンされることによって、３値ドライバー１８ａから、Ｈｉｇｈの信号が出力される。また、スイッチ制御回路２２への入力が値「−１」を示しているときは、スイッチＳＷ２のみがオンされて、Ｌｏｗの信号が出力される。また、スイッチ制御回路２２への入力が値「０」を示しているときは、スイッチＳＷ３のみがオンされて、Ｍｉｄｄｌｅの信号が出力される。
ここで、実際の回路では、実現できるスイッチの応答時間は有限である。このため、２つのスイッチが同時にオンになりショートすることを避けるため、各スイッチＳＷ１、ＳＷ２、及び、ＳＷ３の切替え時に時間的なマージンが必要となる。そのため、図１０に示すように、スイッチ制御回路２２は、各スイッチＳＷ１、ＳＷ２、及び、ＳＷ３の切替え時に、全てのスイッチがオフの状態（出力がハイインピーダンスの状態）となるデッドタイムＤＴを経由して、スイッチの切替えを実行する。すなわち、スイッチ制御回路２２は、入力の値「１」「−１」、及び、「０」に対して、対応する１箇所のスイッチのみをオンにし、他はオフとすることで、３値の駆動状態を得るが、状態を変化させるときには、一旦、全てのスイッチをオフにする状態を経てから、次の状態に移るようにスイッチを制御する。
図１１は、正極に係る３値ドライバー１８ａの回路構成をより詳細に示す図である。なお、負極に係る３値ドライバー１８ｂの回路構成は、３値ドライバー１８ａと同様である。
図１１に示すように、スイッチＳＷ１は、ｐＭＯＳトランジスター（以下、「ＦＥＴ１」という。）により構成されている。また、スイッチＳＷ２は、ｎＭＯＳトランジスター（以下、「ＦＥＴ２」という。）により構成されている。
また、スイッチＳＷ３は、電源電圧ＶＭの電源に接続されたｐＭＯＳトランジスター（以下、「ＦＥＴ３」という。）、及び、このＦＥＴ３に接続されたｎＭＯＳトランジスター（以下、「ＦＥＴ４」という。）により構成されている。すなわち、図２（Ａ）と図１１との比較により明らかなとおり、３値ドライバー１８ａは、２値のＤ級ドライバーに、中間レベルを駆動するためのＦＥＴ３、及び、ＦＥＴ４を追加した回路構成となっている。
ここで、３値ドライバー１８ａの出力電圧Ｖｏｕｔは、電源電圧ＶＬからＶＨの範囲で変化し、ＶＭ＜Ｖｏｕｔとなる場合も、ＶＭ＞Ｖｏｕｔとなる場合もある。このため、両方の場合に確実に、スイッチＳＷ３をオン／オフできる電圧制御スイッチを構成する必要がある。これを踏まえ、スイッチＳＷ３については、ｐＭＯＳトランジスターたるＦＥＴ３と、ｎＭＯＳトランジスターたるＦＥＴ４とを組み合わせて構成している。すなわち、１つのＭＯＳトランジスターでは、片方のバイアス条件でしかオフ状態を実現できないことを踏まえ、スイッチＳＷ３を、２つの向きの違う（順方向バイアスの向きの違う）ＭＯＳトランジスターを組み合わせて構成している。これにより、ＶＭ＜Ｖｏｕｔであっても、ＶＭ＞Ｖｏｕｔであっても、スイッチＳＷ３のオン／オフを確実に実行可能である。
図１１に示すように、スイッチＳＷ１は、ｐＭＯＳトランジスター（以下、「ＦＥＴ１」という。）により構成されている。また、スイッチＳＷ２は、ｎＭＯＳトランジスター（以下、「ＦＥＴ２」という。）により構成されている。
また、スイッチＳＷ３は、電源電圧ＶＭの電源に接続されたｐＭＯＳトランジスター（以下、「ＦＥＴ３」という。）、及び、このＦＥＴ３に接続されたｎＭＯＳトランジスター（以下、「ＦＥＴ４」という。）により構成されている。すなわち、図２（Ａ）と図１１との比較により明らかなとおり、３値ドライバー１８ａは、２値のＤ級ドライバーに、中間レベルを駆動するためのＦＥＴ３、及び、ＦＥＴ４を追加した回路構成となっている。
ここで、３値ドライバー１８ａの出力電圧Ｖｏｕｔは、電源電圧ＶＬからＶＨの範囲で変化し、ＶＭ＜Ｖｏｕｔとなる場合も、ＶＭ＞Ｖｏｕｔとなる場合もある。このため、両方の場合に確実に、スイッチＳＷ３をオン／オフできる電圧制御スイッチを構成する必要がある。これを踏まえ、スイッチＳＷ３については、ｐＭＯＳトランジスターたるＦＥＴ３と、ｎＭＯＳトランジスターたるＦＥＴ４とを組み合わせて構成している。すなわち、１つのＭＯＳトランジスターでは、片方のバイアス条件でしかオフ状態を実現できないことを踏まえ、スイッチＳＷ３を、２つの向きの違う（順方向バイアスの向きの違う）ＭＯＳトランジスターを組み合わせて構成している。これにより、ＶＭ＜Ｖｏｕｔであっても、ＶＭ＞Ｖｏｕｔであっても、スイッチＳＷ３のオン／オフを確実に実行可能である。
図１２は、スイッチ制御回路２２に対する入力と、３値ドライバー１８ａの出力との関係で、ＦＥＴ１、２、３、及び、４の動作を示すタイミングチャートである。
図１２に示すように、スイッチ制御回路２２は、入力が値「１」を示している場合、ＦＥＴ１のみをオン状態にし、これにより、Ｈｉｇｈの信号が出力される。また、スイッチ制御回路２２は、入力が値「−１」を示している場合、ＦＥＴ２のみをオン状態にし、これにより、Ｌｏｗの信号が出力される。また、スイッチ制御回路２２は、入力が値「０」を示している場合、ＦＥＴ３及びＦＥＴ４をオン状態にするようにゲート電圧を制御する。これにより、Ｍｉｄｄｌｅの信号が出力される。
また、図１２に示すように、各ＭＯＳトランジスターの切替え時に、全てのＭＯＳトランジスターがオフされた状態（ハイインピーダンス状態）のデッドタイムＤＴが設けられており、これにより、各ＭＯＳトランジスターが同時にオンとなり貫通電流が流れることが防止されている。
図１２に示すように、スイッチ制御回路２２は、入力が値「１」を示している場合、ＦＥＴ１のみをオン状態にし、これにより、Ｈｉｇｈの信号が出力される。また、スイッチ制御回路２２は、入力が値「−１」を示している場合、ＦＥＴ２のみをオン状態にし、これにより、Ｌｏｗの信号が出力される。また、スイッチ制御回路２２は、入力が値「０」を示している場合、ＦＥＴ３及びＦＥＴ４をオン状態にするようにゲート電圧を制御する。これにより、Ｍｉｄｄｌｅの信号が出力される。
また、図１２に示すように、各ＭＯＳトランジスターの切替え時に、全てのＭＯＳトランジスターがオフされた状態（ハイインピーダンス状態）のデッドタイムＤＴが設けられており、これにより、各ＭＯＳトランジスターが同時にオンとなり貫通電流が流れることが防止されている。
なお、図１１、１２は、図８のスイッチＳＷ１をｐＭＯＳトランジスターで構成し、スイッチＳＷ２をｎＭＯＳトランジスターで構成し、スイッチＳＷ３をｐＭＯＳトランジスターとｎＭＯＳトランジスターの組合せで構成した場合の回路構成の１例を示している。しかしながら、回路構成は、これに限る必要はなく、図８の基本構成を具体化できる回路構成であれば任意に設計することが可能である。
例えば、通常の２値ドライバーでよく使用される、ｎＭＯＳ／ｎＭＯＳの回路構成でスイッチＳＷ１、２を構成することも可能であり、ＭＯＳトランジスターの代わりに他の素子を利用したものも可能である。スイッチＳＷ３の構成も双方向のスイッチとしての目的を達成できる回路であるならば、図１１の例に限る必要はない。
例えば、通常の２値ドライバーでよく使用される、ｎＭＯＳ／ｎＭＯＳの回路構成でスイッチＳＷ１、２を構成することも可能であり、ＭＯＳトランジスターの代わりに他の素子を利用したものも可能である。スイッチＳＷ３の構成も双方向のスイッチとしての目的を達成できる回路であるならば、図１１の例に限る必要はない。
さて、デジタルアンプ１は、正極に係る３値ドライバー１８ａと、負極に係る３値ドライバー１８ｂの差動出力により３値の出力を実現している。
図１３は、３値ドライバー１８ａ、１８ｂの差動出力との関係で、これらドライバーのそれぞれの出力の状態を示すタイミングチャートであり、（Ａ）は３値ドライバー１８ａの出力を、（Ｂ）は３値ドライバー１８ｂの出力を、（Ｃ）はこれらドライバーの差動出力を、それぞれ示している。（Ｄ）は、差動出力に係るコモンモードを示している。
以下、図１３を用いて、デジタルアンプ１による３値の出力について詳述する。
図１３（Ａ）、及び、図１３（Ｂ）に示すように、３値ドライバー１８ａ、１８ｂから出力される３値の信号は、互いに反転した関係となっている。これは、図７を用いて説明したように、正極に係る３値ドライバー１８ａ、及び、負極に係る３値ドライバー１８ｂのそれぞれに、同じタイミングで、コード変換回路１７から互いに反転した３値を示す信号が入力される構成により実現されるものである。
図１３（Ａ）、（Ｂ）に示すように、３値ドライバー１８ａの出力に同期して、３値ドライバー１８ｂの出力が行なわれる。そして、３値ドライバー１８ａの出力がＨｉｇｈの場合、対応する３値ドライバー１８ｂの出力は、Ｈｉｇｈが反転したＬｏｗであり、逆に、３値ドライバー１８ａの出力がＬｏｗの場合、対応する３値ドライバー１８ｂの出力は、Ｌｏｗが反転したＨｉｇｈである。また、３値ドライバー１８ａの出力がＭｉｄｄｌｅの場合は、３値ドライバー１８ｂの出力もＭｉｄｄｌｅである。
そして、図１３（Ｃ）に示すように、３値ドライバー１８ａ、１８ｂの差動出力によって実現される３値のそれぞれを、値「１」、値「０」、及び、値「−１」と表現するとすると、正極に係る３値ドライバー１８ａの出力がＨｉｇｈであり、対応する負極に係る３値ドライバー１８ｂの出力がＬｏｗの場合、値「１」の出力が行なわれる。また、正極に係る３値ドライバー１８ａの出力がＬｏｗであり、対応する負極に係る３値ドライバー１８ｂの出力がＨｉｇｈの場合、値「−１」の出力が行なわれる。また、３値ドライバー１８ａ、１８ｂの双方の出力がＭｉｄｄｌｅの場合、値「０」の出力が行なわれる。
以上のように、本実施形態では、正極に係る３値ドライバー１８ａ（正極に係る信号出力回路）、及び、負極に係る３値ドライバー１８ｂ（負極に係る信号出力回路）のそれぞれが、互いに反転した３値の信号出力を行い、正極と負極との差動出力により、３値の出力を実現している。
図１３は、３値ドライバー１８ａ、１８ｂの差動出力との関係で、これらドライバーのそれぞれの出力の状態を示すタイミングチャートであり、（Ａ）は３値ドライバー１８ａの出力を、（Ｂ）は３値ドライバー１８ｂの出力を、（Ｃ）はこれらドライバーの差動出力を、それぞれ示している。（Ｄ）は、差動出力に係るコモンモードを示している。
以下、図１３を用いて、デジタルアンプ１による３値の出力について詳述する。
図１３（Ａ）、及び、図１３（Ｂ）に示すように、３値ドライバー１８ａ、１８ｂから出力される３値の信号は、互いに反転した関係となっている。これは、図７を用いて説明したように、正極に係る３値ドライバー１８ａ、及び、負極に係る３値ドライバー１８ｂのそれぞれに、同じタイミングで、コード変換回路１７から互いに反転した３値を示す信号が入力される構成により実現されるものである。
図１３（Ａ）、（Ｂ）に示すように、３値ドライバー１８ａの出力に同期して、３値ドライバー１８ｂの出力が行なわれる。そして、３値ドライバー１８ａの出力がＨｉｇｈの場合、対応する３値ドライバー１８ｂの出力は、Ｈｉｇｈが反転したＬｏｗであり、逆に、３値ドライバー１８ａの出力がＬｏｗの場合、対応する３値ドライバー１８ｂの出力は、Ｌｏｗが反転したＨｉｇｈである。また、３値ドライバー１８ａの出力がＭｉｄｄｌｅの場合は、３値ドライバー１８ｂの出力もＭｉｄｄｌｅである。
そして、図１３（Ｃ）に示すように、３値ドライバー１８ａ、１８ｂの差動出力によって実現される３値のそれぞれを、値「１」、値「０」、及び、値「−１」と表現するとすると、正極に係る３値ドライバー１８ａの出力がＨｉｇｈであり、対応する負極に係る３値ドライバー１８ｂの出力がＬｏｗの場合、値「１」の出力が行なわれる。また、正極に係る３値ドライバー１８ａの出力がＬｏｗであり、対応する負極に係る３値ドライバー１８ｂの出力がＨｉｇｈの場合、値「−１」の出力が行なわれる。また、３値ドライバー１８ａ、１８ｂの双方の出力がＭｉｄｄｌｅの場合、値「０」の出力が行なわれる。
以上のように、本実施形態では、正極に係る３値ドライバー１８ａ（正極に係る信号出力回路）、及び、負極に係る３値ドライバー１８ｂ（負極に係る信号出力回路）のそれぞれが、互いに反転した３値の信号出力を行い、正極と負極との差動出力により、３値の出力を実現している。
３値ドライバー１８ａ、１８ｂの出力は、ローパスフィルター１９を介してスピーカー本体１１のコイルに差動出力される。コイルに対する差動出力に伴って、コイルが巻き回されたボビンが駆動し、ボビンに支持された振動板が振動し、音声が出力される。
さて、本実施形態では、単体で３値の出力が可能な３値ドライバー１８ａ、１８ｂを備えることでノイズ輻射の原因となるコモンモードを抑圧し出力させない３値出力のデジタルアンプ１を実現している。すなわち、ノイズの発生要因自体を抑えることでシールド等のノイズ対策コストを軽減し、輻射に対する規制の厳しい車載環境でのオーディオ再生に適した、低消費の３値出力のデジタルアンプを実現している。
詳述すると、本実施形態に係るデジタルアンプ１のように、正極に係る３値ドライバー１８ａの出力と、当該出力と反転した負極に係る３値ドライバー１８ｂの出力との差動出力により、３値の出力を実現する構成の場合、図１１（Ｄ）に示すように、理想的な状態では、コモンモードは０となる。これにより、コモンモードノイズが抑制されている。
詳述すると、本実施形態に係るデジタルアンプ１のように、正極に係る３値ドライバー１８ａの出力と、当該出力と反転した負極に係る３値ドライバー１８ｂの出力との差動出力により、３値の出力を実現する構成の場合、図１１（Ｄ）に示すように、理想的な状態では、コモンモードは０となる。これにより、コモンモードノイズが抑制されている。
図１４、及び、図１５は、本実施形態に係るデジタルアンプ１で１ｋＨｚの正弦波を再生時のオーディオ信号帯域近傍の信号成分の波形とスペクトルの１例を図示している。
図１４は、理想的な３値ドライバーを仮定した場合であり、図１５は各３値ドライバーの性能バラツキを考慮した場合である。
図１４、及び、図１５において、（Ａ）は正極の３値ドライバー１８ａの出力の波形を示し、（Ｂ）は負極の３値ドライバー１８ｂの出力の波形を示し、（Ｃ）は各３値ドライバー単体の出力（ローパスフィルター通過後）の波形を示し、（Ｄ）は各３値ドライバーの差動出力の波形、及び、コモンモードノイズに係る波形を示している。また、（Ｅ）は３値ドライバー単体の出力のスペクトルを示す図であり、（Ｆ）は、各３値ドライバーの差動出力のスペクトル、及び、コモンモードノイズに係るスペクトルを示す図である。
図１４に示すように、本実施形態によれば、原理上、各々の正極、負極の３値ドライバー１８ａ、１８ｂは完全なオーディオ信号を含んでおり、３値ドライバー出力単体でのＳ／Ｎがよいことがわかる。ノイズ成分はノイズシェーピングされておりオーディオ帯域ではレベルが非常に小さいことがわかる。さらに、本実施形態に係る回路構成では、正極、負極の３値ドライバーは互いに反転した出力となっているため、原理的には全信号帯域においてコモンモードは「０」（直流成分は除く）となる。以上により、コモンモードノイズが抑制されている。
図１４は、理想的な３値ドライバーを仮定した場合であり、図１５は各３値ドライバーの性能バラツキを考慮した場合である。
図１４、及び、図１５において、（Ａ）は正極の３値ドライバー１８ａの出力の波形を示し、（Ｂ）は負極の３値ドライバー１８ｂの出力の波形を示し、（Ｃ）は各３値ドライバー単体の出力（ローパスフィルター通過後）の波形を示し、（Ｄ）は各３値ドライバーの差動出力の波形、及び、コモンモードノイズに係る波形を示している。また、（Ｅ）は３値ドライバー単体の出力のスペクトルを示す図であり、（Ｆ）は、各３値ドライバーの差動出力のスペクトル、及び、コモンモードノイズに係るスペクトルを示す図である。
図１４に示すように、本実施形態によれば、原理上、各々の正極、負極の３値ドライバー１８ａ、１８ｂは完全なオーディオ信号を含んでおり、３値ドライバー出力単体でのＳ／Ｎがよいことがわかる。ノイズ成分はノイズシェーピングされておりオーディオ帯域ではレベルが非常に小さいことがわかる。さらに、本実施形態に係る回路構成では、正極、負極の３値ドライバーは互いに反転した出力となっているため、原理的には全信号帯域においてコモンモードは「０」（直流成分は除く）となる。以上により、コモンモードノイズが抑制されている。
また、図１５に示すように、現実的には、３値ドライバー単体の歪みや、各３値ドライバーの性能差異などによって理想的な出力との差異が生じてしまうため、コモンモードノイズが完全に０にはならない。しかしながら中間電位を出力し、バランス動作ができるようにすることで、従来技術に比較してノイズレベルを十分に小さくできる。
例えば、３値の駆動回路にＭＯＳトランジスターを採用した場合に、ＭＯＳトランジスターのゲートの性能に依存してコモンモードノイズを悪化させる要因としては、正負のパルス振幅の差異、パルスエッジにおける立ち上がりと立下りの特性差異、デッドタイムＤＴに起因するノイズなどが考えられるが、いずれも３値ドライバー性能の改善により、理想的な３駆動の波形に近づけることで、コモンモードの発生を抑える改善が可能である。電源電圧ＶＬ、ＶＭ、及び、ＶＨを正確に供給し、ハイサイドとローサイドのＭＯＳトランジスター（ＦＥＴ１とＦＥＴ２）のオン抵抗の差異の最小化、及びＭＯＳトランジスターや配線等を含めたオン抵抗を小さくすることで、中間レベルを中心とした正と負の信号振幅の差異を小さくとどめた設計が可能である。パルスエッジにおける立ち上がりと立下りの特性差異やデッドタイムＤＴの影響については、高速なデバイスを使用することなどで、パルス波形に対する相対的な影響度を小さくすることが可能である。
例えば、３値の駆動回路にＭＯＳトランジスターを採用した場合に、ＭＯＳトランジスターのゲートの性能に依存してコモンモードノイズを悪化させる要因としては、正負のパルス振幅の差異、パルスエッジにおける立ち上がりと立下りの特性差異、デッドタイムＤＴに起因するノイズなどが考えられるが、いずれも３値ドライバー性能の改善により、理想的な３駆動の波形に近づけることで、コモンモードの発生を抑える改善が可能である。電源電圧ＶＬ、ＶＭ、及び、ＶＨを正確に供給し、ハイサイドとローサイドのＭＯＳトランジスター（ＦＥＴ１とＦＥＴ２）のオン抵抗の差異の最小化、及びＭＯＳトランジスターや配線等を含めたオン抵抗を小さくすることで、中間レベルを中心とした正と負の信号振幅の差異を小さくとどめた設計が可能である。パルスエッジにおける立ち上がりと立下りの特性差異やデッドタイムＤＴの影響については、高速なデバイスを使用することなどで、パルス波形に対する相対的な影響度を小さくすることが可能である。
以上説明したように、本実施形態に係るデジタルアンプ１は、正極に係る３値ドライバー１８ａ（正極に係る信号出力回路）、及び、負極に係る３値ドライバー１８ｂ（負極に係る信号出力回路）のそれぞれが、互いに反転した３値の信号出力を行い、正極と負極との差動出力により、３値の出力を実行する。
この構成によれば、上述したように、３値を出力するデジタルアンプＱ１と比較し、コモンモードに係るノイズの低減を実現可能である。
この構成によれば、上述したように、３値を出力するデジタルアンプＱ１と比較し、コモンモードに係るノイズの低減を実現可能である。
また、本実施形態に係るデジタルアンプ１は、前段の回路であるコード変換回路１７から、３値を示す信号が、正極に係る３値ドライバー１８ｂに入力されると共に、当該３値を示す信号が、分岐され、反転されて、負極に係る３値ドライバー１８ｂに入力される。そして、３値ドライバー１８ａ、１８ｂのそれぞれは、それぞれの入力に基づいて互いに反転した３値の信号出力を行なう。
この構成によれば、正極、負極に係る３値ドライバー１８ａ、１８ｂから出力される３値の信号について、適切に互いに反転した関係とすることができる。
この構成によれば、正極、負極に係る３値ドライバー１８ａ、１８ｂから出力される３値の信号について、適切に互いに反転した関係とすることができる。
また、本実施形態に係るデジタルアンプ１では、正極、負極の３値ドライバー１８ａ、１８ｂのそれぞれは、３種の電位の出力を持つ電源と、各電源に接続された３つのスイッチＳＷ１、ＳＷ２、及び、ＳＷ３と、入力に基づいて、各スイッチＳＷ１、ＳＷ２、及び、ＳＷ３を駆動するスイッチ制御回路２２と、を備え、スイッチ制御回路２２による各スイッチＳＷ１、ＳＷ２、及び、ＳＷ３の切替えにより、３値の信号出力を実行する。
これによれば、各電源の電位の差を利用して、３値ドライバー１８ａ、１８ｂによる３値の信号出力を適切に実現できる。
これによれば、各電源の電位の差を利用して、３値ドライバー１８ａ、１８ｂによる３値の信号出力を適切に実現できる。
なお、上述した実施の形態は、あくまでも本発明の一態様を示すものであり、本発明の範囲内で任意に変形および応用が可能である。
本実施形態に係るデジタルアンプ１は、車載スピーカーや、オーディオ装置に搭載されるスピーカー、その他の汎用のスピーカー等、デジタルスピーカーに広く適用可能である。
本実施形態に係るデジタルアンプ１は、車載スピーカーや、オーディオ装置に搭載されるスピーカー、その他の汎用のスピーカー等、デジタルスピーカーに広く適用可能である。
１ デジタルアンプ
１０ デジタルスピーカー
１７ コード変換回路（前段の回路）
１８ａ ３値ドライバー（正極に係る信号出力回路）
１８ｂ ３値ドライバー（負極に係る信号出力回路）
２０ 反転回路
２２ スイッチ制御回路
ＳＷ１、ＳＷ２、ＳＷ３ スイッチ
１０ デジタルスピーカー
１７ コード変換回路（前段の回路）
１８ａ ３値ドライバー（正極に係る信号出力回路）
１８ｂ ３値ドライバー（負極に係る信号出力回路）
２０ 反転回路
２２ スイッチ制御回路
ＳＷ１、ＳＷ２、ＳＷ３ スイッチ
Claims (10)
- 正極に係る信号出力回路、及び、負極に係る信号出力回路のそれぞれが、互いに反転した３値の信号出力を行い、
正極と負極との差動出力により、３値の出力を実行することを特徴とするデジタルアンプ。 - 前段の回路から、３値を示す信号が、前記正極に係る信号出力回路に入力されると共に、当該３値を示す信号が、分岐され、反転されて、前記負極に係る信号出力回路に入力され、
前記正極に係る信号出力回路、及び、前記負極に係る信号出力回路のそれぞれは、それぞれの入力に基づいて互いに反転した３値の信号出力を行なうことを特徴とする請求項１に記載のデジタルアンプ。 - 前記正極に係る信号出力回路、及び、前記負極に係る信号出力回路のそれぞれは、
３種の電位の出力を持つ電源と、各電源に接続された３つのスイッチと、前記前段の回路からの入力に基づいて、各前記スイッチを駆動するスイッチ制御回路と、を備え、前記スイッチ制御回路による各前記スイッチの切替えにより、３値の信号出力を実行することを特徴とする請求項２に記載のデジタルアンプ。 - 前記スイッチ制御回路による３つの前記スイッチの切替え時に、いずれの前記スイッチもオフとなる期間を設けたことを特徴とする請求項３に記載のデジタルアンプ。
- 正極に係る信号出力回路、及び、負極に係る信号出力回路のそれぞれは、互いに反転した信号出力を行ない、正極と負極との差動出力により、３値の出力を実行することを特徴とする３値信号出力方法。
- 前段の回路から、３値を示す信号が、前記正極に係る信号出力回路に入力されると共に、当該３値を示す信号が、分岐され、反転されて、前記負極に係る信号出力回路に入力され、
前記正極に係る信号出力回路、及び、前記負極に係る信号出力回路のそれぞれは、それぞれの入力に基づいて互いに反転した３値の信号出力を行なうことを特徴とする請求項５に記載の３値信号出力方法。 - 前記正極に係る信号出力回路、及び、前記負極に係る信号出力回路のそれぞれは、
３種の電位の出力を持つ電源と、各前記電源に接続された３つのスイッチと、前記前段の回路からの入力に基づいて、各前記スイッチを駆動するスイッチ制御回路と、を備えており、前記スイッチ制御回路による各前記スイッチの駆動により、３値の信号出力を行なうことを特徴とする請求項６に記載の３値信号出力方法。 - 前記スイッチ制御回路は、３つの前記スイッチの切替えに際し、いずれの前記スイッチもオフの状態とした後、切替えを実行することを特徴とする請求項７に記載の３値信号出力方法。
- 多チャンネルに対応したスピーカーにおいて、
正極に係る信号出力回路、及び、負極に係る信号出力回路のそれぞれが、互いに反転した３値の信号出力を行い、正極と負極との差動出力により、３値の出力を実行するデジタルアンプを、チャンネルごとに有することを特徴とするスピーカー。 - チャンネルごとにコイルを有し、
１のチャンネルに対応する前記デジタルアンプが有する前記正極に係る信号出力回路の出力、及び、前記負極に係る信号出力回路の出力は、当該１のチャンネルに対応する前記コイルに作動出力されることを特徴とする請求項９に記載のスピーカー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015502797A JP5841293B2 (ja) | 2013-02-28 | 2014-01-14 | デジタルアンプ、３値信号出力方法、及び、スピーカー |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013038694 | 2013-02-28 | ||
| JP2013038694 | 2013-02-28 | ||
| PCT/JP2014/050446 WO2014132683A1 (ja) | 2013-02-28 | 2014-01-14 | デジタルアンプ、３値信号出力方法、及び、スピーカー |
| JP2015502797A JP5841293B2 (ja) | 2013-02-28 | 2014-01-14 | デジタルアンプ、３値信号出力方法、及び、スピーカー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5841293B2 true JP5841293B2 (ja) | 2016-01-13 |
| JPWO2014132683A1 JPWO2014132683A1 (ja) | 2017-02-02 |
Family
ID=51427957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015502797A Active JP5841293B2 (ja) | 2013-02-28 | 2014-01-14 | デジタルアンプ、３値信号出力方法、及び、スピーカー |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9641937B2 (ja) |
| EP (1) | EP2963813B1 (ja) |
| JP (1) | JP5841293B2 (ja) |
| CN (1) | CN105264770B (ja) |
| WO (1) | WO2014132683A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2531532B (en) | 2014-10-20 | 2020-12-30 | Cambridge Consultants | Radio frequency amplifier |
| JP6648821B2 (ja) * | 2016-04-15 | 2020-02-14 | 第一精工株式会社 | スピーカシステム |
| CA3045439A1 (en) * | 2016-05-09 | 2017-11-16 | Charles Howard CELLA | Methods and systems for the industrial internet of things |
| KR102534861B1 (ko) | 2016-12-23 | 2023-05-22 | 삼성전자주식회사 | 앰프 모듈 및 그 제어 방법 |
| CN107911779B (zh) * | 2017-11-10 | 2020-10-23 | 佛山市柯博明珠数码电子有限公司 | 一种数字信号驱动的扬声器系统 |
| NL2023245B1 (en) * | 2019-06-01 | 2020-12-11 | Semiconductor Ideas To The Market Itom Bv | Three level PWM Class D amplifier |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11112245A (ja) * | 1997-09-29 | 1999-04-23 | Sharp Corp | ディジタルスイッチングアンプ |
| JP2000295049A (ja) * | 1998-03-10 | 2000-10-20 | Sharp Corp | ディジタルスイッチングアンプ |
| JP2007036736A (ja) * | 2005-07-27 | 2007-02-08 | Sharp Corp | デジタルスイッチングアンプ |
| WO2011074341A1 (ja) * | 2009-12-16 | 2011-06-23 | 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ | 音響システム |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4894621A (en) | 1988-06-13 | 1990-01-16 | Westinghouse Electric Corp. | Circuit for five level waveform synthesis |
| US5930370A (en) * | 1995-09-07 | 1999-07-27 | Rep Investment Limited Liability | In-home theater surround sound speaker system |
| US6791404B1 (en) * | 1999-07-01 | 2004-09-14 | Broadcom Corporation | Method and apparatus for efficient mixed signal processing in a digital amplifier |
| US20050078848A1 (en) | 2003-10-09 | 2005-04-14 | Audio Products International Corp. | Power amplifier and method for split voice coil transducer or speaker |
| GB2409389B (en) * | 2003-12-09 | 2005-10-05 | Wolfson Ltd | Signal processors and associated methods |
| JP4343011B2 (ja) | 2004-04-06 | 2009-10-14 | シャープ株式会社 | デジタルアンプ |
| CN2915032Y (zh) * | 2006-05-20 | 2007-06-27 | 曹阳 | 记录人体以及非人体微小信号的直流数字放大器 |
| US7605653B2 (en) * | 2006-08-16 | 2009-10-20 | Intrinsix Corporation | Sigma-delta based class D audio power amplifier with high power efficiency |
| US7403069B2 (en) * | 2006-09-20 | 2008-07-22 | Analog Devices, Inc. | Trifferential amplifier and trifferential amplifier system |
| JP2009049671A (ja) * | 2007-08-20 | 2009-03-05 | Rohm Co Ltd | 出力制限回路、ｄ級パワーアンプ、音響機器 |
| EP2309638A1 (en) | 2009-10-09 | 2011-04-13 | Nxp B.V. | Multi-level switching converter |
| SG171491A1 (en) | 2009-12-01 | 2011-06-29 | Creative Tech Ltd | Apparatus and method for amplification of audio content |
| US8466743B2 (en) * | 2010-04-27 | 2013-06-18 | Broadcom Corporation | Ground-referenced common-mode amplifier circuit and related method |
| JP5866369B2 (ja) | 2010-10-27 | 2016-02-17 | メルス オーディオ アンパーツゼルスカブ | マルチレベルのパルス幅変調を使用するオーディオアンプ |
-
2014
- 2014-01-14 US US14/769,640 patent/US9641937B2/en active Active
- 2014-01-14 EP EP14757018.8A patent/EP2963813B1/en active Active
- 2014-01-14 JP JP2015502797A patent/JP5841293B2/ja active Active
- 2014-01-14 CN CN201480010050.6A patent/CN105264770B/zh active Active
- 2014-01-14 WO PCT/JP2014/050446 patent/WO2014132683A1/ja active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11112245A (ja) * | 1997-09-29 | 1999-04-23 | Sharp Corp | ディジタルスイッチングアンプ |
| JP2000295049A (ja) * | 1998-03-10 | 2000-10-20 | Sharp Corp | ディジタルスイッチングアンプ |
| JP2007036736A (ja) * | 2005-07-27 | 2007-02-08 | Sharp Corp | デジタルスイッチングアンプ |
| WO2011074341A1 (ja) * | 2009-12-16 | 2011-06-23 | 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ | 音響システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US9641937B2 (en) | 2017-05-02 |
| WO2014132683A1 (ja) | 2014-09-04 |
| JPWO2014132683A1 (ja) | 2017-02-02 |
| EP2963813B1 (en) | 2019-06-19 |
| EP2963813A1 (en) | 2016-01-06 |
| EP2963813A4 (en) | 2017-03-08 |
| US20150382109A1 (en) | 2015-12-31 |
| CN105264770B (zh) | 2017-12-05 |
| CN105264770A (zh) | 2016-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5841293B2 (ja) | デジタルアンプ、３値信号出力方法、及び、スピーカー | |
| JP4793294B2 (ja) | デジタル入力型ｄ級増幅器 | |
| EP1716723B1 (en) | Output stage for a hearing aid and method of driving output stage | |
| KR100757714B1 (ko) | 디급 증폭기 | |
| EP1798855A2 (en) | Class D Amplifier | |
| TWI640168B (zh) | 低雜訊電路 | |
| JP2010056926A (ja) | Ｄ／ａ変換回路およびデジタル入力型ｄ級増幅器 | |
| JP2005510107A (ja) | 時分割多重ｐｗｍ増幅器 | |
| KR20130126528A (ko) | 오디오 시스템 및 그 안에 클래스 ｄ 증폭기를 가지는 집적 회로 칩 | |
| US10034085B2 (en) | Class-D amplifier, audio processing apparatus and method of driving class-D amplifier | |
| JP2006211523A (ja) | デジタルスイッチング回路 | |
| JP5749137B2 (ja) | オーディオ信号処理回路およびそれを用いた電子機器 | |
| US9264043B2 (en) | Low power level shifter with output swing control | |
| US11418153B2 (en) | Amplifier circuits | |
| US10367458B2 (en) | Signal amplifier | |
| US10938359B1 (en) | Power amplifier and method of operating the power amplifier | |
| JP4623286B2 (ja) | デューティ調整回路 | |
| JP4835665B2 (ja) | リンギング低減回路および該リンギング低減回路を備えた半導体集積回路 | |
| JP2005142983A (ja) | 電力増幅回路 | |
| JP4222389B2 (ja) | リンギング低減回路および該リンギング低減回路を備えた半導体集積回路 | |
| JP2004135016A (ja) | オーディオ機器の出力ミュート回路 | |
| US11309853B1 (en) | Common mode output voltage biasing in class-D audio amplifiers having selectable differential or dual single-ended operation | |
| WO2023281791A1 (ja) | 増幅回路 | |
| JP4865667B2 (ja) | スピーカ用駆動装置及びスイッチングアンプ | |
| JP2012124933A (ja) | ミュート回路およびそれを用いたオーディオ信号増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151112 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5841293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |