JP4865667B2 - スピーカ用駆動装置及びスイッチングアンプ - Google Patents
スピーカ用駆動装置及びスイッチングアンプ Download PDFInfo
- Publication number
- JP4865667B2 JP4865667B2 JP2007263215A JP2007263215A JP4865667B2 JP 4865667 B2 JP4865667 B2 JP 4865667B2 JP 2007263215 A JP2007263215 A JP 2007263215A JP 2007263215 A JP2007263215 A JP 2007263215A JP 4865667 B2 JP4865667 B2 JP 4865667B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- load
- terminal
- output
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
いっそうの長時間駆動を目指す携帯機器では、ヘッドホンスピーカを駆動する駆動アンプをAB級アンプよりも電力効率が良好なスイッチングアンプに置き換えることが望ましい。しかし、現状では、最も普及している3極単頭ステレオプラグに対応した3端子出力を可能とするスイッチングアンプは普及していない。
しかし、このような構成では、無負荷時が最もリブル電流が大きくなる。このため、直接スピーカを駆動すると、スピーカが発熱して破壊する可能性がある。このような可能性を低減するためには、比較的大きなインダクタとキャパシタを持つLCフィルタを挿入し、リプル電流を除去する必要が生じる。3端子出力の仕様を満たし、かつLCフィルタを必要としないステレオスピーカ駆動回路の例として、特許文献1、2が挙げられる。
図6(a)では、第1チャネルが正極性の信号を出力し、第2チャネルは信号を出力していない。6(b)では、第1チャネルが負極性の信号を出力し、第2チャネルは信号を出力していない。図6(c)では、第2チャネルが正極性の信号を出力し、第1チャネルは信号を出力していない。また、図6(d)では、第2チャネルが負極性の信号を出力し、第2チャネルは信号を出力していない。図6(e)は、第1チャネル、第2チャネルが共に信号を出力していない場合の駆動回路の負荷駆動状態を示している。
なお、本発明の効果を分かりやすくするために増幅器70の出力信号OUT1、増幅器80の出力信号OUTC、増幅器90の出力信号OUT2を図7中に理想的な信号を点線で示し、信号駆動により変動する電圧を実線で示す。
図7に示したように、T8aの期間、スピーカの駆動回路に入力される制御信号INAがローレベル、INBがハイレベル、INCがハイレベルである場合、駆動回路は、図6(a)の負荷駆動状態に遷移する。この際、増幅器70ではトランジスタ71がオン、トランジスタ72がオフし、出力OUT1がハイレベルになる。また、増幅器80ではトランジスタ81がオフ、トランジスタ82がオンし、出力OUTCがローレベルとなる。さらに、増幅器90では、トランジスタ91がオフ、トランジスタ92がオンし、出力OUT2がローレベルとなる。
図7に示した期間T8aにおいて、制御信号INAがハイレベル、INBがローレベル、INCがローレベルの場合、図6に示した駆動回路は(b)に示した負荷駆動状態に遷移する。この際、増幅器70ではトランジスタ71がオフ、トランジスタ72がオンし、出力OUT1がローレベルとなり、増幅器80ではトランジスタ81がオン、トランジスタ82がオフし、出力OUTCがハイレベルとなる。増幅器90では、トランジスタ91がオン、トランジスタ92がオフし、出力OUT2がハイレベルとなる。第1チャネルの出力OUT1−OUTCが負極性になるように、負荷L1には信号が出力される。また、第2チャネルの出力OUT2−OUTCがT8aに示す点線になるように、負荷L2には信号が出力されることがない。
このような負荷駆動状態では、第1チャネルの出力OUT1−OUTC、第2チャネルの出力OUT2−OUTCが共にゼロになるように、負荷L1、負荷L2には信号が出力されることがない。
以下、信号干渉の発生について説明する。図8は、トランジスタが負荷を駆動するために動作している状態(負荷駆動状態)を示した図であって、図6に示したように電流が流れる場合の回路やチャネルを、その機能に応じて抵抗やトランジスタに置き換えて示している。このような図8を、本明細書では、トランジスタのオン抵抗を考慮した負荷駆動状態を示す図と記す。
図6(e)は、第1チャネルと第2チャネルが電力を供給しない負荷駆動状態を示している。図8(d)は、図6(e)のオン抵抗を考慮した負荷駆動状態を説明するための図である。図6(e)に示した状態では、第1チャネルが負荷L1の両方の端子OUT1、OUTCがグランドレベルになるようにオン抵抗r72、オン抵抗r82を介してグランドに接続されている。電流は、L1に蓄積されたエネルギーが放出される方向に流れる。
以上の構成において、第2チャネルに負荷L2による回生電流が流れないと仮定すると、第1負荷L1は、第1チャネルが負荷L1に蓄積されたエネルギーを放出している期間、回生電流I1cをr82に流す。このことにより、共用される増幅器80の出力OUTCは、グランドレベルよりも(I1c×r82)だけ上昇あるいは下降し、グランドレベルにあるOUT2に対して電位差を生じる。
すなわち、第1チャネルがL1に信号を出力する図6(a)、(b)の負荷駆動状態、及び第1チャネルも第2チャネルも信号を出力しない図6(e)の負荷駆動状態では、第2チャネルの負荷L2には図7に示したタイミングT8aの期間に、実線で示したノイズ電圧が発生する。
この問題を回避する方法の1つとして、第1チャネル、第2チャネル共有の増幅器であるトランジスタ80のサイズを大きくすることでオン抵抗r82を小さくすることが考えられる。しかし、集積回路のチップサイズはより縮小化すべきであり、信号干渉を抑制するためにトランジスタを大型化することは好ましくない。
本発明は、以上の点に鑑みてなされたものであって、3線出力増幅器を用い、チャネル間の信号干渉を抑えて、かつ小型化に有利なスピーカ用駆動装置及びこのスピーカ用駆動装置を用いたスイッチングアンプを提供することを目的とする。
また、請求項4に記載のスピーカ用駆動装置は、請求項1から3のいずれか1項に記載の発明において、前記第1負荷を流れるループ電流と、前記第2負荷を流れるループ電流が互いに独立したループをなすことを特徴とする。
したがって、このような発明は、3線駆動構成において信号品質を劣化させる要因のチャネル間のクロストークや混変調を、ICのチップエリアを最小限のサイズにしながら抑えることができる。したがって、小型で、かつ、高品質な信号をスピーカに供給することが可能なスピーカ用駆動装置を提供することができる。
請求項3に記載の発明は、前記第1ブリッジ増幅器及び前記第2ブリッジ増幅器が動作基準周期の半周期において交互に信号を出力するので、互いに干渉することなく第1負荷、第2負荷に交互に信号を出力することができる。
請求項4の記載の発明は、前記第1負荷を流れるループ電流と、前記第2負荷を流れるループ電流が互いに独立しているため、第1負荷に出力される信号と第2負荷に出力される信号とが干渉することを効果的に抑えることができる。
したがって、このような発明は、3線駆動構成において信号品質を劣化させる要因のチャネル間のクロストークや混変調を、ICのチップエリアを最小限のサイズにしながら抑えることができる。したがって、小型で、かつ、高品質な信号をスピーカに供給することが可能なスイッチングアンプを提供することができる。
図1は、本発明の一実施形態のスイッチングアンプ1を示した図である。
スイッチングアンプ1は、第1チャネルの出力信号OUT1−OUTCと、第2チャネルの出力信号OUT2−OUTCを出力する増幅器10、増幅器20、増幅器30、パルス幅変調のための入力信号Vb1、Vb2、Vb3、Vb4を出力する誤差抑圧部50、パルス幅変調信号V1c、V2c、及びV3c、V4cを出力するパルス幅変調部51、パルス幅変調信号に基づくスイッチング制御信号DR1P、DR1N、DR2P、DR2Nを出力して増幅器10、30を駆動するゲートドライバ52、パルス幅変調信号に基づくスイッチング制御信号DRCP、DRCNを出力して増幅器20を駆動するLOGIC57、58と、第1チャネルのフィードバックをするローパスフィルタLPF53、LPF54、第2チャネルのフィードバックをするLPF55、LPF56を備えている。
(1) 駆動装置
図1に示したスイッチングアンプのうち、駆動装置100は、増幅器10、増幅器20、増幅器30を備えている。本実施形態では、増幅器10が第1増幅器、増幅器30が第2増幅器、増幅器20が第3増幅器に相当する。増幅器10は、スイッチング素子であるトランジスタ11、12を有し、増幅器20はスイッチング素子であるトランジスタ21、22を有し、増幅器30はスイッチング素子であるトランジスタ31、32を有している。トランジスタ11、12、21、22、31、32は、MOSFET等のトランジスタである。
トランジスタ11、12の端子140は、接続点OUT1に接続されている。トランジスタ21、22の端子240は接続点OUTCに、トランジスタ31、32の端子340は接続点OUT2にそれぞれ接続されている。
本実施形態では、OUT1に接続される端子140を第1の出力端子とする。また、OUTCに接続されている端子240を第3の出力端子、OUT2に接続されている端子340を第2の出力端子とする。OUT1、OUTC間は第1チャネルとなり、OUTC、OUT2間は第2チャネルとなる。第1チャネルには第1負荷L1が、第2チャネルには第2負荷L2が接続されている。
負荷L1は、端子46、47を有している。トランジスタ11、12の端子140は、OUT1を介して端子46と接続する。すなわち、増幅器10は、端子46、47を有する負荷L1の端子46に接続される端子140を有するものといえる。
また、駆動装置100は、接続点OUT1と接続点OUTCとを接続するスイッチング素子として機能するトランジスタ101、102と、接続点OUT2、OUTCとを接続するスイッチング素子として機能するトランジスタ103、104とを有している。前記したように、接続点OUT1は端子140と接続され、接続点OUTCは端子240と接続され、接続点OUT2は端子340と接続されている。このような、トランジスタ101、102は、そのオン状態、オフ状態に切替えることによって端子140と端子240とを接続する第1スイッチとして機能する。トランジスタ103、104は、端子240と端子340とを接続する第2スイッチとして機能する。
トランジスタ101、102、103、104には、MOSFET等のトランジスタが適用される。また、トランジスタ101、102、103、104のいずれもが、端子43、44、45を有している。トランジスタ101、102の端子43は、接続点OUT1を介して負荷L1の端子46に接続されている。トランジスタ103、104の端子43は、接続点OUT2を介して負荷L2の端子48に接続されている。
チャネルセレクト制御信号CHSELP、CHSELNは、駆動装置100が動作するサイクル(動作基準サイクル)Tの半周期ごとに遷移する信号である。増幅器10、増幅器20、増幅器30は、チャネルセレクト制御信号CHSELP、CHSELNにしたがってトランジスタ101、102、103、104をオン、オフする。トランジスタ101、102、103、104のオン、オフによって第1チャネル、第2チャネルが選択される。
なお、駆動装置100には、電源Vcc、GNDがある。負荷L1、負荷L2がVccと電気的に切り離されている状態をフローティング状態という。負荷L1、負荷L2がVccとGNDとの間に電気的に接続されていない状態を、本明細書では電力の供給が停止されていると記すものとする。
本実施形態のスイッチングアンプでは、誤差抑圧部50、パルス幅変調部51がパルス幅変調信号生成手段として機能する。誤差抑圧部50は、信号Vb1、Vb2、及びVb3、Vb4を出力する。信号Vb1、Vb2、及びVb3、Vb4は、後述するように、出力された信号と入力信号との誤差を最小にするフィードバックの結果得られる信号である。
LPF53、LPF54は、第1チャネルの端子46、47に現われる出力信号OUT1−OUTCを、誤差抑圧部50に出力信号V1a、V2aとしてフィードバックさせる。LFP55、LPF56は、第2チャネルの端子48、49に現われる出力信号OUT2−OUTCを、誤差抑圧部50に対して出力信号V3a、V4aとしてフィードバックさせる。
図2は、本実施の形態の駆動装置100の駆動状態を説明するための図である。図2(a)、(b)、(c)、(d)は、それぞれ第1チャネルに接続された負荷L1に電力を供給して駆動する際の負荷駆動状態を示している。なお、負荷L1に対する電力の供給は、第1チャネル(負荷L1)に信号を出力するために行われるものであって、電力供給のタイミングと第1チャネルへの信号出力のタイミングは略一致している。
図2(a)に示した負荷駆動状態では、スイッチング制御信号が、駆動装置100のトランジスタ11、22、104をオンし、トランジスタ12、21、31、32、101、102、103をオフする。この結果、OUT1はVCCレベルに、OUTCはGNDレベルに、OUT2はOUTCレベルになる。このような状態では、OUT1からOUTCに電流I1pが流れて第1チャネルの負荷L1に信号が出力される。また、第2チャネルの負荷L2には、蓄積された電力が放出されることによって回生電流I2cが流れる。
さらに、図2(a)〜(d)に示した負荷駆動状態では、増幅器30をVccに接続するトランジスタ31、増幅器30をGNDに接続するトランジスタ32をオフすることによって増幅器30をフローティング状態にし、Vccから負荷L2への電力の供給を停止している。
図3(a)に示した負荷駆動状態では、スイッチング制御信号が、駆動装置100のトランジスタ22、31、102をオンし、トランジスタ11、12、21、32、101、103、104をオフする。この結果、OUT1はOUTCレベルに、OUTCはGNDレベルに、OUT2はVCCレベルになる。このような状態では、OUT2からOUTCに電流I2pが流れて第2チャネルの負荷L2に信号が出力される。また、第1チャネルの負荷L1には、蓄積された電力が放出されることによって回生電流I1cが流れる。
さらに、図3(a)〜(d)に示した負荷駆動状態では、増幅器10をVccに接続するトランジスタ11、増幅器10をGNDに接続するトランジスタ12をオフすることによって増幅器10をフローティング状態にし、Vccから負荷L1への電力の供給を停止している。
期間T4aでは、図2に示した駆動装置100の駆動負荷状態が、図2(a)の状態、(c)の状態、(d)の状態に連続して遷移する。期間T4bでは、図2に示した駆動装置100の駆動負荷状態が、図3(a)の状態、(c)の状態、(d)の状態に連続して遷移する。
図2(a)の負荷駆動状態においてオンしているスイッチング素子のオン抵抗を考慮した負荷駆動状態は、図8に示した図8(a)のようになる。また、図2(c)の負荷駆動状態においてオンしているスイッチング素子のオン抵抗を考慮した負荷駆動状態は、図8に示した図8(b)のようになる。図8(a)、(b)に示したトランジスタ11のオン抵抗をr11、トランジスタ12のオン抵抗をr12、トランジスタ22のオン抵抗をr22、トランジスタ104のオン抵抗をr104とそれぞれ記す。
OUT1−OUTC=VCC−(I1p×r11)−(Ip1×r22) (1)
また、第2チャネルの出力は、以下の式(2)で表される。
OUT2−OUTC=OUTC±(I2c×r104)−OUTC
=±(I2c×r104) (2)
上記した式によれば、第1チャネルに流れる電流、第2チャネルに流れる電流を流れるループ電流はそれぞれ独立していて、互いに干渉することがないことが明らかである。
OUT1−OUTC=±I1c(r12−r22) (3)
また、第2チャネルの出力は、以下の式(4)で表される。
OUT2−OUTC=OUTC±(I2c×r104)−OUTC
=±(I2c×r104) (4)
上記した式によれば、第1チャネルに流れる電流、第2チャネルに流れる電流を流れるループ電流はそれぞれ独立していて、互いに干渉することがないことが明らかである。
10,20,30 増幅器
11,12,21,22,31,32,101,102,103,104 トランジスタ
46,47,48,49,140,240,340 端子
50 誤差抑圧部
51 パルス幅変調部
52 ゲートドライバ
100 スピーカ用駆動装置
Claims (5)
- 第1端子及び第2端子を有する第1負荷の前記第1端子に接続される第1出力端子を有する第1増幅器と、
第1端子及び第2端子を有する第2負荷の前記第1端子に接続される第2出力端子を有する第2増幅器と、
前記第1負荷の第2端子と前記第2負荷の第2端子とに接続される第3出力端子を有する第3増幅器と、
前記第1出力端子と前記第3出力端子との間に接続される第1スイッチと、
前記第2出力端子と前記第3出力端子との間に接続される第2スイッチと、
を備え、
前記第1増幅器、前記第3増幅器及び前記第1スイッチが第1ブリッジ増幅器を構成し、前記第2増幅器、前記第3増幅器及び前記第2スイッチが第2ブリッジ増幅器を構成することを特徴とするスピーカ用駆動装置。 - 前記第1負荷に電力を供給する場合、
前記第1ブリッジ増幅器が前記第1スイッチを開状態にし、前記第1増幅器及び第3増幅器により前記第1負荷に電力を供給し、前記第2ブリッジ増幅器が前記第2スイッチを閉状態にし、前記第2増幅器をフローティング状態にし、前記第2負荷への電力の供給を停止し、
前記第2負荷に電力を供給する場合、
前記第2ブリッジ増幅器が前記第2スイッチを開状態にし、前記第2増幅器及び第3増幅器が前記第2負荷に電力を供給し、かつ、前記第1ブリッジ増幅器が前記第1スイッチを閉状態にし、前記第1増幅器をフローティング状態にし、前記第1負荷への電力の供給を停止することを特徴とする請求項1に記載のスピーカ用駆動装置。 - 前記第1ブリッジ増幅器及び前記第2ブリッジ増幅器は、それぞれが動作基準周期の半周期において交互に信号を出力することを特徴とする請求項1または2に記載のスピーカ用駆動装置。
- 前記第1負荷を流れるループ電流と、前記第2負荷を流れるループ電流が互いに独立したループをなすことを特徴とする請求項1から3のいずれか1項に記載のスピーカ用駆動装置。
- 第1端子及び第2端子を有する第1負荷の前記第1端子に接続される第1出力端子を有する第1増幅器と、
第1端子及び第2端子を有する第2負荷の前記第1端子に接続される第2出力端子を有する第2増幅器と、
前記第1負荷の第2端子と前記第2負荷の第2端子とに接続される第3出力端子を有する第3増幅器と、
前記第1出力端子と前記第3出力端子との間に接続される第1スイッチと、
前記第2出力端子と前記第3出力端子との間に接続される第2スイッチと、を有し、
前記第1増幅器、前記第3増幅器及び前記第1スイッチが第1ブリッジ増幅器を構成し、前記第2増幅器、前記第3増幅器及び前記第2スイッチが第2ブリッジ増幅器を構成するスピーカ用駆動装置と、
前記第1負荷に電力を供給する場合、
前記第1ブリッジ増幅器に対しては、前記第1スイッチを開状態にさせ、前記第1増幅器及び第3増幅器から前記第1負荷に電力を供給させるパルス幅変調信号を出力し、前記第2ブリッジ増幅器に対しては前記第2スイッチを閉状態にさせ、前記第2増幅器出力をフローティング状態にさせ、前記第2負荷への電力の供給を停止させるパルス幅変調信号を出力し、
前記第2負荷に電力を供給する場合、
前記第2ブリッジ増幅器に対しては、前記第2スイッチを開状態にさせ、前記第2増幅器及び第3増幅器から前記第2負荷に電力を供給させ、前記第1ブリッジ増幅器に対しては前記第1スイッチを閉状態にさせ、前記第1増幅器をフローティング状態にさせ、前記第1負荷への電力の供給を停止させるパルス幅変調信号を出力するパルス幅変調信号生成手段と、
を備えることを特徴とするスイッチングアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007263215A JP4865667B2 (ja) | 2007-10-09 | 2007-10-09 | スピーカ用駆動装置及びスイッチングアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007263215A JP4865667B2 (ja) | 2007-10-09 | 2007-10-09 | スピーカ用駆動装置及びスイッチングアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009094779A JP2009094779A (ja) | 2009-04-30 |
JP4865667B2 true JP4865667B2 (ja) | 2012-02-01 |
Family
ID=40666297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007263215A Expired - Fee Related JP4865667B2 (ja) | 2007-10-09 | 2007-10-09 | スピーカ用駆動装置及びスイッチングアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4865667B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002510927A (ja) * | 1998-04-02 | 2002-04-09 | エリクソン インコーポレイテッド | Chireix/dohertyハイブリッド増幅器の電力波形合成 |
JP2003060491A (ja) * | 2001-08-17 | 2003-02-28 | Onkyo Corp | パルス変調回路およびスイッチングアンプ |
US6552607B1 (en) * | 2001-11-12 | 2003-04-22 | Apogee Technology Inc. | Time division multiplexed PWM amplifier |
JP2006211056A (ja) * | 2005-01-25 | 2006-08-10 | Renesas Technology Corp | 複数チャネルd級アンプ |
JP2006211523A (ja) * | 2005-01-31 | 2006-08-10 | Asahi Kasei Microsystems Kk | デジタルスイッチング回路 |
-
2007
- 2007-10-09 JP JP2007263215A patent/JP4865667B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009094779A (ja) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7446603B2 (en) | Differential input Class D amplifier | |
US8823343B2 (en) | Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit | |
US7339425B2 (en) | Class-D audio amplifier with half-swing pulse-width-modulation | |
JP4950187B2 (ja) | 駆動装置、駆動方法、ならびに情報機器 | |
US7853029B2 (en) | Output stage for a hearing aid and method of driving output stage | |
KR101130143B1 (ko) | D급 증폭 회로 | |
US8111846B2 (en) | Low distortion switching amplifier circuits and methods | |
US20100109768A1 (en) | Method and apparatus for high performance class d audio amplifiers | |
US8526640B2 (en) | Apparatus and method for switching audio amplification | |
US20140125406A1 (en) | Switching system and method for control thereof | |
JP2006157648A (ja) | サンプルホールド回路 | |
CN105264770A (zh) | 数字放大器、三值信号输出方法以及扬声器 | |
US20100188150A1 (en) | Switching Amplifier | |
JP4865667B2 (ja) | スピーカ用駆動装置及びスイッチングアンプ | |
JP2006166391A (ja) | スイッチングアンプ及びスイッチングアンプの駆動方法 | |
JP2012049893A (ja) | 音声再生回路 | |
US6744318B2 (en) | Digital power amplifier | |
US7449948B2 (en) | Amplifier | |
JP5218089B2 (ja) | 信号切換回路 | |
US11309853B1 (en) | Common mode output voltage biasing in class-D audio amplifiers having selectable differential or dual single-ended operation | |
JP2004056211A (ja) | 半導体装置およびd級増幅器 | |
JP2014165689A (ja) | D級アンプおよび電子機器 | |
US8983095B2 (en) | Driver circuit | |
JP4343011B2 (ja) | デジタルアンプ | |
JP5408058B2 (ja) | 音声切換出力装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |