JP2009094779A - スピーカ用駆動装置及びスイッチングアンプ - Google Patents

スピーカ用駆動装置及びスイッチングアンプ Download PDF

Info

Publication number
JP2009094779A
JP2009094779A JP2007263215A JP2007263215A JP2009094779A JP 2009094779 A JP2009094779 A JP 2009094779A JP 2007263215 A JP2007263215 A JP 2007263215A JP 2007263215 A JP2007263215 A JP 2007263215A JP 2009094779 A JP2009094779 A JP 2009094779A
Authority
JP
Japan
Prior art keywords
amplifier
load
terminal
output
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007263215A
Other languages
English (en)
Other versions
JP4865667B2 (ja
Inventor
Toshio Kaiho
敏夫 海保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2007263215A priority Critical patent/JP4865667B2/ja
Publication of JP2009094779A publication Critical patent/JP2009094779A/ja
Application granted granted Critical
Publication of JP4865667B2 publication Critical patent/JP4865667B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】3線出力増幅器を用い、チャネル間の信号干渉を抑えて、かつ小型化に有利なスピーカ用駆動装置及びこのスピーカ用駆動装置を用いたスイッチングアンプを提供することを目的とする
【解決手段】端子46、47を有する負荷L1、負荷L1の端子46に接続される端子140を有する増幅器10、端子48、49を有する負荷L2、負荷L2の端子48に接続される端子340を有する増幅器30、負荷L1の端子47と負荷L2の端子49とに接続される端子240を有する第増幅器20、端子140と端子240との間に接続されるトランジスタ101、102と、端子240と端子340との間に接続されるトランジスタ103、104と、を備え、増幅器10、増幅器20、トランジスタ101、102が第1ブリッジ増幅器を構成し、増幅器30、増幅器20、トランジスタ103、104が第2ブリッジ増幅器を構成する。
【選択図】 図1

Description

本発明は、スピーカ用駆動装置及びスイッチングアンプにかかり、特に、3極単頭のステレオプラグを用いてスピーカの駆動アンプに接続されるスピーカを駆動するスピーカ用駆動装置及びスイッチングアンプに関する。
現在、ステレオヘッドホンスピーカが普及している。ステレオヘッドホンスピーカは、3極単頭のステレオプラグを用いてスピーカの駆動アンプに接続されることが多い。ステレオプラグはグランド端子と2チャネルの信号端子であることがほとんどであり、駆動アンプはAB級アンプで構成されている。負荷であるヘッドホンスピーカは、グランドレベルを基準電位として駆動アンプに接続されている。
駆動アンプの直流電圧供給源が正極の単電源である場合、駆動アンプの信号基準レベルは通常グランドレベルではない。このため、駆動アンプを安定して動作させるには、駆動アンプとスピーカ間に比較的サイズの大きなキャパシタを直列に接続して直流成分を除去する必要がある。
いっそうの長時間駆動を目指す携帯機器では、ヘッドホンスピーカを駆動する駆動アンプをAB級アンプよりも電力効率が良好なスイッチングアンプに置き換えることが望ましい。しかし、現状では、最も普及している3極単頭ステレオプラグに対応した3端子出力を可能とするスイッチングアンプは普及していない。
また、3端子出力の仕様において、駆動アンプをAB級アンプから電力効率が良好であるスイッチングアンプに置き換えた場合、ヘッドホンスピーカはグランド端子を基準に2チャンネルのハーフブリッジ構成の出力回路によって駆動されることになる。
しかし、このような構成では、無負荷時が最もリブル電流が大きくなる。このため、直接スピーカを駆動すると、スピーカが発熱して破壊する可能性がある。このような可能性を低減するためには、比較的大きなインダクタとキャパシタを持つLCフィルタを挿入し、リプル電流を除去する必要が生じる。3端子出力の仕様を満たし、かつLCフィルタを必要としないステレオスピーカ駆動回路の例として、特許文献1、2が挙げられる。
図6は、3端子出力ステレオスピーカの駆動回路が負荷を駆動するために動作している状態(負荷駆動状態)を示した図である。駆動回路は、3つの増幅器70、80、90を有している。増幅器70、80は接続点OUT1、OUTCによって接続されている。また、増幅器80、90は接続点OUTC、OUT2によって接続されている。OUT1−OUTC間を第1チャネル、OUTC−OUT2間を第2チャネルとする。第1チャネルには負荷(スピーカ)L1が、第2チャネルには負荷(スピーカ)L2がそれぞれ接続されている。
増幅器80は、第1チャネルと第2チャネルとに時分割で共用される増幅器である。
図6(a)では、第1チャネルが正極性の信号を出力し、第2チャネルは信号を出力していない。6(b)では、第1チャネルが負極性の信号を出力し、第2チャネルは信号を出力していない。図6(c)では、第2チャネルが正極性の信号を出力し、第1チャネルは信号を出力していない。また、図6(d)では、第2チャネルが負極性の信号を出力し、第2チャネルは信号を出力していない。図6(e)は、第1チャネル、第2チャネルが共に信号を出力していない場合の駆動回路の負荷駆動状態を示している。
図7は、図6に示した第1チャネル、第2チャネルの信号出力のタイミングを説明するための図である。図中に示したタイミングT8aは、第1チャネルが信号を出力し、第2チャネルが信号を出力しない期間を示す。タイミングT8bは、第2チャネルが信号を出力し、第1チャネルが信号を出力しない期間を示す。
なお、本発明の効果を分かりやすくするために増幅器70の出力信号OUT1、増幅器80の出力信号OUTC、増幅器90の出力信号OUT2を図7中に理想的な信号を点線で示し、信号駆動により変動する電圧を実線で示す。
特許文献1に記載された発明では、1サイクルの半周期であるT8aの期間に第1チャネルが負荷L1を駆動し、もう一方の半周期であるT8bの期間に第2チャネルが負荷L2を駆動する。
図7に示したように、T8aの期間、スピーカの駆動回路に入力される制御信号INAがローレベル、INBがハイレベル、INCがハイレベルである場合、駆動回路は、図6(a)の負荷駆動状態に遷移する。この際、増幅器70ではトランジスタ71がオン、トランジスタ72がオフし、出力OUT1がハイレベルになる。また、増幅器80ではトランジスタ81がオフ、トランジスタ82がオンし、出力OUTCがローレベルとなる。さらに、増幅器90では、トランジスタ91がオフ、トランジスタ92がオンし、出力OUT2がローレベルとなる。
増幅器70、80、90が動作することによって、第1チャネルの出力OUT1−OUTCが正極性になるように負荷L1に信号が出力される。また、第2チャネルの出力OUT2−OUTCがT8aに示す点線になるように、負荷L2には信号が出力されることがない。
図7に示した期間T8aにおいて、制御信号INAがハイレベル、INBがローレベル、INCがローレベルの場合、図6に示した駆動回路は(b)に示した負荷駆動状態に遷移する。この際、増幅器70ではトランジスタ71がオフ、トランジスタ72がオンし、出力OUT1がローレベルとなり、増幅器80ではトランジスタ81がオン、トランジスタ82がオフし、出力OUTCがハイレベルとなる。増幅器90では、トランジスタ91がオン、トランジスタ92がオフし、出力OUT2がハイレベルとなる。第1チャネルの出力OUT1−OUTCが負極性になるように、負荷L1には信号が出力される。また、第2チャネルの出力OUT2−OUTCがT8aに示す点線になるように、負荷L2には信号が出力されることがない。
また、図7に示したT8bの期間において、制御信号INAがハイレベル、INBがローレベル、INCがハイレベルである場合、図6の駆動回路は(c)に示した負荷駆動状態に遷移する。この際、増幅器70ではトランジスタ71がオフ、トランジスタ72がオンし、出力OUT1がローレベルとなる。増幅器80では、トランジスタ81がオフ、トランジスタ82がオンし、出力OUTCがローレベルとなる。増幅器90では、トランジスタ91がオン、トランジスタ92がオフし、出力OUT2はハイレベルとなる。このとき、第2チャネルの出力OUT2−OUTCが正極性になるように、負荷L2に信号が出力される。第1チャネルの出力OUT1−OUTCがT8bに示す点線になるように、負荷L1には信号が出力されることがない。
図7に示したT8bの期間において、制御信号INAがローレベル、INBがハイレベル、INCがローレベルのとき、図6の駆動回路は(d)の負荷駆動状態に遷移する。増幅器70では、トランジスタ71がオン、トランジスタ72がオフし、出力OUT1がハイレベルとなる。増幅器80では、トランジスタ81がオン、トランジスタ82がオフし、出力OUTCがハイレベルとなる。増幅器90では、トランジスタ91がオフ、トランジスタ92がオンし、出力OUT2がローレベルとなる。また、第2チャネルの出力OUT2−OUTCが負極性になるように、負荷L2に信号が出力される。第1チャネルの出力OUT1−OUTCがT8に示す点線になるように、負荷L1には信号が出力されることがない。
図7に示したT8aまたはT8bの期間に制御信号INAがハイレベル、INBがハイレベル、INCがハイレベルの場合、図6に示した駆動回路は(e)の負荷駆動状態に遷移する。この際、増幅器70ではトランジスタ71がオフし、トランジスタ72がオンし、出力OUT1がローレベルとなる。増幅器80では、トランジスタ81がオフし、トランジスタ82がオンし、出力OUTCがローレベルとなる。増幅器90では、トランジスタ91がオフ、トランジスタ92がオンし、出力OUT2がローレベルとなる。
このような負荷駆動状態では、第1チャネルの出力OUT1−OUTC、第2チャネルの出力OUT2−OUTCが共にゼロになるように、負荷L1、負荷L2には信号が出力されることがない。
特表2005−510107号公報 特開2005−130169号公報
しかしながら、従来の3端子出力のステレオスピーカは、グランドを基準に信号処理を行っているため、チャネル間で共有される出力増幅回路を介して一方のチャネルからもう一方のチャネルに信号干渉を発生しやすい。信号干渉の発生は、チャネル間における音声の漏れの原因となり得る。
以下、信号干渉の発生について説明する。図8は、トランジスタが負荷を駆動するために動作している状態(負荷駆動状態)を示した図であって、図6に示したように電流が流れる場合の回路やチャネルを、その機能に応じて抵抗やトランジスタに置き換えて示している。このような図8を、本明細書では、トランジスタのオン抵抗を考慮した負荷駆動状態を示す図と記す。
例えば、図8(c)は、図6(a)のオン抵抗を考慮した負荷駆動状態を示している。図8(c)に示すように、第1チャネルでは、オン抵抗r71とオン抵抗r82を通して出力OUT1−OUTCが正極性になるように負荷L1に電流が流れる。第2チャネルでは、負荷L2が、両方の端子OUT2、OUTCがグランドレベルになるようにオン抵抗r82、オン抵抗r92を介してグランドに接続される。電流は、L2に蓄積されたエネルギーが放出される方向に流れる。
ここでは、説明を簡単にするため、負荷L2に蓄積されているエネルギーをゼロと仮定し、第2チャネルに負荷L2による回生電流が流れないものとする。増幅器80は、第1チャネルと第2チャネルで共用する第2増幅器である。増幅器80の出力OUTCの電位は、第1チャネルが負荷L1を駆動するために流す電流I1pがオン抵抗r82に流れることによってグランドレベルよりも(I1p×r82)だけ上昇する。この結果、出力OUTCと、オン抵抗r92を介してグランドレベルにあるOUT2との間に電位差が発生する。
したがって、第2チャネルには、OUT2−OUTC間の電位差(I1p×r82)によって不要な電流が流れ、第2チャネルは第1チャネルから干渉を受けることになる。このとき第2チャネルOUT2−OUTCでは、図7のタイミングT8aに示す期間に負極性のノイズ電圧が発生する。このノイズ電圧を図中に実線で示す。
図6(e)は、第1チャネルと第2チャネルが電力を供給しない負荷駆動状態を示している。図8(d)は、図6(e)のオン抵抗を考慮した負荷駆動状態を説明するための図である。図6(e)に示した状態では、第1チャネルが負荷L1の両方の端子OUT1、OUTCがグランドレベルになるようにオン抵抗r72、オン抵抗r82を介してグランドに接続されている。電流は、L1に蓄積されたエネルギーが放出される方向に流れる。
第2チャネルでは、負荷L2の両方の端子OUT2、OUTCがグランドレベルになるようにオン抵抗r82、オン抵抗92を介してグランドに接続されている。電流は、L2に蓄積されたエネルギーが放出される方向に流れる。
以上の構成において、第2チャネルに負荷L2による回生電流が流れないと仮定すると、第1負荷L1は、第1チャネルが負荷L1に蓄積されたエネルギーを放出している期間、回生電流I1cをr82に流す。このことにより、共用される増幅器80の出力OUTCは、グランドレベルよりも(I1c×r82)だけ上昇あるいは下降し、グランドレベルにあるOUT2に対して電位差を生じる。
したがって、第2チャネルには、OUT2−OUTC間の電位差(I1c×r82)によって不要な電流が流れ、第2チャネルは第1チャネルから干渉を受けることになる。このとき、第2チャネルOUT2−OUTCでは、図7のタイミングT8aに示す期間に負極性のノイズ電圧が発生する。このノイズ電圧を図中に実線で示す。
すなわち、第1チャネルがL1に信号を出力する図6(a)、(b)の負荷駆動状態、及び第1チャネルも第2チャネルも信号を出力しない図6(e)の負荷駆動状態では、第2チャネルの負荷L2には図7に示したタイミングT8aの期間に、実線で示したノイズ電圧が発生する。
また、第2チャネルが負荷L2に信号を出力する図6(c)、6(d)の負荷駆動状態、及び第1チャネルも第2チャネルも信号を出力しない図6(e)の負荷駆動状態におけるトランジスタのオン抵抗を考慮した場合、第1チャネルの負荷L1には図7に示したタイミングT8bの期間に実線で示したノイズ電圧が発生する。
この問題を回避する方法の1つとして、第1チャネル、第2チャネル共有の増幅器であるトランジスタ80のサイズを大きくすることでオン抵抗r82を小さくすることが考えられる。しかし、集積回路のチップサイズはより縮小化すべきであり、信号干渉を抑制するためにトランジスタを大型化することは好ましくない。
本発明は、以上の点に鑑みてなされたものであって、3線出力増幅器を用い、チャネル間の信号干渉を抑えて、かつ小型化に有利なスピーカ用駆動装置及びこのスピーカ用駆動装置を用いたスイッチングアンプを提供することを目的とする。
以上の課題を解決するため、本発明の請求項1に記載のスピーカ用駆動装置は、 第1端子及び第2端子を有する第1負荷の前記第1端子に接続される第1出力端子を有する第1増幅器と、第1端子及び第2端子を有する第2負荷の前記第1端子に接続される第2出力端子を有する第2増幅器と、前記第1負荷の第2端子と前記第2負荷の第2端子とに接続される第3出力端子を有する第3増幅器と、前記第1出力端子と前記第3出力端子との間に接続される第1スイッチと、前記第2出力端子と前記第3出力端子との間に接続される第2スイッチと、を備え、前記第1増幅器、前記第3増幅器及び前記第1スイッチが第1ブリッジ増幅器を構成し、前記第2増幅器、前記第3増幅器及び前記第2スイッチが第2ブリッジ増幅器を構成することを特徴とする。
また、請求項2に記載のスピーカ用駆動装置は、請求項1に記載の発明において、前記第1負荷に電力を供給する場合、前記第1ブリッジ増幅器が前記第1スイッチを開状態にし、前記第1増幅器及び第3増幅器により前記第1負荷に電力を供給し、前記第2ブリッジ増幅器が前記第2スイッチを閉状態にし、前記第2増幅器をフローティング状態にし、前記第2負荷への電力の供給を停止し、前記第2負荷に電力を供給する場合、前記第2ブリッジ増幅器が前記第2スイッチを開状態にし、前記第2増幅器及び第3増幅器が前記第2負荷に電力を供給し、かつ、前記第1ブリッジ増幅器が前記第1スイッチを閉状態にし、前記第1増幅器をフローティング状態にし、前記第1負荷への電力の供給を停止することを特徴とする。
また、請求項3に記載のスピーカ用駆動装置は、請求項1または2に記載の発明において、前記第1ブリッジ増幅器及び前記第2ブリッジ増幅器は、それぞれが動作基準周期の半周期において交互に信号を出力することを特徴とする。
また、請求項4に記載のスピーカ用駆動装置は、請求項1から3のいずれか1項に記載の発明において、前記第1負荷を流れるループ電流と、前記第2負荷を流れるループ電流が互いに独立したループをなすことを特徴とする。
請求項5に記載のスイッチングアンプは、第1端子及び第2端子を有する第1負荷の前記第1端子に接続される第1出力端子を有する第1増幅器と、第1端子及び第2端子を有する第2負荷の前記第1端子に接続される第2出力端子を有する第2増幅器と、前記第1負荷の第2端子と前記第2負荷の第2端子とに接続される第3出力端子を有する第3増幅器と、前記第1出力端子と前記第3出力端子との間に接続される第1スイッチと、前記第2出力端子と前記第3出力端子との間に接続される第2スイッチと、を有し、前記第1増幅器、前記第3増幅器及び前記第1スイッチが第1ブリッジ増幅器を構成し、前記第2増幅器、前記第3増幅器及び前記第2スイッチが第2ブリッジ増幅器を構成するスピーカ用駆動装置と、前記第1負荷に電力を供給する場合、前記第1ブリッジ増幅器に対しては、前記第1スイッチを開状態にさせ、前記第1増幅器及び第3増幅器から前記第1負荷に電力を供給させるパルス幅変調信号を出力し、前記第2ブリッジ増幅器に対しては前記第2スイッチを閉状態にさせ、前記第2増幅器出力をフローティング状態にさせ、前記第2負荷への電力の供給を停止させるパルス幅変調信号を出力し、前記第2負荷に電力を供給する場合、前記第2ブリッジ増幅器に対しては、前記第2スイッチを開状態にさせ、前記第2増幅器及び第3増幅器から前記第2負荷に電力を供給させ、前記第1ブリッジ増幅器に対しては前記第1スイッチを閉状態にさせ、前記第1増幅器をフローティング状態にさせ、前記第1負荷への電力の供給を停止させるパルス幅変調信号を出力するパルス幅変調信号生成手段と、を備えることを特徴とする。
請求項1に記載の発明は、第1ブリッジ増幅器と第2ブリッジ増幅器とを構成したためにスピーカ用駆動装置の出力効率を高めることができる。また、第1スイッチ、第2スイッチを切替えることにより、第1チャネル、第2チャネルの一方にだけ電力を供給し、この電力供給の間、他方には電力を供給することがないよう構成できる。さらに、電力を供給するチャネルと電力を供給しないチャネルとに基準電位の異なる電流を流すよう構成することができるので、第1チャネルと第2チャネルとの干渉を抑えることができる。
そして、このような構成によって干渉を抑えることにより、第1チャネル、第2チャネル共有の増幅器となる素子のサイズを大きくする必要がなく、スピーカ用駆動装置の素子の大きさが増幅器によって大型化することを回避することができる。
したがって、このような発明は、3線駆動構成において信号品質を劣化させる要因のチャネル間のクロストークや混変調を、ICのチップエリアを最小限のサイズにしながら抑えることができる。したがって、小型で、かつ、高品質な信号をスピーカに供給することが可能なスピーカ用駆動装置を提供することができる。
請求項2に記載の発明は、比較的簡単な回路構成及び動作によってスイッチを切替えて請求項1の効果が得られるスピーカ用駆動装置を提供することができる。
請求項3に記載の発明は、前記第1ブリッジ増幅器及び前記第2ブリッジ増幅器が動作基準周期の半周期において交互に信号を出力するので、互いに干渉することなく第1負荷、第2負荷に交互に信号を出力することができる。
請求項4の記載の発明は、前記第1負荷を流れるループ電流と、前記第2負荷を流れるループ電流が互いに独立しているため、第1負荷に出力される信号と第2負荷に出力される信号とが干渉することを効果的に抑えることができる。
請求項5の発明は、第1ブリッジ増幅器と第2ブリッジ増幅器とを構成したためにスピーカ用駆動装置の出力効率を高めることができる。また、パルス幅変調信号生成手段が第1スイッチ、第2スイッチを切替えることにより、第1チャネル、第2チャネルの一方にだけ電力を供給し、この電力供給の間、他方には電力を供給することがないよう構成できる。さらに、電力を供給するチャネルと電力を供給しないチャネルとに基準電位の異なる電流を流すよう構成することができるので、第1チャネルと第2チャネルとの干渉を抑えることができる。
そして、このような構成によって干渉を抑えることにより、第1チャネル、第2チャネル共有の増幅器となる素子のサイズを大きくする必要がなく、スピーカ用駆動装置の素子の大きさが増幅器によって大型化することを回避することができる。
したがって、このような発明は、3線駆動構成において信号品質を劣化させる要因のチャネル間のクロストークや混変調を、ICのチップエリアを最小限のサイズにしながら抑えることができる。したがって、小型で、かつ、高品質な信号をスピーカに供給することが可能なスイッチングアンプを提供することができる。
以下、本発明の増幅器の一実施形態を説明する。なお、この実施形態は、本発明を限定するものではない。
図1は、本発明の一実施形態のスイッチングアンプ1を示した図である。
スイッチングアンプ1は、第1チャネルの出力信号OUT1−OUTCと、第2チャネルの出力信号OUT2−OUTCを出力する増幅器10、増幅器20、増幅器30、パルス幅変調のための入力信号Vb1、Vb2、Vb3、Vb4を出力する誤差抑圧部50、パルス幅変調信号V1c、V2c、及びV3c、V4cを出力するパルス幅変調部51、パルス幅変調信号に基づくスイッチング制御信号DR1P、DR1N、DR2P、DR2Nを出力して増幅器10、30を駆動するゲートドライバ52、パルス幅変調信号に基づくスイッチング制御信号DRCP、DRCNを出力して増幅器20を駆動するLOGIC57、58と、第1チャネルのフィードバックをするローパスフィルタLPF53、LPF54、第2チャネルのフィードバックをするLPF55、LPF56を備えている。
このようなスイッチングアンプ1は、スピーカ用駆動装置100(以下、実施形態中では単に駆動装置と記す)と、パルス幅変調信号生成するための構成(パルス幅変調信号生成手段)とに大別される。以下、本実施形態のスイッチングアンプ1の駆動装置100、パルス幅変調信号生成手段についてそれぞれ説明する。
(1) 駆動装置
図1に示したスイッチングアンプのうち、駆動装置100は、増幅器10、増幅器20、増幅器30を備えている。本実施形態では、増幅器10が第1増幅器、増幅器30が第2増幅器、増幅器20が第3増幅器に相当する。増幅器10は、スイッチング素子であるトランジスタ11、12を有し、増幅器20はスイッチング素子であるトランジスタ21、22を有し、増幅器30はスイッチング素子であるトランジスタ31、32を有している。トランジスタ11、12、21、22、31、32は、MOSFET等のトランジスタである。
トランジスタ11、12は、3つの端子140、41、42を有している。トランジスタ21、22は、端子240、41、42を有し、トランジスタ31、32は、端子340、41、42を有している。
トランジスタ11、12の端子140は、接続点OUT1に接続されている。トランジスタ21、22の端子240は接続点OUTCに、トランジスタ31、32の端子340は接続点OUT2にそれぞれ接続されている。
本実施形態では、OUT1に接続される端子140を第1の出力端子とする。また、OUTCに接続されている端子240を第3の出力端子、OUT2に接続されている端子340を第2の出力端子とする。OUT1、OUTC間は第1チャネルとなり、OUTC、OUT2間は第2チャネルとなる。第1チャネルには第1負荷L1が、第2チャネルには第2負荷L2が接続されている。
本実施形態の負荷L1、L2は、ダイナミック型スピーカなどの誘導性負荷である。ただし、本実施形態の駆動装置100の負荷は誘導性負荷に限定されるものではない。
負荷L1は、端子46、47を有している。トランジスタ11、12の端子140は、OUT1を介して端子46と接続する。すなわち、増幅器10は、端子46、47を有する負荷L1の端子46に接続される端子140を有するものといえる。
同様に、負荷L2は端子48、49を有している。トランジスタ21、22の端子240は、OUTCを介して端子47及び49と接続する。すなわち、増幅器20は、端子46、47を有する負荷L1の端子47、及び端子48、49を有する負荷L2の端子49に接続される端子240を有するものといえる。また、トランジスタ31、32の端子340は、OUT2を介して端子48と接続する。すなわち、増幅器30は、端子48、49を有する負荷L2の端子48に接続される端子340を有するものといえる。
以上の構成では、L1が第1負荷に相当し、L2が第2負荷に相当する。さらに、負荷L1の端子46、47のうち端子46が第1負荷の第1端子、端子47が第2端子に、負荷L2の端子48、49のうち端子48が第1端子、端子49が第2端子にそれぞれ相当する。また、負荷L1の端子46にOUT1を介して接続される端子140は第1出力端子である。負荷L2の端子48に接続される端子340は第2出力端子、第1負荷L1の端子47と第2負荷L2の端子49に接続される端子240は第3出力端子である。
なお、トランジスタ11、12、21、22、31、32の端子41は、電源(Vcc)またはグランドGNDに接続される。端子43は、スイッチング制御信号DR1P、DR1N、DRCP、DRCN、DR2P、DR2Nが入力される端子となる。
また、駆動装置100は、接続点OUT1と接続点OUTCとを接続するスイッチング素子として機能するトランジスタ101、102と、接続点OUT2、OUTCとを接続するスイッチング素子として機能するトランジスタ103、104とを有している。前記したように、接続点OUT1は端子140と接続され、接続点OUTCは端子240と接続され、接続点OUT2は端子340と接続されている。このような、トランジスタ101、102は、そのオン状態、オフ状態に切替えることによって端子140と端子240とを接続する第1スイッチとして機能する。トランジスタ103、104は、端子240と端子340とを接続する第2スイッチとして機能する。
なお、トランジスタ101、102、103、104も、3つの端子43、44、45を持っている。トランジスタ101、102の端子43は、OUT1を介して負荷L1の端子46に接続されている。また、トランジスタ101、102の端子44、トランジスタ103、104の端子44はOUTCを介して負荷L1の端子47及び負荷L2の端子49に接続されている。トランジスタ103、104の端子43はOUT2を介して負荷L2の端子48に接続されている。
このような構成において、増幅器10、20、トランジスタ101、102が第1ブリッジ増幅器を構成する。また、増幅器20、30、トランジスタ103、104が第2ブリッジ増幅器を構成する。
トランジスタ101、102、103、104には、MOSFET等のトランジスタが適用される。また、トランジスタ101、102、103、104のいずれもが、端子43、44、45を有している。トランジスタ101、102の端子43は、接続点OUT1を介して負荷L1の端子46に接続されている。トランジスタ103、104の端子43は、接続点OUT2を介して負荷L2の端子48に接続されている。
また、トランジスタ101、102、103、104の端子44は、接続点OUTCを介して端子47、端子49に接続されている。端子45は、チャネルセレクト制御信号CHSELP、CHSELNの入力に使用される。
チャネルセレクト制御信号CHSELP、CHSELNは、駆動装置100が動作するサイクル(動作基準サイクル)Tの半周期ごとに遷移する信号である。増幅器10、増幅器20、増幅器30は、チャネルセレクト制御信号CHSELP、CHSELNにしたがってトランジスタ101、102、103、104をオン、オフする。トランジスタ101、102、103、104のオン、オフによって第1チャネル、第2チャネルが選択される。
また、トランジスタ11、12、21、22、31、32は、スイッチング制御信号DR1P、DR1N、DRCP、DRCN、DR2P、DR2Nに基づいてオン、オフする。トランジスタのオン、オフによって第1チャネルの負荷L1、または第2チャネルの負荷L2に対する電力供給が制御される。
なお、駆動装置100には、電源Vcc、GNDがある。負荷L1、負荷L2がVccと電気的に切り離されている状態をフローティング状態という。負荷L1、負荷L2がVccとGNDとの間に電気的に接続されていない状態を、本明細書では電力の供給が停止されていると記すものとする。
(2)パルス幅変調信号生成手段
本実施形態のスイッチングアンプでは、誤差抑圧部50、パルス幅変調部51がパルス幅変調信号生成手段として機能する。誤差抑圧部50は、信号Vb1、Vb2、及びVb3、Vb4を出力する。信号Vb1、Vb2、及びVb3、Vb4は、後述するように、出力された信号と入力信号との誤差を最小にするフィードバックの結果得られる信号である。
パルス幅変調部51は、誤差抑圧部50から出力された信号Vb1、Vb2、Vb3、Vb4に基づき、第1チャネルと第2チャネルのパルス幅変調信号V1c、V2c、及びV3c、V4cを出力する。ゲートドライバ52は、パルス幅変調信号Vc1及びセレクト信号CHSELPに基づいてスイッチング制御信号DR1P、DR1Nを出力する。増幅器10は、スイッチング制御信号DR1P、DR1Nによって駆動される。また、ゲートドライバ52は、パルス変調信号Vc3及びセレクト信号CHSELPに基づいてスイッチング信号DR2P、DR2Nを出力する。スイッチング信号DR2P、DR2Nは、増幅器30を駆動する。
さらに、スイッチングアンプのLOGIC57、LOGIC58は、パルス幅変調信号Vc2、Vc4及びセレクト信号CHSELPに基づき、スイッチング信号DRCP、DRCNを出力する。増幅器20は、スイッチング信号DRCP、DRCNによって駆動する。
LPF53、LPF54は、第1チャネルの端子46、47に現われる出力信号OUT1−OUTCを、誤差抑圧部50に出力信号V1a、V2aとしてフィードバックさせる。LFP55、LPF56は、第2チャネルの端子48、49に現われる出力信号OUT2−OUTCを、誤差抑圧部50に対して出力信号V3a、V4aとしてフィードバックさせる。
誤差抑圧部50は、第1チャネルにはLPF53、LPF54を介してフィードバックされた出力信号V1a、V2aの振幅と、入力信号V1i、V2iの振幅の誤差が最小になる出力信号V1b、V2bをパルス幅変調部51に出力する。第2チャネルには、LPF55、LPF56を介してフィードバックされた出力信号V3a、V4aの振幅と、入力信号V3i、V4iの振幅の誤差を最小にする出力信号V3b、V4bをパルス幅変調部51に出力する。
(3)負荷駆動状態
図2は、本実施の形態の駆動装置100の駆動状態を説明するための図である。図2(a)、(b)、(c)、(d)は、それぞれ第1チャネルに接続された負荷L1に電力を供給して駆動する際の負荷駆動状態を示している。なお、負荷L1に対する電力の供給は、第1チャネル(負荷L1)に信号を出力するために行われるものであって、電力供給のタイミングと第1チャネルへの信号出力のタイミングは略一致している。
駆動装置100は、周期的に出力される信号である動作基準サイクルTに基づいて動作している。第1チャネルは、動作基準サイクルTの半周期の間負荷L1に信号を出力する。その間第2チャネルは負荷L2信号を出力しない。図2(a)〜(d)は、第1チャネルが負荷L1に電力を供給し、第2チャネルが負荷L2に電力を供給しない期間に存在する4つの負荷駆動状態をそれぞれ示している。
なお、以下に示す増幅器におけるトランジスタのオン、オフの制御は、セレクト信号やパルス幅変調信号に基づいて実行される。ゲートドライバ52及びLOGIC57、58は、セレクト信号やパルス幅変調信号に基づいてスイッチング制御信号を出力し、各トランジスタを駆動する構成である。
図2(a)に示した負荷駆動状態では、スイッチング制御信号が、駆動装置100のトランジスタ11、22、104をオンし、トランジスタ12、21、31、32、101、102、103をオフする。この結果、OUT1はVCCレベルに、OUTCはGNDレベルに、OUT2はOUTCレベルになる。このような状態では、OUT1からOUTCに電流I1pが流れて第1チャネルの負荷L1に信号が出力される。また、第2チャネルの負荷L2には、蓄積された電力が放出されることによって回生電流I2cが流れる。
図2(b)に示した負荷駆動状態では、スイッチング制御信号が、駆動装置100のトランジスタ12、21、103をオンし、トランジスタ11、22、31、32、101、102、104をオフする。この結果、OUT1はGNDレベルに、OUTCはVCCレベルに、OUT2はOUTCレベルになる。OUTCからはOUT1に電流I1nが流れて第1チャネルの負荷L1に対し信号が出力される。第2チャネルの負荷L2には、蓄積された電力が放出されることによって回生電流I2cが流れる。
図2(c)に示した負荷駆動状態では、スイッチング制御信号が、駆動装置100のトランジスタ12、22、104をオンし、トランジスタ11、21、31、32、101、102、103をオフする。この結果、OUT1はGNDレベルに、OUTCはGNDレベルに、OUT2はOUTCレベルになる。第1チャネルの負荷L1に蓄積された電力が放出されることによって回生電流I1cが流される。第2チャネルの負荷L2に蓄積された電力が放出されるため、回生電流I2cが流れる。
図2(d)に示した負荷駆動状態では、スイッチング制御信号が、駆動装置100のトランジスタ11、21、103をオンし、トランジスタ12、22、31、32、101、102、104をオフする。この結果、OUT1はVCCレベルに、OUTCはVCCレベルに、OUT2はOUTCレベルになる。第1チャネルの負荷L1に蓄積された電力が放出されるため、回生電流I1cが流れる。また、第2チャネルの負荷L2に蓄積された電力が放出されて回生電流I2cが流れる。
以上のように、図2(a)〜(d)に示した駆動装置100では、増幅器10、増幅器20がトランジスタで接続されて第1ブリッジ増幅器が構成されていて、Vccから負荷L1に電力を供給するに際し、第1ブリッジ増幅器の増幅器10、増幅器20を接続するトランジスタ101及び102を開状態(オフ)にさせている。また、増幅器10、増幅器20によって負荷L1に電力を供給している。そして、増幅器20、増幅器30を接続するトランジスタ104または103を閉状態(オン)にしている。
さらに、図2(a)〜(d)に示した負荷駆動状態では、増幅器30をVccに接続するトランジスタ31、増幅器30をGNDに接続するトランジスタ32をオフすることによって増幅器30をフローティング状態にし、Vccから負荷L2への電力の供給を停止している。
次に、負荷L2に電力を供給する場合の本実施形態の駆動装置100の負荷駆動状態を、図3を使って説明する。図3は、本実施形態の駆動装置100の駆動状態を説明するための図である。なお、負荷L2に対する電力の供給は、第2チャネル(負荷L2)に信号を出力するために行われるものであって、電力供給のタイミングと第2チャネルへの信号出力のタイミングは略一致している。
図3(a)、(b)、(c)、(d)は、それぞれ第1チャネルが負荷L1に電力を供給せず、第2チャネルが負荷L2に電力を供給する期間に存在する4つの負荷駆動状態をそれぞれ示している。
図3(a)に示した負荷駆動状態では、スイッチング制御信号が、駆動装置100のトランジスタ22、31、102をオンし、トランジスタ11、12、21、32、101、103、104をオフする。この結果、OUT1はOUTCレベルに、OUTCはGNDレベルに、OUT2はVCCレベルになる。このような状態では、OUT2からOUTCに電流I2pが流れて第2チャネルの負荷L2に信号が出力される。また、第1チャネルの負荷L1には、蓄積された電力が放出されることによって回生電流I1cが流れる。
図3(b)に示した負荷駆動状態では、スイッチング制御信号が、駆動装置100のトランジスタ21、32、101をオンし、トランジスタ11、12、22、31、102、103、104をオフする。この結果、OUT1はOUTCレベルに、OUTCはVCCレベルに、OUT2はGNDレベルになる。このような状態では、OUTCからOUT2に電流I2nが流れて第2チャネルの負荷L2に信号が出力される。また、第1チャネルの負荷L1には、蓄積された電力が放出されることによって回生電流I1cが流れる。
図3(c)に示した負荷駆動状態では、スイッチング制御信号が、駆動装置100のトランジスタ22、32、102をオンし、トランジスタ11、12、21、31、101、103、104をオフする。この結果、OUT1はOUTCレベルに、OUTCはGNDレベルに、OUT2はGNDレベルになる。このような状態では、第2チャネルの負荷L2には回生電流I2cが流れる。また、第1チャネルの負荷L1には、蓄積された電力が放出されることによって回生電流I1cが流れる。
図3(d)に示した負荷駆動状態では、スイッチング制御信号が、駆動装置100のトランジスタ21、31、101をオンし、トランジスタ11、12、22、32、102、103、104をオフする。この結果、OUT1はOUTCレベルに、OUTCはVCCレベルに、OUT2はVCCレベルになる。このような状態では、第2チャネルの負荷L2には回生電流I2cが流れる。また、第1チャネルの負荷L1には、蓄積された電力が放出されることによって回生電流I1cが流れる。
以上のように、図3(a)〜(d)に示した駆動装置100では、増幅器20、増幅器30がスイッチング素子で接続されて第2ブリッジ増幅器を構成していて、Vccから負荷L2に電力を供給するに際し、第2ブリッジ増幅器の増幅器20、増幅器30を接続するトランジスタ103、104を開状態(オフ)にさせている。また、増幅器20、増幅器30によって負荷L2に電力を供給している。そして、増幅器10、増幅器20を接続するトランジスタ101または102を閉状態(オン)にしている。
さらに、図3(a)〜(d)に示した負荷駆動状態では、増幅器10をVccに接続するトランジスタ11、増幅器10をGNDに接続するトランジスタ12をオフすることによって増幅器10をフローティング状態にし、Vccから負荷L1への電力の供給を停止している。
図4、図5は、図1に示した駆動装置100の各構成が出力する信号を説明するための図である。なお、各構成が出力する信号とは、図示したように、チャネルセレクト制御信号CHSELP、CHSELN、パルス変調信号Vc1、Vc2、Vc3、Vc4、スイッチング制御信号DR1P、DR1N、DR2P、DR2N、DRCP、DRCN、OUT1、OUTC、OUT2及びOUT1−OUTC間、OUT2−OUTC間の電位である。
図4中に示した期間T4a、T4bは、いずれも駆動装置100の動作の基準信号である動作基準周期(サイクル)Tの半周期を示している。期間T4aは、第1チャネルが正極性の信号を出力する期間である。また、期間T4bは、第2チャネルが正極性の信号を出力する期間である。
期間T4aでは、図2に示した駆動装置100の駆動負荷状態が、図2(a)の状態、(c)の状態、(d)の状態に連続して遷移する。期間T4bでは、図2に示した駆動装置100の駆動負荷状態が、図3(a)の状態、(c)の状態、(d)の状態に連続して遷移する。
図5中に示した期間T5a、T5bは、いずれも駆動装置100の動作基準サイクルTの半周期を示している。期間T5aは、第1チャネルが負極性の信号を出力する期間である。また、期間T5bは、第2チャネルが負極性の信号を出力する期間である。期間T5aでは、図2に示した駆動装置100の駆動負荷状態が、図2(b)の状態、(c)の状態、(d)の状態に連続して遷移する。期間T5bでは、図3に示した駆動装置100の駆動負荷状態が、図3(b)の状態、(c)の状態、(d)の状態に連続して遷移する。
ここで、本実施形態によって得られる効果について、図2(a)、(c)に示した負荷駆動状態を例にして説明する。
図2(a)の負荷駆動状態においてオンしているスイッチング素子のオン抵抗を考慮した負荷駆動状態は、図8に示した図8(a)のようになる。また、図2(c)の負荷駆動状態においてオンしているスイッチング素子のオン抵抗を考慮した負荷駆動状態は、図8に示した図8(b)のようになる。図8(a)、(b)に示したトランジスタ11のオン抵抗をr11、トランジスタ12のオン抵抗をr12、トランジスタ22のオン抵抗をr22、トランジスタ104のオン抵抗をr104とそれぞれ記す。
駆動装置100が図2(a)の負荷駆動状態にある場合、第1チャネルの負荷L1にはOUT1からOUTCに電流I1pが流れる。このとき、OUT1の電位はVCC−(I1p×r11)となり、OUTCの電位は(Ip1×r22)となる。このとき、第2チャネルには、負荷L2に蓄積された電力を放出するための回生電流I2cが流れる。ただし、OUT2はGNDレベルではなく、OUTCレベルである。このため、回生電流はOUTCレベルを基準に流れ、このときのOUT2の電位はOUTC±(I2c×r104)となる。
第1チャネルの出力は、以下の式(1)で表される。
OUT1−OUTC=VCC−(I1p×r11)−(Ip1×r22) (1)
また、第2チャネルの出力は、以下の式(2)で表される。
OUT2−OUTC=OUTC±(I2c×r104)−OUTC
=±(I2c×r104) (2)
上記した式によれば、第1チャネルに流れる電流、第2チャネルに流れる電流を流れるループ電流はそれぞれ独立していて、互いに干渉することがないことが明らかである。
また、駆動装置100が図2(c)の負荷駆動状態にある場合、第1チャネルの負荷L1に蓄積された電力を放出するための回生電流I1cが流れる。このとき、OUT1の電位は±(I1c×r12)となり、OUTCの電位は±(I1c×r22)となる。第2チャネルには、負荷L2に蓄積された電力が放出されるために電流I2cが流れる。ただし、OUT2はGNDレベルではなく、OUTCレベルである。このため、回生電流はOUTCレベルを基準に流れ、このときのOUT2の電位はOUTC±(I2c×r104)となる。
第1チャネルの出力は、以下の式(3)で表される。
OUT1−OUTC=±I1c(r12−r22) (3)
また、第2チャネルの出力は、以下の式(4)で表される。
OUT2−OUTC=OUTC±(I2c×r104)−OUTC
=±(I2c×r104) (4)
上記した式によれば、第1チャネルに流れる電流、第2チャネルに流れる電流を流れるループ電流はそれぞれ独立していて、互いに干渉することがないことが明らかである。
なお、本実施形態の駆動装置100では、全ての負荷駆動状態において、上記したのと同様に、OUTCを基準とするループ電流が負荷に信号を出力しないチャネルを流れる。一方、信号を出力するチャネルを流れるループ電流はGNDを基準にする。このことから、本実施形態は、2つのチャネルを流れるループ電流が独立していて、互いに干渉しない3端子出力のスピーカ用駆動装置を提供することが可能になる。
本発明のスピーカ用駆動装置は、電力効率が良いだけではなく、スピーカとの間に挿入されるサイズの大きな直流成分除去用キャパシタを不要とするためコスト、実装面積の削減を図ることができる。このため、小型軽量化の進むバッテリー駆動の携帯機器のヘッドホンスピーカ駆動アンプとして好適なスピーカ用駆動装置やスイッチングアンプを構成するのに適している。
本発明の一実施形態のスイッチングアンプ1を示した図である。 本実施の形態の駆動装置の駆動状態を説明するための図である。 本実施の形態の駆動装置の駆動状態を説明するための他の図である。 図1に示した駆動装置の各構成が出力する信号を説明するための図である。 図1に示した駆動装置の各構成が出力する信号を説明するための他の図である。 従来の3端子出力ステレオスピーカの駆動回路が負荷を駆動するために動作している状態を示した図である。 図6に示した第1チャネル、第2チャネルの信号出力のタイミングを説明するための図である。 図2と図6に示した駆動状態をオン抵抗を考慮して表した図である。
符号の説明
1 スイッチングアンプ
10,20,30 増幅器
11,12,21,22,31,32,101,102,103,104 トランジスタ
46,47,48,49,140,240,340 端子
50 誤差抑圧部
51 パルス幅変調部
52 ゲートドライバ
100 スピーカ用駆動装置

Claims (5)

  1. 第1端子及び第2端子を有する第1負荷の前記第1端子に接続される第1出力端子を有する第1増幅器と、
    第1端子及び第2端子を有する第2負荷の前記第1端子に接続される第2出力端子を有する第2増幅器と、
    前記第1負荷の第2端子と前記第2負荷の第2端子とに接続される第3出力端子を有する第3増幅器と、
    前記第1出力端子と前記第3出力端子との間に接続される第1スイッチと、
    前記第2出力端子と前記第3出力端子との間に接続される第2スイッチと、
    を備え、
    前記第1増幅器、前記第3増幅器及び前記第1スイッチが第1ブリッジ増幅器を構成し、前記第2増幅器、前記第3増幅器及び前記第2スイッチが第2ブリッジ増幅器を構成することを特徴とするスピーカ用駆動装置。
  2. 前記第1負荷に電力を供給する場合、
    前記第1ブリッジ増幅器が前記第1スイッチを開状態にし、前記第1増幅器及び第3増幅器により前記第1負荷に電力を供給し、前記第2ブリッジ増幅器が前記第2スイッチを閉状態にし、前記第2増幅器をフローティング状態にし、前記第2負荷への電力の供給を停止し、
    前記第2負荷に電力を供給する場合、
    前記第2ブリッジ増幅器が前記第2スイッチを開状態にし、前記第2増幅器及び第3増幅器が前記第2負荷に電力を供給し、かつ、前記第1ブリッジ増幅器が前記第1スイッチを閉状態にし、前記第1増幅器をフローティング状態にし、前記第1負荷への電力の供給を停止することを特徴とする請求項1に記載のスピーカ用駆動装置。
  3. 前記第1ブリッジ増幅器及び前記第2ブリッジ増幅器は、それぞれが動作基準周期の半周期において交互に信号を出力することを特徴とする請求項1または2に記載のスピーカ用駆動装置。
  4. 前記第1負荷を流れるループ電流と、前記第2負荷を流れるループ電流が互いに独立したループをなすことを特徴とする請求項1から3のいずれか1項に記載のスピーカ用駆動装置。
  5. 第1端子及び第2端子を有する第1負荷の前記第1端子に接続される第1出力端子を有する第1増幅器と、
    第1端子及び第2端子を有する第2負荷の前記第1端子に接続される第2出力端子を有する第2増幅器と、
    前記第1負荷の第2端子と前記第2負荷の第2端子とに接続される第3出力端子を有する第3増幅器と、
    前記第1出力端子と前記第3出力端子との間に接続される第1スイッチと、
    前記第2出力端子と前記第3出力端子との間に接続される第2スイッチと、を有し、
    前記第1増幅器、前記第3増幅器及び前記第1スイッチが第1ブリッジ増幅器を構成し、前記第2増幅器、前記第3増幅器及び前記第2スイッチが第2ブリッジ増幅器を構成するスピーカ用駆動装置と、
    前記第1負荷に電力を供給する場合、
    前記第1ブリッジ増幅器に対しては、前記第1スイッチを開状態にさせ、前記第1増幅器及び第3増幅器から前記第1負荷に電力を供給させるパルス幅変調信号を出力し、前記第2ブリッジ増幅器に対しては前記第2スイッチを閉状態にさせ、前記第2増幅器出力をフローティング状態にさせ、前記第2負荷への電力の供給を停止させるパルス幅変調信号を出力し、
    前記第2負荷に電力を供給する場合、
    前記第2ブリッジ増幅器に対しては、前記第2スイッチを開状態にさせ、前記第2増幅器及び第3増幅器から前記第2負荷に電力を供給させ、前記第1ブリッジ増幅器に対しては前記第1スイッチを閉状態にさせ、前記第1増幅器をフローティング状態にさせ、前記第1負荷への電力の供給を停止させるパルス幅変調信号を出力するパルス幅変調信号生成手段と、
    を備えることを特徴とするスイッチングアンプ。
JP2007263215A 2007-10-09 2007-10-09 スピーカ用駆動装置及びスイッチングアンプ Expired - Fee Related JP4865667B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007263215A JP4865667B2 (ja) 2007-10-09 2007-10-09 スピーカ用駆動装置及びスイッチングアンプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007263215A JP4865667B2 (ja) 2007-10-09 2007-10-09 スピーカ用駆動装置及びスイッチングアンプ

Publications (2)

Publication Number Publication Date
JP2009094779A true JP2009094779A (ja) 2009-04-30
JP4865667B2 JP4865667B2 (ja) 2012-02-01

Family

ID=40666297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007263215A Expired - Fee Related JP4865667B2 (ja) 2007-10-09 2007-10-09 スピーカ用駆動装置及びスイッチングアンプ

Country Status (1)

Country Link
JP (1) JP4865667B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002510927A (ja) * 1998-04-02 2002-04-09 エリクソン インコーポレイテッド Chireix/dohertyハイブリッド増幅器の電力波形合成
JP2003060491A (ja) * 2001-08-17 2003-02-28 Onkyo Corp パルス変調回路およびスイッチングアンプ
JP2005510107A (ja) * 2001-11-12 2005-04-14 アポジー テクノロジー インコーポレイテッド 時分割多重pwm増幅器
JP2006211056A (ja) * 2005-01-25 2006-08-10 Renesas Technology Corp 複数チャネルd級アンプ
JP2006211523A (ja) * 2005-01-31 2006-08-10 Asahi Kasei Microsystems Kk デジタルスイッチング回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002510927A (ja) * 1998-04-02 2002-04-09 エリクソン インコーポレイテッド Chireix/dohertyハイブリッド増幅器の電力波形合成
JP2003060491A (ja) * 2001-08-17 2003-02-28 Onkyo Corp パルス変調回路およびスイッチングアンプ
JP2005510107A (ja) * 2001-11-12 2005-04-14 アポジー テクノロジー インコーポレイテッド 時分割多重pwm増幅器
JP2006211056A (ja) * 2005-01-25 2006-08-10 Renesas Technology Corp 複数チャネルd級アンプ
JP2006211523A (ja) * 2005-01-31 2006-08-10 Asahi Kasei Microsystems Kk デジタルスイッチング回路

Also Published As

Publication number Publication date
JP4865667B2 (ja) 2012-02-01

Similar Documents

Publication Publication Date Title
US7446603B2 (en) Differential input Class D amplifier
US8823343B2 (en) Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit
KR101130143B1 (ko) D급 증폭 회로
KR101786587B1 (ko) 전력 증폭기의 전압을 생성하기 위한 장치 및 방법
US20100109768A1 (en) Method and apparatus for high performance class d audio amplifiers
CN101540585A (zh) 一种放大器
US20080161953A1 (en) Low distortion switching amplifier circuits and methods
US20140125406A1 (en) Switching system and method for control thereof
US20090243722A1 (en) Reduction of power consumption and EMI of a switching amplifier
US7456668B2 (en) Pulse width modulation circuit and switching amplifier using the same
JP2006157648A (ja) サンプルホールド回路
CN105264770A (zh) 数字放大器、三值信号输出方法以及扬声器
US20100188150A1 (en) Switching Amplifier
JP4865667B2 (ja) スピーカ用駆動装置及びスイッチングアンプ
CN102549920B (zh) 共模电压控制
JP2006166391A (ja) スイッチングアンプ及びスイッチングアンプの駆動方法
JP2010171589A (ja) 信号切換回路
US7449948B2 (en) Amplifier
US20020190792A1 (en) Digital power amplifier
JP5218089B2 (ja) 信号切換回路
US11309853B1 (en) Common mode output voltage biasing in class-D audio amplifiers having selectable differential or dual single-ended operation
US8983095B2 (en) Driver circuit
JP2011077739A (ja) 増幅回路
JP4343011B2 (ja) デジタルアンプ
JP5131002B2 (ja) Dクラスアンプ、dクラスアンプのスイッチング駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees