JP5838756B2 - Id付与システム、及びid付与方法 - Google Patents

Id付与システム、及びid付与方法 Download PDF

Info

Publication number
JP5838756B2
JP5838756B2 JP2011255041A JP2011255041A JP5838756B2 JP 5838756 B2 JP5838756 B2 JP 5838756B2 JP 2011255041 A JP2011255041 A JP 2011255041A JP 2011255041 A JP2011255041 A JP 2011255041A JP 5838756 B2 JP5838756 B2 JP 5838756B2
Authority
JP
Japan
Prior art keywords
power
master device
slave
assigning
slave device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011255041A
Other languages
English (en)
Other versions
JP2013109628A (ja
Inventor
将克 冨士松
将克 冨士松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GS Yuasa International Ltd
Original Assignee
GS Yuasa International Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GS Yuasa International Ltd filed Critical GS Yuasa International Ltd
Priority to JP2011255041A priority Critical patent/JP5838756B2/ja
Publication of JP2013109628A publication Critical patent/JP2013109628A/ja
Application granted granted Critical
Publication of JP5838756B2 publication Critical patent/JP5838756B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、IDを付与する技術に関する。
マスター装置と複数のスレーブ装置とを含んで構成されるシステムでは、一般に、各スレーブ装置に個別のIDを付与し、このIDを用いてマスター装置が複数のスレーブ装置それぞれを識別する手法が用いられている。従来から、このようなシステムにおいて、マスター装置が各スレーブ装置にIDを付与する技術が知られている(例えば、特許文献1)。従来技術では、マスター装置に複数のスレーブ装置をカスケード接続し、スレーブ装置間の信号線上にスイッチ手段を配置する。この従来技術によれば、スレーブ装置にIDを付与する際に、スイッチ手段によりスレーブ装置間の信号線の接続状態を切り替えることで、ID付与の対象となる端末装置を識別することができ、信号線を増やすことなく、スレーブ装置にIDを付与することができるという。
特開2006−133996号公報
しかしながら、信号線上にスイッチ手段を配置すると、接続状態の切り替え時等にノイズなどの影響を受けやすく、通信エラーや誤作動が発生してしまう問題が生じていた。また、信号線上にスイッチ手段を配置すると、信号線を接続状態に切り替える際に信号の同期を取る必要があり、スイッチ手段のオン/オフ切り替え時間の長期化により通信速度を高速化することができない問題が生じていた。
本発明は、以上のような状況に鑑みてなされたものであり、マスター装置と複数のスレーブ装置とを含んで構成されるシステムにおいて、通信エラーや誤作動の発生を抑制してスレーブ装置にIDを付与する技術を提供することにある。
本発明は、マスター装置と、前記マスター装置の信号端子に接続された複数のスレーブ装置と、を備え、前記各スレーブ装置にIDを付与するID付与システムであって、前記マスター装置は、前記スレーブ装置に電力を出力する電源出力端子と、ID付与コマンドと、そのID付与コマンドの出力後に互いに異なるID情報を前記信号端子から順次出力するID付与制御部と、を有し、前記各スレーブ装置は、電力を受ける電源入力端子と、電力を出力する電源出力端子と、前記IDを記憶する記憶部と、前記電源出力端子と前記電源入力端子との間に設けられたスイッチング手段と、前記電源入力端子から与えられる電力に基づいて動作し、前記ID付与コマンドを受けたことを条件に前記スイッチング手段をオフ状態とすると共に、前記IDが未だ割り振られていないときには与えられた前記ID情報に基づいて自己の前記記憶部にIDを記憶して前記スイッチング手段をオン状態とする記憶制御部と、有し、前記マスター装置の前記電源出力端子を一の前記スレーブ装置の前記電源入力端子に接続すると共に前記一のスレーブ装置の前記電源出力端子を他のスレーブ装置の電源入力端子に接続して前記マスター装置の前記電源出力端子からの電源ラインを前記各スレーブ装置にディジーチェーン接続される。
このID付与システムでは、マスター装置からID付与コマンドが与えられると、全てのスレーブ装置のスイッチング手段がオフ状態になるから、複数のスレーブ装置のうちの電源入力端子がマスター装置の電源出力端子に直接に接続された直近のスレーブ装置だけが動作状態となる。従って、その後、マスター装置からID情報が出力されると、そのスレーブ装置の記憶制御装置によって上記ID情報に基づいて自己の記憶部にIDが記憶される。これと共にそのスレーブ装置のスイッチング手段がオン状態になるから、ディジーチェーン接続された次のスレーブ装置が動作状態となり、引き続きマスター装置から与えられる次のID情報に基づいて次のスレーブ装置の記憶部にIDが記憶され、そのスレーブ装置のスイッチング手段がオンしてさらに次のスレーブ装置に電力が供給される準備が整う。このとき、前段のスレーブ装置においては、既にIDが割り振られているから、記憶制御部によって再びIDが割り振られることはない。これを繰り返すことで全てのスレーブ装置に順次IDが割り振られることになる。
上記構成では、複数のスレーブ装置をディジーチェーン接続する電源ラインにスイッチング手段が設けられており、その電源ラインは一般に信号ラインに比べてインピーダンスが極めて低いから、耐ノイズ性に優れ、従来技術のように信号線の接続状態を切り替える場合に比べて、通信エラーや誤作動の発生を抑制することができる。また、上記構成では、信号ラインの接続状態が切り替えられることがないから、従来技術のように信号線の接続状態を切り替える場合に比べて、通信速度を高速化することができる。このシステムによれば、通信エラーや誤作動の発生を抑制するとともに、通信速度を高速化して各スレーブ装置にIDを付与することができる。
上記のID付与システムでは、前記記憶制御部は、与えられた前記ID情報に基づいて自己の前記記憶部にIDを記憶したことを条件にID決定コマンドを前記信号端子から前記マスター装置に出力する構成としても良い。マスター装置は、与えられたID決定コマンドによっていずれかのスレーブ装置にIDが付与されたことを検知することができる。
上記のID付与システムでは、前記マスター装置は前記スレーブ装置からの電力の返還を受ける電源入力端子を有し、前記電源ラインにおいて前記マスター装置の前記電源出力端子から最も遠くにディジーチェーン接続される前記スレーブ装置の前記電源出力端子を前記マスター装置の前記電源入力端子に接続して前記電源ラインを前記マスター装置及び前記各スレーブ装置に環状接続されている構成としても良い。
このID付与システムによれば、マスター装置は、電源入力端子に電力が返還された場合に、電源ラインにおいてマスター装置の電源出力端子から最も遠くにディジーチェーン接続されたスレーブ装置にIDが割り振られたことを検知することができる。これにより、全てのスレーブ装置にIDが割り振られたことを検知することができ、ID付与の終了タイミングを検知することができる。
上記のID付与システムでは、前記記憶制御部は、前記ID付与コマンドを受けたことを条件に前記記憶部に記憶されている前記IDをリセットし、デフォルト値を設定する構成としても良い。これにより、各スレーブ装置の記憶部に予めIDが記憶されていても、そのIDをリセットして、各スレーブ装置にマスター装置が出力するID情報に基づいたIDを付与することができる。また、記憶部に記憶されているIDがデフォルト値であるか否かを確認することで、IDが既に割り振られているか否かを容易に検知することができる。
上記のID付与システムでは、前記各スレーブ装置は、複数の単電池からなる組電池を監視するセル監視装置(以下、CS)であり、前記マスター装置は、前記CSから入力される信号により複数の前記組電池からなる電池パックを管理するバッテリ−マネージャーユニット(以下、BMU)である構成としても良い。
充放電可能な二次電池では、望まれる出力電圧に応じて、組電池を複数個含んだ電池パックとして使用されることがある。電池パックを制御するBMUでは、各組電池、あるいは各組電池に含まれる各単電池を個別に管理するために、各組電池を監視するCSにIDを付与する必要がある。このID付与システムによれば、BMUと、このBMUの信号端子にバス型接続された複数のCSとを備えるネットワークにおいて、通信エラーや誤作動の発生を抑制して各CSにIDを付与することができる。
上記のID付与システムは、車両に搭載して用いられる構成としても良い。車両など、高い信頼性が求められる場所において、通信エラーや誤作動の発生を抑制して各CSにIDを付与し、当該IDを用いて各組電池を監視することができる。
本発明は、マスター装置と、このマスター装置の信号端子にバス型接続された複数のスレーブ装置とを備えるネットワークにおいて、前記各スレーブ装置にIDを付与するためのID付与方法にも具現化される。このID付与方法では、前記マスター装置から前記各スレーブ装置に対して電力を択一的に供給してその単一のスレーブ装置を動作状態とするスレーブ選択ステップと、前記マスター装置の前記信号端子から前記各スレーブ装置に対してID情報を出力し、動作状態にある前記スレーブ装置において前記ID情報に基づいて自己のIDを設定するID設定ステップとを、前記スレーブ選択ステップにおいて選択される前記スレーブ装置が順次変化し、かつ前記ID設定ステップにおいて前記ID情報が順次変化するように繰り返す。
このID付与方法では、各スレーブ装置にIDを設定する際に、電力を供給するスレーブ装置を特定することで、IDを設定(付与)するスレーブ装置を特定する。このID付与方法では、従来技術のように信号線の接続状態を切り替える場合に比べて、通信エラーや誤作動の発生を抑制しながら各スレーブ装置にIDを付与することができる。
本発明によれば、マスター装置と複数のスレーブ装置とを含んで構成されるシステムにおいて、通信エラーや誤作動の発生を抑制してスレーブ装置にIDを付与することができる。
電池パックのブロック図 実施形態1のBMUとCSとの間の接続を示す図 切替スイッチの構成を示す図 実施形態1のID付与処理のフローチャート 実施形態1のID付与処理のフローチャート 実施形態2のBMUとCSとの間の接続を示す図 実施形態2のID付与処理のフローチャート 実施形態2のID付与処理のフローチャート
<実施形態1>
以下、本発明の実施形態1について、図1ないし図5を用いて説明する。
1.電池パックの構成
図1は、本実施形態の電池パック10の構成を示す図である。電池パック10は、ハイブリット車又は電気自動車等に用いられる車載用の電池パックであり、3個の電池モジュール12と、これらの電池モジュール12を管理するバッテリ−マネージャーユニット(マスター装置の一例であり、以下、BMU)14、及び電流センサ16を有する。各電池モジュール12は、組電池22と、電圧測定回路24や温度センサ26等が形成されたセル監視ユニット(スレーブ装置の一例であり、以下、CS)28とを含む。CS28は、対応する組電池22を構成する複数の二次電池30の各電圧値Vを測定するとともに、当該組電池22の温度Tを測定し、対応する組電池22を監視する。以下では、組電池22を構成する各二次電池を、単電池30と称す。
電池パック10では、複数個の電池モジュール12に含まれる複数個の組電池22が配線42を用いてお互いに接続されており、接続端子44を介して電池パック10外部の充電部(負荷)46と接続されることでこれらの組電池22が充電(放電)される。電流センサ16は、配線42に流れる電流、すなわち複数個の組電池22に共通に流れる電流の電流値Iを測定している。
BMU14は、通信ライン52、54等を介して各電池モジュール12のCS28に接続されており、各CS28が測定した電圧値Vや温度Tを受け取る。また、BMU14は、電流センサ16に接続されており、電流センサ16が測定した電流値Iを受け取る。BMU14は、受け取ったこれらの測定値を用いて各電池モジュール12を個別に管理し、電池パック10に含まれる複数の組電池22の充電(放電)の効率化を図っている。この際、BMU14は、電池パック10に含まれる各電池モジュール12のCS28にIDを付与し、このIDを用いて各電池モジュール12を個別に管理している。
2.電池パックの配線
次に、図2を用いて、BMU14とCS28の間の通信ライン52、54及び電源ライン56の接続を説明する。
BMU14及び各CS28は、差動通信であるCAN通信を行っており、各々、信号端子CAN H、CAN Lと、電源入力端子PIと、電源出力端子POと、を備える。
(通信ライン)
BMU14の信号端子CAN Hは、通信ライン52を介して各CS28の信号端子CAN Hに接続されており、BMU14の信号端子CAN Lは、通信ライン54を介して各CS28の信号端子CAN Lに接続されている。各CS28は、通信ライン52、54によって、BMU14にバス型接続されている。BMU14と各CS28は、通信ライン52、54を用いて各種信号を差動信号として受送信している。
(電源ライン)
BMU14の電源出力端子POは、電源ライン56を介してBMU14に隣接して配置されたCS28Aの電源入力端子PIに接続される。また、CS28の電源出力端子POは、電源ライン56を介して隣接して配置される他のCS28の電源入力端子PIに接続される。この結果、BMU14は、電源ライン56によって、各CS28にディジーチェーン接続されている。
さらに、BMU14の電源入力端子PIは、電源ライン56を介してBMU14の電源出力端子POから最も遠くにディジーチェーン接続されたCS28Cの電源出力端子POに接続される。つまり、BMU14及び各CS28は、電源ライン56によって環状接続されている。
BMU14は、外部電源(図示されていない)から供給された電力を電源出力端子POからディジーチェーン接続されたCS28に出力し、CS28は、電源入力端子PIから入力される電力によって各種動作を実行する。つまり、BMU14は、電源出力端子POからCS28の動作のための電力を出力するということができる。
CS28では、電源入力端子PIと電源出力端子POとの間に切替スイッチ(スイッチング手段の一例)34が接続されている。図3に示すように、切替スイッチ34は、例えば抵抗RとトランジスタFETを用いて構成することができる。CS28では、後述するCPU32の制御によって、入力端子Gの電圧がローとなり、切替スイッチ34がオン状態となると、入力された電力の一部を電源出力端子POから出力する。当該電源出力端子POに接続される他のCS28は、電源入力端子PIから入力される電力によって各種動作を実行する。つまり、CS28は、電源出力端子POから他のCS28の動作のための電力を出力するということができる。また、当該電源出力端子POに接続されるBMU14は、電源入力端子PIから電力の返還を受ける。一方、CS28は、CPU32の制御によって、入力端子Gの電圧がハイとなり、切替スイッチ34がオフ状態となると、電源出力端子POからの電力出力を停止する。
(BMUの内部構成)
BMU14は、CPU48を含む。CPU48は、ROMやRAMなどのメモリ60を内在しており、メモリ60には、電流センサ16を制御するとともに、各電池モジュール12を個別に制御するための各種のプログラムが記憶されている。CPU48は、メモリ60から読み出したプログラムに基づいて、例えばID付与制御部58として機能し、各電池モジュール12のCS28に異なるIDを付与するための各種コマンド及び情報を各CS28に送信する。
(CSの内部構成)
各CS28は、CPU32を含む。各CPU32は、ROMやRAMなどのメモリ(記憶部の一例)38を内在しており、メモリ38には、電圧測定回路24及び温度センサ26を含む電池モジュール12の各構成を制御するための各種のプログラムが記憶されている。CPU32は、メモリ38から読み出したプログラムに基づいて、例えば記憶制御部36として機能し、BMU14から入力される各種コマンド及び情報に基づいて、切替スイッチ34の状態を切り替え、メモリ38にIDを記憶し、IDが記憶されたことを示すID決定コマンドをBMU14に送信するとともに、メモリ38に記憶されているIDをリセットする。
3.ID付与処理
図4及び図5を用いて、各電池モジュール12のCS28にIDを付与する際に行われるID付与処理を説明する。図4に、BMU14のCPU48及び各CS28のCPU32で実行されるID付与処理のフローチャートを示す。CPU48は、ID付与処理を開始すると、各CPU32にIDクリアコマンド(ID付与コマンドの一例)を送信する(S2)。
各CPU32は、IDクリアコマンドを受信する(S4)と、ID付与処理を開始し、IDクリアコマンドを受信したことを条件に、対応するメモリ38に記憶されているIDをリセットしてデフォルト値に設定する(S6)。各CPU32は、メモリ38に記憶されているIDがデフォルト値に設定されている場合は、対応する切替スイッチ34をオフ状態に切り替える(S8)。つまり、CPU48からのIDクリアコマンドの送信によって、電池パック10に含まれる全てのCS32で、IDがデフォルト値に設定され、切替スイッチ34がオフ状態となる。この結果、BMU14の電源出力端子POに電源入力端子PIが接続されているCS28Aは、電力が入力されて動作状態が維持され、CS28B、28Cは、電力が入力されずに停止状態となる(S10)。つまり、電池パック10に含まれる複数のCS32のうち、CS28Aのみに電力が供給されて、CS28Aのみが動作状態となる。
IDクリアコマンドを送信後、CPU48は、各CPU32にID情報を送信する(S12)。ID情報には、CS28に付与するためのIDが含まれる。CPU48は、以後、IDを変化させたID情報を後述するID決定コマンド受信毎に順次送信しており、S12では、IDとしてID1を含むID情報を送信する。
動作状態のCS28AのCPU32は、CPU48から送信されるID情報を受信する(S14)一方、停止状態のCS28B、28CのCPU32は、CPU48から送信されるID情報を受信することができない。CS28AのCPU32は、ID情報を受信すると、対応するメモリ38に記憶されているIDがデフォルト値であるか否かを確認する。CS28AのCPU32は、当該メモリ38に記憶されているIDがデフォルト値であるとき、つまり、CS28AにIDが未だ割り振られていないときには、受信したID情報に含まれるID1を対応するメモリ38に記憶する(S16)。これにより、CS28AにID1が割り振られる。
CS28AのCPU32は、メモリ38にID1が記憶され、メモリ38に記憶されているIDがデフォルト値と異なるものとなったこと(つまり、IDが割り振られたこと)を条件に、対応する切替スイッチ34をオン状態に切り替える(S18)。これにより、CS28Aの電源出力端子POに電源入力端子PIが接続されているCS28Bでは、CS28Aから電力が入力されて動作を開始し(S20)、動作状態に切り替わる。また、CS28AのCPU32は、IDが割り振られたことを条件に、ID決定コマンドをBMU14に送信する(S22)。
CPU48は、ID決定コマンドを受信する(S24)と、各CPU32に次のID情報を送信する(S26)。S26では、IDとしてID2を含むID情報を送信する。動作状態のCS28AのCPU32は、CPU48から送信されるID情報を受信する(S28)。しかし、CS28Aでは、メモリ38に記憶されているIDがデフォルト値でなく、既にIDが割り振られているため、受信したID情報を無視する(S30)。つまり、CS28AのCPU32は、当該ID情報に含まれるID2を対応するメモリ38に記憶しない。また、停止状態のCS28CのCPU32は、CPU48から送信されるID情報を受信することができない。
一方、動作状態に切り替わったCS28BのCPU32は、CPU48から送信されるID情報を受信し、当該ID情報に含まれるID2を対応するメモリ38に記憶する。CS28BのCPU32で実行されるS34ないしS42の処理は、CS28AのCPU32で実行されるS14ないしS22の処理と同様であり、重複した説明を省略する。これにより、CS28Cは動作状態に切り替わり、CPU48は、ID決定コマンドを受け取る(S44)と、各CPU32に次のID情報を出力する(S46)。S46では、IDとしてID3を含むID情報が出力される。
動作状態のCS28A、28BのCPU32は、CPU48から送信されるID情報を受信する(S48)。しかし、CS28A、28Bでは、メモリ38に記憶されているIDがデフォルト値でなく、既にIDが割り振られているため、受信したID情報を無視する(S50)。一方、動作状態に切り替わったCS28CのCPU32は、CPU48から送信されるID情報を受信し、当該ID情報に含まれるID3を対応するメモリ38に記憶する。CS28CのCPU32で実行されるS54ないしS62の処理は、CS28AのCPU32で実行されるS14ないしS22の処理と同様であり、重複した説明を省略する。この結果、電池パック10に含まれる全てのCS32において、IDが割り振られ、切替スイッチ34がオン状態となる。
CS28Cの切替スイッチ34がオン状態となると、CS28Cの電源出力端子POからBMU14の電源入力端子PIに当該BMU14が出力した電力の一部が返還される。これにより、BMU14のCPU48は、電源ライン56にディジーチェーン接続されている全てのCS28にIDが割り振られたことを検知する(S60)。CPU48は、当該電力返還がされた後にID決定コマンドを受信する(S64)と、ID付与処理を終了する。
4.本実施形態の効果
(1)本実施形態の電池パック10では、複数のCS28をディジーチェーン接続する電源ライン56に切替スイッチ34が設けられている。電源ライン56は、一般に通信ライン52、54等の信号ラインに比べてインピーダンスが極めて低いから、耐ノイズ性に優れ、従来技術のように信号線の接続状態を切り替える場合に比べて、通信エラーや誤作動の発生を抑制することができる。また、通信ライン52、54等の信号ラインの接続状態が切り替えられることがないから、従来技術のように信号線の接続状態を切り替える場合に比べて、通信速度を高速化することができる。本実施形態の電池パック10によれば、通信エラーや誤作動の発生を抑制するとともに、通信速度を高速化して各CS28にIDを付与することができる。
(2)本実施形態の電池パック10では、ID情報は通信ライン52を用いて伝達され、ID情報を伝達するための専用回線を必要としない。これによって、電池パック10の配線が複雑化することが抑制され、電池パック10の製造コストを低下させることができる。
(3)本実施形態の電池パック10では、各CS28においてメモリ38にIDが記憶されると、当該CS28からBMU14にID決定コマンドが出力される。そのため、BMU14は、ID決定コマンドを受信した場合に、いずれかのCS28においてIDが付与されたことを検知することができ、次のID情報を出力するタイミングを検知することができる。
(4)本実施形態の電池パック10では、BMU14の電源入力端子PIに当該BMU14が出力した電力の一部が変換された場合に、電源ライン56にディジーチェーン接続されている全てのCS28にIDが割り振られたことを検知することができ、ID付与の終了タイミングを検知することができる。
(5)本実施形態の電池パック10では、各CS28のCPU32は、IDクリアコマンドを受信すると、対応するメモリ38に記憶されているIDをリセットし、デフォルト値に設定する。これにより、各CS28のメモリ38に予めIDが記憶されていても、そのIDをリセットして、各CS28にBMU14が出力するID情報に基づいたIDを付与することができる。また、メモリ38に記憶されているIDがデフォルト値か否かによってIDが割り振られたか否かを容易に検知することができ、例えばIDが割り振られた否かによって切替スイッチ34の状態を切り替える場合には、容易に切替スイッチ34の状態を切り替えることができる。
<実施形態2>
本発明の実施形態2を、図6ないし図8を用いて説明する。本実施形態では、各電池モジュール12のCS28に電力を出力するか否かを切り替える切替スイッチ62が、各CS28でなく、BMU14に設けられている点で、実施形態1の電池パック10と異なる。BMU14は、切替スイッチ62を切り替えることで各CS28に対して選択的に電力を供給することができ、本実施形態の電池パック10では、これを利用して電力が供給されて動作状態となった単一のCS28に対してIDを設定する。以下では、実施形態1と同一の内容については重複した記載を省略する。
1.電池パックの構成
図6に示すように、BMU14は、信号端子CAN H、CAN Lと、複数の電源出力端子POと、を備え、各CS28は、信号端子CAN H、CAN Lと、電源入力端子PIと、を備える。BMU14の各電源出力端子POは、電源ライン56を介して各CS28の電源入力端子PIに個別にされており、外部電源(図示されていない)から供給された電力を電源出力端子POから各CS28に出力している。
BMU14のCPU48は、切替スイッチ62を制御して、複数の電源出力端子POのうち、全ての電源出力端子POから電力を出力する状態と、選択した1つの電源出力端子POから電力を出力する状態を切り替えることができるとともに、その電力を出力する電源出力端子POを切り替えることができる。これによって、電池パック10では、電池パック10に含まれる複数のCS32に対して択一的に電力を供給することができ、その単一のCS28のみを動作状態とすることができる。
2.ID付与処理
図7及び図8に、本実施形態のID付与処理のフローチャートを示す。
CPU48は、IDクリアコマンドを送信後、切替スイッチ62を切り替え、電源出力端子POAのみから電力を出力する状態に切り替える(S72)。これによって、電源出力端子POAに接続された単一のCS28Aのみが動作状態となり、他のCS28B、28Cが停止状態となる(S74)。CPU48は、その後、各CPU32にID情報を送信する(S12)。これによって、動作状態のCS28AのCPU32は、CPU48から送信されるID情報を受信し、当該ID情報に含まれるID1を対応するメモリ38に記憶する(S16)。
次に、CPU48は、ID決定コマンドを受信する(S24)と、電力を出力する電源出力端子POを電源出力端子POBに切り替える(S76)。これによって、電源出力端子POBに接続された単一のCS28Bのみが動作状態となり(S78)、CS28Aが停止状態に切り替わる(S80)。CPU48は、BMU14が有する全ての電源出力端子POA、POB、POCが一回づつ選択されるまで上記の処理を繰り返し、全ての電源出力端子POが一回づつ選択された場合に、全ての電源出力端子POから電力を出力する状態に切り替え(S88、90)、ID付与処理を終了する。
3.本実施形態の効果
本実施形態の電池パック10では、各CS28にIDを付与する際に、切替スイッチ62を用いて電力を供給するCS28を特定することで、IDを付与するCS28を特定する。この電池パック10では、従来技術のように信号線の接続状態を切り替える場合に比べて、通信エラーや誤作動の発生を抑制しながら各スレーブ装置にIDを付与することができる。
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような種々の態様も本発明の技術的範囲に含まれる。
(1)上記実施形態では、BMU14が1つのCPU48を有し、各CS28が1つのCPU32を有し、これらが共働してID付与処理を実行する例を示したが、本発明はこれに限られない。例えば、BMU14が有する1つのCPU48によって、ID付与処理におけるBMU14側の処理だけでなく、各CS28側の処理が行われても良い。
(2)上記実施形態では、3個の電池モジュール12が収容された電池パック10を用いて説明を行ったが、電池パック10に収容される電池モジュール12の数はこれに限定されるものではない。電池パック10に必要とされる電圧によっては、2個の電池モジュール12が電池パック10に収容されていても良ければ、4個以上の電池モジュール12が電池パック10に収容されていても良い。
(3)上記実施形態では、マスター装置がBMU14であり、スレーブ装置がCS28である例を用いて説明を行ったが、本発明が適用可能なシステムはこれに限定されるものではなく、マスター装置と、このマスター装置の信号端子にバス型接続された複数のスレーブ装置とを唱えるネットワークにおいて、ID付与処理を実行するシステムであれば、他のシステムでも適用が可能である。
(4)上記実施形態では、BMU14の電源入力端子PIが、電源ライン56を介してBMU14の電源出力端子POから最も遠くにディジーチェーン接続されたCS28Cの電源出力端子POに接続されている例を用いて説明を行ったが、BMU14の電源入力端子PIとCS28Cの電源出力端子POは必ずしも接続されている必要はない。この場合、BMU14のCPU48は、電力が変換されたことを検知する代わりに、ID情報を送信したにも関わらずID決定コマンドが受信されない場合に、電源ライン56にディジーチェーン接続されている全てのCS28にIDが割り振られたことを検知しても良い。
(5)上記実施形態では、BMU14及び各CS28が通信ライン52、54を用いてCAN通信される例を用いて説明を行ったが、通信方法はCAN通信に限られない。例えば、CAN通信以外の差動通信でもよければ、LIN通信などの差動通信以外の通信形式でも良い。通信形式の変化に対応して、たとえば、通信ライン52、54の一方が、CS28に信号を送信する通信ラインであり、通信ライン52、54の他方が、BMU14に信号を送信する通信ラインであるように設けられていても良い。さらには、送受信が一本の通信ラインで可能な通信形態である場合、一本の通信ラインのみが設けられていても良い。これによって、電池パック10の配線がさらに簡略化され、電池パック10の製造コストをより低下させることができる。
10:電池パック、12:電池モジュール、14:BMU、22:組電池、28:CS、32:CPU、34、62:切替スイッチ、36:記憶制御部、38:メモリ、48:CPU、52、54:通信ライン、56:電源ライン、58:ID付与制御部、60:メモリ、CAN H、CAN L:信号端子:信号出力端子、PI:電源入力端子、PO:電源出力端子

Claims (7)

  1. マスター装置と、前記マスター装置の信号端子に接続された複数のスレーブ装置と、を備え、前記各スレーブ装置にIDを付与するID付与システムであって、
    前記マスター装置は、
    前記スレーブ装置に電力を出力する電源出力端子と、
    ID付与コマンドと、そのID付与コマンドの出力後に互いに異なるID情報を前記信号端子から順次出力するID付与制御部と、を有し、
    前記各スレーブ装置は、
    電力を受ける電源入力端子と、
    電力を出力する電源出力端子と、
    前記IDを記憶する記憶部と、
    前記電源出力端子と前記電源入力端子との間に設けられたスイッチング手段と、
    前記電源入力端子から与えられる電力に基づいて動作し、前記ID付与コマンドを受けたことを条件に前記スイッチング手段をオフ状態とすると共に、前記IDが未だ割り振られていないときには与えられた前記ID情報に基づいて自己の前記記憶部にIDを記憶して前記スイッチング手段をオン状態とする記憶制御部と、有し、
    前記マスター装置の前記電源出力端子を一の前記スレーブ装置の前記電源入力端子に接続すると共に前記一のスレーブ装置の前記電源出力端子を他のスレーブ装置の電源入力端子に接続して前記マスター装置の前記電源出力端子からの電源ラインを前記各スレーブ装置にディジーチェーン接続されたID付与システム。
  2. 請求項1に記載のID付与システムであって、
    前記記憶制御部は、与えられた前記ID情報に基づいて自己の前記記憶部に前記IDを記憶したことを条件にID決定コマンドを前記信号端子から前記マスター装置に出力する、ID付与システム。
  3. 請求項1または請求項2に記載のID付与システムであって、
    前記マスター装置は前記スレーブ装置からの電力の返還を受ける電源入力端子を有し、前記電源ラインにおいて前記マスター装置の前記電源出力端子から最も遠くにディジーチェーン接続される前記スレーブ装置の前記電源出力端子を前記マスター装置の前記電源入力端子に接続して前記電源ラインを前記マスター装置及び前記各スレーブ装置に環状接続されている、ID付与システム。
  4. 請求項1または請求項3のいずれか一項に記載のID付与システムであって、
    前記記憶制御部は、前記ID付与コマンドを受けたことを条件に前記記憶部に記憶されている前記IDをリセットし、デフォルト値を設定する、ID付与システム。
  5. 請求項1ないし請求項4のいずれか一項に記載のID付与システムであって、
    前記各スレーブ装置は、複数の単電池からなる組電池を監視するセル監視ユニットであり、
    前記マスター装置は、前記セル監視ユニットから入力される信号により複数の前記組電池からなる電池パックを管理するバッテリ−マネージャーユニットである、ID付与システム。
  6. 請求項5に記載のID付与システムであって、
    前記ID付与システムは、車両に搭載して用いられる、ID付与システム。
  7. マスター装置と、このマスター装置の信号端子にバス型接続された複数のスレーブ装置とを備えるネットワークにおいて、前記各スレーブ装置にIDを付与するためのID付与方法であって、
    前記マスター装置から前記各スレーブ装置に対して電力を択一的に供給してその単一のスレーブ装置を選択して動作状態とするスレーブ選択ステップと、
    前記マスター装置の前記信号端子から前記各スレーブ装置に対してID情報を出力し、動作状態にある前記スレーブ装置において前記ID情報に基づいて自己のIDを設定するID設定ステップとを、前記スレーブ選択ステップにおいて選択される前記スレーブ装置が順次変化し、かつ前記ID設定ステップにおいて前記マスター装置から出力される前記ID情報が順次変化するように繰り返すID付与方法。
JP2011255041A 2011-11-22 2011-11-22 Id付与システム、及びid付与方法 Active JP5838756B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011255041A JP5838756B2 (ja) 2011-11-22 2011-11-22 Id付与システム、及びid付与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011255041A JP5838756B2 (ja) 2011-11-22 2011-11-22 Id付与システム、及びid付与方法

Publications (2)

Publication Number Publication Date
JP2013109628A JP2013109628A (ja) 2013-06-06
JP5838756B2 true JP5838756B2 (ja) 2016-01-06

Family

ID=48706307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011255041A Active JP5838756B2 (ja) 2011-11-22 2011-11-22 Id付与システム、及びid付与方法

Country Status (1)

Country Link
JP (1) JP5838756B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107025195A (zh) * 2016-01-30 2017-08-08 鸿富锦精密电子(重庆)有限公司 电子装置供电系统
JP6654518B2 (ja) 2016-06-30 2020-02-26 株式会社エンビジョンAescエナジーデバイス 情報処理システム、電池モジュール、制御方法、及びプログラム
JP6744980B2 (ja) * 2017-02-21 2020-08-19 株式会社エンビジョンAescエナジーデバイス 電池モジュール、制御方法、プログラム、及び情報処理システム
JP6906326B2 (ja) 2017-02-23 2021-07-21 株式会社東芝 電池装置および電池装置の制御方法
JP2021077285A (ja) * 2019-11-13 2021-05-20 日本電産サーボ株式会社 デバイス駆動装置、及びデバイス駆動システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373051A (ja) * 1989-08-14 1991-03-28 Komori Corp アドレス設定方法
JP2003099386A (ja) * 2001-09-26 2003-04-04 Konica Corp 共有バスシステム
JP2005192194A (ja) * 2003-12-05 2005-07-14 Yazaki Corp 通信装置及び通信システム
JP2006133996A (ja) * 2004-11-04 2006-05-25 Canon Inc シリアル通信のシステム及び方法
JP5224463B2 (ja) * 2009-03-11 2013-07-03 株式会社メガチップス 通信モジュール、通信システムおよびセンサシステム
JP4719834B2 (ja) * 2009-06-18 2011-07-06 オンキヨー株式会社 Avシステム、給電装置及び受電装置

Also Published As

Publication number Publication date
JP2013109628A (ja) 2013-06-06

Similar Documents

Publication Publication Date Title
JP4722067B2 (ja) 蓄電装置,蓄電池管理制御装置及びモータ駆動装置
US8933671B2 (en) System and method for allocating identifier to multi-BMS
JP4796119B2 (ja) 電池装置
CN103155344B (zh) 用于对电池组中的多个从设置顺序标识的方法和系统
JP5838756B2 (ja) Id付与システム、及びid付与方法
JP2020504421A (ja) バッテリー管理ユニット及びこれを含むバッテリーパック
EP3780329B1 (en) Power supply device
JP2009017663A (ja) 異常検出装置
WO2020162255A1 (ja) 電池監視装置
US10564225B2 (en) Battery monitoring system, signal transmission method, and semiconductor device for monitoring batteries
JP5694902B2 (ja) 二次電池監視装置
JP2008099482A (ja) 組電池ブロックならびに電池パックシステムおよびそのアドレス設定方法
JP2015177234A (ja) 電池モジュール及びcan通信識別子設定方法
JP2014023362A (ja) 制御装置、被制御装置、制御方法及び制御プログラム
JP5910538B2 (ja) 電池監視装置
JP6048300B2 (ja) 電池監視装置、及び、電池ユニット
KR20200031931A (ko) Bms 인식 시스템 및 방법
EP4002783B1 (en) Terminating resistance setting circuit and battery management system including same
JP6783994B2 (ja) 電圧測定装置、電圧検出回路、及び電圧検出方法
JP6292056B2 (ja) 直列蓄電池セルの電圧監視及び電圧均一化装置
JP2012182885A (ja) 電源制御回路、組電池装置及び車両
US20230408593A1 (en) Device to device measurement synchronization
JP2018179530A (ja) 異常検出システムおよび異常検出装置
JP2017173071A (ja) セル電圧計測装置
JP5970563B2 (ja) 電池制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151026

R150 Certificate of patent or registration of utility model

Ref document number: 5838756

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150