JP5836678B2

JP5836678B2 - 半導体装置の製造方法

Info

Publication number: JP5836678B2
Application number: JP2011157759A
Authority: JP
Inventors: 幸一高井; 伊藤　康悦; 康悦伊藤; 正美林; 展昭石賀; 淳一土道
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-07-19
Filing date: 2011-07-19
Publication date: 2015-12-24
Anticipated expiration: 2031-07-19
Also published as: JP2013024970A

Description

この発明は、半導体装置の製造方法に関し、特に液晶表示装置などに用いられる薄膜トランジスタ基板（ＴＦＴ基板）の製造方法に関する。

複数のショットにより一つの形成層を露光する方法として、例えば、特許文献１、特許文献２及び特許文献３に開示された技術がある。

特許文献１には、複数のショットから一つのレイヤ（形成層）を露光する場合に、隣接するショット間でパターンの寸法を合わせるために露光量を決定する方法が開示されている。

また、特許文献２には、レイヤを形成する各レチクルに付随してアライメントマークを配置することによる、複数のレチクルで形成された素子部パターンおよび分割パターン領域のズレ量を改善する方法が開示されている。

特許文献３には、隣接するショット領域（露光領域）間で繋ぎ合せ箇所を有するレジストパターンの内部に、レジストパターンを貫通するネガパターンによる位置補正用マークを形成して補正量を導出する発明が開示されている。

特許第４０１４６９４号公報特開２００６−３１０４４６号公報特開２００２−２７０４８３号公報

しかしながら、特許文献２のように位置ズレ補正を行う場合、形成層を形成する領域とは別領域にアライメントマークを形成する必要があるため、アライメントマークの存在により本来の形成層を設けるための領域面積が狭めるという問題点があった。

すなわち、Boxマーク等のアライメントマークを位置補正用に適用することにより、比較的容易に重ね合せ精度の向上を図ることができるが、実際に製品として利用するパターンとは別にアライメントマークを配置することになる。この場合、画素として使用する領域にこのアライメントマークを余分に配置することになり、その分、画素サイズが小さくなるという問題点があった。

さらに、アライメントマークの存在が製造される本来の半導体装置に悪影響を与えることにより、製造される装置性能を劣化させてします懸念もあった。例えば、画素を構成するパターン部分において、アライメントマークの箇所は表示されないように遮光することで黒点状になるため、表示性能の均一性を確保することが困難となる問題点があった。

また、特許文献３のように繋ぎ合せ箇所があるレジストパターンを貫通するネガパターンによる位置補正用マークを形成した場合、当該ネガパターンによってレジストパターンによる本来のパターニング形状を変形してしまうことになるため、パターニング精度を劣化させてしまう問題点があった。

さらに、特許文献３では、ネガパターン（貫通孔）を実際に装置で用いるパターン（以下、「実パターン」と略記する）中に形成しているため、ネガパターンを設けるおとにより隣接する露光領域間に跨る実パターンが部分的に切断され、部分的に細くなることによって電気抵抗が高くなる等の問題点も生じてしまう。

この発明は上記問題点を解決するためになされたもので、基板上に所定の形成層を有する半導体装置を製造する際、基板上における所定の形成層のパターニング領域を最大限確保することができ、かつ精度の良い装置が製造可能な半導体装置の製造方法を得ることを目的とする。

この発明に係る請求項１記載の半導体装置の製造方法は、基板上における所定の形成層をパターニングする工程を含む半導体装置の製造方法であって、(a) 第１及び第２のレチクルを用いて、前記所定の形成層上に塗布された所定のレジスト上の第１及び第２の部分露光領域を露光した後、現像することにより所定のレジストパターンを得るステップと、(b) 前記所定のレジストパターンを用いて前記所定の形成層をパターニングするステップとを含み、前記第１及び第２の部分露光領域は互いに共通する重複領域を含み、前記所定のレジストパターンは、互いに異なる第１及び第２の方向に関する前記第１及び第２の部分露光領域間の位置ズレが検出可能な位置補正用パターンを前記重複領域内に有し、前記位置補正用パターンは内部に貫通部分を有することなく形成される。

この発明における半導体装置の製造方法において、レジストパターンは、互いに異なる第１及び第２の方向に関する前記第１及び第２の領域間の位置ズレが検出可能な位置補正用パターンを有している。

このため、位置ズレ検出用の位置補正用マークを基板上の所定の形成層をパターニングする領域以外の領域に別途設ける必要はなくなる分、基板上における所定の形成層のパターニング可能領域を最大限確保することができる。

さらに、請求項１記載の本願発明は、位置補正用マークを所定のレジストパターンの一部として形成しているため、位置補正用マークを別途設けることに伴う半導体装置に関する不具合を確実に回避することができ、その結果、より精度の良い半導体装置を得ることができる。

実施の形態１の製造方法によって製造されるＴＦＴ基板におけるゲート配線用のレジストパターンを模式的に示す説明図である。図１で示したレジストパターンを得るために用いたレチクルにおける位置補正用パターン形成用領域及びその周辺を模式的に示す説明図である。実施の形態２の製造方法によって製造されるＴＦＴ基板におけるゲート配線用のレジストパターンを模式的に示す説明図である。図３で示したレジストパターンを得るために用いたレチクルにおける位置補正用パターン形成用領域及びその周辺を模式的に示す説明図である。隣接する露光領域間の接続部分の位置ズレ状況を示す説明図である。ボックスマークの一例を示す説明図である。複数の実露光領域に対するボックスマークの配置可能位置を模式的に示す説明図である。

＜発明の原理＞
図５は隣接するショット領域（部分露光領域）間の接続部分の位置ズレ状況を示す説明図である。同図(b) に示すように、理想的には、配線パターン用のレチクル部分３１ａ，３１ｂを有する（パターニングされた）レチクル３１と、配線パターン用のレチクル部分３２ａ，３２ｂを有するレチクル３２とを用いて、境界線３３を挟んでレチクル部分３１ａ，３２ａ及びレチクル部分３１ｂ，３２ｂがそれぞれ連続的に繋がる状態で露光処理を行う必要がある。すなわち、レチクル３１を用いた第１の部分露光領域を得るための第１の露光処理とレチクル３２を用いた第２の部分露光領域を得るための第２の露光処理との組合せによって配線用パターンの露光処理を行っている。

しかし、レチクル３１，レチクル３２間でＹ方向（図中縦方向）に位置ズレが生じると、同図(a) に示すように、レチクル部分３１ａ，３２ａ間、レチクル部分３１ｂ，３２ｂ間にそれぞれＹ方向のズレが生じるため、最終的に形成される配線パターンにズレが生じてしまう。

図５の例では。２本の配線パターン用のレチクル部分を含むレチクル３１，３２を例に示したが、実際には（第１及び第２の）部分露光領域の接続部分となる箇所の一辺の長さの分だけ、このようなズレた部分が連続することになり、製品として出来上がったときに、ショットに対応したムラとして視認されやすい。例えば、レチクル３１，３２間にＹ方向の位置ズレが生じた場合、レチクル３１，３２内のすべてのレチクル部分間にＹ方向の長さ分のズレが生じる。

このため、図５(b)に示したように、２つのレチクル３１，３２間のズレ量を少なくすることが非常に重要となる。

図６は、互いに隣接露光される２つのレチクル３１，３２間の位置ズレ量を測定する際に、使用している重ね合せ専用マーク(以下「ボックスマーク」と称する)例を示す説明図である。

図６では、２つのレチクル３１，３２を用いた第１及び第２の露光処理によって得られる１つのボックスマーク３０の例を示している。同図に示すように、ポジパターンであるレチクル部分３１ｍの中心領域にネガパターンであるレチクル部分３２ｍを重ね合わせることで、所定の厚みを有する四辺によって囲まれる矩形状のボックスパターンからなるボックスマーク３０を得ることができる。

レチクル部分３１ｍはレチクル３１の一部として、レチクル３１による本来のパターン形成領域外となる重複領域（第１及び第２の部分露光領域間で互いに共通する領域）に形成されるように設けられ、同様に、レチクル部分３２ｍはレチクル３２の一部として、レチクル３２による本来のパターン形成領域外の上記重複領域に形成されるように設けられる。そして、レチクル３１及びレチクル３２による第１及び第２の露光処理によって、本体の配線用のレジストパターンを得ると共に、理想的にはレチクル部分３１ｍの中央部分にレチクル部分３２ｍが位置するようにボックスマーク３０を併せて形成する。

図６に示すように、ボックスマーク３０を構成する各辺の厚みによって位置ズレ情報を得ることができる。すなわち、ボックスマーク３０の上辺におけるレチクル部分３１ｍ，３２ｍ間の距離であるＹ方向寸法Ｙ１１、同下辺における距離であるＹ方向寸法Ｙ１２、同左辺における距離であるＸ方向寸法Ｘ１１、及び同右辺における距離であるＸ方向寸法Ｘ１２から、レチクル３１，３２間の第１及び第２の露光処理時における位置ズレ情報を得ることができる。

具体的には、ボックスマーク３０はＹ方向（縦方向）のズレ量に関しては｛｜Ｙ１１−Ｙ１２｜／２｝、Ｘ方向（横方向）のズレ量に関しては、｛｜Ｘ１１−Ｘ１２｜／２｝という演算式を用いて算出することが可能となり、算出したＹ方向及びＸ方向のズレからレチクル３１，３２間の位置ズレを認識することができる。

図７は、複数の実露光領域４１Ａ〜４１Ｆ及び実露光領域４２Ａ〜４２Ｆに対するボックスマークの配置可能位置を模式的に示す説明図である。なお、「実露光領域」とは、製造される半導体装置に必要な形成層を実際にパターニングするための露光領域を意味する。

図７に示すように、実露光領域４１Ａ〜４１Ｆ及び４２Ａ〜４２Ｆ外に予備露光領域４８が設けられている。したがって、実露光領域４１Ａ〜４１Ｆ及び４２Ａ〜４２Ｆのうち、互いに隣接する１つの実露光領域間の近傍位置における予備露光領域４８内がボックスマーク３０を形成可能なボックスマーク形成可能領域４５となる。一方、実露光領域４１Ａ〜４１Ｆ及び４２Ａ〜４２Ｆのうち、互いに隣接する実露光領域の近傍であっても、実露光領域内にある領域はボックスマーク３０が形成不可能なボックスマーク形成不能領域４６となる。

このように、従来、複数の露光処理の組合せによって一のボックスパターン等の位置補正用マークを形成する場合、必ず実露光領域以外の予備露光領域に設ける必要があった。

本発明は、ボックスマーク等の位置補正用のマークを実露光領域内に形成し、かつ、パターニング精度良く形成層をパターニングして半導体装置を得ることが可能な半導体装置の製造方法を提供する。

＜実施の形態（概要）＞
以下、液晶表示装置のＴＦＴ基板を製造対象の半導体装置として場合の製造プロセスの一例として、ゲート配線、半導体層、ソース配線、コンタクト、及び画素電極をそれぞれパターニングして順次形成する場合、所謂５枚マスクプロセスを用いて行うことになる。

以下で述べる本実施の形態で説明する内容は一例であり、本発明の趣旨は５枚マスクプロセスに限定するものではない。

また、以下で述べる実施の形態ではＴＦＴ基板におけるゲート配線及び容量配線をパターニング対象の形成層とした工程を具体的に実施した場合を例として説明しているが、その他の工程であっても同様に適用できる。ＴＦＴ基板は大量に製造されるため、同一工程を実行する際、後工程の写真製版において、前工程で形成された位置補正用パターンから得られる位置ズレ情報を考慮し、重ね合せを調整することが一般的であり、液晶表示装置のＴＦＴ基板の製造に当っては、ゲート配線の形成時に隣接するショット（部分露光領域）間の重ね合せ精度を向上させておくことにより、後工程の重ね合せ精度も向上できる。

＜実施の形態１＞
図１は実施の形態１のＴＦＴ基板におけるゲート配線（形成層）のパターニング用のレジストパターンを模式的に示す説明図である。図２は図１で示したレジストパターンを得るために用いたレチクルにおける位置補正用パターン形成用領域及びその周辺を模式的に示す説明図である。

図１(a)は、５枚マスクプロセスを用いた場合のゲート工程（ゲート配線及び容量配線等をパターニングして得る工程）における１画素分のレジストパターンを示している。同図(a) 示すように、画素領域１内にゲート配線用レジストパターン１１、及び容量配線用レジストパターン１２が形成される。

図２で示したレチクル２１Ｌによる第１の露光処理による露光領域ＲＡ１（図１(a) 参照）とレチクル２１Ｒによる第２の露光処理による露光領域ＲＡ２（図１(a) 参照）とは互いに重複領域ＤＡ１（図１(a) 参照）で重複するように露光される。したがって、同図(a) の着目領域５を拡大して示した同図(b) に示すように、ゲート配線用レジストパターン１１には、凹部７ａ〜７ｃからなる位置補正用パターン７（段差パターン）を形成することができる。

図１(b) のＡ−Ａ断面である同図(c) に示すように、基板１０（表面に形成される図示しない配線材料等を含む）上に設けられるゲート配線用レジストパターン１１が形成されており、ゲート配線用レジストパターン１１の上部領域に形成される凹部１１ａ〜１１ｃは他の領域より低い段差を有することにより認識可能となっている。ただし、凹部１１ａ〜１１ｃは貫通していないため、ゲート配線用レジストパターン１１によるゲート配線のパターニング精度に影響を与えることはない。

図１で示した位置補正用パターン７は図２で示したレチクル２１Ｌ及び２１Ｒによって形成することはできる。レチクル２１Ｌは図１(a) で示す露光領域ＲＡ１に対応して設けられ、レチクル２１Ｒは図１(a) で示す露光領域ＲＡ２に対応して設けられる。そして、レチクル２１Ｌにおいて、他の領域とは異なる透過率を有する透過率変更領域２１ａ，２１ｂが重複領域ＤＡ１に対応する領域に設けられる。同様に、レチクル２１Ｒにおいて、透過率変更領域２１ｃが重複領域ＤＡ１に対応する領域に設けられる。

なお、透過率変更領域２１ａ〜２１ｃの透過率はレチクル３１、３２の他の領域より高く、開口部に比べると低くなるように設定される。このような透過率を有する透過率変更領域２１ａ〜２１ｃは、例えば、グレイトーンやハーフトーン露光などに使う技術を使って形成することができる。

その結果、レチクル２１Ｌ，２１Ｒによる２ショット露光により、図１に示す位置補正用パターン７をゲート配線用レジストパターン１１内の一部として形成することができる。

その結果、凹部７ａ，７ｃ間におけるＸ方向の距離であるＸ方向寸法Ｘ１、凹部７ｂ，７ｃ間におけるＸ方向の距離であるＸ方向寸法Ｘ２、凹部７ｂとゲート配線用レジストパターン１１の上部エッジとのＹ方の距離であるＹ方向寸法Ｙ１、及び、凹部７ｂとゲート配線用レジストパターン１１の下部エッジとのＹ方の距離であるＹ方向寸法Ｙ２からなる位置ズレ検出用の寸法特性を有する位置補正用パターン７が得られる。

すなわち、Ｘ方向寸法Ｘ１，Ｘ２によってレチクル２１Ｌ，２１Ｒ間のＸ方向の位置ズレを検出することができ、Ｙ方向寸法Ｙ１，Ｙ２によってレチクル２１Ｌ，２１Ｒ間のＹ方向の位置ズレを検出することができる。

具体的には、位置補正用パターン７はＹ方向（縦方向）のズレ量に関しては｛｜Ｙ１−Ｙ２｜／２｝、Ｘ方向（横方向）のズレ量に関しては、｛｜Ｘ１−Ｘ２｜／２｝という演算式を用いて算出することが可能となり、算出したＹ方向及びＸ方向のズレからレチクル２１Ｌ，２１Ｒ間の位置ズレを補正する補正量を認識することができる。

この測定で得られたズレ量から計算される補正量を、写真製版装置に補正用パラメータとして入力することにより、次回以降に行われる同じゲート工程における重ね合せ精度の向上を図ることができる。

実施の形態１におけるＴＦＴ基板のゲート配線形成工程は以下のステップ(a) ，(b) を実行することによって行われる。なお、ステップ(a) ，(b) が行われる前提として、基板１０上に形成された配線用材料（所定の形成層）上に所定のレジストが塗布されている。

ステップ(a) ：レチクル２１Ｌ及び２１Ｒ（第１及び第２のレチクル）を用いて、所定のレジスト上の露光領域ＲＡ１及びＲＡ２（第１及び第２の部分露光領域）を順次露光した後、現像することによりゲート配線用レジストパターン１１（所定のレジストパターン）を得る。この際、露光領域ＲＡ１及びＲＡ２の重複領域ＤＡ１にゲート配線用レジストパターン１１の一部に凹部７ａ〜７ｃからなる位置補正用パターン７を併せて形成する。

ステップ(b) ：ステップ(a) で得たゲート配線用レジストパターン１１を用いて下地の配線用材料（前記所定の形成層）をパターニングしてゲート配線及び容量配線を得る。

実施の形態１のゲート配線等の形成方法において、ステップ(a) の形成時に、ゲート配線用レジストパターン１１は、Ｘ方向及びＹ方向（互いに異なる第１及び第２の方向）に関する露光領域ＲＡ１及びＲＡ２（第１及び第２の部分露光領域）間の位置ズレが検出可能な位置補正用パターン７を重複領域ＤＡ１内に形成している。

このため、ボックスマーク等の位置ズレ検出用の位置補正用マークを基板１０上のゲート配線等のパターニング領域以外の領域に別途設ける必要はなくなる分、基板上におけるゲート配線及び容量配線のパターニング可能領域を最大限確保することができる。

さらに、実施の形態１では、位置補正用パターン７をゲート配線用レジストパターン１１の一部として形成しているため、位置補正用パターン７を別途設けることに伴うＴＦＴ基板に関する不具合を確実に回避することができ、その結果、より精度の良いＴＦＴ基板を得ることができる。

加えて、実施の形態１の位置補正用パターン７は、ゲート配線用レジストパターン１１の他の領域に対し低い段差を有する凹部７ａ〜７ｃとして、内部に貫通部分を有することなく形成されているため、位置補正用パターン７を設けることによってゲート配線用レジストパターン１１によるゲート配線用材料に対するパターニング精度を劣化させることはない。

さらに、ゲート配線用レジストパターン１１はゲート配線のパターニング後には除去されるため、位置補正用パターン７を含むゲート配線用レジストパターン１１は装置としては残らないという利点がある。

＜実施の形態２＞
図３は実施の形態２のＴＦＴ基板におけるゲート配線（形成層）のパターニング用のレジストパターンを模式的に示す説明図である。図４は図３で示したレジストパターンを得るために用いたレチクルにおける位置補正用パターン形成用領域及びその周辺を模式的に示す説明図である。

図３(a)は、５枚マスクプロセスを用いた場合のゲート工程における１画素分のレジストパターンを示している。同図(a) 示すように、画素領域１内にゲート配線用レジストパターン１３及び容量配線用レジストパターン１４が形成される。

図４で示したレチクル２３Ｕを用いた第１の露光処理による露光領域ＲＡ３とレチクル２３Ｄを用いた第２の露光処理による露光領域ＲＡ４とは互いに重複領域ＤＡ２で重複するように露光される。したがって、同図(a) の着目領域６を拡大して示した同図(b) に示すように、容量配線用レジストパターン１４には、その一部に部分パターン８ａ〜８ｄからなる位置補正用パターン８が併せて形成されている。

図３(b)に示すように、部分パターン８ａ，８ｄはゲート配線用レジストパターン１３においてＸ方向に延びるＸ方向パターン部分でありそれぞれＹ方向にＹ方向寸法Ｙ３及びＹ４の形成幅を有している。部分パターン８ｂ，８ｃはゲート配線用レジストパターン１３においてＹ方向に延びるＹ方向パターン部分でありそれぞれＸ方向にＸ方向寸法Ｘ３及びＸ４の形成幅を有している。

このように、位置補正用パターン８はゲート配線用レジストパターン１３の一部のパターンを規定する部分であるため、位置補正用パターン８自体がゲート配線のパターニングに必須な部分として機能する。

図３で示した位置補正用パターン８は図４で示したレチクル２３Ｕ及び２１Ｒによって形成することはできる。ポジパターンであるレチクル２３Ｕは図３(a) で示す露光領域ＲＡ３に対応して設けられ、ネガパターンであるレチクル２３Ｄは図３(a) で示す露光領域ＲＡ４に対応して設けられる。

そして、レチクル２３Ｕによる露光領域ＲＡ３への第１の露光処理、レチクル２３Ｄによる露光領域ＲＡ４への第２の露光処理の後、レチクル２３Ｕによってパターニングされたポジ領域のうち、レチクル２３Ｄによってパターニングされたネガ領域と重複しない部分のみが、ゲート配線用レジストパターン１３あるいは容量配線用レジストパターン１４として残存する。

その結果、レチクル２３Ｕ，２１Ｒによる第１及び第２の露光処理による２ショット露光により、図３に示す位置補正用パターン８をゲート配線用レジストパターン１３内の一部パターンとして形成することができる。

その結果、部分パターン８ｂの形成幅であるＸ方向寸法Ｘ３、部分パターン８ｃの形成幅であるＸ方向寸法Ｘ４、部分パターン８ａの形成幅であるＹ方向寸法Ｙ３、及び、部分パターン８ｄの形成幅であるＹ方向寸法Ｙ４からなる位置ズレ検出用の寸法特性を有する位置補正用パターン８が得られる。

位置補正用パターン８において、部分パターン８ａのＹ方向寸法Ｙ３はレチクル２３Ｕよってのみ規定される寸法であり、部分パターン８ｂのＸ方向寸法Ｘ３はレチクル２３Ｕ，レチクル２３Ｄ間のＸ方向の位置合わせ（ズレ）状態で規定される寸法である。また、部分パターン８ｃのＸ方向寸法Ｘ４はレチクル２３Ｄよってのみ規定される寸法であり、部分パターン８ｄのＹ方向寸法Ｙ４はレチクル２３Ｕ，レチクル２３Ｄ間のＹ方向の位置合わせ（ズレ）状態で規定される寸法である。

すなわち、Ｘ方向寸法Ｘ３，Ｘ４によってレチクル２３Ｕ，２１Ｒ間のＸ方向の位置ズレを検出することができ、Ｙ方向寸法Ｙ３，Ｙ４によってレチクル２３Ｕ，２１Ｒ間のＹ方向の位置ズレを検出することができる。

具体的には、位置補正用パターン８はＹ方向（縦方向）のズレ量に関しては｛｜Ｙ３−Ｙ４｜／２｝、Ｘ方向（横方向）のズレ量に関しては、｛｜Ｘ３−Ｘ４｜／２｝という演算式を用いて算出することが可能となり、算出したＹ方向及びＸ方向のズレからレチクル２３Ｕ，２３Ｄ間の位置ズレを補正する補正量を認識することができる。

この測定で得られたズレ量から計算される補正量を、写真製版装置に補正用パラメータ入力することにより、次回以降に行われる同じゲート工程における重ね合せ精度の向上を図ることができる。

実施の形態２におけるＴＦＴ基板のゲート配線形成工程は以下のステップ(a) ，(b) を実行することによって行われる。なお、ステップ(a) ，(b) が行われる前提として、基板１０上に形成された配線用材料（所定の形成層）上に所定のレジストが塗布されている。

ステップ(a) ：レチクル２３Ｕ及び２３Ｄ（第１及び第２のレチクル）を用いて第１及び第２の露光処理を順次実行して、所定のレジスト上の露光領域ＲＡ３及びＲＡ４（第１及び第２の部分露光領域）露光した後、現像することによりゲート配線用レジストパターン１３及び容量配線用レジストパターン１４（所定のレジストパターン）を得る。この際、露光領域ＲＡ３及びＲＡ４の重複領域ＤＡ２に部分パターン８ａ〜８ｄからなる位置補正用パターン８を容量配線用レジストパターン１４の一部として得る。

ステップ(b) ：ステップ(a) で得たゲート配線用レジストパターン１３及び容量配線用レジストパターン１４を用いて配線用材料（前記所定の形成層）をパターニングしてゲート配線及び容量配線を得る。

実施の形態２のゲート配線形成方法において、ステップ(a) の形成時に、ゲート配線用レジストパターン１３は、Ｘ方向及びＹ方向（互いに異なる第１及び第２の方向）に関する露光領域ＲＡ３及びＲＡ４（第１及び第２の部分露光領域）間の位置ズレが検出可能な輪郭形状パターンで位置補正用パターン８を重複領域ＤＡ２内に形成している。

このため、ボックスマーク等の位置ズレ検出用の位置補正用マークを基板上のゲート配線等のパターニング領域以外の領域に別途設ける必要はなくなる分、基板上におけるゲート配線のパターニング可能領域を最大限確保することができる。

さらに、実施の形態２では、位置補正用パターン８をゲート配線用レジストパターン１３の一部として機能する輪郭形状パターンとして形成しているため、位置補正用パターン８を別途設けることに伴うＴＦＴ基板に関する不具合を確実に回避することができ、その結果、より精度の良いＴＦＴ基板を得ることができる。

加えて、実施の形態２の位置補正用パターン８は、ポジパターンとして用いるレチクル２３Ｕ及びネガパターンとして用いるレチクル２３Ｄ双方の露光・現像処理によってはじめて得られる組合せパターン部分として得ている。実施の形態２では、元々、縦横にエッジのあるパターンを有するという容量配線の特性に着目し、該エッジ部分に対応するレジストパターンを位置補正用パターン８として活用している。

したがって、輪郭形状パターンである位置補正用パターン８は内部に貫通部分を有することなく形成されているため、位置補正用パターン８を設けることによってゲート配線用レジストパターン１３及び容量配線用レジストパターン１４による配線用材料に対するパターニング精度を劣化させることはない。

さらに、ゲート配線用レジストパターン１３及び容量配線用レジストパターン１４はゲート配線のパターニング後には除去されるため、位置補正用パターン８を含むゲート配線用レジストパターン１３及び容量配線用レジストパターン１４は装置としては残らないという利点がある。

１，２画素領域、７，８位置補正用パターン、７a〜７ｃ凹部、８ａ〜８ｄ部分パターン、１１，１３ゲート配線用レジストパターン、１２，１４容量配線用レジストパターン、２１ａ〜２１ｃ透過率変更領域、２１Ｌ，２１Ｒ，２３Ｕ，２３Ｄレチクル、ＤＡ１，ＤＡ２重複領域、ＲＡ１〜ＲＡ４露光領域。

Claims

基板上における所定の形成層をパターニングする工程を含む半導体装置の製造方法であって、
(a) 第１及び第２のレチクルを用いて、前記所定の形成層上に塗布された所定のレジスト上の第１及び第２の部分露光領域を露光した後、現像することにより所定のレジストパターンを得るステップと、
(b) 前記所定のレジストパターンを用いて前記所定の形成層をパターニングするステップとを含み、
前記第１及び第２の部分露光領域は互いに共通する重複領域を含み、
前記所定のレジストパターンは、互いに異なる第１及び第２の方向に関する前記第１及び第２の部分露光領域間の位置ズレが検出可能な位置補正用パターンを前記重複領域内に有し、
前記位置補正用パターンは内部に貫通部分を有することなく形成される、
半導体装置の製造方法。
請求項１記載の半導体装置の製造方法であって、
前記位置補正用パターンは、前記重複領域内に形成され、他の領域に対し異なる段差を有する段差パターンを含み、
前記第１及び第２のレチクルは前記段差パターンに対応する領域に、他の領域と異なる透過率を有する透過率変更領域を有する、
半導体装置の製造方法。
請求項１記載の半導体装置の製造方法であって、
前記位置補正用パターンは前記第１及び第２の方向に延びて形成される輪郭形状パターンを含み、
前記第１及び第２のレチクルのうち、一方は前記輪郭形状パターンをポジパターンとして規定し、他方は前記輪郭形状パターンをネガパターンとして規定する、
半導体装置の製造方法。