KR20010067060A - 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 - Google Patents

반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 Download PDF

Info

Publication number
KR20010067060A
KR20010067060A KR1020000045437A KR20000045437A KR20010067060A KR 20010067060 A KR20010067060 A KR 20010067060A KR 1020000045437 A KR1020000045437 A KR 1020000045437A KR 20000045437 A KR20000045437 A KR 20000045437A KR 20010067060 A KR20010067060 A KR 20010067060A
Authority
KR
South Korea
Prior art keywords
mark
semiconductor device
accuracy
lens
pattern
Prior art date
Application number
KR1020000045437A
Other languages
English (en)
Other versions
KR100392744B1 (ko
Inventor
나리마쯔고이찌로
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20010067060A publication Critical patent/KR20010067060A/ko
Application granted granted Critical
Publication of KR100392744B1 publication Critical patent/KR100392744B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70591—Testing optical components
    • G03F7/706—Aberration measurement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

반도체 장치의 제조 공정에 있어서 문제가 되는 렌즈의 수차를 검출함으로써, 중첩 정밀도가 향상된 반도체 장치, 그 제조에 이용하는 포토 마스크, 및 그 중첩 정밀도 향상 방법을 제공한다.
반도체 기판 상에, 검출 단차부로서의 4개의 변의 내측 마크 내측 단차부 (1a)를 갖는 내측 마크(1)와, 내측 마크(1)와 동일층에 있으며 내측 마크(1)를 에워싸도록 형성되고, 4개의 변의 내측 마크 내측 단차부(1a)와 대략 평행하게 설치된 검출 단차부로서의 외측 마크 내측 단차부(2a)를 갖는 외측 마크(2)를 포함하는 중첩 정밀도 향상용 보조 마크(12)를 포함하고 있다.

Description

반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩 정밀도 향상 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF, AND REGISTRATION ACCURACY MEASUREMENT ENHANCEMENT METHOD}
본 발명은 반도체 장치 및 그 제조에 이용하는 포토 마스크 및 그 중첩 정밀도 향상 방법에 관한 것이다.
종래부터, 반도체 장치의 제조 공정에 있어서, 각층의 중첩 정밀도를 측정하기 위해, 중첩 정밀도 측정 마크가 이용되고 있다. 통상, 중첩 정밀도 측정 마크는 중첩 정밀도를 측정하는 대상이 되는 중첩된 복수의 본래의 층 각각과 동일층에 복수층 중첩하여, 반도체 기판 상의 소정의 위치에 형성된다. 중첩 정밀도의 측정 시에는 중첩 정밀도 측정 마크의 엣지인 단차부의 위치를 검출하고, 검출된 2개의 엣지의 단차부 사이의 거리를 측정함으로써, 2층의 중첩 정밀도 측정 마크는 중첩의 위치 편차량을 산출한다. 그에 따라, 포토마스크에 형성된 본래 층의 2개의 개구 패턴의 중첩 위치 편차량과, 중첩 정밀도 측정 마크의 산출된 2개의 단차부의 위치 편차량과의 차가 제조 공정에서의 중첩 오차로서 측정된다.
상기 중첩 정밀도 측정 마크의 단차부의 검출은 중첩 정밀도 측정 장치를 이용하여 행해지지만, 렌즈의 수차에 의한 패턴의 위치 어긋남 (전사 오차)이 고려되어 있지 않기 때문에, 중첩의 오차 그 자체를 정확하게 측정할 수 없다.
이 렌즈의 수차의 영향을 고려하여 중첩 정밀도 측정을 하는 방법이 특개평9-74063호 공보에 기재되어 있다. 특개평9-74063호 공보에 기재되어 있는 기술에 있어서는, 중첩 정밀도 측정을 하고 싶은 2개층의 형상과 동일한 형상의 중첩 검사 마크를 2층 중첩하여 형성함으로써, 본래의 중첩하여 형성하는 2개 층의 수차에 의한 패턴의 위치 어긋남(전사 오차)과 중첩 정밀도 측정 마크의 수차에 의한 패턴의 위치 어긋남 (전사 오차)을 동일하게 한다. 그에 따라, 본래의 패턴 및 중첩 정밀도 측정 마크 각각의 수차에 의한 패턴의 위치 어긋남 (전사 오차)이 상쇄된다. 그 때문에, 특개평9-74063호 공보에 기재되어 있는 중첩 정밀도 측정 방법에 있어서는 중첩의 오차만이 검출된다.
그러나, 종래부터 이용되고 있는 중첩 정밀도 측정 마크만을 이용하는 중첩 정밀도 측정 방법에 있어서는, 수차에 기인하는 패턴의 위치 어긋남 (전사 오차) 그 자체를 산출함으로써, 렌즈의 수차를 저감하도록 렌즈를 수정하는 것은 이루어지지 않았다. 그 때문에, 반도체 장치의 제조 공정에 있어서, 렌즈의 수차에 기인하는 중첩의 오차를 수정하여 중첩 정밀도를 향상하는 것이 이루어지지 않았다.
다만, 수차량을 평가하는 일반적인 방법으로서 다음의 방법이 있다. 그 방법에 있어서는 우선, 도 7 및 도 8에 도시한 바와 같이, 라인과 스페이스가 교대로 형성된 패턴이 설치된 레지스트막(100)을 형성한다. 이 레지스트막(100)의 양단의라인의 폭 L1 및 L2를 예를 들면, 주사 전자 현미경 즉, SEM(Scanning Electron Microscope)을 이용하여 측정한다. 코마 수차(coma aberration)에 의한 선폭 이상치는, 일반적으로, 다음의 수학식에 의해 산출된다.
이 수학식 1로부터, 상기한 폭 L1 및 L2의 측정 결과에 기초하여, 선 폭 이상치가 산출된다.
이 방법에 있어서는, 레지스트막(100)의 패턴이 라인과 스페이스가 교대로 형성된 패턴만을 이용하고 있기 때문에, 통상의 SEM을 이용한 경우, 패턴의 선폭의 수차에 의한 측정 오차밖에 검출할 수 없다. 즉, 측정하는 2개의 패턴의 형상의 차이에 기인하는 수차에 기초하는 패턴 전사 오차를 검출할 수 없다. 따라서, 렌즈의 수차에 기인하는 패턴의 전사 오차를 저감하도록 수정한 렌즈를 이용하여 반도체 장치를 제조하는 것 이루어져 있지 않다.
또한, SEM을 이용하기 때문에 측정 시간이 길며, 또한 렌즈 전체 (노광 장치 전체)의 측정이 곤란하다.
본 발명의 목적은 반도체 장치의 제조 공정에 있어서 발생되는 렌즈의 수차를 검출함으로써, 중첩 정밀도가 향상된 반도체 장치, 그 제조에 이용하는 포토 마스크, 및 그 중첩 정밀도 향상 방법을 제공하는 것이다.
또한, 다른 목적은 통상의 중첩 정밀도 측정 장치를 이용하여 있어서 렌즈의수차를 수정하는 것이다.
본 발명의 반도체 장치는 반도체 장치의 노광 공정에 이용하는 렌즈의 수차를 검출하여, 렌즈의 수차를 저감하도록 렌즈를 수정하기 위해 이용하는 중첩 정밀도 향상용 보조 마크를 포함하고, 중첩 정밀도 향상용 보조 마크는 반도체 기판 상에 있어서, 평면적으로 보아 제1 가상 4각형의 4변을 따라서 배치된 내측 마크와, 평면적으로 보아 제1 가상 4각형과 대각선의 교점이 일치하고, 제1 가상 4각형의 상사형인 제2 가상 4각형의 4변을 따라서 배치된 외측 마크를 포함하고, 내측 마크 및 외측 마크는 동일층에 설치된 중첩 정밀도 측정 장치에 의해 검출될 수 있도록 단차부를 갖도록 형성되어 있다.
이러한 구조로 함으로써, 중첩 정밀도 향상용 보조 마크는 내측 마크와 동일층에 외측 마크가 형성되어 있다. 그 때문에, 중첩 정밀도 향상용 보조 마크를 형성하기 위한 포토 마스크를 이용하는 노광 공정에 있어서, 2개의 층을 중첩시킴으로써 발생되는 중첩 오차의 영향을 받지 않고, 내측 마크 및 외측 마크를 형성할 수가 있다.
따라서, 반도체 기판 상에 형성된 내측 마크 및 외측 마크의 패턴과, 포토마스크에 개구된 내측 마크 및 외측 마크의 패턴과의 대비에 있어서, 각각의 내측 마크의 단차부와 외측 마크의 단차부 사이의 거리에 생기는 오차는 스테퍼 등의 노광 장치에 의한 얼라이먼트 오차가 충분히 작기 때문에, 포토마스크를 이용하는 노광 공정에 있어서의 렌즈의 수차에 기인하는 패턴 전사 오차와 대략 동일한 정도로 된다.
그 결과, 통상의 중첩 정밀도 측정 장치를 이용함으로써, 중첩 정밀도 향상용 보조 마크가 설치되어 있는 위치에 있어서, 내측 마크와 외측 마크와의 패턴의 차이에 기인하여 발생되는 렌즈의 수차를 검출할 수가 있다. 이 검출된 렌즈의 수차에 기초하여, 렌즈의 수차를 저감하도록 렌즈를 수정함으로써, 반도체 장치의 제조 공정에 있어서, 중첩되는 각각의 층의 중첩 정밀도를 향상할 수가 있다.
또한, 본 발명의 반도체 장치는 외측 마크의 단차부가 박스 패턴, 라인 패턴, 및 홀 패턴 중 적어도 어느 하나의 패턴에 의해 형성되어도 좋다.
또한, 본 발명의 반도체 장치는 청구항 3에 기재된 바와 같이, 청구항 1 또는 2에 기재된 반도체 장치에 있어서, 내측 마크의 단차부가 박스 패턴, 라인 패턴, 및 홀 패턴 중 적어도 어느 하나의 패턴에 의해 형성되어 있다.
또한, 본 발명의 반도체 장치는 외측 마크의 단차부가 잔여 패턴 또는 제외 패턴 중 적어도 어느 한쪽을 포함하는 패턴에 의해 형성되어 있어도 좋다.
또한, 본 발명의 반도체 장치는 내측 마크의 단차부가 잔여 패턴 및 제외 패턴 중 적어도 어느 한쪽의 패턴에 의해 형성되어 있어도 좋다.
또한 바람직하게는, 복수의 중첩 정밀도 향상용 보조 마크가 반도체 기판 상의 전체 노광 영역에 걸쳐 산재하도록 형성되어 있다.
이러한 구조로 함으로써, 중첩 정밀도 향상용 보조 마크를 반도체 기판 상에 산재시키면, 각 위치에서의 각각의 렌즈의 수차에 기인하는 패턴의 전사 오차를 검출할 수 있다. 그 결과, 각각의 위치에서의 렌즈의 수차를 저감하도록 렌즈를 수정함으로써, 반도체 장치의 제조 공정에 있어서 중첩되는 각각의 층의 중첩 정밀도를 보다 정확하게 향상할 수 있다.
본 발명의 반도체 장치는 더욱 바람직하게는 복수의 내측 마크의 단차부 및 복수의 외측 마크의 단차부 중 적어도 한쪽이 사이즈가 다른 여러 종류의 단차부에 의해 형성되어 있다.
이러한 구조로 함으로써, 여러 크기의 내측 마크 또는 외측 마크를 반도체 기판 상에 복수 산재시키면, 각 위치에서의 내측 마크 또는 외측 마크의 크기에 기초하여 생기는 수차를 검출할 수가 있다. 그 결과, 각각의 내측 마크 또는 외측 마크의 크기에 있어서 렌즈의 수차를 저감하도록 렌즈를 수정함으로써, 반도체 장치의 제조 공정에 있어서, 중첩되는 각각의 층의 중첩 정밀도를 보다 정확하게 향상할 수가 있다.
본 발명의 반도체 장치는 또한, 보다 바람직하게는 복수의 외측 마크 및 내측 마크의 단차부 중 적어도 어느 한쪽이 박스 패턴, 라인 패턴, 및 홀 패턴의 각각을 포함하도록 형성되어 있다.
이러한 구조로 함으로써, 박스 패턴, 라인 패턴, 및 홀 패턴 각각의 패턴을 포함하는 외측 마크 및 내측 마크 중 적어도 어느 한쪽을 갖는 중첩 정밀도 향상용 보조 마크를 반도체 기판 상에 복수 산재시키면, 각 위치에서의 각각의 패턴의 형상에 기초하는 렌즈의 수차를 검출할 수가 있다. 그 결과, 각각의 패턴 형상에 있어서 렌즈의 수차를 저감하도록 렌즈를 수정함으로써, 반도체 장치의 제조 공정에 있어서 중첩되는 각각의 층의 중첩 정밀도를 보다 정확하게 향상시킬 수가 있다.
본 발명의 반도체 장치를 제조하기 위한 포토마스크는 반도체 기판 상에 있어서, 평면적으로 보아 제1 가상 4각형의 4변을 따라서 배치된 내측 마크와, 평면적으로 보아 제1 가상 4각형과 대각선의 교점이 일치하고, 제1 가상 4각형의 상사형인 제2 가상 4각형의 4변을 따라서 배치된 외측 마크를 포함하고, 내측 마크 및 외측 마크는 동일층에 설치된 중첩 정밀도 측정 장치에 의해 검출될 수 있는 단차부를 갖도록 형성된, 중첩 정밀도 향상용 보조 마크의 패턴에 대응한 개구가 형성되어 있다.
이 포토마스크를 이용함으로써, 본 발명의 반도체 장치를 제조할 수가 있다.
본 발명의 반도체 장치의 중첩 정밀도 향상 방법은 반도체 기판 상에 있어서, 평면적으로 보아 제1 가상 4각형의 4변을 따라서 배치된 내측 마크와, 평면적으로 보아 제1 가상 4각형과 대각선의 교점이 일치하고, 제1 가상 4각형의 상사형인 제2 가상 4각형의 4변을 따라서 배치된 외측 마크를 포함하고, 내측 마크 및 외측 마크는 동일층에 설치된 중첩 정밀도 측정 장치에 의해 검출될 수 있는 단차부를 갖도록 형성된 중첩 정밀도 향상용 보조 마크를 이용하고 있다.
이러한 방법을 이용하여 렌즈의 수차를 검출함으로써, 렌즈의 수차를 저감하도록 렌즈를 수정하여 중첩시킬 수가 있기 때문에, 중첩되는 각각의 층의 중첩 정밀도가 향상한 반도체 장치를 제조할 수가 있다.
본 발명의 기타 목적 및 특징은 첨부 도면을 참조한 이하의 실시예를 통해 명백해질 것이다.
도 1은 본 발명의 실시예 1의 반도체 장치의 렌즈의 수차(aberration)를 검출하기 위한 중첩 정밀도 향상용 보조 마크의 평면 구조를 모식적으로 나타낸 도면.
도 2는 도 1의 II-II선 단면을 나타낸 도면.
도 3은 본 발명의 실시예 2의 반도체 장치의 렌즈의 수차를 검출하기 위한 중첩 정밀도 향상용 보조 마크의 평면 구조를 모식적으로 나타낸 도면.
도 4는 도 3의 IV-IV선 단면을 나타낸 도면.
도 5는 본 발명의 실시예 3의 반도체 장치의 렌즈의 수차를 검출하기 위한 중첩 정밀도 향상용 보조 마크의 평면 구조를 모식적으로 나타낸 도면.
도 6은 도 5의 VI-VI선 단면을 나타낸 도면.
도 7은 종래의 렌즈의 수차에 기인하는 선폭(line-width) 이상치를 산출하기 위해 이용하는 레지스트 패턴의 평면 구조를 모식적으로 나타낸 도면.
도 8은 도 7의 VIII-VIII선 단면을 나타낸 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 내측 마크
1a : 단차부
2 : 외측 마크
2a, 2b : 단차부
3c : 단차부
12 : 중첩 정밀도 향상용 보조 마크
이하, 본 발명의 실시예를 도면에 기초하여 설명한다.
(실시예 1)
우선, 본 발명의 실시예 1의 반도체 장치를 도 1 및 도 2를 이용하여 설명한다. 본 실시예의 반도체 장치는, 도 1 및 도 2에 도시한 바와 같이, 반도체 기판(10) 상에 렌즈의 수차를 검출하기 위한 중첩 정밀도 향상용 보조 마크(12)를 구비하고 있다. 중첩 정밀도 향상용 보조 마크(12)는 통상, 반도체 웨이퍼의 상에 형성되지만, 반도체 웨이퍼를 다이싱(dicing)한 반도체 칩상에 결과로서 잔존하고 있는 경우도 있다.
이 중첩 정밀도 향상용 보조 마크(12)는 반도체 기판(10) 상에 형성된 검출 단차부로서의 4개의 근처의 단차부(1a)를 갖는 내측 마크(1)와, 내측 마크(1)와 동일층에 있으며 내측 마크(1)를 에워싸도록 형성되고 4개의 근처의 단차부(1a)와 대략 평행하게 설치된, 검출 단차부로서의 외측 마크 내측 단차부(2a, 2b)를 갖는 외측 마크(2)를 포함하고 있다.
또한, 내측 마크(1)의 단차부(1a)는 반도체 기판(1O) 상에 있어서, 평면적으로 보아 제1 가상 4각형의 4변을 따라서 배치되어 있다. 외측 마크(2)의 단차부(2a, 2b)는 평면적으로 보아 제1 가상 4각형과 대각선의 교점이 일치하고, 제1 가상 4각형의 상사형인 제2 가상 4각형의 4변을 따라서 배치되어 있다. 또한, 내측 마크(1)의 단차부(1a) 및 외측 마크(2)의 단차부(2a, 2b)는 동일층에 설치된 중첩 정밀도 측정 장치에 의해 검출될 수 있는 단차부이다.
또한, 내측 마크(1)는 단차부(1a)가 제외 패턴에 의해 형성된 연속한 4개의 변을 갖는 박스 패턴이고, 외측 마크(2)는 단차부(2a, 2b)를 지니고 잔여 패턴에의해 형성된 비교적 가늘고 길게 연장되는 라인 패턴이다. 또, 본 실시예에 있어서는 내측 마크의 박스 패턴으로서, 단차부(1a)를 검출 단차부로 하는 제외 패턴에 의해 형성된 박스 패턴을 이용하였지만, 단차부(3c)를 검출 단차부로 하는 잔여 패턴에 의해 형성된 박스 패턴을 이용하여도 좋다. 또한, 외측 마크(2)는 잔여 패턴에 의해 형성된 라인 패턴을 이용하여 설명하였지만, 제외 패턴에 의해 형성된 라인 패턴을 이용하여도 좋다.
상기 내측 마크(1) 및 외측 마크(2)의 재질은 통상 레지스트막을 이용하지만, 절연층 또는 도전층을 이용하여도 좋다.
이러한 구조로 함으로써, 중첩 정밀도 향상용 보조 마크(12)는 내측 마크(1)와 동일층에 외측 마크(2)가 형성되어 있다. 그 때문에, 중첩 정밀도 향상용 보조 마크를 형성하기 위한 포토 마스크를 이용하는 노광 공정에 있어서, 2개의 층을 중첩시킴으로써 생기는 중첩 오차의 영향을 받지 않고, 내측 마크(1) 및 외측 마크(2)를 형성할 수가 있다. 따라서, 반도체 기판(10) 상에 형성된 내측 마크(1) 및 외측 마크(2)의 패턴과, 포토마스크에 개구된 내측 마크 및 외측 마크의 패턴과 대비하여, 각각의 내측 마크의 단차부와 외측 마크의 단차부 사이의 거리에 생기는 오차는 스테퍼 등의 노광 장치에 의한 오차가 충분히 작기 때문에, 포토 마스크를 이용하는 노광 공정에 있어서의 렌즈의 수차에 기인하는 패턴 전사 오차와 대략 동일한 정도로 된다. 그 결과, 통상의 중첩 정밀도 측정 장치를 이용함으로써 중첩 정밀도 향상용 보조 마크가 설치되어 있는 위치에 있어서, 내측 마크(1)와 외측 마크(2) 패턴의 차이에 기인하여 생기는 렌즈의 수차를 검출할 수 있다. 이 검출된렌즈의 수차에 기초하여 렌즈의 수차를 저감하도록 렌즈를 수정함으로써, 반도체 장치의 제조 공정에 있어서 중첩되는 각각의 층의 중첩 정밀도를 향상할 수가 있다.
또한, 본 실시예의 반도체 장치는 중첩 정밀도 향상용 보조 마크(12)가 반도체 기판(10) 상의 전 영역에 걸쳐 복수 산재하고 있는 것이 바람직하다. 또한, 반도체 소자가 형성된 반도체 칩에 중첩 정밀도 향상용 보조 마크(12)를 형성하는 경우에는 소자 형성 영역 이외의 영역에 복수 산재시키고 있는 것이 좋다.
이러한 구조로 함으로써, 중첩 정밀도 향상용 보조 마크(12)를 반도체 기판(10) 상에 복수 산재시키면, 각각의 위치에서의 렌즈의 수차에 기인하는 패턴의 위치 어긋남 (전사 오차)을 검출할 수 있다. 그 결과, 각각의 위치에서의 렌즈의 수차를 저감하도록 렌즈를 수정함으로써, 반도체 장치의 제조 공정에 있어서, 중첩되는 각각의 층의 중첩 정밀도를 보다 정확하게 향상할 수 있다.
또한, 본 실시예에 도시한 중첩 정밀도 향상용 보조 마크에 있어서는 복수의 내측 마크의 단차부의 패턴 및 복수의 외측 마크의 단차부의 패턴 중 적어도 어느 한쪽의 사이즈가 다른 여러 종류의 단차부의 패턴을 포함하도록 형성하는 것이 바람직하다.
이러한 구조로 함으로써, 여러가지 크기의 패턴의 중첩 정밀도 향상용 보조 마크를 반도체 기판 상에 복수 산재시키면, 각 위치에서의 중첩 정밀도 향상용 보조 마크의 크기에 기인한 수차를 검출할 수가 있다. 그 결과, 각각의 중첩 정밀도 향상용 보조 마크의 크기에 있어서 렌즈의 수차를 저감하도록 렌즈를 수정함으로써, 반도체 장치의 제조 공정에 있어서 중첩되는 각각의 층의 중첩 정밀도를 보다 정확하게 향상할 수 있다.
또한, 외측 마크(2) 및 내측 마크(1) 중 적어도 한쪽은 박스 패턴, 라인 패턴, 및 홀 패턴으로 이루어지는 단차부의 각각을 포함하는 패턴인 것이 바람직하다.
이러한 구조로 함으로써, 박스 패턴, 라인 패턴, 및 홀 패턴 각각을 반도체 기판 상에 복수 산재시키면, 반도체 기판 상의 각각의 위치에서 각각의 패턴의 형상으로 기초하는 렌즈의 수차를 검출할 수 있다. 그 결과, 각각의 패턴의 형상으로 기초하는 렌즈의 수차를 저감하도록 렌즈를 수정함으로써, 반도체 장치의 제조 공정에 있어서 중첩되는 각각의 층의 중첩 정밀도를 보다 정확하게 향상할 수가 있다.
또한, 본 실시예에 도시한 중첩 정밀도 향상용 보조 마크를 형성하기 위해서는 통상, 중첩 정밀도 보조 마크(12)의 패턴에 대응한 개구가 형성된 포토마스크를 이용한다.
또한, 본 실시예에 도시한 중첩 정밀도 향상용 보조 마크(12)를 이용한 중첩 정밀도 측정 향상 방법에 있어서는 중첩 정밀도 측정에 있어서의 렌즈의 수차를 검출하여, 렌즈의 수차 그 자체를 저감하도록 렌즈를 수정함으로써, 중첩되는 각각의 층의 중첩 정밀도를 보다 정확하게 향상시킨 반도체 장치를 제조할 수가 있다.
(실시예 2)
다음에, 본 발명의 실시예 2의 반도체 장치를 도 3 및 도 4를 이용하여 설명한다. 본 실시예의 반도체 장치는 실시예 1의 반도체 장치와 마찬가지로 도 3및 도 4에 도시한 바와 같이, 반도체 기판(10) 상에 렌즈의 수차를 검출하기 위한 중첩 정밀도 향상용 보조 마크(12)를 구비하고 있다.
이 중첩 정밀도 향상용 보조 마크(12)는 반도체 기판(10) 상에 형성된 4개의 검출 단차부로서의 연속하는 4개의 근처의 단차부(1a)를 갖는 내측 마크(1)와, 내측 마크(1)와 동일층에 있으며 내측 마크(1)를 에워싸도록 형성되고 내측 마크(1)의 4개의 단차부와 대략 평행하게 설치된 비교적 가늘고 긴 라인 패턴으로 이루어지는 검출 단차부로서의 단차부(2a, 2b)를 갖는 외측 마크(2)를 포함하고 있다.
또한, 내측 마크(1)의 단차부(1a)는 반도체 기판 상에 있어서, 평면적으로 보아 제1 가상 4각형의 4변을 따라서 배치되어 있다. 외측 마크(2)의 단차부(2a, 2b)는 평면적으로 보아 제1 가상 4각형과 대각선의 교점이 일치하고, 제1 가상 4각형의 상사형인 제2 가상 4각형의 4변을 따라서 배치되어 있다. 또한, 내측 마크(1)의 단차부(1a) 및 외측 마크(2)의 단차부(2a, 2b)는 동일층에 설치된 중첩 정밀도 측정 장치에 의해 검출될 수 있는 단차부이다.
또한, 내측 마크(1)의 단차부(1a)가 제외 패턴에 의해 형성된 박스 패턴이며, 외측 마크(2)의 단차부(2a, 2b)가 제외 패턴에 의해 형성된 라인 패턴이다.
이러한 구조로 함으로써, 상기 실시예 1과 마찬가지로 내측 마크(1)와, 외측 마크(2)가 동일층에 형성되어 있기 때문에, 통상의 중첩 정밀도 측정 장치를 이용함으로써, 중첩 정밀도 향상용 보조 마크가 설치되어 있는 위치에 있어서 내측 마크(1)와 외측 마크(2)와의 형상 및 크기의 차이에 기인하여 생기는 렌즈의 수차를검출할 수가 있다. 따라서, 실시예 1의 반도체 장치와 마찬가지로 검출된 렌즈의 수차에 기초하여 렌즈의 수차를 저감하도록 렌즈를 수정함으로써, 반도체 장치의 제조 공정에 있어서 중첩되는 각각의 층의 중첩 정밀도를 향상할 수가 있다.
(실시예 3)
다음에, 본 발명의 실시예 3의 반도체 장치를 도 5 및 도 6을 이용하여 설명한다. 본 실시예의 반도체 장치는 실시예 1의 반도체 장치와 마찬가지로 도 5및 도 6에 도시한 바와 같이, 반도체 기판(10) 상에 렌즈의 수차를 검출하기 위한 중첩 정밀도 향상용 보조 마크(12)를 구비하고 있다.
이 중첩 정밀도 향상용 보조 마크(12)는 반도체 기판(10) 상에 형성된 검출 단차부로서의 4개의 변을 갖는 내측 마크와, 내측 마크(1)와 동일층에 있으며 내측 마크(1)를 에워싸도록 형성되고, 내측 마크(1)의 4개의 근처와 대략 평행하게 설치된 복수의 홀 패턴으로 이루어지는 검출 단차부를 갖는 외측 마크(2)를 포함하고 있다. 이 내측 마크와 외측 마크는 동일한 재질에 의해 일체로 형성되어 있다.
또한, 내측 마크(1)의 단차부(1a)는 반도체 기판 상에 있어서, 평면적으로 보아 제1 가상 4각형의 4변을 따라서 배치되어 있다. 외측 마크(2)의 단차부(2a)는 제1 가상 4각형과 대각선의 교점이 일치하고, 제1 가상 4각형의 상사형인 제2 가상 4각형의 4변을 따라서 배치되어 있다. 또한, 내측 마크1의 단차부(2a) 및 외측 마크(2)의 단차부(2a)는 동일층에 설치된 중첩 정밀도 측정 장치에 의해 검출될 수 있는 단차부이다.
또한, 내측 마크(1)의 단차부는 제외 패턴에 의해 형성된 박스 패턴으로 이루어지는 단차부(1a)이고, 외측 마크의 단차부는 홀 패턴에 의해 형성된 제외 패턴으로 이루어지는 단차부(2a)이다.
이러한 구조로 함으로써, 상기 실시예 1과 마찬가지로 내측 마크(1)와, 외측 마크(2)가 동일층에 형성되어 있기 때문에, 통상의 중첩 정밀도 측정 장치를 이용함으로써, 중첩 정밀도 향상용 보조 마크가 설치되어 있는 위치에 있어서 내측 마크(1)와 외측 마크(2)와의 패턴의 차이에 기인하여 생기는 렌즈의 수차를 검출할 수가 있다. 따라서, 실시예 1의 반도체 장치와 마찬가지로 검출된 렌즈의 수차에 기초하여 렌즈의 수차를 저감하도록 렌즈를 수정함으로써, 반도체 장치의 제조 공정에 있어서, 중첩되는 각각의 층의 중첩 정밀도를 향상할 수 있다.
또, 상기 실시예 1 내지 3의 반도체 장치 및 그 제조에 이용하는 포토마스크 및 그 중첩 정밀도 향상 방법에 있어서는 내측 마크(1) 및 외측 마크(2) 각각의 패턴의 일례를 나타내었지만, 내측 마크(1)의 단차부 및 외측 마크(2)의 단차부 각각에, 박스 패턴, 라인 패턴, 및 홀 패턴 중 어느 하나를 이용하여도, 각각의 패턴이 상기 제1 및 제2 가상 4각형의 4변에 따르도록 형성되어 있으면, 상기 실시예 1 내지 3 반도체 장치 및 그 제조에 이용하는 포토마스크 및 그 중첩 정밀도 향상 방법에 의해 얻어지는 효과와 마찬가지의 효과를 얻을 수 있다.
이번 개시된 실시예는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 된다. 본 발명의 범위는 상기한 설명이 아니라 특허청구범위에 의해서 설명되고, 특허청구범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
본 발명의 목적은 반도체 장치의 제조 공정에 있어서 발생되는 렌즈의 수차를 검출함으로써, 중첩 정밀도가 향상된 반도체 장치, 그 제조에 이용하는 포토 마스크, 및 그 중첩 정밀도 향상 방법을 제공하는 것이다.
또한, 다른 목적은 통상의 중첩 정밀도 측정 장치를 이용하여 있어서 렌즈의 수차를 수정하는 것이다.

Claims (3)

  1. 반도체 장치에 있어서,
    반도체 장치(10)의 노광 공정에 이용하는 렌즈의 수차를 검출하여, 상기 렌즈의 수차를 저감하도록 상기 렌즈를 수정하기 위해 이용하는 중첩 정밀도 향상용 보조 마크(12)를 포함하고,
    상기 중첩 정밀도 향상용 보조 마크(12)는
    반도체 기판 상에 있어서, 평면적으로 보아 제1 가상 4각형의 4변을 따라서 배치된 내측 마크(1)와,
    평면적으로 보아 상기 제1 가상 4각형과 대각선의 교점이 일치하고, 상기 제1 가상 4각형의 상사형인 제2 가상 4각형의 4변을 따라서 배치된 외측 마크(2)를 포함하며,
    상기 내측 마크(1) 및 상기 외측 마크(2)는 동일층에 설치된 중첩 정밀도 측정 장치에 의해 검출될 수 있는 단차부(1a, 2a, 2b)를 포함하도록 형성된 반도체 장치.
  2. 포토마스크에 있어서,
    반도체 기판(10) 상에 평면적으로 보아 제1 가상 4각형의 4변을 따라서 배치된 내측 마크(1)와,
    평면적으로 보아 상기 제1 가상 4각형과 대각선의 교점이 일치하고, 상기제1 가상 4각형의 상사형인 제2 가상 4각형의 4변을 따라서 배치된 외측 마크(2)를 포함하고,
    상기 내측 마크(1) 및 상기 외측 마크(2)는 동일층에 설치된 중첩 정밀도 측정 장치에 의해 검출될 수 있는 단차부(1a, 2a, 2b)를 포함하도록 형성된 중첩 정밀도 향상용 보조 마크의 패턴(12)에 대응하는 개구가 형성된 반도체 장치를 제조하기 위해 이용하는 포토마스크.
  3. 반도체 장치의 중첩 정밀도 향상 방법에 있어서,
    반도체 기판(10) 상에 평면적으로 보아 제1 가상 4각형의 4변을 따라서 배치된 내측 마크(1)와,
    평면적으로 보아 상기 제1 가상 4각형과 대각선의 교점이 일치하고, 상기 제1 가상 4각형의 상사형인 제2 가상 4각형의 4변을 따라서 배치된 외측 마크(2)를 포함하고,
    상기 내측 마크(1) 및 상기 외측 마크(2)는 동일층에 설치된 중첩 정밀도 측정 장치에 의해 검출될 수 있는 단차부(1a, 2a, 2b)를 포함하도록 형성된 중첩 정밀도 향상용 보조 마크(12)를 이용하는 반도체 장치의 중첩 정밀도 향상 방법.
KR10-2000-0045437A 1999-12-06 2000-08-05 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 KR100392744B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1999-346079 1999-12-06
JP34607999A JP2001168002A (ja) 1999-12-06 1999-12-06 半導体装置およびその製造に用いるフォトマスクならびにその重ね合わせ精度向上方法

Publications (2)

Publication Number Publication Date
KR20010067060A true KR20010067060A (ko) 2001-07-12
KR100392744B1 KR100392744B1 (ko) 2003-07-28

Family

ID=18381006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0045437A KR100392744B1 (ko) 1999-12-06 2000-08-05 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법

Country Status (5)

Country Link
US (2) US6596603B1 (ko)
JP (1) JP2001168002A (ko)
KR (1) KR100392744B1 (ko)
DE (1) DE10015698C1 (ko)
TW (1) TW454243B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10128269B4 (de) * 2001-06-12 2004-05-27 Advanced Micro Devices, Inc., Sunnyvale Eine Chipflächen-Justierstruktur
JP4011353B2 (ja) * 2002-01-31 2007-11-21 沖電気工業株式会社 合わせ測定用のレジストパターン
US7449792B2 (en) * 2006-04-25 2008-11-11 Macronix International Co., Ltd. Pattern registration mark designs for use in photolithography and methods of using the same
JP2008010793A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd 露光位置マークの位置ずれ検出方法
CN101510497B (zh) * 2008-02-15 2010-07-07 华邦电子股份有限公司 迭合标记及其制作方法
US20120264297A1 (en) * 2011-04-14 2012-10-18 United Microelectronics Corp. Method for creating via in ic manufacturing process
US20140017318A1 (en) * 2012-07-10 2014-01-16 Kevin O'Connell Method to produce a medicinal product comprising a biologically active protein and the resulting product
CN104570589B (zh) * 2013-10-12 2018-08-07 北大方正集团有限公司 掩模板及利用掩模板进行光刻和测量步进精度的方法
EP3339959A1 (en) * 2016-12-23 2018-06-27 ASML Netherlands B.V. Method of determining a position of a feature

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176155B2 (ja) 1992-12-10 2001-06-11 株式会社東芝 誘電体分離ウェーハのマスク合わせパターン
JP3451603B2 (ja) * 1994-06-16 2003-09-29 株式会社ニコン 露光方法及び該露光方法に使用されるマスク
JPH08298237A (ja) * 1995-04-27 1996-11-12 Matsushita Electron Corp 重ね合わせ測定用マークを有する半導体装置およびその製造方法
JP3859764B2 (ja) 1995-06-27 2006-12-20 株式会社ルネサステクノロジ 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク
JP3511552B2 (ja) * 1996-08-07 2004-03-29 松下電器産業株式会社 重ね合わせ測定マークおよび測定方法
KR19980030438A (ko) * 1996-10-29 1998-07-25 김영환 반도체 버어니어 구조 및 그것을 이용한 오버레이 정확도 측정방법
JPH118184A (ja) * 1997-06-17 1999-01-12 Seiko Epson Corp 半導体装置の製造方法および半導体製造装置
JPH1128869A (ja) 1997-07-09 1999-02-02 Yamamoto Chem Inc 感熱記録材料
JPH11288869A (ja) 1998-04-03 1999-10-19 Nec Corp レンズディストーション測定方法
JP2000010254A (ja) * 1998-06-19 2000-01-14 Toshiba Corp ハーフトーン型位相シフトマスク及び合わせずれ測定マークの測定方法
TW388803B (en) * 1999-03-29 2000-05-01 Nanya Technology Corp A structure and method of measuring overlapping marks

Also Published As

Publication number Publication date
JP2001168002A (ja) 2001-06-22
US6596603B1 (en) 2003-07-22
US6943458B2 (en) 2005-09-13
TW454243B (en) 2001-09-11
DE10015698C1 (de) 2001-03-22
US20040004297A1 (en) 2004-01-08
KR100392744B1 (ko) 2003-07-28

Similar Documents

Publication Publication Date Title
US5902703A (en) Method for measuring dimensional anomalies in photolithographed integrated circuits using overlay metrology, and masks therefor
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
KR100189287B1 (ko) 중합정밀도 측정마크 및 그 마크의 결함수정방법
JP2988393B2 (ja) 露光方法
JP2987112B2 (ja) 半導体素子のオーバレイ検査方法
CN112420674B (zh) 套刻对准标记和套刻误差测量方法
EP0997782A1 (en) Reticle having mark for detecting alignment and method for detected alignment
KR100392744B1 (ko) 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법
JPH11126746A (ja) 重ね合わせ精度測定パターン及び重ね合わせ精度測定方法
US6357131B1 (en) Overlay reliability monitor
JP2009270988A (ja) 重ね合わせずれ量算出方法及び半導体装置の製造方法
KR100741989B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 측정 방법
TWI553815B (zh) 重疊標記及其應用
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
TW546683B (en) Enhanced overlay measurement marks for overlay alignment and exposure tool condition control
JP2001074606A (ja) ステッパレンズの収差測定パターンおよびステッパレンズの収差特性評価方法
JP4525067B2 (ja) 位置ずれ検出用マーク
JPH11132716A (ja) フォトリソグラフィ工程における重ね合わせ精度測定方法、及びフォトリソグラフィ工程における重ね合わせ精度測定マーク
KR0172557B1 (ko) 중첩마크가 구비된 반도체 장치
JPH06324475A (ja) レチクル
JPH1174189A (ja) マスクの位置ずれ検出用マーク
KR0172287B1 (ko) 중첩 정확도와 노광장비의 포커스를 동시에 측정하기 위한 측정마크를 이용한 중첩 정확도 및 노광장비의 포커스 측정 방법
US20230017392A1 (en) Measurement mark, measurement layout, and measurement method
KR960007621B1 (ko) 반도체 소자의 중첩 오차 보정방법
US20060266953A1 (en) Method and system for determining a positioning error of an electron beam of a scanning electron microscope

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee